DE102019120972B4 - Arrangement for power control - Google Patents

Arrangement for power control Download PDF

Info

Publication number
DE102019120972B4
DE102019120972B4 DE102019120972.2A DE102019120972A DE102019120972B4 DE 102019120972 B4 DE102019120972 B4 DE 102019120972B4 DE 102019120972 A DE102019120972 A DE 102019120972A DE 102019120972 B4 DE102019120972 B4 DE 102019120972B4
Authority
DE
Germany
Prior art keywords
semiconductor element
input electrode
semiconductor
module according
cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019120972.2A
Other languages
German (de)
Other versions
DE102019120972A1 (en
Inventor
Jürgen Schiele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Bipolar GmbH and Co KG
Original Assignee
Infineon Technologies Bipolar GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Bipolar GmbH and Co KG filed Critical Infineon Technologies Bipolar GmbH and Co KG
Priority to DE102019120972.2A priority Critical patent/DE102019120972B4/en
Publication of DE102019120972A1 publication Critical patent/DE102019120972A1/en
Application granted granted Critical
Publication of DE102019120972B4 publication Critical patent/DE102019120972B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids

Abstract

Leistungshalbleitermodul (10) mit einem ersten Halbleiterelement (12) und mit einem zweiten Halbleiterelement (14) sowie einer ersten Eingangselektrode (16) und einer zweiten Eingangselektrode (18), wobei das erste Halbleiterelement (12) und das zweite Halbleiterelement (14) zwischen der ersten Eingangselektrode (16) und der zweiten Eingangselektrode (18) elektrisch in Serie geschaltet sind, wobei die erste Eingangselektrode (16) um das erste Halbleiterelement (12) und das zweite Halbleiterelement (14) eine Umhüllung bildet und ein Ende der zweiten Eingangselektrode (18) innerhalb der Umhüllung angeordnet ist und wobei die zweite Eingangselektrode (18) gegenüber der ersten Eingangselektrode (16) elektrisch isoliert ist, wobei innerhalb der Umhüllung ein erstes Kühlelement (30) angeordnet ist, das mit dem ersten und/oder dem zweiten Halbleiterelement (12, 14) thermisch verbunden ist, dadurch gekennzeichnet, dass das erste Kühlelement (30) zwischen dem ersten Halbleiterelement (12) und dem zweiten Halbleiterelement (14) angeordnet ist und mit dem ersten und dem zweiten Halbleiterelement (12, 14) elektrisch verbunden ist.Power semiconductor module (10) with a first semiconductor element (12) and with a second semiconductor element (14) and a first input electrode (16) and a second input electrode (18), the first semiconductor element (12) and the second semiconductor element (14) between the The first input electrode (16) and the second input electrode (18) are electrically connected in series, the first input electrode (16) forming an envelope around the first semiconductor element (12) and the second semiconductor element (14) and one end of the second input electrode (18 ) is arranged within the sheath and wherein the second input electrode (18) is electrically insulated from the first input electrode (16), a first cooling element (30) being arranged inside the sheath, which is connected to the first and / or the second semiconductor element (12 , 14) is thermally connected, characterized in that the first cooling element (30) between the first semiconductor element (12) and d em second semiconductor element (14) is arranged and is electrically connected to the first and the second semiconductor element (12, 14).

Description

Die vorliegende Erfindung betrifft ein Leistungshalbleitermodul mit Halbleiterelementen. Halbleiterelemente in der Leistungselektronik weisen zum Beispiel Schalter, Dioden, Transistoren oder Thyristoren auf.The present invention relates to a power semiconductor module with semiconductor elements. Semiconductor elements in power electronics have, for example, switches, diodes, transistors or thyristors.

In der US 2012 / 0 112 366 A1 wird ein Modul der Leistungselektronik mit Halbleiterelementen und mit einer ersten Eingangselektrode und einer zweiten Eingangselektrode beschrieben. An einer der Eingangselektroden liegt positives Potenzial an und an der zweiten Eingangselektrode liegt negatives Potenzial an. Es wird ein Aufbau des Moduls beschrieben, bei dem das negative Potenzial an einem Innenleiter anliegt, der von einem Hohlleiter mit dem positiven Potenzial umhüllt wird. Halbleiterelemente sind zwischen dem Innenleiter und dem Hohlleiter elektrisch geschaltet.In the US 2012/0 112 366 A1 describes a power electronics module with semiconductor elements and with a first input electrode and a second input electrode. Positive potential is applied to one of the input electrodes and negative potential is applied to the second input electrode. A structure of the module is described in which the negative potential is applied to an inner conductor that is surrounded by a waveguide with the positive potential. Semiconductor elements are electrically connected between the inner conductor and the waveguide.

Zudem ist aus der US 2009 / 0 231 810 A1 ein Leistungshalbleitermodul mit den Merkmalen des Oberbegriffs des Anspruchs 1 bekannt.In addition, from the US 2009/0 231 810 A1 a power semiconductor module with the features of the preamble of claim 1 is known.

Demgegenüber soll die Leistungsfähigkeit des Leistungshalbleitermoduls durch einen verbesserten Aufbau erhöht werden, insbesondere um Leistungshalbleitermodule für höhere Spannungen, höhere Ströme und/oder höhere Leistungen zur Verfügung zu stellen.In contrast, the performance of the power semiconductor module is to be increased by an improved structure, in particular in order to provide power semiconductor modules for higher voltages, higher currents and / or higher powers.

Diese Aufgabe wird gelöst durch ein Leistungshalbleitermodul gemäß Patentanspruch 1.This object is achieved by a power semiconductor module according to patent claim 1.

Das Leistungshalbleitermodul weist ein erstes Halbleiterelement und ein zweites Halbleiterelement auf. An einer Eingangselektrode, zum Beispiel der ersten liegt ein positives Potenzial an und an der anderen Eingangselektrode, zum Beispiel der zweiten, liegt entsprechend negatives Potenzial an. Das erste Halbleiterelement und das zweite Halbleiterelement sind zwischen der ersten Eingangselektrode unter zweiten Eingangselektrode elektrisch in Serie geschaltet. Dabei ist das erste Halbleiterelement zum Beispiel zwischen der ersten Eingangselektrode und dem zweiten Halbleiterelement angeordnet und das zweite Halbleiterelement ist zwischen dem ersten Halbleiterelement und der zweiten Eingangselektrode angeordnet. Erfindungsgemäß bildet die erste Eingangselektrode dabei um das erste Halbleiterelement und das zweite Halbleiterelement eine Umhüllung, wobei ein Ende der zweiten Eingangselektrode innerhalb der Umhüllung angeordnet ist und die zweite Eingangselektrode gegenüber der ersten Eingangselektrode elektrisch isoliert ist. Die Umhüllung umgibt dabei das erste und das zweite Halbleiterelement bevorzugt vollständig mit Durchlässen für nötige Kontaktierungen, z. B. die zweite Eingangselektrode. In einer Ausführungsform der Erfindung kann die Umhüllung das erste und das zweite Halbleiterelement nur teilweise umgeben. Mit einer solchen Modulstruktur lässt sich ein niederinduktiver Aufbau realisieren, wodurch Durchlassverluste und Schaltverluste der Halbleiter geringgehalten werden können.The power semiconductor module has a first semiconductor element and a second semiconductor element. A positive potential is applied to one input electrode, for example the first, and a corresponding negative potential is applied to the other input electrode, for example the second. The first semiconductor element and the second semiconductor element are electrically connected in series between the first input electrode and the second input electrode. In this case, the first semiconductor element is arranged, for example, between the first input electrode and the second semiconductor element and the second semiconductor element is arranged between the first semiconductor element and the second input electrode. According to the invention, the first input electrode forms an envelope around the first semiconductor element and the second semiconductor element, one end of the second input electrode being arranged within the envelope and the second input electrode being electrically insulated from the first input electrode. The envelope surrounds the first and the second semiconductor element preferably completely with passages for necessary contacts, eg. B. the second input electrode. In one embodiment of the invention, the casing can only partially surround the first and the second semiconductor element. With such a module structure, a low-inductance structure can be implemented, as a result of which conduction losses and switching losses of the semiconductors can be kept low.

Gemäß der Erfindung ist innerhalb der Umhüllung ein erstes Kühlelement angeordnet, dass mit dem ersten und/oder dem zweiten Halbleiterelement thermisch verbunden ist. Über das erste Kühlelement lässt sich eine effiziente Kühlung des ersten und/oder zweiten Halbleiterelementes erreichen. Bevorzugt ist das Kühlelement von einer Flüssigkeit durchströmt, so dass die Wärmeabfuhr aus dem Leistungshalbleitermodul weiter verbessert wird. Durch eine bevorzugte Anordnung des ersten Kühlelements innerhalb der Umhüllung und zwischen dem ersten und dem zweiten Halbleiterelement kann erreicht werden, dass die Wärmeabfuhr an einer Stelle erfolgt an der besonders viel Wärme entsteht.According to the invention, a first cooling element is arranged within the envelope, which is thermally connected to the first and / or the second semiconductor element. Efficient cooling of the first and / or second semiconductor element can be achieved via the first cooling element. A liquid preferably flows through the cooling element, so that the dissipation of heat from the power semiconductor module is further improved. A preferred arrangement of the first cooling element within the envelope and between the first and the second semiconductor element can ensure that the heat is dissipated at a point where a particularly large amount of heat is generated.

Gemäß der Erfindung ist das erste Kühlelement außerdem mit dem ersten und dem zweiten Halbleiterelement elektrisch verbunden, sodass das erste Kühlelement nicht nur Wärme abführt, sondern auch die elektrische Verbindung in der Serienschaltung von erstem und zweitem Halbleiterelement sicherstellt. In einer weiteren Ausführungsform der Erfindung steht das erste Kühlelement mit einer Ausgangselektrode in elektrischer Verbindung, wobei die Ausgangselektrode von innerhalb der Umhüllung nach außerhalb der Umhüllung durch die Umhüllung geführt wird und gegenüber der Umhüllung elektrisch isoliert ist. Die Umhüllung weist hierfür einen isolierten Durchlass für die Ausgangselektrode auf. Eine solche Anordnung ermöglicht einen Zwischenabgriff für die Ausgangselektrode zwischen erstem und zweitem Halbleiterelement. Zur Realisierung eines Spannungswandlers lässt sich beispielsweise eine Gleichspannung an den Eingangselektroden in eine Wechselspannung an der Ausgangselektrode wandeln. Durch die elektrische Verbindung der Ausgangselektrode mit dem ersten Kühlelement ergibt sich ein effizienter Aufbau und die Vermeidung von kostspieligen Bauteilen.According to the invention, the first cooling element is also electrically connected to the first and the second semiconductor element, so that the first cooling element not only dissipates heat, but also ensures the electrical connection in the series circuit of the first and second semiconductor element. In a further embodiment of the invention, the first cooling element is electrically connected to an output electrode, the output electrode being passed through the covering from inside the covering to outside the covering and being electrically insulated from the covering. For this purpose, the casing has an insulated passage for the output electrode. Such an arrangement enables an intermediate tap for the output electrode between the first and second semiconductor element. To implement a voltage converter, for example, a direct voltage at the input electrodes can be converted into an alternating voltage at the output electrode. The electrical connection of the output electrode to the first cooling element results in an efficient construction and the avoidance of expensive components.

In einer Ausführungsform der Erfindung ist zwischen der ersten Eingangselektrode und der Ausgangselektrode ein Kondensator und ein Widerstand in Serie geschaltet, wobei der mit dem Kondensator in Serie geschaltete Widerstand mit dem ersten Kühlelement in thermischer Verbindung steht. Bevorzugt ist dabei der Kondensator mit der ersten Eingangselektrode elektrisch verbunden und der Widerstand mit der Ausgangselektrode elektrisch verbunden. Alternativ oder zusätzlich ist zwischen der zweiten Eingangselektrode und der Ausgangselektrode ein Kondensator und ein Widerstand in Serie geschaltet, wobei der mit dem Kondensator in Serie geschaltete Widerstand mit dem ersten Kühlelement in thermischer Verbindung steht. Bevorzugt ist dabei der Kondensator mit der zweiten Eingangselektrode elektrisch verbunden und der Widerstand mit der Ausgangselektrode elektrisch verbunden. Die erwähnten Widerstände werden auch Snubber Widerstände genannt. Die erwähnten Kondensatoren werden auch Snubber Kondensatoren genannt. Die Snubber Widerstände und die Snubber Kondensatoren sind bevorzugt außerhalb der Umhüllung angeordnet.In one embodiment of the invention, a capacitor and a resistor are connected in series between the first input electrode and the output electrode, wherein the resistor connected in series with the capacitor is thermally connected to the first cooling element Connection. The capacitor is preferably electrically connected to the first input electrode and the resistor is electrically connected to the output electrode. Alternatively or additionally, a capacitor and a resistor are connected in series between the second input electrode and the output electrode, the resistor connected in series with the capacitor being in thermal connection with the first cooling element. The capacitor is preferably electrically connected to the second input electrode and the resistor is electrically connected to the output electrode. The resistors mentioned are also called snubber resistors. The capacitors mentioned are also called snubber capacitors. The snubber resistors and the snubber capacitors are preferably arranged outside the envelope.

In einer weiteren Ausführungsform der Erfindung sind das erste und das zweite Halbleiterelement sowie die erste und die zweite Eingangselektrode dazu ausgebildet im Spannverband kontaktiert zu werden. In einem Spannverband für Halbleiterelemente liegen die Halbleiterelemente im Stapel aufeinander, wobei oben und unten jeweils eine Druckkontaktplatte angeordnet ist. Durch zum Beispiel Federn werden die Elemente zwischen den Druckkontaktplatten mechanisch miteinander verspannt, wodurch eine elektrische Kontaktierung hergestellt wird. Als Spannrichtung wird dabei die Richtung bezeichnet, in der die Halbleiterelemente im Stapel beispielsweise durch die Federkräfte gegeneinandergedrückt werden. Dies ist beispielsweise von oben im Spannverband nach unten im Spannverband.In a further embodiment of the invention, the first and the second semiconductor element and the first and the second input electrode are designed to be contacted in the tensioning association. In a clamping bandage for semiconductor elements, the semiconductor elements are stacked on top of one another, with a pressure contact plate each being arranged above and below. For example, springs are used to mechanically tension the elements between the pressure contact plates, thereby establishing electrical contact. The direction in which the semiconductor elements in the stack are pressed against one another, for example by the spring forces, is referred to as the tensioning direction. This is, for example, from above in the tension bandage downwards in the tension bandage.

In einem Ausführungsbeispiel des Spannverbandes befindet sich zum Beispiel die zweite Eingangselektrode in Spannrichtung vor dem zweiten Halbleiterelement. Zugleich ist das zweite Halbleiterelement in Spannrichtung vor dem ersten Halbleiterelement angeordnet. Weiter in Spannrichtung befindet sich das erste Halbleiterelement vor der ersten Eingangselektrode und wird in Spannrichtung auf seiner Hinterseite mit der ersten Eingangselektrode kontaktiert. Die erste Eingangselektrode umgibt dabei zugleich das erste und das zweite Halbleiterelement in Form einer Umhüllung. Hierdurch wird die Serienschaltung des ersten Halbleiterelements und des zweiten Halbleiterelements zwischen der ersten Eingangselektrode und der zweiten Eingangselektrode realisiert.In one embodiment of the tensioning association, for example, the second input electrode is located in front of the second semiconductor element in the tensioning direction. At the same time, the second semiconductor element is arranged in front of the first semiconductor element in the tensioning direction. Further in the tensioning direction, the first semiconductor element is located in front of the first input electrode and is contacted on its rear side in the tensioning direction with the first input electrode. The first input electrode at the same time surrounds the first and the second semiconductor element in the form of an envelope. This realizes the series connection of the first semiconductor element and the second semiconductor element between the first input electrode and the second input electrode.

In einer weiteren Ausführungsform der Erfindung ist die Umhüllung als Hohlzylinder ausgebildet, dessen Achse sich in Spannrichtung erstreckt. Die Umhüllung, die durch die erste Eingangselektrode gebildet wird, weist weiter an den flachen Enden des Hohlzylinders jeweils einen Deckel auf. Dies entspricht in Spannrichtung dem vorderen und dem hinteren Ende des Hohlzylinders. Die Umhüllung, also beispielsweise beide Deckel und der Hohlzylinder werden von der ersten Eingangselektrode gebildet. Liegt diese am positiven Potenzial, so weist auch die Umhüllung, also beispielsweise der Hohlzylinder mit seinen Deckeln, dieses positive Potenzial auf. Dies ergibt eine gute elektromagnetische Abschirmung des Leistungshalbieitermoduls.In a further embodiment of the invention, the envelope is designed as a hollow cylinder, the axis of which extends in the tensioning direction. The envelope, which is formed by the first input electrode, also has a cover at each of the flat ends of the hollow cylinder. In the tensioning direction, this corresponds to the front and rear ends of the hollow cylinder. The envelope, for example both covers and the hollow cylinder, are formed by the first input electrode. If this is at the positive potential, the casing, for example the hollow cylinder with its lids, also has this positive potential. This results in good electromagnetic shielding for the power semiconductor module.

In einer weiteren bevorzugten Ausführungsform der Erfindung ist an dem Leistungshalbleitermodul ein zweites Kühlelement vorgesehen, das außerhalb der Umhüllung angeordnet ist und mit der Umhüllung in thermischer Verbindung steht. Hierdurch ist eine weiter verbesserte Kühlung des Leistungshalbleitermoduls möglich. Hierbei ist es besonders vorteilhaft, wenn die erste Eingangselektrode, also die Umhüllung, gegenüber der zweiten Eingangselektrode mittels eines keramischen Materials elektrisch isoliert ist. Das keramische Material gewährleistet eine gute bis sehr gute elektrische Isolierung bei zugleich sehr guter thermischer Verbindung. Hierdurch kann eine sehr gute elektrische Isolierung zugleich mit einer sehr guten thermischen Verbindung des zweiten Kühlelementes mit den Halbleiterelementen sichergestellt werden. In einer Ausführungsform der Erfindung kann das zweite Kühlelement dabei in Spannrichtung vor der Umhüllung angeordnet sein und mit dem vorderen Deckel des Hohlzylinders in thermischem Kontakt stehen. Bevorzugt ist das zweite Kühlelement von einer Flüssigkeit durchströmt, um die Kühlleistung weiter zu erhöhen.In a further preferred embodiment of the invention, a second cooling element is provided on the power semiconductor module, which is arranged outside the casing and is in thermal connection with the casing. This enables a further improved cooling of the power semiconductor module. It is particularly advantageous here if the first input electrode, that is to say the casing, is electrically insulated from the second input electrode by means of a ceramic material. The ceramic material ensures good to very good electrical insulation with a very good thermal connection at the same time. In this way, very good electrical insulation can be ensured at the same time as a very good thermal connection between the second cooling element and the semiconductor elements. In one embodiment of the invention, the second cooling element can be arranged in front of the envelope in the tensioning direction and can be in thermal contact with the front cover of the hollow cylinder. A liquid preferably flows through the second cooling element in order to further increase the cooling performance.

Optional kann weiter ein drittes Kühlelement vorgesehen sein, das in Spannrichtung hinter der Umhüllung angeordnet ist und mit dem hinteren Deckel des Hohlzylinders in thermischem Kontakt steht. Durch das dritte Kühlelement kann die Kühlung des Leistungshalbleitermoduls weiter verbessert werden. Bevorzugt ist das dritte Kühlelement von einer Flüssigkeit durchströmt, um die Kühlleistung weiter zu erhöhen.Optionally, a third cooling element can also be provided, which is arranged behind the envelope in the tensioning direction and is in thermal contact with the rear cover of the hollow cylinder. The cooling of the power semiconductor module can be further improved by the third cooling element. A liquid preferably flows through the third cooling element in order to further increase the cooling performance.

In einer Ausführungsform der Erfindung weist das Leistungshalbleitermodul ein drittes und ein viertes Halbleiterelement auf, wobei das erste, das zweite, das dritte und das vierte Halbleiterelement zwischen der ersten Eingangselektrode und der zweiten Eingangselektrode in Serie geschaltet sind. Dabei bildet die erste Eingangselektrode um das erste, das zweite, das dritte und das vierte Halbleiterelement eine Umhüllung. Die zweite Eingangselektrode ist gegenüber der ersten Eingangselektrode elektrisch isoliert und kontaktiert die Serienschaltung der Halbleiterelemente innerhalb der Umhüllung. Eine mögliche Serienschaltung der Halbleiterelemente ist dabei, dass das dritte Halbleiterelement zwischen der ersten Eingangselektrode und dem ersten Halbleiterelement angeordnet ist und das vierte Halbleiterelement zwischen dem zweiten Halbleiterelement und der zweiten Elektrode angeordnet istIn one embodiment of the invention, the power semiconductor module has a third and a fourth semiconductor element, the first, the second, the third and the fourth semiconductor element being connected in series between the first input electrode and the second input electrode. The first input electrode forms an envelope around the first, the second, the third and the fourth semiconductor element. The second input electrode is electrically insulated from the first input electrode and makes contact with the series circuit of the semiconductor elements within the envelope. A possible series connection of the semiconductor elements is that the third semiconductor element is arranged between the first input electrode and the first semiconductor element and the fourth semiconductor element is arranged between the second semiconductor element and the second electrode

In der Ausführungsform mit einem dritten und einem vierten Halbleiterelement ist es vorteilhaft innerhalb der Umhüllung ein viertes und ein fünftes Kühlelement anzuordnen. Bevorzugt ist dabei das vierte Kühlelement zwischen dem dritten Halbleiterelement und dem ersten Halbleiterelement angeordnet und steht mit dem ersten und dem dritten Halbleiterelement in thermischen und elektrischen Kontakt. Das fünfte Kühlelement ist dabei bevorzugt zwischen dem zweiten Halbleiterelement und im vierten Halbleiterelement angeordnet und steht mit dem zweiten und dem vierten Halbleiterelement in thermischem und elektrischem Kontakt. Hierdurch kann bei einer erhöhten Anzahl von Halbleiterelementen die Kühlung weiter sichergestellt werden. Bevorzugt sind die vierten und fünften Kühlelemente von einer Flüssigkeit durchströmt, um die Kühlleistung weiter zu erhöhen.In the embodiment with a third and a fourth semiconductor element, it is advantageous to arrange a fourth and a fifth cooling element within the envelope. In this case, the fourth cooling element is preferably arranged between the third semiconductor element and the first semiconductor element and is in line with the first and the third Semiconductor element in thermal and electrical contact. The fifth cooling element is preferably arranged between the second semiconductor element and in the fourth semiconductor element and is in thermal and electrical contact with the second and the fourth semiconductor element. As a result, the cooling can be further ensured with an increased number of semiconductor elements. A liquid preferably flows through the fourth and fifth cooling elements in order to further increase the cooling performance.

In einer bevorzugten Ausführungsform der Erfindung sind das erste und das zweite Halbleiterelement in jeweils einer Press-Pack-Zelle angeordnet. Bevorzugt sind außerdem das dritte und vierte Halbleiterelement ebenfalls in jeweils einer Press-Pack-Zelle angeordnet. Press-Pack-Zellen sind scheibenförmige Elemente in denen Halbleiterelemente, z. B. Halbleiterchips, angeordnet sind und die dazu geeignet sind, zwischen Druckkontaktplatten in einem Spannverbund kontaktiert zu werden. Press-Tag-Zellen weisen an ihrer oberen und unteren Seite Kontaktplatten auf, über die die Halbleiterelemente kontaktiert werden können.In a preferred embodiment of the invention, the first and the second semiconductor element are each arranged in a press-pack cell. In addition, the third and fourth semiconductor elements are also preferably arranged in each case in a press-pack cell. Press-pack cells are disc-shaped elements in which semiconductor elements, e.g. B. semiconductor chips are arranged and which are suitable to be contacted between pressure contact plates in a clamping system. Press-tag cells have contact plates on their upper and lower sides, via which contact can be made with the semiconductor elements.

Die Halbleiterelemente, weisen dabei zum Beispiel jeweils einen steuerbaren Halbleiterschalter auf, dem jeweils eine Freilaufdiode parallelgeschaltet ist. Solche steuerbaren Halbleiterschalter sind beispielsweise Transistoren oder Thyristoren, insbesondere IGBTs oder SiC Transistoren. Der beschriebene Aufbau eignet sich insbesondere auch für Hochleistungsmodule mit schnellen Schaltzeiten, hohen Spannungen und hoher Leistung. Als elektrische Isolatoren können beispielsweise AIN oder PTFE oder flüssige Isolierstoffe zum Einsatz kommen.The semiconductor elements each have, for example, a controllable semiconductor switch to which a freewheeling diode is connected in parallel. Such controllable semiconductor switches are, for example, transistors or thyristors, in particular IGBTs or SiC transistors. The structure described is also particularly suitable for high-performance modules with fast switching times, high voltages and high power. For example, AIN or PTFE or liquid insulating materials can be used as electrical insulators.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung von nicht einschränkend zu verstehenden Ausführungsbeispielen der Erfindung, die im Folgenden unter Bezugnahme auf die Figuren näher erläutert wird. In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder gleich wirkende Elemente. Es zeigen schematisch:

  • 1 einen Schnitt durch ein Beispiel eines Leistungshalbleitermoduls im Spannverbund;
  • 2 ein Ersatzschaltbild für die Anordnung aus 1;
  • 3 eine Ansicht von der Seite auf die Anordnung aus 1;
  • 4 eine Ansicht von oben auf die Anordnung aus 1;
  • 5 einen Schnitt durch ein zweites Beispiel eines Leistungshalbleitermoduls im Spannverbund;
  • 6 einen Schnitt durch ein drittes Beispiel eines Leistungshalbleitermoduls im Spannverbund.
Further features and advantages of the invention emerge from the following description of non-restrictive exemplary embodiments of the invention, which are explained in more detail below with reference to the figures. In the figures, the same reference symbols denote elements that are the same or have the same effect. They show schematically:
  • 1 a section through an example of a power semiconductor module in the tension assembly;
  • 2 an equivalent circuit diagram for the arrangement 1 ;
  • 3 a view from the side of the arrangement 1 ;
  • 4th a top view of the arrangement 1 ;
  • 5 a section through a second example of a power semiconductor module in the tension assembly;
  • 6th a section through a third example of a power semiconductor module in the tension connection.

1 zeigt einen Längsschnitt durch ein Leistungshalbleitermodul 10 im Spannverbund. Der Schnitt ist in Richtung der Spannrichtung 36 dargestellt. Das Leistungshalbleitermodul 10 weist ein erstes Halbleiterelement 12 sowie ein zweites Halbleiterelement 14 auf. Das erste Halbleiterelement 12 und das zweite Halbleiterelement 14 sind im Spannverbund in Serie kontaktiert. Zwischen dem ersten Halbleiterelement 12 und im zweiten Halbleiterelement 14 ist ein erstes Kühlelement 30 angeordnet. Im dargestellten Beispiel liegt an der ersten Eingangselektrode 16 ein positives Potenzial an. An der zweiten Eingangselektrode liegt ein negatives Potenzial an. Die erste Eingangselektrode 16 ist durch eine Isolationsschicht 22 gegenüber der zweiten Eingangselektrode 18 elektrisch isoliert. Die Eingangselektrode 16 umgibt das erste Halbleiterelement 12 und das zweite Halbleiterelement 14 sowie das erste Kühlelement 30 in Form einer Umhüllung. Die erste Eingangselektrode 16 und die zweite Eingangselektrode 18 bestehen aus Metall, bevorzugt aus Kupfer oder Aluminium. Die Umhüllung besteht bevorzugt aus dem gleichen Material wie die erste Eingangselektrode 16. 1 shows a longitudinal section through a power semiconductor module 10 in the clamping connection. The cut is in the direction of the tensioning direction 36 shown. The power semiconductor module 10 has a first semiconductor element 12th and a second semiconductor element 14th on. The first semiconductor element 12th and the second semiconductor element 14th are contacted in series in the clamping connection. Between the first semiconductor element 12th and in the second semiconductor element 14th is a first cooling element 30th arranged. In the example shown, it is at the first input electrode 16 a positive potential. There is a negative potential at the second input electrode. The first input electrode 16 is through an insulation layer 22nd opposite the second input electrode 18th electrically isolated. The input electrode 16 surrounds the first semiconductor element 12th and the second semiconductor element 14th as well as the first cooling element 30th in the form of a wrapper. The first input electrode 16 and the second input electrode 18th consist of metal, preferably copper or aluminum. The sheath is preferably made of the same material as the first input electrode 16 .

Das erste Kühlelement 30 ist mittels jeweils einer thermischen und elektrischen Kontaktfläche 28 mit dem ersten Halbleiterelement 12 und dem zweiten Halbleiterelement 14 verbunden. Hierdurch wird die elektrische Serienschaltung zwischen dem ersten Halbleiterelement 12 und im zweiten Halbleiterelement 14 sichergestellt, sowie die thermische Verbindung mit dem ersten Kühlelement 30, dass somit Wärme abführen kann. Bevorzugt ist das erste Kühlelement 30 aus Aluminium hergestellt und von einer Flüssigkeit durchflossen, um die Kühlwirkung zu verbessern. Das Gehäuse des Kühlelements 30 wird durch einen durch eine Isolierung 22 isolierten Durchlass in der Umhüllung nach außen geführt und geht in die Ausgangselektrode 20 über. Dies ermöglicht einen Mittenabgriff zwischen dem ersten und dem zweiten Halbleiterelement 12, 14. Die Isolierung zwischen dem ersten Kühlelement 30 und der Umhüllung wird durch zwei Isolierschichten 22 realisiert.The first cooling element 30th is by means of a thermal and an electrical contact surface 28 with the first semiconductor element 12th and the second semiconductor element 14th connected. This creates the electrical series connection between the first semiconductor element 12th and in the second semiconductor element 14th ensured, as well as the thermal connection with the first cooling element 30th so that it can dissipate heat. The first cooling element is preferred 30th Made of aluminum with a liquid flowing through it to improve the cooling effect. The housing of the cooling element 30th is through one through one insulation 22nd isolated passage in the casing to the outside and goes into the output electrode 20th above. This enables a center tap between the first and the second semiconductor element 12th , 14th . The insulation between the first cooling element 30th and the envelope is covered by two layers of insulation 22nd realized.

In 1 ist die Umhüllung, die durch die erste Eingangselektrode 16 ausgeformt wird, im Schnitt dargestellt. Die zweite Eingangselektrode 18 liegt am negativen Potenzial an. Die zweite Eingangselektrode 18 wird durch einen durch eine Isolierung 22 isolierten Durchlass in die Umhüllung geführt und durch einen weiteren durch die Isolierung 22 isolierten Durchlass wieder aus der Umhüllung herausgeführt, um einen Kondensator 32 zu kontaktieren. Die zweite Eingangselektrode 18 ist gegenüber der ersten Eingangselektrode 16 durch eine Isolierschicht 22 isoliert. Der Spannverbund mit der Spannrichtung 36 weist oben und unten jeweils eine Druckkontaktplatte 26 auf. Das dargestellte Leistungshalbleitermodul 10 weist weiter einen Kondensator 24 auf, der am Eingang zwischen positivem Potenzial an der ersten Eingangselektrode 16 und negativem Potenzial an der zweiten Eingangselektrode 18 geschaltet ist. Ausgangsseitig ist zwischen der den Eingangselektroden 16, 18 und der Ausgangselektrode 20 jeweils ein Kondensator 32 und ein Widerstand 34 in Serie geschaltet. Die Kondensatoren 32 werden auch als Snubber Kondensatoren bezeichnet. Die Widerstände 34 werden auch als Snubber Widerstände bezeichnet. Die Widerstände 34 stehen mit der Ausgangselektrode in elektrischer Verbindung. Mit dem Kühlelement 30 können die beiden Snubber Widerstände 34 in elektrischer und thermischer Verbindung stehen. Dies hat den Vorteil, dass die Widerstände 34, die oft hoch belastet sind, ebenfalls durch das Kühlelement 30 effektiv gekühlt werden können.In 1 is the cladding covered by the first input electrode 16 is formed, shown in section. The second input electrode 18th is due to the negative potential. The second input electrode 18th is through one through one insulation 22nd insulated passage led into the envelope and through another through the insulation 22nd isolated passage again led out of the envelope to a capacitor 32 to contact. The second input electrode 18th is opposite the first input electrode 16 through an insulating layer 22nd isolated. The clamping connection with the clamping direction 36 has a pressure contact plate at the top and bottom 26th on. The power semiconductor module shown 10 further has a capacitor 24 on, the one at the input between positive potential at the first input electrode 16 and negative potential at the second input electrode 18th is switched. The output side is between the input electrodes 16 , 18th and the output electrode 20th one capacitor each 32 and a resistance 34 connected in series. The capacitors 32 are also known as snubber capacitors. The resistances 34 are also known as snubber resistors. The resistances 34 are in electrical connection with the output electrode. With the cooling element 30th can use the two snubber resistors 34 are in electrical and thermal connection. This has the advantage that the resistors 34 which are often heavily loaded, also by the cooling element 30th can be effectively cooled.

In 2 ist ein Ersatzschaltbild für die Anordnung von 1 dargestellt. Zu erkennen sind die erste Eingangselektrode 16 hier mit positiver Eingangsspannung und die zweite Eingangselektrode 18 hier mit negativer Eingangsspannung. Dargestellt ist ebenfalls die Ausgangselektrode 20 an der die durch den vorliegenden Spannungswandler erzeugte Wechselspannung abgegriffen werden kann. Dargestellt ist ein erster Halbleiterschalter 56 mit parallel dazu geschalteter Freilaufdiode 38. Der erste Halbleiterschalter 56 ist steuerbar. Dargestellt ist ein zweiter Halbleiterschalter 58 mit ebenfalls parallel dazu geschalteter Freilaufdiode 40. Der zweite Halbleiterschalter ebenfalls steuerbar. Der Halbleiterschalter 56 und der zweite Halbleiterschalter 58 sind beispielsweise Bipolartransistoren mit isolierter Gate-Elektrode, IGBT, oder SiC Transistoren. Das erste Halbleiterelement 12 umfasst dabei den ersten Halbleiterschalter 56 sowie die erste Freilaufdiode 38. Das zweite Halbleiterelement 14 umfasst dabei den zweiten Halbleiterschalter 58 sowie die zweite Freilaufdiode 40. Das erste Halbleiterelement 12 sowie das zweite Halbleiterelement 14 sind dabei beispielsweise in jeweils einer separaten Scheibenzelle realisiert. Eine Scheibenzelle ist beispielsweise eine Press-Pack-Zelle, die in einem Spannverbund verwendet werden kann. Das erste Halbleiterelement 12 und das zweite Halbleiterelement 14 sind in Serie zwischen der positiven Spannung an der ersten Eingangselektrode 16 und der negativen Spannung in der zweiten Eingangselektrode 18 geschaltet. Parallel dazu ist der Kondensator 24 geschaltet. Am Ausgang ist zwischen der ersten Eingangselektrode und der Ausgangselektrode ein Kondensator 32 in Serie mit einem Widerstand 34 geschaltet. Zwischen der zweiten Eingangselektrode 18 unter Ausgangselektrode 20 ist ein Kondensator und ein Widerstand 34 in Serie geschaltet. Die Kondensatoren 32 werden auch als Snubber Kondensatoren bezeichnet. Die Widerstände 34 werden auch als Snubber Widerstände bezeichnet.In 2 is an equivalent circuit diagram for the arrangement of 1 shown. The first input electrode can be seen 16 here with a positive input voltage and the second input electrode 18th here with negative input voltage. The output electrode is also shown 20th at which the alternating voltage generated by the voltage converter can be tapped. A first semiconductor switch is shown 56 with a free-wheeling diode connected in parallel 38 . The first semiconductor switch 56 is controllable. A second semiconductor switch is shown 58 with a free-wheeling diode also connected in parallel 40 . The second semiconductor switch can also be controlled. The semiconductor switch 56 and the second semiconductor switch 58 are for example bipolar transistors with an insulated gate electrode, IGBT, or SiC transistors. The first semiconductor element 12th includes the first semiconductor switch 56 as well as the first freewheeling diode 38 . The second semiconductor element 14th includes the second semiconductor switch 58 as well as the second freewheeling diode 40 . The first semiconductor element 12th and the second semiconductor element 14th are implemented in a separate disk cell, for example. A disc cell is, for example, a press-pack cell that can be used in a tension assembly. The first semiconductor element 12th and the second semiconductor element 14th are in series between the positive voltage on the first input electrode 16 and the negative voltage in the second input electrode 18th switched. In parallel with this is the capacitor 24 switched. At the output there is a capacitor between the first input electrode and the output electrode 32 in series with a resistor 34 switched. Between the second input electrode 18th under output electrode 20th is a capacitor and a resistor 34 connected in series. The capacitors 32 are also known as snubber capacitors. The resistances 34 are also known as snubber resistors.

In 3 ist eine Ansicht von der Seite der Anordnung aus 1 zu sehen. Zu sehen ist, dass das Leistungshalbleitermodul 10 im Spannverbund mit der Spannrichtung 36 eine Umhüllung aufweist, die durch die Eingangselektrode 16 gebildet wird. Im dargestellten Beispiel ist die Umhüllung in Form eines Hohlzylinders ausgebildet. Die Achse des Hohlzylinders verläuft dabei in Spannrichtung 36. Ebenfalls zu sehen ist, dass die 2. Eingangselektrode 18 isoliert ins Innere der Umhüllung geführt wird und isoliert aus der Umhüllung wieder herausgeführt wird, um einen der Kondensatoren 32 zu kontaktieren. Ausgangsseitig ist außerhalb der Umhüllung zwischen der den Eingangselektroden 16, 18 und der Ausgangselektrode 20 jeweils ein Kondensator 32 und ein Widerstand 34 in Serie geschaltet. Die Kondensatoren 32 werden auch als Snubber Kondensatoren bezeichnet. Die Widerstände 34 werden auch als Snubber Widerstände bezeichnet. Die Widerstände 34 stehen mit der Ausgangselektrode in elektrischer Verbindung. Mit dem Kühlelement 30 können die beiden Snubber Widerstände 34 in elektrischer und thermischer Verbindung stehen. Dies hat den Vorteil, dass die Widerstände 34, die oft hoch belastet sind, ebenfalls durch das Kühlelement 30 effektiv gekühlt werden können.In 3 Figure 3 is a view from the side of the assembly 1 to see. It can be seen that the power semiconductor module 10 in the clamping connection with the clamping direction 36 has an enclosure extending through the input electrode 16 is formed. In the example shown, the envelope is designed in the form of a hollow cylinder. The axis of the hollow cylinder runs in the clamping direction 36 . You can also see that the 2nd input electrode 18th insulated is passed into the interior of the sheath and is guided out of the sheath again to one of the capacitors 32 to contact. The output side is outside the envelope between the input electrodes 16 , 18th and the output electrode 20th one capacitor each 32 and a resistance 34 connected in series. The capacitors 32 are also known as snubber capacitors. The resistances 34 are also known as snubber resistors. The resistances 34 are in electrical connection with the output electrode. With the cooling element 30th can use the two snubber resistors 34 are in electrical and thermal connection. This has the advantage that the resistors 34 , which are often heavily loaded, also by the cooling element 30th can be effectively cooled.

In 4 ist eine Aufsicht auf das Leistungshalbleitermodul von 1 und 3 dargestellt. Dargestellt ist die Linie A-B, durch die der Schnitt von 1 geführt ist. Zu sehen ist von oben die Eingangselektrode 16, der Kondensator 24, sowie die obere Druckkontaktplatte 26. Die Richtung der Aufsicht in 4 entspricht hier der Spannrichtung 36. Zu sehen sind von oben die 4 Gewindestangen 60, mit denen die beiden Druckkontaktplatten 26 gespannt werden, um den Spannverbund zu bilden.In 4th is a plan view of the power semiconductor module of 1 and 3 shown. The line AB is shown, through which the intersection of 1 is led. The input electrode can be seen from above 16 , the capacitor 24 , as well as the upper pressure contact plate 26th . The direction of supervision in 4th corresponds to the tensioning direction here 36 . The 4 threaded rods can be seen from above 60 with which the two pressure contact plates 26th be tensioned to form the prestressed connection.

5 zeigt ein weiteres Beispiel eines Leistungshalbleitermoduls in Schnittdarstellung. Die Schnittrichtung entspricht der Spannrichtung 36. Gegenüber dem Ausführungsbeispiel aus 1 sind hier zusätzlich ein zweites Kühlelement 44 und ein drittes Kühlelement 46 im Spannverbund angeordnet. Die Kühlelemente 44 und 46 sind ebenfalls bevorzugt von einer Flüssigkeit durchflossen, um die Kühlwirkung zu verbessern. Im dargestellten Beispiel ist die zweite Eingangselektrode 18 gegenüber der ersten Eingangselektrode 16 elektrisch isoliert, jedoch durch eine Isolationsschicht 42 die zugleich sehr gut wärmeleitend ist. Die Isolationsschicht 42 ist bevorzugt eine Keramikschicht. Das zweite Kühlelement 44 und das dritte Kühlelement 46 sind außerhalb der Umhüllung angeordnet, stehen mit ihr jedoch in thermischer Verbindung, um Wärme aus dem Inneren der Umhüllung abzuführen. 5 shows a further example of a power semiconductor module in a sectional illustration. The cutting direction corresponds to the clamping direction 36 . Compared to the exemplary embodiment 1 are also a second cooling element 44 and a third cooling element 46 arranged in a tensioning system. The cooling elements 44 and 46 are also preferably flowed through by a liquid in order to improve the cooling effect. In the example shown is the second input electrode 18th opposite the first input electrode 16 electrically isolated, but by an insulating layer 42 which is also very good heat conductor. The insulation layer 42 is preferably a ceramic layer. The second cooling element 44 and the third cooling element 46 are arranged outside the envelope, but are in thermal communication with it in order to dissipate heat from the interior of the envelope.

In 6 ist ein weiteres Beispiel eines Leistungshalbleitermoduls 10 dargestellt. Dargestellt ist ein Schnitt durch das Leistungshalbleitermodul 10 mit Schnittrichtung in Spannrichtung 36 des Spannverbundes. Gegenüber dem in 5 dargestellten Beispiel weist das Leistungshalbleitermodul 10 zusätzlich ein drittes Halbleiterelement 48 und ein viertes Halbleiterelement 50 auf. Das dritte, erste, zweite und vierte Halbleiterelement 48, 12, 14, 50 sind zwischen der ersten Eingangselektrode 16 und der zweiten Eingangselektrode 18 in Serie geschaltet. Das dritte Halbleiterelement 48 ist zwischen der ersten Eingangselektrode 16 und dem ersten Halbleiterelement 12 angeordnet. Zwischen dem dritten Halbleiterelement 48 und dem ersten Halbleiterelement 12 ist ein viertes Kühlelement 52 angeordnet, das das dritte Halbleiterelement 48 und das erste Halbleiterelement 12 elektrisch verbindet. Zugleich führt das vierte Kühlelement 52 Wärme ab. Ein viertes Halbleiterelement ist zwischen dem zweiten Halbleiterelement 14 und der zweiten Eingangselektrode 18 angeordnet. Ein fünftes Kühlelement 54 ist zwischen dem zweiten Halbleiterelement 14 und dem vierten Halbleiterelement 50 angeordnet. Das fünfte Kühlelement 54 verbindet das zweite Halbleiterelement 14 und das vierte Halbleiterelement 50 elektrisch und führt zugleich Wärme ab. Auf der Ausgangsseite sind weitere Kondensatoren 32 und Widerstände 34 wie dargestellt außerhalb der Umhüllung geschaltet. Bevorzugt sind auch hier die Widerstände 34 thermisch mit Kühlelementen 30, 52, 54 verbunden, so dass auch von den Widerständen effizient Wärme abgeführt werden kann.In 6th is another example of a power semiconductor module 10 shown. A section through the power semiconductor module is shown 10 with direction of cut in clamping direction 36 of the prestressed connection. Compared to the in 5 The example shown has the power semiconductor module 10 additionally a third semiconductor element 48 and a fourth semiconductor element 50 on. The third, first, second and fourth semiconductor elements 48 , 12th , 14th , 50 are between the first input electrode 16 and the second input electrode 18th connected in series. The third semiconductor element 48 is between the first input electrode 16 and the first semiconductor element 12th arranged. Between the third semiconductor element 48 and the first semiconductor element 12th is a fourth cooling element 52 arranged that the third semiconductor element 48 and the first semiconductor element 12th electrically connects. At the same time, the fourth cooling element leads 52 Heat off. A fourth semiconductor element is between the second semiconductor element 14th and the second input electrode 18th arranged. A fifth cooling element 54 is between the second semiconductor element 14th and the fourth semiconductor element 50 arranged. The fifth cooling element 54 connects the second semiconductor element 14th and the fourth semiconductor element 50 electrically and dissipates heat at the same time. There are more capacitors on the output side 32 and resistances 34 switched outside of the envelope as shown. Here, too, the resistors are preferred 34 thermal with cooling elements 30th , 52 , 54 connected so that heat can also be efficiently dissipated from the resistors.

Das 4. Kühlelement 52 und das 5. Kühlelement 54 werden ebenfalls beide durch isoliert aus der Umhüllung nach außen geführt. Die Isolierung erfolgt durch Isolierschichten 22. Auch in diesem Ausführungsbeispiel ist die zweite Eingangselektrode 18 gegenüber der ersten Eingangselektrode 16 durch eine keramische Isolierschicht 42 isoliert. Die keramische Isolierschicht 42 isoliert elektrisch und ist zugleich gut wärmeleitend. Dies dient der optimierten Wärmeabfuhr durch das zweite Kühlelement 44, dass außen auf einer flachen Seite der Umhüllung aufliegt.The 4th cooling element 52 and the 5th cooling element 54 are also both led out through isolated from the envelope. The isolation is done by insulating layers 22nd . The second input electrode is also in this exemplary embodiment 18th opposite the first input electrode 16 through a ceramic insulating layer 42 isolated. The ceramic insulating layer 42 electrically insulates and at the same time conducts heat well. This serves to optimize heat dissipation through the second cooling element 44 that the outside rests on a flat side of the envelope.

Die hierin offenbarte erfindungsgemäße Anordnung ist nicht auf die hierin offenbarten Ausführungsformen beschränkt, sondern umfasst jeweils auch gleich wirkende weitere Ausführungsformen, die sich aus technisch sinnvollen weiteren Kombinationen der hierin beschriebenen Merkmale der Schaltungsanordnung ergeben. Insbesondere sind die hierin vorstehend in der allgemeinen Beschreibung und der Figurenbeschreibung genannten und/oder in den Figuren alleine gezeigten Merkmale und Merkmalskombinationen nicht nur in den jeweils hierin explizit angegebenen Kombinationen, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar, ohne den Rahmen der vorliegenden Erfindung zu verlassen.The arrangement according to the invention disclosed herein is not restricted to the embodiments disclosed herein, but rather also includes further embodiments which have the same effect and which result from technically meaningful further combinations of the features of the circuit arrangement described herein. In particular, the features and feature combinations mentioned hereinabove in the general description and the description of the figures and / or shown alone in the figures can be used not only in the combinations explicitly specified herein, but also in other combinations or alone, without the scope of the present invention to leave.

BezugszeichenlisteList of reference symbols

1010
LeistungshalbleitermodulPower semiconductor module
1212th
erstes Halbleiterelementfirst semiconductor element
1414th
zweites Halbleiterelementsecond semiconductor element
1616
erste Eingangselektrodefirst input electrode
1818th
zweite Eingangselektrodesecond input electrode
2020th
AusgangselektrodeOutput electrode
2222nd
Isolierunginsulation
2424
Kondensatorcapacitor
2626th
DruckkontaktplattePressure contact plate
2828
thermische + elektrische Kontaktflächethermal + electrical contact surface
3030th
erstes Kühlelementfirst cooling element
3232
Snubber KondensatorSnubber capacitor
3434
Snubber WiderstandSnubber resistance
3636
SpannrichtungDirection of tension
3838
erste Freilaufdiodefirst freewheeling diode
4040
zweite Freilaufdiodesecond freewheeling diode
4242
keramische Isolierungceramic insulation
4444
zweites Kühlelementsecond cooling element
4646
drittes Kühlelementthird cooling element
4848
drittes Halbleiterelementthird semiconductor element
5050
viertes Halbleiterelementfourth semiconductor element
5252
viertes Kühlelementfourth cooling element
5454
fünftes Kühlelementfifth cooling element
5656
steuerbarer Leistungshalbleiterschaltercontrollable power semiconductor switch
5858
steuerbarer Leistungshalbleiterschaltercontrollable power semiconductor switch
6060
GewindestangeThreaded rod

Claims (14)

Leistungshalbleitermodul (10) mit einem ersten Halbleiterelement (12) und mit einem zweiten Halbleiterelement (14) sowie einer ersten Eingangselektrode (16) und einer zweiten Eingangselektrode (18), wobei das erste Halbleiterelement (12) und das zweite Halbleiterelement (14) zwischen der ersten Eingangselektrode (16) und der zweiten Eingangselektrode (18) elektrisch in Serie geschaltet sind, wobei die erste Eingangselektrode (16) um das erste Halbleiterelement (12) und das zweite Halbleiterelement (14) eine Umhüllung bildet und ein Ende der zweiten Eingangselektrode (18) innerhalb der Umhüllung angeordnet ist und wobei die zweite Eingangselektrode (18) gegenüber der ersten Eingangselektrode (16) elektrisch isoliert ist, wobei innerhalb der Umhüllung ein erstes Kühlelement (30) angeordnet ist, das mit dem ersten und/oder dem zweiten Halbleiterelement (12, 14) thermisch verbunden ist, dadurch gekennzeichnet, dass das erste Kühlelement (30) zwischen dem ersten Halbleiterelement (12) und dem zweiten Halbleiterelement (14) angeordnet ist und mit dem ersten und dem zweiten Halbleiterelement (12, 14) elektrisch verbunden ist.Power semiconductor module (10) with a first semiconductor element (12) and with a second semiconductor element (14) and a first input electrode (16) and a second input electrode (18), the first semiconductor element (12) and the second semiconductor element (14) between the The first input electrode (16) and the second input electrode (18) are electrically connected in series, the first input electrode (16) forming an envelope around the first semiconductor element (12) and the second semiconductor element (14) and one end of the second input electrode (18 ) is arranged within the envelope and wherein the second input electrode (18) opposite the first input electrode (16) is electrically insulated, a first cooling element (30) being arranged within the envelope, which is thermally connected to the first and / or the second semiconductor element (12, 14), characterized in that the first cooling element (30) between the first semiconductor element (12) and the second semiconductor element (14) is arranged and is electrically connected to the first and the second semiconductor element (12, 14). Leistungshalbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass das erste Kühlelement (30) mit einer Ausgangselektrode (20) in elektrischer Verbindung steht, wobei die Ausgangselektrode (20) von innerhalb der Umhüllung nach außerhalb der Umhüllung durch die Umhüllung geführt wird und gegenüber der Umhüllung elektrisch isoliert ist.Power semiconductor module according to Claim 1 , characterized in that the first cooling element (30) is in electrical connection with an output electrode (20), the output electrode (20) being passed through the covering from inside the covering to outside the covering and being electrically insulated from the covering. Leistungshalbleitermodul nach Anspruch 2, dadurch gekennzeichnet, dass zwischen der ersten Eingangselektrode (16) und der Ausgangselektrode (20) und/oder zwischen der zweiten Ausgangselektrode (18) und der Ausgangselektrode (20) ein Kondensator (32) und ein Widerstand (34) in Serie geschaltet ist, wobei der Widerstand (34) mit dem ersten Kühlelement (30) in thermischer Verbindung steht.Power semiconductor module according to Claim 2 , characterized in that a capacitor (32) and a resistor (34) are connected in series between the first input electrode (16) and the output electrode (20) and / or between the second output electrode (18) and the output electrode (20), wherein the resistor (34) is in thermal communication with the first cooling element (30). Leistungshalbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das erste und das zweite Halbleiterelement (12, 14) sowie die erste und die zweite Eingangselektrode (16, 18) dazu ausgebildet sind, im Spannverband kontaktiert zu werden.Power semiconductor module according to one of the preceding claims, characterized in that the first and the second semiconductor element (12, 14) and the first and the second input electrode (16, 18) are designed to be contacted in the tensioning association. Leistungshalbleitermodul nach Anspruch 4, dadurch gekennzeichnet, dass die zweite Eingangselektrode (18) in Spannrichtung (36) vor dem zweiten Halbleiterelement (14) angeordnet ist und dass das zweite Halbleiterelement in Spannrichtung (36) vor dem ersten Halbleiterelement angeordnet ist.Power semiconductor module according to Claim 4 , characterized in that the second input electrode (18) is arranged in front of the second semiconductor element (14) in the tensioning direction (36) and that the second semiconductor element is arranged in front of the first semiconductor element in the tensioning direction (36). Leistungshalbleitermodul nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, dass die Umhüllung als Hohlzylinder ausgebildet ist, dessen Achse sich in Spannrichtung (36) erstreckt, wobei die Umhüllung am in Spannrichtung (36) vorderen und am in Spannrichtung (36) hinteren Ende von der ersten Eingangselektrode (16) gedeckelt wird.Power semiconductor module according to one of the Claims 4 or 5 , characterized in that the cover is designed as a hollow cylinder, the axis of which extends in the tensioning direction (36), the cover being capped by the first input electrode (16) at the front end in the tensioning direction (36) and the rear end in the tensioning direction (36) . Leistungshalbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein zweites Kühlelement (44) vorgesehen ist, das außerhalb der Umhüllung angeordnet ist und mit der Umhüllung in thermischer Verbindung steht.Power semiconductor module according to one of the preceding claims, characterized in that a second cooling element (44) is provided, which is arranged outside the casing and is in thermal connection with the casing. Leistungshalbleitermodul nach Anspruch 7, dadurch gekennzeichnet, dass die erste Eingangselektrode (16) gegenüber der zweiten Eingangselektrode (18) mittels eines keramischen Materials elektrisch isoliert ist.Power semiconductor module according to Claim 7 , characterized in that the first input electrode (16) is electrically insulated from the second input electrode (18) by means of a ceramic material. Leistungshalbleitermodul nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, dass das zweite Kühlelement (44) in Spannrichtung (36) vor der Umhüllung angeordnet ist und mit der vorderen Deckelung des Hohlzylinders in thermischem Kontakt steht.Power semiconductor module according to one of the Claims 7 or 8th , characterized in that the second cooling element (44) is arranged in front of the envelope in the tensioning direction (36) and is in thermal contact with the front cover of the hollow cylinder. Leistungshalbleitermodul nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass ein drittes Kühlelement (46) vorgesehen ist, das in Spannrichtung (36) hinter der Umhüllung angeordnet ist und mit der hinteren Deckelung des Hohlzylinders in thermischem Kontakt steht.Power semiconductor module according to one of the Claims 7 to 9 , characterized in that a third cooling element (46) is provided, which is arranged behind the envelope in the tensioning direction (36) and is in thermal contact with the rear cover of the hollow cylinder. Leistungshalbleitermodul nach einem der vorhergehenden Ansprüche, gekennzeichnet durch ein drittes Halbleiterelement (48) und durch viertes Halbleiterelement (50), wobei das erste, das zweite, das dritte und das vierte Halbleiterelement (12, 14, 48, 50) zwischen der ersten Eingangselektrode (16) und der zweiten Eingangselektrode (18) in Serie geschaltet sind, und die erste Eingangselektrode (16) um das erste, das zweite, das dritte und das vierte Halbleiterelement (12, 14, 48, 50) eine Umhüllung bildet.Power semiconductor module according to one of the preceding claims, characterized by a third semiconductor element (48) and a fourth semiconductor element (50), wherein the first, the second, the third and the fourth semiconductor element (12, 14, 48, 50) between the first input electrode ( 16) and the second input electrode (18) are connected in series, and the first input electrode (16) forms an envelope around the first, second, third and fourth semiconductor elements (12, 14, 48, 50). Leistungshalbleitermodul nach Anspruch 11, dadurch gekennzeichnet, dass innerhalb der Umhüllung ein viertes und ein fünftes Kühlelement (52, 54) vorgesehen sind, wobei das vierte Kühlelement (52) zwischen dem dritten Halbleiterelement (48) und dem ersten Halbleiterelement (12) angeordnet ist und mit dem ersten und dem dritten Halbleiterelement (12, 48) in thermischem und elektrischem Kontakt steht, und das fünfte Kühlelement (54) zwischen dem zweiten Halbleiterelement (14) und dem vierten Halbleiterelement (50) angeordnet ist und mit dem zweiten und dem vierten Halbleiterelement (14, 50) in thermischem und elektrischem Kontakt steht.Power semiconductor module according to Claim 11 , characterized in that a fourth and a fifth cooling element (52, 54) are provided within the envelope, the fourth cooling element (52) being arranged between the third semiconductor element (48) and the first semiconductor element (12) and with the first and the third semiconductor element (12, 48) is in thermal and electrical contact, and the fifth cooling element (54) is arranged between the second semiconductor element (14) and the fourth semiconductor element (50) and with the second and the fourth semiconductor element (14, 50) ) is in thermal and electrical contact. Leistungshalbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das erste und das zweite Halbleiterelement (12, 14) in jeweils in einer Press-Pack-Zelle angeordnet sind.Power semiconductor module according to one of the preceding claims, characterized in that the first and the second semiconductor element (12, 14) are each arranged in a press-pack cell. Leistungshalbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das erste und das zweite Halbleiterelement (12, 14) jeweils einen steuerbaren Halbleiterschalter (56, 58) aufweist, dem jeweils eine Freilaufdiode (38, 40) parallelgeschaltet ist.Power semiconductor module according to one of the preceding claims, characterized in that the first and the second semiconductor element (12, 14) each have a controllable semiconductor switch (56, 58) to which a freewheeling diode (38, 40) is connected in parallel.
DE102019120972.2A 2019-08-02 2019-08-02 Arrangement for power control Active DE102019120972B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102019120972.2A DE102019120972B4 (en) 2019-08-02 2019-08-02 Arrangement for power control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019120972.2A DE102019120972B4 (en) 2019-08-02 2019-08-02 Arrangement for power control

Publications (2)

Publication Number Publication Date
DE102019120972A1 DE102019120972A1 (en) 2021-02-04
DE102019120972B4 true DE102019120972B4 (en) 2021-05-06

Family

ID=74165727

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019120972.2A Active DE102019120972B4 (en) 2019-08-02 2019-08-02 Arrangement for power control

Country Status (1)

Country Link
DE (1) DE102019120972B4 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090231810A1 (en) * 2008-03-11 2009-09-17 Zhenxian Liang Direct dipping cooled power module and packaging

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090231810A1 (en) * 2008-03-11 2009-09-17 Zhenxian Liang Direct dipping cooled power module and packaging

Also Published As

Publication number Publication date
DE102019120972A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
EP1318547B1 (en) Power semiconductor module
DE112014006352T5 (en) The power semiconductor module
EP2982032B1 (en) Current converter assembly and method for producing a current converter assembly
DE112015002272T5 (en) SIC POWER MODULES WITH HIGH CURRENT AND LOW SWITCH LOSSES
DE3933956A1 (en) Force-cooled power resistor e.g. for railway locomotive converter - is of flat metal sheet of high specific electrical resistance presenting large cooling area
DE102014101712A1 (en) Semiconductor device with bypass functionality and method therefor
EP2254228A1 (en) Electronic switching module and system with such switching modules
DE102018208437A1 (en) Semiconductor device
DE102014207927A1 (en) Transistor arrangement for a clamping bandage and clamping bandage with at least one such transistor arrangement
DE112020006374T5 (en) Power module with improved electrical and thermal characteristics
DE1961314A1 (en) Protected semiconductor component and process for its manufacture
DE102017211030B4 (en) Electrical circuit arrangement with an active discharge circuit
EP1672692B1 (en) Power semiconductor module
WO2018041486A1 (en) Electrode cooled capacitor assembly
DE10252609B4 (en) Termination for a semiconductor device with MOS gate control with protection rings
DE102019120972B4 (en) Arrangement for power control
EP3300470A1 (en) Converter
DE102019110716B3 (en) Power semiconductor module with power semiconductor switches
EP3799704B1 (en) Power semiconductor module
EP3176822B1 (en) Electrically and thermally efficient power bridge
EP0938750A1 (en) Large-area high-current module of a field-controlled interruptible power semiconductor switch
DE102020127564A1 (en) power electronics
EP3236498A1 (en) Power semiconductor component comprising two lateral power semiconductor devices in half-bridge circuit
AT391775B (en) STACKABLE ARRANGEMENT OF A HOUSELESS POWER SEMICONDUCTOR DISC SUBMERSED IN A COOLING LIQUID
DE102016119078A1 (en) Carrier, circuit, semiconductor device package

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final