DE102019117561B4 - Electronic component with a breakdown voltage that can be defined as a result of the manufacturing process - Google Patents
Electronic component with a breakdown voltage that can be defined as a result of the manufacturing process Download PDFInfo
- Publication number
- DE102019117561B4 DE102019117561B4 DE102019117561.5A DE102019117561A DE102019117561B4 DE 102019117561 B4 DE102019117561 B4 DE 102019117561B4 DE 102019117561 A DE102019117561 A DE 102019117561A DE 102019117561 B4 DE102019117561 B4 DE 102019117561B4
- Authority
- DE
- Germany
- Prior art keywords
- region
- well
- conductivity type
- substrate
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015556 catabolic process Effects 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims abstract description 124
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 33
- 238000009413 insulation Methods 0.000 claims description 6
- 230000006735 deficit Effects 0.000 claims description 3
- 238000002513 implantation Methods 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 description 10
- 238000002955 isolation Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000009760 functional impairment Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- POFFJVRXOKDESI-UHFFFAOYSA-N 1,3,5,7-tetraoxa-4-silaspiro[3.3]heptane-2,6-dione Chemical compound O1C(=O)O[Si]21OC(=O)O2 POFFJVRXOKDESI-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
Abstract
Ein elektronisches Bauelement mit einer durch sein Layout definierbaren Durchbruchspannung insbesondere zum Schutz von elektronischen Komponenten und/oder Schaltkreisen weist ein halbleitendes Substrat mit einer oberen Substratschicht (20) auf, bei dem es sich als extrem schwach dotiertes aufgewachsenes Halbleitermaterial handelt. Wird nun in dieses Halbleitermaterial ein Aktivgebiet implantiert, wobei bei der Implantation der Bereich, in dem sich später der PN-Übergang bildet, ausgespart ist, entsteht nach der thermischen Ausdiffusion in besagtem Bereich ein äußerst schwach dotiertes Wannenteilgebiet (32), in dem ein Kollektor-Gebiet (34) platziert wird. Im übrigen Bereich des Wannengebiets (24) sind ein Emitter-Gebiet (38) und ein Basis-Gebiet (40) ausgebildet. Die Verschaltung dieses Bipolar-Transistors als Diode macht es also möglich, durch die geometrische Ausgestaltung der Photomasken die Durchbruchspannung der Diode zu definieren.An electronic component with a breakdown voltage that can be defined by its layout, in particular for protecting electronic components and / or circuits, has a semiconducting substrate with an upper substrate layer (20) which is an extremely weakly doped, grown-on semiconductor material. If an active area is now implanted in this semiconductor material, with the area in which the PN junction will later be formed being cut out during the implantation, an extremely weakly doped tub sub-area (32) with a collector is created after the thermal outdiffusion in said area -Area (34) is placed. An emitter region (38) and a base region (40) are formed in the remaining region of the well region (24). The connection of this bipolar transistor as a diode makes it possible to define the breakdown voltage of the diode through the geometric configuration of the photo masks.
Description
Die Erfindung betrifft ein elektronisches Bauelement mit einer herstellungsbedingt, nämlich durch die Ausgestaltung von Fotomasken definierbaren Durchbruchspannung, wobei das elektronische Bauelement insbesondere zum Schutz von elektronischen Komponenten und/oder Schaltkreisen vor einer Funktionsbeeinträchtigung durch extern verursachte Überspannungen verwendet werden kann.The invention relates to an electronic component with a breakdown voltage that can be defined as a result of the manufacture, namely through the design of photomasks, wherein the electronic component can be used in particular to protect electronic components and / or circuits from functional impairment by externally caused overvoltages.
Der Schutz elektronischer Komponenten und/oder elektronischer Schaltkreise vor Funktionsbeeinträchtigungen durch insbesondere von Aussen angelegte Überspannungen ist ein wesentliches Erfordernis bei integrierten Schaltungen, wobei die Schutzanforderungen umso höher sind, je höher der Integrationsgrad der Schaltung ist. Die nach Außen geführten Anschlüsse eines IC müssen zu diesem Zweck durch eine Schutzdiode oder durch ein als Schutzdiode ausgestaltetes elektronisches Bauelement gegen Masse oder einen anderen stromstabilen Bezugspunkt geschaltet sein. Hierbei ist es essentiell, dass die Schutzdiode im Bedarfsfalle reversibel durchschaltet. Wünschenswert in diesem Zusammenhang ist es, wenn die Durchbruchspannung durch die geometrische Gestaltung der für die Schutzdiode verwendeten Fotomasken justierbar ist.The protection of electronic components and / or electronic circuits from functional impairments, in particular from externally applied overvoltages, is an essential requirement for integrated circuits, the higher the degree of integration of the circuit, the higher the protection requirements. For this purpose, the external connections of an IC must be switched to ground or another current-stable reference point by a protective diode or an electronic component designed as a protective diode. It is essential that the protective diode switches through reversibly if necessary. In this context, it is desirable if the breakdown voltage can be adjusted through the geometric design of the photomasks used for the protective diode.
Beispiele für derartige Schutzdioden bzw. für als Schutzdiode betriebene elektronische Bauelemente sind in
Eine Überspannungs-Schutzdiode sollte, um die Durchbruchspannung auch in einem hohen Spannungsbereich gewährleisten zu können, eine vergleichsweise weite Raumladungszone aufweisen. Dies gelingt im Stand der Technik durch entsprechend niedrig dotierte p-und n-Bereiche, womit der PN-Übergang eine Raumladungszone von geforderter Breite aufweist. Bei dem in
Zur Lösung dieser Aufgabe wird mit der Erfindung ein elektronisches Bauelement mit einer definierbaren Durchbruchspannung zum Schutz von elektronischen Komponenten und/oder Schaltkreisen vor einer Funktionsbeeinträchtigung durch Überspannungen vorgeschlagen, wobei das elektronische Bauelement versehen ist mit
- - einem halbleitenden Substrat mit einer ersten Substratschicht, die epitaktisch gewachsenes erstes Halbleitermaterial aufweist, welches schwach dotiert und von einem ersten Leitungstyp ist, und mit einer auf der ersten Substratschicht angeordneten zweiten Substratschicht, die ein zweites Halbleitermaterial aufweist, das sehr schwach dotiert epitaktisch auf dem ersten Halbleitermaterial der ersten Substratschicht aufgewachsen und von einem zum ersten Leitungstyp inversen zweiten Leitungstyp ist, wobei die zweite Substratschicht ein mit der ersten Substratschicht verbundenes unteres Ende und eine diesem abgewandte, die Oberseite des Substrats bildende Oberseite aufweist,
- - einem sich von der Oberseite des Substrats aus in die zweite Substratschicht hinein erstreckenden, schwach dotierten Wannengebiet vom zweiten Leitungstyp, dessen Tiefe geringer ist als die Dicke der zweiten Substratschicht,
- - einem an der Oberseite des Substrats angeordneten und sich in das Wannengebiet hinein erstreckenden, stark dotierten Basis-Gebiet vom zweiten Leitungstyp,
- - einem an der Oberseite des Substrats angeordneten und sich in das Wannengebiet mit Abstand zu dem Basis-Gebiet hinein erstreckenden, stark dotierten Emitter-Gebiet vom ersten Leitungstyp,
- - einem an der Oberseite des Substrats angeordneten und sich in das Wannengebiet mit Abstand zu sowohl dem Emitter-Gebiet als auch dem Basis-Gebiet hinein erstreckenden, stark dotierten Kollektor-Gebiet vom ersten Leitungstyp,
- - wobei die Basis-, Emitter- und Kollektor-Gebiete an der Oberseite des Substrats voneinander elektrisch isoliert sind,
- - wobei sich innerhalb des Wannengebiets und unterhalb des Kollektor-Gebiets sowie seitlich um dieses herum ein Wannenteilgebiet vom zweiten Leitungstyp befindet, das schwächer dotiert ist als das Wannengebiet und das sowohl von dem Basis-Gebiet als auch von dem Emitter-Gebiet beabstandet ist,
- - wobei die Ausdehnung und/oder Dotierung des Wannenteilgebiets die Durchbruchspannung definiert,
- - wobei das Kollektor-Gebiet einen ersten Anschluss bildet und
- - wobei das Emitter-Gebiet elektrisch mit dem Basis-Gebiet verbunden ist und beide einen zweiten Anschluss bilden.
- - A semiconducting substrate with a first substrate layer which has epitaxially grown first semiconductor material, which is weakly doped and of a first conductivity type, and with a second substrate layer arranged on the first substrate layer, which has a second semiconductor material which is very weakly doped epitaxially on the first semiconductor material of the first substrate layer and is of a second conduction type that is inverse to the first conduction type, the second substrate layer having a lower end connected to the first substrate layer and an upper side facing away from this and forming the upper side of the substrate,
- - A weakly doped well region of the second conductivity type extending from the top of the substrate into the second substrate layer, the depth of which is less than the thickness of the second substrate layer,
- a heavily doped base region of the second conductivity type, which is arranged on the top side of the substrate and extends into the well region,
- a heavily doped emitter region of the first conductivity type, arranged on the top side of the substrate and extending into the well region at a distance from the base region,
- a heavily doped collector region of the first conductivity type, which is arranged on the upper side of the substrate and extends into the well region at a distance from both the emitter region and the base region,
- - The base, emitter and collector regions on the top of the substrate are electrically isolated from one another,
- - wherein a well sub-region of the second conductivity type is located within the well region and below the collector region and laterally around it, which is less doped than the well region and which is spaced apart from both the base region and the emitter region,
- - wherein the expansion and / or doping of the well sub-area defines the breakdown voltage,
- - wherein the collector region forms a first connection and
- - The emitter region being electrically connected to the base region and both forming a second connection.
Das erfindungsgemäße elektronische Bauelement ist als in einem halbleitenden Substrat ausgebildetes Bauelement konzipiert, dessen Durchbruchspannung durch die geometrische Gestaltung der im Halbleiter-Prozess verfügbaren Fotomasken definiert und damit herstellungstechnisch bestimmbar ist, wobei ein spezieller Typ von Substrat eingesetzt wird. Das Substrat, in dem das elektronische Bauelement nach der Erfindung integriert ist, weist eine erste Substratschicht auf, die schwach dotiert und von einem ersten Leitungstyp ist. Die erste Substratschicht kann beispielsweise epitaktisch gewachsenes Silizium aufweisen. Der erste Leitungstyp kann beispielsweise der p-Leitungstyp sein.The electronic component according to the invention is designed as a component formed in a semiconducting substrate, the breakdown voltage of which is defined by the geometric design of the photomasks available in the semiconductor process and can thus be determined from a manufacturing point of view, a special type of substrate being used. The substrate in which the electronic component according to the invention is integrated has a first substrate layer which is weakly doped and of a first conductivity type. The first substrate layer can for example have epitaxially grown silicon. The first conduction type can be the p conduction type, for example.
Auf diese erste Substratschicht ist eine zweite Substratschicht epitaktisch aufgewachsen, wobei diese zweite Substratschicht aufgewachsenes Halbleitermaterial von einem zweiten Leitungstyp aufweist. Dieses zweite Halbleitermaterial ist als Halbleitermaterial vom zweiten Leitungstyp aufgewachsen, wird also nicht etwa nach dem Aufwachsen dotiert odgl.. Die beiden Substratschichten sind (einstückig) miteinander zusammengewachsen, wobei die zweite Substratschicht die Oberseite des Substrats bildet.A second substrate layer is epitaxially grown on this first substrate layer, this second substrate layer having grown semiconductor material of a second conductivity type. This second semiconductor material is grown as a semiconductor material of the second conductivity type, so it is not doped or the like after the growth. The two substrate layers are grown together (in one piece), the second substrate layer forming the top of the substrate.
Nach dem erfindungsgemäßen Vorschlag wird also als obere zweite Substratschicht ein epitaktisch aufgewachsenes p- bzw. n-dotiertes Halbleitermaterial verwendet. Derartige Halbleitersubstrate sind grundsätzlich bekannt und können mit Vorteil zur Herstellung des erfindungsgemäßen elektronischen Bauelements eingesetzt werden.According to the proposal according to the invention, an epitaxially grown p- or n-doped semiconductor material is used as the upper second substrate layer. Such semiconductor substrates are known in principle and can be used with advantage for the production of the electronic component according to the invention.
In das schwach dotierte zweite Halbleitermaterial der zweiten Substratschicht wird nun der Dotierstoff für ein Wannengebiet implantiert. Dabei wird derjenige Bereich des Wannengebiets, in dem später der PN-Übergang entstehen soll, von der Implantation ausgespart. Auf diese Art und Weise entstehen also zunächst zwei Teilwannen, die nach der Ausdiffusion zu dem Wannengebiet zusammenwachsen, welches das Aktivgebiet in und unterhalb der Oberseite des Substrats bildet. Das Wannengebiet weist nach der Ausdiffusion also ein Wannenteilgebiet auf, in dem die Dotierstoffkonzentration deutlich abgesenkt ist gegenüber dem übrigen Bereich des Wannengebiets und das aufgrund der Tatsache, dass das Wannengebiet in dem bereits sehr schwach dotierten, epitaktisch aufgewachsenen zweiten Halbleitermaterial der zweiten Substratschicht ausgebildet ist, extrem schwach dotiert ist.The dopant for a well region is now implanted into the weakly doped second semiconductor material of the second substrate layer. The area of the tub area in which the PN junction is to arise later is left out of the implantation. In this way, two partial wells are initially created which, after out-diffusion, grow together to form the well area which forms the active area in and below the top of the substrate. After outdiffusion, the well region thus has a well sub-region in which the dopant concentration is significantly reduced compared to the rest of the well region and this is due to the fact that the well region is formed in the already very weakly doped, epitaxially grown second semiconductor material of the second substrate layer, is extremely weakly doped.
In dem Wannenteilgebiet wird dann zusätzlich ein stark dotiertes Kollektor-Gebiet vom ersten Leitungstyp, das heißt von einem gegenüber dem Leitungstyp des Wannengebiets entgegengesetzten Leitungstyp ausgebildet. Während sich also dieses Kollektor-Gebiet innerhalb des Wannenteilgebiets unterhalb der Oberseite des Substrats befindet, befinden sich beabstandet zu diesem Kollektor-Gebiet in dem Wannengebiet ebenfalls in und unter der Oberseite des Substrats ein Basis- und ein Emitter-Gebiet. Diese beiden Gebiete sind voneinander elektrisch isoliert, was auch für die Relation zwischen dem Kollektor-Gebiet und den beiden zuvor genannten Gebieten gilt. Alle drei zuvor genannten Gebiete sind also im Substrat elektrisch voneinander isoliert.A heavily doped collector region of the first conductivity type, that is to say of a conductivity type opposite to the conductivity type of the well region, is then additionally formed in the well sub-region. While this collector area is located within the well subarea below the top side of the substrate, a base and an emitter area are also located in and below the top side of the substrate, spaced apart from this collector area in the well area. These two areas are electrically isolated from one another, which also applies to the relationship between the collector area and the two aforementioned areas. All three areas mentioned above are therefore electrically isolated from one another in the substrate.
Der Übergang des Wannenteilgebiets zu demjenigen Bereich des Wannengebiets, in dem das Emitter- und das Basis-Gebiet ausgebildet sind, befindet sich zwischen dem Kollektor-Gebiet und dem Emitter-Gebiet bzw. zwischen dem Kollektor-Gebiet und dem Basis-Gebiet.The transition from the well sub-region to that region of the well region in which the emitter and base regions are formed is located between the collector region and the emitter region or between the collector region and the base region.
Das Kollektor-Gebiet bildet einen ersten Anschluss des erfindungsgemäßen elektronischen Bauelements, dessen zweiter Anschluss durch elektrisches Verbinden der Basis- und Emitter-Gebiete realisiert ist. Der erste Anschluss kann auch als Anoden-Anschluss und der zweite Anschluss als Kathoden-Anschluss bezeichnet werden.The collector region forms a first connection of the electronic component according to the invention, the second connection of which is realized by electrically connecting the base and emitter regions. The first connection can also be referred to as the anode connection and the second connection as the cathode connection.
Durch die Einbindung des beispielsweise p-dotierten Kollektor-Gebiets in das sehr schwach n-dotierte Wannenteilgebiet entsteht in diesem Wannenteilgebiet ein PN-Übergang mit einer ausgehend von dem Kollektor-Gebiet vergleichsweise weit in das Wannenteilgebiet hineinragenden Raumladungszone. Dadurch lassen sich vergleichsweise hohe Durchbruchspannungen einzig und allein durch Layout-Maßnahmen (nämlich Breite des Bereichs an der Oberseite des Substrats, der nicht ionenimplantiert ist) realisieren, wobei für den Herstellungsprozess vereinfachend hinzukommt, dass als Substrat Halbleitermaterial eingesetzt wird, das als sehr schwach dotiertes Halbleitermaterial epitaktisch gewachsen ist.By integrating the, for example, p-doped collector region into the very weakly n-doped tub sub-region, a PN junction arises in this tub sub-region with a space charge zone projecting comparatively far into the tub sub-region starting from the collector region. As a result, comparatively high breakdown voltages can be achieved solely by layout measures (namely the width of the area on the upper side of the substrate that is not ion-implanted), with the addition of a semiconductor material that is very weakly doped as a substrate to simplify the manufacturing process Semiconductor material has grown epitaxially.
Hinsichtlich der Verhältnisse der Dotierstoffkonzentrationen (Dotierungen) der einzelnen Gebiete des erfindungsgemäßen elektronischen Bauelements kann mit Vorteil vorgesehen sein, dass die Kollektor-, Emitter- und Basis-Gebiete am stärksten dotiert sind, dass das Wannengebiet schwächer als die Kollektor-, Emitter- und Basis-Gebiete dotiert ist, dass das Wannenteilgebiet schwächer als das Wannengebiet dotiert ist und dass die zweite Substratschicht des Substrats einen elektrischen Widerstand aufweist, der durch eine Dotierung repräsentierbar ist, die gleich groß wie oder geringer als die Dotierung des Wannenteilgebiets ist.With regard to the ratios of the dopant concentrations (doping) of the individual regions of the electronic component according to the invention, it can advantageously be provided that the collector, emitter and base regions are most heavily doped, that the well region is weaker than the collector, emitter and base Regions is doped, that the well sub-region is doped more weakly than the well region and that the second substrate layer of the substrate has an electrical resistance which can be represented by a doping that is equal to or less than the doping of the well sub-region.
Vorstehend wurde von einem ersten und einem zweiten Leitungstyp gesprochen. Der erste Leitungstyp kann der p-Leitungstyp und der zweite Leitungstyp der n-Leitungstyp sein oder es kann der erste Leitungstyp der n-Leitungstyp und der zweite Leitungstyp der p-Leitungstyp sein.A first and a second type of line were mentioned above. The first conductivity type can be the p conductivity type and the second conductivity type can be the n conductivity type, or the first conductivity type can be the n conductivity type and the second conductivity type can be the p conductivity type.
Wie bereits oben erwähnt, breitet sich die Raumladungszone vornehmlich in dem Wannenteilgebiet um das Kollektor-Gebiet herum aus. Zur Symmetrierung der Raumladungszone, so dass sich diese in beide Gebiete des PN-Übergangs hinein erstreckt, wird im Rahmen einer Weiterbildung der Erfindung vorgeschlagen, dass innerhalb des Wannenteilgebiets und unterhalb des Kollektor-Gebiets sowie seitlich um dieses herum ein schwach dotiertes Zusatzwannengebiet vom ersten Leitungstyp ausgebildet ist. Das vergleichsweise stark dotierte Kollektor-Gebiet wird bei dieser Ausgestaltung der Erfindung von einem schwach dotierten Zusatzwannengebiet umgeben, das seinerseits im Wannenteilgebiet angeordnet ist. Dadurch entsteht ein Dotierungsgradient von dem stark dotierten Kollektor-Gebiet über das schwächer dotierte Zusatzwannengebiet bis zu dessen Grenze zum Wannenteilgebiet und damit eine Symmetrierung der Raumladungszone.As already mentioned above, the space charge zone mainly spreads in the tub subarea around the collector area. To symmetrize the space charge zone so that it extends into both areas of the PN junction, it is proposed within the scope of a further development of the invention that a lightly doped additional well area of the first conductivity type be provided within the well sub-area and below the collector area and laterally around it is trained. In this embodiment of the invention, the comparatively heavily doped collector region is surrounded by a weakly doped additional well region, which in turn is arranged in the partial well region. This creates a doping gradient from the heavily doped collector region via the more weakly doped additional well region to its boundary with the partial well region and thus a symmetrization of the space charge zone.
Typischerweise ist das Zusatzwannengebiet schwächer dotiert als das Kollektor-Gebiet und/oder das Zusatzwannengebiet gleich schwach wie oder schwächer oder stärker dotiert als das Wannenteilgebiet.Typically, the additional well region is doped more weakly than the collector region and / or the additional well region is doped as weakly as, or more weakly, or more heavily than the well sub-region.
Wie bereits oben beschrieben, sind die Basis-, Emitter,- und Kollektor-Gebiete innerhalb des Substrats elektrisch isoliert. Dies wird typischerweise dadurch erreicht, dass an der Oberseite des Substrats zwischen den Basis-, Emitter- und Kollektor-Gebieten elektrisch isolierende Isolationsgebiete ausgebildet sind, die in das Wannengebiet hineinragen, wobei die an das Kollektor-Gebiet angrenzenden Isolationsgebiete in das Wannenteilgebiet und, sofern vorhanden, in das Zusatzwannengebiet hineinragen.As already described above, the base, emitter and collector regions are electrically isolated within the substrate. This is typically achieved in that electrically insulating insulation regions are formed on the top of the substrate between the base, emitter and collector regions and protrude into the well region, the insulation regions adjoining the collector region into the well subregion and, if present, protrude into the additional tub area.
In weiterer zweckmäßiger Ausgestaltung der Erfindung ist typischerweise vorgesehen, dass das Wannenteilgebiet eine erste Tiefe aufweist und dass das Wannengebiet außerhalb des Wannenteilgebiets eine zweite Tiefe aufweist, die größer ist als die erste Tiefe aber kleiner ist als die Dicke der zweiten Substratschicht.In a further expedient embodiment of the invention it is typically provided that the tub sub-region has a first depth and that the tub region outside the tub sub-region has a second depth that is greater than the first depth but smaller than the thickness of the second substrate layer.
Bei dem erfindungsgemäßen Konzept wird also die Durchbruchspannung durch Fotomasken, die die Geometrie des elektronischen Bauelements vorgeben, bestimmt. Bezogen auf das Design des elektronischen Bauelements definiert also die Ausdehnung des Wannenteilgebiets in dessen Breite und/oder Tiefe und/oder die Dotierung des Wannenteilgebiets die Schaltschwelle, ab der bei Anlegen einer Sperrspannung zwischen dem ersten Anschluss und dem zweiten Anschluss in dem Wannengebiet sowie dem Wannenteilgebiet aufgrund eines Lawinendurchbruchs ein Strom fließt.In the concept according to the invention, the breakdown voltage is thus determined by photomasks which define the geometry of the electronic component. In relation to the design of the electronic component, the extent of the tub sub-area in its width and / or depth and / or the doping of the tub sub-area defines the switching threshold from which, when a reverse voltage is applied between the first connection and the second connection in the tub area and the tub sub-area a current flows due to an avalanche breakdown.
Hinsichtlich des Substrats des elektronischen Bauelements nach der Erfindung gilt typischerweise, dass das erste Halbleitermaterial unabhängig von seiner Dotierung betrachtet und das zweite Halbleitermaterial unabhängig von seiner Dotierung betrachtet gleich oder ungleich sind. Bei beiden Halbleitermaterialien kann es sich z.B. um Silizium oder Germanium oder Siliziumkarbonat handeln.With regard to the substrate of the electronic component according to the invention, it typically applies that the first semiconductor material, viewed independently of its doping, and the second semiconductor material, viewed regardless of its doping, are the same or different. Both semiconductor materials can be silicon or germanium or silicon carbonate, for example.
Der erfindungsgemäß ausgebildete, als laterale Diode geschaltete Bipolar-Transistor kann als integriert antiserielle Anordnung (durch eine gemeinsame Basis und elektrisch leitend verbundene Emitter) erweitert werden, womit ein elektronisches Bauelement mit zwei jeweils durch die geometrische Ausgestaltung der Fotomasken definierbaren, gleichen oder unterschiedlichen positiven wie negativen Durchbruchspannungen entsteht. Der Vorteil eines solchen Bauelements zum Schutz von elektronischen Komponenten und/oder Schaltkreisen vor einer Funktionsbeeinträchtigung durch Überspannungen besteht darin, dass nunmehr ein Schutz sowohl gegen positive, als auch negative Überspannungen gegeben ist. Ein derartiges Schutzbauelement lässt sich insbesondere bei Bus-Anwendungen mit der Anforderung von Masseversatz zwischen den Busteilnehmern einsetzen. Dabei besteht der Vorteil der erfindungsgemäßen Erweiterung des elektronischen Bauelements darin, dass nunmehr zwei unterschiedlich „gepolte“ Durchbruchspannungen durch die geometrische Ausgestaltung der verwendeten Fotomasken kontrolliert definiert werden können.The bipolar transistor designed according to the invention and connected as a lateral diode can be expanded as an integrated antiserial arrangement (by a common base and electrically conductively connected emitter), whereby an electronic component with two identical or different positive as defined by the geometric configuration of the photomasks negative breakdown voltages arise. The advantage of such a component for protecting electronic components and / or circuits from functional impairment due to overvoltages is that there is now protection against both positive and negative overvoltages. Such a protective component can be used in particular in bus applications that require a ground offset between the bus users. The advantage of the expansion of the electronic component according to the invention is that two different “polarized” breakdown voltages can now be defined in a controlled manner by the geometric configuration of the photomasks used.
Das elektronische Bauelement in der integriert antiseriellen Konstellation mit gemeinsamer Basis und elektrisch verbundenen Emittern ist erfindungsgemäß versehen mit
- - einem halbleitenden Substrat mit einer ersten Substratschicht, die epitaktisch gewachsenes erstes Halbleitermaterial aufweist, welches schwach dotiert und von einem ersten Leistungstyp ist, und mit einer auf der ersten Substratschicht angeordneten zweiten Substratschicht die ein zweites Halbleitermaterial aufweist, das sehr schwach dotiert epitaktisch auf dem ersten Halbleitermaterial der ersten Substratschicht aufgewachsen und von einem zum ersten Leitungstyp inversen zweiten Leitungstyp ist, wobei die zweite Substratschicht ein mit der ersten Substratschicht verbundenes unteres Ende und eine diesem abgewandte, die Oberseite des Substrats bildende Oberseite aufweist,
- - einem sich von der Oberseite des Substrats aus in die zweite Substratschicht erstreckenden, schwach dotierten Wannengebiet vom zweiten Leitungstyp, dessen Tiefe geringer ist als die Dicke der zweiten Substratschicht,
- - einem an der Oberseite des Substrats angeordneten und sich in das Wannengebiet hinein erstreckenden, stark dotierten Basis-Gebiet vom zweiten Leitungstyp,
- - zwei an der Oberseite des Substrats angeordneten und sich in das Wannengebiet mit Abstand zu dem Basis-Gebiet erstreckenden stark dotierten Emitter-Gebieten vom ersten Leitungstyp, zwischen denen das Basis-Gebiet angeordnet ist, und
- - zwei an der Oberseite des Substrats ausgebildeten und sich in das Wannengebiet mit Abstand zu sowohl dem Basis-Gebiet als auch den Emitter-Gebieten hinein erstreckenden, stark dotierten Kollektor-Gebieten vom ersten Leitungstyp, zwischen denen die beiden Emitter-Gebiete und das Basis-Gebiet angeordnet sind,
- - wobei die Basis-, Emitter- und Kollektor-Gebiete an der Oberseite des Substrats voneinander elektrisch isoliert sind,
- - wobei sich innerhalb des Wannengebiets und unterhalb jedes Kollektor-Gebiets sowie seitlich um jedes der Kollektor-Gebiete herum jeweils ein Wannenteilgebiet vom zweiten Leitungstyp befindet, wobei beide Wannenteilgebiete schwächer dotiert sind als das Wannengebiet,
- - wobei jedes Wannenteilgebiet sowohl von dem Basis-Gebiet als auch von dem zu ihm benachbarten Emitter-Gebiet beabstandet ist,
- - wobei das eine Kollektor-Gebiet einen ersten Anschluss und das andere Kollektor-Gebiet einen zweiten Anschluss bildet und
- - wobei die beiden Emitter-Gebiete und das Basis-Gebiet untereinander elektrisch verbunden sind.
- - A semiconducting substrate with a first substrate layer which has epitaxially grown first semiconductor material which is lightly doped and of a first power type, and with a second substrate layer arranged on the first substrate layer which has a second semiconductor material which is very lightly doped epitaxially on the first Semiconductor material of the first substrate layer is grown on and is of a second conductivity type that is inverse to the first conductivity type, the second substrate layer having a lower end connected to the first substrate layer and an upper side facing away from this and forming the upper side of the substrate,
- - A weakly doped well region of the second conductivity type extending from the top of the substrate into the second substrate layer, the depth of which is less than the thickness of the second substrate layer,
- - one arranged on the upper side of the substrate and extending into the well area extending, heavily doped base region of the second conductivity type,
- two heavily doped emitter regions of the first conductivity type which are arranged on the upper side of the substrate and extend into the well region at a distance from the base region and between which the base region is arranged, and
- - Two heavily doped collector regions of the first conductivity type, formed on the top of the substrate and extending into the well region at a distance from both the base region and the emitter regions, between which the two emitter regions and the base Area are arranged,
- - The base, emitter and collector regions on the top of the substrate are electrically isolated from one another,
- - a well sub-area of the second conductivity type being located within the well region and below each collector region and laterally around each of the collector regions, with both well sub-regions being less doped than the well region,
- - each well sub-region being spaced apart from both the base region and the emitter region adjacent to it,
- - wherein one collector region forms a first connection and the other collector region forms a second connection
- - The two emitter regions and the base region are electrically connected to one another.
Bei der integriert antiseriellen Anordnung des elektronischen Bauelements entstehen nun also zwei PN-Übergänge, von denen jeweils einer bei Erreichen der durch das Design bestimmten Schaltschwelle (positive und negative Spannung) durchschaltet, wobei der andere PN-Übergang dann in Durchlassrichtung von Strom durchflossen wird. Durch Wahl der Geometrie bzw. Abmessungen der beiden Wannenteilgebiete lassen sich nun gegebenenfalls betragsmäßig unterschiedliche Durchbruchspannungen definieren. Ebenso ist es aber auch möglich, die Durchbruchspannungen betragsmäßig gleich groß zu definieren.With the integrated anti-serial arrangement of the electronic component, two PN junctions are created, one of which switches through when the switching threshold (positive and negative voltage) determined by the design is reached, the other PN junction then being traversed by current in the forward direction. By choosing the geometry or dimensions of the two tub subareas, it is now possible, if necessary, to define breakdown voltages with different amounts. However, it is also possible to define the breakdown voltages to be of the same magnitude.
Im Zusammenhang mit dem elektronischen Bauelement in der integriert antiseriellen Anordnung ist es typischerweise so, dass die Kollektor-Gebiete und das Basis-Gebiet am stärksten dotiert sind, dass das Wannengebiet schwächer als die Kollektor-, Emitter- und Basis-Gebiete dotiert ist, dass die beiden Wannenteilgebiete gleich schwach oder unterschiedlich schwach dotiert sind sowie jedes Wannenteilgebiet schwächer als jedes der Wannengebiete dotiert ist und dass die zweite Substratschicht des Substrats einen elektrischen Widerstand aufweist, der durch eine Dotierung repräsentierbar ist, die gleich groß wie oder geringer als die Dotierung jedes der Wannengebiete ist.In connection with the electronic component in the integrated anti-serial arrangement, it is typically such that the collector regions and the base region are most heavily doped, that the well region is less doped than the collector, emitter and base regions, that the two well subareas are equally weakly or differently weakly doped and each well subarea is more weakly doped than each of the well regions and that the second substrate layer of the substrate has an electrical resistance that can be represented by a doping that is equal to or less than the doping of each of the Tub areas is.
Auch für die Variante der Erfindung mit integriert antiserieller Anordnung des elektronischen Bauelements gilt, dass der erste Leitungstyp der p-Leitungstyp und der zweite Leitungstyp der n-Leitungstyp oder der erste Leitungstyp der n-Leitungstyp und der zweite Leitungstyp der p-Leitungstyp ist.It also applies to the variant of the invention with integrated anti-serial arrangement of the electronic component that the first conduction type is the p conduction type and the second conduction type is the n conduction type or the first conduction type is the n conduction type and the second conduction type is the p conduction type.
Zur Symmetrierung zumindest eines der beiden PN-Übergänge des elektronischen Bauelements in der integriert antiseriellen Anordnung kann vorgesehen sein, dass innerhalb mindestens eines der Wannenteilgebiete und unterhalb des betreffenden Kollektor-Gebiets sowie seitlich um dieses herum ein schwach dotiertes Zusatzwannengebiet vom ersten Leitungstyp ausgebildet ist.To symmetrize at least one of the two PN junctions of the electronic component in the integrated antiserial arrangement, a lightly doped additional well region of the first conductivity type is formed within at least one of the well subregions and below the relevant collector region and around it.
Hierbei gilt mit Vorteil, dass innerhalb jedes Wannenteilgebiets und unterhalb des betreffenden Kollektor-Gebiets sowie seitlich um dieses herum ein schwach dotiertes Zusatzwannengebiet vom ersten Leitungstyp ausgebildet ist und dass die Dotierung beider Zusatzwannengebiete gleich oder unterschiedlich schwach ist.It is advantageous here that a weakly doped additional well region of the first conductivity type is formed within each well sub-region and below the relevant collector region and laterally around it, and that the doping of both additional well regions is equally or differently weak.
Ferner kann bei den beiden zuvor genannten Ausgestaltungen der Erfindung vorgesehen sein, dass mindestens eines der Zusatzwannengebiete oder jedes Zusatzwannengebiet schwächer dotiert ist als das jeweilige Kollektor-Gebiet, das in dem betreffenden Zusatzwannengebiet angeordnet ist.Furthermore, in the two aforementioned embodiments of the invention, it can be provided that at least one of the additional well regions or each additional well region is less doped than the respective collector region which is arranged in the relevant additional well region.
Auch bei der Variante als integriert antiserielle Anordnung des elektronischen Bauelements gilt typischerweise, dass an der Oberseite des Substrats zwischen den Basis-, Emitter- und Kollektor-Gebieten elektrisch isolierende Isolationsgebiete ausgebildet sind, die in das Wannenteilgebiet hineinragen, wobei die an das Kollektor-Gebiet angrenzenden Isolationsgebiete in das Wannenteilgebiet und, sofern vorhanden, in das Zusatzwannengebiet hineinragen.Even with the variant as an integrated anti-serial arrangement of the electronic component, it is typically the case that electrically insulating isolation areas are formed on the top of the substrate between the base, emitter and collector areas, which protrude into the tub sub-area, with those on the collector area adjacent isolation areas protrude into the tub sub-area and, if available, into the additional tub area.
Bei der integriert antiseriellen Anordnung des elektronischen Bauelements ist ebenfalls typischerweise vorgesehen, dass jedes Wannenteilgebiet eine erste Tiefe aufweist und dass das Wannengebiet außerhalb jedes Wannenteilgebiets eine zweite Tiefe aufweist, die größer ist als die erste Tiefe und kleiner ist als die Dicke der zweiten Substratschicht. Dabei können die beiden Wannenteilgebiete gleiche oder ungleiche Tiefe aufweisen.In the case of the integrated anti-serial arrangement of the electronic component, it is also typically provided that each well sub-region has a first depth and that the well region outside of each well sub-region has a second depth which is greater than the first depth and smaller than the thickness of the second substrate layer. The two tub subareas can have the same or different depths.
Für die Größen der Durchbruchspannungen gilt typischerweise, dass die Ausdehnung jedes Wannenteilgebiets in dessen Breite und/oder Tiefe und/oder die Dotierung jedes Wannenteilgebiets jeweils Schaltschwellen definieren, die gleich oder unterschiedlich sind und ab denen bei Anlegen einer ersten Sperrspannung mit einer ersten Verpolung oder bei Anlegen einer zweiten Sperrspannung mit einer gegenüber der ersten Verpolung inversen Verpolung zwischen dem ersten Anschluss und dem zweiten Anschluss in den Wannenteilgebieten und in dem Wannengebiet aufgrund eines Lawinendurchbruchs jeweils ein Strom fließt.For the magnitudes of the breakdown voltages, it typically applies that the extent of each tub sub-area in its width and / or depth and / or the doping of each well sub-region define switching thresholds that are the same or different and from which when a first reverse voltage is applied with a first reverse polarity or when a second reverse voltage is applied with a reverse polarity between the first connection and the second connection in the Tub subareas and in the tub area due to an avalanche breakdown a current flows.
Wie bei der ersten Variante der Erfindung so gilt auch bei der zweiten Variante des erfindungsgemäßen elektronischen Bauelements, dass das erste Halbleitermaterial unabhängig von seiner Dotierung betrachtet und das zweite Halbleitermaterial unabhängig von seiner Dotierung betrachtet gleich oder ungleich sind.As with the first variant of the invention, it also applies to the second variant of the electronic component according to the invention that the first semiconductor material considered independently of its doping and the second semiconductor material considered independent of its doping are the same or different.
Wesensmerkmal der Erfindung ist, dass als Substrat ein N-EPI(n-)-Substrat (oder umgekehrt ein P-EPI(p-)-Substrat) verwendet wird. Das hat den Vorteil, dass das schwach dotierte und insoweit „ausgedünnte“ Wannenteilgebiet auf jeden Fall n-dotiert (bzw. p-dotiert) bleibt, und zwar bis in die tiefsten Regionen des Wannenteilgebiets hinein, was bei einem in einem p-dotierten Substrat implantierten Wannengebiet nicht bis in die Tiefe hinein garantiert werden kann.The essential feature of the invention is that an N-EPI (n -) substrate (or, conversely, a P-EPI (p -) substrate) is used as the substrate. This has the advantage that the weakly doped and so far “thinned out” well sub-region remains n-doped (or p-doped) in any case, right into the deepest regions of the well sub-region, which is the case with a p-doped substrate implanted tub area cannot be guaranteed in depth.
Der „Durchbruch“-Effekt des erfindungsgemäßen elektronischen Bauelements basiert, wie oben bereits angedeutet auf einem Avalanche-Effekt.The “breakthrough” effect of the electronic component according to the invention is based, as already indicated above, on an avalanche effect.
Wenn man, wie oben im Zusammenhang mit der zweiten Variante der Erfindung bereits beschrieben, bei z.B. externen Überspannungen dafür sorgen will, dass auch Spannungspulse mit negativem Vorzeichen gegenüber Substrat (Spannungen unter Substratpotenzial) abgefedert und abgeleitet werden sollen, dann bedient man sich zweier seriell gegeneinander geschalteter Dioden. Diese integriert antiserielle Anordnung hat erfindungsgemäß den Vorteil, dass nun für beide Fälle (positive und negative Polarität) gleiche oder ungleiche Durchbruchspannungen gestellt werden können. Eine der beiden Dioden ist dann stets in Durchlassrichtung geschaltet, während die andere in Sperrrichtung geschaltet ist, womit die Möglichkeit gegeben ist, ab einer Durchbruchspannung, die herstellungstechnisch eingestellt wird, den Avalanche-Effekt iniziieren zu können. Die integriert antiserielle Anordnung wird beispielsweise genutzt, um in Bus-Anwendungen einem potentiellen Masseversatz verschiedener Busteilnehmer Rechnung tragen zu können.If, as already described above in connection with the second variant of the invention, in the case of external overvoltages, for example, you want to ensure that voltage pulses with a negative sign relative to the substrate (voltages below substrate potential) are also cushioned and diverted, then two are used in series against one another switched diodes. According to the invention, this integrated anti-serial arrangement has the advantage that the same or different breakdown voltages can now be set for both cases (positive and negative polarity). One of the two diodes is then always switched in the forward direction, while the other is switched in the reverse direction, which makes it possible to initiate the avalanche effect from a breakdown voltage that is set in the manufacturing process. The integrated anti-serial arrangement is used, for example, in order to be able to take into account a potential mass offset of different bus users in bus applications.
Schließlich betrifft eine weitere Variante der Erfindung eine integriert antiserielle Anordnung zweier Bauelemente des vorstehend beschriebenen Typs, bei der die beiden Emitter-Gebiete zu einem gemeinsamen Emitter-Gebiet zusammengefasst sind, wobei das gemeinsame Emitter-Gebiet zwischen den beiden Kollektor-Gebieten angeordnet ist und wobei das Basis-Gebiet außerhalb des Bereichs angeordnet ist, der an der Oberseite des Substrats von der Anordnung aus dem gemeinsamen Emitter-Gebiet und den beiden Kollektor-Gebieten eingenommen ist.Finally, another variant of the invention relates to an integrated anti-serial arrangement of two components of the type described above, in which the two emitter regions are combined to form a common emitter region, the common emitter region being arranged between the two collector regions and wherein the base region is arranged outside the region that is occupied on the top side of the substrate by the arrangement of the common emitter region and the two collector regions.
Für die Erfindung unter anderem ausschlaggebend ist, dass mit dem elektronischen Bauelement eine Struktur mit einstellbarer Zündung eines n-basierten (oder p-basierten) Avalanche-Bipolar-Transistors mittels eines oder mehrerer äußerst schwach dotierter Wannenteilgebiete unter dem und/oder an dem Kollektor-Gebiet und zusätzlich mit einer optionalen Implantation zur weiteren Erhöhung der Durchbruchspannung bereitgestellt wird.For the invention, among other things, it is crucial that with the electronic component a structure with adjustable ignition of an n-based (or p-based) avalanche bipolar transistor by means of one or more extremely weakly doped well subregions under and / or on the collector Area and is additionally provided with an optional implantation to further increase the breakdown voltage.
Die Erfindung wird nachfolgend anhand mehrerer Ausführungsbeispiele sowie unter Bezugnahme auf die Zeichnung näher erläutert. Im Einzelnen zeigen dabei:
-
1 schematisch die Verschaltung einer Überspannungs-Schutzdiode an einem IC-Anschlusspin, -
2 eine schematische Darstellung der einzelnen dotierten Gebiete in einem Substrat für dieSchutzdiode gemäß 1 , -
3 eine Erweiterung der Schutzdiode gemäß2 , -
4 eine schematische Darstellung zweier in Serie und verdreht zueinander verschalteter Überspannungs-Schutzdioden, -
5 die verschiedenen dotierten Gebiete einer Halbleiteranordnung zur Realisierung der integriert antiseriellen Anordnung gemäß4 , -
6 eine erste Erweiterung der integriert antiseriellen Anordnung gemäß5 , -
7 eine weitere Ergänzung/Erweiterung der integriert antiseriellen Anordnung gemäß5 bzw.6 und -
8 eine zu den5 bis7 alternative Ausführung einer integriert antiseriellen Anordnung.
-
1 schematically the connection of an overvoltage protection diode to an IC connection pin, -
2 a schematic representation of the individual doped regions in a substrate for the protective diode according to FIG1 , -
3 an extension of the protection diode according to2 , -
4th a schematic representation of two overvoltage protection diodes connected in series and twisted to one another, -
5 the various doped regions of a semiconductor arrangement for realizing the integrated antiserial arrangement according to FIG4th , -
6th a first extension of the integrated anti-serial arrangement according to5 , -
7th a further addition / extension of the integrated anti-serial arrangement according to5 or.6th and -
8th one to the5 to7th alternative design of an integrated anti-serial arrangement.
Das Layout der Schutzdiode
In die Oberseite
In das Wannenteilgebiet
In demjenigen Bereich des Wannengebiets
In
Bei den Gebieten
Zur Symmetrierung der Ausdehnung des PN-Übergangs kann, wie in
In den
In
Die gestrichelte Linie in der Mitte der
In
Die integriert antiserielle Diodenanordnung
In
In
Hinsichtlich der Abstände AS1 und AS2 gilt das oben im Zusammenhang mit dem Abstand AS1 der
Die beiden Dioden
Sofern zuvor die Dotierungen der einzelnen Gebiete und Wannen sowie Bereiche der Schutzdiode bzw. der Schutzdiodenanordnung als sehr schwach, schwach, stark und sehr stark definiert sind, gelten gemäß einem Ausführungsbeispiel der Erfindung z.B. folgende Wertbereiche und in der physikalischen Einheit 1/cm3:
- sehr schwach:
- 1e+15 bis 1e+16
- schwach:
- 1e+16 bis 1e+17
- stark:
- 1e+17 bis 1e+18
- sehr stark:
- 1e+18 bis 1e+20
- very weak:
- 1e + 15 to 1e + 16
- weak:
- 1e + 16 to 1e + 17
- strong:
- 1e + 17 to 1e + 18
- very strong:
- 1e + 18 to 1e + 20
Die Dotierung der beiden Substratschichten, die durch Epitaxial-Wachstum hergestellt sind, lassen sich durch Angabe ihrer jeweiligen Resistivität als im Bereich von 1 Ω/cm bis 10 Ω/cm angeben.The doping of the two substrate layers, which are produced by epitaxial growth, can be specified by specifying their respective resistivities as being in the range from 1 Ω / cm to 10 Ω / cm.
Diese Beispielparameterbereiche gelten ganz allgemein für die üblicherweise in der Halbleitertechnologie verwendeten Substratmaterialien und Dotierstoffe und sind insbesondere für das Beispiel der p-Dotierungen durch Ionenimplantation mittels Bor und der n-Dotierungen durch Ionenimplantation mittels Phosphor gegeben.These example parameter ranges apply very generally to the substrate materials and dopants usually used in semiconductor technology and are given in particular for the example of p-doping by ion implantation by means of boron and n-doping by ion implantation by means of phosphorus.
BezugszeichenlisteList of reference symbols
- 1010
- Überspannungs-SchutzdiodeOvervoltage protection diode
- 10'10 '
- integriert antiserielle Diodenanordnungintegrated anti-serial diode arrangement
- 1212
- Anschlussconnection
- 12'12 '
- IC-AnschlussIC connector
- 1414th
- MassebezugGround reference
- 14'14 '
- MassebezugGround reference
- 1616
- HalbleitersubstratSemiconductor substrate
- 1818th
- erste Substratschichtfirst substrate layer
- 2020th
- zweite Substratschichtsecond substrate layer
- 2222nd
- OberseiteTop
- 2424
- WannengebietTub area
- 2626th
- OberflächenteilbereichPartial surface area
- 2828
- TeilwannenPartial tubs
- 3030th
- TeilwannenPartial tubs
- 3232
- WannenteilgebietTub subarea
- 3434
- Kollektor-GebietCollector area
- 3636
- Anode (1. Anschluss)Anode (1st connection)
- 3838
- Emitter-GebietEmitter area
- 38'38 '
- zusammengelegte Emitter-Gebietemerged emitter areas
- 4040
- Basis-Gebiet,Base area,
- 4141
- IsolationsgebieteIsolation areas
- 4242
- IsolationsgebieteIsolation areas
- 4444
- IsolationsgebieteIsolation areas
- 4646
- IsolationsgebieteIsolation areas
- 4848
- Kathode (2. Anschluss)Cathode (2nd connection)
- 5050
- Abstanddistance
- 5252
- ZusatzwannengebietAdditional tub area
- T1T1
- Tiefe des WannengebietsDepth of the tub area
- T2T2
- Tiefe des WannenteilgebietsDepth of the tub sub-area
- T2'T2 '
- Tiefe des WannenteilgebietsDepth of the tub sub-area
ZITIERTE DRUCKSCHRIFTENQUOTED PRINTINGS
-
DE 10 2014 009 032 B4 DE 10 2014 009 032 B4 -
DE 10 2008 005 932 A1 DE 10 2008 005 932 A1
Claims (21)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102019117561.5A DE102019117561B4 (en) | 2019-06-28 | 2019-06-28 | Electronic component with a breakdown voltage that can be defined as a result of the manufacturing process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102019117561.5A DE102019117561B4 (en) | 2019-06-28 | 2019-06-28 | Electronic component with a breakdown voltage that can be defined as a result of the manufacturing process |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102019117561A1 DE102019117561A1 (en) | 2020-12-31 |
DE102019117561B4 true DE102019117561B4 (en) | 2021-02-11 |
Family
ID=73747200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102019117561.5A Active DE102019117561B4 (en) | 2019-06-28 | 2019-06-28 | Electronic component with a breakdown voltage that can be defined as a result of the manufacturing process |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102019117561B4 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022120554A1 (en) | 2022-08-15 | 2024-02-15 | Elmos Semiconductor Se | Bipolar diode with POLY electrode |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014009032B4 (en) * | 2014-06-16 | 2018-11-15 | Elmos Semiconductor Aktiengesellschaft | Lateral ESD protection diodes and integrated circuits with these as well as lateral bipolar transistors and lateral PN diode |
-
2019
- 2019-06-28 DE DE102019117561.5A patent/DE102019117561B4/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014009032B4 (en) * | 2014-06-16 | 2018-11-15 | Elmos Semiconductor Aktiengesellschaft | Lateral ESD protection diodes and integrated circuits with these as well as lateral bipolar transistors and lateral PN diode |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022120554A1 (en) | 2022-08-15 | 2024-02-15 | Elmos Semiconductor Se | Bipolar diode with POLY electrode |
Also Published As
Publication number | Publication date |
---|---|
DE102019117561A1 (en) | 2020-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007030755B3 (en) | Semiconductor device having a trench edge having edge and method for producing a border termination | |
DE3720156C2 (en) | ||
DE102008055689B4 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
DE102010000531B4 (en) | Semiconductor device, electronic component and method of manufacturing a semiconductor device | |
DE112013007363B4 (en) | Semiconductor device | |
DE102007006853B4 (en) | ESD protection device and electrical circuit with the same | |
DE102011055039A1 (en) | Semiconductor device and manufacturing method therefor | |
DE4110369A1 (en) | SEMICONDUCTOR DEVICE OF THE MOS TYPE | |
DE112014005661B4 (en) | Semiconductor device and method for its manufacture | |
DE102008034158B4 (en) | Integrated circuits with a semiconductor device in thin-film SOI technology and method for producing the same | |
DE102007020659A1 (en) | Semiconductor device and method of making the same | |
DE19746410C2 (en) | ESD protection device for integrated circuits | |
DE102018213635B4 (en) | Semiconductor device | |
DE102017213788A1 (en) | An ESD device for a semiconductor structure | |
DE102016202110B4 (en) | Semiconductor structure with backgate regions and method for its production | |
DE202015105413U1 (en) | Integrated, floating diode structure | |
DE10334780B3 (en) | Semiconductor device with a MOSFET structure and a Zenier device and method for producing the same | |
DE102019117561B4 (en) | Electronic component with a breakdown voltage that can be defined as a result of the manufacturing process | |
DE102018102949B4 (en) | METHOD OF MANUFACTURING A POWER SEMICONDUCTOR DEVICE | |
DE112018008195T5 (en) | SILICON CARBIDE SEMICONDUCTOR UNIT AND METHOD OF MANUFACTURING THE SAME | |
DE102022116880A1 (en) | Bidirectional bipolar device for ESD protection | |
DE112012003772B4 (en) | An integrated circuit unit and a method of manufacturing the same | |
DE102014009032B4 (en) | Lateral ESD protection diodes and integrated circuits with these as well as lateral bipolar transistors and lateral PN diode | |
DE2600375C3 (en) | Semiconductor arrangement with at least two complementary transistors and method for their production | |
DE3005367C2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R082 | Change of representative |
Representative=s name: DOMPATENT VON KREISLER SELTING WERNER - PARTNE, DE |
|
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |