DE102019102761B4 - Method and circuit for avoiding integration saturation in a delta-sigma modulator - Google Patents

Method and circuit for avoiding integration saturation in a delta-sigma modulator Download PDF

Info

Publication number
DE102019102761B4
DE102019102761B4 DE102019102761.6A DE102019102761A DE102019102761B4 DE 102019102761 B4 DE102019102761 B4 DE 102019102761B4 DE 102019102761 A DE102019102761 A DE 102019102761A DE 102019102761 B4 DE102019102761 B4 DE 102019102761B4
Authority
DE
Germany
Prior art keywords
output signal
signal
filter
delta
quantizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019102761.6A
Other languages
German (de)
Other versions
DE102019102761A1 (en
Inventor
Tomas Kacetl
Jan Kacetl
Stefan Götz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dr Ing HCF Porsche AG
Original Assignee
Dr Ing HCF Porsche AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dr Ing HCF Porsche AG filed Critical Dr Ing HCF Porsche AG
Priority to DE102019102761.6A priority Critical patent/DE102019102761B4/en
Publication of DE102019102761A1 publication Critical patent/DE102019102761A1/en
Application granted granted Critical
Publication of DE102019102761B4 publication Critical patent/DE102019102761B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B11/00—Automatic controllers
    • G05B11/01—Automatic controllers electric
    • G05B11/36—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential
    • G05B11/42—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential for obtaining a characteristic which is both proportional and time-dependent, e.g. P.I., P.I.D.
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B21/00—Systems involving sampling of the variable controlled
    • G05B21/02—Systems involving sampling of the variable controlled electric
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/41—Servomotor, servo controller till figures
    • G05B2219/41411—Avoid integrator wind-up, saturation actuator by dead zone feedback for integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Abstract

Die Erfindung betrifft ein Verfahren zur Bereitstellung eines Delta-Sigma-Modulators (300), bei dem ein analoges Eingangssignal (101) in ein digitales Ausgangssignal (103) umgewandelt wird, bei dem eine Aufteilung des Eingangssignals (101) in Spannungsstufen durch ein Schrittweitensignal (102) vorgegeben wird, bei dem der Delta-Sigma-Modulator (300) mindestens ein Filter (117) und mindestens einen ersten Quantisierer (118) aufweist, bei dem der Delta-Sigma-Modulator (300) einen Regelkreis darstellt, bei dem eine Führungsgröße (101) durch eine Referenzspannung als Eingangssignal (101) und bei dem eine Regelgröße (120) durch ein Ausgangssignal (103) des mindestens einen ersten Quantisierers (118) gebildet wird, bei dem die Führungsgröße (101) mit einem Inversen (124) einer Rückkopplung (330) addiert wird und zumindest mittelbar dem mindestens einen Filter (117) zugeführt wird, bei dem zusätzlich dem mindestens einen Filter (117) das Ausgangssignal (120) des mindestens einen ersten Quantisierers (118) zugeführt wird, und wobei die Rückkopplung (330) zu einer Addierung mit der Führungsgröße (101) mit einem Ausgangssignal (129) des mindestens einen Filters (117) gebildet wird. Dies stellt bspw. einen Anti-wind-up-Ansatz dar. Ferner wird eine zugehörige Schaltung (300) offenbart.The invention relates to a method for providing a delta-sigma modulator (300), in which an analog input signal (101) is converted into a digital output signal (103), in which the input signal (101) is divided into voltage levels by a step size signal ( 102) is specified, in which the delta-sigma modulator (300) has at least one filter (117) and at least one first quantizer (118), in which the delta-sigma modulator (300) represents a control loop in which a Reference variable (101) by a reference voltage as the input signal (101) and in which a controlled variable (120) is formed by an output signal (103) of the at least one first quantizer (118), in which the reference variable (101) with an inverse (124) a feedback (330) is added and is fed at least indirectly to the at least one filter (117), in which the at least one filter (117) the output signal (120) of the at least one first quanti sierers (118) is supplied, and wherein the feedback (330) to an addition with the reference variable (101) is formed with an output signal (129) of the at least one filter (117). This represents, for example, an anti-wind-up approach. An associated circuit (300) is also disclosed.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Bereitstellung eines Delta-Sigma-Modulators mit einem Anti-wind-up-Ansatz, der einer Integriersättigung entgegenwirkt. Ferner wird der durch das Verfahren bereitgestellte Delta-Sigma-Modulator beansprucht.The present invention relates to a method for providing a delta-sigma modulator with an anti-wind-up approach which counteracts integration saturation. The delta-sigma modulator provided by the method is also claimed.

Ein Delta-Sigma-Modulator findet generell bei einer Modulation von Signalen eine weit verbreitete Anwendung. Er kann sowohl bei einer Umwandlung eines analogen Signals in ein digitales Signal eingesetzt werden, als auch umgekehrt. Sein Funktionsprinzip basiert dabei, betrachtet als ein Regelungssystem, auf einer Messung einer Regelgröße - bspw. einer Änderung des Signals - und deren Differenz zu einer Führungsgröße als ein Eingangssignal. Eine Integration über diese Differenz wird durch eine Rückkopplung zu einer Korrektur eines Ausgangssignals benutzt.A delta-sigma modulator is generally used widely for modulating signals. It can be used to convert an analog signal into a digital signal and vice versa. Its functional principle is based, viewed as a control system, on a measurement of a controlled variable - for example a change in the signal - and its difference to a reference variable as an input signal. An integration over this difference is used by a feedback to correct an output signal.

In der US-amerikanischen Druckschrift US 2010/0156687 A1 wird ein Steuergerät für eine Stromversorgung offenbart, bei dem eine Sigma-Delta-Vorrichtung einen Rückkopplungsschaltkreis aufweist. Ein Signalzuwachs in der Sigma-Delta-Vorrichtung ist dergestalt, dass das Ausgabesignal zum Inversen eines Digitalsignals proportional ist.In U.S. pamphlet US 2010/0156687 A1 A power supply controller is disclosed in which a sigma-delta device has a feedback circuit. A signal gain in the sigma-delta device is such that the output signal is proportional to the inverse of a digital signal.

Die Druckschrift US 2015/0097709 A1 beschreibt einen Resolver-Digital-Wandler, der bspw. in einem Elektromotor eine Winkellage eines Rotors als ein digitales Signal ausgibt. Hierzu werden ein erster und ein zweiter Delta-Sigma-Modulator eingesetzt.The pamphlet US 2015/0097709 A1 describes a resolver-to-digital converter which, for example, outputs the angular position of a rotor in an electric motor as a digital signal. A first and a second delta-sigma modulator are used for this purpose.

In der Druckschrift US 2010/0141198 A1 werden ein Verfahren und eine Vorrichtung für die Regelgröße mit mehrkanaliger Rückführung beschrieben. Eine erste Rückführgröße wird durch Abtasten der Regelgröße und eine zweite Rückführgröße durch Integration über die Regelgröße gebildet. Beide werden zum Vergleich mit der Führungsgröße zur Modulation der Regelgröße rückgeführt.In the pamphlet US 2010/0141198 A1 a method and a device for the controlled variable with multi-channel feedback are described. A first feedback variable is formed by sampling the controlled variable and a second feedback variable by integration over the controlled variable. Both are fed back for comparison with the reference variable for modulating the controlled variable.

Die Druckschrift US 6,404,368 B1 offenbart eine Schaltung zu einer Analog-DigitalWandlung, bei der ein analoger und ein digitaler Delta-Sigma-Modulator kombiniert werden. Die Schaltung zeichnet sich durch eine hohe Umwandlungsgenauigkeit bei niedrigem Überabtastungsfaktor aus.The pamphlet US 6,404,368 B1 discloses a circuit for analog-to-digital conversion in which an analog and a digital delta-sigma modulator are combined. The circuit is characterized by a high conversion accuracy with a low oversampling factor.

Die in den angeführten Druckschriften offenbarten Verfahren bzw. Vorrichtungen sind prinzipiell zur Steuerung eines Elektromotors geeignet, weisen jedoch allesamt einen Nachteil auf, nämlich auf Grund von Beschränkungen des Regelungssystems Änderungen eines Eingangssignals in einem Ausgangssignal nicht folgen zu können und einer sogenannten Integriersättigung, im Englischen als Wind-up bezeichnet, zu unterliegen.The methods and devices disclosed in the cited publications are in principle suitable for controlling an electric motor, but all have a disadvantage, namely that they cannot follow changes in an input signal in an output signal due to restrictions in the control system and so-called integration saturation Wind-up denotes to be subject to.

Vor diesem Hintergrund ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Bereitstellung eines Delta-Sigma-Modulators mit einem Anti-wind-up-Ansatz zur Verfügung zu stellen, bei dem der Integriersättigung entgegengewirkt wird. Das Ausgangssignal des bereitzustellenden Delta-Sigma-Modulators soll geeignet sein, eine Leistungselektronik, wie sie bei einem Traktionsmotor für Elektrofahrzeuge eingesetzt wird, zu steuern. Ferner soll ein Delta-Sigma-Modulator vorgestellt werden, welcher einen solchen Anti-wind-up-Ansatz aufweist.Against this background, it is an object of the present invention to provide a method for providing a delta-sigma modulator with an anti-wind-up approach in which integration saturation is counteracted. The output signal of the delta-sigma modulator to be provided should be suitable for controlling power electronics such as those used in a traction motor for electric vehicles. Furthermore, a delta-sigma modulator is to be presented, which has such an anti-wind-up approach.

Zur Lösung der voranstehend genannten Aufgabe wird ein Verfahren zur Bereitstellung eines Delta-Sigma-Modulators vorgeschlagen, bei dem ein analoges Eingangssignal in ein digitales Ausgangssignal umgewandelt wird. Eine Aufteilung des Eingangssignals in Spannungsstufen wird durch ein Schrittweitensignal vorgegeben und der Delta-Sigma-Modulator weist mindestens ein Filter und mindestens einen ersten Quantisierer auf. Weiter stellt der Delta-Sigma-Modulator einen Regelkreis dar, bei dem eine Führungsgröße durch eine Referenzspannung als Eingangssignal und bei dem eine Regelgröße durch ein Ausgangssignal des mindestens einen ersten Quantisierers gebildet wird. Die Führungsgröße wird mit einem Inversen einer Rückkopplung, auch als englisch „Feedback“ bezeichnet, addiert und zumindest mittelbar dem mindestens einen Filter zugeführt. Zusätzlich wird dem mindestens einen Filter das Ausgangssignal des mindestens einen ersten Quantisierers zugeführt. Abschließend wird die Rückkopplung zu einer Addierung mit der Führungsgröße ausschließlich mit einem direkten Ausgangssignal des mindestens einen Filters gebildet. Die Rückkopplungsart stellt damit bspw. einen Anti-wind-up-Ansatz dar.To achieve the above-mentioned object, a method for providing a delta-sigma modulator is proposed, in which an analog input signal is converted into a digital output signal. A division of the input signal into voltage levels is specified by a step size signal and the delta-sigma modulator has at least one filter and at least one first quantizer. The delta-sigma modulator also represents a control loop in which a reference variable is formed by a reference voltage as the input signal and in which a controlled variable is formed by an output signal of the at least one first quantizer. The reference variable is added with an inverse of a feedback, also referred to as “feedback”, and fed at least indirectly to the at least one filter. In addition, the output signal of the at least one first quantizer is fed to the at least one filter. Finally, the feedback to an addition with the reference variable is formed exclusively with a direct output signal of the at least one filter. The type of feedback thus represents, for example, an anti-wind-up approach.

Das Eingangssignal liegt gewöhnlich als ein kontinuierliches Sollsignal vor, während das Ausgangssignal des Delta-Sigma-Modulators quantisiert, bspw. als Stufe „1“ und „-1“, ausgegeben wird. In der Regel wird ein Fehlersignal als Differenz des kontinuierlich vorhandenen Eingangssignals und dem quantisierten Ausgangssignal gebildet. Dieses Fehlersignal wird fortlaufend gebildet und in das Filter geführt. Während das Ausgabesignal gemäß einer ersten Taktfrequenz ausgegeben werden kann, bei der zu jedem Takt ein neuer Wert gebildet wird, kann die Bildung des Fehlersignals und dessen weitere Verarbeitung innerhalb des Delta-Sigma-Modulators, bspw. mittels Integration, auch gemäß einer zweiten Taktfrequenz ausgeführt werden, wobei allgemein die zweite Taktfrequenz um ein Vielfaches höher ist als die erste Taktfrequenz, bspw. um das 128-fache.The input signal is usually available as a continuous setpoint signal, while the output signal of the delta-sigma modulator is quantized, for example, as levels "1" and "-1". As a rule, an error signal is formed as the difference between the continuously present input signal and the quantized output signal. This error signal is generated continuously and fed into the filter. While the output signal can be output according to a first clock frequency, at which a new value is formed for each clock, the formation of the error signal and its further processing within the delta-sigma modulator, e.g. by means of integration, can also be carried out according to a second clock frequency The second clock frequency is generally many times higher than the first clock frequency, for example 128 times.

Das Ausgangssignal des mindestens einen ersten Quantisierers weist bspw. obige „1“/„-1“-Abfolge auf, die von einer Leistungselektronik, bspw. zu einem Betreiben eines elektrischen Motors eines Elektrofahrzeuges, umgesetzt werden kann. Einem jeweiligen „1“- oder „-1“-Zustand entspricht dann einem jeweiligen Zustand einer aus zwei Leistungshalbleiterschaltern aufgebauten Halbbrücke. The output signal of the at least one first quantizer has, for example, the above “1” / “- 1” sequence, which can be implemented by power electronics, for example to operate an electric motor of an electric vehicle. A respective “1” or “-1” state then corresponds to a respective state of a half-bridge made up of two power semiconductor switches.

Der erfindungsgemäße Delta-Sigma-Modulator kann wie ein sogenannter PID-Regler auf den mindestens einen ersten Quantisierer betrachtet werden. Der PID-Regler minimiert den Regelfehler der durch das Ausgangssignal des mindestens einen ersten Quantisierers gebildeten Regelgröße. Als eine Rückführgröße wird erfindungsgemäß ein Eingangssignal des mindestens einen ersten Quantisierers herangezogen, während im Stand der Technik gewöhnlich dessen Ausgangssignal verwendet wird. Damit wird ein Anti-wind-up-Ansatz verwirklicht.The delta-sigma modulator according to the invention can be viewed like a so-called PID controller on the at least one first quantizer. The PID controller minimizes the control error of the controlled variable formed by the output signal of the at least one first quantizer. According to the invention, an input signal of the at least one first quantizer is used as a feedback variable, while its output signal is usually used in the prior art. This realizes an anti-wind-up approach.

Durch eine Begrenzung des Ausgangssignals zusammen mit einer Begrenzung einer durch Integration gebildeten Rückführgröße kann es zu einer sogenannten Integrationssättigung, englisch mit „wind-up“ bezeichnet, kommen. In einem solchen Fall kann das Ausgangssignal durch technische Beschränkungen des Regelsystems nicht einem zeitlichen Verlauf des Eingangssignals folgen. Ein zeitweise betragshohes Fehlersignal wird in einem jeweiligen dieses Fehlersignal aufsummierenden bzw. zeitlich aufintegrierenden Bauelement kumuliert, wodurch für eine gewisse Zeitspanne ein Ausgabesignal des jeweiligen Bauelementes sich nicht mehr verändert, es also „gesättigt“ ist. Diese Zeitspanne kann ein Mehrfaches einer zeitlichen Änderung des Eingangssignals betragen und es kann dabei zu einer Übersteuerung kommen. Die erfindungsgemäße Implementierung des Ausgangssignals des mindestens einen Filters bzw. des Eingangssignals des mindestens einen ersten Quantisierers als Rückführgröße realisiert jedoch vorteilhaft einen Anti-wind-up-Ansatz, der die Integriersättigung unterdrückt. Hierzu trägt bei, dass das aus dem mindestens einen eine integrierte Größe ausgebenden Filter stammende Ausgangssignal zur Rückkopplung genutzt wird, und nicht das aus dem bereits wieder auf gegebenenfalls wenige Stufen reduzierte Ausgangssignal des mindestens einen ersten Quantisierers.Limiting the output signal together with limiting a feedback variable formed by integration can lead to so-called integration saturation, also known as “wind-up”. In such a case, the output signal cannot follow a time curve of the input signal due to technical limitations of the control system. An error signal of high magnitude at times is accumulated in a respective component that adds up or integrates this error signal over time, whereby an output signal of the respective component no longer changes for a certain period of time, ie it is “saturated”. This period of time can be a multiple of a change in the input signal over time and this can lead to an overload. The implementation according to the invention of the output signal of the at least one filter or the input signal of the at least one first quantizer as a feedback variable, however, advantageously implements an anti-wind-up approach that suppresses the integration saturation. Contributing to this is that the output signal originating from the at least one filter outputting an integrated variable is used for feedback, and not the output signal from the at least one first quantizer, which has already been reduced again to a few levels if necessary.

Die mit dem Inversen der Rückkopplung addierte Führungsgröße kann dem mindestens einen Filter unmittelbar zugeführt werden. Es ist aber auch denkbar, höhere Ordnungen aus weiteren Addierstufen und/oder Integratoren vorzuschalten, so dass die Zuführung mittelbar erfolgt. Durch solch höhere Ordnungen kann ein Signal-Rausch-Verhältnis gegenüber einfacheren Implementierungen verbessert werden.The reference variable added with the inverse of the feedback can be fed directly to the at least one filter. However, it is also conceivable to connect higher orders from further adding stages and / or integrators so that the feed takes place indirectly. Such higher orders can improve a signal-to-noise ratio compared to simpler implementations.

In einer Ausführungsform des erfindungsgemäßen Verfahrens werden das Ausgangssignal des mindestens einen Filters und das Schrittweitensignal einem Signalgeber zugeführt, wobei durch dessen Ausgangssignal die Rückkopplung zur Addierung mit der Führungsgröße gebildet wird.In one embodiment of the method according to the invention, the output signal of the at least one filter and the step size signal are fed to a signal generator, the output signal of which forms the feedback for addition to the reference variable.

In einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens wird der mindestens eine erste Quantisierer als ein Zwei-Stufen-Quantisierer gewählt. Der Zwei-Stufen-Quantisierer erzeugt als Ausgabesignal die Abfolge von „1“/„-1“-Signalen, welche zur Steuerung einer Leistungselektronik herangezogen werden.In a further embodiment of the method according to the invention, the at least one first quantizer is selected as a two-stage quantizer. The two-stage quantizer generates the sequence of “1” / “- 1” signals as an output signal, which are used to control power electronics.

In einer noch weiteren Ausführungsform des erfindungsgemäßen Verfahrens wird das mindestens eine Filter als ein Integrator gewählt. Der Integrator kann dazu konfiguriert sein, das eingehende Signal gemäß der zweiten Taktfrequenz aufzusummieren.In yet another embodiment of the method according to the invention, the at least one filter is selected as an integrator. The integrator can be configured to sum up the incoming signal according to the second clock frequency.

Bei der Delta-Sigma-Modulation wird versucht, einen über das Ausgangssignal gebildeten Mittelwert an das Eingangssignal anzugleichen. Um dies zu erreichen, wird vom Filter das Fehlersignal aufintegriert und zu einer Kompensation des Fehlersignals, d. h. eines Unterschieds zwischen Eingangssignal und Ausgangssignal, herangezogen. Da das Ausgangssignal Beschränkungen unterliegen kann, bspw. dass aufeinanderfolgende Blöcke von Ausgangssignalen innerhalb eines vorgegebenen Bereichs, bspw. bezüglich einer Art oder einer Zahl von Schaltfolgen bzw. einer Schaltrate, liegen müssen, kann das Filter auch als ein sogenannter Ratenbegrenzer ausgeführt sein.With delta-sigma modulation, an attempt is made to match a mean value formed from the output signal to the input signal. To achieve this, the filter integrates the error signal and compensates for the error signal, i. H. a difference between the input signal and the output signal. Since the output signal can be subject to restrictions, e.g. that successive blocks of output signals must lie within a predetermined range, e.g. with regard to a type or a number of switching sequences or a switching rate, the filter can also be designed as a so-called rate limiter.

In einer fortgesetzt weiteren Ausführungsform des erfindungsgemäßen Verfahrens werden die Führungsgröße und ein invertiertes Ausgangssignal des Signalgebers einem ersten Addierer zugeführt. Ein Ausgangssignal des ersten Addierers und ein invertiertes Ausgangssignal eines zweiten Addierers werden dem zweiten Addierer zugeführt. Das Ausgangssignal des zweiten Addierers und das Schrittweitensignal werden einem Multi-Bit-Quantisierer zugeführt. Ein Ausgangssignal des Multi-Bit-Quantisierers und das Ausgangssignal des Zwei-Stufen-Quantisierers werden dem Filter, der als ein Ratenbegrenzer konfiguriert ist, zugeführt. Schließlich werden dem Signalgeber das Schrittweitensignal und als Rückkopplung das Ausgangssignal des Ratenbegrenzers zugeführt.In a continued further embodiment of the method according to the invention, the reference variable and an inverted output signal of the signal generator are fed to a first adder. An output signal of the first adder and an inverted output signal of a second adder are supplied to the second adder. The output signal of the second adder and the step size signal are fed to a multi-bit quantizer. An output of the multi-bit quantizer and the output of the two-stage quantizer are supplied to the filter configured as a rate limiter. Finally, the step size signal and, as feedback, the output signal of the rate limiter are fed to the signal generator.

Ferner wird ein Delta-Sigma-Modulator beansprucht, welcher dazu konfiguriert ist, ein analoges Eingangssignal in ein digitales Ausgangssignal umzuwandeln. Eine Aufteilung des Eingangssignals in Spannungsstufen ist durch ein Schrittweitensignal vorgegeben. Der erfindungsgemäße Delta-Sigma-Modulator weist mindestens ein Filter und mindestens einen ersten Quantisierer auf und stellt einen Regelkreis dar. Eine Führungsgröße ist durch eine Referenzspannung als Eingangssignal und eine Regelgröße durch ein Ausgangssignal des mindestens einen ersten Quantisierers gebildet. Die Führungsgröße ist mit einem Inversen einer Rückkopplung addiert und zumindest mittelbar dem mindestens einen Filter zugeführt. Zusätzlich ist dem mindestens einen Filter das Ausgangssignal des mindestens einen ersten Quantisierers zugeführt. Schließlich ist die Rückkopplung zur Addierung mit der Führungsgröße ausschließlich mit einem direkten Ausgangssignal des mindestens einen Filters gebildet. Damit ist bspw. ein Anti-wind-up-Ansatz dargestellt.Furthermore, a delta-sigma modulator is claimed which is configured to convert an analog input signal into a digital output signal. A division of the input signal into voltage levels is specified by a step size signal. The delta-sigma modulator according to the invention has at least one filter and at least one first quantizer and represents a control loop. A reference variable is formed by a reference voltage as an input signal and a controlled variable is formed by an output signal of the at least one first quantizer. The reference variable is added with an inverse of a feedback and is at least indirectly fed to the at least one filter. In addition, the output signal of the at least one first quantizer is fed to the at least one filter. Finally, the feedback for addition with the reference variable is formed exclusively with a direct output signal of the at least one filter. This shows, for example, an anti-wind-up approach.

In einer Ausgestaltung des erfindungsgemäßen Delta-Sigma-Modulators sind das Ausgangssignal des mindestens einen Filters und das Schrittweitensignal einem Signalgeber zugeführt, wobei durch ein Ausgangssignal des Signalgebers die Rückkopplung zur Addierung mit der Führungsgröße gebildet ist.In one embodiment of the delta-sigma modulator according to the invention, the output signal of the at least one filter and the step size signal are fed to a signal generator, the feedback for adding to the reference variable being formed by an output signal of the signal generator.

In einer weiteren Ausgestaltung des erfindungsgemäßen Delta-Sigma-Modulators ist als der mindestens eine erste Quantisierer ein Zwei-Stufen-Quantisierer gewählt. Eine Signalausgabe erfolgt damit als eine Folge von zwei Zuständen, bspw. „1“ und „-1“, welche bspw. durch eine Leistungselektronik umgesetzt werden kann.In a further embodiment of the delta-sigma modulator according to the invention, a two-stage quantizer is selected as the at least one first quantizer. A signal is output as a sequence of two states, for example “1” and “-1”, which can be implemented, for example, by power electronics.

In einer noch weiteren Ausgestaltung des erfindungsgemäßen Delta-Sigma-Modulators ist als das mindestens eine Filter ein Integrator gewählt.In yet another embodiment of the delta-sigma modulator according to the invention, an integrator is selected as the at least one filter.

In einer fortgesetzt weiteren Ausgestaltung des erfindungsgemäßen Delta-Sigma-Modulators sind die Führungsgröße und ein invertiertes Ausgangssignal des Signalgebers einem ersten Addierer zugeführt. Ein Ausgangssignal des ersten Addierers und ein invertiertes Ausgangssignal eines zweiten Addierers sind dem zweiten Addierer zugeführt. Das Ausgangssignal des zweiten Addierers und das Schrittweitensignal sind einem Multi-Bit-Quantisierer zugeführt. Ein Ausgangssignal des Multi-Bit-Quantisierers und das Ausgangssignal des Zwei-Stufen-Quantisierers sind dem Filter, der als ein Ratenbegrenzer konfiguriert ist, zugeführt. Schließlich sind dem Signalgeber das Schrittweitensignal und als Rückkopplung das Ausgangssignal des Ratenbegrenzers zugeführt.In a further refinement of the delta-sigma modulator according to the invention, the reference variable and an inverted output signal of the signal generator are fed to a first adder. An output signal of the first adder and an inverted output signal of a second adder are supplied to the second adder. The output signal of the second adder and the step size signal are fed to a multi-bit quantizer. An output of the multi-bit quantizer and the output of the two-stage quantizer are supplied to the filter configured as a rate limiter. Finally, the step size signal and the output signal of the rate limiter are fed to the signal generator.

Weitere Vorteile und Ausgestaltungen der Erfindung ergeben sich aus der Beschreibung und den beiliegenden Zeichnungen.Further advantages and configurations of the invention emerge from the description and the accompanying drawings.

Es versteht sich, dass die voranstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.It goes without saying that the features mentioned above and those yet to be explained below can be used not only in the respectively specified combination, but also in other combinations or on their own, without departing from the scope of the present invention.

Die Figuren werden zusammenhängend und übergreifend beschrieben, gleichen Komponenten sind dieselben Bezugszeichen zugeordnet.

  • 1 zeigt eine Schaltungsanordnung eines Delta-Sigma-Modulators gemäß dem Stand der Technik.
  • 2 zeigt eine Schaltungsanordnung einer Ausgestaltung eines erfindungsgemäßen Delta-Sigma-Modulators.
The figures are described in a coherent and comprehensive manner, the same components are assigned the same reference symbols.
  • 1 shows a circuit arrangement of a delta-sigma modulator according to the prior art.
  • 2 shows a circuit arrangement of an embodiment of a delta-sigma modulator according to the invention.

In 1 wird eine Schaltungsanordnung eines Delta-Sigma-Modulators 100 gemäß dem Stand der Technik gezeigt. Ein Eingangssignal 101 wird als Führungsgröße zusammen mit einem Ausgangssignal 124 eines ersten Invertierers 114 einem ersten Addierer 111 zugeführt. Ein Ausgangssignal 121 des ersten Addierers 111 und ein Ausgangssignal 123 eines zweiten Invertierers 113 werden einem zweiten Addierer 112 zugeführt. Ein Ausgangssignal 122 des zweiten Addierers 112 wird als Eingangssignal 125 dem zweiten Invertierer 113 zugeführt. Außerdem wird das Ausgangssignal 122 des zweiten Addierers 112 einem Multi-bit Quantisierer 115 zugeführt. Des Weiteren wird ein Schrittweitensignal 102 dem Multi-Bit-Quantisierer 115 zugeführt. Ein Ausgangssignal 127 des Multi-Bit-Quantisierers 115 wird einem Filter 117 zugeführt, wobei der Filter 117 als Ratenbegrenzer realisiert sein kann. Ein Ausgangssignal 129 des Filters 117 wird einem Zwei-Stufen-Quantisierer 118 zugeführt. Ein gewöhnlicher Delta-Sigma-Modulator kann mit dem Filter 117 als mindestens ein Filter und dem Zwei-Stufen-Quantisierer 118 als mindestens ein erster Quantisierer realisiert sein. In dem in 1 gezeigten Delta-Sigma-Modulator 100 wird das Ausgangssignal 103 durch den Zwei-Stufen-Quantisierer 118 gebildet. Dieses Ausgangssignal 103 geht gleichzeitig als weiteres Eingangssignal 120 dem Filter 117 sowie als Eingangssignal 130 einem Signalgeber 116 zu. Zusätzlich wird das Schrittweitensignal 102 als weiteres Eingangssignal 128 dem Signalgeber 116 zugeführt. Das Ausgangssignal 126 des Signalgebers 116 wird schließlich dem ersten Invertierer 114 zugeführt. Durch eine Rückkopplung des Ausgangssignals 103 über Signalgeber 116 mit dem Eingangssignal 101 kann der gezeigte Delta-Sigma-Modulator 100 einer Integriersättigung unterliegen, falls das Eingangssignal 101 eine kurzzeitig starke Betragsänderung aufweist.In 1 becomes a circuit arrangement of a delta-sigma modulator 100 shown according to the prior art. An input signal 101 is used as a reference variable together with an output signal 124 a first inverter 114 a first adder 111 fed. An output signal 121 of the first adder 111 and an output signal 123 a second inverter 113 become a second adder 112 fed. An output signal 122 of the second adder 112 is used as the input signal 125 the second inverter 113 fed. In addition, the output signal 122 of the second adder 112 a multi-bit quantizer 115 fed. There is also a step size signal 102 the multi-bit quantizer 115 fed. An output signal 127 of the multi-bit quantizer 115 becomes a filter 117 fed, the filter 117 can be implemented as a rate limiter. An output signal 129 of the filter 117 becomes a two-stage quantizer 118 fed. An ordinary delta-sigma modulator can be used with the filter 117 as at least one filter and the two-stage quantizer 118 be implemented as at least a first quantizer. In the in 1 shown delta-sigma modulator 100 becomes the output signal 103 by the two-stage quantizer 118 educated. This output signal 103 goes at the same time as another input signal 120 the filter 117 as well as an input signal 130 a signal transmitter 116 to. In addition, the step size signal 102 as another input signal 128 the signal transmitter 116 fed. The output signal 126 of the signaling device 116 eventually becomes the first inverter 114 fed. By feedback of the output signal 103 via signal transmitter 116 with the input signal 101 the shown delta-sigma modulator can 100 subject to integration saturation if the input signal 101 shows a short-term sharp change in the amount.

In 2 wird eine Schaltungsanordnung einer Ausgestaltung eines erfindungsgemäßen Delta-Sigma-Modulators 300 gezeigt. Im Gegensatz zu der Schaltungsanordnung des Delta-Sigma-Modulators 100 aus dem Stand der Technik, wird bei dem erfindungsgemäßen Delta-Sigma-Modulator 300 das Rückführsignal 330 zum Signalgeber 116 nicht wie im Stand der Technik dem Ausgangssignal des Zwei-Stufen-Quantisierers 118, sondern dem Ausgangssignal 129 des Filters 117 entnommen. Erfindungsgemäß werden damit in dem bspw. als Regelsystem betrachteten Delta-Sigma-Modulator 300, welches als PID-Regler (PID abgekürzt für proportional, integral, differential) auf den Zwei-Stufen-Quantisierer 118 aufgefasst werden kann, Regelgröße 103, 120 und Rückführsignal 330 getrennt. Dies ist in 2 durch den Pfeil 331 angezeigt. Dadurch wird vorteilhaft der Integriersättigung des Ausgangssignals 103 entgegengewirkt. Auch kann man sich den erfindungsgemäßen Delta-Sigma-Modulator 300 aufgeteilt denken in einen den ersten Addierer 111, den zweiten Addierer 112, den ersten Invertierer 113 und den zweiten Invertierer 114 umfassenden analogen Teil, welcher ein analoges Signal verarbeitet, und in einen den Filter 117 und den Zwei-Stufen-Quantisierer 118 umfassenden digitalen Teil, welcher ein digitales Signal verarbeitet, wobei der Multi-Bit-Quantisierer 115 das analoge Signal in ein digitales Signal und der Signalgeber 116 ein digitales Signal in ein analoges Signal umwandeln.In 2 is a circuit arrangement of an embodiment of a delta-sigma modulator according to the invention 300 shown. In contrast to the circuit arrangement of the delta-sigma modulator 100 from the prior art, in the case of the delta-sigma modulator according to the invention 300 the feedback signal 330 to the signal transmitter 116 not the output signal of the two-stage quantizer as in the prior art 118 but the output signal 129 of the filter 117 taken. According to the invention, in the delta-sigma modulator, for example considered as a control system, 300 , which as a PID controller (PID abbreviated for proportional, integral, differential) on the two-stage quantizer 118 can be understood controlled variable 103 , 120 and feedback signal 330 Cut. This is in 2 by the arrow 331 displayed. This makes the integration saturation of the output signal advantageous 103 counteracted. The delta-sigma modulator according to the invention can also be used 300 think divided into a first adder 111 , the second adder 112 , the first inverter 113 and the second inverter 114 comprehensive analog part, which processes an analog signal, and in one the filter 117 and the two-stage quantizer 118 comprehensive digital part that processes a digital signal, the multi-bit quantizer 115 the analog signal into a digital signal and the signal transmitter 116 convert a digital signal into an analog signal.

Claims (10)

Verfahren zur Bereitstellung eines Delta-Sigma-Modulators (300), bei dem ein analoges Eingangssignal (101) in ein digitales Ausgangssignal (103) umgewandelt wird, bei dem eine Aufteilung des Eingangssignals (101) in Spannungsstufen durch ein Schrittweitensignal (102) vorgegeben wird, bei dem der Delta-Sigma-Modulator (300) mindestens ein Filter (117) und mindestens einen ersten Quantisierer (118) aufweist, bei dem der Delta-Sigma-Modulator (300) einen Regelkreis darstellt, bei dem eine Führungsgröße (101) durch eine Referenzspannung als Eingangssignal (101) und bei dem eine Regelgröße (120) durch ein Ausgangssignal (103) des mindestens einen ersten Quantisierers (118) gebildet wird, bei dem die Führungsgröße (101) mit einem Inversen (124) einer Rückkopplung (330) addiert wird und zumindest mittelbar dem mindestens einen Filter (117) zugeführt wird, bei dem zusätzlich dem mindestens einen Filter (117) das Ausgangssignal (120) des mindestens einen ersten Quantisierers (118) zugeführt wird, und wobei die Rückkopplung (330) zu einer Addierung mit der Führungsgröße (101) ausschließlich mit einem direkten Ausgangssignal (129) des mindestens einen Filters (117) gebildet wird.Method for providing a delta-sigma modulator (300) in which an analog input signal (101) is converted into a digital output signal (103) in which a division of the input signal (101) into voltage levels is specified by a step size signal (102) , in which the delta-sigma modulator (300) has at least one filter (117) and at least one first quantizer (118), in which the delta-sigma modulator (300) represents a control loop in which a reference variable (101) by a reference voltage as the input signal (101) and in which a controlled variable (120) is formed by an output signal (103) of the at least one first quantizer (118), in which the reference variable (101) with an inverse (124) of a feedback (330 ) is added and at least indirectly fed to the at least one filter (117), in which the output signal (120) of the at least one first quantizer (118) is additionally fed to the at least one filter (117) d, and wherein the feedback (330) to an addition with the reference variable (101) is formed exclusively with a direct output signal (129) of the at least one filter (117). Verfahren nach Anspruch 1, bei dem das Ausgangssignal (330) des mindestens einen Filters (117) und das Schrittweitensignal (102, 128) einem Signalgeber (116) zugeführt werden, wobei durch dessen Ausgangssignal (126) die Rückkopplung (124) zur Addierung mit der Führungsgröße (101) gebildet wird.Procedure according to Claim 1 , in which the output signal (330) of the at least one filter (117) and the step size signal (102, 128) are fed to a signal generator (116), the output signal (126) of which provides the feedback (124) for addition to the reference variable (101 ) is formed. Verfahren nach einem der voranstehenden Ansprüche, bei dem als der mindestens eine erste Quantisierer (118) ein Zwei-Stufen-Quantisierer (118) gewählt wird.Method according to one of the preceding claims, in which a two-stage quantizer (118) is selected as the at least one first quantizer (118). Verfahren nach einem der voranstehenden Ansprüche, bei dem als das mindestens eine Filter (117) ein Integrator gewählt wird.Method according to one of the preceding claims, in which an integrator is selected as the at least one filter (117). Verfahren nach einem der voranstehenden Ansprüchen, bei dem die Führungsgröße (101) und ein invertiertes Ausgangssignal (124) des Signalgebers (116) einem ersten Addierer (111) zugeführt werden, bei dem ein Ausgangssignal (121) des ersten Addierers (111) und ein invertiertes Ausgangssignal (123) eines zweiten Addierers (112) dem zweiten Addierer (112) zugeführt werden, bei dem das Ausgangssignal (122) des zweiten Addierers (112) und das Schrittweitensignal (102) einem Multi-Bit-Quantisierer (115) zugeführt werden, bei dem ein Ausgangssignal (127) des Multi-Bit-Quantisierers (115) und das Ausgangssignal (102, 120) des Zwei-Stufen-Quantisierers (118) dem Filter (117), der als ein Ratenbegrenzer (117) konfiguriert ist, zugeführt werden, und wobei dem Signalgeber (116) das Schrittweitensignal (102, 128) und als Rückkopplung das Ausgangssignal (129, 330) des Ratenbegrenzers (117) zugeführt werden.Method according to one of the preceding claims, in which the reference variable (101) and an inverted output signal (124) of the signal generator (116) are fed to a first adder (111), in which an output signal (121) of the first adder (111) and a inverted output signal (123) of a second adder (112) are fed to the second adder (112), in which the output signal (122) of the second adder (112) and the step size signal (102) are fed to a multi-bit quantizer (115) in which an output signal (127) of the multi-bit quantizer (115) and the output signal (102, 120) of the two-stage quantizer (118) pass the filter (117) which is configured as a rate limiter (117), are fed, and the step size signal (102, 128) and the output signal (129, 330) of the rate limiter (117) are fed to the signal generator (116). Delta-Sigma-Modulator (300), welcher dazu konfiguriert ist, ein analoges Eingangssignal (101) in ein digitales Ausgangssignal (103) umzuwandeln, bei dem eine Aufteilung des Eingangssignals (101) in Spannungsstufen durch ein Schrittweitensignal (102) vorgegeben ist, bei dem der Delta-Sigma-Modulator (300) mindestens ein Filter (117) und mindestens einen ersten Quantisierer (118) aufweist, bei dem der Delta-Sigma-Modulator (300) einen Regelkreis darstellt, bei dem eine Führungsgröße (101) durch eine Referenzspannung als Eingangssignal (101) und bei dem eine Regelgröße (120) durch ein Ausgangssignal des mindestens einen ersten Quantisierers gebildet ist, bei dem die Führungsgröße (101) mit einem Inversen (124) einer Rückkopplung (330) addiert ist und zumindest mittelbar dem mindestens einen Filter (117) zugeführt ist, bei dem zusätzlich dem mindestens einen Filter (117) das Ausgangssignal (120) des mindestens einen ersten Quantisierers (118) zugeführt ist, und wobei die Rückkopplung (330) zu einer Addierung mit der Führungsgröße (101) ausschließlich mit einem direkten Ausgangssignal (129) des mindestens einen Filters (117) gebildet ist.Delta-sigma modulator (300), which is configured to convert an analog input signal (101) into a digital output signal (103), in which a division of the input signal (101) into voltage levels is predetermined by a step size signal (102) in which the delta-sigma modulator (300) has at least one filter (117) and at least one first quantizer (118), in which the delta-sigma modulator (300) represents a control loop in which a reference variable (101) is determined by a Reference voltage as input signal (101) and in which a controlled variable (120) is formed by an output signal of the at least one first quantizer, in which the reference variable (101) is added with an inverse (124) of a feedback (330) and at least indirectly to the at least a filter (117) is supplied, in which the output signal (120) of the at least one first quantizer (118) is additionally supplied to the at least one filter (117), and wherein the feedback (330) to an addition with the reference variable (101) is formed exclusively with a direct output signal (129) of the at least one filter (117). Delta-Sigma-Modulator (300) nach Anspruch 6, bei dem das Ausgangssignal (129, 330) des mindestens einen Filters (117) und das Schrittweitensignal (102, 128) einem Signalgeber (116) zugeführt sind, wobei durch dessen Ausgangssignal (126) die Rückkopplung zur Addierung (111) mit der Führungsgröße (101) gebildet ist.Delta-Sigma modulator (300) according to Claim 6 , in which the output signal (129, 330) of the at least one filter (117) and the step size signal (102, 128) are fed to a signal generator (116), the output signal (126) of which provides feedback for adding (111) to the reference variable (101) is formed. Delta-Sigma-Modulator (300) nach einem der Ansprüche 6 oder 7, bei dem als der mindestens eine erste Quantisierer (118) ein Zwei-Stufen-Quantisierer (118) gewählt ist. Delta-sigma modulator (300) according to one of the Claims 6 or 7th in which a two-stage quantizer (118) is selected as the at least one first quantizer (118). Delta-Sigma-Modulator (300) nach einem der Ansprüche 6 bis 8, bei dem als das mindestens eine Filter (117) ein Integrator gewählt ist.Delta-sigma modulator (300) according to one of the Claims 6 to 8th , in which an integrator is selected as the at least one filter (117). Delta-Sigma-Modulator (300) nach einem der Ansprüche 6 bis 9, bei dem die Führungsgröße (101) und ein invertiertes Ausgangssignal (124) des Signalgebers (116) einem ersten Addierer (111) zugeführt sind, bei dem ein Ausgangssignal (121) des ersten Addierers (111) und ein invertiertes Ausgangssignal (123) eines zweiten Addierers (112) dem zweiten Addierer (112) zugeführt sind, bei dem das Ausgangssignal (122) des zweiten Addierers (112) und das Schrittweitensignal (102) einem Multi-Bit-Quantisierer (115) zugeführt sind, bei dem ein Ausgangssignal (127) des Multi-Bit-Quantisierers (115) und das Ausgangssignal (102, 120) des Zwei-Stufen-Quantisierers (118) dem Filter (117), der als ein Ratenbegrenzer (117) konfiguriert ist, zugeführt sind, und wobei dem Signalgeber (116) das Schrittweitensignal (102, 128) und als Rückkopplung das Ausgangssignal (129, 330) des Ratenbegrenzers (117) zugeführt sind.Delta-sigma modulator (300) according to one of the Claims 6 to 9 , in which the reference variable (101) and an inverted output signal (124) of the signal generator (116) are fed to a first adder (111), in which an output signal (121) of the first adder (111) and an inverted output signal (123) are a second adder (112) are fed to the second adder (112), in which the output signal (122) of the second adder (112) and the step size signal (102) are fed to a multi-bit quantizer (115) in which an output signal ( 127) of the multi-bit quantizer (115) and the output signal (102, 120) of the two-stage quantizer (118) are fed to the filter (117), which is configured as a rate limiter (117), and wherein the Signal generator (116) the step size signal (102, 128) and the output signal (129, 330) of the rate limiter (117) are fed as feedback.
DE102019102761.6A 2019-02-05 2019-02-05 Method and circuit for avoiding integration saturation in a delta-sigma modulator Active DE102019102761B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102019102761.6A DE102019102761B4 (en) 2019-02-05 2019-02-05 Method and circuit for avoiding integration saturation in a delta-sigma modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019102761.6A DE102019102761B4 (en) 2019-02-05 2019-02-05 Method and circuit for avoiding integration saturation in a delta-sigma modulator

Publications (2)

Publication Number Publication Date
DE102019102761A1 DE102019102761A1 (en) 2020-08-06
DE102019102761B4 true DE102019102761B4 (en) 2020-08-13

Family

ID=71615546

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019102761.6A Active DE102019102761B4 (en) 2019-02-05 2019-02-05 Method and circuit for avoiding integration saturation in a delta-sigma modulator

Country Status (1)

Country Link
DE (1) DE102019102761B4 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404368B1 (en) * 1999-09-17 2002-06-11 Nec Corporation Analog and digital ΔΣ modulator
US20100141198A1 (en) * 2007-07-12 2010-06-10 Beckhoff Automation Gmbh Closed-loop control method and closed-loop control device with multi-channel feedback
US20100156687A1 (en) * 2008-12-24 2010-06-24 Stmicroelectronics S.R.L. Control apparatus for a load supply device
US20140266829A1 (en) * 2011-10-13 2014-09-18 St-Ericsson Sa Multi-Level Sigma-Delta ADC With Reduced Quantization Levels
US20150097709A1 (en) * 2013-03-21 2015-04-09 Hamilton Sundstrand Corporation Resolver-to-digital converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404368B1 (en) * 1999-09-17 2002-06-11 Nec Corporation Analog and digital ΔΣ modulator
US20100141198A1 (en) * 2007-07-12 2010-06-10 Beckhoff Automation Gmbh Closed-loop control method and closed-loop control device with multi-channel feedback
US20100156687A1 (en) * 2008-12-24 2010-06-24 Stmicroelectronics S.R.L. Control apparatus for a load supply device
US20140266829A1 (en) * 2011-10-13 2014-09-18 St-Ericsson Sa Multi-Level Sigma-Delta ADC With Reduced Quantization Levels
US20150097709A1 (en) * 2013-03-21 2015-04-09 Hamilton Sundstrand Corporation Resolver-to-digital converter

Also Published As

Publication number Publication date
DE102019102761A1 (en) 2020-08-06

Similar Documents

Publication Publication Date Title
DE102009000609B4 (en) Current regulator and method and system for current regulation for AC motors
EP2936201B1 (en) Device for determining a property of a transmission channel between a transmitter and a receiver
DE102009001609B4 (en) Oversampling PID controller for integration with a sigma-delta analog-to-digital converter
EP1805864B1 (en) Power supply unit comprising several parallel-connected generators
WO2019161875A1 (en) Method and circuit for multilevel modulation
WO2009012863A1 (en) Measurement method and measurement device for a plasma supply device
DE102005046052A1 (en) Angle of rotation determination of an electric motor
DE102018107692A1 (en) Power scaling of a time-continuous delta-sigma modulator
DE102005028726B4 (en) Method and device for analog-to-digital conversion
DE102008032489A1 (en) power amplifier
DE102019102761B4 (en) Method and circuit for avoiding integration saturation in a delta-sigma modulator
DE102008024897B3 (en) Sigma-delta converters and signal processing methods
EP1620950B1 (en) Pulse modulator and pulse modulation method
DE4310859C2 (en) Method and device for positioning a throttle valve of a motor vehicle
EP1048112B1 (en) Sigma-delta-d/a-converter
DE102015100096A1 (en) modulator circuit
DE10327620B4 (en) Apparatus and method for digital pulse width modulation
DE102010006634B4 (en) Method and device for converting a digital input signal into an analog output signal
DE102020109234A1 (en) Fieldbus transmit interface, fieldbus receive interface and system with both interfaces as well as coding method for a fieldbus transmit interface
DE102019218537A1 (en) Method and device for diagnosing a regulation of an electrical machine
DE102019218547A1 (en) Method and device for controlling an electrical machine
DE102013201253A1 (en) Method and device for generating a digital signal
DE4211549C2 (en) Noise reduction method and adaptive filter for performing the method
DE102022130047B3 (en) Method and control device for a multilevel modulation method with a high output width
DE10350336A1 (en) Conversion method for transforming a quantized signal (QS) into a pulse-width modulated signal (PWMS) uses the QS value to determine each pulse duration within a period for the PWMS

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final