DE102019000164B4 - Lateral one-time programmable memory device - Google Patents

Lateral one-time programmable memory device Download PDF

Info

Publication number
DE102019000164B4
DE102019000164B4 DE102019000164.8A DE102019000164A DE102019000164B4 DE 102019000164 B4 DE102019000164 B4 DE 102019000164B4 DE 102019000164 A DE102019000164 A DE 102019000164A DE 102019000164 B4 DE102019000164 B4 DE 102019000164B4
Authority
DE
Germany
Prior art keywords
oxide
region
coupling
polysilicon layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019000164.8A
Other languages
German (de)
Other versions
DE102019000164A1 (en
Inventor
Hans-Günter Zimmer
Peter Graf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Priority to DE102019000164.8A priority Critical patent/DE102019000164B4/en
Publication of DE102019000164A1 publication Critical patent/DE102019000164A1/en
Application granted granted Critical
Publication of DE102019000164B4 publication Critical patent/DE102019000164B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Laterales einmal programmierbares Speicherbauelement, mit einem Siliziumhalbleiterkörper von einem ersten Leitfähigkeitstyp und mit einem an Oberseite des Siliziumhalbleiterkörpers ausgebildeten Feldoxidbereich und einem Dünnoxidbereich und einem Koppeloxidbereich, wobei die Oxiddicke des Dünnoxidbereichs und des Koppeloxidbereichs jeweils wenigstens um den Faktor 10 geringer als die Oxiddicke des Feldoxidbereichs ist, und wenigstens ein Teil des Feldoxidbereichs zwischen dem Dünnoxidbereich und dem Koppeloxidbereich angeordnet ist, und eine Polysiliziumschicht auf dem Dünnoxidbereich und auf dem Koppeloxidbereich ausgebildet ist, und eine Wanne von einem zweiten Leitfähigkeitstyp unmittelbar unterhalb des Koppeloxidbereichs ausgebildet ist, um eine kapazitive Kopplung zwischen der Wanne und der Polysiliziumschicht auszubilden, und ein Kanalbereich von dem zweiten Leitfähigkeitstyp unmittelbar unterhalb des Dünnoxidbereichs ausgebildet ist, wobei die Polysiliziumschicht auf dem Dünnoxidbereich und dem Koppeloxidbereich unmittelbar miteinander elektrisch leitfähig verbunden und von der Umgebung elektrisch isoliert sind und in einem ersten Zustand das Oxid des Dünnoxidbereichs elektrisch isolierend ist und in einem zweiten Zustand das Oxid des Dünnoxidbereichs die Polysiliziumschicht mit dem Kanalbereich elektrisch leitfähig verbindet und der erste Zustand einem ersten Bitwert und der zweite Zustand einen zweiten Bitwert entspricht, wobei der erste Bitwert von dem zweiten Bitwert unterschiedlich ist.Lateral, one-time programmable memory component, with a silicon semiconductor body of a first conductivity type and with a field oxide region formed on the top side of the silicon semiconductor body and a thin oxide region and a coupling oxide region, the oxide thickness of the thin oxide region and the coupling oxide region each being at least a factor of 10 less than the oxide thickness of the field oxide region, and at least a portion of the field oxide region is disposed between the thin oxide region and the coupling oxide region, and a polysilicon layer is formed on the thin oxide region and on the coupling oxide region, and a well of a second conductivity type is formed immediately below the coupling oxide region to provide capacitive coupling between the well and of the polysilicon layer, and a channel region of the second conductivity type is formed immediately below the thin oxide region, the polysilicon layer on the thin oxide dregion and the coupling oxide region are directly connected to one another in an electrically conductive manner and electrically isolated from the environment and in a first state the oxide of the thin oxide region is electrically insulating and in a second state the oxide of the thin oxide region connects the polysilicon layer to the channel region in an electrically conductive manner and the first state is a first bit value and the second state corresponds to a second bit value, the first bit value being different from the second bit value.

Description

Die Erfindung betrifft ein laterales einmal programmierbares Speicherbauelement.The invention relates to a lateral one-time programmable memory component.

Derartige Bauelemente sind beispielsweise aus der US 2011/0 103 127 A1 , der WO 2011/050 464 A1 , der US 6 396 120 B1 , der US 2008 / 0 043 509 A1 , der US 2015 / 0 062 996 A1 und der US 2008 / 0 017 917 A1 bekannt.Such components are for example from the US 2011/0 103 127 A1 , of the WO 2011/050 464 A1 , of the US 6 396 120 B1 , of the US 2008/0 043 509 A1 , of the US 2015/0 062 996 A1 and the US 2008/017917 A1 known.

Aus der US 5 656 534 A ist ein einmal programmierbares Speicherbauelement bekannt, wobei das Bauelement zusätzlich eine Struktur zum Schutz vor elektrostatischer Entladung während der Herstellungsprozesse aufweist.From the U.S. 5,656,534 A a one-time programmable memory component is known, the component additionally having a structure for protection against electrostatic discharge during the manufacturing processes.

Vor diesem Hintergrund besteht die Aufgabe der Erfindung darin, eine Vorrichtung anzugeben, die den Stand der Technik weiterbildet.Against this background, the object of the invention is to provide a device that develops the prior art.

Die Aufgabe wird durch ein laterales einmal programmierbares Speicherbauelement mit den Merkmalen des Patentanspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.The object is achieved by a lateral, one-time programmable memory component having the features of claim 1. Advantageous refinements of the invention are the subject of subclaims.

Gemäß dem Gegenstand der Erfindung wird ein laterales einmal programmierbares Speicherbauelement bereitgestellt, wobei das Speicherbauelement einen an Oberseite des Siliziumhalbleiterkörpers ausgebildeten Feldoxidbereich und einen Dünnoxidbereich und einen Koppeloxidbereich aufweist.According to the subject matter of the invention, a lateral one-time programmable memory component is provided, the memory component having a field oxide region formed on the top side of the silicon semiconductor body and a thin oxide region and a coupling oxide region.

Die Oxiddicke des Dünnoxidbereichs und des Koppeloxidbereichs sind jeweils wenigstens um den Faktor 10 geringer als die Oxiddicke des Feldoxidbereichs.The oxide thickness of the thin oxide region and of the coupling oxide region are each at least a factor of 10 less than the oxide thickness of the field oxide region.

Ein Teil des Feldoxidbereichs ist zwischen dem Dünnoxidbereich und dem Koppeloxidbereich angeordnet.A part of the field oxide region is arranged between the thin oxide region and the coupling oxide region.

Auf dem Dünnoxidbereich und auf dem Koppeloxidbereich ist eine Polysiliziumschicht ausgebildet.A polysilicon layer is formed on the thin oxide region and on the coupling oxide region.

Eine Wanne von einem zweiten Leitfähigkeitstyp ist unmittelbar unterhalb des Koppeloxidbereichs ausgebildet ist, um eine kapazitive Kopplung zwischen der Wanne und der Polysiliziumschicht auszubilden.A well of a second conductivity type is formed immediately below the coupling oxide region in order to form capacitive coupling between the well and the polysilicon layer.

Ein Kanalbereich von dem zweiten Leitfähigkeitstyp ist unmittelbar unterhalb des Dünnoxidbereichs ausgebildet, wobei die Polysiliziumschicht auf dem Dünnoxidbereich und dem Koppeloxidbereich unmittelbar miteinander elektrisch leitfähig verbunden und von der Umgebung elektrisch isoliert sind.A channel region of the second conductivity type is formed directly below the thin oxide region, the polysilicon layer on the thin oxide region and the coupling oxide region being directly connected to one another in an electrically conductive manner and being electrically isolated from the surroundings.

In einem ersten Zustand ist das Oxid des Dünnoxidbereichs elektrisch isolierend.In a first state, the oxide of the thin oxide region is electrically insulating.

In einem zweiten Zustand verbindet das Oxid des Dünnoxidbereichs die Polysiliziumschicht mit dem Kanalbereich elektrisch leitfähig.In a second state, the oxide of the thin oxide region connects the polysilicon layer to the channel region in an electrically conductive manner.

Der erste Zustand entspricht einem ersten Bitwert und der zweite Zustand entspricht einem zweiten Bitwert, wobei der erste Bitwert von dem zweiten Bitwert unterschiedlich ist.The first state corresponds to a first bit value and the second state corresponds to a second bit value, the first bit value being different from the second bit value.

Es versteht sich, dass der erste Bitwert eine Null oder eine Eins zugeordnet ist und entsprechend dem zweiten Bitwert eine Eins oder eine Null zugeordnet ist.It goes without saying that the first bit value is assigned a zero or a one and a one or a zero is assigned corresponding to the second bit value.

Vorzugsweise ist der erste Bitwert als eine Eins ausgebildet, wobei insbesondere die Polysiliziumschicht gegenüber der Wanne aufgeladen ist. Es sei angemerkt, dass die Aufladung der Polysiliziumschicht vorzugsweise während des Endmessens erfolgt. Hierzu ist die Polysiliziumschicht bei dem Endmessen mit einer Spannungsquelle verschaltet, um den ersten Zustand auszubilden. Es versteht sich, dass zur Ausbildung des zweiten Zustands die Ladungen mittels des elektrisch leitfähigen Dünnoxidbereichs abgeführt sind. Um das Oxid des Dünnoxidbereichs leitfähig auszubilden, ist es vorteilhaft, mittels einer hohen Spannung das Oxid des Dünnoxidbereichs zu schädigen, insbesondere mittels der Ausbildung eines Schmelzkanals.The first bit value is preferably designed as a one, in particular the polysilicon layer opposite the well being charged. It should be noted that the polysilicon layer is preferably charged during the final measurement. For this purpose, the polysilicon layer is connected to a voltage source during the final measurement in order to form the first state. It goes without saying that in order to form the second state, the charges are dissipated by means of the electrically conductive thin oxide region. In order to make the oxide of the thin oxide region conductive, it is advantageous to damage the oxide of the thin oxide region by means of a high voltage, in particular by means of the formation of a melt channel.

Alternativ ist die Polysiliziumschicht in dem ersten Zustand nicht gegenüber der Wanne vorgespannt. Der erste Bitwert ist vorzugsweise als Null ausgebildet.
Zur Ausbildung des zweiten Zustands wird mittels des elektrisch leitfähigen Oxids des Dünnoxidbereichs die Polysiliziumschicht gegenüber der Wanne vorgespannt. Vorzugsweise wird die Ausbildung des zweiten Zustands im Rahmen des Endmessens durchführt. Hierzu wird der Kanalbereich während des Endmessens an eine Spannungsquelle angeschlossen.Alternatively, the polysilicon layer is not biased with respect to the well in the first state. The first bit value is preferably designed as a zero.
To form the second state, the polysilicon layer is biased with respect to the well by means of the electrically conductive oxide of the thin oxide region. The formation of the second state is preferably carried out as part of the final measurement. For this purpose, the duct area is connected to a voltage source during the final measurement.

Es sei angemerkt, dass das Endmessen vorzugsweise bereits an dem Wafer bei dem sogenannten „Proben“ durchgeführt wird, d.h. auf „wafer-level“.It should be noted that the final measurement is preferably already carried out on the wafer during the so-called "sampling", i.e. on “wafer level”.

Vorzugsweise ist das Oxid in dem Dünnoxidbereich und / oder in dem Koppeloxidbereich als Gateoxid ausgebildet. Hierdurch lässt sich das Oxid des Dünnoxidbereichs und / oder des Koppeloxidbereichs ohne zusätzliche Prozesskosten erzeugen.The oxide is preferably embodied as a gate oxide in the thin oxide region and / or in the coupling oxide region. In this way, the oxide of the thin oxide area and / or of the coupling oxide area can be produced without additional process costs.

Ein Vorteil der erfindungsgemäßen Vorrichtung ist es, dass sich im Unterschied zu der Ausbildung von entsprechenden Tunneloxiden, vorliegend der zweite Zustand bzw. der zweite Bitwert auf einfache Weise und sehr reproduzierbar und kostengünstig herstellen lässt.An advantage of the device according to the invention is that, in contrast to the formation of corresponding tunnel oxides, in the present case the second state or the second bit value occurs can be manufactured easily and very reproducibly and inexpensively.

Insbesondere lassen sich bereits vorhandene Gateoxidprozesse auch für die Ausbildung des Oxids des Dünnoxidbereichs verwenden. Auch entfällt eine Aufladung der Polysiliziumschicht mittels eines Tunnelprozesses. Ein weiterer Vorteil ist, dass die Defektmechanismen für die Oxide sehr gut bekannt und zuverlässiger beherrschbar sind. Hierdurch steigt die Ausbeute bei der Herstellung der Bauelemente.In particular, existing gate oxide processes can also be used for the formation of the oxide of the thin oxide region. There is also no need to charge the polysilicon layer by means of a tunnel process. Another advantage is that the defect mechanisms for the oxides are very well known and can be controlled more reliably. This increases the yield in the manufacture of the components.

In einer Weiterbildung sind die Oxiddicke des Dünnoxidbereichs und die Oxiddicke des Koppeloxidbereichs gleich dick. Die Oxiddicke liegt in einem Bereich zwischen 3 Nanometer (30 Angström) und 13 Nanometer (130 Angström). Vorzugsweise beträgt die Oxiddicke 12 Nanometer (120 Angström). In a further development, the oxide thickness of the thin oxide region and the oxide thickness of the coupling oxide region are of the same thickness. The oxide thickness ranges between 3 nanometers (30 Angstroms) and 13 nanometers (130 Angstroms). Preferably the oxide thickness is 12 nanometers (120 angstroms).

In einer anderen Weiterbildung sind die Polysiliziumschicht auf dem Dünnoxidbereich und die Polysiliziumschicht auf dem Koppeloxidbereich einstückig ausgebildet. Anders ausgedrückt die beiden Polysiliziumschicht sind zusammenhängend ausgebildet.In another development, the polysilicon layer on the thin oxide region and the polysilicon layer on the coupling oxide region are formed in one piece. In other words, the two polysilicon layers are formed contiguously.

In einer Ausführungsform sind die Polysiliziumschicht auf dem Dünnoxidbereich und die Polysiliziumschicht auf dem Koppeloxidbereich zweistückig ausgebildet und mittels einer Leiterbahn miteinander verschaltet.In one embodiment, the polysilicon layer on the thin oxide region and the polysilicon layer on the coupling oxide region are formed in two pieces and are connected to one another by means of a conductor track.

In einer anderen Ausführungsform sind der Kanalbereich und die Wanne durch einen Bereich eines ersten Leitfähigkeitstyps voneinander beabstandet und elektrisch voneinander isoliert.In another embodiment, the channel region and the well are spaced apart and electrically isolated from one another by a region of a first conductivity type.

In einer Weiterbildung weist die Wanne eine n--Dotierung und der Kanalbereich eine n+-Dotierung auf. Vorzugsweise ist der Halbleiterkörper als p-Substrat ausgebildet. Ein Vorteil ist, dass die Dotierungen d.h. die Implantationsprozesse für die Herstellung von der n--Dotierung und der n+-Dotierung bereits zur Herstellung von integrierten CMOS-Schaltungen notwenig sind. Gleiches trifft auf das p-Substrat zu. Vorzugsweise ist der erste Leitfähigkeitstyp von einem n-Typ und der zweite Leitfähigkeitstyp von einem p-Typ.In a further development, the well has n - doping and the channel region has n + doping. The semiconductor body is preferably designed as a p-substrate. One advantage is that the dopings i. the implantation processes for the production of the n - doping and the n + doping are already necessary for the production of integrated CMOS circuits. The same applies to the p-substrate. Preferably, the first conductivity type is of an n-type and the second conductivity type is of a p-type.

In einer Ausführungsform weist die Wanne in Richtung des aufliegenden Koppeloxidbereichs eine steigende Dotierstoffkonzentration auf.In one embodiment, the well has an increasing dopant concentration in the direction of the coupling oxide region on top.

In einer Weiterbildung ist der Kanalbereich nach einem Programmierungsprozess floatend ausgebildet. Vorzugsweise wird der Programmierprozess bereits auf Scheibenebene d.h. bei einem Endmessen des Wafers durchgeführt.In a further development, the channel area is designed to be floating according to a programming process. Preferably the programming process is already carried out at the slice level, i.e. performed at a final measurement of the wafer.

In einer anderen Weiterbildung ist die Wanne mit einem Gate eines Lesetransistors verschaltet. Ist beispielsweise die Polysiliziumschicht positiv aufgeladen ist die Wanne unterhalb der Polysiliziumschicht negativ geladen. An dem Gate des MOS-Transistors liegt ebenfalls eine negative Spannung an. Ist der MOS-Transistor als ein PMOS-Transistor ausgeführt und übersteigt die anliegende negative Spannung am Gate die Schwellspannung des PMOS ist der Kanal des MOS-Transistors leitend.In another development, the well is connected to a gate of a reading transistor. If, for example, the polysilicon layer is positively charged, the well below the polysilicon layer is negatively charged. A negative voltage is also applied to the gate of the MOS transistor. If the MOS transistor is implemented as a PMOS transistor and the negative voltage applied to the gate exceeds the threshold voltage of the PMOS, the channel of the MOS transistor is conductive.

Entsprechend ist der Kanal des PMOS-Transistors nicht leitend wenn die Polysiliziumschicht nicht gegenüber der Wanne aufgeladen ist. Es versteht sich dass sich für einen selbstleitenden NMOS-Transistor die Verhältnisse umkehren, d.h. bei einer positiv geladenen Polysiliziumschicht ist das Kanalgebiet gesperrt.Correspondingly, the channel of the PMOS transistor is not conductive if the polysilicon layer is not charged with respect to the well. It goes without saying that for a normally on NMOS transistor the situation is reversed, i.e. with a positively charged polysilicon layer, the channel region is blocked.

In einer Ausführungsform ist die Dotierung des Kanalbereichs größer als 10x18 1/cm3 und / oder umfasst oder besteht aus Arsen umfasst. Vorzugsweise wird als Dotierstoff neben Arsen auch Phosphor verwendet. In einer Weiterbildung liegt die Dotierstoffkonzentration oberhalb von 10x19 1/cm3 oder oberhalb von 5x10x19 1/cm3.In one embodiment, the doping of the channel region is greater than 10 × 18 1 / cm 3 and / or comprises or consists of arsenic. In addition to arsenic, phosphorus is also preferably used as the dopant. In a further development, the dopant concentration is above 10 × 19 1 / cm 3 or above 5 × 10 × 19 1 / cm 3 .

In einer Weiterbildung das Koppeloxid das Element Hafnium enthält. Insbesondere bei sehr dünnen Oxidschichten ist es vorteilhaft anstelle von Siliziumdioxid HF02 einzusetzen. Ein weiterer Vorteil ist, dass sich die über im Vergleich zu einem Siliziumdioxid höhere relative Dielektrizitätskonstante eine stärkere kapazitive Kopplung zwischen der Polysiliziumschicht und der Wanne..In a further development, the coupling oxide contains the element hafnium. In the case of very thin oxide layers in particular, it is advantageous to use HF02 instead of silicon dioxide. Another advantage is that the relative dielectric constant, which is higher than that of silicon dioxide, results in a stronger capacitive coupling between the polysilicon layer and the well.

In einer Ausführungsform umfasst die Wanne mehrere ineinander gestaffelten Teilwannen oder besteht aus mehreren ineinander gestaffelten Teilwannen.In one embodiment, the tub comprises a plurality of partial tubs staggered one inside the other or consists of a plurality of partial tubs staggered one inside the other.

In einer Weiterbildung liegen die äußeren Grenzen der oberhalb der Wanne ausgebildeten Polysiliziumschicht innerhalb der Wannengrenzen mit Ausnahme einer Verbindungsstelle für die elektrische Verbindung mit der oberhalb des Kanalbereichs ausgebildeten Polysiliziumschicht. Vorzugsweise ist die Polysiliziumschicht oberhalb des Kanalbereichs streifenförmig ausgebildet.In one development, the outer boundaries of the polysilicon layer formed above the well lie within the well boundaries with the exception of a connection point for the electrical connection to the polysilicon layer formed above the channel region. The polysilicon layer is preferably formed in a strip shape above the channel region.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert. Hierbei werden gleichartige Teile mit identischen Bezeichnungen beschriftet. Die dargestellten Ausführungsformen sind stark schematisiert, d.h. die Abstände und die lateralen und die vertikalen Erstreckungen sind nicht maßstäblich und weisen, sofern nicht anders angegeben, auch keine ableitbaren geometrischen Relationen zueinander auf. Darin zeigen, die

  • 1 eine Querschnittsansicht entlang eines Schnitts A-A auf eine erfindungsgemäße Ausführungsform eines einmal programmierbaren Speicherbauelements,
  • 2 eine Draufsicht auf die Ausführungsform dargestellt in der 1.
The invention is explained in more detail below with reference to the drawings. Similar parts are labeled with identical designations. The illustrated embodiments are highly schematic, ie the distances and the lateral and vertical extensions are not to scale and, unless stated otherwise, also have no derivable geometrical relationships to one another. In it show that
  • 1 a cross-sectional view along a section AA of an embodiment according to the invention of a one-time programmable memory component,
  • 2 a plan view of the embodiment shown in FIG 1 .

Die Abbildung der 1 eine Querschnittsansicht entlang eines Schnitts A-A eines einmal programmierbaren Speicherbauelements OTP, mit einem Siliziumhalbleiterkörper SI von einem ersten Leitfähigkeitstyp.The illustration of 1 a cross-sectional view along a section AA of a one-time programmable memory component OTP, with a silicon semiconductor body SI of a first conductivity type.

An einer Oberseite des Siliziumhalbleiterkörpers SI ist ein Feldoxidbereich FOX und einem Dünnoxidbereich DOX und einem Koppeloxidbereich KOX ausgebildet.On an upper side of the silicon semiconductor body SI is a field oxide region FOX and a thin oxide region DOX and a coupling oxide region KOX educated.

Die Oxiddicken des Dünnoxidbereichs DOX und des Koppeloxidbereichs KOX sind jeweils wenigstens um den Faktor 10 geringer als die Oxiddicke des Feldoxidbereichs FOX und beträgt vorzugsweise 12 Nanometer (120 Angström).The oxide thicknesses of the thin oxide area DOX and the coupling oxide region KOX are each at least a factor of 10 less than the oxide thickness of the field oxide region FOX and is preferably 12 nanometers (120 Angstroms).

Ein Teil des Feldoxidbereichs FOX ist zwischen dem Dünnoxidbereich DOX und dem Koppeloxidbereich KOX angeordnet.Part of the field oxide area FOX is between the thin oxide area DOX and the coupling oxide area KOX arranged.

Auf dem Dünnoxidbereich DOX und auf dem Koppeloxidbereich KOX ist eine zusammenhängende Polysiliziumschicht PS ausgebildet.On the thin oxide area DOX and on the coupling oxide area KOX is a continuous polysilicon layer PS educated.

Unmittelbar unterhalb des Koppeloxidbereichs KOX ist eine Wanne WA von einem zweiten Leitfähigkeitstyp ausgebildet, um eine kapazitive Kopplung zwischen der Wanne WA und der Polysiliziumschicht PS auszubilden. Immediately below the coupling oxide area KOX is a tub WA of a second conductivity type formed to provide a capacitive coupling between the well WA and the polysilicon layer PS to train.

Unmittelbar unterhalb des Dünnoxidbereichs DOX ist ein Kanalbereich KB von dem zweiten Leitfähigkeitstyp ausgebildet. Der Kanalbereich KB und die Wanne sind voneinander elektrisch isoliert. Hierzu ist zwischen den beiden Bereichen ein Feldoxidbereich FOX ausgebildet. Die Polysiliziumschicht PS ist von der Umgebung, d. h. von den auf dem Siliziumhalbleiterkörper SI ausgebildeten weiteren elektrischen Bauelementen elektrisch isoliert.Immediately below the thin oxide area DOX is a canal area KB of the second conductivity type. The canal area KB and the tubs are electrically isolated from each other. For this purpose, a field oxide area FOX is formed between the two areas. The polysilicon layer PS is electrically isolated from the environment, ie from the further electrical components formed on the silicon semiconductor body SI.

In einem ersten Zustand ist das Oxid des Dünnoxidbereichs DOX elektrisch isolierend und in einem zweiten Zustand ist das Oxid des Dünnoxidbereichs DOX elektrisch leitfähig und verbindet die Polysiliziumschicht PS mit dem Kanalbereich KB.In a first state, the oxide is in the thin oxide region DOX The oxide of the thin oxide region is electrically insulating and in a second state DOX electrically conductive and connects the polysilicon layer PS with the canal area KB .

Es sei angemerkt, dass der erste Zustand einem ersten Bitwert und der zweite Zustand einen zweiten Bitwert entspricht, wobei der erste Bitwert von dem zweiten Bitwert unterschiedlich ist.It should be noted that the first state corresponds to a first bit value and the second state corresponds to a second bit value, the first bit value being different from the second bit value.

In der Abbildung der 2 ist eine Draufsicht auf die Ausführungsform dargestellt in Zusammenhang mit den Zeichnungsunterlagen der 1, abgebildet. Im Folgenden werden nur die Unterschiede zu der Ausführungsform dargestellt in der 1 erläutert.In the illustration the 2 FIG. 13 is a plan view of the embodiment shown in connection with the drawing documents of FIG 1 , pictured. Only the differences from the embodiment are shown in FIG 1 explained.

Die äußeren Grenzen der oberhalb der Wanne WA ausgebildeten Polysiliziumschicht PS liegen innerhalb der Grenzen der Wannen WA mit Ausnahme einer Verbindungsstelle VS für die elektrische Verbindung mit der oberhalb des Kanalbereichs KB ausgebildeten Polysiliziumschicht PS. Die Wanne WA weist einen elektrischen Anschlusskontakt KO auf.The outer limits of the above the tub WA formed polysilicon layer PS are within the confines of the tubs WA with the exception of one connection point VS for electrical connection with the one above the duct area KB formed polysilicon layer PS . The tub WA has an electrical connection contact KO on.

Der Kanalbereich KB weist auf beiden Seiten des Polysiliziumoxidstreifens jeweils einen Anschlusskontakt KO auf. Es zeigst sich, dass der Kanalbereich KB zusammen mit den beiden Anschlusskontakten KO des Kanalbereichs KB und mit dem Dünnoxidbereich DOX und der als ein Gate ausgeführten streifenförmigen Polysiliziumschicht PS einen MOS Transistor ausbilden.The canal area KB has a connection contact on both sides of the polysilicon oxide strip KO on. It shows that the canal area KB together with the two connection contacts KO of the channel area KB and with the thin oxide area DOX and the strip-shaped polysilicon layer implemented as a gate PS form a MOS transistor.

Es versteht sich, dass die Bereiche um den Koppeloxidbereich KOX und den Dünnoxidbereich DOX als Feldoxidbereich FOX ausgebildet sind. Insbesondere führt die Verbindungsstelle VS führt dabei über ein Feldoxidbereich FOX.It goes without saying that the areas around the coupling oxide area KOX and the thin oxide area DOX are designed as field oxide region FOX. In particular, the connection point leads VS leads over a field oxide area FOX.

Claims (12)

Laterales einmal programmierbares Speicherbauelement (OTP), mit einem Siliziumhalbleiterkörper (SI) von einem ersten Leitfähigkeitstyp, mit einem an einer Oberseite des Siliziumhalbleiterkörpers (SI) ausgebildeten Feldoxidbereich (FOX) und jeweils einem Dünnoxidbereich (DOX) und einem Koppeloxidbereich (KOX) je Bit, wobei - die Oxiddicke des Dünnoxidbereichs (DOX) und des Koppeloxidbereichs (KOX) jeweils wenigstens um den Faktor 10 geringer als die Oxiddicke des Feldoxidbereichs (FOX) ist, - die Oxiddicke des Dünnoxidbereichs (DOX) und des Koppeloxidbereichs (KOX) jeweils zwischen 3 Nanometer (30 Angström) und 13 Nanometer (130 Angström) liegt, - wenigstens ein Teil des Feldoxidbereichs (FOX) zwischen dem Dünnoxidbereich (DOX) und dem Koppeloxidbereich (KOX) angeordnet ist, - eine Polysiliziumschicht (PS) auf dem Dünnoxidbereich (DOX) und auf dem Koppeloxidbereich (KOX) ausgebildet ist, - eine Wanne (WA) von einem zweiten Leitfähigkeitstyp unmittelbar unterhalb des Koppeloxidbereichs (KOX) ausgebildet ist, um eine kapazitive Kopplung zwischen der Wanne (WA) und der Polysiliziumschicht (PS) auszubilden, und - ein Kanalbereich (KB) von dem zweiten Leitfähigkeitstyp unmittelbar unterhalb des Dünnoxidbereichs (DOX) ausgebildet ist, - die Polysiliziumschicht (PS) auf dem Dünnoxidbereich (DOX) und dem Koppeloxidbereich (KOX) unmittelbar miteinander elektrisch leitfähig verbunden und von der Umgebung elektrisch isoliert sind, - in einem ersten Zustand das Oxid des Dünnoxidbereichs (DOX) elektrisch isolierend ist und in einem zweiten Zustand das Oxid des Dünnoxidbereichs (DOX) die Polysiliziumschicht (PS) mit dem Kanalbereich (KB) elektrisch leitfähig verbindet, - der erste Zustand einem ersten Bitwert und der zweite Zustand einen zweiten Bitwert entspricht, wobei der erste Bitwert von dem zweiten Bitwert unterschiedlich ist, - wobei äußere Grenzen der oberhalb der Wanne (WA) ausgebildeten Polysiliziumschicht (PS) innerhalb der Wannengrenzen liegen mit Ausnahme einer Verbindungsstelle (VS) für die elektrische Verbindung mit der oberhalb des Kanalbereichs (KB) ausgebildeten Polysiliziumschicht (PS) und - die Polysiliziumschicht (PS) oberhalb des Kanalbereichs (KB) streifenförmig ausgebildet ist.Lateral one-time programmable memory component (OTP), with a silicon semiconductor body (SI) of a first conductivity type, with a field oxide area (FOX) formed on an upper side of the silicon semiconductor body (SI) and a thin oxide area (DOX) and a coupling oxide area (KOX) per bit, where - the oxide thickness of the thin oxide area (DOX) and of the coupling oxide area (KOX) are each at least 10 times less than the oxide thickness of the field oxide area (FOX), - the oxide thickness of the thin oxide area (DOX) and the coupling oxide area (KOX) each between 3 nanometers (30 Angstroms) and 13 nanometers (130 Angstroms), - at least part of the field oxide area (FOX) is arranged between the thin oxide area (DOX) and the coupling oxide area (KOX), - a polysilicon layer (PS) on the thin oxide area (DOX) and is formed on the coupling oxide region (KOX), - a well (WA) of a second conductivity type directly below the coupling oxide region ( KOX) is designed to form a capacitive coupling between the well (WA) and the polysilicon layer (PS), and - a channel region (KB) of the second conductivity type is formed directly below the thin oxide region (DOX), - the polysilicon layer (PS) on the thin oxide region (DOX) and the coupling oxide region (KOX) are directly connected to one another in an electrically conductive manner and are electrically isolated from the environment, - in a first state the oxide of the thin oxide region (DOX) is electrically insulating and in a second state the oxide of the thin oxide region (DOX) connects the polysilicon layer (PS) with the channel region (KB) in an electrically conductive manner, - the first state has a first bit value and the second state corresponds to a second bit value, the first bit value being different from the second bit value, the outer limits of the polysilicon layer (PS) formed above the well (WA) being within the well boundaries with the exception of a connection point (VS) for the electrical connection with the polysilicon layer (PS) formed above the channel area (KB) and - the polysilicon layer (PS) is formed in a strip shape above the channel region (KB). Laterales einmal programmierbares Speicherbauelement (OTP) nach Anspruch 1, dadurch gekennzeichnet, dass die Oxiddicke des Dünnoxidbereichs (DOX) und die Oxiddicke des Koppeloxidbereichs (KOX) gleich dick sind.Lateral one-time programmable memory device (OTP) according to Claim 1 , characterized in that the oxide thickness of the thin oxide region (DOX) and the oxide thickness of the coupling oxide region (KOX) are of the same thickness. Laterales einmal programmierbares Speicherbauelement (OTP) nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Polysiliziumschicht (PS) auf dem Dünnoxidbereich (DOX) und die Polysiliziumschicht (PS) auf dem Koppeloxidbereich (KOX) einstückig ausgebildet ist.Lateral one-time programmable memory device (OTP) according to Claim 1 or Claim 2 , characterized in that the polysilicon layer (PS) on the thin oxide area (DOX) and the polysilicon layer (PS) on the coupling oxide area (KOX) is formed in one piece. Laterales einmal programmierbares Speicherbauelement (OTP) nach einem der vorangegangenen Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Polysiliziumschicht (PS) auf dem Dünnoxidbereich (DOX) und die Polysiliziumschicht (PS) auf dem Koppeloxidbereich (KOX) zweistückig ausgebildet und mittels einer Leiterbahn miteinander verschaltet sind.Lateral one-time programmable memory component (OTP) according to one of the preceding Claims 1 or 2 , characterized in that the polysilicon layer (PS) on the thin oxide area (DOX) and the polysilicon layer (PS) on the coupling oxide area (KOX) are formed in two pieces and are interconnected by means of a conductor track. Laterales einmal programmierbares Speicherbauelement (OTP) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der Kanalbereich (KB) und die Wanne (WA) durch einen Bereich eines ersten Leitfähigkeitstyps voneinander beabstandet und elektrisch voneinander isoliert sind.Lateral one-time programmable memory component (OTP) according to one of the preceding claims, characterized in that the channel region (KB) and the well (WA) are separated from one another by a region of a first conductivity type and are electrically insulated from one another. Laterales einmal programmierbares Speicherbauelement (OTP) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Wanne (WA) eine n--Dotierung und der Kanalbereich (KB) eine n+-Dotierung aufweist und der Siliziumhalbleiterkörper (PS) als p-Substrat ausgebildet ist.Lateral one-time programmable memory component (OTP) according to one of the preceding claims, characterized in that the well (WA) has an n - doping and the channel region (KB) has an n + doping and the silicon semiconductor body (PS) is designed as a p-substrate . Laterales einmal programmierbares Speicherbauelement (OTP) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Wanne (WA) in Richtung des aufliegenden Koppeloxidbereichs (KOX) eine steigende Dotierstoffkonzentration aufweist.Lateral, one-time programmable memory component (OTP) according to one of the preceding claims, characterized in that the well (WA) has an increasing dopant concentration in the direction of the coupling oxide region (KOX) on it. Laterales einmal programmierbares Speicherbauelement (OTP) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der Kanalbereich (KB) nach einem Programmierungsprozess floatend ausgebildet ist.Lateral one-time programmable memory component (OTP) according to one of the preceding claims, characterized in that the channel area (KB) is designed to be floating according to a programming process. Laterales einmal programmierbares Speicherbauelement (OTP) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Wanne (WA) mit einem Gate eines Lesetransistors verschaltet ist.Lateral one-time programmable memory component (OTP) according to one of the preceding claims, characterized in that the well (WA) is connected to a gate of a read transistor. Laterales einmal programmierbares Speicherbauelement (OTP) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Dotierung des Kanalbereich (KB) größer als 10x18 1/cm3 ist und / oder die Dotierung des Kanalbereichs (KB) Arsen umfasst oder aus Arsen besteht.Lateral one-time programmable memory component (OTP) according to one of the preceding claims, characterized in that the doping of the channel region (KB) is greater than 10 × 18 1 / cm 3 and / or the doping of the channel region (KB) comprises arsenic or consists of arsenic. Laterales einmal programmierbares Speicherbauelement (OTP) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das Oxid des Koppeloxidbereichs (OX) das Element Hafnium enthält.Lateral one-time programmable memory component (OTP) according to one of the preceding claims, characterized in that the oxide of the coupling oxide region (OX) contains the element hafnium. Laterales einmal programmierbares Speicherbauelement (OTP) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Wanne (WA) mehrere ineinander gestaffelten Teilwannen umfasst oder aus mehreren ineinander gestaffelten Teilwannen besteht.Lateral, one-time programmable memory component (OTP) according to one of the preceding claims, characterized in that the well (WA) comprises a plurality of partial wells staggered one inside the other or consists of a plurality of partial wells staggered in one another.
DE102019000164.8A 2019-01-11 2019-01-11 Lateral one-time programmable memory device Active DE102019000164B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102019000164.8A DE102019000164B4 (en) 2019-01-11 2019-01-11 Lateral one-time programmable memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019000164.8A DE102019000164B4 (en) 2019-01-11 2019-01-11 Lateral one-time programmable memory device

Publications (2)

Publication Number Publication Date
DE102019000164A1 DE102019000164A1 (en) 2020-07-16
DE102019000164B4 true DE102019000164B4 (en) 2020-09-10

Family

ID=71131701

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019000164.8A Active DE102019000164B4 (en) 2019-01-11 2019-01-11 Lateral one-time programmable memory device

Country Status (1)

Country Link
DE (1) DE102019000164B4 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656534A (en) * 1993-07-07 1997-08-12 Actel Corporation Method for forming an ESD protection device for antifuses with top polysilicon electrode
US6396120B1 (en) * 2000-03-17 2002-05-28 International Business Machines Corporation Silicon anti-fuse structures, bulk and silicon on insulator fabrication methods and application
US20110103127A1 (en) * 2009-10-30 2011-05-05 Sidence Corp. And-type one time programmable memory cell
WO2011050464A1 (en) * 2009-10-30 2011-05-05 Sidense Corp. Twin well split-channel otp memory cell

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017917A1 (en) 2006-07-18 2008-01-24 Ememory Technology Inc. Non-volatile memory and fabricating method thereof
US7649798B2 (en) 2006-08-17 2010-01-19 Broadcom Corporation Memory device using antifuses
US9142316B2 (en) 2013-09-04 2015-09-22 Globalfoundries Inc. Embedded selector-less one-time programmable non-volatile memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656534A (en) * 1993-07-07 1997-08-12 Actel Corporation Method for forming an ESD protection device for antifuses with top polysilicon electrode
US6396120B1 (en) * 2000-03-17 2002-05-28 International Business Machines Corporation Silicon anti-fuse structures, bulk and silicon on insulator fabrication methods and application
US20110103127A1 (en) * 2009-10-30 2011-05-05 Sidence Corp. And-type one time programmable memory cell
WO2011050464A1 (en) * 2009-10-30 2011-05-05 Sidense Corp. Twin well split-channel otp memory cell

Also Published As

Publication number Publication date
DE102019000164A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
DE69918636T2 (en) METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
DE102008051245B4 (en) High-voltage transistor with high current carrying capacity and method of manufacture
DE2335333B1 (en) Process for the production of an arrangement with field effect transistors in complementary MOS technology
DE102019106603B4 (en) Method of preventing silicide contamination during manufacture of microprocessors with embedded flash memory and memory array monitor cell device
DE102011055039A1 (en) Semiconductor device and manufacturing method therefor
DE102010062721A1 (en) Semiconductor device with improved on-resistance
DE3485822T2 (en) SEMICONDUCTOR STORAGE DEVICE WITH FLOATING GATE ELECTRODE.
DE112012002662T5 (en) 6F2 DRAM cell
DE102019103422A1 (en) Use mask layers to facilitate the fabrication of self-aligned contacts and vias
DE2816795A1 (en) METHOD OF MANUFACTURING A SUBSTRATE FOR A CMOS CIRCUIT AND A CIRCUIT MANUFACTURED BY SUCH A METHOD
DE69407318T2 (en) Non-volatile semiconductor memory device and method of manufacture
DE102005040847B4 (en) Single-poly EPROM device and method of manufacture
DE19536753C1 (en) MOS transistor with high output withstand voltage
DE102004059627A1 (en) Semiconductor device
DE102020123254A1 (en) Semiconductor device
EP1631990A2 (en) Field effect transistor, especially a double diffused field effect transistor, and method for the production thereof
DE10154392A1 (en) Charge detector semiconductor component, system comprising a charge detector semiconductor component and a reference semiconductor component, wafers, use of a wafer and method for the qualitative and quantitative measurement of a charge on a wafer
DE102016204613A1 (en) Semiconductor pressure sensor and method of manufacturing the same
DE102019000164B4 (en) Lateral one-time programmable memory device
DE102021201635A1 (en) Vertical DMOS semiconductor device and manufacturing method thereof
DE102012108142B4 (en) MOS transistor
DE102023121160A1 (en) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SAME
DE102019004599A1 (en) Vertical Hall sensor structure, operation of the same and vertical Hall sensor
DE102008047850B4 (en) Semiconductor body having a protective structure and method for manufacturing the same
DE19750137B4 (en) MOSFET structure with variable and tunable threshold voltage

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final