DE102018218055A1 - Semiconductor chip and power module and its manufacturing method - Google Patents

Semiconductor chip and power module and its manufacturing method Download PDF

Info

Publication number
DE102018218055A1
DE102018218055A1 DE102018218055.5A DE102018218055A DE102018218055A1 DE 102018218055 A1 DE102018218055 A1 DE 102018218055A1 DE 102018218055 A DE102018218055 A DE 102018218055A DE 102018218055 A1 DE102018218055 A1 DE 102018218055A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
alloy film
electrode
power module
end surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018218055.5A
Other languages
German (de)
Inventor
Masakazu Sagawa
Takahiro Morikawa
Motoyuki Miyata
Kan Yasui
Toshiaki Morita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of DE102018218055A1 publication Critical patent/DE102018218055A1/en
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0567—Zirconium [Zr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05672—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05679—Niobium [Nb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0568—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05683—Rhenium [Re] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

Ein Halbleiter-Chip enthält ein Halbleitersubstrat aus SiC, eine Stirnflächenelektrode, die an einer Hauptfläche des Halbleitersubstrats ausgebildet ist, und eine Rückflächenelektrode (eine Drain-Elektrode), die an einer Rückfläche des Halbleitersubstrats ausgebildet ist. Die Stirnflächenelektrode ist an einen Draht gebondet und enthält einen Al-Legierungs-Film, der ein Metall mit hohem Schmelzpunkt enthält. Der Al-Legierungs-Film enthält einen säulenförmigen Al-Kristall, der sich entlang einer Dickenrichtung des Al-Legierungs-Films erstreckt, wobei darin eine intermetallische Verbindung abgeschieden ist.A semiconductor chip includes a semiconductor substrate of SiC, an end surface electrode formed on a main surface of the semiconductor substrate, and a back surface electrode (a drain electrode) formed on a back surface of the semiconductor substrate. The end surface electrode is bonded to a wire and contains an Al alloy film containing a high melting point metal. The Al alloy film includes a columnar Al crystal extending along a thickness direction of the Al alloy film with an intermetallic compound deposited therein.

Description

HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION

Gebiet der ErfindungField of the invention

Die vorliegende Erfindung bezieht sich auf einen Halbleiterchip, der einen Hochtemperaturbetrieb ermöglicht, ein Leistungsmodul und ein Verfahren zum Herstellen des Leistungsmoduls.The present invention relates to a semiconductor chip enabling high-temperature operation, a power module, and a method of manufacturing the power module.

Beschreibung des Standes der TechnikDescription of the Prior Art

In den letzten Jahren hat sich eine Entwicklung eines Halbleiters mit breitem Bandabstand, wie z. B. SiC, der einen Hochtemperaturbetrieb ermöglicht, beschleunigt. Während ein Si-Halbleiter-Chip (Silicium-Halbleiter-Chip) eine obere Grenze von 150 bis 175 °C einer Betriebstemperatur aufweist, wird in Betracht gezogen, dass ein SiC-Halbleiter-Chip bei 175 °C oder mehr betrieben wird.In recent years, a development of a wide bandgap semiconductor, such as, for example, has become popular. B. SiC, which allows a high-temperature operation, accelerated. While an Si semiconductor chip (silicon semiconductor chip) has an upper limit of 150 to 175 ° C of an operating temperature, it is considered that a SiC semiconductor chip is operated at 175 ° C or more.

Wenn eine Umgebungstemperatur bei der Verwendung hoch wird, ist es notwendig, eine Bondleistung zwischen einer Stirnflächenelektrode des Halbleiter-Chips und einem Draht und einen Wärmewiderstand der den Halbleiter-Chip umgebenden Elemente zu berücksichtigen.When an ambient temperature becomes high in use, it is necessary to consider a bonding performance between an end surface electrode of the semiconductor chip and a wire and a thermal resistance of the elements surrounding the semiconductor chip.

Ferner offenbart JP 2000-228402 A eine Struktur, in der die Stirnflächenelektrode durch drei Schichten, d. h., einen Molybdän-Silicid-Film, einen Aluminium-Silicium-Film und einen Aluminiumfilm, konfiguriert ist, als eine Struktur der Stirnflächenelektrode eines Halbleiter-Chips, die an den Draht zu bonden ist.Further disclosed JP 2000-228402 A a structure in which the end surface electrode is configured by three layers, ie, a molybdenum silicide film, an aluminum-silicon film and an aluminum film, as a structure of the end surface electrode of a semiconductor chip to be bonded to the wire ,

Zusätzlich offenbart JP 2008-177378 A eine Halbleitervorrichtung, die eine gesinterte Schicht als den Die-Bondwerkstoff verwendet, in der eine Elektrode eines Halbleiterelements und eine Verdrahtungsschicht eines isolierenden Substrats durch die gesinterte Schicht gebondet sind.Additionally disclosed JP 2008-177378 A a semiconductor device using a sintered film as the die bonding material in which an electrode of a semiconductor element and a wiring layer of an insulating substrate are bonded by the sintered layer.

Zusätzlich offenbaren JP 2012-243876 A und JP 2016-219531 A eine Elektrodenstruktur eines Al-Legierungs-Films, der in einer Halbleitervorrichtung verwendet wird.Additionally reveal JP 2012-243876 A and JP 2016-219531 A an electrode structure of an Al alloy film used in a semiconductor device.

ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY OF THE INVENTION

Beispielsweise ist es in der Struktur zum Bonden eines Al-Drahtes an die Stirnflächenelektrode des Halbleiter-Chips notwendig, eine mechanische Festigkeit sowohl des Al-Drahtes als auch der Stirnflächenelektrode des Halbleiter-Chips zu erhöhen, um die Bondfestigkeit zu verbessern. Um die mechanische Festigkeit des Al-Drahtes zu erhöhen, wird ein hochfester Al-Draht vorgeschlagen, in den ein Werkstoff mit hohem Schmelzpunkt gemischt ist.For example, in the structure for bonding an Al wire to the end surface electrode of the semiconductor chip, it is necessary to increase a mechanical strength of both the Al wire and the end surface electrode of the semiconductor chip to improve the bonding strength. In order to increase the mechanical strength of the Al wire, a high-strength Al wire in which a high melting point material is mixed is proposed.

Falls jedoch die Festigkeit der Stirnflächenelektrode des Halbleiter-Chips unzureichend ist, wird im Ergebnis der Bondabschnitt der Stirnflächenelektrode des Drahtes beansprucht, wenn die Leistungszyklusbewertung implementiert ist, wobei ein kleiner Riss auftritt. Wenn sich der Riss entlang dem Bondabschnitt entwickelt, sind die Lebensdauern des Halbleiter-Chips und eines Leistungsmoduls verringert.However, if the strength of the end surface electrode of the semiconductor chip is insufficient, as a result, the bonding portion of the end surface electrode of the wire is stressed when the power cycle evaluation is implemented, whereby a small crack occurs. As the crack develops along the bonding portion, the lifetimes of the semiconductor chip and a power module are reduced.

Es ist eine Aufgabe der Erfindung, eine Technik zu schaffen, die die Lebensdauern des Halbleiter-Chips und des Leistungsmoduls in einer Leistungszyklusbewertung durch das Vergrößern der Festigkeit der Elektrode verlängern können.It is an object of the invention to provide a technique that can extend the lifetimes of the semiconductor chip and the power module in a performance cycle evaluation by increasing the strength of the electrode.

Weitere Aufgaben und neuartige Eigenschaften neben der obigen Beschreibung dieser Offenbarung werden durch die Erklärung und die beigefügten Zeichnungen dieser Beschreibung offensichtlich.Other objects and novel features besides the above description of this disclosure will become apparent from the explanation and the accompanying drawings of this specification.

In der in dieser Anmeldung offenbarten Erfindung werden die repräsentativen Überblicke wie im Folgenden einfach beschrieben.In the invention disclosed in this application, the representative overviews will be described simply as follows.

Ein Halbleiter-Chip gemäß einer Ausführungsform enthält ein Halbleitersubstrat und eine Stirnflächenelektrode, die an einer Hauptfläche des Halbleitersubstrats ausgebildet ist, wobei die Stirnflächenelektrode einen Al-Legierungs-Film enthält, der ein Metall mit hohem Schmelzpunkt enthält, wobei der Al-Legierungs-Film einen säulenförmigen Al-Kristall entlang einer Dickenrichtung des Al-Legierungs-Films enthält.A semiconductor chip according to an embodiment includes a semiconductor substrate and an end surface electrode formed on a main surface of the semiconductor substrate, the end surface electrode including an Al alloy film containing a high melting point metal, the Al alloy film having a columnar Al crystal along a thickness direction of the Al alloy film.

Zusätzlich enthält ein Leistungsmodul gemäß einer Ausführungsform einen Halbleiter-Chip, der eine Hauptfläche und eine Rückfläche enthält und mit der Stirnflächenelektrode versehen ist, die an der Hauptfläche ausgebildet ist, das Substrat, das den Halbleiter-Chip stützt und einen Verdrahtungsabschnitt enthält, und ein leitfähiges Element, das die Stirnflächenelektrode des Halbleiter-Chips und den Verdrahtungsabschnitt des Substrats elektrisch verbindet. Ferner enthält die Stirnflächenelektrode des Halbleiter-Chips einen Al-Legierungs-Film, der ein Metall mit hohem Schmelzpunkt enthält. Der Al-Legierungs-Film enthält einen säulenförmigen Al-Kristall, der sich entlang einer Dickenrichtung des AI-Legierungs-Films erstreckt.In addition, a power module according to an embodiment includes a semiconductor chip including a main surface and a back surface and provided with the end surface electrode formed on the main surface, the substrate supporting the semiconductor chip and including a wiring portion, and a conductive one A member that electrically connects the end surface electrode of the semiconductor chip and the wiring portion of the substrate. Further, the end surface electrode of the semiconductor chip includes an Al alloy film containing a high melting point metal. The Al alloy film includes a columnar Al crystal extending along a thickness direction of the Al alloy film.

Zusätzlich enthält ein Herstellungsverfahren eines Leistungsmoduls gemäß einer Ausführungsform (a) das Anbringen eines Halbleiter-Chips auf einem Substrat, das mit einem Verdrahtungsabschnitt versehen ist, wobei der Halbleiter-Chip eine Hauptfläche und eine Rückfläche enthält und mit einer Stirnflächenelektrode versehen ist, die an der Hauptfläche ausgebildet ist und einen Al-Legierungs-Film enthält, der ein Metall mit hohem Schmelzpunkt enthält, und (b) das elektrische Verbinden der Stirnflächenelektrode des Halbleiter-Chips und des Verdrahtungsabschnitts des Substrats durch ein leitfähiges Element. Hier enthält der Al-Legierungs-Film der Stirnflächenelektrode des Halbleiter-Chips einen säulenförmigen Al-Kristall, der sich entlang einer Dickenrichtung des AI-Legierungs-Films erstreckt.In addition, a manufacturing method of a power module according to an embodiment includes (a) mounting a semiconductor chip on a substrate provided with a wiring portion, the semiconductor chip including a main surface and a back surface and provided with an end surface electrode attached to the substrate Main surface is formed and contains an Al alloy film containing a high melting point metal, and (b) electrically connecting the end surface electrode of the semiconductor chip and the wiring portion of the substrate with a conductive member. Here, the Al alloy film of the end surface electrode of the semiconductor chip includes a columnar Al crystal extending along a thickness direction of the Al alloy film.

Es wird eine Erklärung über eine erhaltene Wirkung durch den repräsentativen Überblick in der in dieser Anmeldung offenbarten Erfindung einfach gegeben, wobei die folgende Wirkung erhalten wird.An explanation of an effect obtained by the representative overview in the invention disclosed in this application is simply given to obtain the following effect.

Die Bondfestigkeit zwischen der Stirnflächenelektrode des Halbleiter-Chips und des Drahtes ist vergrößert, so dass es möglich ist, die Lebensdauern des Halbleiter-Chips und des Leistungsmoduls bei einer Leistungszyklusbewertung zu verlängern.The bonding strength between the end surface electrode of the semiconductor chip and the wire is increased, so that it is possible to extend the lifetimes of the semiconductor chip and the power module in a power cycle evaluation.

Figurenlistelist of figures

  • 1 ist eine Draufsicht, die ein Beispiel einer Konfiguration eines Halbleiter-Chips gemäß einer Ausführungsform der Erfindung veranschaulicht; 1 FIG. 10 is a plan view illustrating an example of a configuration of a semiconductor chip according to an embodiment of the invention; FIG.
  • 2 ist eine Draufsicht, die ein Beispiel einer Konfiguration veranschaulicht, in der eine Elektrode aus dem in 1 veranschaulichten Halbleiter-Chip entnommen ist; 2 FIG. 10 is a plan view illustrating an example of a configuration in which an electrode is removed from the in FIG 1 taken from the illustrated semiconductor chip;
  • 3ist eine Querschnittsansicht, die einen entlang einer Linie A-A der in 2 veranschaulichten Struktur genommenen Abschnitt in einem vergrößerten Maßstab veranschaulicht; 3 is a cross-sectional view, one along a line AA the in 2 illustrated structure illustrated on an enlarged scale;
  • 4 ist eine Querschnittsansicht, die einen entlang einer Linie B-B der in 2 veranschaulichten Struktur genommenen Abschnitt in einem vergrößerten Maßstab veranschaulicht; 4 is a cross-sectional view, one along a line BB the in 2 illustrated structure illustrated on an enlarged scale;
  • 5 ist eine vergrößerte Querschnittsansicht, die ein Beispiel der Hauptteile der in 4 veranschaulichten Struktur veranschaulicht; 5 FIG. 16 is an enlarged cross-sectional view showing an example of the main parts of FIGS 4 illustrated structure illustrates;
  • 6 ist eine schematische graphische Darstellung, die eine Struktur gleich nach dem Sputtern eines Al-Legierungs-Films der in 5 veranschaulichten Elektrode veranschaulicht; 6 FIG. 12 is a schematic diagram showing a structure just after sputtering an Al alloy film of the type shown in FIG 5 illustrated electrode illustrates;
  • 7 ist eine schematische Ansicht, die eine Struktur nach dem Erwärmen des Al-Legierungs-Film der in 6 veranschaulichten Elektrode veranschaulicht; 7 FIG. 12 is a schematic view showing a structure after heating the Al alloy film of FIG 6 illustrated electrode illustrates;
  • 8 ist eine graphische Darstellung, die ein Weitwinkel-Röntgenbeugungsergebnis des Al-Legierungs-Films veranschaulicht, wenn er bei Zimmertemperatur in der Elektrode der in 6 veranschaulichten Struktur gebildet wird; 8th Fig. 12 is a graph illustrating a wide-angle X-ray diffraction result of the Al alloy film when it is heated at room temperature in the electrode of the in 6 illustrated structure is formed;
  • 9 ist eine graphische Darstellung, die ein Weitwinkel-Röntgenbeugungsergebnis des Al-Legierungs-Films veranschaulicht, wenn er bei einer hohen Temperatur in der Elektrode der in 6 veranschaulichten Struktur gebildet wird; 9 Fig. 12 is a graph illustrating a wide-angle X-ray diffraction result of the Al alloy film when exposed to the high-temperature X-ray diffraction result in the electrode 6 illustrated structure is formed;
  • 10 ist eine graphische Darstellung, die eine TEM-Photographie der Struktur des Al-Legierungs-Films nach einem Leistungszyklustest in der Elektrode des Halbleiter-Chips gemäß der Ausführungsform der Erfindung veranschaulicht; 10 Fig. 12 is a graph illustrating a TEM photograph of the structure of the Al alloy film after a power cycle test in the electrode of the semiconductor chip according to the embodiment of the invention;
  • 11 ist eine graphische Darstellung, die eine TEM-Photographie einer säulenförmigen Kristallstruktur des AI-Legierungs-Films nach dem Leistungszyklustest in der Elektrode des Halbleiter-Chips gemäß der Ausführungsform der Erfindung veranschaulicht; 11 Fig. 12 is a graph illustrating a TEM photograph of a columnar crystal structure of the Al alloy film after the power cycle test in the electrode of the semiconductor chip according to the embodiment of the invention;
  • 12 ist eine Querschnittsansicht, die ein Beispiel einer Struktur eines Leistungsmoduls gemäß der Ausführungsform der Erfindung veranschaulicht; 12 FIG. 10 is a cross-sectional view illustrating an example of a structure of a power module according to the embodiment of the invention; FIG.
  • 13 ist eine Querschnittsansicht, die die Hauptteile der Struktur des Leistungsmoduls gemäß der Ausführungsform der Erfindung teilweise veranschaulicht; 13 Fig. 12 is a cross-sectional view partially illustrating the main parts of the structure of the power module according to the embodiment of the invention;
  • 14 ist ein Ablaufplan, der ein Beispiel eines Herstellungsverfahrens des in 12 veranschaulichten Leistungsmoduls veranschaulicht; 14 FIG. 13 is a flowchart showing an example of a manufacturing process of the in 12 illustrated power module illustrates;
  • 15 ist eine graphische Darstellung, die ein Ergebnis des Leistungszyklustests des Leistungsmoduls gemäß der Ausführungsform der Erfindung veranschaulicht; 15 Fig. 12 is a graph illustrating a result of the power cycle test of the power module according to the embodiment of the invention;
  • 16 ist eine Querschnittsansicht, die die Hauptteile einer Struktur eines Leistungsmoduls gemäß einer Modifikation der Ausführungsform der Erfindung teilweise veranschaulicht; 16 Fig. 12 is a cross-sectional view partially illustrating the main parts of a structure of a power module according to a modification of the embodiment of the invention;
  • 17 ist eine Seitenansicht, die ein Eisenbahnfahrzeug teilweise veranschaulicht, in dem ein Inverter, der mit dem Halbleiter-Chip gemäß der Ausführungsform der Erfindung versehen ist, angebracht ist; und 17 Fig. 13 is a side view partially illustrating a railway vehicle in which an inverter provided with the semiconductor chip according to the embodiment of the invention is mounted; and
  • 18 ist eine Draufsicht, die ein Beispiel einer inneren Konfiguration des Inverters veranschaulicht, der in dem in 17 veranschaulichten Eisenbahnfahrzeug installiert ist. 18 FIG. 10 is a plan view illustrating an example of an internal configuration of the inverter shown in FIG 17 illustrated railway vehicle is installed.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMENDESCRIPTION OF THE PREFERRED EMBODIMENTS

1 ist eine Draufsicht, die ein Beispiel einer Konfiguration eines Halbleiter-Chips gemäß einer Ausführungsform der Erfindung veranschaulicht. 2 ist eine Draufsicht, die ein Beispiel einer Konfiguration veranschaulicht, in der eine Elektrode aus dem in 1 veranschaulichten Halbleiter-Chip entnommen ist. 3 ist eine Querschnittsansicht, die einen entlang einer Linie A-A der in 2 veranschaulichten Struktur genommenen Abschnitt in einem vergrößerten Maßstab veranschaulicht. 4 ist eine Querschnittsansicht, die einen entlang einer Linie B-B der in 2 veranschaulichten Struktur genommenen Abschnitt in einem vergrößerten Maßstab veranschaulicht. 5 ist eine vergrößerte Querschnittsansicht, die ein Beispiel der Hauptteile der in 4 veranschaulichten Struktur veranschaulicht. 1 FIG. 10 is a plan view illustrating an example of a configuration of a semiconductor chip according to an embodiment of the invention. FIG. 2 FIG. 10 is a plan view illustrating an example of a configuration in which an electrode is removed from the in FIG 1 illustrated semiconductor chip is taken. 3 is a cross-sectional view, one along a line AA the in 2 illustrated structure illustrated on an enlarged scale. 4 is a cross-sectional view, one along a line BB the in 2 illustrated structure illustrated on an enlarged scale. 5 FIG. 16 is an enlarged cross-sectional view showing an example of the main parts of FIGS 4 illustrated structure illustrated.

Zuerst wird die Struktur des Halbleiter-Chips dieser Ausführungsform unter Verwendung der 1 bis 4 beschrieben.First, the structure of the semiconductor chip of this embodiment using the 1 to 4 described.

Ein Halbleiter-Chip 1 dieser Ausführungsform, der in 1 veranschaulicht ist, enthält einen Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) als ein Beispiel und ist an einem Leistungsmodul angebracht. In dieser Ausführungsform wird die Beschreibung über einen Fall geben, in dem ein Halbleitersubstrat 1k (siehe 3) in dem Halbleiter-Chip 1 aus SiC hergestellt ist, was den Betrieb bei einer hohen Temperatur von 175 °C oder mehr ermöglicht.A semiconductor chip 1 this embodiment, the in 1 is illustrated includes a metal oxide semiconductor field effect transistor (MOSFET) as an example and is attached to a power module. In this embodiment, the description will be made about a case where a semiconductor substrate 1k (please refer 3 ) in the semiconductor chip 1 is made of SiC, which allows operation at a high temperature of 175 ° C or more.

1 veranschaulicht eine Draufsicht einer Elektrodenanordnung in dem Halbleiter-Chip 1 (MOSFET), in dem eine Gate-Elektrode 1ca und eine kreuzförmige Gate-Verdrahtung 1d, die mit der Gate-Elektrode 1ca verbunden ist, ausgebildet sind. Ferner ist eine Source-Elektrode 1cb um die Gate-Elektrode 1ca und die Gate-Verdrahtung 1d mit einer Solllücke sowohl von der Gate-Elektrode 1ca als auch von der Gate-Verdrahtung 1d angeordnet. Mit anderen Worten, die Gate-Elektrode 1ca und Gate-Verdrahtung 1d sind mit einer Solllücke in der Draufsicht von der Source-Elektrode 1cb umgeben. Die äußere Form der Source-Elektrode 1cb in der Draufsicht ist eine annähernde rechteckige Form. 1 illustrates a top view of an electrode assembly in the semiconductor chip 1 (MOSFET) in which a gate electrode 1ca and a cross-shaped gate wiring 1d which is connected to the gate electrode 1ca are formed. Further, a source electrode 1cb around the gate electrode 1ca and the gate wiring 1d with a target gap from both the gate electrode 1ca as well as from the gate wiring 1d arranged. In other words, the gate electrode 1ca and gate wiring 1d are with a target gap in plan view from the source electrode 1cb surround. The outer shape of the source electrode 1cb in the plan view is an approximate rectangular shape.

Dann ist ein Abschlussbereich 1e um die Außenseite der Source-Elektrode 1cb in der Draufsicht angeordnet, wobei ein n-Typ-Kanalstopperbereich 1f um den Abschlussbereich 1e angeordnet ist.Then there is a graduation area 1e around the outside of the source electrode 1cb arranged in plan view, wherein an n-type channel stopper region 1f around the graduation area 1e is arranged.

Wie in der Draufsicht, aus der die in 2 veranschaulichte Elektrode entnommen ist, veranschaulicht ist, ist ferner eine Gate-Elektrode 1ca1 an einer Stelle angeordnet, die der Gate-Elektrode 1ca nach 1 entspricht, und teilweise mit der Gate-Elektrode 1ca1 überlappt. Ein kreuzförmiger Potentialfestlegungsbereich 1h ist an einer Stelle angeordnet, die der Gate-Verdrahtung 1d nach 1 entspricht. Dann ist eine P-Typ-Körperschicht 1i in einem Bereich angeordnet, der der Source-Elektrode 1cb nach 1 entspricht.As in the plan view, from the in 2 Further, a gate electrode 1ca1 is disposed at a position that the gate electrode 1ca to 1 corresponds, and partially overlapped with the gate electrode 1ca1. A cross-shaped potential fixing area 1h is disposed at a position that of the gate wiring 1d to 1 equivalent. Then there is a P-type body layer 1i arranged in a region of the source electrode 1cb to 1 equivalent.

Zusätzlich wird in der in 2 veranschaulichten Draufsicht ein P-Typ-Halbleiterbereich 1j um die Außenseite der P-Typ-Körperschicht 1i betrachtet, wobei der Abschlussbereich 1e um die Außenseite des P-Typ-Halbleiterbereichs 1j betrachtet wird.In addition, in the in 2 illustrated plan view of a P-type semiconductor region 1j around the outside of the P-type body layer 1i considering the graduation area 1e around the outside of the P-type semiconductor region 1j is looked at.

Als Nächstes wird eine Beschreibung über eine Querschnittsstruktur der Hauptteile des Halbleiter-Chips 1, der in den 3 und 4 veranschaulicht ist, gegeben. Das Halbleitersubstrat 1k, das aus SiC hergestellt ist und als eine Basis dient, ist durch ein n-Typ-Substrat 1ka und eine epitaktische Schicht 1kb, die an der oberen Schicht des n-Typ-Substrats 1ka ausgebildet ist, konfiguriert.Next, a description will be made about a cross-sectional structure of the main parts of the semiconductor chip 1 in the 3 and 4 is given. The semiconductor substrate 1k that is made of SiC and serves as a base is through an n-type substrate 1ka and an epitaxial layer 1kb attached to the upper layer of the n-type substrate 1ka is configured.

Dann sind als eine Stirnflächenelektrode 1c die Gate-Elektrode 1ca und die Source-Elektrode 1cb an einer Hauptfläche 1a des Halbleitersubstrats 1k (des Halbleiter-Chips 1) ausgebildet. Andererseits ist eine Drain-Elektrode (eine Rückflächenelektrode) 1m an einer Rückfläche 1b ausgebildet. Zusätzlich ist ein Feldisolierfilm 1s auf der Hauptfläche 1a des Halbleitersubstrats 1k ausgebildet, während ein SiO2-Film, der ein Zwischenschicht-Isolierfilm 1r ist, auf dem Feldisolierfilm 1s ausgebildet.Then are as a face electrode 1c the gate electrode 1ca and the source electrode 1cb on a main surface 1a of the semiconductor substrate 1k (of the semiconductor chip 1 ) educated. On the other hand, a drain electrode (a back surface electrode) 1m on a back surface 1b educated. In addition, a field insulating film 1s on the main surface 1a of the semiconductor substrate 1k formed while a SiO 2 film containing an interlayer insulating film 1r is, on the field insulation film 1s educated.

Hier ist die Gate-Elektrode 1ca mit der Gate-Elektrode 1ca1, die an einer unteren Schicht angeordnet ist, durch eine Öffnung des Zwischenschicht-Isolierfilms 1r elektrisch verbunden. Die Source-Elektrode 1cb ist mit dem P-Typ-Halbleiterbereich 1j, der in einer unteren Schicht angeordnet ist, durch die Öffnungen des Zwischenschicht-Isolierfilms 1r und des Feldisolierfilms 1s elektrisch verbunden, wie in 3 veranschaulicht ist.Here is the gate electrode 1ca with the gate electrode 1ca1 disposed on a lower layer through an opening of the interlayer insulating film 1r electrically connected. The source electrode 1cb is with the P-type semiconductor region 1j which is disposed in a lower layer through the openings of the interlayer insulating film 1r and the field insulating film 1s electrically connected, as in 3 is illustrated.

Wie in 4 veranschaulicht ist, ist zusätzlich ein Gate-Isolierfilm 1t auf der Hauptfläche 1a in einem Bereich ausgebildet, wo ein Transistor 1n ausgebildet ist, wobei die Gate-Elektrode 1ca1 auf dem Gate-Isolierfilm 1t angeordnet ist. Ferner sind in der unteren Schicht der Gate-Elektrode 1ca1 ein n+-Typ-Source-Bereich 1p und ein p+-Typ-Potentialfestlegungsbereich 1q durch den Gate-Isolierfilm 1t ausgebildet, während derTransistor 1n durch die Gate-Elektrode 1ca1, den Source-Bereich 1p und den Potentialfestlegungsbereich 1q konfiguriert ist.As in 4 is additionally a gate insulating film 1t on the main surface 1a formed in an area where a transistor 1n is formed, wherein the gate electrode 1ca1 on the gate insulating film 1t is arranged. Further, in the lower layer of the gate electrode 1ca1, an n + -type source region 1p and a p + -type potential-fixing region 1q through the gate insulating film 1t formed while the transistor 1n through the gate electrode 1ca1, the source region 1p and the potential fixing range 1q is configured.

Das heißt, die mehreren Transistoren 1n sind in der Hauptfläche 1a des Halbleitersubstrats 1k ausgebildet. Mit anderen Worten, in dem Halbleiter-Chip 1 dieser Ausführungsform sind die mehreren Transistoren 1n in der Hauptfläche 1a des Halbleitersubstrats 1k ausgebildet und elektrisch miteinander verbunden, um einen Leistungstransistor zu bilden. Dann dient jede der Gate-Elektrode 1ca, der Source-Elektrode 1cb und der Drain-Elektrode 1m, die in den 3 und 4 veranschaulicht sind, als eine äußere Verbindungselektrode des Leistungstransistors.That is, the multiple transistors 1n are in the main area 1a of the semiconductor substrate 1k educated. In other words, in the semiconductor chip 1 In this embodiment, the plurality of transistors 1n in the main area 1a of the semiconductor substrate 1k formed and electrically connected together to form a power transistor. Then, each of the gate electrodes serves 1ca , the source electrode 1cb and the drain electrode 1m that in the 3 and 4 are illustrated as an outer connection electrode of the power transistor.

Zusätzlich veranschaulicht die Struktur nach 5 eine ausführliche Struktur eines Querschnitts der Hauptteile der in 4 veranschaulichten Struktur. Es wird eine Erklärung der ausführlichen Struktur der Rückflächenelektrode (der Drain-Elektrode 1m nach 4) des n-Typ-Substrats 1ka gegeben, wobei ein NiSi-Silicid-Film 1v auf der Rückfläche des n-Typ-Substrats 1ka ausgebildet ist, eine Ti-Elektrode 1w an der Oberfläche des Silicidfilms 1v ausgebildet ist und eine Ni-Elektrode 1x an der Oberfläche der Ti-Elektrode 1w ausgebildet ist.In addition, the structure illustrates 5 a detailed structure of a cross section of the main parts of in 4 illustrated structure. An explanation will be given of the detailed structure of the back surface electrode (the drain electrode 1m to 4 ) of the n-type substrate 1ka given wherein a NiSi silicide film 1v on the back surface of the n-type substrate 1ka is formed, a Ti electrode 1w on the surface of the silicide film 1v is formed and a Ni electrode 1x on the surface of the Ti electrode 1w is trained.

In dem Halbleiter-Chip 1 dieser Ausführungsform enthält die Stirnflächenelektrode 1c einen Al-Legierungs-Film 1cc, der ein Metall mit hohem Schmelzpunkt enthält. Mit anderen Worten, die Gate-Elektrode 1ca und die Source-Elektrode 1cb, die in den 3 und 4 veranschaulicht sind, enthalten jede den Al-Legierungs-Film 1cc, der ein Metall mit hohem Schmelzpunkt enthält. Es wird eine Erklärung der Struktur unter Verwendung der in 5 veranschaulichten vergrößerten Ansicht gegeben, wobei der Al-Legierungs-Film 1cc, der ein an der oberen Schicht der Gate-Elektrode 1ca1 ausgebildeter Film ist und der mit einem Draht verbunden ist, ein Metall mit hohem Schmelzpunkt enthält.In the semiconductor chip 1 This embodiment includes the end surface electrode 1c an Al alloy film 1cc containing a high melting point metal. In other words, the gate electrode 1ca and the source electrode 1cb that in the 3 and 4 Illustratively, each contains the Al alloy film 1cc containing a high melting point metal. An explanation of the structure using in 5 illustrated magnified view, wherein the Al alloy film 1cc which is a film formed on the upper layer of the gate electrode 1ca1 and which is connected to a wire, contains a high-melting-point metal.

Hier ist das Metall mit hohem Schmelzpunkt z. B. irgendeines aus Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr und Pt. In dieser Ausführungsform wird ein Fall, in dem der Al-Legierungsfilm 1cc Ta enthält, als ein Beispiel des Metalls mit hohem Schmelzpunkt beschrieben. Mit anderen Worten, die Stirnflächenelektrode 1c, die den Al-Legierungs-Film 1cc aufweist, der in 5 veranschaulicht ist, ist außerdem eine Elektrode, die aus einem Al-Ta-Si-Legierungsfilm hergestellt ist.Here is the metal with high melting point z. Any of Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr and Pt. In this embodiment, a case where the Al alloy film becomes 1cc Ta describes as an example of the high melting point metal. In other words, the face electrode 1c showing the Al alloy movie 1cc which has in 5 is also an electrode made of an Al-Ta-Si alloy film.

Als Nächstes ist 6 eine graphische Darstellung, die eine Struktur schematisch veranschaulicht, gleich nachdem der Al-Legierungs-Film der in 5 veranschaulichten Elektrode gesputtert worden ist. 7 ist eine graphische Darstellung, die eine Struktur nach dem Erwärmen des Al-Legierungs-Films der in 6 veranschaulichten Elektrode schematisch veranschaulicht.Next is 6 FIG. 12 is a diagram schematically illustrating a structure immediately after the Al alloy film of FIG 5 sputtered electrode has been sputtered. 7 FIG. 15 is a graph showing a structure after heating the Al alloy film of FIG 6 illustrated electrode schematically illustrated.

Wie oben beschrieben worden ist, ist der Al-Legierungsfilm 1cc, der das Metall mit hohem Schmelzpunkt enthält, in der Stirnflächenelektrode 1c des Halbleiter-Chips 1 dieser Ausführungsform ausgebildet.As described above, the Al alloy film is 1cc containing the high melting point metal in the face electrode 1c of the semiconductor chip 1 formed this embodiment.

Dann enthält, wie in den 6 und 7 veranschaulicht ist, der Al-Legierungs-Film 1cc einen säulenförmigen Al-Kristall lcd, der sich entlang einer Dickenrichtung Z des Al-Legierungs-Films 1cc erstreckt. Mit anderen Worten, der Al-Legierungs-Film 1cc weist eine säulenförmige Kristallstruktur auf, in der sich das Al in der Dickenrichtung Z des Al-Legierungs-Films 1cc erstreckt.Then contains, as in the 6 and 7 Illustrated is the Al alloy film 1cc a columnar Al crystal lcd extending along a thickness direction Z of the Al alloy film 1cc extends. In other words, the Al alloy film 1cc has a columnar crystal structure in which Al in the thickness direction Z of the Al alloy film 1cc extends.

Ferner befindet sich der in 6 veranschaulichte Al-Legierungs-Film 1cc in einem Zustand, gleich nachdem er durch Sputtern gebildet worden ist, wobei eine Substrattemperatur die Zimmertemperatur ist. Mit anderen Worten, die Kristallkörner des AI sind zuerst durch das Sputtern in einer (110)-Richtung orientiert, um einen säulenförmigen Kristall 1cd zu züchten. Dann zeigt der in 7 veranschaulichte Al-Legierungs-Film 1cc einen Zustand, in dem der AI-Legierungs-Film 1cc nach dem Sputtern in einer Schutzgasatmosphäre auf 400 °C erwärmt ist. Mit anderen Worten, eine intermetallische Verbindung 1cf, die aus dem Metall mit hohem Schmelzpunkt und dem Al hergestellt ist, kann in dem Al-Legierungs-Film 1cc durch Wärmebehandlung nach dem Bilden des Films durch Sputtern abgeschieden werden, wie in 7 veranschaulicht ist. Die intermetallische Verbindung 1cf dieser Ausführungsform ist die intermetallische Verbindung 1cf aus Al3Ta. Ferner werden die Si-Körner 1cg in dem Zwischenschicht-Isolierfilm 1r (siehe 5) der Al-Kristallkorngrenze 1ce abgeschieden.Furthermore, the in 6 illustrated Al alloy film 1cc in a state immediately after it has been formed by sputtering, wherein a substrate temperature is the room temperature. In other words, the crystal grains of Al are first oriented by sputtering in a (110) direction to form a columnar crystal 1cd to breed. Then the in shows 7 illustrated Al alloy film 1cc a state in which the AI alloy film 1cc is heated to 400 ° C after sputtering in a protective gas atmosphere. In other words, an intermetallic compound 1cf Made of the high melting point metal and Al, in the Al alloy film 1cc deposited by heat treatment after forming the film by sputtering, as in 7 is illustrated. The intermetallic compound 1cf This embodiment is the intermetallic compound 1cf from Al 3 Ta. Further, the Si grains become 1CG in the interlayer insulating film 1r (please refer 5 ) of the Al crystal grain boundary 1ce deposited.

Hier ist 8 eine graphische Darstellung, die ein Weitwinkel-Röntgenbeugungsergebnis des Al-Legierungs-Films veranschaulicht, wenn er bei Zimmertemperatur in der Elektrode der in 6 veranschaulichten Struktur gebildet wird. 9 ist eine graphische Darstellung, die ein Weitwinkel-Röntgenbeugungsergebnis des Al-Legierungs-Films veranschaulicht, wenn er bei einer hohen Temperatur in der Elektrode der in 6 veranschaulichten Struktur gebildet wird.Here is 8th FIG. 4 is a graph illustrating a wide-angle X-ray diffraction result of the Al alloy film when it is heated at room temperature in the electrode of FIG 6 illustrated structure is formed. 9 Fig. 12 is a graph illustrating a wide-angle X-ray diffraction result of the Al alloy film when exposed to the high-temperature X-ray diffraction result in the electrode 6 illustrated structure is formed.

Wie in den 8 und 9 veranschaulicht ist, erscheinen bei beiden Filmbildungen bei Zimmertemperatur oder bei einer hohen Temperatur Spitzen (der in 8 veranschaulichte Abschnitt P und der in 9 veranschaulichte Abschnitt Q) in einer (110)-Ebene ((220)-Ebene) des Al-Legierungs-Films 1cc. Deshalb ist ersichtlich, dass die (110)-Ebene ((220)-Ebene) zuerst gezüchtet wird.As in the 8th and 9 In both film formations at room temperature or at a high temperature, peaks (shown in FIG 8th illustrated section P and the in 9 illustrated portion Q) in a (110) plane ((220) plane) of the Al alloy film 1cc , Therefore, it can be seen that the (110) plane ((220) plane) is grown first.

Zusätzlich ist 10 eine graphische Darstellung, die eine TEM-Photographie der Struktur des Al-Legierungs-Films nach einem Leistungszyklustest in der Elektrode des Halbleiter-Chips gemäß der Ausführungsform der Erfindung veranschaulicht. 11 ist eine graphische Darstellung, die eine TEM-Photographie einer säulenförmigen Kristallstruktur des Al-Legierungs-Films nach dem Leistungszyklustest in der Elektrode des Halbleiter-Chips gemäß der Ausführungsform der Erfindung veranschaulicht.In addition is 10 12 is a graph illustrating a TEM photograph of the structure of the Al alloy film after a power cycle test in the electrode of the semiconductor chip according to the embodiment of the invention. 11 Fig. 12 is a graph illustrating a TEM photograph of a columnar crystal structure of the Al alloy film after the power cycle test in the electrode of the semiconductor chip according to the embodiment of the invention.

Wie in 10 veranschaulicht ist, ist ersichtlich, dass die intermetallische Verbindung 1cf selbst nach dem Leistungszyklustest an mehreren Stellen in einem speziellen Zustand von etwa 100 nm in dem Halbleitersubstrat in dem Al-Legierungs-Film 1cc verteilt ist. Diese Verteilung ist die gleiche wie die Struktur des Al-Legierungs-Films 1cc vor dem Leistungszyklustest. Deshalb kann bestimmt werden, dass es durch den Leistungszyklustest keine strukturelle Änderung in dem Al-Legierungs-Film 1cc gibt.As in 10 is illustrated, it can be seen that the intermetallic compound 1cf even after the power cycle test at a plurality of locations in a specific state of about 100 nm in the semiconductor substrate in the Al alloy film 1cc is distributed. This distribution is the same as the structure of the Al alloy film 1cc before the power cycle test. Therefore, it can be determined that there is no structural change in the Al alloy film by the power cycle test 1cc gives.

Zusätzlich kann der säulenförmige Al-Kristall 1cd sogar nach dem Leistungszyklustest gefunden werden, wie in 11 veranschaulicht ist. Es kann bestimmt werden, dass es keinen Fortschritt (kein Wachstum) eines Risses oder keine strukturelle Änderung gibt. In addition, the columnar Al crystal 1cd even be found after the power cycle test, as in 11 is illustrated. It can be determined that there is no progress (no growth) of a crack or no structural change.

Gemäß dem Halbleiter-Chip 1 dieser Ausführungsform gibt es in der Metallstruktur des Al-Legierungs-Films 1cc der Stirnflächenelektrode 1c Korngrenzen mit einer hohen Dichte entlang einer Richtung senkrecht zu dem Al-Legierungs-Film 1cc (der Dickenrichtung Z des Al-Legierungs-Films 1cc). Die intermetallische Verbindung 1cf aus Al3Ta ist an mehreren Stellen an der Al-Kristallkorngrenze 1ce abgeschieden.According to the semiconductor chip 1 This embodiment is in the metal structure of the Al alloy film 1cc the face electrode 1c Grain boundaries with a high density along a direction perpendicular to the Al alloy film 1cc (the thickness direction Z of the Al alloy film 1cc ). The intermetallic compound 1cf Al 3 Ta is at several points on the Al crystal grain boundary 1ce deposited.

Selbst wenn durch die Wärmebeanspruchung von einem Draht eine Scherung des Al-Kristalls oder ein Riss auftreten, kann bei dieser Konfiguration das Wachstum der Kristallscherung und des Risses entlang einer horizontalen Richtung (einer Oberflächenrichtung der Stirnflächenelektrode 1c) durch den säulenförmigen Al-Kristall 1cd aufgehalten werden.Even if thermal stress of a wire causes shearing of the Al crystal or a crack, in this configuration, the growth of the crystal shearing and the crack along a horizontal direction (a surface direction of the end surface electrode 1c ) through the columnar Al crystal 1cd to get stopped.

Im Ergebnis ist eine Metallermüdung schwierig zu verursachen und ist die Bondfestigkeit zwischen der Stirnflächenelektrode 1c des Halbleiter-Chips 1 und dem Draht vergrößert. Deshalb ist es möglich, eine Lebensdauer des Halbleiter-Chips 1 bei einer Leistungszyklusbewertung zu verlängern.As a result, metal fatigue is difficult to cause and is the bonding strength between the end surface electrode 1c of the semiconductor chip 1 and the wire is enlarged. Therefore, it is possible to have a lifetime of the semiconductor chip 1 at a performance cycle assessment.

Zusätzlich enthält die Stirnflächenelektrode 1c, an die der Draht gebondet ist, einen Barrierenmetallfilm (einen Metallfilm) 1u an der unteren Schicht des Al-Legierungs-Films 1cc, wie in 5 veranschaulicht ist. Mit anderen Worten, in der Stirnflächenelektrode 1c ist ein Barrierenmetallfilm 1u zwischen dem Al-Legierungs-Film 1cc und dem Zwischenschicht-Isolierfilm (dem SiO2-Film) 1r ihrer unteren Schicht ausgebildet. Der Barrierenmetallfilm 1u ist z. B. ein laminierter Film, in dem ein TiN-Film auf einem Ti-Film ausgebildet ist.In addition, the end surface electrode contains 1c to which the wire is bonded, a barrier metal film (a metal film) 1u at the lower layer of the Al alloy film 1cc , as in 5 is illustrated. In other words, in the face electrode 1c is a barrier metal film 1u between the Al alloy film 1cc and the interlayer insulating film (the SiO 2 film) 1r formed their lower layer. The barrier metal film 1u is z. B. a laminated film in which a TiN film is formed on a Ti film.

In dieser Weise ist an der Stirnflächenelektrode 1c, wie z. B. der Gate-Elektrode 1ca und der Source-Elektrode 1cb, der Barrierenmetallfilm 1u zwischen dem Al-Legierungs-Film 1cc und dem Zwischenschicht-Isolierfilm 1r ausgebildet. Deshalb kann eine Korrosion (ein Ausfließen) zu dem AI-Substrat gestoppt werden. Es ist möglich, einen elektrischen Defekt des Transistors 1n zu verhindern. Als Nächstes wird ein Leistungsmodul dieser Ausführungsform beschrieben.In this way is at the end surface electrode 1c , such as B. the gate electrode 1ca and the source electrode 1cb , the barrier metal film 1u between the Al alloy film 1cc and the interlayer insulating film 1r educated. Therefore, corrosion (leakage) to the Al substrate can be stopped. It is possible an electrical defect of the transistor 1n to prevent. Next, a power module of this embodiment will be described.

12 ist eine Querschnittsansicht, die ein Beispiel der Struktur des Leistungsmoduls gemäß der Ausführungsform der Erfindung veranschaulicht. 13 ist eine Querschnittsansicht, die die Hauptteile der Struktur des Leistungsmoduls gemäß der Ausführungsform der Erfindung teilweise veranschaulicht. 12 FIG. 12 is a cross-sectional view illustrating an example of the structure of the power module according to the embodiment of the invention. FIG. 13 FIG. 12 is a cross-sectional view partially illustrating the main parts of the structure of the power module according to the embodiment of the invention. FIG.

Ein Leistungsmodul 10 dieser Ausführungsform ist z. B. ein Halbleitermodul, das in einem Eisenbahnfahrzeug oder in einem Kraftfahrzeug angebracht ist.A power module 10 this embodiment is z. B. a semiconductor module, which is mounted in a railway vehicle or in a motor vehicle.

Es wird die Konfiguration des Leistungsmoduls 10 beschrieben. Das Leistungsmodul 10 erhält mehrere isolierende Substrate (Substrate) 5, um den Halbleiter-Chip 1 dieser Ausführungsform zu stützen. Die mehreren Halbleiter-Chips 1 sind an jedem der mehreren isolierenden Substrate 5 angebracht. Das isolierende Substrat 5 ist z. B. aus einem Keramikwerkstoff hergestellt. Ferner enthält jeder der mehreren Halbleiter-Chips 1 die Hauptfläche 1a, die Rückfläche 1b auf der entgegengesetzten Seite der Hauptfläche 1a und das Halbleitersubstrat 1k aus SiC, wie in 3 veranschaulicht ist. Mit anderen Worten, der Halbleiter-Chip 1 ist ein Leistungshalbleiter-Chip aus SiC. Zusätzlich ist an der Hauptfläche 1a jedes der mehreren Halbleiter-Chips 1 die Stirnflächenelektrode 1c ausgebildet, die den Al-Legierungs-Film 1cc aufweist, der den in 7 veranschaulichten säulenförmigen Al-Kristall 1cd enthält. Zusätzlich enthält der Al-Legierungs-Film 1cc ein Metall mit hohem Schmelzpunkt. Das Metall mit hohem Schmelzpunkt enthält z. B. irgendeines aus Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr und Pt. Ferner ist in jedem der mehreren Halbleiter-Chips 1 die intermetallische Verbindung 1cf, die aus dem Metall mit hohem Schmelzpunkt und dem AI hergestellt ist, in dem Al-Legierungs-Film 1cc der Stirnflächenelektrode 1c abgeschieden.It will be the configuration of the power module 10 described. The power module 10 obtains several insulating substrates (substrates) 5 to the semiconductor chip 1 to support this embodiment. The multiple semiconductor chips 1 are on each of several insulating substrates 5 appropriate. The insulating substrate 5 is z. B. made of a ceramic material. Further, each of the plurality of semiconductor chips includes 1 the main surface 1a , the back surface 1b on the opposite side of the main surface 1a and the semiconductor substrate 1k from SiC, as in 3 is illustrated. In other words, the semiconductor chip 1 is a power semiconductor chip made of SiC. In addition, on the main surface 1a each of the multiple semiconductor chips 1 the face electrode 1c formed the Al alloy film 1cc having the in 7 illustrated columnar Al crystal 1cd contains. In addition, the Al alloy film contains 1cc a metal with a high melting point. The high melting point metal contains e.g. Any of Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr and Pt. Further, in each of the plurality of semiconductor chips 1 the intermetallic compound 1cf which is made of the high melting point metal and the Al, in the Al alloy film 1cc the face electrode 1c deposited.

Dann ist jeder der mehreren Halbleiter-Chips 1 an einer Cu-Elektrode 5c angebracht, die ein an einer Oberseite 5a des isolierenden Substrats 5 ausgebildeter Verdrahtungsabschnitt ist, und durch einen Die-Bondwerkstoff, wie z. B. gesintertes Cu (ein gesintertes Metall) 3, angebracht. Mit anderen Worten, die Rückfläche 1b des Halbleiter-Chips 1 und die Cu-Elektrode 5c der Oberseite 5a des isolierenden Substrats 5 sind durch das gesinterte Cu 3 gebondet.Then each of the multiple semiconductor chips 1 on a Cu electrode 5c attached, the one on top 5a of the insulating substrate 5 trained wiring section, and by a die-bonding material, such. B. sintered Cu (a sintered metal) 3, attached. In other words, the back surface 1b of the semiconductor chip 1 and the Cu electrode 5c the top 5a of the insulating substrate 5 are through the sintered Cu 3 bonded.

Zusätzlich ist jeder der mehreren Halbleiter-Chips 1 durch einen Al-Draht (ein leitfähiges Element) 11 mit der anderen Cu-Elektrode 5c des isolierenden Substrats 5 elektrisch verbunden. Zu diesem Zeitpunkt sind in jedem der mehreren Halbleiter-Chips 1 der Al-Legierungs-Film 1cc der Stirnflächenelektrode 1c jedes Halbleiter-Chips 1 und der Al-Draht 11 elektrisch verbunden.In addition, each of the plurality of semiconductor chips 1 by an Al wire (a conductive member) 11 with the other Cu electrode 5c of the insulating substrate 5 electrically connected. At this time, in each of the multiple semiconductor chips 1 the Al alloy film 1cc the face electrode 1c every semiconductor chip 1 and the Al wire 11 electrically connected.

Ferner ist jedes der mehreren isolierenden Substrate 5 ein Substrat, das z. B. aus einem Keramikwerkstoff ausgebildet ist.Further, each of the plurality of insulating substrates 5 a substrate, the z. B. is formed of a ceramic material.

Zusätzlich ist jedes der mehreren isolierenden Substrate 5 durch ein Lot 2 an einer Basisplatte 4 angebracht. Mit anderen Worten, eine Unterseite 5b jedes der mehreren isolierenden Substrate 5 ist durch das Lot 2 an die Basisplatte 4 gebondet. Ferner ist die Basisplatte 4 z. B. eine Ni-plattierte Cu-Platte. In addition, each of the plurality of insulating substrates 5 through a lot 2 on a base plate 4 appropriate. In other words, a bottom 5b each of the multiple insulating substrates 5 is through the lot 2 to the base plate 4 bonded. Further, the base plate 4 z. For example, a Ni-plated Cu plate.

Zusätzlich sind eine Cu-Sammelschiene (ein P-Hauptanschluss) 6, eine Cu-Sammelschiene (ein N-Hauptanschluss) 7 und eine Cu-Sammelschiene (ein AC-Hauptanschluss) 8 als die Leitungsanschlüsse in dem Leistungsmodul 10 vorgesehen. Mit anderen Worten, die Cu-Sammelschienen 6, 7 und 8 sind mit jeder an der Oberseite 5a des isolierenden Substrats 5 ausgebildeten Cu-Elektrode 5c elektrisch verbunden und sind z. B. zwischen den isolierenden Substraten 5 elektrisch verbunden oder werden als ein äußerer Verbindungsanschluss zur Außenseite des Moduls verwendet.In addition, a Cu bus bar (a P main terminal) 6, a Cu bus bar (an N main terminal) 7, and a Cu bus bar (an AC main terminal) 8 are the lead terminals in the power module 10 intended. In other words, the copper busbars 6 . 7 and 8th are with everyone at the top 5a of the insulating substrate 5 formed Cu electrode 5c electrically connected and z. B. between the insulating substrates 5 electrically connected or used as an external connection terminal to the outside of the module.

Dann sind die Teile (die inneren Abschnitte) der mehreren isolierenden Substrate 5, die mehreren Halbleiter-Chips 1, die mehreren Al-Drähte 11 und die Cu-Sammelschienen 6, 7 und 8 durch ein Gehäuse 12 bedeckt. Das Gehäuse 12 ist z. B. aus einem Harz hergestellt und an dem isolierenden Substrat 5 befestigt.Then, the parts (the inner portions) of the plurality of insulating substrates 5 containing multiple semiconductor chips 1 containing several Al wires 11 and the Cu busbars 6 . 7 and 8th through a housing 12 covered. The housing 12 is z. B. made of a resin and on the insulating substrate 5 attached.

Ferner ist ein Harz 9, das ein Gel, wie z. B. Silikon, ist, in den inneren Abschnitt des Gehäuses 12 gefüllt. Die Teile (der innerer Abschnitt) der mehreren isolierenden Substrate 5, die mehreren Halbleiter-Chips 1, die mehreren Al-Drähte 11 und die Cu-Sammelschienen 6, 7 und 8 sind durch das Harz 9 abgedichtet.Further, a resin 9 containing a gel, such as As silicone is, in the inner portion of the housing 12 filled. The parts (the inner portion) of the plurality of insulating substrates 5 containing multiple semiconductor chips 1 containing several Al wires 11 and the Cu busbars 6 . 7 and 8th are through the resin 9 sealed.

Ferner sind die anderen Teile der Cu-Sammelschienen 6, 7 und 8 von dem Gehäuse 12 als ein äußerer Verbindungsanschluss zur Außenseite freigelegt.Further, the other parts are the Cu busbars 6 . 7 and 8th from the case 12 exposed as an external connection terminal to the outside.

Hier veranschaulicht 13 schematisch einen Verbindungszustand von dem Halbleiter-Chip 1 mit der Basisplatte 4 an dem in 12 veranschaulichten Leistungsmodul 10. Spezifisch ist der Al-Legierungs-Film 1cc der Stirnflächenelektrode 1c des Halbleiter-Chips 1 mit dem Al-Draht 11 elektrisch verbunden. Dann ist der Halbleiter-Chip 1 durch das gesinterte Cu 3, das ein gesintertes Metall ist, an der Cu-Elektrode 5c (einem Verdrahtungsabschnitt des isolierenden Substrats 5) angebracht. Ferner kann das gesinterte Metall, das als ein Die-Bondwerkstoff des Halbleiter-Chips 1 verwendet wird, anders als das gesinterte Cu 3 ein gesintertes Ag sein.Illustrated here 13 schematically a connection state of the semiconductor chip 1 with the base plate 4 at the in 12 illustrated power module 10 , Specific is the Al alloy film 1cc the face electrode 1c of the semiconductor chip 1 with the Al wire 11 electrically connected. Then the semiconductor chip 1 through the sintered Cu 3 , which is a sintered metal, on the Cu electrode 5c (a wiring portion of the insulating substrate 5 ) appropriate. Further, the sintered metal serving as a die-bonding material of the semiconductor chip 1 is used, unlike the sintered Cu 3 be a sintered Ag.

Dann ist das isolierende Substrat 5 mit dem angebrachten Halbleiter-Chip 1 durch das Lot 2 an der Basisplatte 4 angebracht. Als Nächstes wird das Zusammenbauen des Leistungsmoduls 10 dieser Ausführungsform beschrieben. 14 ist ein Ablaufplan, der ein Beispiel eines Herstellungsverfahrens des in 12 veranschaulichten Leistungsmoduls veranschaulicht.Then the insulating substrate 5 with the attached semiconductor chip 1 through the lot 2 on the base plate 4 appropriate. Next is assembling the power module 10 this embodiment described. 14 FIG. 13 is a flowchart showing an example of a manufacturing process of the in 12 illustrated power module illustrates.

Zuerst wird der Halbleiter-Chip 1, der mit der Stirnflächenelektrode 1c ausgebildet ist, die den Al-Legierungs-Film 1cc aufweist, in dem das Metall mit hohem Schmelzpunkt enthalten ist, hergestellt, wie in 3 veranschaulicht ist. Andererseits wird das isolierende Substrat 5, wo die Cu-Elektrode 5c (der Verdrahtungsabschnitt) sowohl auf der Vorderseite als auch auf der Rückseite ausgebildet ist, an einer Sollstelle hergestellt.First, the semiconductor chip 1 that with the face electrode 1c is formed, which is the Al alloy film 1cc in which the high melting point metal is contained is prepared as in 3 is illustrated. On the other hand, the insulating substrate becomes 5 where the Cu electrode 5c (The wiring portion) is formed on both the front and on the back, made at a target location.

Der Halbleiter-Chip 1 enthält hier die Hauptfläche 1a und die Rückfläche 1b und enthält das Halbleitersubstrat 1k aus SiC, wie in 3 veranschaulicht ist. Dann ist das Metall mit hohem Schmelzpunkt z. B. irgendeines aus Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr und Pt. Zusätzlich enthält der Al-Legierungs-Film 1cc den säulenförmigen Al-Kristall lcd, wie in 7 veranschaulicht ist. Ferner wird in dem Al-Legierungs-Film 1cc in jedem der Halbleiter-Chips 1 die intermetallische Verbindung 1cf, die aus dem Metall mit hohem Schmelzpunkt und dem Al hergestellt ist, in dem Al-Legierungs-Film 1cc der Stirnflächenelektrode 1c abgeschieden.The semiconductor chip 1 contains here the main surface 1a and the back surface 1b and contains the semiconductor substrate 1k from SiC, as in 3 is illustrated. Then the metal with high melting point z. Any of Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr and Pt. In addition, the Al alloy film contains 1cc the columnar Al crystal lcd, as in 7 is illustrated. Further, in the Al alloy film 1cc in each of the semiconductor chips 1 the intermetallic compound 1cf which is made of the high melting point metal and the Al in the Al alloy film 1cc the face electrode 1c deposited.

Als Nächstes wird im Schritt S1 nach 14 ein Befestigen des Chips implementiert. Hier wird der Halbleiter-Chip 1, in dem die Stirnflächenelektrode 1c, die den Al-Legierungs-Film 1cc enthält, der das Metall mit hohem Schmelzpunkt enthält, an der Hauptfläche 1a vorgesehen ist, an der Cu-Elektrode 5c (dem Verdrahtungsabschnitt) angebracht, die an der Oberseite 5a des isolierenden Substrats 5 vorgesehen ist. Gleichzeitig wird das gesinterte Cu 3 als der Die-Bondwerkstoff verwendet. Mit anderen Worten, der Halbleiter-Chip 1 wird durch das gesinterte Cu 3 durch Erwärmen und Belasten an dem isolierenden Substrat 5 angebracht.Next will be in step S1 to 14 implemented a fixing of the chip. Here is the semiconductor chip 1 in which the end surface electrode 1c showing the Al alloy movie 1cc containing the high melting point metal on the major surface 1a is provided on the Cu electrode 5c (the wiring section) attached to the top 5a of the insulating substrate 5 is provided. At the same time, the sintered Cu 3 used as the die bonding material. In other words, the semiconductor chip 1 is replaced by the sintered Cu 3 by heating and loading on the insulating substrate 5 appropriate.

Nach der Chip-Befestigung wird ein im Schritt S2 nach 14 veranschaulichtes Drahtbonden implementiert. Hier wird die Stirnflächenelektrode 1c des Halbleiter-Chips 1 durch einen Al-Draht (ein leitfähiges Element) 11 mit der Cu-Elektrode 5c des isolierenden Substrats 5 elektrisch verbunden.After the chip attachment becomes one in the step S2 to 14 illustrated wire bonding implemented. Here is the face electrode 1c of the semiconductor chip 1 by an Al wire (a conductive member) 11 with the Cu electrode 5c of the insulating substrate 5 electrically connected.

Ausführlich wird in jedem der mehreren Halbleiter-Chips 1 der Al-Legierungs-Film 1cc der Stirnflächenelektrode 1c des in 3 veranschaulichten Halbleiter-Chips 1 unter Verwendung des Al-Drahtes 11 mit der Cu-Elektrode 5c der Oberseite 5a des in 12 veranschaulichten isolierenden Substrats 5 elektrisch verbunden.In detail, in each of the several semiconductor chips 1 the Al alloy film 1cc the face electrode 1c of in 3 illustrated semiconductor chips 1 using the Al wire 11 with the Cu electrode 5c the top 5a of in 12 illustrated insulating substrate 5 electrically connected.

Nach dem Drahtbonden wird ein im Schritt S3 nach 14 veranschaulichtes Bonden des isolierenden Substrats implementiert. Hier wird jedes auf das isolierende Substrat 5 drahtgebondete isolierende Substrat 5 durch das Lot 2 an die Basisplatte gebondet. Zu diesem Zeitpunkt wird das Lot 2 auf eine Temperatur erwärmt, die so tief ist, dass das bei der Chip-Befestigung verwendete gesinterte Cu 3 nicht geschmolzen wird, wobei auf das isolierende Substrat 5 ein Druck ausgeübt wird, so dass das isolierende Substrat 5 an die Basisplatte 4 gebondet wird.After wire bonding becomes one in step S3 to 14 illustrated bonding of the insulating substrate implemented. Everybody gets up here the insulating substrate 5 wire-bonded insulating substrate 5 through the lot 2 bonded to the base plate. At this time, the lot becomes 2 heated to a temperature that is so deep that the sintered Cu used in the chip attachment 3 is not melted, taking on the insulating substrate 5 a pressure is applied, leaving the insulating substrate 5 to the base plate 4 is bonded.

Nach dem Bonden des isolierenden Substrats wird ein im Schritt S4 nach 14 veranschaulichtes Zwischensubstrat-Drahtbonden implementiert. Hier werden die Cu-Elektroden 5c der benachbarten isolierenden Substrate 5 drahtgebondet, während dies in der Zeichnung nicht veranschaulicht ist. Das Verfahren des Drahtbondens ist zu dem Drahtbonden des Schrittes S2 ähnlich. Ferner wird jede der Cu-Sammelschienen 6, 7 und 8 an der Cu-Elektrode 5c eines gewünschten isolierenden Substrats 5 durch Ultraschallkompression befestigt.After bonding the insulating substrate becomes a step S4 to 14 illustrated intermediate substrate wire bonding implemented. Here are the Cu electrodes 5c the adjacent insulating substrates 5 wire bonded, while this is not illustrated in the drawing. The method of wire bonding is to wire bonding the step S2 similar. Further, each of the Cu bus bars becomes 6 . 7 and 8th at the Cu electrode 5c a desired insulating substrate 5 attached by ultrasonic compression.

Nach dem Zwischensubstrat-Drahtbonden wird eine im Schritt S5 nach 14 veranschaulichte Gehäusebefestigung implementiert. Hier wird das Gehäuse 12 an die Basisplatte 4 gebondet, um die Teile (die inneren Abschnitte) der mehreren isolierenden Substrate 5, die mehreren Halbleiter-Chips 1, die mehreren Al-Drähte 11 und die Cu-Sammelschienen 6, 7 und 8 zu bedecken. Zu diesem Zeitpunkt wird das Gehäuse 12 an der Basisplatte 4 befestigt, so dass die anderen Abschnitte der Cu-Sammelschienen 6, 7 und 8 von dem Gehäuse 12 als die äußeren Verbindungsanschlüsse vorstehen. Ferner wird das Gehäuse 12 z. B. in einer aus einem Harz hergestellten Kastenform gebildet.After the inter-substrate wire bonding, one in step S5 to 14 illustrated case mount implemented. Here is the case 12 to the base plate 4 bonded to the parts (the inner sections) of the multiple insulating substrates 5 containing multiple semiconductor chips 1 containing several Al wires 11 and the Cu busbars 6 . 7 and 8th to cover. At this time, the case becomes 12 on the base plate 4 attached, leaving the other sections of the copper busbars 6 . 7 and 8th from the case 12 protrude as the outer connection terminals. Further, the housing becomes 12 z. B. formed in a box shape made of a resin.

Nach der Gehäusebefestigung wird ein im Schritt S6 nach 14 veranschaulichtes Einfüllen eines Harzes implementiert. Hier wird verursacht, dass das Harz 9 von einem (nicht veranschaulichten) Loch, das in dem Gehäuse 12 vorgesehen ist, in das Gehäuse 12 fließt, so dass das Gehäuse 12 mit dem Harz 9 gefüllt wird. Deshalb werden die Teile (die inneren Abschnitte) der mehreren isolierenden Substrate 5, die mehreren Halbleiter-Chips 1, die mehreren Al-Drähte 11 und die Cu-Sammelschienen 6, 7 und 8 mit dem Harz 9 abgedichtet. Ferner stehen die anderen Teile der Cu-Sammelschienen 6, 7 und 8 als die äußeren Verbindungsanschlüsse des Leistungsmoduls 10 vor dem Gehäuse 12 vor. Schließlich ist das Zusammenbauen des Leistungsmoduls 10 abgeschlossen.After attaching the housing, an in step S6 to 14 illustrated filling of a resin implemented. Here it is caused that the resin 9 from a hole (not shown) in the housing 12 is provided in the housing 12 flows, leaving the case 12 with the resin 9 is filled. Therefore, the parts (inner portions) of the plurality of insulating substrates become 5 containing multiple semiconductor chips 1 containing several Al wires 11 and the Cu busbars 6 . 7 and 8th with the resin 9 sealed. The other parts of the copper busbars are also located 6 . 7 and 8th as the external connection terminals of the power module 10 in front of the case 12 in front. Finally, assembling the power module 10 completed.

Als Nächstes werden die Wirkungen des Leistungsmoduls 10 dieser Ausführungsform beschrieben. 15 ist eine graphische Darstellung, die die Ergebnisse des Leistungszyklustests des Leistungsmoduls gemäß der Ausführungsform der Erfindung veranschaulicht. In 15 veranschaulicht eine gestrichelte Linie A ein Testergebnis als ein Vergleichsbeispiel in einem Zustand, in dem der Halbleiter-Chip unter Verwendung eines Lots gebondet ist, der Al-Draht 13 gebondet ist und der Al-Legierungs-Film, der kein Metall mit hohem Schmelzpunkt enthält, als eine Elektrode angewendet wird. Andererseits veranschaulicht eine durchgezogene Linie B ein Testergebnis in einem Zustand, in dem der Halbleiter-Chip unter Verwendung des gesinterten Cu gebondet ist, ein hochfester Al-Draht gebondet ist und der Al-Legierungs-Film, der ein Metall mit hohem Schmelzpunkt enthält, als eine Elektrode angewendet wird. Ferner gibt der hochfeste AI-Draht einen Al-Draht an, der ein Metall mit hohem Schmelzpunkt enthält.Next are the effects of the power module 10 this embodiment described. 15 Fig. 12 is a graph illustrating the results of the power cycle test of the power module according to the embodiment of the invention. In 15 1, a broken line A shows a test result as a comparative example in a state in which the semiconductor chip is bonded using a solder, the Al wire 13 is bonded and the Al alloy film containing no high melting point metal is used as an electrode. On the other hand, a solid line B illustrates a test result in a state in which the semiconductor chip is bonded using the sintered Cu, a high-strength Al wire is bonded, and the Al alloy film containing a high-melting point metal an electrode is applied. Further, the high strength Al wire indicates an Al wire containing a high melting point metal.

Gemäß 15 kann in einem Fall, in dem die Elektrode, die konfiguriert ist, so dass sie den Al-Legierungs-Film 1cc enthält, der ein Metall mit hohem Schmelzpunkt enthält, wie die Stirnflächenelektrode 1c des Halbleiter-Chips 1 dieser Ausführungsform verwendet wird, die Lebensdauer (die Anzahl der Zyklen des Leistungszyklustestes) des Leistungsmoduls 10 im Ergebnis des Leistungszyklustests etwa zehnmal erweitert werden.According to 15 may be in a case where the electrode is configured so that it has the Al alloy film 1cc containing a high melting point metal such as the face electrode 1c of the semiconductor chip 1 This embodiment uses the life (the number of cycles of the power cycle test) of the power module 10 as a result of the performance cycle test be extended about ten times.

Mit anderen Worten, in dem in dem Leistungsmodul 10 eingebauten Halbleiter-Chip 1 sind die Korngrenzen mit einer hohen Dichte in einer Richtung (der Dickenrichtung Z des Al-Legierungs-Films 1cc) senkrecht zu dem Al-Legierungs-Film 1cc in einer Metallstruktur des Al-Legierungs-Films 1cc der Stirnflächenelektrode 1c vorhanden. Ferner wird die intermetallische Verbindung 1cf aus Al3Ta an mehreren Stellen an der Al-Kristallkorngrenze 1ce abgeschieden.In other words, in the power module 10 built-in semiconductor chip 1 are the grain boundaries having a high density in one direction (the thickness direction Z of the Al alloy film) 1cc ) perpendicular to the Al alloy film 1cc in a metal structure of the Al alloy film 1cc the face electrode 1c available. Furthermore, the intermetallic compound 1cf of Al 3 Ta at several points on the Al crystal grain boundary 1ce deposited.

Bei dieser Konfiguration kann das Wachstum der Kristallscherung und des Risses entlang einer horizontalen Richtung (einer Oberflächenrichtung der Stirnflächenelektrode 1c) durch den säulenförmigen Al-Kristall 1cd aufgehalten werden, selbst wenn durch die Wärmebeanspruchung von dem Al-Draht 11 eine Scherung des Al-Kristalls und ein Riss auftreten.In this configuration, the growth of the crystal shearing and the crack along a horizontal direction (a surface direction of the end surface electrode 1c) through the columnar Al crystal 1cd be stopped even if by the thermal stress of the Al wire 11 a shearing of the Al crystal and a crack occur.

Im Ergebnis ist es schwierig, eine Metallermüdung zu verursachen, wobei die Bondfestigkeit zwischen der Stirnflächenelektrode 1c des Halbleiter-Chips 1 und dem Al-Draht 11 vergrößert ist. Deshalb ist es möglich, eine Lebensdauer des Leistungsmoduls 10 in einer Leistungszyklusbewertung auszudehnen.As a result, it is difficult to cause metal fatigue, and the bonding strength between the end surface electrode 1c of the semiconductor chip 1 and the Al wire 11 is enlarged. Therefore it is possible to have a lifetime of the power module 10 in a performance cycle assessment.

Weil ein gesintertes Metall, wie z. B. das gesinterte Cu 3, als ein Die-Bondwerkstoff des Halbleiter-Chips 1 in dem Leistungsmodul 10 verwendet wird, wird zusätzlich das gesinterte Metall starr, wobei es einen hohen Wärmewiderstand aufweist. Deshalb kann die Bondfestigkeit des Halbleiter-Chips 1 vergrößert werden. Bei dieser Konfiguration ist es möglich, eine lange Lebensdauer des Leistungsmoduls 10 zu erreichen.Because a sintered metal, such. B. the sintered Cu 3 , as a die-bonding material of the semiconductor chip 1 in the power module 10 In addition, the sintered metal becomes rigid, having high heat resistance. Therefore, the bonding strength of the semiconductor chip 1 be enlarged. In this configuration it is possible, a long life of the power module 10 to reach.

Als Nächstes wird eine Modifikation dieser Ausführungsform beschrieben. 16 ist eine Querschnittsansicht, die die Hauptteile der Struktur des Leistungsmoduls gemäß der Modifikation der Ausführungsform der Erfindung teilweise veranschaulicht.Next, a modification of this embodiment will be described. 16 FIG. 12 is a cross-sectional view partially illustrating the main parts of the structure of the power module according to the modification of the embodiment of the invention. FIG.

In der Modulstruktur der in 16 veranschaulichten Modifikation ist ein Ni-Film 1y an der oberen Schicht des Al-Legierungs-Films 1cc in dem Halbleiter-Chip 1 ausgebildet. Mit anderen Worten, der Ni-Film 1y ist auf den Al-Legierungs-Film 1cc an der Stirnflächenelektrode 1c des Halbleiter-Chips 1 laminiert.In the module structure of in 16 illustrated modification is a Ni film 1y on the upper layer of the Al alloy film 1cc in the semiconductor chip 1 educated. In other words, the Ni movie 1y is on the Al alloy movie 1cc at the end surface electrode 1c of the semiconductor chip 1 laminated.

Bei dieser Konfiguration kann die Bondfestigkeit zwischen dem Al-Draht 11 und der Stirnflächenelektrode 1c noch mehr vergrößert sein. Ni ist ein Metall mit hohem Schmelzpunkt und verursacht kaum, dass ein Riss in der horizontalen Richtung wächst, weil ein Kristallkorn kaum groß wird. Deshalb kann die Bondfestigkeit zwischen dem Al-Draht 11 und der Stirnflächenelektrode 1c durch das Laminieren des Ni-Films 1y auf den Al-Legierungs-Film 1cc vergrößert werden.In this configuration, the bonding strength between the Al wire 11 and the end surface electrode 1c be even more enlarged. Ni is a high melting point metal and hardly causes a crack to grow in the horizontal direction because a crystal grain hardly becomes large. Therefore, the bonding strength between the Al wire 11 and the end surface electrode 1c by laminating the Ni film 1y on the Al alloy film 1cc be enlarged.

Zusätzlich ist in der Modulstruktur der in 16 veranschaulichten Modifikation die Drain-Elektrode 1m (die Rückflächenelektrode) an der Rückfläche 1b des Halbleiter-Chips 1 ausgebildet. Die Drain-Elektrode 1m enthält den in 3 veranschaulichten Al-Legierungs-Film 1cc, in dem ein Metall mit hohem Schmelzpunkt enthalten ist. Mit anderen Worten, sogar in der Drain-Elektrode 1m (den Rückflächenelektroden) ähnlich zu der Stirnflächenelektrode 1c enthält die Drain-Elektrode 1m den Al-Legierungs-Film 1cc, wobei der Al-Legierungs-Film 1cc so strukturiert ist, dass er den säulenförmigen Al-Kristall 1cd enthält, wie in 6 veranschaulicht ist.Additionally, in the module structure, the in 16 illustrated modification, the drain electrode 1m (the back surface electrode) on the back surface 1b of the semiconductor chip 1 educated. The drain electrode 1m contains the in 3 illustrated Al alloy film 1cc which contains a high melting point metal. In other words, even in the drain electrode 1m (the back surface electrodes) similar to the end surface electrode 1c contains the drain electrode 1m the Al alloy film 1cc where the Al alloy film 1cc is structured so that it is the columnar Al crystal 1cd contains, as in 6 is illustrated.

Bei dieser Konfiguration kann sogar in der Drain-Elektrode 1m (der Rückflächenelektrode) ähnlich zu der Stirnflächenelektrode 1c das Wachstum des Risses in der horizontalen Richtung (der Oberflächenrichtung der Drain-Elektrode 1m) durch den säulenförmigen Al-Kristall 1cd aufgehalten werden, wenn ein Riss in der Drain-Elektrode 1m auftritt.With this configuration, even in the drain electrode 1m (the back surface electrode) similar to the end surface electrode 1c the growth of the crack in the horizontal direction (the surface direction of the drain electrode 1m) through the columnar Al crystal 1cd be stopped when a crack in the drain electrode 1m occurs.

Im Ergebnis ist es schwierig, eine Metallermüdung zu verursachen, wobei die Bondfestigkeit der Drain-Elektrode 1m des Halbleiter-Chips 1 vergrößert ist. Deshalb ist es möglich, eine Lebensdauer des Halbleiter-Chips 1 in einer Leistungszyklusbewertung auszudehnen.As a result, it is difficult to cause metal fatigue, and the bonding strength of the drain electrode 1m of the semiconductor chip 1 is enlarged. Therefore, it is possible to have a lifetime of the semiconductor chip 1 in a performance cycle assessment.

Zusätzlich ist in der in 16 veranschaulichten Modulstruktur der Ni-Film 1y auf der Oberfläche (der unteren Schicht) der Drain-Elektrode (der Rückflächenelektrode) 1m, die den Al-Legierungs-Film 1cc des säulenförmigen Al-Kristalls 1cd enthält, laminiert und ausgebildet.In addition, in the in 16 illustrated module structure of the Ni film 1y on the surface (the lower layer) of the drain electrode (the back surface electrode) 1m showing the Al alloy movie 1cc of the columnar Al crystal 1cd contains, laminated and formed.

Bei dieser Konfiguration kann eine Bondkraft bezüglich des gesinterten Cu 3 (eines Die-Bondwerkstoffs) vergrößert werden und kann eine längere Lebensdauer des Leistungsmoduls 10 erreicht werden. Als Nächstes wird eine Anwendung dieser Ausführungsform beschrieben.In this configuration, a bonding force with respect to the sintered Cu 3 (a die-bond material) and can prolong the life of the power module 10 be achieved. Next, an application of this embodiment will be described.

17 ist eine Seitenansicht, die ein Eisenbahnfahrzeug teilweise veranschaulicht, in dem ein mit dem Halbleiter-Chip gemäß der Ausführungsform der Erfindung versehener Inverter angebracht ist. 18 ist eine Draufsicht, die ein Beispiel einer inneren Konfiguration des Inverters veranschaulicht, der in dem in 17 veranschaulichten Eisenbahnfahrzeug installiert ist. 17 Fig. 13 is a side view partially illustrating a railway vehicle in which an inverter provided with the semiconductor chip according to the embodiment of the invention is mounted. 18 FIG. 10 is a plan view illustrating an example of an internal configuration of the inverter shown in FIG 17 illustrated railway vehicle is installed.

Hier wird die Beschreibung über eine Anwendung gegeben, bei der ein Invertermodul 20, das mit dem Halbleiter-Chip 1, wie er in 3 dieser Ausführungsform veranschaulicht ist, bestückt ist, in dem Eisenbahnfahrzeug verwendet wird.Here the description is given about an application in which an inverter module 20 that with the semiconductor chip 1 as he is in 3 illustrated in this embodiment, is used in the railway vehicle.

Ein Inverter (eine Leistungssteuervorrichtung) kann z. B. angewendet werden, um einen Dreiphasenmotor in einem in 17 veranschaulichten Eisenbahnfahrzeug 21 anzutreiben.An inverter (a power control device) may e.g. B. be applied to a three-phase motor in a in 17 illustrated railway vehicle 21 drive.

18 veranschaulicht einen von mehreren Invertern 23, die z. B. in dem Eisenbahnfahrzeug 21 vorgesehen sind. Mit anderen Worten, das Invertermodul 20, das mit dem in 3 veranschaulichten Halbleiter-Chip 1 dieser Ausführungsform bestückt ist, ist in dem Inverter 23 angebracht, der in dem Eisenbahnfahrzeug 21 installiert ist, das mit einem Stromabnehmer 22 (einer Leistungssammelvorrichtung) versehen ist. 18 illustrates one of several inverters 23 that z. B. in the railway vehicle 21 are provided. In other words, the inverter module 20 that with the in 3 illustrated semiconductor chip 1 This embodiment is equipped in the inverter 23 attached in the railway vehicle 21 is installed with a pantograph 22 (a power collection device) is provided.

Wie in 18 veranschaulicht ist, sind mehrere Invertermodule 20 in einer Leistungseinheit 25 im inneren Abschnitt des Inverters 23 angebracht, wobei eine Kühlvorrichtung 24 angebracht ist, um diese Invertermodule 20 abzukühlen.As in 18 Illustrated are multiple inverter modules 20 in a power unit 25 in the inner section of the inverter 23 attached, wherein a cooling device 24 attached to these inverter modules 20 cool.

Weil das Invertermodul 20 ein Leistungsmodul ist, emittiert der Halbleiter-Chip 1 viel Wärme. Deshalb ist die Kühlvorrichtung 24 befestigt, um den inneren Abschnitt des Inverters 23 durch das Abkühlen der mehreren Invertermodule 20 abzukühlen.Because the inverter module 20 is a power module, the semiconductor chip emits 1 a lot of heat. That's why the cooler is 24 attached to the inner section of the inverter 23 by cooling the several inverter modules 20 cool.

In dieser Weise ist der Inverter 23, der mit dem Invertermodul 20 zusammengebaut ist, wo der Halbleiter-Chip 1 zusammengebaut ist, wie in 3 dieser Ausführungsform veranschaulicht ist, in dem Eisenbahnfahrzeug 21 installiert. Selbst in einem Fall, in dem das Innere des Inverters 23 eine heiße Umgebung wird, können deshalb lange Lebensdauern des Halbleiter-Chips 1 und des Invertermoduls 20 erreicht werden. Im Ergebnis ist es möglich, die Zuverlässigkeit des Inverters 23 und des Fahrzeugs 21, das mit dem Inverter versehen ist, zu vergrößern.In this way is the inverter 23 that with the inverter module 20 assembled where is the semiconductor chip 1 assembled as in 3 This embodiment is illustrated in the railway vehicle 21 Installed. Even in a case where the inside of the inverter 23 a hot one Therefore, the life of the semiconductor chip can be long 1 and the inverter module 20 be achieved. As a result, it is possible the reliability of the inverter 23 and the vehicle 21 Enlarged with the inverter.

Bis jetzt ist die durch den Erfinder implementierte Erfindung spezifisch auf der Grundlage der Ausführungsformen beschrieben worden. Die Erfindung ist jedoch nicht auf die oben beschriebenen Ausführungsformen eingeschränkt, sondern es können verschiedene Modifikationen vorgenommen werden. Die Ausführungsformen sind z. B. in einer deutlich verständlichen Weise für die Erfindung beschrieben, wobei folglich die Erfindung nicht notwendigerweise alle oben beschriebenen Konfigurationen bereitstellt.Hitherto, the invention implemented by the inventor has been described specifically based on the embodiments. However, the invention is not limited to the above-described embodiments, but various modifications may be made. The embodiments are z. Thus, the invention does not necessarily provide all of the configurations described above, for example, in a clearly understandable manner for the invention.

Zusätzlich können einige Konfigurationen einer bestimmten Ausführungsform durch die Konfigurationen einer weiteren Ausführungsform ersetzt werden, wobei die Konfiguration der anderen Ausführungsform außerdem zu der Konfiguration einer bestimmten Ausführungsform hinzugefügt werden kann. Ferner können Ergänzungen, Auslassungen und Ersetzungen an einigen Konfigurationen jeder Ausführungsform unter Verwendung anderer Konfigurationen ausgeführt werden. Während die jeweiligen Elemente und die relativen Größen in den Zeichnungen vereinfacht und idealisiert sind, um das Verständnis der vorliegenden Erfindung zu unterstützen, kann die Struktur ferner in der Praxis eine kompliziertere Form aufweisen.In addition, some configurations of a particular embodiment may be replaced by the configurations of another embodiment, and the configuration of the other embodiment may be added to the configuration of a particular embodiment as well. Further, additions, omissions, and substitutions may be made to some configurations of each embodiment using other configurations. Furthermore, while the respective elements and the relative sizes in the drawings are simplified and idealized to aid in understanding the present invention, the structure may in practice have a more complicated shape.

Das Leistungsmodul 10 in den Ausführungsformen ist z. B. über einen Fall beschrieben worden, in dem der Die-Bondwerkstoff zum Befestigen des Halbleiter-Chips 1 ein gesintertes Metall, wie z. B. gesintertes Cu oder gesintertes Ag, ist. Der Die-Bondwerkstoff kann jedoch irgendein Bondwerkstoff anders als das gesinterte Metall sein, solange wie der Werkstoff einen hohen Wärmewiderstand aufweist.The power module 10 in the embodiments, for. Example, has been described about a case in which the die bonding material for fixing the semiconductor chip 1 a sintered metal, such as. Sintered Cu or sintered Ag. However, the die bonding material may be any bonding material other than the sintered metal so long as the material has a high thermal resistance.

Zusätzlich ist ein an den Al-Legierungs-Film 1cc der Stirnflächenelektrode 1c des Halbleiter-Chips 1 in dem Leistungsmodul 10 zu bondender Draht nicht auf den Al-Draht 11 eingeschränkt, sondern kann ein Cu-Plattendraht sein.In addition, one is the Al alloy film 1cc the face electrode 1c of the semiconductor chip 1 in the power module 10 wire to be bonded not on the Al wire 11 limited, but may be a copper plate wire.

Zusätzlich ist der Halbleiter-Chip 1 nicht auf ein SiC-Substrat eingeschränkt sein, sondern kann ein Si-Substrat sein.In addition, the semiconductor chip 1 not limited to a SiC substrate, but may be a Si substrate.

Zusätzlich ist der Halbleiter-Chip 1 in der Ausführungsform unter Verwendung eines MOSFET als ein Beispiel beschrieben worden. Der Halbleiter-Chip 1 ist jedoch nicht auf den MOSFET eingeschränkt, sondern kann an anderen Leistungsmodulen angebracht sein.In addition, the semiconductor chip 1 in the embodiment using a MOSFET as an example. The semiconductor chip 1 however, it is not limited to the MOSFET but may be attached to other power modules.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • JP 2000228402 A [0004]JP 2000228402 A [0004]
  • JP 2008177378 A [0005]JP 2008177378 A [0005]
  • JP 2012243876 A [0006]JP 2012243876 A [0006]
  • JP 2016219531 A [0006]JP 2016219531 A [0006]

Claims (15)

Halbleiter-Chip, der Folgendes umfasst: ein Halbleitersubstrat; und eine Stirnflächenelektrode, die an einer Hauptfläche des Halbleitersubstrats ausgebildet ist, wobei die Stirnflächenelektrode einen Al-Legierungs-Film enthält, der ein Metall mit hohem Schmelzpunkt enthält, wobei der AI-Legierungs-Film einen säulenförmigen Al-Kristall entlang einer Dickenrichtung des Al-Legierungs-Films enthält.Semiconductor chip comprising: a semiconductor substrate; and an end surface electrode formed on a main surface of the semiconductor substrate, wherein the end surface electrode contains an Al alloy film containing a high melting point metal, wherein the Al alloy film includes a columnar Al crystal along a thickness direction of the Al alloy film. Halbleiter-Chip nach Anspruch 1, wobei das Halbleitersubstrat aus SiC hergestellt ist.Semiconductor chip after Claim 1 , wherein the semiconductor substrate is made of SiC. Halbleiter-Chip nach Anspruch 1, wobei das Metall mit hohem Schmelzpunkt irgendeines aus Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr und Pt ist.Semiconductor chip after Claim 1 wherein the high melting point metal is any of Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr and Pt. Halbleiter-Chip nach Anspruch 1, wobei ein Ni-Film an einer oberen Schicht des Al-Legierungs-Films ausgebildet ist und der Al-Legierungs-Film und der Ni-Film laminiert sind.Semiconductor chip after Claim 1 wherein a Ni film is formed on an upper layer of the Al alloy film, and the Al alloy film and the Ni film are laminated. Halbleiter-Chip nach Anspruch 1, wobei eine intermetallische Verbindung, die aus dem Metall mit hohem Schmelzpunkt und dem Al hergestellt ist, in dem Al-Legierungs-Film abgeschieden ist.Semiconductor chip after Claim 1 wherein an intermetallic compound made of the high melting point metal and the Al is deposited in the Al alloy film. Leistungsmodul, das Folgendes umfasst: einen Halbleiter-Chip, der eine Hauptfläche und eine Rückfläche auf einer gegenüberliegenden Seite der Hauptfläche enthält und mit einer Stirnflächenelektrode versehen ist, die an der Hauptfläche ausgebildet ist; ein Substrat, das den Halbleiter-Chip stützt und einen Verdrahtungsabschnitt enthält; und ein leitfähiges Element, das die Stirnflächenelektrode des Halbleiter-Chips und den Verdrahtungsabschnitt des Substrats elektrisch verbindet; wobei die Stirnflächenelektrode des Halbleiter-Chips einen Al-Legierungs-Film enthält, der ein Metall mit hohem Schmelzpunkt enthält, und der Al-Legierungs-Film einen säulenförmigen Al-Kristall enthält, der sich entlang einer Dickenrichtung des Al-Legierungs-Films erstreckt.A power module comprising: a semiconductor chip including a main surface and a back surface on an opposite side of the main surface and provided with an end surface electrode formed on the main surface; a substrate supporting the semiconductor chip and including a wiring portion; and a conductive member that electrically connects the end surface electrode of the semiconductor chip and the wiring portion of the substrate; wherein the end surface electrode of the semiconductor chip includes an Al alloy film containing a high melting point metal, and the Al alloy film includes a columnar Al crystal extending along a thickness direction of the Al alloy film. Leistungsmodul nach Anspruch 6, wobei der Halbleiter-Chip ein Halbleitersubstrat enthält, das aus SiC hergestellt ist.Power module after Claim 6 wherein the semiconductor chip includes a semiconductor substrate made of SiC. Leistungsmodul nach Anspruch 6, wobei das Metall mit hohem Schmelzpunkt irgendeines aus Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr und Pt ist.Power module after Claim 6 wherein the high melting point metal is any of Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr and Pt. Leistungsmodul nach Anspruch 6, wobei das leitfähige Element ein Al-Draht ist.Power module after Claim 6 wherein the conductive element is an Al wire. Leistungsmodul nach Anspruch 6, wobei der Halbleiter-Chip durch ein gesintertes Metall an dem Substrat angebracht ist.Power module after Claim 6 wherein the semiconductor chip is attached to the substrate by a sintered metal. Leistungsmodul nach Anspruch 6, wobei eine intermetallische Verbindung, die aus dem Metall mit hohem Schmelzpunkt und dem Al hergestellt ist, in dem Al-Legierungs-Film der Stirnflächenelektrode des Halbleiter-Chips abgeschieden ist.Power module after Claim 6 wherein an intermetallic compound made of the high melting point metal and the Al is deposited in the Al alloy film of the end surface electrode of the semiconductor chip. Leistungsmodul nach Anspruch 6, wobei eine Rückflächenelektrode an der Rückfläche des Halbleiter-Chips ausgebildet ist und die Rückflächenelektrode einen Al-Legierungs-Film enthält, der ein Metall mit hohem Schmelzpunkt enthält.Power module after Claim 6 wherein a back surface electrode is formed on the back surface of the semiconductor chip and the back surface electrode contains an Al alloy film containing a high melting point metal. Leistungsmodul nach Anspruch 6, wobei die an der Hauptfläche des Halbleiter-Chips ausgebildete Stirnflächenelektrode einen Metallfilm an einer unteren Schicht des Al-Legierungs-Films enthält.Power module after Claim 6 wherein the end surface electrode formed on the main surface of the semiconductor chip includes a metal film on a lower layer of the Al alloy film. Verfahren zum Herstellen eines Leistungsmoduls, wobei das Verfahren Folgendes umfasst: (a) Anbringen eines Halbleiter-Chips auf einem Substrat, das mit einem Verdrahtungsabschnitt versehen ist, wobei der Halbleiter-Chip eine Hauptfläche und auf einer gegenüberliegenden Seite der Hauptfläche eine Rückfläche enthält und mit einer Stirnflächenelektrode versehen ist, die an der Hauptfläche ausgebildet ist und einen Al-Legierungs-Film enthält, der ein Metall mit hohem Schmelzpunkt enthält; und (b) elektrisches Verbinden der Stirnflächenelektrode des Halbleiter-Chips und des Verdrahtungsabschnitts des Substrats durch ein leitfähiges Element nach (a), wobei der Al-Legierungs-Film der Stirnflächenelektrode des Halbleiter-Chips einen säulenförmigen Al-Kristall enthält, der sich entlang einer Dickenrichtung des Al-Legierungs-Films erstreckt.A method of manufacturing a power module, the method comprising: (a) mounting a semiconductor chip on a substrate provided with a wiring portion, wherein the semiconductor chip includes a main surface and an opposite side of the main surface has a back surface and is provided with an end surface electrode formed on the main surface and an Al alloy film containing a high melting point metal; and (b) electrically connecting the end surface electrode of the semiconductor chip and the wiring portion of the substrate with a conductive member according to (a), wherein the Al alloy film of the end surface electrode of the semiconductor chip includes an Al columnar crystal extending along a thickness direction of the Al alloy film. Herstellungsverfahren des Leistungsmoduls nach Anspruch 14, wobei der Halbleiter-Chip ein Halbleitersubstrat enthält, das aus SiC hergestellt ist, das Metall mit hohem Schmelzpunkt irgendeines aus Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr und Pt ist und in (b) die Stirnflächenelektrode des Halbleiter-Chips und der Verdrahtungsabschnitt des Substrats durch einen Al-Draht elektrisch verbunden werden.Production method of the power module according to Claim 14 wherein the semiconductor chip includes a semiconductor substrate made of SiC, the high melting point metal is any of Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr, and Pt, and in (b) the end surface electrode of the semiconductor chip and the wiring portion of the substrate are electrically connected by an Al wire.
DE102018218055.5A 2017-11-17 2018-10-22 Semiconductor chip and power module and its manufacturing method Granted DE102018218055A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-221869 2017-11-17
JP2017221869A JP6847020B2 (en) 2017-11-17 2017-11-17 Semiconductor chips and power modules and their manufacturing methods

Publications (1)

Publication Number Publication Date
DE102018218055A1 true DE102018218055A1 (en) 2019-05-23

Family

ID=66336397

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018218055.5A Granted DE102018218055A1 (en) 2017-11-17 2018-10-22 Semiconductor chip and power module and its manufacturing method

Country Status (3)

Country Link
US (1) US10522638B2 (en)
JP (1) JP6847020B2 (en)
DE (1) DE102018218055A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7410822B2 (en) * 2020-08-20 2024-01-10 株式会社 日立パワーデバイス Semiconductor power module and method for manufacturing semiconductor power module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228402A (en) 1999-02-05 2000-08-15 Hitachi Ltd Semiconductor device
JP2008177378A (en) 2007-01-19 2008-07-31 Hitachi Ltd Semiconductor device and its manufacturing method
JP2012243876A (en) 2011-05-17 2012-12-10 Kobe Steel Ltd SEMICONDUCTOR DEVICE Al ALLOY FILM
JP2016219531A (en) 2015-05-18 2016-12-22 株式会社神戸製鋼所 Al ALLOY FILM FOR POWER SEMICONDUCTOR ELEMENT

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3283548B2 (en) * 1991-09-04 2002-05-20 株式会社リコー Electrode for ultrasonic wire bonding
JP3438945B2 (en) * 1993-07-27 2003-08-18 株式会社神戸製鋼所 Al alloy thin film
JP5181462B2 (en) * 2006-10-31 2013-04-10 富士ゼロックス株式会社 Semiconductor device and manufacturing method thereof
JP5334601B2 (en) * 2009-01-21 2013-11-06 株式会社東芝 Semiconductor light emitting diode element and semiconductor light emitting device
DE102010044709B4 (en) * 2010-09-08 2015-07-02 Vincotech Holdings S.à.r.l. Power semiconductor module with metal sintered connections and manufacturing process
JP6617546B2 (en) * 2015-12-11 2019-12-11 富士電機株式会社 Semiconductor device and manufacturing method of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228402A (en) 1999-02-05 2000-08-15 Hitachi Ltd Semiconductor device
JP2008177378A (en) 2007-01-19 2008-07-31 Hitachi Ltd Semiconductor device and its manufacturing method
JP2012243876A (en) 2011-05-17 2012-12-10 Kobe Steel Ltd SEMICONDUCTOR DEVICE Al ALLOY FILM
JP2016219531A (en) 2015-05-18 2016-12-22 株式会社神戸製鋼所 Al ALLOY FILM FOR POWER SEMICONDUCTOR ELEMENT

Also Published As

Publication number Publication date
US20190157412A1 (en) 2019-05-23
JP2019096643A (en) 2019-06-20
JP6847020B2 (en) 2021-03-24
US10522638B2 (en) 2019-12-31

Similar Documents

Publication Publication Date Title
DE10066442B4 (en) Semiconductor device with radiating structure
DE102005054872B4 (en) Vertical power semiconductor device, semiconductor device and method of making the same
DE112015006049T5 (en) SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT
DE102006002452B4 (en) Semiconductor device and method for its production
DE112016000904T5 (en) power module
DE112018002384T5 (en) Power semiconductor device and manufacturing process for the same
DE112014003966B4 (en) Semiconductor device with a resin-coated semiconductor chip
DE112015000660T5 (en) Power module and manufacturing method therefor
DE112014002345B4 (en) Semiconductor device and manufacturing method for the semiconductor device
DE102010037439B4 (en) Device with a semiconductor chip and a carrier and fabrication process
DE112017000184T5 (en) solder
DE102012110494A1 (en) Device comprising two power semiconductor chips and manufacturing method therefor
DE102007001455A1 (en) Electronic component and method for its assembly
DE112008002559T5 (en) Wireless semiconductor module for efficient heat dissipation
DE102016201071B4 (en) semiconductor device
DE102017203024A1 (en) The power semiconductor module
DE112007000825T5 (en) Method for bonding a semiconductor substrate to a metal substrate
DE112011103782T5 (en) Semiconductor element, semiconductor device and method of manufacturing a semiconductor element
DE102012213548A1 (en) Bond pad for thermocompression bonding, method of making a bond pad and device
DE112017003925T5 (en) Power semiconductor element
DE102005052563A1 (en) Semiconductor chip and production processes has adhesive-free three layer metallization with aluminum layer, diffusion blocking layer and diffusion solder layer
DE112017000426T5 (en) POWER SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING A POWER SEMICONDUCTOR DEVICE
DE112019006032T5 (en) SEMI-CONDUCTOR COMPONENT
DE102015103849A1 (en) Electronic module and method for its production
DE102018217231A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division