DE102018130452A1 - A concept for converting a thermometer-coded input signal - Google Patents

A concept for converting a thermometer-coded input signal Download PDF

Info

Publication number
DE102018130452A1
DE102018130452A1 DE102018130452.8A DE102018130452A DE102018130452A1 DE 102018130452 A1 DE102018130452 A1 DE 102018130452A1 DE 102018130452 A DE102018130452 A DE 102018130452A DE 102018130452 A1 DE102018130452 A1 DE 102018130452A1
Authority
DE
Germany
Prior art keywords
digital
value
binary
values
binary value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018130452.8A
Other languages
German (de)
Inventor
Jens Sauerbrey
Enara Ortega
Massimo Rigo
Jacinto San Pablo Garcia
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to DE102018130452.8A priority Critical patent/DE102018130452A1/en
Priority to PCT/US2019/058704 priority patent/WO2020112291A1/en
Publication of DE102018130452A1 publication Critical patent/DE102018130452A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/60Analogue/digital converters with intermediate conversion to frequency of pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/458Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464Details of the digital/analogue conversion in the feedback path
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/742Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Beispiele beziehen sich auf eine Umwandlungsschaltungsanordnung, ein Mittel zum Umwandeln, ein Umwandlungsverfahren, einen Delta-Sigma-Modulator, ein Delta-Sigma-Modulationsmittel, eine Digital-zu-Analog-Wandlungsschaltung, ein Digital-zu-Analog-Wandlungsmittel, eine mobile Vorrichtung, eine Kommunikationsvorrichtung und einen Basisstations-Sendeempfänger. Die Umwandlungsschaltungsanordnung eignet sich zum Umwandeln eines thermometer-codierten Eingangssignals mit einer logischen Sequenz von n binären Werten in ein Ausgangssignal mit n ternären Werten. Das Ausgangssignal ist wirksam für n Digital-zu-Analog-Wandlereinheiten einer Digital-zu-Analog-Wandlungsschaltung. Die Umwandlungsschaltungsanordnung ist ausgebildet, um das Ausgangssignal basierend auf einer Mehrzahl von paarweisen Vergleichen zwischen ersten binären Werten und zweiten binären Werten der n binären Werte zu erzeugen. Ein Versatz zwischen einem ersten binären Wert und einem zweiten binären Wert ist für die Mehrzahl von paarweisen Vergleichen, basierend auf der logischen Sequenz von n binären Werten, gleich.Examples relate to conversion circuitry, means for conversion, a conversion method, a delta-sigma modulator, a delta-sigma modulation means, a digital-to-analog conversion circuit, a digital-to-analog conversion means, a mobile device , a communication device and a base station transceiver. The conversion circuit arrangement is suitable for converting a thermometer-coded input signal with a logical sequence of n binary values into an output signal with n ternary values. The output signal is effective for n digital-to-analog converter units of a digital-to-analog conversion circuit. The conversion circuit arrangement is designed to generate the output signal based on a plurality of pair-wise comparisons between first binary values and second binary values of the n binary values. An offset between a first binary value and a second binary value is the same for the plurality of pairwise comparisons based on the logical sequence of n binary values.

Description

GebietTerritory

Beispiele beziehen sich auf eine Umwandlungsschaltungsanordnung, ein Mittel zum Umwandeln, ein Umwandlungsverfahren, einen Delta-Sigma-Modulator, ein Delta-Sigma-Modulationsmittel, eine Digital-zu-Analog-Wandlungsschaltung, ein Digital-zu-Analog-Wandlungsmittel, eine mobile Vorrichtung, eine Kommunikationsvorrichtung und einen Basisstations-Sendeempfänger.Examples relate to conversion circuitry, means for conversion, a conversion method, a delta-sigma modulator, a delta-sigma modulation means, a digital-to-analog conversion circuit, a digital-to-analog conversion means, a mobile device , a communication device and a base station transceiver.

Hintergrundbackground

Die Analog-zu-Digital-Wandlung von Analogsignalen ist ein Bereich der Forschung und Entwicklung. Eine Gruppe von Schaltungen, die für die Analog-zu-Digital-Wandlung von Analogsignalen geeignet sind, sind Delta-Sigma-Modulatoren. Delta-Sigma-Modulatoren umfassen einen Quantisierer zum Abtasten des Analogsignals und eine Digital-zu-Analog-WandlerSchaltung zum Bereitstellen eines Rückkopplungssignals für den Quantisierer.Analog-to-digital conversion of analog signals is an area of research and development. A group of circuits that are suitable for the analog-to-digital conversion of analog signals are delta-sigma modulators. Delta sigma modulators include a quantizer for sampling the analog signal and a digital-to-analog converter circuit for providing a feedback signal to the quantizer.

FigurenlisteFigure list

Nachfolgend werden einige Beispiele von Vorrichtungen und/oder Verfahren ausschließlich beispielhaft und Bezug nehmend auf die beiliegenden Figuren beschrieben, in denen gilt:

  • 1a zeigt ein Blockdiagramm eines Beispiels einer Umwandlungsschaltungsanordnung, ein Beispiel einer Digital-zu-Analog-Wandlungsschaltung, umfassend die Umwandlungsschaltungsanordnung, und ein Beispiel eines Delta-Sigma-Modulators, umfassend die Digital-zu-Analog-Wandlungsschaltung umfassend die Umwandlungsschaltungsanordnung;
  • 1b zeigt ein Blockdiagramm eines Beispiels einer Umwandlungsschaltungsanordnung und ein Beispiel eines Delta-Sigma-Modulators, umfassend die Umwandlungsschaltungsanordnung;
  • 1c zeigt ein Flussdiagramm eines Beispiels eines Umwandlungsverfahrens;
  • 2 zeigt ein Blockdiagramm eines Beispiels einer mobilen Vorrichtung oder einer Kommunikationsvorrichtung, umfassend einen Delta-Sigma-Modulator mit einer Umwandlungsschaltungsanordnung, und ein Beispiel eines Basisstationssendeempfängers, umfassend einen Delta-Sigma-Modulator mit einer Umwandlungsschaltungsanordnung;
  • 3a zeigt ein vereinfachtes schematisches Diagramm eines Multi-Bit-Sigma-Delta-Modulator-basierten Analog-zu-Digital-Wandlers;
  • 3b zeigt ein vereinfachtes schematisches Diagramm eines Multi-Bit-differenziellen Digital-zu-Analog-Wandlers;
  • 3c zeigt ein beispielhaftes Schaltschema eines Multi-Bit-differenziellen Digital-zu-Analog-Wandlers, getrieben durch einen monotonen ADC (z.B. Flash-ADC);
  • 3d zeigt ein vereinfachtes schematisches Diagramm eines Multi-Bit-differenziellen Digital-zu-Analog-Wandlers mit einer Dumping-Schaltungsanordnung;
  • 3e zeigt ein beispielhaftes Dumping-Schaltschema eines Multi-Bit-differenziellen Digital-zu-Analog-Wandlers, getrieben durch einen monotonen ADC (z.B. Flash-ADC);
  • 4a zeigt ein Beispiel eines Schaltschemas für einen 4-Bit-Multi-Bit-differenziellen Digital-zu-Analog-Wandler, getrieben durch einen Analog-zu-Digital-Wandler vom Typ eines spannungsgesteuerten Oszillators; und
  • 4b zeigt ein beispielhaftes Dumping-Schaltschema eines Multi-Bit-differenziellen Digital-zu-Analog-Wandlers, getrieben durch einen Analog-zu-Digital-Wandler vom Typ eines spannungsgesteuerten Oszillators.
Some examples of devices and / or methods are described below by way of example only and with reference to the accompanying figures, in which:
  • 1a FIG. 12 shows a block diagram of an example of conversion circuitry, an example of a digital-to-analog conversion circuit comprising the conversion circuitry, and an example of a delta-sigma modulator comprising the digital-to-analog conversion circuit comprising the conversion circuitry;
  • 1b Figure 12 shows a block diagram of an example of conversion circuitry and an example of a delta sigma modulator comprising the conversion circuitry;
  • 1c 11 shows a flowchart of an example of a conversion method;
  • 2nd Figure 3 shows a block diagram of an example of a mobile device or a communication device comprising a delta sigma modulator with conversion circuitry and an example of a base station transceiver comprising a delta sigma modulator with conversion circuitry;
  • 3a shows a simplified schematic diagram of a multi-bit sigma-delta modulator-based analog-to-digital converter;
  • 3b shows a simplified schematic diagram of a multi-bit differential digital-to-analog converter;
  • 3c shows an exemplary circuit diagram of a multi-bit differential digital-to-analog converter, driven by a monotonous ADC (eg flash ADC);
  • 3d shows a simplified schematic diagram of a multi-bit differential digital-to-analog converter with a dumping circuit arrangement;
  • 3e shows an exemplary dumping schematic of a multi-bit differential digital-to-analog converter, driven by a monotonous one ADC (eg flash ADC);
  • 4a FIG. 3 shows an example of a circuit diagram for a 4-bit multi-bit differential digital-to-analog converter, driven by an analog-to-digital converter of the voltage-controlled oscillator type; FIG. and
  • 4b shows an exemplary dumping circuit diagram of a multi-bit differential digital-to-analog converter, driven by an analog-to-digital converter of the voltage-controlled oscillator type.

Detaillierte BeschreibungDetailed description

Verschiedene Beispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Regionen der Klarheit halber übertrieben sein.Various examples will now be described in more detail with reference to the accompanying drawings, in which some examples are shown. In the figures, the strengths of lines, layers and / or regions may be exaggerated for clarity.

Während sich weitere Beispiele für verschiedene Modifikationen und alternative Formen eignen, sind dementsprechend einige bestimmte Beispiele derselben in den Figuren gezeigt und werden nachfolgend ausführlich beschrieben. Allerdings beschränkt diese detaillierte Beschreibung weitere Beispiele nicht auf die beschriebenen bestimmten Formen. Weitere Beispiele können alle Modifikationen, Entsprechungen und Alternativen abdecken, die in den Schutzbereich der Offenbarung fallen. Gleiche oder ähnliche Bezugszeichen beziehen sich in der gesamten Beschreibung der Figuren auf gleiche oder ähnliche Elemente, die bei einem Vergleich miteinander identisch oder in modifizierter Form implementiert sein können, während sie die gleiche oder eine ähnliche Funktion bereitstellen.Accordingly, while other examples of various modifications and alternative forms are suitable, some specific examples thereof are shown in the figures and are described in detail below. However, this detailed description does not limit further examples to the particular forms described. Other examples may cover all modifications, equivalents, and alternatives that fall within the scope of the disclosure. The same or similar reference numerals refer to the same or similar elements throughout the description of the figures, which when compared with one another can be implemented identically or in a modified form while providing the same or a similar function.

Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, die Elemente direkt, oder über ein oder mehrere Zwischenelemente verbunden oder gekoppelt sein können. Wenn zwei Elemente A und B unter Verwendung eines „oder“ kombiniert werden, ist dies so zu verstehen, dass alle möglichen Kombinationen offenbart sind, d. h. nur A, nur B sowie A und B, sofern dies nicht explizit oder implizit anderweitig angegeben ist. Eine alternative Formulierung für die gleichen Kombinationen ist „zumindest eines von A und B“ oder „A und/oder B“. Das Gleiche gilt, mutatis mutandis, für Kombinationen von mehr als zwei Elementen.It is understood that when an element is referred to as “connected” or “coupled” to another element, the elements can be connected or coupled directly, or via one or more intermediate elements. When combining two elements A and B using an "or" , it is to be understood that all possible combinations are disclosed, ie only A, only B and A and B, unless this is explicitly or implicitly stated otherwise. An alternative wording for the same combinations is "at least one of A and B" or "A and / or B". The same applies mutatis mutandis to combinations of more than two elements.

Die Terminologie, die hierin zu dem Zweck des Beschreibens bestimmter Beispiele verwendet wird, soll nicht begrenzend für weitere Beispiele sein. Wenn eine Singularform, z. B. „ein, eine“ und „der, die, das“ verwendet wird und die Verwendung nur eines einzelnen Elements weder explizit noch implizit als verpflichtend definiert ist, können weitere Beispiele auch Pluralelemente verwenden, um die gleiche Funktion zu implementieren. Ähnlich, wenn eine Funktion nachfolgend als unter Verwendung mehrerer Elemente implementiert beschrieben ist, können weitere Beispiele die gleiche Funktion unter Verwendung eines einzelnen Elements oder einer einzelnen Verarbeitungsentität implementieren. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweist“ und/oder „aufweisend“ bei Gebrauch das Vorhandensein der angegebenen Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Handlungen, Elemente und/oder Komponenten derselben präzisieren, aber nicht das Vorhandensein oder das Hinzufügen eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Handlungen, Elemente, Komponenten und/oder einer Gruppe derselben ausschließen.The terminology used herein for the purpose of describing certain examples is not intended to be limiting of other examples. If a singular form, e.g. For example, "a, a," and "the, that," is used and the use of only a single element is neither explicitly nor implicitly defined as mandatory, other examples can also use plural elements to implement the same function. Similarly, if a function is described below as being implemented using multiple elements, other examples may implement the same function using a single element or processing entity. It is further understood that the terms “comprises”, “comprising”, “has” and / or “having” in use specify the presence of the specified features, integers, steps, operations, processes, actions, elements and / or components thereof , but do not exclude the presence or addition of one or more other characteristics, integers, steps, operations, processes, actions, elements, components and / or a group thereof.

Sofern nicht anderweitig definiert, werden alle Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) hierin in ihrer üblichen Bedeutung des Gebiets verwendet, zu dem die Beispiele gehören.Unless otherwise defined, all terms (including technical and scientific terms) are used herein in their usual meaning of the area to which the examples belong.

Bei vielen Schaltungen können Delta-Sigma-Modulatoren (oder Sigma-Delta-Modulatoren) verwendet werden, um analoge Signale abzutasten. Solche Delta-Sigma-Modulatoren umfassen einen Quantisierer und einen Digital-zu-Analog-Wandler, der verwendet wird, um dem Eingang des Modulators ein Rückkopplungssignal bereitzustellen. Der Digital-zu-Analog-Wandler erhält oft eine thermometer-codierte Eingabe von dem Quantisierer, basierend auf welcher das Rückkopplungssignal erzeugt wird. Der Digital-zu-Analog-Wandler kann eine Mehrzahl von Digital-zu-Analog-Wandlungseinheiten umfassen, die durch die thermometer-codierten Eingabe gesteuert werden. Um ein rauscharmes Rückkopplungssignal zu erreichen, kann ein Dumping-Ablauf genutzt werden durch den Digital-zu-Analog-Wandler genutzt werden: Wenn sich, basierend auf dem durch den Quantisierer bereitgestellten Signal zwei Digital-zu-Analog-Wandlungseinheiten gegenseitig aufheben würden, könnten diese Einheiten deaktiviert werden (z.B. „aus dem Rückkopplungssignal gedumpt“) und somit möglicherweise nicht zu dem Signalrauschen beitragen. Bei einigen Quantisierern beginnt das durch den Quantisierer bereitgestellte thermometer-codierte Signal immer an der gleichen Position (z.B. wenn das durch den Quantisierer bereitgestellte Signal eine logische Sequenz von n binären Werten aufweist, kann das thermometer-codierte Signal eine Sequenz von k Instanzen eines ersten Wertes (e.g. 1 oder hoch) und eine Sequenz von n-k-Sequenzen eines zweiten Wertes (z.B. 0 oder niedrig) umfassen, folgend auf die Sequenz von k-Instanzen des ersten Wertes, wobei die Sequenz von k-Instanzen des ersten Wertes (immer) an Position 1 der logischen Sequenz beginnt). Folglich können, um zu bestimmen, ob Digital-zu-Analog-Wandlungseinheiten gedumpt werden sollen, feste paarweise Vergleiche verwendet werden, z.B. durch Vergleichen von Signalkomponenten, die an symmetrischen Positionen innerhalb der logischen Sequenz von binären Werten (z.B. wie in 3e gezeigt) positioniert sind.In many circuits, delta-sigma modulators (or sigma-delta modulators) can be used to sample analog signals. Such delta-sigma modulators include a quantizer and a digital-to-analog converter that is used to provide a feedback signal to the input of the modulator. The digital-to-analog converter often receives thermometer-encoded input from the quantizer based on which the feedback signal is generated. The digital-to-analog converter can include a plurality of digital-to-analog conversion units that are controlled by the thermometer-coded input. In order to achieve a low-noise feedback signal, a dumping process can be used by the digital-to-analog converter: If, based on the signal provided by the quantizer, two digital-to-analog conversion units could cancel each other out these units are deactivated (eg “dumped from the feedback signal”) and thus may not contribute to the signal noise. For some quantizers, the thermometer-encoded signal provided by the quantizer always starts at the same position (e.g., if the signal provided by the quantizer has a logical sequence of n binary values, the thermometer-encoded signal can be a sequence of k instances of a first value (eg 1 or high) and a sequence of nk sequences of a second value (e.g. 0 or low), following the sequence of k instances of the first value, the sequence of k instances of the first value (always) in position 1 the logical sequence begins). Thus, to determine whether digital-to-analog conversion units should be dumped, fixed paired comparisons can be used, e.g., by comparing signal components that are at symmetrical positions within the logical sequence of binary values (e.g., as in 3e shown) are positioned.

Bei anderen Quantisierern, z.B. Quantisierern, die auf einem spannungsgesteuerten Oszillator (VCO; voltage controlled oscillator) basieren, kann sich die Startposition der Sequenzen abhängig von den zuvor durch den Quantisierer erzeugten Signalen verschieben. Mit einem solchen Eingangssignal ergeben Vergleiche symmetrischer Positionen innerhalb der logischen Sequenz von binären Werten möglicherweise nicht alle Paare von Digital-zu -Analog-Wandlungseinheiten, die gegenseitig gedumpt werden können. Das Konzept ist in Verbindung mit den 3a bis 3e detaillierter gezeigt.With other quantizers, e.g. quantizers, which are based on a voltage controlled oscillator ( VCO ; voltage controlled oscillator), the starting position of the sequences can shift depending on the signals previously generated by the quantizer. With such an input signal, comparisons of symmetrical positions within the logical sequence of binary values may not result in all pairs of digital-to-analog conversion units that can be mutually dumped. The concept is related to the 3a to 3e shown in more detail.

Zumindest einige Beispiele können eine Umwandlungsschaltungsanordnung oder ein Mittel zum Umwandeln bereitstellen, das geeignet ist, ein Signal (z.B. ein Ausgangssignal) für Digital-zu-Analog-Wandlungseinheiten eines Digital-zu-Analog-Wandlers basierend auf einem thermometer-codierten Eingangssignal mit einem Thermometercode mit einer variablen Startposition bereitzustellen.At least some examples may provide conversion circuitry or means for converting that is adapted to provide a signal (eg, an output signal) for digital-to-analog conversion units of a digital-to-analog converter based on a thermometer-coded input signal with a thermometer code with a variable starting position.

1a und 1b zeigen Beispiele einer Umwandlungsschaltungsanordnung 10 oder eines Mittels zum Umwandeln 10 für eine Digital-zu-Analog-Wandlungsschaltung 100 oder für ein Digital-zu-Analog-Wandlungsmittel 100. 1a zeigt die Digital-zu-Analog-Wandlungsschaltung 100 oder das Digital-zu-Analog-Wandlungsmittel 100, umfassend die Umwandlungsschaltungsanordnung 10 oder das Mittel zum Umwandeln 10 und n Digital-zu-Analog-Wandlereinheiten 20. Alternativ kann die Umwandlungsschaltungsanordnung 10 oder das Mittel zum Umwandeln 10 separat von der Digital-zu-Analog-Wandlungsschaltung 100 oder dem Digital-zu-Analog-Wandlungsmittel 100 sein, wie in 1b gezeigt ist. 1a und 1b zeigen ferner einen Delta-Sigma-Modulator 1000 oder ein Delta-Sigma-Modulationsmittel 1000, umfassend die Digital-zu-Analog-Wandlungsschaltung 100 oder das Digital-zu-Analog-Wandlungsmittel 100 und/oder die Umwandlungsschaltungsanordnung 10 oder das Mittel zum Umwandeln 10. Die Komponenten der Mittel zum Umwandeln 10, das Digital-zu-Analog-Wandlungsmittel 100 und/oder das Delta-Sigma-Modulationsmittel 1000 sind als Komponentenmittel definiert, die den jeweiligen strukturellen Komponenten der Umwandlungsschaltungsanordnung 10, der Digital-zu-Analog-Wandlungsschaltung 100 und/oder des Delta-Sigma-Modulators 1000 entsprechen. 1a and 1b show examples of conversion circuitry 10th or a means of converting 10th for a digital-to-analog conversion circuit 100 or for a digital-to-analog conversion medium 100 . 1a shows the digital-to-analog conversion circuit 100 or the digital-to-analog conversion means 100 comprising the conversion circuitry 10th or the means to convert 10th and n digital-to-analog converter units 20th . Alternatively, the conversion circuitry 10th or the means to convert 10th separately from the digital-to-analog conversion circuit 100 or the digital-to-analog conversion means 100 be like in 1b is shown. 1a and 1b also show a delta-sigma modulator 1000 or a delta sigma Modulation means 1000 comprising the digital-to-analog conversion circuit 100 or the digital-to-analog conversion means 100 and / or the conversion circuitry 10th or the means to convert 10th . The components of the means for conversion 10th , the digital-to-analog conversion medium 100 and / or the delta-sigma modulation means 1000 are defined as component means that correspond to the respective structural components of the conversion circuitry 10th , the digital-to-analog conversion circuit 100 and / or the delta-sigma modulator 1000 correspond.

Die Umwandlungsschaltungsanordnung 10 oder das Mittel zum Umwandeln 10 eignet sich zum Umwandeln eines thermometer-codierten Eingangssignals mit einer logischen Sequenz von n binären Werten in ein Ausgangssignal mit ternären n Werten. Das Ausgangssignal ist wirksam (d.h. geeignet) für die n Digital-zu-Analog-Wandlereinheiten 20 einer Digital-zu-Analog-Wandlungsschaltung 100. Die Umwandlungsschaltungsanordnung 10 ist ausgebildet, um das Ausgangssignal basierend auf einer Mehrzahl von paarweisen Vergleichen zwischen ersten binären Werten und zweiten binären Werten der n binären Werte zu erzeugen. Ein Versatz zwischen einem ersten binären Wert und einem zweiten binären Wert ist für die Mehrzahl von paarweisen Vergleichen, basierend auf der logischen Sequenz von n binären Werten, gleich.The conversion circuitry 10th or the means to convert 10th is suitable for converting a thermometer-coded input signal with a logical sequence of n binary values into an output signal with ternary n values. The output signal is effective (ie suitable) for the n digital-to-analog converter units 20th a digital-to-analog conversion circuit 100 . The conversion circuitry 10th is configured to generate the output signal based on a plurality of pairwise comparisons between first binary values and second binary values of the n binary values. An offset between a first binary value and a second binary value is the same for the plurality of pairwise comparisons based on the logical sequence of n binary values.

Ein Verwenden eines festen Versatzes kann ein Verwenden eines Dumping-Ablaufs mit einem thermometer-codierten Eingangssignal ermöglichen, das einen variablen Startpunkt des Thermometercodes aufweist. Dies kann eine Reduzierung von Rauschen in solchen Schaltungen ermöglichen, da Digital-zu-Analog-Wandlungseinheiten, die ansonsten möglicherweise zu Signalrauschen beitragen, aus der Erzeugung des Signals gedumpt werden können.Using a fixed offset can allow using a dumping process with a thermometer encoded input signal having a variable starting point of the thermometer code. This may allow noise to be reduced in such circuits since digital-to-analog conversion units, which may otherwise contribute to signal noise, can be dumped from the generation of the signal.

Die Umwandlungsschaltung ist ausgebildet, um das Ausgangssignal basierend auf dem thermometer-codierten Eingangssignal zu bestimmen. Beispielsweise kann das thermometer-codierte Eingangssignal n Eingangssignalkomponenten umfassen. Die n Eingangssignalkomponenten können der logischen Sequenz von n binären Werten zugeordnet sein, z.B. kann eine logische erste Eingangssignalkomponente des Eingangssignals einem ersten binären Wert der logischen Sequenz von n binären Werten entsprechen (z.B. zugeordnet sein), eine logische zweite Eingangssignalkomponente des Eingangssignals kann einem zweiten binären Wert der logischen Sequenz von n binären Werten entsprechen (z.B. zugeordnet sein). Jede Signalkomponente kann einen von zwei Werten annehmen, z.B. einen ersten Wert oder einen zweiten Wert, was einen binären Wert der logischen Sequenz von n binären Werten repräsentiert. The conversion circuit is designed to determine the output signal based on the thermometer-coded input signal. For example, the thermometer-coded input signal can comprise n input signal components. The n input signal components can be assigned to the logical sequence of n binary values, e.g. a logical first input signal component of the input signal may correspond (e.g., be assigned) to a first binary value of the logical sequence of n binary values, a logical second input signal component of the input signal may correspond (e.g., be assigned) to a second binary value of the logical sequence of n binary values. Each signal component can take one of two values, e.g. a first value or a second value, which represents a binary value of the logical sequence of n binary values.

Beispielsweise kann der erste Wert 1 (oder „hoch“ oder „positiv“) sein, und der zweite Wert kann 0 oder -1 (oder „neutral“, „Masse“, „niedrig“ oder „negativ“) sein. Alternativ kann der erste Wert 0 oder -1 sein und der zweite Wert kann 1 sein.For example, the first value 1 (or "high" or "positive"), and the second value can 0 or -1 (or "neutral", "mass", "low" or "negative"). Alternatively, the first value 0 or -1 can be and the second value 1 be.

Das thermometer-codierte Eingangssignal umfasst einen Thermometercode. Der Thermometercode kann über die logische Sequenz von binären Werten verteilt sein. Der Thermometercode kann durch eine Sequenz von Instanzen des ersten Wertes repräsentiert sein, z.B. durch eine Sequenz von 1s oder „hohen“ Werten. Die verbleibenden binären Werte oder Signalkomponenten des Eingangssignals können den zweiten Wert umfassen. Innerhalb der logischen Sequenz von Signalkomponenten können nachfolgende Signalkomponenten den gleichen Wert aufweisen, ausgenommen an der Position oder Positionen innerhalb der logischen Sequenz, an der der Thermometercode übergeht (z.B. von hoch zu niedrig, von niedrig zu hoch, von 1 zu 0 oder von 0 zu 1). Bei einigen thermometer-codierten Eingangssignalen kann es Nullübergänge geben, z.B. wenn die gesamte logische Sequenz von binären Werten den gleichen Wert (z.B. 0 oder 1, hoch oder niedrig) aufweist. Bei einigen thermometer-codierten Eingangssignalen kann es einen Übergang geben, z.B. wenn der Thermometercode an der ersten Position der logischen Sequenz beginnt oder wenn der Thermometercode an der letzten Position der logischen Sequenz endet. Bei einigen thermometer-codierten Eingangssignalen kann es zwei Übergänge geben z.B. wenn der Thermometercode zumindest einen ersten Wert umfasst und wenn der erste und der letzte binäre Wert der logischen Sequenz von binären Werten beide den ersten Wert aufweisen (und Teil des Thermometercodes sind) oder beide den zweiten Wert aufweisen. Der Thermometercode kann an dem Ende der logischen Sequenz von binären Werten umbrechen.The thermometer encoded input signal includes a thermometer code. The thermometer code can be distributed over the logical sequence of binary values. The thermometer code can be represented by a sequence of instances of the first value, for example by a sequence of 1s or “high” values. The remaining binary values or signal components of the input signal can include the second value. Within the logical sequence of signal components, subsequent signal components can have the same value, except at the position or positions within the logical sequence at which the thermometer code changes (eg from high to low, from low to high, from 1 to 0 or from 0 to 1 ). With some thermometer-coded input signals there can be zero transitions, e.g. if the entire logical sequence of binary values has the same value (e.g. 0 or 1 , high or low). There may be a transition with some thermometer-coded input signals, for example, if the thermometer code begins at the first position of the logical sequence or if the thermometer code ends at the last position of the logical sequence. With some thermometer-coded input signals, there can be two transitions, for example if the thermometer code comprises at least a first value and if the first and the last binary value of the logical sequence of binary values both have the first value (and are part of the thermometer code) or both the have second value. The thermometer code can wrap binary values at the end of the logical sequence.

Beispielsweise kann das thermometer-codierte Eingangssignal ein thermometer-codiertes Eingangssignal mit einer variablen Startposition des Thermometercodes sein. Dies kann ein Verwenden der Umwandlungsschaltungsanordnung und/oder des Mittels zum Umwandeln mit einem Eingangssignal ermöglichen, das durch einen Analog-zu-Digital-Wandler, der auf einem spannungsgesteuerten Oszillator basiert, erzeugt wird. Beispielsweise kann der Thermometercode eine variable Startposition aufweisen. Der Thermometercode kann ein rotierender Thermometercode sein. Das thermometer-codierte Eingangssignal kann ein thermometer-codiertes Eingangssignal mit einem rotierenden Thermometercode sein. Zum Beispiel beginnt der Thermometercode möglicherweise nicht unbedingt an der ersten logischen Position der logischen Sequenz von binären Werten. Beispielsweise kann die Startposition des Thermometercodes innerhalb der logischen Sequenz von binären Werten von zumindest einem vorhergehenden Zustand des Eingangssignals abhängen. Beispielsweise kann die Startposition des Thermometercodes innerhalb der logischen Sequenz von binären Werten einer Position innerhalb der logischen Sequenz von binären Werten entsprechen, die einer Endposition eines vorherigen Thermometercodes innerhalb eines (direkt) vorhergehenden Zustands des Eingangssignals folgt.For example, the thermometer-coded input signal can be a thermometer-coded input signal with a variable starting position of the thermometer code. This may allow using the conversion circuitry and / or the means for converting with an input signal generated by an analog-to-digital converter based on a voltage controlled oscillator. For example, the thermometer code can have a variable start position. The thermometer code can be a rotating thermometer code. The thermometer-coded input signal can be a thermometer-coded input signal with a rotating thermometer code. For example, the thermometer code may not necessarily start at the first logical position of the logical sequence of binary values. For example, the starting position of the thermometer code within the logical sequence of binary values may depend on at least one previous state of the input signal. For example, the start position of the thermometer code within the logical sequence of binary values can correspond to a position within the logical sequence of binary values that follows an end position of a previous thermometer code within a (directly) previous state of the input signal.

Bei zumindest einigen Beispielen, wie in 1b gezeigt ist, umfasst die Umwandlungsschaltungsanordnung 10 einen oder mehrere Eingänge 12 oder Eingangsmittel 12, die ausgebildet sind, um das Eingangssignal von einem Quantisierer, der auf einem spannungsgesteuerten Oszillator basiert, zu erhalten. Solche Quantisierer können für Hochauflösungs-Oversampling-ADCs verwendet werden, da sie eine zusätzliche Ordnung von Rauschformung erlauben. Ein Eingang 12 oder Eingangsmittel 12 kann einer Schnittstelle zum Empfangen von Information entsprechen, die in digitalen (Bit-) Werten gemäß einem spezifizierten Code, innerhalb eines Moduls, zwischen Modulen oder zwischen Modulen unterschiedlicher Entitäten sein kann.In at least some examples, as in 1b is shown includes the conversion circuitry 10th one or more entrances 12 or input means 12 which are designed to receive the input signal from a quantizer, which is based on a voltage-controlled oscillator. Such quantizers can be used for high-resolution oversampling ADCs because they allow an additional order of noise shaping. An entrance 12 or input means 12 may correspond to an interface for receiving information which may be in digital (bit) values according to a specified code, within a module, between modules or between modules of different entities.

Das Ausgangssignal umfasst n ternäre Werte. Jeder ternäre Wert der n ternären Werte des Ausgangssignals kann einer Digital-zu-Analog-Wandlereinheit der n Digital-zu-Analog-Wandlungseinheiten entsprechen und/oder derselben zugeordnet sein. Beispielsweise kann ein ternärer Wert des Ausgangssignals mit einer Digital-zu-Analog-Wandlungseinheit der n Digital-zu-Analog-Wandlereinheiten, denen er zugeordnet ist, gekoppelt (z.B. elektronisch verbunden) sein, z.B. über einen Ausgang 14 oder ein Ausgangsmittel 14. Jeder binäre Wert der n binären Werte des thermometer-codierten Eingangssignals kann einer Digital-zu-Analog-Wandlereinheit der n Digital-zu-Analog-Wandlungseinheiten und/oder einem ternären Wert der n ternären Werte des Ausgangssignals entsprechen und/oder diesem zugeordnet sein. Beispielsweise kann ein logischer erster binärer Wert des thermometer-codierten Eingangssignals einem logischen ersten ternären Wert des Ausgangssignals entsprechen oder kann demselben zugeordnet sein, und er kann einer logischen ersten Digital-zu-Analog-Wandlungseinheit der n Digital-zu-Analog-Wandlungseinheiten entsprechen oder derselben zugeordnet sein.The output signal comprises n ternary values. Each ternary value of the n ternary values of the output signal can correspond to and / or be assigned to a digital-to-analog converter unit of the n digital-to-analog converter units. For example, a ternary value of the output signal can be coupled (eg electronically connected) to a digital-to-analog conversion unit of the n digital-to-analog converter units to which it is assigned, for example via an output 14 or a starting agent 14 . Each binary value of the n binary values of the thermometer-coded input signal can correspond to and / or be assigned to a digital-to-analog converter unit of the n digital-to-analog conversion units and / or a ternary value of the n ternary values of the output signal. For example, a logical first binary value of the thermometer-coded input signal may correspond to or be associated with a logical first ternary value of the output signal, and may correspond to a logical first digital-to-analog conversion unit of the n digital-to-analog conversion units or be assigned to the same.

Die n ternären Werte können z.B. einem positiven Wert, einem negativen Wert und einem neutralen Wert entsprechen. Der neutrale Wert kann verwendet werden, um eine Digital-zu-Analog-Wandlereinheit der n Digital-zu-Analog-Wandlereinheiten zu „dumpen“. Das Ausgangssignal ist wirksam (d.h. geeignet) für n Digital-zu-Analog-Wandlereinheiten 20 der Digital-zu-Analog-Wandlungsschaltung 100. Zum Beispiel kann das Ausgangssignal möglicherweise wirksam/geeignet für ein Steuern der n Digital-zu-Analog-Wandlereinheiten 20 der Digital-zu-Analog-Wandlungsschaltung 100 sein.The n ternary values can correspond, for example, to a positive value, a negative value and a neutral value. The neutral value can be used to “dump” one digital-to-analog converter unit of the n digital-to-analog converter units. The output signal is effective (ie suitable) for n digital-to-analog converter units 20th the digital-to-analog conversion circuit 100 . For example, the output signal may be effective / suitable for controlling the n digital-to-analog converter units 20th the digital-to-analog conversion circuit 100 be.

Bei einigen Beispielen kann die Umwandlungsschaltungsanordnung ausgebildet sein, um ein differentielles Ausgangssignal zu erzeugen. Das zuvor als Ausgangssignal bezeichnete Signal kann eine erste Polaritätskomponente des differentiellen Ausgangssignals sein. Die Umwandlungsschaltungsanordnung kann ausgebildet sein, um eine zweite Polaritätskomponente des Ausgangssignals zu erzeugen. Die Umwandlungsschaltungsanordnung kann ausgebildet sein, um die zweite Polaritätskomponente invers zu der ersten Polaritätskomponente des differenziellen Ausgangssignals zu erzeugen. Beispielsweise können sowohl die erste Polaritätskomponente als auch die zweite Polaritätskomponente n ternäre Werte umfassen. Für jeden positiven Wert der ersten Polaritätskomponente kann die zweite Polaritätskomponente einen negativen Wert an der entsprechenden Position innerhalb der zweiten Polaritätskomponente umfassen. Für jeden negativen Wert der ersten Polaritätskomponente kann die zweite Polaritätskomponente einen positiven Wert an der entsprechenden Position innerhalb der zweiten Polaritätskomponente umfassen. Für jeden neutralen Wert der ersten Polaritätskomponente kann die zweite Polaritätskomponente einen neutralen Wert an der entsprechenden Position innerhalb der zweiten Polaritätskomponente umfassen.In some examples, the conversion circuitry may be configured to generate a differential output signal. The signal previously referred to as the output signal can be a first polarity component of the differential output signal. The conversion circuit arrangement can be designed to generate a second polarity component of the output signal. The conversion circuit arrangement can be designed to generate the second polarity component inversely to the first polarity component of the differential output signal. For example, both the first polarity component and the second polarity component can comprise n ternary values. For each positive value of the first polarity component, the second polarity component can include a negative value at the corresponding position within the second polarity component. For each negative value of the first polarity component, the second polarity component can comprise a positive value at the corresponding position within the second polarity component. For each neutral value of the first polarity component, the second polarity component can comprise a neutral value at the corresponding position within the second polarity component.

Alternativ kann das differenzielle Signal durch die Digital-zu-Analog-Wandlungseinheiten basierend auf einem einzelnen Ausgangssignal (z.B. dem Ausgangssignal) erzeugt werden. Zum Beispiel können die n Digital-zu-Analog-Wandlungseinheiten n differenzielle Digital-zu-Analog-Wandlungseinheiten sein. Jede Digital-zu-Analog-Wandlungseinheit der n Digital-zu-Analog-Wandlungseinheiten kann ausgebildet sein, um einen ternären Wert (z.B. eine dem ternären Wert entsprechende Signalkomponente des Ausgangssignals) aus der Umwandlungsschaltungsanordnung zu erhalten. Die n Digital-zu-Analog-Wandlungseinheiten können jeweils ausgebildet werden, um eine positive Spannung oder einen positiven Strom auf einem ersten Ausgangsanschluss (z.B. einem „p“-Ausgangsanschluss für eine erste Polaritätskomponente eines differenziellen Ausgangssignals) der Digital-zu-Analog-Wandlungseinheit und eine negative Spannung oder einen negativen Strom auf einem zweiten Ausgangsanschluss (z.B. einem „n“-Ausgangsanschluss für eine zweite Polaritätskomponente des differenziellen Ausgangssignals) der Digital-zu-Analog-Wandlungseinheit bereitzustellen, wenn der ternäre Wert ein positiver Wert ist. Die n Digital-zu-Analog-Wandlungseinheiten können jeweils ausgebildet sein, um eine negative Spannung oder einen negativen Strom auf dem ersten Ausgangsanschluss der Digital-zu-Analog-Wandlungseinheit und eine positive Spannung oder einen positiven Strom auf dem zweiten Ausgangsanschluss der Digital-zu-Analog-Wandlungseinheit bereitzustellen, wenn der ternäre Wert ein negativer Wert ist. Die n Digital-zu-Analog-Wandlungseinheiten können jeweils ausgebildet sein, um eine Masse- oder Gleichtaktspannung oder einen Nullstrom über sowohl den ersten als auch den zweiten Anschluss bereitzustellen, wenn der ternäre Wert ein neutraler Wert ist.Alternatively, the differential signal can be generated by the digital-to-analog conversion units based on a single output signal (eg the output signal). For example, the n digital-to-analog conversion units can be n differential digital-to-analog conversion units. Each digital-to-analog conversion unit of the n digital-to-analog conversion units can be designed to obtain a ternary value (for example a signal component of the output signal corresponding to the ternary value) from the conversion circuit arrangement. The n digital-to-analog conversion units can each be designed to provide a positive voltage or a positive current on a first output connection (for example a “p” output connection for a first polarity component of a differential output signal) of the digital-to-analog conversion unit and provide a negative voltage or current on a second output terminal (eg, an "n" output terminal for a second polarity component of the differential output signal) of the digital-to-analog conversion unit when the ternary value is a positive value. The n digital-to-analog conversion units can each be configured to provide a negative voltage or a negative current on the first output connection of the digital-to-analog conversion unit and a positive voltage or a positive current on the second output connection of the digital-to-analog conversion unit, if the ternary Value is a negative value. The n digital-to-analog conversion units can each be designed to provide a ground or common mode voltage or a zero current via both the first and the second connection if the ternary value is a neutral value.

Bei zumindest einigen Beispielen umfasst das Ausgangssignal entweder positive oder negative Werte. Das Ausgangssignal umfasst möglicherweise nicht sowohl positive als auch negative Werte. Das Ausgangssignal kann ferner Null- oder mehr neutrale Werte umfassen. In at least some examples, the output signal includes either positive or negative values. The output signal may not include both positive and negative values. The output signal may also include zero or more neutral values.

Zum Beispiel kann das Ausgangssignal möglicherweise der n Digital-zu-Analog-Wandlungseinheiten der Digital-zu-Analog-Wandlungsschaltung bereitgestellt sein. Wie in 1b gezeigt ist, kann die Umwandlungsschaltungsanordnung 10 einen oder mehrere Ausgänge 14 oder Ausgangsmittel 14 umfassen, die ausgebildet sind, um das Ausgangssignal den n Digital-zu-Analog-Wandlereinheiten 20 der Digital-zu-Analog-Wandlungsschaltung 100 bereitzustellen. Ein Ausgang, z.B. der Ausgang 14 oder das Ausgangsmittel 14 kann einer Schnittstelle zum Senden von Information entsprechen, die durch digitale (Bit-)Werte gemäß einem spezifizierten Code oder Protokoll, innerhalb eines Moduls, zwischen Modulen, oder zwischen Modulen unterschiedlicher Entitäten repräsentiert sein können. Beispielsweise kann die Digital-zu-Analog-Wandlungsschaltung 100 eine Digital-zu-Analog-Wandlungsschaltung 100 des Delta-Sigma-Modulators 1000 sein.For example, the output signal may possibly be provided to the n digital-to-analog conversion units of the digital-to-analog conversion circuit. As in 1b is shown, the conversion circuitry 10th one or more outputs 14 or starting means 14 comprise, which are designed to the output signal of the n digital-to-analog converter units 20th the digital-to-analog conversion circuit 100 to provide. An exit, for example the exit 14 or the starting agent 14 can correspond to an interface for sending information which can be represented by digital (bit) values according to a specified code or protocol, within a module, between modules, or between modules of different entities. For example, the digital-to-analog conversion circuit 100 a digital-to-analog conversion circuit 100 of the delta-sigma modulator 1000 be.

Die Umwandlungsschaltungsanordnung 10 ist ausgebildet, um das Ausgangssignal basierend auf einer Mehrzahl von paarweisen Vergleichen zwischen ersten binären Werten und zweiten binären Werten der n binären Werte zu erzeugen. Beispielsweise kann die Mehrzahl von paarweisen Vergleichen bestimmen, ob ein erster binärer Wert unterschiedlich/ungleich zu dem zweiten binären Wert ist, z.B. ob der erste binäre Wert ein logischer 1-Wert (z.B. ein „hoher“ Wert) und der zweite binäre Wert ein logischer 0- oder logischer -1-Wert ist (z.B. ein „niedriger“ Wert) oder ob der zweite binäre Wert ein logischer 1-Wert (z.B. ein „hoher“ Wert) und der erste binäre Wert ein logischer 0- oder logischer -1-Wert (z.B. ein „niedriger“ Wert) ist, z.B. um zu bestimmen, ob sich der erste binäre Wert und der zweite binäre Wert gegenseitig aufheben würden. Falls dies der Fall ist, kann ein neutraler Wert für das Ausgangssignal erzeugt werden, z.B. um ein Dumping einer oder beider der Digital-zu-Analog-Wandlungseinheiten entsprechend dem ersten und/oder dem zweiten binären Wert zu bewirken.The conversion circuitry 10th is configured to generate the output signal based on a plurality of pairwise comparisons between first binary values and second binary values of the n binary values. For example, the plurality of pairwise comparisons can determine whether a first binary value is different / different from the second binary value, for example whether the first binary value is a logical 1 value (eg a “high” value) and the second binary value is a logical one 0 or logical -1 value (eg a "low" value) or whether the second binary value is a logical 1 value (eg a "high" value) and the first binary value is a logical 0- or logical -1- Value (eg a "low" value), eg to determine whether the first binary value and the second binary value would cancel each other out. If this is the case, a neutral value can be generated for the output signal, for example in order to effect dumping of one or both of the digital-to-analog conversion units in accordance with the first and / or the second binary value.

Beispielsweise können die n binären Werte durch einen ersten Wert und einen zweiten Wert repräsentiert sein. Die Umwandlungsschaltungsanordnung 10 kann ausgebildet sein, um zu bestimmen, ob der erste binäre Wert und der zweite binäre Wert ungerade Werte sind, z.B. ob der erste binäre Wert ein logischer 1-Wert (z.B. ein „hoher“ Wert) und der zweite binäre Wert ein logischer 0- oder logischer -1-Wert (z.B. ein „niedriger“ Wert) ist, oder ob der zweite binäre Wert ein logischer 1-Wert (z.B. ein „hoher“ Wert) und der erste binäre Wert ein logischer 0- oder logischer -1-Wert (z.B. ein „niedriger“ Wert) ist.For example, the n binary values can be represented by a first value and a second value. The conversion circuitry 10th can be designed to determine whether the first binary value and the second binary value are odd values, for example whether the first binary value is a logical 1 value (eg a “high” value) and the second binary value is a logical 0- or a logical -1 value (eg a "low" value), or whether the second binary value is a logical 1 value (eg a "high" value) and the first binary value is a logical 0 or logical -1 value (eg a "low" value).

Die Umwandlungsschaltungsanordnung 10 kann ausgebildet sein, um einen neutralen Wert für den ternären Wert der n ternären Werte zu erzeugen, der dem ersten binären Wert oder dem zweiten binären Wert entspricht, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind.The conversion circuitry 10th may be configured to generate a neutral value for the ternary value of the n ternary values that corresponds to the first binary value or the second binary value if the first binary value and the second binary value are unequal values.

Zum Beispiel kann n eine gerade Zahl sein. Die n Digital-zu-Analog-Wandlungseinheiten können eine gerade Anzahl von Digital-zu-Analog-Wandlungseinheiten umfassen. Der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert kann n/2 sein. Wenn beispielsweise die n Digital-zu-Analog-Wandlungseinheiten 16 Digital-zu-Analog-Wandlungseinheiten entsprechen, kann der Versatz 8 sein. Beispielsweise können n/2 paarweise Vergleiche durchgeführt werden. Die Umwandlungsschaltungsanordnung kann ausgebildet sein, um einen neutralen Wert für den ternären Wert der n ternären Werte zu erzeugen, der dem ersten binären Wert und dem zweiten binären Wert entspricht, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind. Da alle n binären Werte mit nur n/2-Vergleichen verglichen werden können, wenn n eine gerade Zahl ist, können diese Vergleiche ausreichen und beide Digital-zu-Analog-Wandlungseinheiten, die dem ersten und zweiten binären Wert entsprechen, können gedumpt werden (z.B. können ihre entsprechenden ternären Werte auf den neutralen Wert gesetzt werden).For example, n can be an even number. The n digital-to-analog conversion units can comprise an even number of digital-to-analog conversion units. The offset between the first binary value and the second binary value can be n / 2. For example, if the n digital-to-analog conversion units 16 The offset can correspond to digital-to-analog conversion units 8th be. For example, n / 2 comparisons can be carried out in pairs. The conversion circuitry may be configured to generate a neutral value for the ternary value of the n ternary values that corresponds to the first binary value and the second binary value if the first binary value and the second binary value are unequal values. Since all n binary values can be compared with only n / 2 comparisons if n is an even number, these comparisons can be sufficient and both digital-to-analog conversion units that correspond to the first and second binary values can be dumped ( for example, their corresponding ternary values can be set to the neutral value).

Alternativ kann n eine ungerade Zahl sein. Der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert kann die Deckenfunktion von n/2 sein. Wenn beispielsweise die n Digital-zu-Analog-Wandlungseinheiten 15 Digital-zu-Analog-Wandlungseinheiten (wie in 4A und 4b gezeigt) entsprechen, kann der Versatz 8 sein. Die Mehrzahl von paarweisen Vergleichen kann n paarweisen Vergleichen entsprechen. Dies kann notwendig sein, um paarweise Vergleiche auf allen binären Werten durchzuführen. Die Umwandlungsschaltungsanordnung 10 kann ausgebildet sein, um einen neutralen Wert für den ternären Wert der n ternären Werte zu erzeugen, der entweder dem ersten binären Wert oder dem zweiten binären Wert entspricht, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind.Alternatively, n can be an odd number. The offset between the first binary value and the second binary value can be the ceiling function of n / 2. For example, if the n digital-to-analog conversion units 15 Digital-to-analog conversion units (as in 4A and 4b shown), the offset can 8th be. The plurality of pair-wise comparisons can correspond to n pair-wise comparisons. This can be necessary to carry out pairwise comparisons on all binary values. The conversion circuitry 10th can be designed to have a neutral value for the ternary value of the n generate ternary values that correspond to either the first binary value or the second binary value if the first binary value and the second binary value are unequal values.

Die Umwandlungsschaltungsanordnung kann ausgebildet sein, um einen positiven oder negativen Wert für den ternären Wert der n ternären Werte zu erzeugen, der (entweder) dem ersten binären Wert oder dem zweiten binären Wert entspricht, wenn der zweite binäre Wert gleiche Werte sind, z.B. einen positiven Wert, wenn beide den ersten Wert aufweisen, und einen negativen Wert, wenn beide den zweiten Wert aufweisen. Wenn n gerade ist, kann die Umwandlungsschaltungsanordnung ausgebildet sein, um einen positiven oder negativen Wert für den ternären Wert der n ternären Werte, die dem ersten binären Wert und dem zweiten binären Wert entsprechen, zu erzeugen, wenn der zweite binäre Wert gleiche Werte sind, z.B. einen positiven Wert, wenn beide den ersten Wert aufweisen, und einen negativen Wert, wenn beide den zweiten Wert aufweisen. Wenn der erste und der zweite binäre Wert gleich sind (z.B. sie heben sich nicht auf), können die ternären Werte der n ternären Werte die binären Werte der n binären Werte entsprechend den ternären Werten widerspiegeln.The conversion circuitry may be configured to generate a positive or negative value for the ternary value of the n ternary values that corresponds to (either) the first binary value or the second binary value if the second binary value are equal values, e.g. a positive value if both have the first value and a negative value if both have the second value. If n is even, the conversion circuitry may be configured to generate a positive or negative value for the ternary value of the n ternary values corresponding to the first binary value and the second binary value if the second binary value are equal values, e.g. a positive value if both have the first value and a negative value if both have the second value. If the first and second binary values are the same (e.g. they do not cancel each other out), the ternary values of the n ternary values can reflect the binary values of the n binary values corresponding to the ternary values.

Der Versatz zwischen einem ersten binären Wert und einem zweiten binären Wert ist für die Mehrzahl von paarweisen Vergleichen, basierend auf der logischen Sequenz von n binären Werten, gleich. Beispielsweise kann der Versatz ein logisch statischer Versatz für die Mehrzahl von paarweisen Vergleichen sein. Beispielsweise kann die logische Sequenz des thermometer-codierten Eingangssignals eine Aufzählung der Positionen/Komponenten des thermometer-codierten Eingangssignals bereitstellen. Die Umwandlungsschaltungsanordnung 10 oder das Mittel zum Umwandeln können ausgebildet sein, um das erste und zweite Binäre für den paarweisen Vergleich basierend auf dem Versatz auszuwählen, z.B. basierend auf der Aufzählung der Positionen/Komponenten des thermometer-codierten Eingangssignals. Zum Beispiel, wenn n =15, kann der Versatz 8 sein. Der logische erste binäre Wert innerhalb der logischen Sequenz von binären Werten kann paarweise mit dem logischen neunten binären Wert innerhalb der logischen Sequenz von binären Werten verglichen werden, die logischen zweiten binären Werte können paarweise mit dem logischen zehnten binären Wert etc. verglichen werden.The offset between a first binary value and a second binary value is the same for the plurality of pairwise comparisons based on the logical sequence of n binary values. For example, the offset can be a logically static offset for the plurality of pairwise comparisons. For example, the logical sequence of the thermometer-coded input signal can provide an enumeration of the positions / components of the thermometer-coded input signal. The conversion circuitry 10th or the means for converting can be designed to select the first and second binary for pairwise comparison based on the offset, for example based on the enumeration of the positions / components of the thermometer-coded input signal. For example, if n = 15, the offset can be 8th be. The logical first binary value within the logical sequence of binary values can be compared in pairs with the logical ninth binary value within the logical sequence of binary values, the logical second binary values can be compared in pairs with the logical tenth binary value, etc.

Der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert kann an dem Ende der logischen Sequenz von n binären Werten umbrechen. Dies kann ein Verwenden der Umwandlungsschaltungsanordnung und/oder des Mittels zum Umwandeln mit einem Eingangssignal ermöglichen, das durch einen Quantisierer, der auf einem spannungsgesteuerten Oszillator basiert, erzeugt wird. Zum Beispiel, wenn n =15, kann der Versatz 8 sein. Der logische siebte binäre Wert kann paarweise mit dem logischen fünfzehnten binären Wert verglichen werden und der logische achte binäre Wert kann paarweise mit dem logischen ersten binären Wert verglichen werden.The offset between the first binary value and the second binary value can wrap n binary values at the end of the logical sequence. This may allow using the conversion circuitry and / or means for converting with an input signal generated by a quantizer based on a voltage controlled oscillator. For example, if n = 15, the offset can be 8th be. The logical seventh binary value can be compared in pairs with the logical fifteenth binary value and the logical eighth binary value can be compared in pairs with the logical first binary value.

Bei zumindest einigen Beispielen ist der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert kann die Deckenfunktion von n/2. Dies kann eine Identifizierung geeigneter Digital-zu-Analog-Wandlungseinheiten ermöglichen, die gedumpt werden können.In at least some examples, the offset between the first binary value and the second binary value may be the ceiling function of n / 2. This can enable identification of suitable digital-to-analog conversion units that can be dumped.

Zum Beispiel kann n eine ungerade Zahl sein. Die Mehrzahl von paarweisen Vergleichen kann n paarweisen Vergleichen entsprechen. Die n paarweisen Vergleiche können parallel durchgeführt werden. Dies kann ein Einführen von Verzögerungen bei der Erzeugung des Ausgangssignals vermeiden. Beispielsweise kann die Umwandlungsschaltungsanordnung n parallele Vergleichsschaltungen für die Mehrzahl von paarweisen Vergleichen umfassen, z.B. n XOR (eXclusive OR; exklusives ODER) -basierte oder XNOR (eXclusive Negative OR; exklusives negatives ODER) -basierte Vergleichsschaltungen.For example, n can be an odd number. The plurality of pairwise comparisons can correspond to n pairwise comparisons. The n pairwise comparisons can be carried out in parallel. This can avoid introducing delays in the generation of the output signal. For example, the conversion circuitry may comprise n parallel comparison circuits for the plurality of pairwise comparisons, e.g. n XOR (eXclusive OR; exclusive OR) -based or XNOR (eXclusive Negative OR; exclusive negative OR) -based comparison circuits.

Alternativ kann n eine gerade Zahl sein. Der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert kann n/2 sein. Dies kann ein Dumping beider Digital-zu-Analog-Wandlungseinheiten, die verglichenen binären Werten zugeordnet sind, ermöglichen. Die Mehrzahl von paarweisen Vergleichen kann (nur) n/2 paarweisen Vergleichen entsprechen. Die n/2 paarweisen Vergleiche können parallel durchgeführt werden. Dies kann ein Einführen von Verzögerungen bei der Erzeugung des Ausgangssignals vermeiden. Beispielsweise kann die Umwandlungsschaltungsanordnung (nur) n/2 parallele Vergleichsschaltungen für die Mehrzahl von paarweisen Vergleichen, z.B. n/2 XOR-basierte oder XNOR-basierte Vergleichsschaltungen, umfassen. Da möglicherweise nur n/2 paarweise Vergleiche verwendet werden, kann die Schaltungsanordnung, die für die Vergleiche erforderlich ist, reduziert werden.Alternatively, n can be an even number. The offset between the first binary value and the second binary value can be n / 2. This can allow dumping of both digital-to-analog conversion units that are assigned to compared binary values. The majority of pair-wise comparisons may correspond to n / 2 pair-wise comparisons. The n / 2 pair-wise comparisons can be carried out in parallel. This can avoid introducing delays in the generation of the output signal. For example, the conversion circuitry can (only) n / 2 parallel comparison circuits for the plurality of pairwise comparisons, e.g. n / 2 XOR-based or XNOR-based comparison circuits. Since only n / 2 pair comparisons may be used, the circuitry required for the comparisons can be reduced.

1a und 1b zeigen ferner einen Delta-Sigma-Modulator 1000 oder ein Delta-Sigma-Modulationsmittel 1000, umfassend die Umwandlungsschaltungsanordnung 10 oder das Mittel zum Umwandeln 10. Das Ausgangssignal ist möglicherweise wirksam (d.h. geeignet) für n Digital-zu-Analog-Wandlereinheiten 20 einer Digital-zu-Analog-Wandlungsschaltung 100 des Delta-Sigma-Modulators 1000 oder des Delta-Sigma-Modulationsmittels 1000. Innerhalb des Delta-Sigma-Modulators 1000 kann die Umwandlungsschaltungsanordnung verwendet werden, um das dem Digital-zu-Analog-Wandler des Delta-Sigma-Modulators durch den (VCO-basierten) Quantisierer bereitgestellte Signal umzuwandeln. 1a and 1b also show a delta-sigma modulator 1000 or a delta-sigma modulation means 1000 comprising the conversion circuitry 10th or the means to convert 10th . The output signal may be effective (ie suitable) for n digital-to-analog converter units 20th a digital-to-analog conversion circuit 100 of the delta-sigma modulator 1000 or the delta-sigma modulation means 1000 . Inside the delta sigma modulator 1000 the conversion circuitry may be used to convert the digital to analog converter of the delta-sigma modulator through the (VCO-based) quantizer to convert provided signal.

Bei zumindest einigen Beispielen, wie ferner in 1b gezeigt ist, umfasst der Delta-Sigma-Modulator 1000 einen Quantisierer 30, der auf einem spannungsgesteuerten Oszillator basiert, oder ein Quantisierungsmittel 30, das auf einem spannungsgesteuerten Oszillator basiert. Der Quantisierer 30, der auf einem spannungsgesteuerten Oszillator basiert oder das Quantisierungsmittel 30, das auf einem spannungsgesteuerten Oszillator basiert, kann ausgebildet sein, um der Umwandlungsschaltungsanordnung 10 das Eingangssignal bereitzustellen. Das Quantisierungsmittel 30, das auf einem spannungsgesteuerten Oszillator basiert, kann dem Quantisierer 30, der auf einem spannungsgesteuerten Oszillator basiert, entsprechen oder durch denselben implementiert sein. Wie ferner in 1b gezeigt ist, kann der Delta-Sigma-Modulator 1000 oder das Delta-Sigma-Modulationsmittel 1000 eine Digital-zu-Analog-Wandlerschaltung 100 oder ein Digital-zu-Analog-Wandlungsmittel 100 umfassen. Die Digital-zu-Analog-Wandlungsschaltung 100 oder das Digital-zu-Analog-Wandlungsmittel 100 kann die Umwandlungsschaltungsanordnung 10 oder das Mittel zum Umwandeln 10 umfassen. Alternativ kann die Digital-zu-Analog-Wandlungsschaltung 100 oder das Digital-zu-Analog-Wandlungsmittel 100 separat von der Umwandlungsschaltungsanordnung 10 oder dem Mittel zum Umwandeln 10 sein. Die Digital-zu-Analog-Wandlungsschaltung 100 kann die n Digital-zu-Analog-Wandlereinheiten 20 umfassen. Die Umwandlungsschaltungsanordnung 10 oder das Mittel zum Umwandeln 10 kann ausgebildet sein, um den n Digital-zu-Analog-Wandlereinheiten 20 der Digital-zu-Analog-Wandlungsschaltung 100 oder des Digital-zu-Analog-Wandlungsmittels 100 das Ausgangssignal bereitzustellen.In at least some examples, as further described in 1b is shown includes the delta-sigma modulator 1000 a quantizer 30th , which is based on a voltage controlled oscillator, or a quantizer 30th , which is based on a voltage controlled oscillator. The quantizer 30th which is based on a voltage controlled oscillator or the quantization means 30th , which is based on a voltage controlled oscillator, can be configured to the conversion circuitry 10th to provide the input signal. The quantizer 30th , which is based on a voltage controlled oscillator, can be used by the quantizer 30th , which is based on a voltage-controlled oscillator, or be implemented by the same. As further in 1b is shown, the delta-sigma modulator 1000 or the delta-sigma modulation means 1000 a digital-to-analog converter circuit 100 or a digital-to-analog conversion means 100 include. The digital-to-analog conversion circuit 100 or the digital-to-analog conversion means 100 can the conversion circuitry 10th or the means to convert 10th include. Alternatively, the digital-to-analog conversion circuit 100 or the digital-to-analog conversion means 100 separately from the conversion circuitry 10th or the means to convert 10th be. The digital-to-analog conversion circuit 100 can the n digital-to-analog converter units 20th include. The conversion circuitry 10th or the means to convert 10th can be designed to the n digital-to-analog converter units 20th the digital-to-analog conversion circuit 100 or the digital-to-analog conversion means 100 to provide the output signal.

Bei zumindest einigen Beispielen, wie in 1a gezeigt ist, umfasst die Digital-zu-Analog-Wandlungsschaltung 100 oder das Digital-zu-Analog-Wandlungsmittel 100 die n Digital-zu-Analog-Wandlereinheiten 20 und die Umwandlungsschaltungsanordnung 10 oder das Mittel zum Umwandeln 10. Die Umwandlungsschaltungsanordnung 10 oder das Mittel zum Umwandeln 10 kann ausgebildet sein, um den n Digital-zu-Analog-Wandlereinheiten 20 der Digital-zu-Analog-Wandlungsschaltung 100 oder des Digital-zu-Analog-Wandlungsmittels 100 das Ausgangssignal bereitzustellen.In at least some examples, as in 1a is shown includes the digital-to-analog conversion circuit 100 or the digital-to-analog conversion means 100 the n digital-to-analog converter units 20th and the conversion circuitry 10th or the means to convert 10th . The conversion circuitry 10th or the means to convert 10th can be designed to the n digital-to-analog converter units 20th the digital-to-analog conversion circuit 100 or the digital-to-analog conversion means 100 to provide the output signal.

Bei Beispielen kann die Umwandlungsschaltungsanordnung 10 oder das Mittel zum Umwandeln 10 unter Verwendung eines oder mehrerer Schaltungs-Gates, eines oder mehrerer Transistoren, einer oder mehreren Umwandlungseinheiten, eines oder mehrerer Mittel zum Umwandeln, einer oder mehrerer Verarbeitungseinheiten, irgendeines Mittel zum Verarbeiten, wie beispielsweise einem Prozessor, einem Computer oder einer programmierbaren Hardwarekomponente, implementiert werden, die mit entsprechend angepasster Software wirksam sind. Anders ausgedrückt, die beschriebene Funktion des Umwandlungsschaltungsanordnung 10 oder des Mittels zum Umwandeln 10 kann auch in Software implementiert sein, die dann auf einer oder mehreren programmierbaren Hardwarekomponenten ausgeführt wird. Solche Hardwarekomponenten können einen Allzweckprozessor, einen digitalen Signalprozessor (DSP; Digital Signal Processor), einen Mikrocontroller etc. umfassen.In examples, the conversion circuitry 10th or the means to convert 10th using one or more circuit gates, one or more transistors, one or more conversion units, one or more means for conversion, one or more processing units, any means for processing such as a processor, a computer or a programmable hardware component that are effective with appropriately adapted software. In other words, the described function of the conversion circuitry 10th or the means to convert 10th can also be implemented in software that then runs on one or more programmable hardware components. Such hardware components can include a general-purpose processor, a digital signal processor (DSP), a microcontroller, etc.

Mehr Einzelheiten und Aspekte werden in Verbindung mit den vor- oder nachstehend beschriebenen Beispielen erwähnt. Die in 1a oder 1b gezeigten Beispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend oder nachstehend (z.B. 1c bis 4b) beschriebenen Beispielen erwähnt sind.More details and aspects are mentioned in connection with the examples described above or below. In the 1a or 1b Examples shown may include one or more optional additional features corresponding to one or more aspects associated with the proposed concept or one or more above or below (e.g. 1c to 4b ) described examples are mentioned.

1c zeigt ein Flussdiagramm eines Umwandlungsverfahrens. Das Umwandlungsverfahren eignet sich zum Umwandeln eines thermometer-codierten Eingangssignals mit einer logischen Sequenz von n binären Werten in ein Ausgangssignal mit n ternären Werten. Das Ausgangssignal ist wirksam (d.h. geeignet) für n Digital-zu-Analog-Wandlereinheiten 20 eines Digital-zu-Analog-Wandlungsmittels 100 oder eines Digital-zu-Analog-Wandlers 100. Das Umwandlungsverfahren umfasst ein Erzeugen 120 des Ausgangssignals basierend auf einer Mehrzahl von paarweisen Vergleichen zwischen ersten binären Werten und zweiten binären Werten der n binären Werte. Ein Versatz zwischen einem ersten binären Wert und einem zweiten binären Wert ist für die Mehrzahl von paarweisen Vergleichen, basierend auf der logischen Sequenz von n binären Werten, gleich. 1c shows a flowchart of a conversion process. The conversion method is suitable for converting a thermometer-coded input signal with a logical sequence of n binary values into an output signal with n ternary values. The output signal is effective (ie suitable) for n digital-to-analog converter units 20th of a digital-to-analog conversion medium 100 or a digital-to-analog converter 100 . The conversion process involves creating 120 of the output signal based on a plurality of pairwise comparisons between first binary values and second binary values of the n binary values. An offset between a first binary value and a second binary value is the same for the plurality of pairwise comparisons based on the logical sequence of n binary values.

Das Verfahren kann ferner weitere Merkmale umfassen, wie in Verbindung mit der Umwandlungsschaltungsanordnung oder dem Mittel zum Umwandeln von 1a oder 1b gezeigt ist. The method may further include other features, such as in connection with the conversion circuitry or the means for converting 1a or 1b is shown.

Zum Beispiel, wie in 1c gezeigt ist, kann das Umwandlungsverfahren ein Erhalten 110 des Eingangssignals von einem Quantisierungsmittel, das auf einem spannungsgesteuerten Oszillator basiert, oder einem Quantisierer, der auf einem spannungsgesteuerten Oszillator basiert, umfassen. Das Umwandlungsverfahren kann ein Bereitstellen 130 des Ausgangssignals an n Digital-zu-Analog-Wandlereinheiten 20 des Digital-zu-Analog-Wandlungsmittels 100 umfassen.For example, like in 1c is shown, the conversion method can be obtained 110 the input signal from a quantization means based on a voltage controlled oscillator or a quantizer based on a voltage controlled oscillator. The conversion process can provide 130 the output signal to n digital-to-analog converter units 20th of the digital-to-analog conversion means 100 include.

Bei zumindest einigen Beispielen sind die n binären Werte durch einen ersten Wert und einen zweiten Wert repräsentiert. Das Umwandlungsverfahren kann ein Bestimmen 122 umfassen, ob der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind. Das Umwandlungsverfahren kann ein Erzeugen 124 eines neutralen Werts für den ternären Wert der n ternären Werte umfassen, der dem ersten binären Wert oder dem zweiten binären Wert entspricht, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind.In at least some examples, the n binary values are a first value and a represents the second value. The conversion process can determine 122 include whether the first binary value and the second binary value are unequal values. The conversion process can generate 124 a neutral value for the ternary value of the n ternary values that corresponds to the first binary value or the second binary value if the first binary value and the second binary value are unequal values.

Zum Beispiel kann n eine gerade Zahl sein. Der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert kann n/2 sein. n/2 paarweise Vergleiche können durchgeführt werden. Das Verfahren kann ein Durchführen der Mehrzahl von paarweisen Vergleichen, z.B. der n/2 paarweisen Vergleiche, umfassen. Das Umwandlungsverfahren kann ein Erzeugen 124 eines neutralen Werts für den ternären Wert der n ternären Werte umfassen, der dem ersten binären Wert und dem zweiten binären Wert entspricht, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind.For example, n can be an even number. The offset between the first binary value and the second binary value can be n / 2. n / 2 pair comparisons can be made. The method may include performing the plurality of pair-wise comparisons, such as the n / 2 pair-wise comparisons. The conversion process can generate 124 a neutral value for the ternary value of the n ternary values that corresponds to the first binary value and the second binary value if the first binary value and the second binary value are unequal values.

Alternativ kann n eine ungerade Zahl sein. Der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert kann die Deckenfunktion von n/2 sein. Die Mehrzahl von paarweisen Vergleichen kann n paarweisen Vergleichen entsprechen. Das Umwandlungsverfahren kann ein Erzeugen 124 eines neutralen Werts für den ternären Wert der n ternären Werte umfassen, der entweder dem ersten binären Wert oder dem zweiten binären Wert entspricht, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind.Alternatively, n can be an odd number. The offset between the first binary value and the second binary value can be the ceiling function of n / 2. The plurality of pair-wise comparisons can correspond to n pair-wise comparisons. The conversion process can generate 124 include a neutral value for the ternary value of the n ternary values that corresponds to either the first binary value or the second binary value if the first binary value and the second binary value are unequal values.

Mehr Einzelheiten und Aspekte werden in Verbindung mit den vor- oder nachstehend beschriebenen Beispielen erwähnt. Das in 1c gezeigte Beispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (z.B. 1A oder 1b) oder nachfolgend (z.B. 2 bis 4b) beschriebenen Beispiele erwähnt sind.More details and aspects are mentioned in connection with the examples described above or below. This in 1c The example shown may include one or more optional additional features corresponding to one or more aspects associated with the proposed concept or one or more of the foregoing (e.g. 1A or 1b ) or below (e.g. 2nd to 4b ) described examples are mentioned.

2 zeigt ein Blockdiagramm eines Beispiels einer mobilen Vorrichtung, Kommunikationsvorrichtung oder mobilen Endvorrichtung 200, umfassend einen Delta-Sigma-Modulator 1000 oder ein Delta-Sigma-Modulationsmittel 1000 und/oder eines Basisstationssender-Empfängers 250, umfassend einen Delta-Sigma-Modulator 1000 oder ein Delta-Sigma-Modulationsmittel 1000. Der Delta-Sigma-Modulator 1000 oder das Delta-Sigma-Modulationsmittel 1000 kann ähnlich zu dem Delta-Sigma-Modulator 1000 oder dem Delta-Sigma-Modulationsmittel 1000 implementiert sein, das in Verbindung mit den 1a bis 1c beschrieben ist. Eine solche mobile Vorrichtung, Kommunikationsvorrichtung oder mobile Endvorrichtung 200 und/oder ein Basisstationssender-Empfänger 250 kann einen Delta-Sigma-Modulator mit einem VCO-basierten Quantisierer und einem Dumping-Ablauf-basierten Digital-zu-Analog-Wandler verwenden, der sowohl eine zusätzliche Ordnung von Rauschformung, die durch den VCO-basierten Quantisierer bereitgestellt wird, als auch einen zusätzlichen rauscharmen Betrieb, der durch den Dumping-Ablauf ermöglicht wird, bereitstellen kann. 2nd FIG. 4 shows a block diagram of an example of a mobile device, communication device or mobile terminal device 200 comprising a delta-sigma modulator 1000 or a delta-sigma modulation means 1000 and / or a base station transceiver 250 comprising a delta-sigma modulator 1000 or a delta-sigma modulation means 1000 . The delta sigma modulator 1000 or the delta-sigma modulation means 1000 can be similar to the delta sigma modulator 1000 or the delta-sigma modulation means 1000 be implemented in conjunction with the 1a to 1c is described. Such a mobile device, communication device or mobile terminal device 200 and / or a base station transceiver 250 may use a delta-sigma modulator with a VCO-based quantizer and a dumping-based digital-to-analog converter that has both an additional order of noise shaping provided by the VCO-based quantizer and one can provide additional low-noise operation that is made possible by the dumping process.

Mehr Einzelheiten und Aspekte werden in Verbindung mit den vor- oder nachstehend beschriebenen Beispielen erwähnt. Das in 2 gezeigte Beispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (z.B. 1a bis 1c) oder nachfolgend (z.B. 3a bis 4b) beschriebenen Beispiele erwähnt werden.More details and aspects are mentioned in connection with the examples described above or below. This in 2nd The example shown may include one or more optional additional features corresponding to one or more aspects associated with the proposed concept or one or more of the foregoing (e.g. 1a to 1c ) or below (e.g. 3a to 4b ) described examples may be mentioned.

Zumindest einige Beispiele können ein Dumping-Konzept für volldifferenzielle DACs (digital-to-analog converter; Digital-zu-Analog-Wandler, z.B. die Digital-zu-Analog-Wandlungsschaltung oder das Digital-zu-Analog-Wandlungsmittel) für ein rotierendes Thermometer-code-Eingangssignalformat (z.B. des thermometer-codierten Eingangssignals) bereitstellen.At least some examples can be a dumping concept for fully differential DACs (digital-to-analog converter; digital-to-analog converter, for example the digital-to-analog conversion circuit or the digital-to-analog conversion means) for a rotating thermometer - Provide code input signal format (e.g. the thermometer-coded input signal).

Zumindest einige Beispiele können sich auf einen Multi-Bit-Sigma-Delta-Modulator (z.B. den Delta-Sigma-Modulator 1000 und/oder das Delta-Sigma-Modulationsmittel 1000) -basierten Analog-zu-Digital-Wandler (ADC, 3a) beziehen. 3a zeigt ein vereinfachtes Prinzip eines Multi-Bit-Sigma-Delta-Modulator-basierten ADC. Der Wandler umfasst einen Schleifenfilter 302, einen Multi-Bit-ADC 304 und einen Multi-Bit-DAC 306. Der n-Bit-ADC kann eine relativ niedrige Auflösung (z.B. 1 bis etwa 6 Bit) aufweisen und kann durch einen Flash-Typ-ADC realisiert werden. Die Verbindung 305 zwischen dem ADC und dem DAC kann in einer Thermometercode-Repräsentation von 2N Zeilen anstatt in einem binären, gewichteten Format realisiert werden. Diese Thermometercode-Repräsentation kann verwendet werden, um die DAC-Zellen innerhalb des n-Bit-DAC anzusteuern, d.h. jede der ADC-Digital-Ausgangsleitungen steuert eine der DAC-Zellen an.At least some examples can refer to a multi-bit sigma-delta modulator (e.g. the delta-sigma modulator 1000 and / or the delta-sigma modulation means 1000 ) -based analog-to-digital converter ( ADC , 3a ) Respectively. 3a shows a simplified principle of a multi-bit sigma-delta modulator-based ADC . The converter includes a loop filter 302 , a multi-bit ADC 304 and a multi-bit DAC 306 . The n-bit ADC can have a relatively low resolution (eg 1 to about 6 bits) and can be implemented by a flash-type ADC. The connection 305 between the ADC and the DAC can be realized in a thermometer code representation of 2 N lines instead of in a binary, weighted format. This thermometer code representation can be used to drive the DAC cells within the n-bit DAC, ie each of the ADC digital output lines drives one of the DAC cells.

Der Multi-Bit-differenzielle DAC (3b) umfasst eine Anzahl M identischer DAC-Scheiben (z.B. die n Digital-zu-Analog-Wandlungseinheiten). 3b zeigt ein vereinfachtes schematisches Diagramm eines Multi-Bit-differenziellen DAC. Die Ausgangssignale Ip 310 and In 312 von (allen) der Scheiben können miteinander verbunden sein. Abhängig von dem digitalen Eingabecode des DAC wird eine bestimmte Anzahl von Icell_p 314 Zellen und Icell_n 316 Zellen mit dem positiven Ausgang Ip 310 verbunden. Die entgegengesetzte Anzahl von Icell_p cells and Icell_n Zellen ist mit dem negativen Ausgang In 312 verbunden. Die Schalter 318 können verwendet werden, um auszuwählen, ob Icell_p 314 Zellen und/oder Icell_n 316 mit den Ausgängen verbunden sind.The multi-bit differential DAC ( 3b ) comprises a number M of identical DAC slices (for example the n digital-to-analog conversion units). 3b shows a simplified schematic diagram of a multi-bit differential DAC . The output signals I p 310 and In 312 of (all) of the disks can be connected. Depending on the digital input code of the DAC will a certain number of I cell_p 314 Cells and I cell_n 316 Cells with positive output I p 310 connected. The opposite number of I cell_p cells and I cell_n Cells is with the negative output I n 312 connected. The switches 318 can be used to select whether I cell_p 314 Cells and / or I cell_n 316 are connected to the outputs.

3c zeigt ein beispielhaftes Schaltschema eines Multi-Bit-differenziellen DACs (z.B. die Digital-zu-Analog-Wandlungsschaltung 100), der durch einen monotonen ADC (z.B. Flash-ADC) getrieben wird, z.B. durch einen Thermometer-Code-Typ-ADC getrieben wird. 3c kann ein Beispiel des Schaltschemas für einen 4-Bit-DAC für alle möglichen Eingabecode-kombinationen zeigen. In der ersten Spalte 320 ist der Eingabecode gezeigt. Die Spalten 2 bis 16 322 zeigen die individuellen Eingangssignalkomponenten für die DAC-Zellen 1 bis 15. Die letzte Spalte 324 zeigt die Summe der Addition der Signalkomponenten für DAC-Zellen 1 bis 15. Für den maximalen Code von 15 (bezeichnet durch Bezugszeichen 326) werden alle positiven Stromquellen mit dem positiven Ausgang verbunden. Die Summe der Ströme ist 15. Für einen Code von 14 (bezeichnet durch Bezugszeichen 328) sind nur 14 positive Stromquellen und 1 negative Stromquelle mit dem positiven Ausgang verbunden. Daher wird einer der positiven Ströme durch einen negativen Strom kompensiert, was zu nur 13 effektiven positiven Strömen an dem Ausgang führt, und so weiter. Für ein gegebenes digitales Eingangssignal können die ausgewählten DAC-Zellen immer die gleichen sein, d.h. nur abhängig vom digitalen Code. Unabhängig von dem Eingabecode können (alle) DAC-Zellen verbunden sein und können der Ausgabe Rauschen hinzufügen. 3c shows an exemplary circuit diagram of a multi-bit differential DAC (for example, the digital-to-analog conversion circuit 100 ) by a monotonous ADC (e.g. flash ADC) is driven, e.g. driven by a thermometer code type ADC. 3c can show an example of the circuit diagram for a 4-bit DAC for all possible input code combinations. In the first column 320 the input code is shown. The columns 2nd to 16 322 show the individual input signal components for the DAC cells 1 to 15 . The last column 324 shows the sum of the addition of the signal components for DAC cells 1 to 15 . For the maximum code of 15 (designated by reference numerals 326 ) all positive current sources are connected to the positive output. The sum of the currents is 15 . For a code of 14 (designated by reference numerals 328 ) are only 14 positive power sources and 1 negative power source connected to the positive output. Therefore, one of the positive currents is compensated by a negative current, which too 13 effective positive currents at the output leads, and so on. For a given digital input signal, the selected DAC cells can always be the same, ie only dependent on the digital code. Regardless of the input code, (all) DAC cells can be connected and can add noise to the output.

Um dies zu vermeiden, kann ein Dumping-Ablauf, wie in 3d gezeigt ist, verwendet werden. 3d zeigt ein vereinfachtes schematisches Diagramm eines Multi-Bit-differenziellen DACs mit einer Dumping-Schaltungsanordnung. Die Ausgangssignale Ip 330 and In 332 von (allen) der Scheiben können miteinander verbunden sein. Abhängig von dem digitalen Eingabecode des DAC wird eine bestimmte Anzahl von Icell_p 334 Zellen und Icell_n 336 Zellen mit dem positiven Ausgang Ip 330 und dem negativen Ausgang In 332 verbunden. Die Schalter 338 können verwendet werden um auszuwählen, ob Icell_p 334 Zellen und/oder Icell_n 336 mit den Ausgängen verbunden sind. Hier werden Zellen, von denen Ströme kompensiert werden, paarweise von den DAC-Ausgangsknoten getrennt und auf eine Gleichtaktspannung gedumpt. Auf diese Weise können (nur) die Stromquellen, die zu dem Ausgangsstrom beitragen, Rauschen an dem Ausgang erzeugen.To avoid this, a dumping process, as in 3d shown can be used. 3d shows a simplified schematic diagram of a multi-bit differential DAC with dumping circuitry. The output signals I p 330 and In 332 of (all) of the disks can be connected. Depending on the digital input code of the DAC will a certain number of I cell_p 334 Cells and I cell_n 336 Cells with positive output I p 330 and the negative outcome I n 332 connected. The switches 338 can be used to select whether I cell_p 334 Cells and / or I cell_n 336 are connected to the outputs. Here cells from which currents are compensated are separated in pairs from the DAC output nodes and dumped to a common mode voltage. In this way, the current sources that contribute to the output current can produce noise at the output.

Das entsprechende Schaltschema ist in 3e gezeigt. 3e zeigt ein beispielhaftes Dumping-Schaltschema eines Multi-Bit-differenziellen DACs, der durch einen monotonen ADC (z.B. Flash-ADC) getrieben wird, z.B. durch einen Thermometer-Code-Typ-ADC getrieben wird. In der ersten Spalte 340 ist der Eingabecode gezeigt. Die Spalten 2 bis 16 342 zeigen die individuellen Eingangssignalkomponenten für die DAC-Zellen 1 bis 15. Die letzte Spalte 344 zeigt die Summe der Addition der Signalkomponenten für DAC-Zellen 1 bis 15. Für den maximalen Code von 15 (wie durch Bezugszeichen 346 bezeichnet) können alle positiven Stromquellen mit dem positiven Ausgang verbunden sein. Die Summe der Ströme ist 15. Für einen Code von 14 (wie durch Bezugszeichen 348 bezeichnet) sind möglicherweise nur 13 positive Stromquellen mit dem positiven Ausgang verbunden. Eine positive und eine negative Stromquelle (gezeigt in den Spalten 2 und 16) können ausgedumpt werden. Der resultierende Ausgangsstrom ist immer noch 13, wie bei dem herkömmlichen Schaltschema. Das Dumping kann durch paarweisen Vergleich fester Zellpaare [Cell1, Cell15],[Cell2, Cell1l4], ...., [Cell7, Cell9] durchgeführt werden. Wenn diese Zellen den entgegengesetzten Strom treiben, können sie gedumpt werden. Bei dem Beispiel in 3e können 7 Vergleiche notwendig sein.The corresponding circuit diagram is in 3e shown. 3e shows an exemplary dumping circuit diagram of a multi-bit differential DAC by a monotonous ADC (e.g. flash ADC) is driven, e.g. driven by a thermometer code type ADC. In the first column 340 the input code is shown. The columns 2nd to 16 342 show the individual input signal components for the DAC cells 1 to 15 . The last column 344 shows the sum of the addition of the signal components for DAC cells 1 to 15 . For the maximum code of 15 (as with reference numerals 346 all positive current sources can be connected to the positive output. The sum of the currents is 15 . For a code of 14 (as with reference numerals 348 may be just 13 positive current sources connected to the positive output. A positive and a negative power source (shown in the columns 2nd and 16 ) can be dumped. The resulting output current is still 13 , as with the conventional circuit diagram. Dumping can be done by pairwise comparison of fixed cell pairs [ Cell1 , Cell15 ], [ Cell2 , Cell1l4 ], ...., [ Cell7 , Cell9 ] be performed. If these cells drive the opposite current, they can be dumped. In the example in 3e 7 comparisons may be necessary.

Bei zumindest einigen Beispielen können VCO (Voltage-Controlled Oscillators; spannungsgesteuerte Oszillatoren) -basierte Quantisierer (z.B. der Quantisierer 30, der auf einem spannungsgesteuerten Oszillator basiert) in Multi-Bit-Sigma-Delta-Modulatoren verwendet werden, da dies eine zusätzliche Ordnung der Rauschformung erlauben kann, die die Auflösung des Modulators erhöhen kann. Das Ausgabeformat des VCO-Quantisierer-basierten ADCs (z.B. das thermometer-codierte Eingangssignal) kann auch Thermometercodes aufweisen, aber der Thermometercode hat möglicherweise keinen festen Startpunkt. Der Startpunkt kann von dem vorangehenden Ausgangswert abhängen.In at least some examples VCO (Voltage-Controlled Oscillators) -based quantizers (e.g. the quantizer 30th , which is based on a voltage controlled oscillator) can be used in multi-bit sigma-delta modulators, since this can allow an additional order of noise shaping, which can increase the resolution of the modulator. The output format of the VCO quantizer-based ADC (eg the thermometer-coded input signal) can also have thermometer codes, but the thermometer code may not have a fixed starting point. The starting point can depend on the previous starting value.

Für ein gegebenes digitales Eingangssignal sind die ausgewählten DAC-Zellen also möglicherweise nicht immer die gleichen und das bekannte Dumping-Schema funktioniert möglicherweise nicht.For a given digital input signal, the DAC cells selected may not always be the same and the known dumping scheme may not work.

Zumindest einige Beispiele können eine Kenntnis von Signaleigenschaften des VCO-basierten ADC-Ausgabecodes nutzen, um diese Informationen zu kombinieren und ein Dumping-Schema zu erzeugen, das zu diesem Code passt. Dies kann ein Verwenden der DAC-Rauschminderung des Dumpingkonzeptes in Kombination mit VCO-basierten ADCs ermöglichen.At least some examples can use knowledge of signal properties of the VCO-based ADC output code to combine this information and create a dumping scheme that fits this code. This can enable the DAC noise reduction of the dumping concept to be used in combination with VCO-based ADCs.

4a zeigt möglicherweise ein herkömmliches Schaltschema eines Multi-Bit-differenziellen DACs, der durch einen VCO-Typ-ADC getrieben wird. 4a zeigt möglicherweise ein Beispiel des Schaltschemas für einen 4-Bit-Multi-Bit-differenziellen Digital-zu-Analog-Wandler, getrieben durch einen Analog-zu-Digital-Wandler vom Typ eines spannungsgesteuerten Oszillators für alle möglichen Eingabecode-Kombinationen. In der ersten Spalte 400 ist der Eingabecode gezeigt. Die Spalten 2 bis 16 402 zeigen die individuellen Eingangssignalkomponenten für die DAC-Zellen 1 bis 15. Die letzte Spalte 404 zeigt die Summe der Addition der Signalkomponenten für die DAC-Zellen 1 bis 15. Für den maximalen Code von 15 (Bezugszeichen 406) werden alle positiven Stromquellen mit dem positiven Ausgang verbunden. Die Summe der Ströme ist 15. Für einen Code von 14 (Bezugszeichen 408) sind nur 14 positive Stromquellen und 1 negative Stromquelle mit dem positiven Ausgang verbunden. Daher wird 1 der positiven Ströme durch einen negativen Strom kompensiert, was zu nur 13 effektiven Ströme an dem Ausgang führt, und so weiter. 4a Fig. 12 may show a conventional circuit diagram of a multi-bit differential DAC driven by a VCO-type ADC. 4a Fig. 4 may show an example of the circuit diagram for a 4-bit multi-bit differential digital-to-analog converter driven by an analog-to-digital converter of the type one voltage controlled oscillator for all possible input code combinations. In the first column 400 the input code is shown. The columns 2nd to 16 402 show the individual input signal components for the DAC cells 1 to 15 . The last column 404 shows the sum of the addition of the signal components for the DAC cells 1 to 15 . For the maximum code of 15 (Reference number 406 ) all positive current sources are connected to the positive output. The sum of the currents is 15 . For a code of 14 (Reference number 408 ) are only 14 positive power sources and 1 negative power source connected to the positive output. Therefore 1 of positive currents compensated for by a negative current, leading to only 13 effective currents at the output leads, and so on.

Im Gegensatz zu 3c, wo die ausgewählten DAC-Zellen für einen gegebenen Eingabecode identisch waren, ist nun möglicherweise nur die Anzahl der ausgewählten DAC-Zellen identisch, aber die Position der Zellen kann vom letzten Eingabecode abhängen. Die verbundenen DAC-Zellen können mit der nächsten Position im Vergleich zu den vorangehend ausgewählten Zellen beginnen. Dieser Zeiger kann bei diesem Beispiel von celll5 nach unten zu celll rotieren und von cell15 fortfahren, und so weiter. Das Beispiel zeigt ein Beispiel von ausgewählten Zellen zum Verringern des DAC-Eingabecodes von 15 auf 0.In contrast to 3c Where the selected DAC cells were identical for a given input code, only the number of selected DAC cells may now be identical, but the position of the cells may depend on the last input code. The connected DAC cells can start at the next position compared to the previously selected cells. This pointer can rotate down from celll5 to celll in this example and continue from cell15, and so on. The example shows an example of selected cells to decrease the DAC input code from 15 on 0 .

Glücklicherweise sind die „Einsen“ und die „Minus-Einsen“ in dieser Repräsentation noch aufeinanderfolgend, wenn man von einer Zeigerrotation von Cell15 zu Cell0 ausgeht. Diese Eigenschaft kann für eine effiziente Erzeugung von Dumping-Codes für diese Signalrepräsentation genutzt werden.Fortunately, the "ones" and the "minus ones" in this representation are still consecutive when you assume a pointer rotation of Cell15 to Cell0 going out. This property can be used for the efficient generation of dumping codes for this signal representation.

4b zeigt ein beispielhaftes Dumping-Schaltschema eines Multi-Bit-differenziellen DACs, der durch einen VCO-Typ-ADC (z.B. den Delta-Sigma-Modulator 1000) getrieben wird. Das Schaltschema zumindest einiger Beispiele kann in 4b gezeigt sein. In der ersten Spalte 410 ist der Eingabecode gezeigt. Die Spalten 2 bis 16 412 zeigen die individuellen Eingangssignalkomponenten für die DAC-Zellen 1 bis 15. Die letzte Spalte 414 zeigt die Summe der Addition der Signalkomponenten für DAC-Zellen 1 bis 15. 4b shows an exemplary dumping circuit diagram of a multi-bit differential DAC, which by a VCO-type ADC (eg the delta-sigma modulator 1000 ) is driven. The circuit diagram of at least some examples can be found in 4b be shown. In the first column 410 the input code is shown. The columns 2nd to 16 412 show the individual input signal components for the DAC cells 1 to 15 . The last column 414 shows the sum of the addition of the signal components for DAC cells 1 to 15 .

Bei dem Beispiel können jedes Mal 15 Operationen durchgeführt werden (z.B. durch die Umwandlungsschaltungsanordnung 10), um herauszufinden, welche der Zellen gedumpt werden können. Die logische Operation von zumindest einigen Beispielen ist die folgende:

  • Wenn sich Celll und Cell9 aufheben ((Cell1=1 Cell9=-1) ODER (Cell1=-1 Cell9=1))) wird Cell1 gedumpt.
  • Wenn sich Cell2 und Cell10 aufheben ((Cell2=1 Cell10=-1) ODER (Cell2=-1 Cell10=1))) wird Cell2 gedumpt. ...
  • Wenn sich Cell7 und Celll5 aufheben ((Cell7=1 Cell15=-1) ODER (Cell7=-1 Cell15=1)) ) wird Cell7 gedumpt.
  • Wenn sich Cell8 und Cell1 aufheben ((Cell8=1 Cell1 =-1) ODER (Cell8=-1 Cell1=1))) wird Cell8 gedumpt. ...
  • Wenn sich Celll5 und Cell8 aufheben ((Cell15=1 Cel18=-1) ODER (Cell15=-1 Cell8=1)) ) wird Cell15 gedumpt.
In the example, every time 15 Operations are performed (e.g. by the conversion circuitry 10th ) to find out which of the cells can be dumped. The logical operation of at least some examples is the following:
  • If Celll and Cell9 cancel ((Cell1 = 1 Cell9 = -1) OR (Cell1 = -1 Cell9 = 1))) Cell1 dumped.
  • If Cell2 and Cell10 cancel ((Cell2 = 1 Cell10 = -1) OR (Cell2 = -1 Cell10 = 1))) Cell2 dumped. ...
  • If Cell7 and Celll5 cancel ((Cell7 = 1 Cell15 = -1) OR (Cell7 = -1 Cell15 = 1))) Cell7 dumped.
  • If Cell8 and Cell1 cancel ((Cell8 = 1 Cell1 = -1) OR (Cell8 = -1 Cell1 = 1))) Cell8 dumped. ...
  • If Celll5 and Cell8 cancel ((Cell15 = 1 Cel18 = -1) OR (Cell15 = -1 Cell8 = 1))) Cell15 dumped.

Das Dumping kann durch paarweisen Vergleich (z.B. die Mehrzahl von paarweisen Vergleichen) von festen Zellpaaren (z.B. den ersten und zweiten binären Werten) mit einem konstanten Versatz (z.B. dem Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert) erfolgen, der durch schnelle XOR-Logik-Gates realisiert werden kann.Dumping can be done by pair-wise comparison (e.g. the majority of pair-wise comparisons) of fixed cell pairs (e.g. the first and second binary values) with a constant offset (e.g. the offset between the first binary value and the second binary value) by fast XOR logic gates can be realized.

Für den Fall, dass der DAC-basierte ADC eine gerade Anzahl von Zellen aufweist, kann die Logik weiter vereinfacht werden. In diesem Fall können für jede XOR-Operation zwei DAC-Zellen gedumpt werden. Z.B. für einen 16-Zellen-DAC kann das zu der folgenden Logik führen:

  • Wenn sich Cell1 und Cell9 aufheben ((Cell1=1 Cell9=-1) ODER (Cell1=-1 Cell9=1)) ) werden Cell1 und Cell9 gedumpt.
  • Wenn sich Cell2 und Cell10 aufheben ((Cell2=1 Cell10=-1) ODER (Cell2=-1 Cell10=1)) ) werden Cell2 und Cell10 gedumpt. ...
  • Wenn sich Cell8 und Cell16 aufheben ((Cell8=1 Cell16=-1) ODER (Cell8=-l Cell16=1)) ) werden Cell8 und Cell16 gedumpt.
In the event that the DAC is based ADC If the number of cells is even, the logic can be further simplified. In this case, two DAC cells can be dumped for each XOR operation. For example, for a 16 cell DAC, this can lead to the following logic:
  • If Cell1 and Cell9 cancel ((Cell1 = 1 Cell9 = -1) OR (Cell1 = -1 Cell9 = 1))) Cell1 and Cell9 dumped.
  • If Cell2 and Cell10 cancel ((Cell2 = 1 Cell10 = -1) OR (Cell2 = -1 Cell10 = 1))) Cell2 and Cell10 dumped. ...
  • If Cell8 and Cell16 cancel ((Cell8 = 1 Cell16 = -1) OR (Cell8 = -l Cell16 = 1))) Cell8 and Cell16 dumped.

Bei dem Beispiel können jedes Mal 8 Operationen durchgeführt werden.In the example, every time 8th Operations are performed.

Weitere Details und Aspekte der Beispiele werden in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorangehend (z. B. 1a bis 2b) beschriebenen Beispielen erwähnt. Die Beispiele können ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren vorangehend oder nachfolgend beschriebenen Beispielen entsprechen.Further details and aspects of the examples are provided in connection with the proposed concept or one or more preceding ones (e.g. 1a to 2 B ) mentioned examples mentioned. The examples may have one or more additional optional features that correspond to one or more aspects of the proposed concept or one or more examples described above or below.

Die Aspekte und Merkmale, die zusammen mit einem oder mehreren der vorher detaillierten Beispiele und Figuren erwähnt und beschrieben sind, können auch mit einem oder mehreren der anderen Beispiele kombiniert werden, um ein gleiches Merkmal des anderen Beispiels zu ersetzen oder um das Merkmal in das andere Beispiel zusätzlich einzuführen. The aspects and features mentioned and described together with one or more of the previously detailed examples and figures can also be combined with one or more of the other examples to replace a same feature of the other example or to change the feature into the other Introduce example in addition.

Beispiel 1 bezieht sich auf eine Umwandlungsschaltungsanordnung 10 zum Umwandeln eines thermometer-codierten Eingangssignals mit einer logischen Sequenz von n binären Werten in ein Ausgangssignal mit n ternären Werten, wobei das Ausgangssignal wirksam (d.h. geeignet) ist für n Digital-zu-Analog-Wandlereinheiten 20 einer Digital-zu-Analog-Wandlungsschaltung 100, wobei die Umwandlungsschaltungsanordnung 10 ausgebildet ist, um das Ausgangssignal basierend auf einer Mehrzahl von paarweisen Vergleichen zwischen ersten binären Werten und zweiten binären Werten der n binäre Werte zu erzeugen, wobei ein Versatz zwischen einem ersten binären Wert und einem zweiten binären Wert für die Mehrzahl von paarweisen Vergleichen, basierend auf der logischen Sequenz von n binären Werten, gleich ist.Example 1 relates to conversion circuitry 10th for converting a thermometer-coded input signal with a logical sequence of n binary values into an output signal with n ternary values, the output signal being effective (ie suitable) for n digital-to-analog converter units 20th a digital-to-analog conversion circuit 100 , wherein the conversion circuitry 10th is configured to generate the output signal based on a plurality of pairwise comparisons between first binary values and second binary values of the n binary values, an offset between a first binary value and a second binary value for the plurality of pairwise comparisons based on the logical sequence of n binary values.

Bei Beispiel 2 kann der Gegenstand gemäß Beispiel 1 oder irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert die Deckenfunktion n 2

Figure DE102018130452A1_0001
ist.In Example 2, the subject matter of Example 1 or any of the examples described herein may further include that the offset between the first binary value and the second binary value is the ceiling function n 2nd
Figure DE102018130452A1_0001
is.

Bei Beispiel 3 kann der Gegenstand gemäß einem der vorangehenden Beispiele oder irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass n eine ungerade Zahl ist, wobei die Mehrzahl von paarweisen Vergleichen n paarweisen Vergleichen entspricht, wobei die n paarweisen Vergleiche parallel durchgeführt werden.In Example 3, the subject matter according to any of the preceding examples or any of the examples described herein may further include n being an odd number, the plurality of paired comparisons corresponding to n paired comparisons, the n paired comparisons being made in parallel.

Bei Beispiel 4 kann der Gegenstand gemäß Beispiel 2 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass n eine gerade Zahl ist, und wobei der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert n 2

Figure DE102018130452A1_0002
ist.In example 4, the subject matter of example 2 or any of the examples described herein may further include n being an even number and the offset between the first binary value and the second binary value n 2nd
Figure DE102018130452A1_0002
is.

Bei Beispiel 5 kann der Gegenstand gemäß Beispiel 4 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass die Mehrzahl von paarweisen Vergleichen n 2

Figure DE102018130452A1_0003
paarweisen Vergleichen entspricht, wobei die n 2
Figure DE102018130452A1_0004
paarweisen Vergleiche parallel durchgeführt werden.In Example 5, the subject matter of Example 4 or any of the examples described herein may further include the plurality of pairwise comparisons n 2nd
Figure DE102018130452A1_0003
matches in pairs, with the n 2nd
Figure DE102018130452A1_0004
pairwise comparisons are carried out in parallel.

Bei Beispiel 6 kann der Gegenstand gemäß einem der Beispiele 1 bis 5 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass die n ternären Werte einem positiven Wert, einem negativen Wert und einem neutralen Wert entsprechen.In Example 6, the article according to any one of Examples 1 to 5 or any of the examples described herein may further include the n ternary values corresponding to a positive value, a negative value, and a neutral value.

Bei Beispiel 7 kann der Gegenstand gemäß Beispiel 6 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass die n binären Werte durch einen ersten Wert und einen zweiten Wert repräsentiert sind, wobei die Umwandlungsschaltungsanordnung 10 ausgebildet ist, um zu bestimmen, ob der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind, wobei die Umwandlungsschaltungsanordnung 10 ausgebildet ist, um einen neutralen Wert für den ternären Wert der n ternären Werte, entsprechend dem ersten binären Wert oder dem zweiten binären Wert, zu erzeugen, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind.In Example 7, the subject matter of Example 6 or any of the examples described herein may further include that the n binary values are represented by a first value and a second value, with the conversion circuitry 10th is configured to determine whether the first binary value and the second binary value are unequal values, the conversion circuitry 10th is configured to generate a neutral value for the ternary value of the n ternary values, corresponding to the first binary value or the second binary value, if the first binary value and the second binary value are unequal values.

Bei Beispiel 8 kann der Gegenstand gemäß Beispiel 7 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass n eine gerade Zahl ist, und wobei der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert n 2

Figure DE102018130452A1_0005
ist, wobei n 2
Figure DE102018130452A1_0006
paarweise Vergleiche durchgeführt werden, wobei die Umwandlungsschaltungsanordnung 10 ausgebildet ist, um einen neutralen Wert für den ternären Wert der n ternären Werte, entsprechend dem ersten binären Wert und dem zweiten binären Wert, zu erzeugen, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind.In Example 8, the subject matter of Example 7 or any of the examples described herein may further include n being an even number and the offset between the first binary value and the second binary value n 2nd
Figure DE102018130452A1_0005
is where n 2nd
Figure DE102018130452A1_0006
pairwise comparisons are made using the conversion circuitry 10th is configured to generate a neutral value for the ternary value of the n ternary values, corresponding to the first binary value and the second binary value, if the first binary value and the second binary value are unequal values.

Bei Beispiel 9 kann der Gegenstand gemäß Beispiel 7 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass n eine ungerade Zahl ist, und wobei der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert die Deckenfunktion von n 2

Figure DE102018130452A1_0007
ist, wobei die Mehrzahl von paarweisen Vergleichen n paarweisen Vergleichen entspricht, wobei die Umwandlungsschaltungsanordnung 10 ausgebildet ist, um einen neutralen Wert für den ternären Wert der n ternären Werte, entsprechend entweder dem ersten binären Wert oder dem zweiten binären Wert, zu erzeugen, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind.In Example 9, the article of Example 7 or any of the examples described herein may further include n being an odd number, and wherein the offset between the first binary value and the second binary value is the ceiling function of n 2nd
Figure DE102018130452A1_0007
where the plurality of paired comparisons correspond to n paired comparisons, the conversion circuitry 10th is configured to generate a neutral value for the ternary value of the n ternary values, corresponding to either the first binary value or the second binary value, if the first binary value and the second binary value are unequal values.

Bei Beispiel 10 kann der Gegenstand gemäß einem der Beispiele 1 bis 9 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass das thermometer-codierte Eingangssignal ein thermometer-codiertes Eingangssignal mit einer variablen Startposition des Thermometercodes ist.In Example 10, the subject matter of any one of Examples 1 through 9 or any of the examples described herein may further include the thermometer encoded input signal being a thermometer encoded input signal having a variable starting position of the thermometer code.

Bei Beispiel 11 kann der Gegenstand gemäß einem der Beispiele 1 bis 10 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert an dem Ende der logischen Sequenz von n binären Werten umbricht. In Example 11, the subject matter of any one of Examples 1 through 10, or any of the examples described herein, may further include the offset between the first binary value and the second binary value at the end of the logical sequence of n binary values.

Bei Beispiel 12 kann der Gegenstand gemäß einem der Beispiele 1 bis 11 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass die Umwandlungsschaltungsanordnung 10 einen oder mehrere Eingänge 12 umfasst, die ausgebildet sind, um das Eingangssignal von einem Quantisierer, der auf einem spannungsgesteuerten Oszillator basiert, zu erhalten.In Example 12, the subject matter of any one of Examples 1 through 11 or any of the examples described herein may further include the conversion circuitry 10th one or more entrances 12 which are designed to receive the input signal from a quantizer, which is based on a voltage-controlled oscillator.

Bei Beispiel 13 kann der Gegenstand gemäß einem der Beispiele 1 bis 12 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass die Umwandlungsschaltungsanordnung 10 einen oder mehrere Ausgänge 14 umfasst, die ausgebildet sind, um das Ausgangssignal den n Digital-zu-Analog-Wandlereinheiten 20 der Digital-zu-Analog-Wandlungsschaltung 100 bereitzustellen.In Example 13, the subject matter according to any one of Examples 1 to 12 or any of the examples described herein may further include the conversion circuitry 10th one or more outputs 14 comprises, which are designed to the output signal of the n digital-to-analog converter units 20th the digital-to-analog conversion circuit 100 to provide.

Bei Beispiel 14 kann der Gegenstand gemäß einem der Beispiele 1 bis 13 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass das Ausgangssignal wirksam/geeignet für n Digital-zu-Analog-Wandlereinheiten 20 einer Digital-zu-Analog-Wandlungsschaltung 100 eines Delta-Sigma-Modulators 1000 ist.In Example 14, the subject matter of any of Examples 1 to 13 or any of the examples described herein may further include that the output signal be effective / suitable for n digital-to-analog converter units 20th a digital-to-analog conversion circuit 100 of a delta sigma modulator 1000 is.

Beispiel 15 bezieht sich auf einen Delta-Sigma-Modulator 1000 umfassend die Umwandlungsschaltungsanordnung 10 gemäß einem der Beispiele 1 bis 14 oder gemäß irgendeinem der hierin beschriebenen Beispiele.Example 15 relates to a delta-sigma modulator 1000 comprising the conversion circuitry 10th according to one of Examples 1 to 14 or according to any of the examples described herein.

Bei Beispiel 16 kann der Gegenstand gemäß Beispiel 15 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner einen Quantisierer 30, der auf einem spannungsgesteuerten Oszillator basiert, umfassen, wobei der Quantisierer, der auf einem spannungsgesteuerten Oszillator basiert, ausgebildet ist, um der Umwandlungsschaltungsanordnung 10 das Eingangssignal bereitzustellen.In Example 16, the article of Example 15 or any of the examples described herein may further include a quantizer 30th , which is based on a voltage-controlled oscillator, wherein the quantizer, which is based on a voltage-controlled oscillator, is designed to the conversion circuitry 10th to provide the input signal.

Bei Beispiel 17 kann der Gegenstand gemäß einem der Beispiele 15 oder 16 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner eine Digital-zu-Analog-Wandlungsschaltung 100 umfassen, wobei die Digital-zu-Analog-Wandlungsschaltung 100 n Digital-zu-Analog-Wandlereinheiten 20 umfasst, wobei die Umwandlungsschaltungsanordnung 10 ausgebildet ist, um das Ausgangssignal an die n Digital-zu-Analog-Wandlereinheiten 20 der Digital-zu-Analog-Wandlungsschaltung 100 bereitzustellen.In Example 17, the article according to one of Examples 15 or 16, or any of the examples described herein, may further include a digital-to-analog conversion circuit 100 comprise, wherein the digital-to-analog conversion circuit 100 n Digital-to-analog converter units 20th comprises, the conversion circuitry 10th is formed to the output signal to the n digital-to-analog converter units 20th the digital-to-analog conversion circuit 100 to provide.

Beispiel 18 bezieht sich auf eine Digital-zu-Analog-Wandlungsschaltung 100, umfassend n Digital-zu-Analog-Wandlereinheiten 20 und die Umwandlungsschaltungsanordnung 10 gemäß einem der Beispiele 1 bis 15, wobei die Umwandlungsschaltungsanordnung 10 ausgebildet ist, um das Ausgangssignal den n Digital-zu-Analog-Wandlereinheiten 20 der Digital-zu-Analog-Wandlungsschaltung 100 bereitzustellen.Example 18 relates to a digital-to-analog conversion circuit 100 comprising n digital-to-analog converter units 20th and the conversion circuitry 10th according to any one of Examples 1 to 15, wherein the conversion circuitry 10th is formed to the output signal of the n digital-to-analog converter units 20th the digital-to-analog conversion circuit 100 to provide.

Beispiel 19 bezieht sich auf eine mobile Vorrichtung, umfassend den Delta-Sigma-Modulator 1000 gemäß einem der Beispiele 15 bis 17 oder gemäß irgendeinem der hierin beschriebenen Beispiele.Example 19 relates to a mobile device comprising the delta-sigma modulator 1000 according to one of Examples 15 to 17 or according to any of the examples described herein.

Beispiel 20 bezieht sich auf eine Kommunikationsvorrichtung, umfassend den Delta-Sigma-Modulator 1000 gemäß einem der Beispiele 15 bis 17 oder gemäß irgendeinem der hierin beschriebenen Beispiele.Example 20 relates to a communication device comprising the delta-sigma modulator 1000 according to one of Examples 15 to 17 or according to any of the examples described herein.

Beispiel 21 bezieht sich auf einen Basisstations-Sendeempfänger, umfassend den Delta-Sigma-Modulator 1000 gemäß einem der Beispiele 15 bis 17 oder gemäß irgendeinem der hierin beschriebenen Beispiele.Example 21 relates to a base station transceiver comprising the delta sigma modulator 1000 according to one of Examples 15 to 17 or according to any of the examples described herein.

Beispiel 22 bezieht sich auf ein Mittel zum Umwandeln 10, geeignet zum Umwandeln eines thermometer-codierten Eingangssignals mit einer logischen Sequenz von n binären Werten in ein Ausgangssignal mit n ternären Werten, wobei das Ausgangssignal wirksam ist für n Digital-zu-Analog-Wandlereinheiten 20 eines Digital-zu-Analog-Wandlungsmittels 100, wobei das Mittel zum Umwandeln 10 ausgebildet ist, um das Ausgangssignal basierend auf einer Mehrzahl von paarweisen Vergleichen zwischen ersten binären Werten und zweiten binären Werten der n binären Werte zu erzeugen, wobei ein Versatz zwischen einem ersten binären Wert und einem zweiten binären Wert für die Mehrzahl von paarweisen Vergleichen basierend auf der logischen Sequenz von n binären Werten, gleich ist.Example 22 relates to a converting agent 10th , suitable for converting a thermometer-coded input signal with a logical sequence of n binary values into an output signal with n ternary values, the output signal being effective for n digital-to-analog converter units 20th of a digital-to-analog conversion medium 100 , being the means to convert 10th is configured to generate the output signal based on a plurality of pairwise comparisons between first binary values and second binary values of the n binary values, an offset between a first binary value and a second binary value for the plurality of pairwise comparisons based on the logical sequence of n binary values, is the same.

Bei Beispiel 23 kann der Gegenstand gemäß Beispiel 22 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert die Deckenfunktion von n 2

Figure DE102018130452A1_0008
ist.In example 23, the subject matter of example 22 or any of the examples described herein may further include that the offset between the first binary value and the second binary value is the ceiling function of n 2nd
Figure DE102018130452A1_0008
is.

Bei Beispiel 24 kann der Gegenstand gemäß einem der Beispiele 22 oder 23 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass n eine ungerade Zahl ist, wobei die Mehrzahl von paarweisen Vergleichen n paarweisen Vergleichen entspricht, wobei die n paarweisen Vergleiche parallel durchgeführt werden.In Example 24, the subject matter of either of Examples 22 or 23, or any of the examples described herein, may further include n being an odd number, the plurality of paired comparisons corresponding to n paired comparisons, the n paired comparisons being made in parallel.

Bei Beispiel 25 kann der Gegenstand gemäß Beispiel 24 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass n eine gerade Zahl ist, und wobei der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert n 2

Figure DE102018130452A1_0009
ist. In Example 25, the subject matter of Example 24 or any of the examples described herein may further include n being an even number and the offset between the first binary value and the second binary value n 2nd
Figure DE102018130452A1_0009
is.

Bei Beispiel 26 kann der Gegenstand gemäß Beispiel 25 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass die Mehrzahl von paarweisen Vergleichen n 2

Figure DE102018130452A1_0010
paarweisen Vergleichen entspricht, wobei die n 2
Figure DE102018130452A1_0011
paarweisen Vergleiche parallel durchgeführt werden.In example 26, the subject matter of example 25 or any of the examples described herein may further include the plurality of paired comparisons n 2nd
Figure DE102018130452A1_0010
matches in pairs, with the n 2nd
Figure DE102018130452A1_0011
pairwise comparisons are carried out in parallel.

Bei Beispiel 27 kann der Gegenstand gemäß einem der Beispiele 22 bis 26 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass die n ternären Werte einem positiven Wert, einem negativen Wert und einem neutralen Wert entsprechen.In Example 27, the article according to any one of Examples 22 to 26 or any of the examples described herein may further include the n ternary values corresponding to a positive value, a negative value, and a neutral value.

Bei Beispiel 28 kann der Gegenstand gemäß Beispiel 27 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass die n binären Werte durch einen ersten Wert und einen zweiten Wert repräsentiert sind, wobei das Mittel zum Umwandeln 10 ausgebildet ist zum Bestimmen, ob der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind, wobei das Mittel zum Umwandeln 10 ausgebildet ist zum Erzeugen eines neutralen Werts für den ternären Wert der n ternären Werte, entsprechend dem ersten binären Wert oder dem zweiten binären Wert, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind.In example 28, the article of example 27 or any of the examples described herein may further include the n binary values being represented by a first value and a second value, the means for converting 10th is configured to determine whether the first binary value and the second binary value are unequal values, the means for converting 10th is configured to generate a neutral value for the ternary value of the n ternary values, corresponding to the first binary value or the second binary value, if the first binary value and the second binary value are unequal values.

Bei Beispiel 29 kann der Gegenstand gemäß Beispiel 28 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass n eine gerade Zahl ist, und wobei der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert n 2

Figure DE102018130452A1_0012
ist, wobei n 2
Figure DE102018130452A1_0013
paarweise Vergleiche durchgeführt werden, wobei das Mittel zum Umwandeln 10 ausgebildet ist zum Erzeugen eines neutralen Werts für den ternären Wert der n ternären Werte, entsprechend dem ersten binären Wert und dem zweiten binären Wert, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind.In example 29, the subject matter of example 28 or any of the examples described herein may further include n being an even number and the offset between the first binary value and the second binary value n 2nd
Figure DE102018130452A1_0012
is where n 2nd
Figure DE102018130452A1_0013
pairwise comparisons are made using the means to convert 10th is configured to generate a neutral value for the ternary value of the n ternary values, corresponding to the first binary value and the second binary value, if the first binary value and the second binary value are unequal values.

Bei Beispiel 30 kann der Gegenstand gemäß Beispiel 28 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass n eine ungerade Zahl ist, und wobei der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert die Deckenfunktion von n 2

Figure DE102018130452A1_0014
ist, wobei die Mehrzahl von paarweisen Vergleichen n paarweisen Vergleichen entspricht, wobei das Mittel zum Umwandeln (10) ausgebildet ist zum Erzeugen eines neutralen Werts für den ternären Wert der n ternären Werte, entsprechend entweder dem ersten binären Wert oder dem zweiten binären Wert, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind.In example 30, the article of example 28 or any of the examples described herein may further include n being an odd number, and wherein the offset between the first binary value and the second binary value is the ceiling function of n 2nd
Figure DE102018130452A1_0014
where the plurality of pair-wise comparisons correspond to n pair-wise comparisons, the means for converting ( 10th ) is configured to generate a neutral value for the ternary value of the n ternary values, corresponding to either the first binary value or the second binary value, if the first binary value and the second binary value are unequal values.

Bei Beispiel 31 kann der Gegenstand gemäß einem der Beispiele 22 bis 30 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass das thermometer-codierte Eingangssignal ein thermometer-codiertes Eingangssignal mit einer variablen Startposition des Thermometercodes ist.In Example 31, the article according to any one of Examples 22 to 30 or any of the examples described herein may further include the thermometer encoded input signal being a thermometer encoded input signal having a variable starting position of the thermometer code.

Bei Beispiel 32 kann der Gegenstand gemäß einem der Beispiele 22 bis 31 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert an dem Ende der logischen Sequenz von n binären Werten umbricht.In Example 32, the subject matter of any one of Examples 22-31 or any of the examples described herein may further include the offset between the first binary value and the second binary value at the end of the logical sequence of n binary values.

Bei Beispiel 33 kann der Gegenstand gemäß einem der Beispiele 22 bis 32 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass das Mittel zum Umwandeln 10 ein oder mehrere Eingangsmittel 12 umfasst, die ausgebildet sind zum Erhalten des Eingangssignals von einem Quantisierer, der auf einem spannungsgesteuerten Oszillator basiert.In Example 33, the article according to any one of Examples 22 to 32 or any of the examples described herein may further comprise the agent for converting 10th one or more input means 12 which are designed to receive the input signal from a quantizer, which is based on a voltage-controlled oscillator.

Bei Beispiel 34 kann der Gegenstand gemäß einem der Beispiele 22 bis 33 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass das Mittel zum Umwandeln 10 ein oder mehrere Ausgangsmittel 12 umfasst, die ausgebildet sind zum Bereitstellen des Ausgangssignals an die n Digital-zu-Analog-Wandlereinheiten 20 des Digital-zu-Analog-Wandlungsmittels 100.In Example 34, the article according to any one of Examples 22 to 33 or any of the examples described herein may further comprise the agent for converting 10th one or more starting materials 12 comprises, which are designed to provide the output signal to the n digital-to-analog converter units 20th of the digital-to-analog conversion means 100 .

Bei Beispiel 35 kann der Gegenstand gemäß einem der Beispiele 22 bis 34 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass das Ausgangssignal wirksam für n Digital-zu-Analog-Wandlereinheiten 20 eines Digital-zu-Analog-Wandlungsmittels 100 eines Delta-Sigma-Modulationsmittels 1000 ist.In Example 35, the subject matter of any one of Examples 22 to 34 or any of the examples described herein may further include that the output signal is effective for n digital-to-analog converter units 20th of a digital-to-analog conversion medium 100 a delta-sigma modulation means 1000 is.

Beispiel 36 bezieht sich auf ein Delta-Sigma-Modulationsmittel 1000, umfassend das Mittel zum Umwandeln 10 gemäß einem der Beispiele 22 bis 35 oder gemäß irgendeinem der hierin beschriebenen Beispiele.Example 36 relates to a delta-sigma modulation means 1000 comprising the means for converting 10th according to one of Examples 22 to 35 or according to any of the examples described herein.

Bei Beispiel 37 umfasst der Gegenstand gemäß Beispiel 36 ferner ein Quantisierungsmittel 30, der auf einem spannungsgesteuerten Oszillator basiert, wobei das Quantisierungsmittel, das auf einem spannungsgesteuerten Oszillator basiert, ausgebildet ist, um dem Mittel zum Umwandeln 10 das Eingangssignal bereitzustellen. In Example 37, the article of Example 36 further includes a quantizer 30th based on a voltage controlled oscillator, the quantizing means based on a voltage controlled oscillator being configured to convert the means 10th to provide the input signal.

Bei Beispiel 38 umfasst der Gegenstand gemäß einem der Beispiele 36 oder 37 ferner ein Digital-zu-Analog-Wandlungsmittel 100, wobei das Digital-zu-Analog-Wandlungsmittel 100 n Digital-zu-Analog-Wandlereinheiten 20 umfasst, wobei das Mittel zum Umwandeln 10 ausgebildet ist, um das Ausgangssignal an die n Digital-zu-Analog-Wandlereinheiten 20 des Digital-zu-Analog-Wandlungsmittels 100 bereitzustellen.In Example 38, the subject matter according to either of Examples 36 or 37 further includes digital-to-analog conversion means 100 , wherein the digital-to-analog conversion means 100 n Digital-to-analog converter units 20th comprises, the means for converting 10th is formed to the output signal to the n digital-to-analog converter units 20th of the digital-to-analog conversion means 100 to provide.

Beispiel 39 bezieht sich auf ein Digital-zu-Analog-Wandlungsmittel 100, umfassend n Digital-zu-Analog-Wandlereinheiten 20 und das Mittel zum Umwandeln 10 gemäß einem der Beispiele 22 bis 35, wobei das Mittel zum Umwandeln 10 ausgebildet ist, um das Ausgangssignal den n Digital-zu-Analog-Wandlereinheiten 20 des Digital-zu-Analog-Wandlungsmittels 100 bereitzustellen.Example 39 relates to a digital-to-analog conversion means 100 comprising n digital-to-analog converter units 20th and the means to convert 10th according to any one of Examples 22 to 35, wherein the converting agent 10th is formed to the output signal of the n digital-to-analog converter units 20th of the digital-to-analog conversion means 100 to provide.

Beispiel 40 bezieht sich auf eine mobile Vorrichtung, umfassend das Delta-Sigma-Modulationsmittel 1000 gemäß einem der Beispiele 36 bis 38 oder gemäß irgendeinem der hierin beschriebenen Beispiele.Example 40 relates to a mobile device comprising the delta-sigma modulation means 1000 according to any one of Examples 36 to 38 or any of the Examples described herein.

Beispiel 41 bezieht sich auf eine Kommunikationsvorrichtung, umfassend das Delta-Sigma-Modulationsmittel 1000 gemäß einem der Beispiele 36 bis 38 oder gemäß irgendeinem der hierin beschriebenen Beispiele.Example 41 relates to a communication device comprising the delta-sigma modulation means 1000 according to any one of Examples 36 to 38 or any of the Examples described herein.

Beispiel 42 bezieht sich auf einen Basisstations-Sendeempfänger, umfassend das Delta-Sigma-Modulationsmittel 1000 gemäß einem der Beispiele 36 bis 38 oder gemäß irgendeinem der hierin beschriebenen Beispiele.Example 42 relates to a base station transceiver comprising the delta-sigma modulation means 1000 according to any one of Examples 36 to 38 or any of the Examples described herein.

Beispiel 43 bezieht sich auf ein Umwandlungsverfahren, das geeignet ist zum Umwandeln eines thermometer-codierten Eingangssignals mit einer logischen Sequenz von n binären Werten in ein Ausgangssignal mit n ternären Werten, wobei das Ausgangssignal wirksam ist für n Digital-zu-Analog-Wandlereinheiten 20 eines Digital-zu-Analog-Wandlungsmittels 100, wobei das Umwandlungsverfahren ein Erzeugen des Ausgangssignal basierend auf einer Mehrzahl von paarweisen Vergleichen zwischen ersten binären Werten und zweiten binären Werten der n binären Werte umfasst, wobei ein Versatz zwischen einem ersten binären Wert und einem zweiten binären Wert für die Mehrzahl von paarweisen Vergleichen basierend auf der logischen Sequenz von n binären Werten, gleich ist.Example 43 relates to a conversion method suitable for converting a thermometer-coded input signal having a logical sequence of n binary values to an output signal having n ternary values, the output signal being effective for n digital-to-analog converter units 20th of a digital-to-analog conversion medium 100 wherein the conversion method comprises generating the output signal based on a plurality of pairwise comparisons between first binary values and second binary values of the n binary values, an offset between a first binary value and a second binary value for the plurality of pairwise comparisons based on the logical sequence of n binary values.

Bei Beispiel 44 kann der Gegenstand gemäß Beispiel 43 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert die Deckenfunktion von n 2

Figure DE102018130452A1_0015
ist.In example 44, the article of example 43 or any of the examples described herein may further include that the offset between the first binary value and the second binary value is the ceiling function of n 2nd
Figure DE102018130452A1_0015
is.

Bei Beispiel 45 kann der Gegenstand gemäß einem der Beispiele 43 oder 44 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass n eine ungerade Zahl ist, wobei die Mehrzahl von paarweisen Vergleichen n paarweisen Vergleichen entspricht, wobei die n paarweisen Vergleiche parallel durchgeführt werden.In Example 45, the subject matter of any of Examples 43 or 44, or any of the examples described herein, may further include n being an odd number, the plurality of paired comparisons corresponding to n paired comparisons, the n paired comparisons being made in parallel.

Bei Beispiel 46 kann der Gegenstand gemäß Beispiel 45 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass n eine gerade Zahl ist, und wobei der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert n 2

Figure DE102018130452A1_0016
ist.In example 46, the subject matter of example 45 or any of the examples described herein may further include n being an even number and the offset between the first binary value and the second binary value n 2nd
Figure DE102018130452A1_0016
is.

Bei Beispiel 47 kann der Gegenstand gemäß Beispiel 46 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass die Mehrzahl von paarweisen Vergleichen n 2

Figure DE102018130452A1_0017
paarweisen Vergleichen entspricht, wobei die n 2
Figure DE102018130452A1_0018
paarweisen Vergleiche parallel durchgeführt werden.In Example 47, the subject matter of Example 46 or any of the examples described herein may further include the plurality of paired comparisons n 2nd
Figure DE102018130452A1_0017
matches in pairs, with the n 2nd
Figure DE102018130452A1_0018
pairwise comparisons are carried out in parallel.

Bei Beispiel 48 kann der Gegenstand gemäß einem der Beispiele 43 bis 47 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass die n ternären Werte einem positiven Wert, einem negativen Wert und einem neutralen Wert entsprechen.In Example 48, the article according to any of Examples 43 to 47 or any of the examples described herein may further include the n ternary values corresponding to a positive value, a negative value, and a neutral value.

Bei Beispiel 49 kann der Gegenstand gemäß Beispiel 48 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass die n binären Werte durch einen ersten Wert und einen zweiten Wert repräsentiert sind, das Umwandlungsverfahren umfassend ein Bestimmen 122, ob der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind, das Umwandlungsverfahren umfassend ein Erzeugen 124 eines neutralen Werts für den ternären Wert der n ternären Werte, entsprechend dem ersten binären Wert oder dem zweiten binären Wert, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind.In Example 49, the subject matter of Example 48 or any of the examples described herein may further include that the n binary values are represented by a first value and a second value, the conversion method comprising determining 122 whether the first binary value and the second binary value are unequal values, the conversion method includes generating 124 a neutral value for the ternary value of the n ternary values, corresponding to the first binary value or the second binary value if the first binary value and the second binary value are unequal values.

Bei Beispiel 50 kann der Gegenstand gemäß Beispiel 7 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass n eine gerade Zahl ist, und wobei der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert n 2

Figure DE102018130452A1_0019
ist, wobei n 2
Figure DE102018130452A1_0020
paarweise Vergleiche durchgeführt werden, das Umwandlungsverfahren umfassend ein Erzeugen 124 eines neutralen Werts für den ternären Wert der n ternären Werte, entsprechend dem ersten binären Wert und dem zweiten binären Wert, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind.In Example 50, the article can be according to Example 7 or any of the present described examples further include that n is an even number, and wherein the offset between the first binary value and the second binary value n 2nd
Figure DE102018130452A1_0019
is where n 2nd
Figure DE102018130452A1_0020
comparisons are made in pairs, the conversion process comprising generating 124 a neutral value for the ternary value of the n ternary values, corresponding to the first binary value and the second binary value if the first binary value and the second binary value are unequal values.

Bei Beispiel 51 kann der Gegenstand gemäß Beispiel 48 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass n eine ungerade Zahl ist, und wobei der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert die Deckenfunktion von n 2

Figure DE102018130452A1_0021
ist, wobei die Mehrzahl von paarweisen Vergleichen n paarweisen Vergleichen entspricht, das Umwandlungsverfahren umfassend ein Erzeugen 124 eines neutralen Werts für den ternären Wert der n ternären Werte, entsprechend entweder dem ersten binären Wert oder dem zweiten binären Wert, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind.In Example 51, the article of Example 48 or any of the examples described herein may further include n being an odd number, and wherein the offset between the first binary value and the second binary value is the ceiling function of n 2nd
Figure DE102018130452A1_0021
where the plurality of pairwise comparisons correspond to n pairwise comparisons, the conversion method comprising generating 124 a neutral value for the ternary value of the n ternary values, corresponding to either the first binary value or the second binary value if the first binary value and the second binary value are unequal values.

Bei Beispiel 52 kann der Gegenstand gemäß einem der Beispiele 43 bis 51 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass das thermometer-codierte Eingangssignal ein thermometer-codiertes Eingangssignal mit einer variablen Startposition des Thermometercodes ist.In Example 52, the article according to any of Examples 43 to 51 or any of the examples described herein may further include the thermometer encoded input signal being a thermometer encoded input signal having a variable starting position of the thermometer code.

Bei Beispiel 53 kann der Gegenstand gemäß einem der Beispiele 43 bis 52 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert an dem Ende der logischen Sequenz von n binären Werten umbricht.In Example 53, the subject matter of any of Examples 43 to 52 or any of the examples described herein may further include the offset between the first binary value and the second binary value at the end of the logical sequence of n binary values.

Bei Beispiel 54 kann der Gegenstand gemäß einem der Beispiele 43 bis 53 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass das Umwandlungsverfahren ein Erhalten 110 des Eingangssignals von einem Quantisierungsmittel, das auf einem spannungsgesteuerten Oszillator basiert, umfasst.In Example 54, the article according to any one of Examples 43 to 53 or any of the examples described herein may further include the conversion process receiving 110 of the input signal from a quantization means based on a voltage controlled oscillator.

Bei Beispiel 55 kann der Gegenstand gemäß einem der Beispiele 43 bis 54 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass das Umwandlungsverfahren ein Bereitstellen 130 des Ausgangssignals an die n Digital-zu-Analog-Wandlereinheiten 20 des Digital-zu-Analog-Wandlungsmittels 100 umfasst.In Example 55, the article according to any one of Examples 43 to 54 or any of the examples described herein may further include that the conversion process provide 130 of the output signal to the n digital-to-analog converter units 20th of the digital-to-analog conversion means 100 includes.

Bei Beispiel 56 kann der Gegenstand gemäß einem der Beispiele 43 bis 55 oder gemäß irgendeinem der hierin beschriebenen Beispiele ferner umfassen, dass das Ausgangssignal wirksam für n Digital-zu-Analog-Wandlereinheiten 20 eines Digital-zu-Analog-Wandlungsmittels 100 eines Delta-Sigma-Modulationsmittels 1000 ist.In Example 56, the subject matter according to any of Examples 43 to 55 or any of the examples described herein may further include that the output signal is effective for n digital-to-analog converter units 20th of a digital-to-analog conversion medium 100 a delta-sigma modulation means 1000 is.

Beispiele können weiterhin ein Computerprogramm, das einen Programmcode zum Ausführen eines oder mehrerer der vorangehenden Verfahren aufweist, sein oder sich auf ein solches beziehen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Schritte, Operationen oder Prozesse von verschiedenen, vorangehend beschriebenen Verfahren können durch programmierte Computer oder Prozessoren ausgeführt werden. Beispiele können auch Programmspeichervorrichtungen, wie beispielsweise Digitaldatenspeichermedien, abdecken, die maschinen-, prozessor- oder computerlesbar sind und maschinenausführbare, prozessorausführbare oder computerausführbare Programme von Anweisungen codieren. Die Anweisungen führen einige oder alle der Schritte der vorangehend beschriebenen Verfahren aus oder verursachen deren Ausführung. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien umfassen oder sein. Weitere Beispiele können auch Computer, Prozessoren oder Steuereinheiten, die zum Ausführen der Schritte der vorangehend beschriebenen Verfahren programmiert sind, oder (feld-)programmierbare Logik-Arrays ((F)PLAs; (Field) Programmable Logic Arrays) oder (feld-)programmierbare Gate-Arrays ((F)PGA; (Field) Programmable Gate Arrays), die zum Ausführen der Schritte der vorangehend beschriebenen Verfahren programmiert sind, abdecken.Examples may also be, or refer to, a computer program having program code for executing one or more of the preceding methods when the computer program is executed on a computer or processor. Steps, operations, or processes of various methods described above can be performed by programmed computers or processors. Examples may also cover program storage devices, such as digital data storage media, that are machine, processor, or computer readable and encode machine-executable, processor-executable, or computer-executable programs of instructions. The instructions perform or cause some or all of the steps in the previously described procedures. The program storage devices may e.g. B. digital storage, magnetic storage media such as magnetic disks and tapes, hard drives or optically readable digital data storage media include or be. Other examples can also include computers, processors or control units which are programmed to carry out the steps of the methods described above, or (field) programmable logic arrays ((F) PLAs; (Field) Programmable Logic Arrays) or (field) programmable Gate Arrays ((F) PGA; (Field) Programmable Gate Arrays) that are programmed to perform the steps of the previously described methods.

Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Weiterhin sollen alle hier aufgeführten Beispiele grundsätzlich ausdrücklich nur darstellenden Zwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen. Alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung sowie konkrete Beispiele derselben sollen deren Entsprechungen umfassen.The description and drawings only illustrate the principles of the disclosure. Furthermore, all of the examples listed here are intended to serve expressly for illustrative purposes only in order to assist the reader in understanding the principles of the disclosure and the concepts contributed by the inventor (s) for the further development of the technology. All statements here about principles, aspects and examples of the disclosure, as well as concrete examples thereof, are intended to include their equivalents.

Ein als „Mittel für...“ bezeichneter Funktionsblock, der eine bestimmte Funktion ausführt, kann sich auf eine Schaltung beziehen, die zum Durchführen einer bestimmten Funktion ausgebildet ist. Somit kann ein „Mittel für etwas“ als ein „Mittel ausgebildet für oder geeignet für etwas“ implementiert sein, z. B. eine Vorrichtung oder eine Schaltung, die ausgebildet ist für oder geeignet ist für die jeweilige Aufgabe.A function block called "means for ..." that performs a specific function can refer to a circuit that is designed to perform a specific function. Thus, a "means for something" can be implemented as a "means trained for or suitable for something", e.g. B. a device or a circuit which is designed for or suitable for the respective task.

Funktionen verschiedener in den Figuren gezeigter Elemente einschließlich jeder als „Mittel“, „Mittel zum Bereitstellen eines Signals“, „Mittel zum Erzeugen eines Signals“, etc. bezeichneter Funktionsblöcke können in Form dedizierter Hardware, z. B „eines Signalanbieters“, „einer Signalverarbeitungseinheit“, „eines Prozessors“, „einer Steuerung“ etc. sowie als Hardware fähig zum Ausführen von Software in Verbindung mit zugehöriger Software implementiert sein. Bei Bereitstellung durch einen Prozessor können die Funktionen durch einen einzelnen dedizierten Prozessor, durch einen einzelnen gemeinschaftlich verwendeten Prozessor oder durch eine Mehrzahl von individuellen Prozessoren bereitgestellt sein, von denen einige oder von denen alle gemeinschaftlich verwendet werden können. Allerdings ist der Begriff „Prozessor“ oder „Steuerung“ bei Weitem nicht auf ausschließlich zur Ausführung von Software fähige Hardware begrenzt, sondern kann Digitalsignalprozessor (DSP; Digital Signal Processor) -Hardware, Netzwerkprozessor, anwendungsspezifische integrierte Schaltung (ASIC; Application Specific Integrated Circuit), feldprogrammierbares Gate-Array (FPGA; Field Programmable Gate Array), Nurlesespeicher (ROM; Read Only Memory) zum Speichern von Software, Direktzugriffsspeicher (RAM; Random Access Memory) und nichtflüchtigen Speicher (storage) umfassen. Sonstige Hardware, herkömmliche und/oder kundenspezifische, kann auch eingeschlossen sein.Functions of various elements shown in the figures, including each function block referred to as "means", "means for providing a signal", "means for generating a signal", etc., may be in the form of dedicated hardware, e.g. B "of a signal provider", "a signal processing unit", "a processor", "a controller" etc. as well as hardware capable of executing software in connection with associated software. When provided by a processor, the functions may be provided by a single dedicated processor, by a single shared processor, or by a plurality of individual processors, some or all of which can be shared. However, the term “processor” or “controller” is by no means limited to hardware that is capable of executing software only, but can be digital signal processor (DSP) hardware, network processor, application-specific integrated circuit (ASIC) Field programmable gate array (FPGA), read-only memory (ROM) for storing software, random access memory (RAM) and non-volatile memory (storage). Other hardware, conventional and / or custom, can also be included.

Ein Blockdiagramm kann zum Beispiel ein detailliertes Schaltdiagramm darstellen, das die Grundsätze der Offenbarung implementiert. Auf ähnliche Weise können ein Flussdiagramm, ein Ablaufdiagramm, ein Zustandsübergangsdiagramm, ein Pseudocode und dergleichen verschiedene Prozesse, Operationen oder Schritte repräsentieren, die zum Beispiel im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden, ungeachtet dessen, ob ein solcher Computer oder Prozessor explizit gezeigt ist. In der Beschreibung oder in den Patentansprüchen offenbarte Verfahren können durch eine Vorrichtung implementiert werden, die ein Mittel zum Ausführen eines jeden der jeweiligen Schritte dieser Verfahren aufweist.For example, a block diagram may represent a detailed circuit diagram that implements the principles of the disclosure. Similarly, a flowchart, flowchart, state transition diagram, pseudocode, and the like may represent various processes, operations, or steps that are, for example, substantially represented in computer readable medium and thus performed by a computer or processor, whether or not such Computer or processor is shown explicitly. Methods disclosed in the description or in the claims can be implemented by an apparatus having means for performing each of the respective steps of these methods.

Es versteht sich, dass die Offenbarung mehrerer, in der Beschreibung oder den Ansprüchen offenbarter Handlungen, Prozesse, Operationen, Schritte oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden soll, sofern dies nicht explizit oder implizit anderweitig, z. B. aus technischen Gründen, angegeben ist. Daher werden diese durch die Offenbarung von mehreren Schritten oder Funktionen nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Ferner kann bei einigen Beispielen eine einzelne Handlung, Funktion, Prozess, Operation oder Schritt mehrere Teilhandlungen, -funktionen, -prozesse, -operationen oder -schritte einschließen und/oder in dieselben aufgebrochen werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts sein, sofern sie nicht explizit ausgeschlossen sind.It is understood that the disclosure of several acts, processes, operations, steps or functions disclosed in the description or claims should not be interpreted as being in the specific order unless this is explicitly or implicitly otherwise, e.g. B. for technical reasons. Therefore, by disclosing multiple steps or functions, these are not limited to any particular order unless these steps or functions are not interchangeable for technical reasons. Furthermore, in some examples, a single action, function, process, operation, or step may include and / or be broken down into multiple sub-actions, functions, processes, operations, or steps. Such sub-steps can be included and can be part of the disclosure of this single step, unless they are explicitly excluded.

Weiterhin sind die folgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Während jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass - obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine bestimmte Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann - andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs umfassen können. Solche Kombinationen werden hier explizit vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Ferner sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.Furthermore, the following claims are hereby incorporated into the detailed description, where each claim may stand on its own as a separate example. While each claim may stand on its own as a separate example, it should be noted that although a dependent claim may refer to a particular combination in the claims with one or more other claims, other examples may also be a combination of the dependent claim with the subject matter of each other dependent or independent claim. Such combinations are explicitly suggested here unless it is stated that a particular combination is not intended. Features of a claim are also intended to be included for any other independent claim, even if that claim is not directly dependent on the independent claim.

Claims (23)

Eine Umwandlungsschaltungsanordnung (10) zum Umwandeln eines thermometer-codierten Eingangssignals mit einer logischen Sequenz von n binären Werten in ein Ausgangssignal mit n ternären Werten, wobei das Ausgangssignal wirksam ist für n Digital-zu-Analog-Wandlereinheiten (20) einer Digital-zu-Analog-Wandlungsschaltung (100), wobei die Umwandlungsschaltungsanordnung (10) ausgebildet ist, um das Ausgangssignal basierend auf einer Mehrzahl von paarweisen Vergleichen zwischen ersten binären Werten und zweiten binären Werten der n binären Werte zu erzeugen, wobei ein Versatz zwischen einem ersten binären Wert und einem zweiten binären Wert für die Mehrzahl von paarweisen Vergleichen basierend auf der logischen Sequenz von n binären Werten, gleich ist.A conversion circuit arrangement (10) for converting a thermometer-coded input signal with a logical sequence of n binary values into an output signal with n ternary values, the output signal being effective for n digital-to-analog converter units (20) of a digital-to-digital Analog conversion circuit (100), wherein the conversion circuitry (10) is configured to generate the output signal based on a plurality of pair-wise comparisons between first binary values and second binary values of the n binary values, wherein an offset between a first binary value and a second binary value is the same for the plurality of pairwise comparisons based on the logical sequence of n binary values. Die Umwandlungsschaltungsanordnung (10) gemäß Anspruch 1, wobei der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert die Deckenfunktion von n 2
Figure DE102018130452A1_0022
ist.
The conversion circuitry (10) according to Claim 1 , the offset between the first binary value and the second binary value being the ceiling function of n 2nd
Figure DE102018130452A1_0022
is.
Die Umwandlungsschaltungsanordnung (10) gemäß einem der vorangehenden Ansprüche, wobei n eine ungerade Zahl ist, wobei die Mehrzahl von paarweisen Vergleichen n paarweisen Vergleichen entspricht, wobei die n paarweisen Vergleiche parallel durchgeführt werden.The conversion circuitry (10) according to any one of the preceding claims, wherein n is an odd number, wherein the plurality of pairwise comparisons correspond to n pairwise comparisons, the n pairwise comparisons being carried out in parallel. Die Umwandlungsschaltungsanordnung (10) gemäß Anspruch 2, wobei n eine gerade Zahl ist, und wobei der Versatz zwischen dem ersten binären Wert und dem zweiten binären n 2
Figure DE102018130452A1_0023
ist.
The conversion circuitry (10) according to Claim 2 , where n is an even number, and where the offset between the first binary value and the second binary n 2nd
Figure DE102018130452A1_0023
is.
Die Umwandlungsschaltungsanordnung (10) gemäß Anspruch 4, wobei die Mehrzahl von paarweisen Vergleichen n 2
Figure DE102018130452A1_0024
paarweisen Vergleichen entspricht, wobei die n 2
Figure DE102018130452A1_0025
paarweisen Vergleiche parallel durchgeführt werden.
The conversion circuitry (10) according to Claim 4 , with the majority of pairwise comparisons n 2nd
Figure DE102018130452A1_0024
matches in pairs, with the n 2nd
Figure DE102018130452A1_0025
pairwise comparisons are carried out in parallel.
Die Umwandlungsschaltungsanordnung (10) gemäß einem der Ansprüche 1 bis 5, wobei die n ternären Werte einem positiven Wert, einem negativen Wert und einem neutralen Wert entsprechen.The conversion circuitry (10) according to one of the Claims 1 to 5 , where the n ternary values correspond to a positive value, a negative value and a neutral value. Die Umwandlungsschaltungsanordnung (10) gemäß Anspruch 6, wobei die n binären Werte durch einen ersten Wert und einen zweiten Wert repräsentiert sind, wobei die Umwandlungsschaltungsanordnung (10) ausgebildet ist, um zu bestimmen, ob der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind, wobei die Umwandlungsschaltungsanordnung (10) ausgebildet ist, um einen neutralen Wert für den ternären Wert der n ternären Werte, entsprechend dem ersten binären Wert oder dem zweiten binären Wert, zu erzeugen, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind.The conversion circuitry (10) according to Claim 6 , wherein the n binary values are represented by a first value and a second value, the conversion circuit arrangement (10) being designed to determine whether the first binary value and the second binary value are unequal values, the conversion circuit arrangement (10) is configured to generate a neutral value for the ternary value of the n ternary values, corresponding to the first binary value or the second binary value, if the first binary value and the second binary value are unequal values. Die Umwandlungsschaltungsanordnung (10) gemäß Anspruch 7, wobei n eine gerade Zahl ist, und wobei der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert n 2
Figure DE102018130452A1_0026
ist, wobei n 2
Figure DE102018130452A1_0027
paarweise Vergleiche durchgeführt werden, wobei die Umwandlungsschaltungsanordnung (10) ausgebildet ist, um einen neutralen Wert für den ternären Wert der n ternären Werte, entsprechend dem ersten binären Wert und dem zweiten binären Wert, zu erzeugen, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind.
The conversion circuitry (10) according to Claim 7 , where n is an even number, and where the offset between the first binary value and the second binary value n 2nd
Figure DE102018130452A1_0026
is where n 2nd
Figure DE102018130452A1_0027
comparisons are carried out in pairs, the conversion circuitry (10) being designed to generate a neutral value for the ternary value of the n ternary values, corresponding to the first binary value and the second binary value, if the first binary value and the second binary value Value are unequal values.
Die Umwandlungsschaltungsanordnung (10) gemäß Anspruch 7, wobei n eine ungerade Zahl ist, und wobei der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert die Deckenfunktion von n 2
Figure DE102018130452A1_0028
ist, wobei die Mehrzahl von paarweisen Vergleichen n paarweisen Vergleichen entspricht, wobei die Umwandlungsschaltungsanordnung (10) ausgebildet ist, um einen neutralen Wert für den ternären Wert der n ternären Werte, entsprechend entweder dem ersten binären Wert oder dem zweiten binären Wert, zu erzeugen, falls der erste binäre Wert und der zweite binäre Wert ungleiche Werte sind.
The conversion circuitry (10) according to Claim 7 , where n is an odd number, and where the offset between the first binary value and the second binary value is the ceiling function of n 2nd
Figure DE102018130452A1_0028
wherein the plurality of pair-wise comparisons correspond to n pair-wise comparisons, the conversion circuitry (10) being designed to generate a neutral value for the ternary value of the n ternary values, corresponding to either the first binary value or the second binary value, if the first binary value and the second binary value are unequal values.
Die Umwandlungsschaltungsanordnung (10) gemäß einem der Ansprüche 1 bis 9, wobei das thermometer-codierte Eingangssignal ein thermometer-codiertes Eingangssignal mit einer variablen Startposition des Thermometercodes ist.The conversion circuitry (10) according to one of the Claims 1 to 9 , wherein the thermometer-coded input signal is a thermometer-coded input signal with a variable starting position of the thermometer code. Die Umwandlungsschaltungsanordnung (10) gemäß einem der Ansprüche 1 bis 10, wobei der Versatz zwischen dem ersten binären Wert und dem zweiten binären Wert an dem Ende der logischen Sequenz von n binären Werten umbricht.The conversion circuitry (10) according to one of the Claims 1 to 10th , the offset between the first binary value and the second binary value at the end of the logical sequence breaking n binary values. Die Umwandlungsschaltungsanordnung (10) gemäß einem der Ansprüche 1 bis 11, wobei die Umwandlungsschaltungsanordnung (10) einen oder mehrere Eingänge (12) umfasst, die ausgebildet sind, um das Eingangssignal von einem Quantisierer, der auf einem spannungsgesteuerten Oszillator basiert, zu erhalten.The conversion circuitry (10) according to one of the Claims 1 to 11 wherein the conversion circuitry (10) includes one or more inputs (12) configured to receive the input signal from a quantizer based on a voltage controlled oscillator. Die Umwandlungsschaltungsanordnung (10) gemäß einem der Ansprüche 1 bis 12, wobei die Umwandlungsschaltungsanordnung (10) einen oder mehrere Ausgänge (14) umfasst, die ausgebildet sind, um das Ausgangssignal an die n Digital-zu-Analog-Wandlereinheiten (20) der Digital-zu-Analog-Wandlungsschaltung (100) bereitzustellen.The conversion circuitry (10) according to one of the Claims 1 to 12 , wherein the conversion circuit arrangement (10) comprises one or more outputs (14) which are designed to provide the output signal to the n digital-to-analog converter units (20) of the digital-to-analog conversion circuit (100). Die Umwandlungsschaltungsanordnung (10) gemäß einem der Ansprüche 1 bis 13, wobei das Ausgangssignal für n Digital-zu-Analog-Wandlereinheiten (20) einer Digital-zu-Analog-Wandlungsschaltung (100) eines Delta-Sigma-Modulators (1000) wirksam ist.The conversion circuitry (10) according to one of the Claims 1 to 13 , wherein the output signal for n digital-to-analog converter units (20) of a digital-to-analog conversion circuit (100) of a delta-sigma modulator (1000) is effective. Ein Delta-Sigma-Modulator (1000), umfassend die Umwandlungsschaltungsanordnung (10) gemäß einem der Ansprüche 1 bis 14.A delta sigma modulator (1000) comprising the conversion circuitry (10) according to one of the Claims 1 to 14 . Der Delta-Sigma-Modulator (1000) gemäß Anspruch 15, ferner umfassend einen Quantisierer (30), der auf einem spannungsgesteuerten Oszillator basiert, wobei der Quantisierer, der auf einem spannungsgesteuerten Oszillator basiert, ausgebildet ist, um der Umwandlungsschaltungsanordnung (10) das Eingangssignal bereitzustellen.The delta sigma modulator (1000) according to Claim 15 , further comprising a quantizer (30) based on a voltage controlled oscillator, the quantizer based on a voltage controlled oscillator being configured to provide the input signal to the conversion circuitry (10). Der Delta-Sigma-Modulator (1000) gemäß einem der Ansprüche 15 oder 16, ferner umfassend eine Digital-zu-Analog-Wandlungsschaltung (100), wobei die Digital-zu-Analog-Wandlungsschaltung (100) n Digital-zu-Analog-Wandlereinheiten (20) umfasst, wobei die Umwandlungsschaltungsanordnung (10) ausgebildet ist, um das Ausgangssignal den n Digital-zu-Analog-Wandlereinheiten (20) der Digital-zu-Analog-Wandlungsschaltung (100) bereitzustellen.The delta-sigma modulator (1000) according to one of the Claims 15 or 16 , further comprising a digital-to-analog conversion circuit (100), the digital-to-analog conversion circuit (100) comprising n digital-to-analog converter units (20), wherein the conversion circuit arrangement (10) is designed to provide the output signal to the n digital-to-analog converter units (20) of the digital-to-analog conversion circuit (100). Eine Digital-zu-Analog-Wandlungsschaltung (100), umfassend n Digital-zu-Analog-Wandlereinheiten (20) und die Umwandlungsschaltungsanordnung (10) gemäß einem der Ansprüche 1 bis 14, wobei die Umwandlungsschaltungsanordnung (10) ausgebildet ist, um das Ausgangssignal den n Digital-zu-Analog-Wandlereinheiten (20) der Digital-zu-Analog-Wandlungsschaltung (100) bereitzustellen.A digital-to-analog conversion circuit (100) comprising n digital-to-analog conversion units (20) and the conversion circuit arrangement (10) according to one of the Claims 1 to 14 , wherein the conversion circuit arrangement (10) is designed to provide the output signal to the n digital-to-analog converter units (20) of the digital-to-analog conversion circuit (100). Eine mobile Vorrichtung, umfassend den Delta-Sigma-Modulator (1000) gemäß einem der Ansprüche 15 bis 17.A mobile device comprising the delta sigma modulator (1000) according to one of the Claims 15 to 17th . Eine Kommunikationsvorrichtung, umfassend den Delta-Sigma-Modulator (1000) gemäß einem der Ansprüche 15 bis 17.A communication device comprising the delta sigma modulator (1000) according to one of the Claims 15 to 17th . Ein Basisstations-Sendeempfänger, umfassend den Delta-Sigma-Modulator (1000) gemäß einem der Ansprüche 15 bis 17.A base station transceiver comprising the delta sigma modulator (1000) according to one of the Claims 15 to 17th . Ein Mittel zum Umwandeln (10) geeignet zum Umwandeln eines thermometer-codierten Eingangssignals mit einer logischen Sequenz von n binären Werten in ein Ausgangssignal mit n ternären Werten, wobei das Ausgangssignal wirksam ist für n Digital-zu-Analog-Wandlereinheiten (20) eines Digital-zu-Analog-Wandlungsmittels (100), wobei das Mittel zum Umwandeln (10) ausgebildet ist, um das Ausgangssignal basierend auf einer Mehrzahl von paarweisen Vergleichen zwischen ersten binären Werten und zweiten binären Werten der n binären Werte zu erzeugen, wobei ein Versatz zwischen einem ersten binären Wert und einem zweiten binären Wert für die Mehrzahl von paarweisen Vergleichen basierend auf der logischen Sequenz von n binären Werten, gleich ist.A converting means (10) adapted to convert a thermometer-coded input signal having a logical sequence of n binary values to an output signal having n ternary values, the output signal being effective for n digital-to-analog converter units (20) of a digital -to-analog conversion means (100), the means for converting (10) being designed to generate the output signal based on a plurality of pairwise comparisons between first binary values and second binary values of the n binary values, wherein an offset between a first binary value and a second binary value is the same for the plurality of pairwise comparisons based on the logical sequence of n binary values. Ein Umwandlungsverfahren geeignet zum Umwandeln eines thermometer-codierten Eingangssignals mit einer logischen Sequenz von n binären Werten in ein Ausgangssignal mit n ternären Werten, wobei das Ausgangssignal wirksam ist für n Digital-zu-Analog-Wandlereinheiten (20) eines Digital-zu-Analog-Wandlungsmittels (100), wobei das Umwandlungsverfahren ein Erzeugen des Ausgangssignals (120) basierend auf einer Mehrzahl von paarweisen Vergleichen zwischen ersten binären Werten und zweiten binären Werten der n binäre Werte umfasst, wobei ein Versatz zwischen einem ersten binären Wert und einem zweiten binären Wert für die Mehrzahl von paarweisen Vergleichen basierend auf der logischen Sequenz von n binären Werten, gleich ist.A conversion method suitable for converting a thermometer-coded input signal with a logical sequence of n binary values into an output signal with n ternary values, the output signal being effective for n digital-to-analog converter units (20) of a digital-to-analog Conversion means (100), wherein the conversion method comprises generating the output signal (120) based on a plurality of pairwise comparisons between first binary values and second binary values of the n binary values, wherein an offset between a first binary value and a second binary value is the same for the plurality of pairwise comparisons based on the logical sequence of n binary values.
DE102018130452.8A 2018-11-30 2018-11-30 A concept for converting a thermometer-coded input signal Pending DE102018130452A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102018130452.8A DE102018130452A1 (en) 2018-11-30 2018-11-30 A concept for converting a thermometer-coded input signal
PCT/US2019/058704 WO2020112291A1 (en) 2018-11-30 2019-10-30 A concept for converting a thermometer-coded input signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018130452.8A DE102018130452A1 (en) 2018-11-30 2018-11-30 A concept for converting a thermometer-coded input signal

Publications (1)

Publication Number Publication Date
DE102018130452A1 true DE102018130452A1 (en) 2020-06-04

Family

ID=70681192

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018130452.8A Pending DE102018130452A1 (en) 2018-11-30 2018-11-30 A concept for converting a thermometer-coded input signal

Country Status (2)

Country Link
DE (1) DE102018130452A1 (en)
WO (1) WO2020112291A1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023731A2 (en) * 2000-09-11 2002-03-21 Broadcom Corporation Methods and systems for digital dither
US7583117B2 (en) * 2006-04-20 2009-09-01 Realtek Semiconductor Corp. Delay lock clock synthesizer and method thereof
US7369077B2 (en) * 2006-04-28 2008-05-06 Artimi, Inc. Differential current-steering digital-to-analog converter
US7538705B2 (en) * 2006-07-25 2009-05-26 Microchip Technology Incorporated Offset cancellation and reduced source induced 1/f noise of voltage reference by using bit stream from over-sampling analog-to-digital converter
EP2993787B1 (en) * 2014-09-05 2020-07-15 Dialog Semiconductor (UK) Ltd Generalized data weighted averaging method for equally weighted multi-bit D/A elements

Also Published As

Publication number Publication date
WO2020112291A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
DE60117827T2 (en) METHOD AND DEVICE FOR FORMING THE FEH-MATCHING OF A RECYCLED WALKER
DE2838849C2 (en)
DE102008048901B4 (en) Integrated circuit having a variety of multi-bit digital-to-analog converters, sigma-delta modulator circuitry and methods of calibrating a variety of multi-bit digital-to-analog converters
DE3136784C2 (en)
EP0253950B1 (en) Monolithic integratable digital-analog converter
DE102011079259B9 (en) Bit error correction for eliminating age-related errors in a bit pattern
DE60119476T2 (en) Segmented circuit arrangement
DE69316563T2 (en) Analog to digital converter
DE2231458A1 (en) DIGITAL FREQUENCY COMPOSER
DE102018121046A1 (en) Digital-to-analog converter with improved linearity
DE19748272C2 (en) Bipolar element-averaging digital-to-analog converter
DE102017102860A1 (en) Signal-dependent subtractive dithering
DE10139488C1 (en) Analogue/digital converter provides binary coded dataword from analogue input signal using successive approximation method
DE102015101411A1 (en) IMPROVED ANALOG-DIGITAL CONVERTER AND METHOD FOR OPERATING AN ANALOG-DIGITAL-WANDLERS
DE69212093T2 (en) Data recoding method for thermometric code, decoder and recoding device for using this method
EP3740911B1 (en) Method for modelling a system with a quantumcomputer
DE102018130452A1 (en) A concept for converting a thermometer-coded input signal
DE112018002115B4 (en) Efficient flash quantizer for a delta-sigma converter
DE19742064A1 (en) Analog-digital conversion method and device for its implementation
DE102022134241A1 (en) Successive approximation register analog to digital converter
DE102022109137A1 (en) ANALOG ERROR DETECTION AND CORRECTION IN ANALOG IN-MEMORY CROSSBARS
DE112021004247T5 (en) SYSTEM AND METHOD FOR DYNAMIC ELEMENT MATCHING FOR DELTA-SIGMA TRANSDUCERS
DE102021125927A1 (en) ANALOG CONTENT ADDRESSABLE MEMORY WITH ANALOG INPUT AND ANALOG OUTPUT
EP1645035B1 (en) Digital-analog converter and digital-analog conversion method
DE69026363T2 (en) Multiposition shifter with parity bit generator

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: WITHERS & ROGERS LLP, DE

R081 Change of applicant/patentee

Owner name: APPLE INC., CUPERTINO, US

Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, CALIF., US

R082 Change of representative

Representative=s name: WITHERS & ROGERS LLP, DE

R012 Request for examination validly filed