DE102018122541A1

DE102018122541A1 - PIN MODIFICATION FOR STANDARD CELLS

Info

Publication number: DE102018122541A1
Application number: DE102018122541.5A
Authority: DE
Inventors: Fong-Yuan Chang; Sheng-Hsiung Chen; Ting-Wei Chiang; Chung-Te Lin; Jung-Chan YANG; Lee-Chung Lu; Po-Hsiang Huang; Chun-Chen Chen
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2017-09-29
Filing date: 2018-09-14
Publication date: 2019-04-04
Also published as: US20230253396A1

Abstract

Die vorliegende Offenbarung beschreibt ein beispielhaftes Verfahren zum Verlegen einer Standardzelle mit mehreren Stiften. Das Verfahren kann das Modifizieren einer Abmessung eines Stiftes der Standardzelle enthalten, wobei der Stift um eine größere Distanz von einer Grenze der Standardzelle als eine ursprüngliche Position des Stiftes beabstandet ist. Das Verfahren enthält außerdem das Verlegen einer Interconnect-Verbindung von dem Stift zu einer Durchkontaktierung, die auf einer Stiftbahn angeordnet ist, die sich zwischen dem Stift und der Grenze befindet, und das Einfügen eines Drahtschnitts zwischen der Interconnect-Verbindung und einem Stift von einer benachbarten Standardzelle. Das Verfahren enthält des Weiteren das Verifizieren, dass der Drahtschnitt die Interconnect-Verbindung von dem Stift von der benachbarten Standardzelle um mindestens eine zuvor festgelegte Distanz trennt.

The present disclosure describes an exemplary method of laying a standard multi-pin cell. The method may include modifying a dimension of a pin of the standard cell, wherein the pin is spaced a greater distance from a boundary of the standard cell than an original position of the pin. The method also includes laying an interconnect connection from the pin to a via located on a pin track located between the pin and the boundary, and inserting a wire cut between the interconnect and a pin from an adjacent one standard cell. The method further includes verifying that the wire cut separates the interconnect connection from the pin from the adjacent standard cell by at least a predetermined distance.

Description

QUERVERWEIS AUF EINE VERWANDTE ANMELDUNGCROSS-REFERENCE TO A RELATED APPLICATION

Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 62/565,262 mit dem Titel „Concave Cut-Based Standard Cell Structure“, die am 29. September 2017 eingereicht wurde und hiermit durch Bezugnahme in vollem Umfang in den vorliegenden Text aufgenommen wird.This application claims the priority of the provisional U.S. Patent Application No. 62 / 565,262 entitled "Concave Cut-Based Standard Cell Structure," filed Sep. 29, 2017, which is hereby incorporated by reference in its entirety.

HINTERGRUNDBACKGROUND

Ein Elektronikdesignautomatisierungs-Tool kann für den Konstruktionsablauf eines integrierten Schaltkreises verwendet werden. Zum Beispiel kann das Elektronikdesignautomatisierungs-Tool dafür verwendet werden, Standardzellen (zum Beispiel Zellen, die logische oder andere elektronische Funktionen implementieren) in einem Integrierten-Schaltkreis-Layout-Design anzuordnen und die Standardzellen zueinander zu verlegen. Im weiteren Verlauf des technischen Fortschritts, und in dem Maße, wie die Nachfrage nach skalierten integrierten Schaltkreisen zunimmt, werden Elektronikdesignautomatisierungs-Tools immer wichtiger, um die Gestaltung komplexer Integrierter-Schaltkreis-Layout-Designs zu unterstützen.An electronic design automation tool can be used for the design process of an integrated circuit. For example, the electronics design automation tool can be used to place standard cells (e.g., cells that implement logic or other electronic functions) in an integrated circuit layout design and route the standard cells to each other. As technology advances, and as demand for scaled integrated circuits increases, electronics design automation tools are becoming increasingly important to support the design of complex integrated circuit layout designs.

Figurenlistelist of figures

Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie zusammen mit den beiliegenden Figuren gelesen wird. In den Figuren bezeichnen im Allgemeinen gleiche Bezugszahlen identische oder funktional ähnliche Elemente. Des Weiteren identifizieren im Allgemeinen die äußerst linken Ziffern einer Bezugszahl die Zeichnung, in der die Bezugszahl zuerst erscheint.

1 ist eine Veranschaulichung einer beispielhaften Standardzelle gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
2 ist eine Veranschaulichung eines Beispiels zweier Standardzellen nebeneinander gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
3 ist eine Veranschaulichung einer beispielhaften Standardzelle mit modifizierten Stiften gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
4 ist eine Veranschaulichung einer beispielhaften Standardzelle mit modifizierten Stiften gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
5A und 5B sind Veranschaulichungen beispielhafter Integrierter-Schaltkreis-Layout-Designs, jeweils mit zwei Standardzellen nebeneinander und Stiftbahnen entlang Grenzen der Standardzellen gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
6 ist eine Veranschaulichung eines beispielhaften Verfahrens zum Umformen eines oder mehrerer Stifte einer Standardzelle und Routen einer Interconnect-Verbindung zu dem einen oder den mehreren Stiften gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
7 ist eine Veranschaulichung eines beispielhaften Computersystems, in dem verschiedene Ausführungsformen der vorliegenden Offenbarung implementiert werden können, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
8 ist eine Veranschaulichung eines Prozesses zum Bilden von Standardzellenstrukturen auf der Basis einer Graphic Database System (GDS)-Datei gemäß einigen Ausführungsformen.

Aspects of the present disclosure will be best understood from the following detailed description when read in conjunction with the accompanying drawings. In the figures, generally, like reference numerals designate identical or functionally similar elements. Furthermore, in general, the leftmost digits of a reference number identify the drawing in which the reference number appears first.

1 FIG. 10 is an illustration of an exemplary standard cell according to some embodiments of the present disclosure. FIG.
2 FIG. 4 is an illustration of an example of two standard cells side-by-side according to some embodiments of the present disclosure. FIG.
3 FIG. 10 is an illustration of an exemplary modified pin standard cell according to some embodiments of the present disclosure. FIG.
4 FIG. 10 is an illustration of an exemplary modified pin standard cell according to some embodiments of the present disclosure. FIG.
5A and 5B 13 are illustrations of exemplary integrated circuit layout designs, each with two standard cells side-by-side and pin traces along boundaries of the standard cells according to some embodiments of the present disclosure.
6 FIG. 10 is an illustration of an example method of reshaping one or more pins of a standard cell and routing an interconnect to the one or more pins, in accordance with some embodiments of the present disclosure.
7 FIG. 4 is an illustration of an example computer system in which various embodiments of the present disclosure may be implemented, in accordance with some embodiments of the present disclosure.
8th FIG. 10 is an illustration of a process for forming standard cell structures based on a Graphic Database System (GDS) file, in accordance with some embodiments.

DETAILLIERTE BESCHREIBUNGDETAILED DESCRIPTION

Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des vorliegende Gegenstandes bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Des Weiteren kann die vorliegende Offenbarung Bezugszahlen und/oder - buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausfiihrungsformen und/oder Konfigurationen, sofern nicht etwas anderes ausgesagt wird.The following disclosure provides many different embodiments or examples for implementing various features of the present subject matter. In the following, concrete examples of components and arrangements will be described to simplify the present disclosure. Of course, these are only examples and are not intended to be limiting. Furthermore, the present disclosure may repeat reference numerals and / or letters in the various examples. This repetition is for simplicity and clarity and does not automatically create a relationship between the various embodiments and / or configurations discussed unless otherwise stated.

Der Begriff „nominal“ im Sinne des vorliegenden Textes meint einen Soll- oder Zielwert einer Eigenschaft oder eines Parameters für eine Komponente oder eine Prozessoperation, der während der Designphase eines Produkts oder eines Prozesses eingestellt wird, zusammen mit einem Bereich von Werten über und/oder unter dem Sollwert, zum Beispiel 1-20 % des Wertes (zum Beispiel ±1 %, ±5 %, ±10 %, ±15 % oder ±20 % des Wertes). Der Wertebereich kann die Folge geringfügiger Variationen beim Herstellungsprozess oder von Toleranzen sein.The term "nominal" in the meaning of the present text means a target value of a property or parameter for a component or process operation set during the design phase of a product or process, together with a range of values above and / or below the set point, for example 1-20% of the value (for example ± 1%, ± 5%, ± 10%, ± 15% or ± 20% of the value). The range of values may be the result of minor variations in the manufacturing process or tolerances.

Die vorliegende Offenbarung betrifft das Optimieren des Verlegens von Interconnect-Verbindungen in Standardzellen (zum Beispiel Logikmodulen), die in einem Integrierten-Schaltkreis-Layout-Design angeordnet sind. Ausführungsformen der vorliegenden Offenbarung modifizieren eine Abmessung (zum Beispiel eine Längenabmessung) eines oder mehrerer Stifte einer Standardzelle, so dass durch ein Elektronikdesignautomatisierungs-Tool kein Drahtschnitt beispielsweise an einer Grenze angeordnet wird, die durch die Standardzellen gemeinsam genutzt werden. Der Drahtschnitt kann als ein Fernhaltebereich dienen, um einem Interconnect-Verlegungs-Tool (zum Beispiel einem Teil eines Elektronikdesignautomatisierungs-Tools) anzuzeigen, dass eine Interconnect-Verbindung nicht an oder nahe der gemeinsam genutzten Grenze verlegt werden soll. Wenn der Drahtschnitt nicht an der Standardzellengrenze angeordnet ist, steht zusätzlicher Platz in dem Integrierten-Schaltkreis-Layout-Design zur Verfügung, um Interconnect-Verbindungen zu verlegen. Um der Forderung nach einer zunehmenden Anzahl von Interconnect-Verbindungen im Zuge des technischen Fortschritts und entsprechend dem steigenden Bedarf an skalierten integrierten Schaltkreisen gerecht zu werden, können Ausführungsformen der vorliegenden Offenbarung verwendet werden, um Interconnect-Verbindungen in dem Integrierten-Schaltkreis-Layout-Design zu verlegen.The present disclosure relates to optimizing the routing of interconnect connections in standard cells (eg, logic modules) arranged in an integrated circuit layout design. Embodiments of the present disclosure modify a dimension (for example, a length dimension) of one or more multiple pins of a standard cell, so that an electronic design automation tool does not place a wire cut on, for example, a boundary shared by the standard cells. The wireframe may serve as a detention area to indicate to an interconnect relocation tool (eg, part of an electronics design automation tool) that an interconnect should not be routed to or near the shared boundary. If the wire cut is not located on the standard cell boundary, additional space is available in the integrated circuit layout design to route interconnect connections. To meet the demand for an increasing number of interconnect links in the context of technological advances and in response to the increasing demand for scaled integrated circuits, embodiments of the present disclosure may be used to provide interconnect interconnections in the integrated circuit layout design relocate.

1 ist eine Veranschaulichung einer beispielhaften Standardzelle 100 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die Standardzelle 100 enthält Stifte 102, 104, 106 und 108, einen Stromstift 110 und einem Erdungsstift 112. Die Standardzelle 100 kann ein Logikmodul sein, wie zum Beispiel eine Wechselrichter-Logikvorrichtung, eine NAND-Logikvorrichtung, eine NOR-Logikvorrichtung, eine XNOR-Logikvorrichtung, jedes andere Logikvorrichtung oder jede Kombination davon. Die Stifte 102 - 108 können Bereiche in der Standardzelle 100 sein, wo ein oder mehrere Eingänge oder Ausgänge der Standardzelle 100 elektrisch mit einer Interconnect-Verbindung gekoppelt werden können. Der Stromstift 110 kann ein Eingang sein, der eine Stromversorgungsspannung zu der Standardzelle 100 empfängt, wie zum Beispiel 0,5 V, 0,7 V, 1,2 V, 1,8 V, 2,4 V, 3,3 V, 5 V oder jede andere geeignete Stromversorgungsspannung. Der Erdungsstift 112 kann ein Eingang sein, der ein Erdungspotenzial oder o V zu der Standardzelle 100 empfängt. 1 is an illustration of an exemplary standard cell 100 in accordance with some embodiments of the present disclosure. The standard cell 100 contains pens 102 . 104 . 106 and 108 , a power pin 110 and a grounding pin 112 , The standard cell 100 may be a logic module, such as an inverter logic device, a NAND logic device, a NOR logic device, an XNOR logic device, any other logic device, or any combination thereof. The pencils 102 - 108 can be areas in the standard cell 100 be where one or more inputs or outputs of the standard cell 100 electrically coupled with an interconnect connection. The power pin 110 may be an input that supplies a power supply voltage to the standard cell 100 such as 0.5V, 0.7V, 1.2V, 1.8V, 2.4V, 3.3V, 5V or any other suitable power supply voltage. The grounding pin 112 may be an input that has a ground potential or o V to the standard cell 100 receives.

In einigen Ausführungsformen der vorliegenden Offenbarung kann jeder der Stifte 102-108 um eine zuvor festgelegte Distanz von einer Grenze der Standardzelle 100 beabstandet sein. Ein Zweck der Beabstandung zwischen den Stiften und den Grenzen der Standardzelle 100 ist, einen elektrischen Kurzschluss zwischen dem Stiften zu verhindern, wenn eine andere Standardzelle neben der Standardzelle 100 angeordnet wird. In 1 sind die rechte, die obere, die linke und die Erdungsgrenze der Standardzelle 100 als 120₀ , 120₁ , 120₂ bzw. 120₃ bezeichnet. Eine Beabstandung zwischen jedem der Stifte 102 - 108 und einer Grenze der Standardzelle 100 kann gemäß einigen Ausführungsformen der vorliegenden Offenbarung gleich (oder nominal gleich) oder verschieden sein. Zum Beispiel kann eine Beabstandung (i) zwischen dem Stift 102 und Grenze 120₂ , (ii) zwischen dem Stift 104 und Grenze 120₂ , (iii) zwischen dem Stift 106 und Grenze 120₀ und (iv) zwischen dem Stift 108 und Grenze 120₀ gleich (oder nominal gleich) sein.In some embodiments of the present disclosure, each of the pins 102 -108 by a predetermined distance from a boundary of the standard cell 100 be spaced. A purpose of spacing between the pins and the boundaries of the standard cell 100 is to prevent an electrical short between the pins, if another standard cell next to the standard cell 100 is arranged. In 1 are the right, upper, left and ground limits of the standard cell 100 when 120 ₀ . 120 ₁ . 120 ₂ respectively. 120 ₃ designated. A spacing between each of the pins 102 - 108 and a boundary of the standard cell 100 may be the same (or nominally equal) or different according to some embodiments of the present disclosure. For example, a spacing (i) between the pin 102 and border 120 ₂ , (ii) between the pen 104 and border 120 ₂ , (iii) between the pen 106 and border 120 ₀ and (iv) between the pen 108 and border 120 ₀ equal (or nominally equal).

In 1 queren Stiftbahnen 114₀ - 114₅ (als Strichlinien gezeigt) die Standardzelle 100 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Jede der Stiftbahnen 114₀ - 114₅ kann auf einen Typ einer Interconnect-Verbindung - zum Beispiel eine MetallMo-Interconnect-Verbindung oder eine MetallM1-Interconnect-Verbindung - abgebildet (oder damit verbunden) werden, die dafür verwendet wird, einen oder mehrere Stifte zu verlegen, die mit Standardzellen verknüpft sind. Eine Überschneidung der Stiftbahnen 114₀ - 114₅ und jedem der Stifte 102 - 108, des Stromstifts 110 und des Erdungsstifts 112 dient als ein Stiftzugangspunkt für Interconnect-Verbindungen beim Verlegen der Stifte der Standardzelle 100. Zum Beispiel kann die Stiftbahn 114₂ dafür verwendet werden, eine Verlegung für eine Interconnect-Verbindung 116 (zum Beispiel MetallMo-Interconnect-Verbindung oder MetallM1-Interconnect-Verbindung) zu dem Stromstift 110 abzubilden, und die Stiftbahn 1144 kann dafür verwendet werden, eine Verlegung für eine Interconnect-Verbindung 118 (zum Beispiel MetallMo-Interconnect-Verbindung oder MetallM1-Interconnect-Verbindung) zum Stift 106 abzubilden. Ein Mittenabstand (oder eine Beabstandung) zwischen benachbarten Stiftbahnen - zum Beispiel zwischen dem Stiftbahnen 114₀ und 114₁ , Stiftbahnen 114₁ und 1146₂ , Stiftbahnen 114₂ und 114₃ , Stiftbahnen 114₃ und 114₄ und Stiftbahnen 114₄ und 114₅ - kann gemäß einigen Ausführungsformen der vorliegenden Erfindung gleichmäßig (oder nominal gleichmäßig) sein. Obgleich 1 die Stifte 102 - 108, den Stromstift 110 und den Erdungsstift 112 der Standardzelle 100 in einer horizontalen Richtung (zum Beispiel x-Richtung) veranschaulicht, können die Stifte der Standardzelle 100 auch in einer vertikalen Richtung (zum Beispiel y-Richtung) angeordnet. Ausführungsformen der vorliegenden Offenbarung sind mit Bezug auf Stifte der Standardzellen beschrieben, die in der horizontalen Richtung ausgerichtet sind, aber die Beschreibung trifft gleichermaßen auf Stifte der Standardzellen zu, die in der vertikalen Richtung ausgerichtet sind.In 1 cross-country railway tracks 114 ₀ - 114 ₅ (shown as dashed lines) the standard cell 100 in accordance with some embodiments of the present disclosure. Each of the Stiftbahnen 114 ₀ - 114 ₅ may be mapped (or connected) to one type of interconnect connection - for example, a metal-to-interconnect connection or a metal-to-metal interconnect connection, which is used to route one or more pins associated with standard cells , An overlap of the Stiftbahnen 114 ₀ - 114 ₅ and each of the pens 102 - 108 , of the power pin 110 and grounding pin 112 serves as a pin access point for interconnect connections when laying the pins of the standard cell 100 , For example, the Stiftbahn 114 ₂ used for a laying for an interconnect connection 116 (for example, MetalMo interconnect connection or MetalM1 interconnect connection) to the power pin 110 and the Stiftbahn 1144 can be used for a routing for an interconnect connection 118 (for example, MetalMo interconnect connection or MetalM1 interconnect connection) to the pin 106 map. A center distance (or a spacing) between adjacent pin tracks - for example, between the pin tracks 114 ₀ and 114 ₁ , Stiftbahnen 114 ₁ and 1146 ₂ , Stiftbahnen 114 ₂ and 114 ₃ , Stiftbahnen 114 ₃ and 114 ₄ and Stiftbahnen 114 ₄ and 114 ₅ may be uniform (or nominally uniform) according to some embodiments of the present invention. Although 1 the pencils 102 - 108 , the power pin 110 and the grounding pin 112 the standard cell 100 illustrated in a horizontal direction (for example, x-direction), the pins of the standard cell 100 also arranged in a vertical direction (for example, y-direction). Embodiments of the present disclosure are described with respect to pins of the standard cells aligned in the horizontal direction, but the description applies equally to pins of the standard cells aligned in the vertical direction.

2 ist eine Veranschaulichung eines Beispiels zweier Standardzellen 100₀ und 100₁ nebeneinander gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die benachbarten Standardzellen können vom selben Zellentyp mit der gleichen Logikfunktion oder von verschiedenen Zellentypen mit verschiedenen Logikfunktionen sein. Zu beispielhaften Zwecken zeigt 2 benachbarte Standardzellen 100₀ und 100₁ , die vom selben Zellentyp mit der gleichen Logikfunktion sind. Aus Gründen der Einfachheit sind die Stifte 102 - 108, der Stromstift 110, der Erdungsstift 112, die Interconnect-Verbindung 116 und die Interconnect-Verbindung 118 in den Standardzellen 100₀ und 100₁ nicht bezeichnet. Die Bezeichnungen der Stiftbahnen jeder Standardzelle sind gezeigt, wobei zum Beispiel „114_0,4 “ die Stiftbahn 114₄ meint, welche die Standardzelle 100₀ quert. Zur Optimierung der Standardzellenplatzierung in einem Integrierten-Schaltkreis-Layout-Design sollten die Standardzellen 100₀ und 100₁ so nahe wie möglich beieinander angeordnet sein. Zum Beispiel können sich, wie in 2 gezeigt, die Grenzen der Standardzellen 100₀ und 100₁ treffen, um ihre Platzierung in dem Integrierten-Schaltkreis-Layout-Design zu optimieren. 2 is an illustration of an example of two standard cells 100 ₀ and 100 ₁ side by side according to some embodiments of the present disclosure. The neighboring standard cells may be of the same cell type with the same logic function or different cell types with different logic functions. For exemplary purposes 2 adjacent standard cells 100 ₀ and 100 ₁ that are of the same cell type with the same logic function. For reasons simplicity are the pens 102 - 108 , the current pin 110 , the grounding pin 112 , the interconnect connection 116 and the interconnect connection 118 in the standard cells 100 ₀ and 100 ₁ not designated. The designations of the pin tracks of each standard cell are shown, for example " 114 _0.4 "The Stiftbahn 114 ₄ means which is the standard cell 100 ₀ crosses. To optimize standard cell placement in an integrated-circuit layout design, the standard cells should be 100 ₀ and 100 ₁ be as close to each other as possible. For example, as in 2 shown the limits of standard cells 100 ₀ and 100 ₁ to optimize their placement in the integrated circuit layout design.

In 2 können die Drahtschnitte 210₀ - 210₂ beispielsweise durch ein Elektronikdesignautomatisierungs-Tool entlang der Grenzen der Standardzellen 100₀ und 100₁ (zum Beispiel der Grenzen 120_0,2 , 120_0,0 , 120_1,0 und 120_1,2 ) angeordnet werden. Zum Beispiel kann das Elektronikdesignautomatisierungs-Tool nach dem Platzieren der Standardzellen 100₀ und 100₁ in dem Integrierten-Schaltkreis-Layout-Design, wie in 2 gezeigt, eine Distanz zwischen dem Stiften, die nebeneinander liegen, über die Standardzellen 1000 und 100₁ hinweg messen. Falls die Stifte innerhalb einer zuvor festgelegten Distanz liegen, kann das Elektronikdesignautomatisierungs-Tool einen Drahtschnitt in jenen Bereichen des Integrierten-Schaltkreis-Layout-Designs platzieren. In einigen Ausführungsformen beurteilt das Elektronikdesignautomatisierungs-Tool die zuvor festgelegten Distanzen von Eingangs- und Ausgangsstiften 102 - 108 und verzichtet selektiv auf das Beurteilen der zuvor festgelegten Distanzen des Stromstifts 110 und des Erdungsstifts 112. Die zuvor festgelegte Distanz kann auf Integrierten-Schaltkreis-Layout-Design-Regeln basieren, die durch einen Technologieknoten eingestellt werden, der mit der Fertigung der Standardzellen 100₀ und 100₁ verknüpft ist. Zum Beispiel kann ein Technologieknoten mit einer kleineren kritischen Abmessung eine kleinere zuvor festgelegte Distanz haben als ein Technologieknoten mit einer größeren kritischen Abmessung. Die Drahtschnitte können als Fernhaltebereiche dienen, um einem Interconnect-Verlegungs-Tool (das zum Beispiel Teil des Elektronikdesignautomatisierungs-Tools ist) anzuzeigen, das Verlegen einer Interconnect-Verbindung in diesen Bereichen zu vermeiden. Das Verbot des Verlegens von Interconnect-Verbindungen in den Drahtschnittbereichen kann potenzielle elektrische Kurzschlüsse zwischen benachbarten Stiften über die Standardzellen 100₀ und 100₁ hinweg verhindern.In 2 can the wire cuts 210 ₀ - 210 ₂ for example, through an electronic design automation tool along the boundaries of the standard cells 100 ₀ and 100 ₁ (for example the borders 120 _0.2 . 120 _0.0 . 120 _1.0 and 120 _1.2 ) to be ordered. For example, the electronics design automation tool may after placing the standard cells 100 ₀ and 100 ₁ in the integrated circuit layout design, as in 2 shown a distance between the pins, which are next to each other, over the standard cells 1000 and 100 ₁ measure away. If the pins are within a predetermined distance, the electronic design automation tool may place a wire cut in those portions of the integrated circuit layout design. In some embodiments, the electronic design automation tool assesses the predetermined distances of input and output pins 102 - 108 and selectively dispenses with judging the predetermined distances of the current pin 110 and grounding pin 112 , The predetermined distance may be based on integrated circuit layout design rules set by a technology node involved in the fabrication of the standard cells 100 ₀ and 100 ₁ is linked. For example, a technology node having a smaller critical dimension may have a smaller predetermined distance than a technology node having a larger critical dimension. The wire cuts may serve as remote hold areas to indicate an interconnect relocation tool (which is, for example, part of the electronics design automation tool) to avoid laying an interconnect in those areas. The prohibition of placing interconnect connections in the wire-cut areas may expose potential electrical short circuits between adjacent pins via the standard cells 100 ₀ and 100 ₁ prevent it from happening.

Andererseits verhindern die Drahtschnitte 210₀ - 210₂ das Verlegen von Interconnect-Verbindungen an und/oder nahe den Grenzen der Standardzellen 100₀ und 100₁ . Im Zuge der technischen Weiterentwicklung, und in dem Maße, wie die Nachfrage nach skalierten integrierten Schaltkreisen steigt, muss eine immer größere Anzahl an Standardzellen in kleinere Integrierten-Schaltkreis-Layout-Designs eingepasst werden, wodurch sich Probleme bei der Verlegung von Interconnect-Verbindungen zu den Standardzellen ergeben. Einschränkungen bei der Verlegung von Interconnect-Verbindungen infolge von Drahtschnitten (die zum Beispiel durch das Elektronikdesignautomatisierungs-Tool angeordnet werden) sorgen für weitere Schwierigkeiten, wenn die Anzahl von Interconnect-Verbindungen in dem Integrierten-Schaltkreis-Layout-Design erhöht wird. Ausführungsformen der vorliegenden Offenbarung widmen sich unter anderem diesen Schwierigkeiten im Zusammenhang mit Interconnect-Verbindungen.On the other hand prevent the wire cuts 210 ₀ - 210 ₂ the laying of interconnects at and / or near the boundaries of the standard cells 100 ₀ and 100 ₁ , As technology advances, and as demand for scaled integrated circuits increases, an ever-increasing number of standard cells must be fitted into smaller integrated-circuit layout designs, resulting in problems in routing interconnect connections give the standard cells. Limitations in routing interconnects as a result of wireframes (for example, arranged by the electronics design automation tool) create further difficulties as the number of interconnects in the integrated circuit layout design increases. Embodiments of the present disclosure address, among other things, these difficulties associated with interconnect interconnects.

Gemäß einigen Ausführungsformen der vorliegenden Offenbarung können ein oder mehrere Stifte in der Standardzelle modifiziert oder umgeformt werden. Durch Modifizieren der Stifte kann die Distanz zwischen dem Stiften über benachbarte Standardzellen hinweg vergrößert werden. Mit der vergrößerten Distanz platziert das Elektronikdesignautomatisierungs-Tool einen Drahtschnitt nicht in jenen Bereichen, wodurch zusätzlicher Platz in dem Integrierten-Schaltkreis-Layout-Design zum Verlegen von Interconnect-Verbindungen geschaffen wird.According to some embodiments of the present disclosure, one or more pins in the standard cell may be modified or reshaped. By modifying the pins, the distance between the pins across adjacent standard cells can be increased. With the increased distance, the electronic design automation tool does not place a wire cut in those areas, thereby providing additional space in the integrated circuit layout design for laying interconnect connections.

3 ist eine Veranschaulichung einer beispielhaften Standardzelle 300 mit modifizierten (oder umgeformten) Stiften gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die Standardzelle 300 enthält Stifte 302, 304, 306 und 308, den Stromstift 110 und den Erdungsstift 112. Eine rechte, eine obere, eine linke und eine Erdungsgrenze der Standardzelle 300 sind als 320₀ , 320₁ , 320₂ bzw. 320₃ bezeichnet. Aus Gründen der Einfachheit sind in 3 keine Stiftbahnen veranschaulicht. 3 is an illustration of an exemplary standard cell 300 with modified (or reshaped) pins according to some embodiments of the present disclosure. The standard cell 300 contains pens 302 . 304 . 306 and 308 , the power pin 110 and the grounding pin 112 , A right, an upper, a left and a grounding limit of the standard cell 300 are as 320 ₀ . 320 ₁ . 320 ₂ respectively. 320 ₃ designated. For the sake of simplicity are in 3 no pin tracks illustrated.

Die Stifte 302, 304, 306 und 308 sind jeweils umgeformte Versionen der Stifte 102, 104, 106 und 108 von 1 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. In 1 kann eine Längenabmessung (zum Beispiel eine Abmessung entlang einer x-Richtung) der Stifte 102, 104, 106 und 108 so modifiziert (zum Beispiel verkürzt) sein, dass jeder der Stifte um eine größere Distanz von einer Grenze der Standardzelle 100 beabstandet ist. Jede der Stifte 102, 104, 106 und 108 kann um eine solche Distanz modifiziert (zum Beispiel verkürzt) sein, dass ihre Distanz von jeweiligen Grenzen 120₀ und 120₂ gleich (oder nominal gleich) ist. Alternativ können ein oder mehrere der Stifte 102, 104, 106 und 108 um eine andere Distanz von einem anderen Stift dergestalt verkürzt werden, dass eine oder mehrere der Distanzen der Stifte von jeweiligen Grenzen 120₀ und 1202 verschieden sind. Ein Ergebnis des Modifizierens der Abmessung der Stifte 102, 104, 106 und 108 ist in 3 als Stifte 302, 304, 306 bzw. 308 gezeigt. Zu beispielhaften Zwecken zeigt 3 Stifte 302, 304, 306 und 308, die um eine solche Distanz modifiziert (zum Beispiel verkürzt) sind, dass die Distanz der Stifte von jeweiligen Grenzen 320₀ und 320₂ gleich (oder nominal gleich) ist.The pencils 302 . 304 . 306 and 308 are each reshaped versions of the pins 102 . 104 . 106 and 108 from 1 in accordance with some embodiments of the present disclosure. In 1 may be a length dimension (for example, a dimension along an x direction) of the pins 102 . 104 . 106 and 108 be so modified (for example, shortened) that each of the pins to a greater distance from a boundary of the standard cell 100 is spaced. Each of the pens 102 . 104 . 106 and 108 can be modified (shortened, for example) by such a distance that their distance from respective boundaries 120 ₀ and 120 ₂ equal (or nominally equal). Alternatively, one or more of the pins 102 . 104 . 106 and 108 be shortened to a different distance from another pin such that one or more of the distances of the pins from respective boundaries 120 ₀ and 1202 are different. A result of modifying the dimension of the pins 102 . 104 . 106 and 108 is in 3 as pins 302 . 304 . 306 respectively. 308 shown. For exemplary purposes 3 pencils 302 . 304 . 306 and 308 that modified by such a distance (for example, shortened) are that the distance of the pins from respective boundaries 320 ₀ and 320 ₂ equal (or nominally equal).

In einigen Ausführungsformen der vorliegenden Offenbarung kann eine Mindestdistanz 330, um die die Stifte 302, 304, 306 und 308 von jeweiligen Grenzen 3200 und 3202 beabstandet sein können, auf (i) einer Breitenabmessung eines Drahtschnitts (W_cut ), (ii) einer Breitenabmessung einer Durchkontaktierung (W_via ) und (iii) einer Mindestdistanzanforderung zwischen einer Interconnect-Verbindung (zum Beispiel einer MetallMo-Interconnect-Verbindung oder einer MetallM1-Interconnect-Verbindung) und der Durchkontaktierung (D_min ) basieren. Die Mindestdistanz 330 kann gemäß einigen Ausführungsformen der vorliegenden Offenbarung durch die folgende Gleichung definiert werden: $Mindestdistanz 330 = W_{cut} + [1 / 2 \cdot W_{via}] + D_{min}$

Die Werte für W_cut , W_via und D_min können auf einem bestimmten Technologieknoten basieren, der mit der Fertigung der Standardzelle 300 verknüpft ist. Sind die Stifte 302, 304, 306 und 308 von ihren jeweiligen Grenzen 3200 und 3202 um mindestens die Mindestdistanz 330 beabstandet, so platziert das Elektronikdesignautomatisierungs-Tool einen Drahtschnitt in dem Integrierten-Schaltkreis-Layout-Design gemäß einigen Ausführungsformen der vorliegenden Erfindung nicht nahe diesen Bereichen. Falls die Beabstandung kleiner als die Mindestdistanz 330 ist, so kann das Elektronikdesignautomatisierungs-Tool einen oder mehrere Drahtschnitte nahe diesen Bereichen platzieren.In some embodiments of the present disclosure, a minimum distance 330 to which the pins 302 . 304 . 306 and 308 from

respective borders

3200 and 3202 can be spaced apart on (i) a width dimension of a wire cut ( W _cut ), (ii) a width dimension of a via ( W _via ) and (iii) a minimum distance requirement between an interconnect connection (for example, a metal-to-interconnect connection or a metal-to-metal interconnect connection) and the via ( D _min ). The minimum distance 330 may be defined by the following equation according to some embodiments of the present disclosure:

minimum Distance 330 = W_{cut} + [1 / 2 \cdot W_{via}] + D_{min}

The values for W _cut . W _via and D _min can be based on a particular technology node that is involved in the production of the standard cell 300 is linked. Are the pins 302 . 304 . 306 and 308 from their

respective boundaries

3200 and 3202 at least the minimum distance 330 spaced apart, the electronic design automation tool does not place a wire cut in the integrated circuit layout design near these areas according to some embodiments of the present invention. If the spacing is smaller than the minimum distance 330 So, the electronic design automation tool can place one or more wire cuts near these areas.

Wie in 3 gezeigt, werden die Stifte 302, 304, 306 und 308 entlang ihren Längenabmessungen (zum Beispiel in der x-Richtung) modifiziert (zum Beispiel verkürzt). In einigen Ausführungsformen der vorliegenden Offenbarung sind der Stromstift 110 und der Erdungsstift 112 nicht modifiziert, da die Beabstandung zwischen diesen Arten von Stifte nicht unbedingt dazu führt, dass das Elektronikdesignautomatisierungs-Tool einen Drahtschnitt in dem Integrierten-Schaltkreis-Layout-Design in diesen Bereichen platziert. Die Form oder Kontur 340, die durch die Stifte 302, 304, 306 und 308, den Stromstift 110 und den Erdungsstift 112 (in 3 durch eine Strichlinie gezeigt) gebildet wird, kann gemäß einigen Ausführungsformen der vorliegenden Offenbarung konkav sein.As in 3 shown are the pins 302 . 304 . 306 and 308 along their length dimensions (for example in the x-direction) modified (for example, shortened). In some embodiments of the present disclosure, the power pin is 110 and the grounding pin 112 not modified, because the spacing between these types of pins does not necessarily cause the electronic design automation tool to place a wire cut in the integrated circuit layout design in those areas. The shape or contour 340 passing through the pins 302 . 304 . 306 and 308 , the power pin 110 and the grounding pin 112 (in 3 shown by a dotted line) may be concave according to some embodiments of the present disclosure.

Andere Formen und Konturen können durch Modifizieren der Stifte der Standardzelle beispielsweise auf der Basis der Mindestdistanz 330 gebildet werden. Zum Beispiel zeigt 4 - im Vergleich zu der in 3 gezeigten Stiftanordnung - Stifte 102 und 106, die verlängerte Darstellungen der Stifte 302 und 306 von 3 sind. Die Stifte 102 und 106 sind oben mit Bezug auf 1 beschrieben. Mit dieser Stiftanordnung ist es möglich, dass das Elektronikdesignautomatisierungs-Tool nicht die zuvor festgelegten Distanzen der Stifte 102 und 106 ab den Grenzen 320₂ bzw. 320₀ beurteilt, so dass aufgrund der Beabstandung dieser Stifte ein Drahtschnitt erforderlich sein kann. Anhand der Beschreibung im vorliegenden Text erkennt der Durchschnittsfachmann, dass noch weitere Stiftanordnungen möglich sind. Diese weiteren Stiftanordnungen liegen innerhalb der Wesens und des Schutzumfangs der vorliegenden Offenbarung.Other shapes and contours can be obtained by modifying the pins of the standard cell, for example, based on the minimum distance 330 be formed. For example, shows 4 - compared to the in 3 shown pin arrangement - pins 102 and 106 , the extended representations of the pens 302 and 306 from 3 are. The pencils 102 and 106 are above with respect to 1 described. With this pin arrangement, it is possible that the electronic design automation tool does not match the previously determined distances of the pins 102 and 106 from the borders 320 ₂ respectively. 320 ₀ judged, so that due to the spacing of these pins a wire cut may be required. From the description in the present text, one of ordinary skill in the art will recognize that still further pin arrangements are possible. These other pin arrangements are within the spirit and scope of the present disclosure.

5A und 5B sind Veranschaulichungen beispielhafter Integrierter-Schaltkreis-Layout-Designs jeweils mit zwei Standardzellen 300₀ und 300₁ nebeneinander und mit Stiftbahnen entlang Grenzen der Standardzellen gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die benachbarten Standardzellen können vom gleichen Zellentyp mit der gleichen Logikfunktion sein oder können verschiedene Zellentypen mit verschiedenen logischen Funktionen sein. Zu beispielhaften Zwecken zeigen die 5A und 5B benachbarte Standardzellen 300₀ und 300₁ , die vom gleichen Zellentyp mit der gleichen Logikfunktion sind. Aus Gründen der Einfachheit tragen einige oder alle der Stifte 302 - 308, des Stromstifts 110 und des Erdungsstifts 112 in den Standardzellen 300₀ und 300₁ keine Bezeichner. Wie in den 5A und 5B gezeigt, können sich die Grenzen der Standardzellen 300₀ und 300_j treffen, um ihre Platzierung in dem Integrierten-Schaltkreis-Layout-Design zu optimieren. 5A and 5B Figures 10 are illustrations of exemplary integrated circuit layout designs, each with two standard cells 300 ₀ and 300 ₁ side by side and with pin tracks along boundaries of the standard cells according to some embodiments of the present disclosure. The adjacent standard cells may be of the same cell type with the same logic function or may be different cell types with different logical functions. For exemplary purposes, FIGS 5A and 5B adjacent standard cells 300 ₀ and 300 ₁ that are of the same cell type with the same logic function. For the sake of simplicity, wear some or all of the pens 302 - 308 , of the power pin 110 and grounding pin 112 in the standard cells 300 ₀ and 300 ₁ no identifiers. As in the 5A and 5B shown, the limits of the standard cells can change 300 ₀ and 300 _years to optimize their placement in the integrated circuit layout design.

5A zeigt Stiftbahnen 114_0,0 - 114_0,5 und Stiftbahnen 114_1,0 - 114_1,5 (oben mit Bezug auf 2 beschriebenen) und Stiftbahnen 510₀ - 510₂ gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Da die Stifte 302 - 308 in den Standardzellen 300₀ und 300₁ (die in 5A keine Bezeichner haben) um eine Mindestdistanz von den Standardzellengrenzen beabstandet sind, zum Beispiel um mindestens eine Mindestdistanz 330 von 3, werden durch ein Elektronikdesignautomatisierungs-Tool keine Drahtschnitte an den Grenzen der Standardzellen 300₀ und 300₁ angeordnet. Ohne die Platzierung von Drahtschnitten in diesen Bereichen des Integrierten-Schaltkreis-Layout-Designs können Stiftbahnen 510₀ - 510₂ verwendet werden, um den Typ der Interconnect-Verbindung - zum Beispiel eine MetallMo-Interconnect-Verbindung oder eine MetallM1-Interconnect-Verbindung - entlang der Grenzen der Standardzellen 300₀ und 300₁ abzubilden (oder zu verknüpfen). 5A shows pin tracks 114 _0.0 - 114 _0.5 and Stiftbahnen 114 _1.0 - 114 _1.5 (above with reference to 2 described) and pin tracks 510 ₀ - 510 ₂ in accordance with some embodiments of the present disclosure. Because the pins 302 - 308 in the standard cells 300 ₀ and 300 ₁ (in the 5A no identifiers) are spaced a minimum distance from the standard cell boundaries, for example by at least a minimum distance 330 from 3 , an electronic design automation tool eliminates wire-cutting at the boundaries of standard cells 300 ₀ and 300 ₁ arranged. Without the placement of wire cuts in these areas of the integrated circuit layout design, pin tracks can be used 510 ₀ - 510 ₂ used to specify the type of interconnect connection - for example, a metal-to-interconnect connection or a metal-to-metal interconnect connection - along the boundaries of the standard cells 300 ₀ and 300 ₁ to map (or link).

5A zeigt die Platzierung der Stiftbahnen 510₀ - 510₂ an den Grenzen der Standardzellen 300₀ und 300₁ gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Anhand der Beschreibung im vorliegenden Text erkennt der Durchschnittsfachmann, dass Stiftbahnen 510₀ - 510₂ auch auf andere Abschnitte der Standardzellen abgebildet werden können, zum Beispiel innerhalb der Grenzen der Standardzellen 300₀ und 300₁ . Diese anderen Stiftbahnpositionen liegen innerhalb des Wesen und Schutzumfangs der vorliegenden Offenbarung. Im Fall der abgebildet auf diese anderen Stiftbahnpositionen müssen ein oder mehrere Stifte der Standardzellen (zum Beispiel Stifte 302 - 308) möglicherweise um eine Mindestdistanz 330 von den Stiftbahnpositionen beabstandet werden. 5A shows the placement of the pin tracks 510 ₀ - 510 ₂ at the boundaries of standard cells 300 ₀ and 300 ₁ in accordance with some embodiments of the present disclosure. From the description herein, one of ordinary skill in the art will recognize that pin tracks 510 ₀ - 510 ₂ can also be mapped to other sections of the standard cells, for example within the confines of the standard cells 300 ₀ and 300 ₁ , These other pin track positions are within the spirit and scope of the present disclosure. In the case of being mapped to these other pin track positions, one or more pins of the standard cells (for example pins 302 - 308 ) possibly by a minimum distance 330 spaced from the pin track positions.

5B zeigt eine beispielhafte Verlegung einer Interconnect-Verbindung entlang einer Stiftbahn 510₁ , die eine gemeinsame Grenze der Standardzellen 300₀ und 300₁ gemäß einigen Ausführungsformen der vorliegenden Offenbarung quert. In diesem Beispiel kann der Stift 302₁ in der Standardzelle 300₁ elektrisch mit einer ersten Interconnect-Verbindung 520 gekoppelt sein, die zum Beispiel sein einen MetallMo-Interconnect-Verbindung kann. Die erste Interconnect-Verbindung 520 kann zu der Stiftbahn 510₁ verlegt werden, der entlang einer gemeinsamen Grenze der Standardzellen 300₀ und 300₁ angeordnet ist. Entlang einer Stiftbahn 510₁ kann die erste Interconnect-Verbindung 520 elektrisch mit einer zweiten Interconnect-Verbindung 540 über eine Durchkontaktierung (und einen Kontakt) 530 gekoppelt sein. Die Durchkontaktierung 530 kann auf der Stiftbahn 510₁ angeordnet sein. Die zweite Interconnect-Verbindung 540 kann entlang einer Stiftbahn 510₁ verlegt werden und kann zum Beispiel eine MetallM1-Interconnect-Verbindung sein. Die Interconnect-Struktur, die durch die erste Interconnect-Verbindung 520, die Durchkontaktierung 530 und die zweite Interconnect-Verbindung 530 gebildet wird, kann gemäß einigen Ausführungsformen der vorliegenden Offenbarung auch entlang anderer Stiftbahnen verlegt werden, wie zum Beispiel der Stiftbahn 114_0,5 in der Standardzelle 300₀ . 5B shows an exemplary routing of an interconnect connection along a pin track 510 ₁ that have a common border of standard cells 300 ₀ and 300 ₁ according to some embodiments of the present disclosure. In this example, the pen 302 ₁ in the standard cell 300 ₁ electrically with a first interconnect connection 520 be coupled, for example, which may be a metal-to-interconnect connection. The first interconnect connection 520 can go to the Stiftbahn 510 ₁ be laid along a common border of standard cells 300 ₀ and 300 ₁ is arranged. Along a Stiftbahn 510 ₁ may be the first interconnect connection 520 electrically with a second interconnect connection 540 be coupled via a via (and a contact) 530. The via 530 can on the Stiftbahn 510 ₁ be arranged. The second interconnect connection 540 can along a pin track 510 ₁ and may be, for example, a metal M1 interconnect connection. The interconnect structure created by the first interconnect connection 520 , the through-hole 530 and the second interconnect connection 530 may be laid along other pin tracks, such as the pin track, in accordance with some embodiments of the present disclosure 114 _0.5 in the standard cell 300 ₀ ,

In einigen Ausführungsformen der vorliegenden Offenbarung können, nachdem die Standardzellen 300₀ und 300₁ in dem Integrierten-Schaltkreis-Layout-Design angeordnet wurden und nachdem die erste Interconnect-Verbindung 520 und die zweite Interconnect-Verbindung 540 verlegt wurden, ein oder mehrere Drahtschnitte in das Integrierter-Schaltkreis-Layout-Design beispielsweise durch ein Elektronikautomatisierungsdesign-Tool eingefügt werden. Wie oben besprochen, besteht ein Zweck des Drahtschnittes darin, als ein Fernhaltebereich zu dienen, um einem Interconnect-Verlegungs-Tool (zum Beispiel als Teil des Elektronikdesignautomatisierungs-Tools) anzuzeigen, dass das Verlegen einer Interconnect-Verbindung in diesem Bereich zu vermeiden ist. Durch Unterbinden des Verlegens einer Interconnect-Verbindung außerhalb des Drahtschnittbereichs können potenzielle elektrische Kurzschlüsse zwischen der Interconnect-Struktur (zum Beispiel der Interconnect-Struktur, die durch die erste Interconnect-Verbindung 520, die Durchkontaktierung 530 und die zweite Interconnect-Verbindung 540 gebildet wird) und einem benachbarten Stift (zum Beispiel dem Stift 3060 der Standardzelle 300₀ ) verhindert werden. Zum Beispiel kann, wie in 5B zu sehen, ein Drahtschnitt (nicht gezeigt) zwischen dem Stift 306₀ und der Interconnect-Struktur, die durch die erste Interconnect-Verbindung 520, die Durchkontaktierung 530 und die zweite Interconnect-Verbindung 540 gebildet wird, eingefügt werden.In some embodiments of the present disclosure, after the standard cells 300 ₀ and 300 ₁ have been arranged in the integrated circuit layout design and after the first interconnect connection 520 and the second interconnect connection 540 For example, one or more wire cuts may be inserted into the integrated circuit layout design by, for example, an electronic automation design tool. As discussed above, one purpose of the wire cut is to serve as a remote hold area to indicate to an interconnect relocation tool (for example, as part of the electronics design automation tool) that laying an interconnect in that area is to be avoided. By suspending the laying of an interconnect connection outside the wire-cut area, potential electrical short-circuits between the interconnect structure (for example, the interconnect structure caused by the first interconnect connection) may occur 520 , the through-hole 530 and the second interconnect connection 540 is formed) and an adjacent pin (for example, the pin 3060 the standard cell 300 ₀ ) be prevented. For example, as in 5B to see a wire cut (not shown) between the pin 306 ₀ and the interconnect structure passing through the first interconnect connection 520 , the through-hole 530 and the second interconnect connection 540 is formed to be inserted.

Nachdem der Drahtschnitt ausgeführt wurde, kann das Elektronikdesignautomatisierungs-Tool verifizieren, dass der Drahtschnitt den Stift um eine zuvor festgelegte Distanz von der Interconnect-Struktur trennt. In einigen Ausführungsformen der vorliegenden Offenbarung kann die zuvor festgelegte Distanz eine Mindestdistanz 330 von 3 sein. Wie in 5B zu sehen, kann der Stift 306₀ in der Standardzelle 300₀ von der Durchkontaktierung 530 um eine Mindestdistanz beabstandet sein, die (i) eine Breitenabmessung eines Drahtschnitts (W_cut ), (ii) eine Breitenabmessung der Durchkontaktierung 530 (W_via ) und (iii) eine Mindestdistanzanforderung zwischen einer Interconnect-Verbindung, die zu dem Stift 306₀ in der Standardzelle 300₀ verlegt werden würde, und der Durchkontaktierung 530 (D_min ) berücksichtigt. Ein Beispiel dieser Mindestdistanz ist oben mit Bezug auf die Mindestdistanz 330 von 3 beschrieben. In einigen Ausführungsformen der vorliegenden Offenbarung kann das Elektronikdesignautomatisierungs-Tool, wenn die Mindestdistanz nicht eingehalten wird, (i) eine Abmessung (zum Beispiel Längenabmessung entlang einer x-Achse) eines oder mehrerer Stifte in der Standardzelle 300₀ (zum Beispiel Stifte 306₀ und 308₀ ) so modifizieren, dass die Mindestdistanz eingehalten wird, (ii) die Interconnect-Struktur, die durch die erste Interconnect-Verbindung 520, die Durchkontaktierung 530 und die zweite Interconnect-Verbindung 540 gebildet wird, so neu zu verlegen, dass die Mindestdistanz eingehalten wird, oder (iii) eine Kombination davon.After the wire cut has been made, the electronic design automation tool can verify that the wire cut separates the pin from the interconnect structure a predetermined distance. In some embodiments of the present disclosure, the predetermined distance may be a minimum distance 330 from 3 be. As in 5B to see the pen can 306 ₀ in the standard cell 300 ₀ from the feedthrough 530 spaced by a minimum distance which is (i) a width dimension of a wire cut ( W _cut ), (ii) a width dimension of the via 530 ( W _via ) and (iii) a minimum distance requirement between an interconnect connected to the pin 306 ₀ in the standard cell 300 ₀ would be relocated, and the feedthrough 530 ( D _min ) considered. An example of this minimum distance is above with respect to the minimum distance 330 from 3 described. In some embodiments of the present disclosure, if the minimum distance is not met, the electronics design automation tool may (i) have a dimension (eg, length dimension along an x-axis) of one or more pins in the standard cell 300 ₀ (for example, pens 306 ₀ and 308 ₀ ) to maintain the minimum distance, (ii) the interconnect structure established by the first interconnect connection 520 , the through-hole 530 and the second interconnect connection 540 is formed so as to redeploy so that the minimum distance is maintained, or (iii) a combination thereof.

Gemäß einigen Ausführungsformen der vorliegenden Offenbarung können die modifizierten (oder umgeformten) Stifte in den Standardzellen 300₀ und 300₁ die Anzahl der Interconnect-Verbindungen in dem Integrierten-Schaltkreis-Layout-Design erhöhen. Zum Beispiel können die modifizierten Stifte eine Distanz zwischen dem Stiften über die benachbarten Standardzellen hinweg vergrößern. Mit der vergrößerten Distanz platziert das Elektronikdesignautomatisierungs-Tool keinen Drahtschnitt in jenen Bereichen, wodurch zusätzlicher Platz in dem Integrierten-Schaltkreis-Layout-Design geschaffen wird, um Interconnect-Verbindungen zu verlegen. Im weiteren Verlauf des technischen Fortschritts, und in dem Maße, wie der Bedarf an skalierten integrierten Schaltkreisen zunimmt, muss eine zunehmende Anzahl von Interconnect-Verbindungen in kleineren Integrierten-Schaltkreis-Layout-Designs verlegt werden. Um diesem Bedarf gerecht zu werden, können Ausführungsformen der vorliegenden Offenbarung verwendet werden, um Interconnect-Verbindungen in dem Integrierten-Schaltkreis-Layout-Design zu verlegen.According to some embodiments of the present disclosure, the modified (or reshaped) pins in the standard cells 300 ₀ and 300 ₁ increase the number of interconnects in the integrated circuit layout design. For example, the modified pins can increase a distance between the pins across the adjacent standard cells. With the increased distance, the electronic design automation tool does not place a wire cut in those areas, thereby adding extra space in the integrated circuit. Circuit layout design is created to relocate interconnect connections. As technology advances, and as scalable integrated circuit needs increase, an increasing number of interconnects need to be routed into smaller integrated circuit layout designs. To meet this need, embodiments of the present disclosure may be used to lay interconnect connections in the integrated circuit layout design.

6 ist eine Veranschaulichung eines beispielhaften Verfahrens 600 zum Modifizieren eines oder mehrerer Stifte einer Standardzelle und zum Verlegen einer Interconnect-Verbindung zu dem einen oder den mehreren Stiften gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die in dem Verfahren 600 gezeigten Operationen können zum Beispiel durch ein Elektronikdesignautomatisierungs-Tool ausgeführt werden, das auf einem Computersystem arbeitet, wie zum Beispiel einem Beispiel Computersystem 700, das mit Bezug auf 7 beschrieben ist. Es versteht sich, dass nicht alle unten beschriebenen Operationen erforderlich sein müssen, um die im vorliegenden Text beschriebene Offenbarung auszuführen, und dass eine oder mehrere weitere Operationen ausgeführt werden können. Des Weiteren können einige der Operationen gleichzeitig oder in einer anderen Reihenfolge ausgeführt werden, als in 6 gezeigt. 6 is an illustration of an example method 600 for modifying one or more pins of a standard cell and for laying an interconnect connection to the one or more pins, in accordance with some embodiments of the present disclosure. The in the process 600 For example, shown operations may be performed by an electronic design automation tool operating on a computer system, such as an example computer system 700 , with respect to 7 is described. It should be understood that not all of the operations described below may be required to carry out the disclosure described herein and that one or more other operations may be performed. Furthermore, some of the operations may be performed simultaneously or in a different order than in 6 shown.

In Operation 610 wird eine Abmessung mindestens eines Stiftes aus mehreren Stiften einer Standardzelle modifiziert. In einigen Ausführungsformen der vorliegenden Offenbarung ist der mindestens eine Stift um eine größere Distanz von einer Grenze der Standardzelle beabstandet als eine ursprüngliche Position des mindestens einen Stiftes. Zum Beispiel befindet sich der Stift 106, wie in 1 zu sehen, an einer ursprünglichen Position relativ zu der Grenze 1200 der Standardzelle 100. Eine Abmessung des Stiftes 106 (zum Beispiel eine Längenabmessung entlang der x-Achse) kann so modifiziert (zum Beispiel verkürzt) werden, dass der Stift 106 um eine größere Distanz von der Grenze 1200 beabstandet ist. Ein Ergebnis des Modifizierens der Abmessung des Stiftes 106 ist als Stift 306 von 3 gezeigt. In 3 ist der Stift 306 um eine größere Distanz von der Grenze 320₀ relativ zu der Distanz des Stiftes 106 von der Grenze 120₀ in 1 beabstandet. In einigen Ausführungsformen der vorliegenden Offenbarung kann die Distanz zwischen dem Stift 306 und der Grenze 320₀ die Mindestdistanz 330 von 3 sein. Wie oben beschrieben, kann die Mindestdistanz 330 auf (i) einer Breitenabmessung eines Drahtschnitts (W_cut ), (ii) einer Breitenabmessung einer Durchkontaktierung (W_via ) und (iii) einer Mindestdistanzanforderung zwischen einer Interconnect-Verbindung (zum Beispiel einer MetallMo-Interconnect-Verbindung oder einer MetallM1-Interconnect-Verbindung) und der Durchkontaktierung (D_min ) basieren. Die Mindestdistanz 330 kann gemäß einigen Ausführungsformen der vorliegenden Offenbarung durch die folgende Gleichung definiert werden: $Mindestdistanz 330 = W_{cut} + [1 / 2 \cdot W_{via}] + D_{min}$

Die Werte W_cut , W_via und D_min können auf einem bestimmten Technologieknoten basieren, der mit der Fertigung der Standardzelle 300 verknüpft ist. Wie in der beispielhaften Stiftanordnung von 3 gezeigt, können die Abmessungen anderer Stifte in der Standardzelle 300 (zum Beispiel Stifte 304 - 308) so modifiziert werden, dass diese Stifte von ihren jeweiligen Grenzen 320₀ und 320₂ um die gleiche Distanz beabstandet sind, wie der Stift 302 von der Grenze 320₀ beabstandet ist.In operation 610 For example, a dimension of at least one pin is modified from multiple pins of a standard cell. In some embodiments of the present disclosure, the at least one pin is spaced a greater distance from a boundary of the standard cell than an original position of the at least one pin. For example, the pen is located 106 , as in 1 to see, at an original position relative to the border 1200 the standard cell 100 , One dimension of the pen 106 (For example, a length dimension along the x-axis) may be modified (shortened, for example) such that the pin 106 a greater distance from the border 1200 is spaced. A result of modifying the dimension of the pen 106 is as a pen 306 from 3 shown. In 3 is the pen 306 a greater distance from the border 320 ₀ relative to the distance of the pen 106 from the border 120 ₀ in 1 spaced. In some embodiments of the present disclosure, the distance between the pin 306 and the border 320 ₀ the minimum distance 330 from 3 be. As described above, the minimum distance 330 on (i) a width dimension of a wire cut ( W _cut ), (ii) a width dimension of a via ( W _via ) and (iii) a minimum distance requirement between an interconnect connection (for example, a metal-to-interconnect connection or a metal-to-metal interconnect connection) and the via ( D _min ). The minimum distance 330 may be defined by the following equation according to some embodiments of the present disclosure:

minimum Distance 330 = W_{cut} + [1 / 2 \cdot W_{via}] + D_{min}

The values W _cut . W _via and D _min can be based on a particular technology node that is involved in the production of the standard cell 300 is linked. As in the exemplary pin arrangement of 3 The dimensions of other pins in the standard cell can be shown 300 (for example, pens 304 - 308 ) are modified so that these pins from their respective limits 320 ₀ and 320 ₂ spaced by the same distance as the pin 302 from the border 320 ₀ is spaced.

Des Weiteren können die Stifte in der Standardzelle 300 modifiziert werden, um andere Stiftanordnungen zu bilden. Zum Beispiel enthält die Standardzelle 300 in 3 einen Stromstift 110 in einem oberen Abschnitt der Standardzelle, Stifte 302 - 308 in einem mittleren Abschnitt der Standardzelle und einen Erdungsstift 112 in einem unteren Abschnitt der Standardzelle. In dieser Stiftanordnung sind die Abmessungen des Stromstifts 110 und des Erdungsstifts 112 nicht modifiziert, und die Abmessungen der Stifte 302 - 308 sind modifiziert (zum Beispiel sind die Längenabmessungen dieser Stifte verkürzt), so dass eine konkave Kontur 340 entsteht. Eine andere beispielhafte Stiftanordnung ist in 4 gezeigt. Anhand der Beschreibung im vorliegenden Text erkennt der Durchschnittsfachmann, dass auch andere Stiftanordnungen möglich sind. Diese anderen Stiftanordnungen liegen innerhalb des Wesens und des Schutzumfangs der vorliegenden Offenbarung.Furthermore, the pins in the standard cell 300 modified to form other pin arrangements. For example, the standard cell contains 300 in 3 a power pin 110 in an upper section of the standard cell, pins 302 - 308 in a middle section of the standard cell and a ground pin 112 in a lower section of the standard cell. In this pin arrangement are the dimensions of the current pin 110 and grounding pin 112 not modified, and the dimensions of the pins 302 - 308 are modified (for example, the length dimensions of these pins are shortened), so that a concave contour 340 arises. Another exemplary pin assembly is shown in FIG 4 shown. From the description herein, one of ordinary skill in the art will recognize that other pin arrangements are possible. These other pin arrangements are within the spirit and scope of the present disclosure.

In Operation 620 wird eine Interconnect-Verbindung von dem mindestens einen Stift zu einer Durchkontaktierung verlegt, die auf einer Stiftbahn angeordnet ist, die sich zwischen dem mindestens einen Stift und der Grenze befindet. Zum Beispiel wird, wie in 5B zu sehen, eine erste Interconnect-Verbindung 520 von dem Stift 302₁ in der Standardzelle 300₁ zu der Durchkontaktierung 530 verlegt. Die Durchkontaktierung 530 kann zum Beispiel auf der Stiftbahn 510₁ angeordnet werden. Des Weiteren wird eine zweite Interconnect-Verbindung 540 entlang einer Stiftbahn 510₁ verlegt. Die Interconnect-Struktur, die durch die erste Interconnect-Verbindung 520, die Durchkontaktierung 530 und die zweite Interconnect-Verbindung 530 gebildet wird, kann gemäß einigen Ausführungsformen der vorliegenden Offenbarung auch entlang anderer Stiftbahnen verlegt werden, wie zum Beispiel der Stiftbahn 114_0,5 in der Standardzelle 300₀ (die sich außerhalb der Standardzelle 300₁ befindet).In operation 620 An interconnect connection from the at least one pin is routed to a via located on a pin track located between the at least one pin and the boundary. For example, as in 5B to see a first interconnect connection 520 from the pen 302 ₁ in the standard cell 300 ₁ to the via 530 laid. The via 530 can, for example, on the Stiftbahn 510 ₁ to be ordered. There will also be a second interconnect connection 540 along a Stiftbahn 510 ₁ laid. The interconnect structure created by the first interconnect connection 520 , the through-hole 530 and the second interconnect connection 530 may be laid along other pin tracks, such as the pin track, in accordance with some embodiments of the present disclosure 114 _0.5 in the standard cell 300 ₀ (which is outside the standard cell 300 ₁ located).

In Operation 630 wird ein Drahtschnitt zwischen die Interconnect-Verbindung und mindestens einen Stift von einer benachbarten Standardzelle eingefügt. Zum Beispiel kann, wie in 5B gezeigt, ein Drahtschnitt zwischen dem Stift 306₀ und der Interconnect-Struktur, die durch die erste Interconnect-Verbindung 520, die Durchkontaktierung 530 und die zweite Interconnect-Verbindung 540 gebildet wird, eingefügt werden. Der Drahtschnitt kann zum Beispiel durch ein Elektronikdesignautomatisierungs-Tool eingefügt werden.In operation 630 a wire cut is inserted between the interconnect connection and at least one pin from a neighboring standard cell. For example, as in 5B shown a wire cut between the pin 306 ₀ and the interconnect structure passing through the first interconnect connection 520 , the through-hole 530 and the second interconnect connection 540 is formed to be inserted. The wire cut may be inserted, for example, by an electronic design automation tool.

In Operation 640 wird der Drahtschnitt verifiziert, ob er die Interconnect-Verbindung von dem mindestens einen Stift von der benachbarten Standardzelle um mindestens eine zuvor festgelegte Distanz trennt. In einigen Ausführungsformen der vorliegenden Offenbarung kann die zuvor festgelegte Distanz die Mindestdistanz 330 von 3 sein. Wie in 5B zu sehen, kann das Elektronikdesignautomatisierungs-Tool, falls die Mindestdistanz nicht eingehalten wird, gemäß einigen Ausführungsformen der vorliegenden Offenbarung (i) eine Abmessung (zum Beispiel eine Längenabmessung entlang einer x-Achse) eines oder mehrerer Stifte in der Standardzelle 300₀ (zum Beispiel der Stifte 306₀ und 3080) so modifizieren, dass die Mindestdistanz eingehalten wird, (ii) die Interconnect-Struktur, die durch die erste Interconnect-Verbindung 520, die Durchkontaktierung 530 und die zweite Interconnect-Verbindung 540 gebildet wird, so neu verlegen, dass die Mindestdistanz eingehalten wird, oder (iii) eine Kombination davon.In operation 640 the wire cut is verified to disconnect the interconnect from the at least one pin from the adjacent standard cell by at least a predetermined distance. In some embodiments of the present disclosure, the predetermined distance may be the minimum distance 330 from 3 be. As in 5B For example, in some embodiments of the present disclosure, the electronics design automation tool, if the minimum distance is not met, may have (i) a dimension (eg, a length dimension along an x-axis) of one or more pins in the standard cell 300 ₀ (for example, the pins 306 ₀ and 3080 ) to maintain the minimum distance, (ii) the interconnect structure established by the first interconnect connection 520 , the through-hole 530 and the second interconnect connection 540 so that the minimum distance is maintained, or (iii) a combination thereof.

7 ist eine Veranschaulichung eines beispielhaften Computersystems 700, in dem verschiedene Ausführungsformen der vorliegenden Offenbarung implementiert werden können, gemäß einigen Ausführungsformen. Das Computersystem 700 kann jeder allgemein bekannte Computer sein, der in der Lage ist, die im vorliegenden Text beschriebenen Funktionen und Operationen auszuführen. Zum Beispiel, und ohne Einschränkung, kann das Computersystem 700 in der Lage sein, (i) die Standardzellen in einem Integrierten-Schaltkreis-Layout-Design zum Beispiel unter Verwendung eines Elektronikdesignautomatisierungs-Tools zu platzieren, und (ii) eine oder mehrere Interconnect-Verbindungen zu den Standardzellen zu verlegen. Das Computersystem 700 kann zum Beispiel dafür verwendet werden, eine oder mehrere Operationen in dem Verfahren 600 auszuführen, das ein beispielhaftes Verfahren zum Umformen eines oder mehrerer Stifte einer Standardzelle und zum Verlegen einer Interconnect-Verbindung zu dem einen oder den mehreren Stiften gemäß einigen Ausführungsformen der vorliegenden Offenbarung beschreibt. 7 is an illustration of an example computer system 700 , in which various embodiments of the present disclosure may be implemented, in accordance with some embodiments. The computer system 700 may be any well-known computer capable of performing the functions and operations described herein. For example, and without limitation, the computer system 700 be able to (i) place the standard cells in an integrated circuit layout design using, for example, an electronics design automation tool, and (ii) route one or more interconnects to the standard cells. The computer system 700 For example, it may be used to perform one or more operations in the method 600 , which describes an exemplary method of reshaping one or more pins of a standard cell and laying an interconnect connection to the one or more pins, in accordance with some embodiments of the present disclosure.

Das Computersystem 700 enthält einen oder mehrere Prozessoren (auch als zentrale Verarbeitungseinheiten oder CPUs bezeichnet), wie zum Beispiel einen Prozessor 704. Der Prozessor 704 ist mit einer Kommunikationsinfrastruktur oder einem Bus 706 verbunden. Das Computersystem 700 enthält außerdem ein oder mehrere Eingabe-/Ausgabegeräte 703, wie zum Beispiel Monitore, Tastaturen, Zeigegeräte usw., die mit der Kommunikationsinfrastruktur oder dem Bus 706 über eine oder mehrere Eingabe-/Ausgabeschnittstellen 702 kommunizieren. Ein Elektronikdesignautomatisierungs-Tool kann über ein oder mehrere Eingabe-/Ausgabegeräte 703 Anweisungen empfangen, um im vorliegenden Text beschriebene Funktionen und Operationen, zum Beispiel das Verfahren 600 von 6, zu implementieren. Das Computersystem 700 enthält außerdem einen Haupt- oder Primärspeicher 708, wie zum Beispiel Direktzugriffsspeicher (RAM). Der Hauptspeicher 708 kann eine oder mehrere Ebenen von Cache-Speicher enthalten. In dem Hauptspeicher 708 sind Steuerungslogik (zum Beispiel Computer-Software) und/oder Daten gespeichert. In einigen Ausführungsformen der vorliegenden Offenbarung können die Steuerungslogik (zum Beispiel Computer-Software) und/oder Daten eine oder mehrere der Operationen enthalten, die oben mit Bezug auf das Verfahren 600 von 6 beschrieben wurden.The computer system 700 includes one or more processors (also referred to as central processing units or CPUs), such as a processor 704 , The processor 704 is with a communication infrastructure or a bus 706 connected. The computer system 700 also contains one or more input / output devices 703 such as monitors, keyboards, pointing devices, etc. connected to the communication infrastructure or the bus 706 via one or more input / output interfaces 702 communicate. An electronic design automation tool may be via one or more input / output devices 703 Receive instructions to functions and operations described herein, for example the method 600 from 6 , to implement. The computer system 700 also contains a main or primary memory 708 such as Random Access Memory (RAM). The main memory 708 can contain one or more levels of cache memory. In the main memory 708 Control logic (for example, computer software) and / or data are stored. In some embodiments of the present disclosure, the control logic (eg, computer software) and / or data may include one or more of the operations described above with respect to the method 600 from 6 have been described.

Das Computersystem 700 kann außerdem eine oder mehrere sekundäre Speichervorrichtungen oder sekundären Speicher 710 enthalten. Der Sekundärspeicher 710 kann zum Beispiel ein Festplattenlaufwerk 712 und/oder eine Wechselspeichervorrichtung oder ein Wechsellaufwerk 714 enthalten. Die Wechselspeichervorrichtung 714 kann ein Diskettenlaufwerk, ein Magnetbandlaufwerk, ein Compact-Disk-Laufwerk, eine optische Speichervorrichtung, eine Band-Sicherungsspeichervorrichtung und/oder jede andere Speichervorrichtung oder jedes andere Laufwerk sein.The computer system 700 may also include one or more secondary storage devices or secondary storage 710 contain. The secondary storage 710 can for example be a hard disk drive 712 and / or a removable storage device or a removable drive 714 contain. The removable storage device 714 may be a floppy disk drive, a magnetic tape drive, a compact disk drive, an optical storage device, a tape backup storage device, and / or any other storage device or drive.

Die Wechselspeichervorrichtung 714 kann mit einer Wechselspeichereinheit 718 interagieren. Die Wechselspeichereinheit 718 enthält eine Computer-nutzbare oder -lesbare Speichervorrichtung hat, auf der Computer-Software (Steuerungslogik) und/oder Daten gespeichert sind. Die Wechselspeichereinheit 718 kann eine Diskette, ein Magnetband, eine Compact-Disk, eine DVD, eine optische Speicher-Disk und/ jede andere Computerdatenspeichervorrichtung sein. Die Wechselspeichervorrichtung 714 liest von der, und/oder schreibt auf die, Wechselspeichereinheit 718 in einer allgemein bekannten Weise.The removable storage device 714 can with a removable storage unit 718 to interact. The removable storage unit 718 includes a computer usable or readable storage device having computer software (control logic) and / or data stored therein. The removable storage unit 718 may be a floppy disk, a magnetic tape, a compact disk, a DVD, an optical storage disk, and / or any other computer data storage device. The removable storage device 714 reads from the, and / or writes to the removable storage device 718 in a well-known manner.

Gemäß einigen Ausführungsformen der vorliegenden Offenbarung kann der Sekundärspeicher 710 noch andere Mittel, Instrumentalitäten oder andere Ansätze enthalten, die es ermöglichen, dass das Computersystem 700 auf Computerprogramme und/oder andere Anweisungen und/oder Daten zugreifen kann. zu solchen anderen Mitteln, Instrumentalitäten oder anderen Ansätzen können zum Beispiel eine Wechselspeichereinheit 722 und eine Schnittstelle 720 gehören. Zu Beispielen der Wechselspeichereinheit 722 und der Schnittstelle 720 können gehören: ein Programmmodul und eine Programmmodulschnittstelle (wie sie zum Beispiel für Videospielgeräte verwendet werden), ein Wechselspeicherchip (wie zum Beispiel ein EPROM oder PROM) und der zugehörige Steckplatz, ein Speicherstick und ein USB-Port, eine Speicherkarte und ein zugehöriger Speicherkartenschlitz, und/oder jede andere Wechselspeichereinheit und zugehörige Schnittstelle. In einigen Ausführungsformen der vorliegenden Offenbarung können der Sekundärspeicher 710, die Wechselspeichereinheit 718 und/oder die Wechselspeichereinheit 722 eine oder mehrere der Operationen enthalten, die oben mit Bezug auf das Verfahren 600 von 6 beschrieben wurden.According to some embodiments of the present disclosure, the secondary storage 710 still contain other means, instrumentalities or other approaches that allow the computer system 700 on computer programs and / or other instructions and / or data. For example, such alternate means, instrumentalities or other approaches may include a removable storage device 722 and an interface 720 belong. Examples of the removable storage unit 722 and the interface 720 may include: a program module and a program module interface (such as those used for video game machines), a removable memory chip (such as an EPROM or PROM) and its associated slot, a memory stick and a USB port, a memory card, and an associated memory card slot; and / or any other removable storage device and associated interface. In some embodiments of the present disclosure, the secondary storage 710 , the removable storage unit 718 and / or the removable storage unit 722 One or more of the operations included above with respect to the procedure 600 from 6 have been described.

Das Computersystem 700 kann des Weiteren eine Kommunikations- oder Netzwerkschnittstelle 724 enthalten. Die Kommunikationsschnittstelle 724 ermöglicht es dem Computersystem 700, mit jeder Kombination von räumlich abgesetzten Geräten, räumlich abgesetzten Netzwerken, räumlich abgesetzten Entitäten usw. (einzeln und zusammen durch die Bezugszahl 728 bezeichnet) zu kommunizieren und interagieren. Zum Beispiel kann die Kommunikationsschnittstelle 724 es dem Computersystem 700 erlauben, mit räumlich abgesetzten Vorrichtungen 728 über den Kommunikationspfad 726 zu kommunizieren, der leitungsgebunden und/oder drahtlos sein kann und der jede Kombination von LANs, WANs, Internet usw. enthalten kann. Steuerungslogik und/oder Daten können über den Kommunikationspfad 726 zu und von dem Computersystem 700 gesendet werden.The computer system 700 may further include a communication or network interface 724 contain. The communication interface 724 allows the computer system 700 , with any combination of remote devices, remote networks, remote entities, etc. (individually and together by the reference number) 728 called) to communicate and interact. For example, the communication interface 724 it's the computer system 700 allow, with remote devices 728 over the communication path 726 which may be wireline and / or wireless, and which may include any combination of LANs, WANs, Internet, etc. Control logic and / or data may be transmitted via the communication path 726 to and from the computer system 700 be sent.

Die Operationen in den Ausführungsformen der vorliegenden Offenbarung können in einer breiten Vielzahl verschiedener Konfigurationen und Architekturen implementiert werden. Darum können einige oder alle Operationen in den Ausführungsformen der vorliegenden Offenbarung - zum Beispiel das Verfahren 600 von 6 und das Verfahren 800 von 8 (unten beschrieben) - in Hardware, in Software oder beidem ausgeführt werden. In einigen Ausführungsformen der vorliegenden Offenbarung wird eine greifbare Vorrichtung oder ein greifbares Erzeugnis, die bzw. das ein greifbares Computer-nutzbares oder -lesbares Medium umfasst, auf dem Steuerungslogik (Software) gespeichert ist, im vorliegenden Text auch als ein Computerprogrammprodukt oder eine Programmspeichervorrichtung bezeichnet. Dies enthält, aber ist nicht beschränkt auf, das Computersystem 700, den Hauptspeicher 708, den Sekundärspeicher 710 und die Wechselspeichereinheiten 718 und 722 sowie greifbare Erzeugnisse, die jede Kombination des oben Erwähnten umfassen. Eine solche Steuerungslogik, wenn sie durch eine oder mehrere Datenverarbeitungsvorrichtungen (wie zum Beispiel das Computersystem 700) ausgeführt wird, veranlasst solche Datenverarbeitungsvorrichtungen, wie im vorliegenden Text beschrieben zu arbeiten.The operations in the embodiments of the present disclosure may be implemented in a wide variety of different configurations and architectures. Therefore, some or all of the operations in the embodiments of the present disclosure - for example, the method 600 from 6 and the procedure 800 from 8th (described below) - be executed in hardware, software or both. In some embodiments of the present disclosure, a tangible device or product that includes a tangible computer useable or readable medium is stored on the control logic (software), also referred to herein as a computer program product or program storage device , This includes, but is not limited to, the computer system 700 , the main memory 708 , the secondary storage 710 and the removable storage units 718 and 722 and tangible products comprising any combination of the above. Such control logic, when used by one or more computing devices (such as the computer system 700 ) causes such data processing devices to operate as described herein.

8 ist eine Veranschaulichung eines beispielhaften Verfahrens 800 zur Schaltkreisfertigung gemäß einigen Ausführungsformen. Operationen des Verfahrens 800 können auch in einer anderen Reihenfolge ausgeführt werden und/oder variieren. Variationen des Verfahrens 800 sollen ebenfalls unter den Schutzumfang der vorliegenden Offenbarung fallen. 8th is an illustration of an example method 800 to circuit fabrication according to some embodiments. Operations of the procedure 800 may also be executed and / or varied in a different order. Variations of the procedure 800 are also intended to be within the scope of the present disclosure.

In Operation 800 wird eine GDS-Datei bereitgestellt. Die GDS-Datei kann durch ein EDA-Tool erstellt werden und kann die Standardzellenstrukturen enthalten, die bereits unter Verwendung des offenbarten Verfahrens optimiert wurden. Die bei 801 gezeigte Operation kann zum Beispiel durch ein EDA-Tool ausgeführt werden, das auf einem Computersystem arbeitet, wie zum Beispiel dem oben beschriebenen Computersystem 700.In operation 800 a GDS file is provided. The GDS file may be created by an EDA tool and may include the standard cell structures that have already been optimized using the disclosed method. The at 801 For example, the operation shown may be performed by an EDA tool operating on a computer system, such as the computer system described above 700 ,

In Operation 802 werden Photomasken auf der Basis der GDS-Datei gebildet. In einigen Ausführungsformen wird die in Operation 801 bereitgestellte GDS-Datei zu einer Tape-out-Operation verbracht, um Photomasken zum Herstellen eines oder mehrerer integrierter Schaltkreise zu erzeugen. In einigen Ausführungsformen kann ein in der GDS-Datei enthaltenes Schaltkreis-Layout gelesen und auf ein Quarz- oder Glassubstrat übertragen werden, um lichtundurchlässige Strukturen zu bilden, die dem Schaltkreis-Layout entsprechen. Die lichtundurchlässigen Strukturen können zum Beispiel aus Chrom oder anderen geeigneten Metallen hergestellt werden. Operation 802 kann durch einen Photomaskenhersteller ausgeführt werden, wo das Schaltkreis-Layout unter Verwendung einer geeigneten Software (zum Beispiel eines EDA-Tools) gelesen wird und das Schaltkreis-Layout unter Verwendung eines geeigneten Druck- oder Abscheidungs-Werkzeugs auf ein Substrat übertragen wird. Die Photomasken spiegeln das Schaltkreis-Layout bzw. die Schaltkreisstrukturen wider, die in der GDS-Datei enthalten sind.In operation 802 Photomasks are formed on the basis of the GDS file. In some embodiments, the in operation 801 provided GDS file to a tape-out operation to produce photomasks for producing one or more integrated circuits. In some embodiments, a circuit layout included in the GDS file may be read and transferred to a quartz or glass substrate to form opaque structures that conform to the circuit layout. The opaque structures may be made of, for example, chromium or other suitable metals. surgery 802 may be performed by a photomask manufacturer, where the circuit layout is read using appropriate software (eg, an EDA tool), and the circuit layout is transferred to a substrate using a suitable printing or deposition tool. The photomasks reflect the circuit layout or circuit structures contained in the GDS file.

In Operation 803 werden ein oder mehrere Schaltkreise auf der Basis der in Operation 802 erzeugten Photomasken gebildet. In einigen Ausführungsformen werden die Photomasken verwendet, um Strukturen oder Strukturelemente des in der GDS-Datei enthaltenen Schaltkreises zu bilden (zum Beispiel die Platzierung von Standardzellen und das Verlegen von Interconnect-Verbindungen, wie oben mit Bezug auf die 3 - 6 beschrieben wurde). In einigen Ausführungsformen werden verschiedene Fertigungswerkzeuge (zum Beispiel Fotolithografie-Ausrüstung, Abscheidungs-Ausrüstung und Ätzausrüstung) verwendet, um Strukturelemente des einen oder der mehreren Schaltkreise zu bilden.In operation 803 will be one or more circuits based on the in operation 802 formed photomasks formed. In some embodiments, the photomasks are used to form structures or structural elements of the circuitry contained in the GDS file (e.g., the placement of standard cells and the routing of interconnects, as described above with respect to FIGS 3 - 6 has been described). In some embodiments, different Manufacturing tools (eg, photolithography equipment, deposition equipment, and etching equipment) are used to form structural elements of the one or more circuits.

Die vorliegende Offenbarung betrifft das Optimieren der Verlegung von Interconnect-Verbindungen in Standardzellen, die in einem Integrierten-Schaltkreis-Layout-Design angeordnet werden. Ausführungsformen der vorliegenden Offenbarung nehmen eine Modifizierung oder eine Umformung einer Abmessung (zum Beispiel einer Längenabmessung) eines oder mehrerer Stifte einer Standardzelle vor, dergestalt, dass durch ein Elektronikdesignautomatisierungs-Tool kein Drahtschnitt platziert wird - zum Beispiel an einer Grenze, die Standardzellen gemein ist. Wird kein Drahtschnitt an der Standardzellengrenze platziert, so ist in dem Integrierten-Schaltkreis-Layout-Design zusätzlicher Platz verfügbar, um Interconnect-Verbindungen zu verlegen. Um der Forderung nach einer zunehmenden Anzahl von Interconnect-Verbindungen im Zuge des technischen Fortschritts und entsprechend dem steigenden Bedarf an skalierten integrierten Schaltkreisen gerecht zu werden, können Ausführungsformen der vorliegenden Offenbarung verwendet werden, um Interconnect-Verbindungen in dem Integrierten-Schaltkreis-Layout-Design zu verlegen.The present disclosure relates to optimizing the routing of interconnect connections in standard cells arranged in an integrated circuit layout design. Embodiments of the present disclosure modify or resize a dimension (eg, a length dimension) of one or more pins of a standard cell such that a wire cut is not placed by an electronic design automation tool - for example, at a boundary common to standard cells. If no wire cut is placed on the standard cell boundary, additional space is available in the integrated circuit layout design to route interconnect connections. To meet the demand for an increasing number of interconnect links in the context of technological advances and in response to the increasing demand for scaled integrated circuits, embodiments of the present disclosure may be used to provide interconnect interconnections in the integrated circuit layout design relocate.

Ausführungsformen der vorliegenden Offenbarung beschreiben ein Verfahren zum Verlegen einer Standardzelle mit mehreren Stiften. Das Verfahren kann das Modifizieren einer Abmessung eines Stiftes unter den mehreren Stiften enthalten, wobei der Stift um eine größere Distanz von einer Grenze der Standardzelle als eine ursprüngliche Position des Stiftes beabstandet ist. Das Verfahren enthält außerdem das Verlegen einer Interconnect-Verbindung von dem Stift zu einer Durchkontaktierung, die auf einer Stiftbahn angeordnet ist, die sich zwischen dem Stift und der Grenze befindet, und das Einfügen eines Drahtschnitts zwischen der Interconnect-Verbindung und einem Stift von einer benachbarten Standardzelle. Das Verfahren enthält des Weiteren das Verifizieren, dass der Drahtschnitt die Interconnect-Verbindung von dem Stift von der benachbarten Standardzelle um mindestens eine zuvor festgelegte Distanz trennt.Embodiments of the present disclosure describe a method for laying a standard multi-pin cell. The method may include modifying a dimension of a pin among the plurality of pins, wherein the pin is spaced a greater distance from a boundary of the standard cell than an original position of the pin. The method also includes laying an interconnect connection from the pin to a via located on a pin track located between the pin and the boundary, and inserting a wire cut between the interconnect and a pin from an adjacent one standard cell. The method further includes verifying that the wire cut separates the interconnect connection from the pin from the adjacent standard cell by at least a predetermined distance.

Ausführungsformen der vorliegenden Offenbarung beschreiben ein System mit einem Speicher und einem Prozessor. Der Speicher ist dafür konfiguriert ist, Anweisungen zu speichern. Wenn die Anweisungen ausgeführt werden, so ist der Prozessor dafür konfiguriert, Operationen zum Verlegen einer Standardzelle mit mehreren Stiften auszuführen. Die Operationen enthalten das Modifizieren einer Abmessung eines Stiftes der mehreren Stifte, wobei der Stift um eine größere Distanz von einer Grenze der Standardzelle als eine ursprüngliche Position des Stiftes beabstandet ist. Die Operationen enthalten außerdem das Verlegen einer Interconnect-Verbindung von dem Stift zu einer Durchkontaktierung, die auf einer Stiftbahn angeordnet ist, die sich zwischen dem Stift und der Grenze befindet, und das Einfügen eines Drahtschnitts zwischen der Interconnect-Verbindung und einem Stift von einer benachbarten Standardzelle. Die Operationen enthalten des Weiteren das Verifizieren, dass der Drahtschnitt die Interconnect-Verbindung von dem Stift von der benachbarten Standardzelle um mindestens eine zuvor festgelegte Distanz trennt.Embodiments of the present disclosure describe a system having a memory and a processor. The memory is configured to store instructions. When the instructions are executed, the processor is configured to perform operations for laying a standard multi-pin cell. The operations include modifying a dimension of a pin of the plurality of pins, wherein the pin is spaced a greater distance from a boundary of the standard cell than an original position of the pin. The operations also include laying an interconnect from the pin to a via located on a pin track located between the pin and the boundary and inserting a wire cut between the interconnect and a pin from an adjacent one standard cell. The operations further include verifying that the wire cut separates the interconnect connection from the pin from the adjacent standard cell by at least a predetermined distance.

Ausführungsformen der vorliegenden Offenbarung beschreiben ein nicht-transitorisches computerlesbares Medium, auf dem Anweisungen gespeichert sind, die, wenn sie durch eine Computervorrichtung ausgeführt werden, die Computervorrichtung veranlassen, Operationen auszuführen. Die Operationen enthalten das Modifizieren einer Abmessung eines Stiftes der mehreren Stifte, wobei der Stift um eine größere Distanz von einer Grenze der Standardzelle als eine ursprüngliche Position des Stiftes beabstandet ist. Die Operationen enthalten außerdem das Verlegen einer Interconnect-Verbindung von dem Stift zu einer Durchkontaktierung, die auf einer Stiftbahn angeordnet ist, die sich zwischen dem Stift und der Grenze befindet, und das Einfügen eines Drahtschnitts zwischen der Interconnect-Verbindung und einem Stift von einer benachbarten Standardzelle. Die Operationen enthalten des Weiteren das Verifizieren, dass der Drahtschnitt die Interconnect-Verbindung von dem Stift von der benachbarten Standardzelle um mindestens eine zuvor festgelegte Distanz trennt.Embodiments of the present disclosure describe a non-transitory computer-readable medium having stored thereon instructions that, when executed by a computing device, cause the computing device to perform operations. The operations include modifying a dimension of a pin of the plurality of pins, wherein the pin is spaced a greater distance from a boundary of the standard cell than an original position of the pin. The operations also include laying an interconnect from the pin to a via located on a pin track located between the pin and the boundary and inserting a wire cut between the interconnect and a pin from an adjacent one standard cell. The operations further include verifying that the wire cut separates the interconnect connection from the pin from the adjacent standard cell by at least a predetermined distance.

Es versteht sich, dass der Abschnitt „Detaillierte Beschreibung“ und nicht die „Zusammenfassung der Offenbarung“ zum Interpretieren der Ansprüche heranzuziehen ist. Der Abschnitt „Zusammenfassung der Offenbarung“ kann eine oder mehrere, aber nicht alle beispielhaften Ausführungsformen darlegen, die in Betracht gezogen werden, und soll darum keine Einschränkung für die weiter unten folgenden Ansprüche darstellen.It should be understood that the section "Detailed Description" rather than the "Summary of the Disclosure" is to be used to interpret the claims. The "Summary of the Disclosure" section may set forth one or more, but not all, of the exemplary embodiments contemplated and, therefore, is not intended to be limiting of the claims below.

Die obige Offenbarung umreißt Merkmale verschiedener Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann ist klar, dass er die vorliegende Offenbarung ohne Weiteres als Basis für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke und/oder die gleichen Vorteile wie bei den im vorliegenden Text vorgestellten Ausführungsformen zu erreichen. Dem Fachmann ist auch klar, dass solche äquivalenten Bauformen nicht das Wesen und den Schutzumfang der vorliegenden Offenbarung verlassen, und dass er verschiedene Änderungen, Substituierungen und Modifizierungen an der vorliegenden Erfindung vornehmen kann, ohne vom Wesen und Schutzumfang der folgenden Ansprüche abzuweichen.The above disclosure outlines features of various embodiments so that those skilled in the art can better understand the aspects of the present disclosure. It will be appreciated by those skilled in the art that the present disclosure may be readily utilized as a basis for designing or modifying other processes and structures to achieve the same purposes and / or advantages as the embodiments presented herein. It will also be understood by those skilled in the art that such equivalent constructions do not depart from the spirit and scope of the present disclosure, and that they bear various changes, substitutions, and alterations of the present invention without departing from the spirit and scope of the following claims.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

US 62565262 [0001]

Claims

A method of laying a standard multi-pin cell, the method comprising: Modifying a dimension of at least one pin of the plurality of pins, wherein the at least one pin is spaced a greater distance from a boundary of the standard cell than an original position of the at least one pin; Routing an interconnect connection from the at least one pin to a via disposed on a pin track located between the at least one pin and the boundary; and Inserting a wire cut between the interconnect connection and at least one pin from a neighboring standard cell, the wire cut separating the interconnect connection from the at least one pin of the adjacent standard cell by at least a predetermined distance, and at least one of the modifying, laying and Paste is executed by a processor.

Method according to Claim 1 wherein the standard cell comprises at least one pin in an upper portion of the standard cell, at least one pin in a middle portion of the standard cell, and at least one pin in a lower portion of the standard cell; and wherein the at least one pin in the central portion of the standard cell comprises the at least one pin spaced at the greater distance from the boundary of the standard cell than the original position of the at least one pin.

Method according to Claim 2 wherein the at least one pin in the upper portion of the standard cell and the at least one pin in the lower portion of the standard cell are spaced closer to the boundary of the standard cell than the at least one pin in the central portion of the standard cell.

The method of any one of the preceding claims, wherein modifying the dimension of the at least one pin comprises modifying a dimension of another pin of the plurality of pins, the other pin being spaced the same distance from the boundary of the standard cell as the at least one pin.

The method of claim 1, wherein modifying the dimension of the at least one pin comprises spacing the at least one pin by a minimum distance from the boundary of the standard cell, and wherein the minimum distance is one of (i) a width dimension of the wire cut, (ii) a half the width dimension of the via and (iii) a minimum distance requirement between the interconnect and the via based.

The method of any one of the preceding claims, wherein routing the interconnect comprises laying the interconnect from the at least one pin to the via disposed on the pin track, the pin track being on the boundary of the standard cell.

Method according to one of the preceding Claims 1 to 5 wherein the routing of the interconnect connection comprises laying the interconnect connection from the at least one pin to the via disposed on the pin track, the pin track being outside the standard cell.

The method of claim 1, wherein in response to the separation between the interconnect and the at least one pin of the adjacent standard cell being less than the predetermined distance, the method further comprises: re-modifying the dimension of the at least one Pen of multiple pins, relocating the interconnect, or a combination thereof.

A computer system comprising: a memory configured to store instructions; and a processor that, when executing the instructions, is configured to perform operations for laying a standard multi-pin cell, the operations comprising: Modifying a dimension of at least one pin of the plurality of pins, wherein the at least one pin is spaced a greater distance from a boundary of the standard cell than an original position of the at least one pin; Routing an interconnect connection from the at least one pin to a via disposed on a pin track located between the at least one pin and the boundary; Inserting a wire cut between the interconnect connection and at least one pin from a neighboring standard cell; and Verifying that the wire cut separates the interconnect connection from the at least one pin of the adjacent standard cell by at least a predetermined distance.

Computer system after Claim 9 wherein modifying the dimension of the at least one pin comprises modifying a dimension of another pin of the plurality of pins, wherein the other pin is spaced the same distance from the boundary of the standard cell as the at least one pin.

Computer system after Claim 9 or 10 wherein modifying the dimension of the at least one pin comprises spacing the at least one pin by a minimum distance from the boundary of the standard cell, and wherein the minimum distance is (i) a width dimension of the wire cut, (ii) a half width dimension of the via, and iii) a minimum distance requirement is based between the interconnect connection and the via.

Computer system according to one of the preceding Claims 9 to 11 wherein the routing of the interconnect connection comprises laying the interconnect connection from the at least one pin to the via disposed on the pin track, the pin track being on the boundary of the standard cell.

Computer system according to one of the preceding Claims 9 to 11 wherein the routing of the interconnect connection comprises laying the interconnect connection from the at least one pin to the via disposed on the pin track, the pin track being outside the standard cell.

Computer system according to one of the preceding Claims 9 to 13 in response to the separation between the interconnect connection and the at least one pin of the adjacent standard cell being less than the predetermined distance, the method further comprises: re-modifying the dimension of the at least one pin of the plurality of pins, relocating the interconnect connection, or a combination thereof.

A non-transitory computer-readable medium having stored thereon instructions that, when executed by a computing device, cause the computing device to perform operations including: Modifying a dimension of at least one pin of the plurality of pins, wherein the at least one pin is spaced a greater distance from a boundary of the standard cell than an original position of the at least one pin; Routing an interconnect connection from the at least one pin to a via disposed on a pin track located between the at least one pin and the boundary; Inserting a wire cut between the interconnect connection and at least one pin from a neighboring standard cell; and Verifying that the wire cut separates the interconnect connection from the at least one pin of the adjacent standard cell by at least a predetermined distance.

Non-transitory computer-readable medium after Claim 15 wherein modifying the dimension of the at least one pin comprises modifying a dimension of another pin of the plurality of pins, wherein the other pin is spaced the same distance from the boundary of the standard cell as the at least one pin.

Non-transitory computer-readable medium after Claim 15 or 16 wherein modifying the dimension of the at least one pin comprises spacing the at least one pin by a minimum distance from the boundary of the standard cell, and wherein the minimum distance is (i) a width dimension of the wire cut, (ii) a half width dimension of the via, and iii) a minimum distance requirement is based between the interconnect connection and the via.

Non-transitory computer-readable medium according to one of the preceding Claims 15 to 17 wherein the routing of the interconnect connection comprises laying the interconnect connection from the at least one pin to the via disposed on the pin track, the pin track being on the boundary of the standard cell.

Non-transitory computer-readable medium according to one of the preceding Claims 15 to 17 wherein the routing of the interconnect connection comprises laying the interconnect connection from the at least one pin to the via disposed on the pin track, the pin track being outside the standard cell.

Non-transitory computer-readable medium according to one of the preceding Claims 15 to 19 in response to the separation between the interconnect connection and the at least one pin of the adjacent standard cell being less than the predetermined distance, the method further comprises: re-modifying the dimension of the at least one pin of the plurality of pins, relocating the interconnect connection, or a combination thereof.