DE102017206626A1 - Verfahren und Vorrichtung zum Steuern von Prozessen - Google Patents

Verfahren und Vorrichtung zum Steuern von Prozessen Download PDF

Info

Publication number
DE102017206626A1
DE102017206626A1 DE102017206626.1A DE102017206626A DE102017206626A1 DE 102017206626 A1 DE102017206626 A1 DE 102017206626A1 DE 102017206626 A DE102017206626 A DE 102017206626A DE 102017206626 A1 DE102017206626 A1 DE 102017206626A1
Authority
DE
Germany
Prior art keywords
processes
request
queue
available
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017206626.1A
Other languages
English (en)
Inventor
Michael Mutter
Alexander Vensmer
Markus Petri
Andrew Borg
Achim Schaefer
Gunnar Piel
Thomas Wendel
Michael Hauser
Gary Morgan
Paul Austin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of DE102017206626A1 publication Critical patent/DE102017206626A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G06F9/4887Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

Verfahren (10) zum Steuern von Prozessen (13, 17), welche auf einem Prozessor ablaufen, gekennzeichnet durch folgende Merkmale:- die Prozesse (13, 17) werden nach einem Ausführungsplan (11) reihum abgearbeitet, welcher Zeitschlitze vorsieht, die jeweils entweder verfügbar oder reserviert sind,- während der reservierten Zeitschlitze wird jeweils ein vorgegebener Prozess (13) unter den Prozessen (13, 17) abgearbeitet,- zeitkritische Prozesse (17) unter den Prozessen (13, 17) werden auf eine Anforderung in eine Warteschlange (16) eingereiht und- während der verfügbaren Zeitschlitze wird der Warteschlange (16) der jeweils nächste zeitkritische Prozess (17) entnommen und abgearbeitet.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Steuern von Prozessen. Die vorliegende Erfindung betrifft darüber hinaus eine entsprechende Vorrichtung, ein entsprechendes Computerprogramm sowie ein entsprechendes Speichermedium.
  • Stand der Technik
  • In der Betriebssystemtheorie hinlänglich bekannt sind sogenannte präemptive Prozess-Scheduler für Echtzeit-Betriebssysteme und Hypervisor. Ein Prozess-Scheduler letzterer Art kann dazu dienen, auf einem einzelnen Prozessorkern zum Beispiel eines Steuergeräts mehrere Gastsysteme (virtuelle Maschinen, VMs) zu betreiben, wobei etwaige Echtzeitanforderungen jedes Gastsystems erfüllt werden.
  • Zur Ressourcenzuteilung an konkurrierende Prozesse kommt hierbei etwa ein einfaches Rundlaufverfahren (round robin) zum Einsatz, das einzelnen Prozessen zur Laufzeit aufeinanderfolgende sogenannte Zeitschlitze (timeslices, timeslots) nach einem zyklischen Ausführungsplan zur Nutzung des Prozessorkerns zuteilt.
  • EP 2084606 B1 offenbart ein System mit mehreren Ausführungseinheiten und ein Verfahren zu dessen Umschaltung. Das System mit mehreren Ausführungseinheiten weist mindestens zwei Ausführungseinheiten auf und ist zwischen einem Performanz-Betriebsmodus, bei dem die Ausführungseinheiten unterschiedliche Programme ausführen, und einem Vergleichs-Betriebsmodus, bei dem die Ausführungseinheiten das gleiche Programm ausführen, umschaltbar. Das System weist einen Scheduler auf, der durch eine Ausführungseinheit zur Ermittlung des nächsten auszuführenden Programms aufgerufen wird. Dabei werden die übrigen Ausführungseinheiten dazu veranlasst, ebenfalls den Scheduler aufzurufen, wenn das durch den zuerst aufgerufenen Scheduler ermittelte Programm in einem Vergleichs-Betriebsmodus auszuführen ist. Eine Umschalteinheit schaltet das System mit mehreren Ausführungseinheiten von dem Performanz-Betriebsmodus in den Vergleichs-Betriebsmodus um, wenn das von dem zuletzt aufgerufenen Scheduler ermittelte auszuführende Programm in dem Vergleichs-Betriebsmodus auszuführen ist, wobei dieses ermittelte auszuführende Programm als Programm mit der höchsten Priorität durch alle Ausführungseinheiten nach dem Umschalten des Systems im Vergleichs-Betriebsmodus ausgeführt wird.
  • Offenbarung der Erfindung
  • Die Erfindung stellt ein Verfahren zum Steuern (scheduling) von Prozessen, eine entsprechende Vorrichtung, ein entsprechendes Computerprogramm sowie ein maschinenlesbares Speichermedium gemäß den unabhängigen Ansprüchen bereit.
  • Demnach wird das Rundlaufverfahren zur Ressourcenzuteilung an konkurrierende Prozesse derart erweitert, dass einzelnen besonders zeitkritischen Prozessen zur Laufzeit zusätzliche Zeitschlitze zur Nutzung des Prozessorkerns zugeteilt werden, ohne die übrigen Prozesse zeitlich zu beeinflussen oder einzuschränken. Die Zuteilung kann somit dynamisch angepasst werden, wenn einzelne Prozesse zum Beispiel mehr Rechenzeit oder kürzere Wartezeiten anfordern.
  • Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im unabhängigen Anspruch angegebenen Grundgedankens möglich. So kann vorgesehen sein, dass die beschriebene Zuteilung auf Anforderung einer externen Software (SW) erfolgt, sodass ein etwaiger folgender verfügbarer Zeitschlitz zeitlich vorgezogen wird. Eine entsprechende Ausführungsform fußt auf der Erkenntnis, dass eine statische Zuordnung von Rechenzeit zu einzelnen VMs dazu führt, dass Latenzzeiten bei der Reaktion auf (aus Sicht der SW in einer VM) externe Ereignisse entstehen. Asynchronen Ereignisse wird in einem eingebetteten System (embedded system) üblicherweise durch eine Unterbrechung (interrupt) Rechnung getragen, d. h., der aktuelle Programmfluss wird unterbrochen und eine sogenannte Unterbrechungsroutine (interrupt service routine, ISR) ausgeführt. Dieses Verfahren erlaubt sehr schnelle Reaktionen der SW. In einem herkömmlichen Hypervisor ist dieses Verfahren schwer umsetzbar, da der VM ein Interrupt signalisiert wird, dieser aber erst bearbeitet wird, wenn der Zeitschlitz der entsprechenden VM vom Hypervisor ausgeführt wird. Dadurch entstehen Latenzzeiten bei der Reaktion auf externe Ereignisse, die sehr stark von der Konfiguration der Zeitschlitze abhängen. Grundsätzlich wäre es denkbar, eine geringere Latenzzeit zu erreichen, indem eine VM einfach sehr häufig ausgeführt wird (z. B. in jedem zweiten Zeitschlitz, dann entspräche die Latenzzeit im Wesentlichen höchstens der Dauer eines Zeitschlitzes). Diese Lösung birgt aber die Gefahr einer Ressourcenverschwendung, da Rechenzeit reserviert werden muss, die ggf. nur in Sonderfällen wirklich benötigt wird. Mit Hilfe des vorgeschlagenen Verfahrens kann Rechenzeit trotz einer grundsätzlich statischen Konfiguration dynamisch einzelnen VMs zugewiesen werden, wodurch die Latenzzeit bei der Reaktion auf externe Ereignisse drastisch reduziert wird. Dieses Verfahren erlaubt es, die beschriebene Schwäche abzumildern bzw. vollständig zu eliminieren.
  • Gemäß einem weiteren Aspekt kann vorgesehen sein, dass die Anforderung durch einen prozessorintensiven Prozess selbst gestellt und dieser anfordernde Prozess in eine Warteschlange eingereiht wird. Ein Vorzug dieses Aspekts besteht darin, dass er es zum Beispiel einer VM erlaubt, mehr Laufzeit aus dem statisch deklarierten (d. h. zur Übersetzungszeit beschränkten) Vorrat an überschüssiger Laufzeit abzurufen. Diesem Ansatz liegt die Einsicht zugrunde, dass eine statische Verteilung der Rechenzeit auf einzelne VMs dazu führen kann, dass Lastspitzen bei der Festlegung der Verteilung berücksichtigt werden müssen, sodass die Länge und Anzahl der Zeitschlitze sich immer aus der im ungünstigsten Fall (worst case) erforderlichen Laufzeit einer einzelnen VM ergeben. Für die Auslegung des Gesamtsystems müssen dann all diese Laufzeiten der verschiedenen VMs addiert werden, selbst wenn es Fälle gibt, in denen ein Eintritt des jeweils ungünstigsten Falles bei mehreren unabhängigen VMs nicht möglich oder wahrscheinlich ist. Somit muss viel Rechenzeit als Reserve vorgehalten werden. Mit Hilfe des vorgeschlagenen Verfahrens können, indem wie oben beschrieben Rechenzeit trotz der statischen Konfiguration dynamisch einzelnen VMs zugewiesen wird, die Ausführungszeiten im ungünstigsten Fall (Lastspitzen) abgefangen werden, ohne - in günstigeren Fällen ungenutzte - Reserven einzuplanen.
  • Gemäß einem weiteren Aspekt kann vorgesehen sein, dass die betreffende Anfrage abgewiesen wird, wenn die Warteschlange den anfordernden Prozess bereits enthält. Andere VMs können so zwar ihrerseits Rechenzeit aus dem vorhandenen Vorrat anfordern, aber die Methode stellt eine definierte Zuteilung sicher, wodurch alle korrekt betriebenen VMs vor fehlerhaften VMs geschützt werden, die zu viel aus dem Vorrat anfordern.
  • Gemäß einem weiteren Aspekt kann vorgesehen sein, dass der für einen nicht ausführbaren Prozess reservierte Zeitschlitz im Ausführungsplan als verfügbar gekennzeichnet und erst bei Aufhebung der Blockade erneut für den Prozess reserviert wird. Da die andernfalls ungenutzte Prozessorkapazität auf diese Weise gleichsam „aufgefangen“ wird, ist es nicht notwendig, die Gastsoftware (d. h. die durch eine VM ausgeführte Software) zu modifizieren, um anzuzeigen, wenn es möglich ist, zu einer anderen VM zu wechseln.
  • Gemäß einem weiteren Aspekt kann vorgesehen sein, dass, solange die Warteschlange leer ist, die verfügbaren Zeitschlitze zum Beispiel im Leerlaufprozess (system idle process) des Betriebssystems oder Hypervisors abgewartet werden. Die Timing-Eigenschaften eines Gastsystems sind so einfacher zu modellieren.
  • Figurenliste
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt:
    • 1 das Flussdiagramm eines Verfahrens gemäß einer ersten Ausführungsform.
    • 2 eine reguläre Ausführung von VMs.
    • 3 die Ausführung bei einer Anforderung verfügbarer Zeitschlitze durch die VMs.
    • 4 die Ausführung bei einer Einfügung verfügbarer Zeitschlitze auf externe Anforderung.
    • 5 schematisch ein Steuergerät gemäß einer zweiten Ausführungsform.
  • Ausführungsformen der Erfindung
  • 1 illustriert ein Verfahren (10) zum Steuern von Prozessen gemäß einem Aspekt der Erfindung. Die Prozesse werden hierbei in einem insoweit herkömmlichen Zeit-Multiplex-Verfahren nach einem zyklischen Ausführungsplan (11) reihum abgearbeitet. Erfindungsgemäß sieht der Ausführungsplan (11) über die für bestimmte Prozesse reservierten Zeitschlitze hinaus jedoch weitere, zunächst frei verfügbare Zeitschlitze vor. Der in 2 beispielhaft dargestellte Ausführungsplan (11) etwa sieht neun Zeitschlitze (18) vor, die jeweils für eine von fünf abbildungsgemäß mit 0, 1, 2, 3 und 4 nummerierten VMs reserviert sind. Zwei weitere Zeitschlitze (19) sind hingegen vorerst etwaigen Belastungsspitzen oder Unterbrechungsanforderungen vorbehalten.
  • Scheduler und Dispatcher unterscheiden (12 - 1) zwischen diesen gleichsam „statischen“ und „dynamischen“ Zeitschlitzen folgendermaßen: Während der reservierten Zeitschlitze wird - wie im Fall eines konventionellen Schedulers - jeweils der vorgegebene Prozess (13) abgearbeitet. Während der verfügbaren Zeitschlitze (19) hingegen werden besonders laufzeit- oder prozessorintensive Prozesse (17) abgearbeitet, die sich zu diesem Zweck über eine hierzu vorgesehene Programmierschnittstelle (application programming interface, API) in eine Warteschlange (16) einreihen können. Eine diesbezügliche Anfrage wird jedoch abgewiesen, wenn die Warteschlange (16) den anfragenden Prozess bereits enthält, sodass jeder Prozess in der Warteschlange (16) höchstens einmal vertreten und deren Tiefe so auf die Gesamtzahl der zu steuernden Prozesse beschränkt ist.
  • Ausgehend vom Ausführungsplan (11) der Figur 2 könnte sich so beispielsweise der Ablauf gemäß 3 ergeben. Hier wird auf Anforderung (21) von VM 1 der erste verfügbare Zeitschlitz (19) in die Warteschlange (16) eingereiht. Auf eine zweite Anforderung (22) hin wird auch die nunmehr anfordernde VM 2 in die Warteschlange (16) eingereiht. Eine dritte Anforderung (23) schließlich zeigt keine Auswirkung, da VM 1 an diesem Punkt bereits in der Warteschlange (16) steht.
  • Beim Eintritt in die - hier exemplarisch am Ende des Ablaufplans (16) vorgesehenen - verfügbaren Zeitschlitze (19) prüft (Entscheidung 14 - 1) der Scheduler hierzu zunächst die Elementanzahl der Warteschlange (16). Wäre letztere leer, so würde der anstehende Zeitschlitz (19) untätig abgewartet (Prozess 15 - 1); im Szenario der 3 jedoch werden ihr der Reihe nach (first in - first out, FIFO) zunächst VM 1 und sodann VM 0 entnommen und vom Dispatcher in dieser Folge zur Ausführung gebracht.
  • Ein alternativer Ablauf ist 4 zu entnehmen. Eine SW, die außerhalb der virtuellen Maschine ausgeführt wird (z. B. von einem µC-Core aus, der nicht unter Kontrolle des Hypervisors steht) hat hier Bedarf, VM 0 über ein externes Ereignis zu informieren (z. B. den Empfang von zeitkritischen Daten). Diese externe Software nutzt daher die Möglichkeit, dynamisch einen der verfügbaren Zeitschlitze (19) für VM 0 anzufordern und so eine zeitnahe Ausführung zu erreichen. Diese Anforderung (21) wird in die - in 4 nicht abgebildete - Warteschlange (16) eingetragen, woraufhin der angeforderte Zeitschlitz (19) vom Hypervisor direkt nach dem Zeitschlitz der VM 1 ausgeführt wird, in welchen die Anforderung (21) zeitlich fällt. Der verfügbare Zeitschlitz (19) ist also nicht an seine ursprüngliche Position am Ende des Ausführungsplans (16) gebunden, sondern wird gleichsam vorgezogen und an der nächsten Position eingefügt.
  • Diese Einfügung (injection) wiederholt sich entsprechend bei einer zweiten Anforderung (22), die sich nun auf VM 1 bezieht. Um die Gesamtdauer des Ausführungsplans (16) unverändert zu halten, wird auch in diesem Fall für den sozusagen „eingeschobenen“ verfügbaren Zeitschlitz (19) der ursprünglich im Ausführungsplan (16) vorgesehene verfügbare Zeitschlitz (19) gestrichen. Eine dritte Anforderung (23), die etwa VM 2 zum Gegenstand hat, bleibt daher ohne Auswirkung, da kein vorkonfigurierter verfügbarer Zeitschlitz (19) mehr zur Verfügung steht, der noch nicht verwendet wurde.
  • Dieses Verfahren (10) kann beispielsweise in Software oder Hardware oder in einer Mischform aus Software und Hardware beispielsweise in einem Steuergerät (20) implementiert sein, wie die schematische Darstellung der 5 verdeutlicht.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • EP 2084606 B1 [0004]

Claims (10)

  1. Verfahren (10) zum Steuern von Prozessen (13, 17), welche auf einem Prozessor ablaufen, gekennzeichnet durch folgende Merkmale: - die Prozesse (13, 17) werden nach einem Ausführungsplan (11) reihum abgearbeitet, welcher Zeitschlitze (18, 19) vorsieht, die jeweils entweder verfügbar oder reserviert sind, - während der reservierten Zeitschlitze (18) wird jeweils ein vorgegebener Prozess (13) unter den Prozessen (13, 17) abgearbeitet, - zeitkritische Prozesse (17) unter den Prozessen (13, 17) werden auf Anforderung (21, 22, 23) in eine Warteschlange (16) eingereiht und - während der verfügbaren Zeitschlitze (19) wird der Warteschlange (16) der jeweils nächste zeitkritische Prozess (17) entnommen und abgearbeitet.
  2. Verfahren (10) nach Anspruch 1, gekennzeichnet durch folgende Merkmale: - die Anforderung (21, 22, 23) wird durch eine Software außerhalb des Prozessors gestellt und - falls ein verfügbarer Zeitschlitz (19) gemäß dem Ausführungsplan (11) zeitlich auf die Anforderung (21, 22, 23) folgt, wird der verfügbare Zeitschlitz (19) in dem Ausführungsplan (11) vorgezogen.
  3. Verfahren (10) nach Anspruch 1, gekennzeichnet durch folgendes Merkmal: - die Anforderung (21, 22, 23) wird durch einen Prozess unter den zeitkritischen Prozessen (17) gestellt und - der anfordernde Prozess (17) selbst wird in die Warteschlange (16) eingereiht.
  4. Verfahren (10) nach Anspruch 3, gekennzeichnet durch folgendes Merkmal: - die Anforderung (21, 22, 23) wird abgewiesen, wenn die Warteschlange (16) den anfordernden Prozess (17) bereits enthält.
  5. Verfahren (10) nach einem der Ansprüche 1 bis 4, gekennzeichnet durch folgendes Merkmal: - die Anforderung (21, 22, 23) wird über eine Programmierschnittstelle gestellt.
  6. Verfahren (10) nach einem der Ansprüche 1 bis 5, gekennzeichnet durch folgendes Merkmal: - solange die Warteschlange (16) leer ist, werden die verfügbaren Zeitschlitze abgewartet (15).
  7. Verfahren (10) nach einem der Ansprüche 1 bis 6, gekennzeichnet durch folgende Merkmale: - bei einer Blockade eines Prozesses (13, 17) wird der für den blockierten Prozess (13, 17) reservierte Zeitschlitz (18) im Ausführungsplan (11) als verfügbar (19) gekennzeichnet und - wird die Blockade aufgehoben, so wird der gekennzeichnete Zeitschlitz (19) erneut für den Prozess (13, 17) reserviert (18).
  8. Computerprogramm, welches eingerichtet ist, das Verfahren (10) nach einem der Ansprüche 1 bis 7 auszuführen.
  9. Maschinenlesbares Speichermedium, auf dem das Computerprogramm nach Anspruch 8 gespeichert ist.
  10. Vorrichtung (20), die eingerichtet ist, das Verfahren (10) nach einem der Ansprüche 1 bis 7 auszuführen.
DE102017206626.1A 2016-12-19 2017-04-20 Verfahren und Vorrichtung zum Steuern von Prozessen Pending DE102017206626A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016225407 2016-12-19
DE102016225407.3 2016-12-19

Publications (1)

Publication Number Publication Date
DE102017206626A1 true DE102017206626A1 (de) 2018-07-05

Family

ID=62568242

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017206626.1A Pending DE102017206626A1 (de) 2016-12-19 2017-04-20 Verfahren und Vorrichtung zum Steuern von Prozessen

Country Status (1)

Country Link
DE (1) DE102017206626A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022115421A1 (de) 2022-06-21 2024-01-11 Focke & Co. (Gmbh & Co. Kg) Maschine sowie Verfahren zum Betrieb derselben

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2084606B1 (de) 2006-10-10 2012-11-14 Robert Bosch GmbH Verfahren zum umschalten eines systems mit mehreren ausführungseinheiten

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2084606B1 (de) 2006-10-10 2012-11-14 Robert Bosch GmbH Verfahren zum umschalten eines systems mit mehreren ausführungseinheiten

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022115421A1 (de) 2022-06-21 2024-01-11 Focke & Co. (Gmbh & Co. Kg) Maschine sowie Verfahren zum Betrieb derselben

Similar Documents

Publication Publication Date Title
EP1831786B1 (de) Verfahren zur verteilung von rechenzeit in einem rechnersystem
DE69729822T2 (de) Echtzeit-Taskzuweiser
DE10110504B4 (de) Verfahren und Computersystem zur Verwaltung von Threads
DE69031233T2 (de) Adaptive Arbeitsfolgeplanung für Mehrfachverarbeitungssysteme
DE60034170T2 (de) Protokoll zum Koordinieren der Verteilung von gemeinsamem Speicher
DE60307532T2 (de) Paralleles Prozess-Ausführungsverfahren und Mehrprozessorenrechner
EP2504738B1 (de) Parallelisierte programmsteuerung
DE102017206626A1 (de) Verfahren und Vorrichtung zum Steuern von Prozessen
DE102016221526A1 (de) Vorrichtung und Verfahren zum Bearbeiten einer Mehrzahl Aufgaben
DE102013211266B4 (de) Aufrechterhalten der Bandbreiten-Servicequalität einer Hardware-Ressource über einen Hardware-Zähler
EP0419723B1 (de) Verfahren und Unterbrechungssteuerung zur Behandlung von Unterbrechungsanforderungen bei Ein-/Ausgabeoperationen in einem virtuellen Maschinensystem
WO2011120814A1 (de) Geteilte zentrale verarbeitung von daten
EP2615511A1 (de) Verfahren zur synchronen Ausführung von Programmen in einem redundanten Automatisierungssystem
WO2018091329A1 (de) Vorrichtung und verfahren zum bearbeiten von aufträgen
DE102011083468A1 (de) Schaltungsanordnung zur Ablaufplanung bei einer Datenverarbeitung
EP3973391B1 (de) Kraftfahrzeug-computersystem mit hypervisor sowie kraftfahrzeug
DE102016219449A1 (de) Parallelisierungsverfahren, Parallelisierungswerkzeug und fahrzeugverbaute Einrichtung
EP3867749B1 (de) Steuergerät zur steuerung eines informationssystems
EP2575040A1 (de) Verfahren für die Verarbeitung von Unterbrechungsanforderungen eines Datenverarbeitungsgerätes und Virtualisierungssteuerung für ein Datenverarbeitungsgerät
DE102019219260A1 (de) Verfahren zum Betreiben einer Recheneinheit
DE102023105073A1 (de) Direkt-speicherzugriffs-schaltung, mikrocontroller und verfahren zum steuern eines direkt-speicherzugriffs
WO2007048675A1 (de) Verfahren zum implementieren von software-timern und datenverarbeitungssystem
DE102022209700A1 (de) Gerät mit ausschließlicher Zuordnung von Ressourcen an neuronale Netze
EP1708086A2 (de) Computersystem und Verfahren zur Aufteilung und Zuteilung von Rechenleistung innerhalb eines Computersystems
DE102008060505A1 (de) Scheduling in Mehrprozessorsystemen

Legal Events

Date Code Title Description
R012 Request for examination validly filed