DE102016213200A1 - Circuit arrangement for driving an inductive load - Google Patents

Circuit arrangement for driving an inductive load Download PDF

Info

Publication number
DE102016213200A1
DE102016213200A1 DE102016213200.8A DE102016213200A DE102016213200A1 DE 102016213200 A1 DE102016213200 A1 DE 102016213200A1 DE 102016213200 A DE102016213200 A DE 102016213200A DE 102016213200 A1 DE102016213200 A1 DE 102016213200A1
Authority
DE
Germany
Prior art keywords
effect transistor
mos field
terminal
load
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016213200.8A
Other languages
German (de)
Other versions
DE102016213200B4 (en
Inventor
Zoltan Csoka
Octavian Luca
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schaeffler Technologies AG and Co KG
Original Assignee
Continental Automotive GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive GmbH filed Critical Continental Automotive GmbH
Priority to PCT/EP2017/067786 priority Critical patent/WO2018015282A1/en
Priority to US16/315,180 priority patent/US10566967B2/en
Priority to CN201780044845.2A priority patent/CN109478454B/en
Publication of DE102016213200A1 publication Critical patent/DE102016213200A1/en
Application granted granted Critical
Publication of DE102016213200B4 publication Critical patent/DE102016213200B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/20—Output circuits, e.g. for controlling currents in command coils
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/20—Output circuits, e.g. for controlling currents in command coils
    • F02D2041/202—Output circuits, e.g. for controlling currents in command coils characterised by the control of the circuit
    • F02D2041/2041—Output circuits, e.g. for controlling currents in command coils characterised by the control of the circuit for controlling the current in the free-wheeling phase
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/20—Output circuits, e.g. for controlling currents in command coils
    • F02D2041/2068—Output circuits, e.g. for controlling currents in command coils characterised by the circuit design or special circuit elements
    • F02D2041/2075—Type of transistors or particular use thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)

Abstract

Es wird eine Schaltungsanordnung zum Ansteuern einer an einen Lastanschluss (INJ_HS) anschließbaren induktiven Last (IL) beschrieben mit einem zwischen einem ersten Anschluss (UV) für ein hohes Potential einer ersten Versorgungsspannungsquelle (VSQ1) und dem Lastanschluss (INJ_HS) verschalteten ersten MOS-Feldeffekttransistor (T1), mit einer Serienschaltung aus einer Freilaufdiode (FD) und einem zweiten MOS-Feldeffekttransistor (T2), die zwischen dem Lastanschluss (INJ_HS) und einem zweiten Anschluss (GND) für ein niederes Potential der ersten Versorgungsspannungsquelle (VSQ1) verschaltet ist, wobei die Freilaufdiode (FD) mit ihrer Kathode mit dem Lastanschluss (INJ_HS) verbunden ist, wobei zwischen dem Drain- und dem Gateanschluss des ersten MOS-Feldeffekttransistors (T1) eine Serienschaltung aus zumindest einer in Sperrrichtung gepolten ersten Zenerdiode (ZD1) und einer in Flussrichtung gepolten ersten Diode (D1) verschaltet ist, und wobei ein erster Steuersignalanschluss (SA1) mit dem Gateanschluss des zweiten MOS-Feldeffekttransistors (T2) und über eine UND-Schaltung (UND) mit dem Gateanschluss des ersten MOS-Feldeffekttransistors (T1) verbunden ist.A circuit arrangement for driving an inductive load (IL) which can be connected to a load terminal (INJ_HS) is described with a first MOS field-effect transistor connected between a first terminal (UV) for a high potential of a first supply voltage source (VSQ1) and the load terminal (INJ_HS) (T1), with a series circuit of a freewheeling diode (FD) and a second MOS field-effect transistor (T2), which is connected between the load terminal (INJ_HS) and a second terminal (GND) for a low potential of the first supply voltage source (VSQ1), wherein the freewheeling diode (FD) is connected with its cathode to the load terminal (INJ_HS), wherein between the drain and the gate terminal of the first MOS field effect transistor (T1) is a series circuit of at least one reversely poled first Zener diode (ZD1) and one in Flow direction polarized first diode (D1) is connected, and wherein a first control signal terminal (SA1) mi t is connected to the gate terminal of the second MOS field effect transistor (T2) and via an AND circuit (AND) to the gate terminal of the first MOS field effect transistor (T1).

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Ansteuern einer an einen Lastanschluss anschließbaren Last mit einem zwischen einem ersten Anschluss für ein hohes Potential einer ersten Versorgungsspannungsquelle und dem Lastanschluss verschalteten ersten MOS-Feldeffekttransistor und mit einer Freilaufdiode, die zwischen dem Lastanschluss und einem zweiten Anschluss für ein niederes Potential der ersten Versorgungsspannungsquelle verschaltet ist, wobei die Freilaufdiode mit ihrer Kathode mit dem Lastanschluss verbunden ist.The invention relates to a circuit arrangement for driving a load which can be connected to a load terminal with a first MOS field-effect transistor connected between a first terminal for a high potential of a first supply voltage source and the load terminal and with a freewheeling diode connected between the load terminal and a second terminal for a lower terminal Potential of the first supply voltage source is connected, wherein the freewheeling diode is connected with its cathode to the load terminal.

Eine solche Schaltungsanordnung ist aus der DE 10 2014 219 048 A1 bekannt. Die anzusteuernden induktiven Lasten können jede Art von magnetisch betätigten Aktoren wie beispielsweise Kraftstoffeinspritzventile oder Motoren sein, wie sie in einem Kraftfahrzeug vielfältig verwendet werden. Such a circuit arrangement is from the DE 10 2014 219 048 A1 known. The inductive loads to be controlled can be any type of magnetically operated actuators, such as fuel injection valves or motors, as are widely used in a motor vehicle.

Der Betrieb solcher Schaltungsanordnungen erfolgt üblicherweise, wie in der 4 der DE 10 2014 219 048 A1 dargestellt ist, derart, dass der MOS-Feldeffekttransistor durch Ansteuerung über eine Steuerschaltung, die beispielsweise als Mikroprozessor realisiert sein kann, geschlossen wird, wodurch die induktive Last über den durch den MOS-Feldeffekttransistor realisierten Schalter aus der Versorgungsspannungsquelle bestromt wird. Der Strom steigt dabei auf einen ersten vorgegebenen Schwellwert an, woraufhin der Feldeffekttransistor wieder geöffnet wird und sich die in der induktiven Last gespeicherte magnetische Energie durch einen induzierten Stromfluss über die Freilaufdiode abbaut, bis der Strom einen zweiten geringeren Schwellwert erreicht, woraufhin der Feldeffekttransistor wieder geschlossen wird. Dies wird periodisch fortgesetzt, sodass durch diesen gepulsten Betrieb ein mittlerer Stromfluss in der induktiven Last stattfindet und durch den daraus resultierenden Haltestrom der anzusteuernde magnetische Aktor in der Wunschposition gehalten wird, beispielsweise ein Kraftstoffeinspritzventil geöffnet bleibt. Wenn anschließend der Feldeffekttransistor nicht-leitend geschaltet wird, baut sich das Magnetfeld in der induktiven Last mittels eines Stroms über die Freilaufdiode nahezu vollständig ab. The operation of such circuits is usually carried out as in the 4 of the DE 10 2014 219 048 A1 is shown, such that the MOS field effect transistor is closed by activation via a control circuit, which may be implemented, for example, as a microprocessor, whereby the inductive load is energized via the realized by the MOS field effect transistor switch from the supply voltage source. The current rises to a first predetermined threshold, whereupon the field effect transistor is opened again and the magnetic energy stored in the inductive load degrades by an induced current flow across the freewheeling diode until the current reaches a second lower threshold value, whereupon the field effect transistor is closed again becomes. This is continued periodically, so that an average current flow in the inductive load takes place by this pulsed operation and is held by the resulting holding current of the magnetic actuator to be controlled in the desired position, for example, a fuel injection valve remains open. Subsequently, when the field effect transistor is switched non-conductive, the magnetic field in the inductive load is almost completely reduced by means of a current across the freewheeling diode.

Eine Schaltungsanordnung gemäß der DE 10 2014 219 048 A1 ist zwar relativ einfach mit nur wenigen Bauteilen aufgebaut und hat nur einen Anschluss zu der induktiven Last, jedoch ist der abschließende Abbau der in der induktiven Last gespeicherten magnetischen Energie nur über einen Stromfluss über die Freilaufdiode mit ihrer geringen Durchlassspannung möglich, sodass dies unerwünscht lange dauern kann. A circuit arrangement according to the DE 10 2014 219 048 A1 Although relatively simple with only a few components and has only one connection to the inductive load, but the final reduction of the stored magnetic energy in the inductive load is only possible via a current flow through the freewheeling diode with its low forward voltage, so this take undesirably long can.

Durch eine Erweiterung gemäß der DE 10 2007 006 179 A1 kann dieses Problem vermieden werden. Dort ist in der 3 der nicht mit dem Lastanschluss verbundene Anschluss der induktiven Last über einen weiteren MOS-Feldeffekttransistor mit dem Bezugspotential verbunden und außerdem über eine weitere in Flussrichtung gepolte Diode mit dem ersten Anschluss für ein hohes Potential der ersten Versorgungsspannungsquelle. Der Lastanschluss ist des Weiteren über eine in Sperrrichtung gepolte Diode sowie einen dritten MOS-Feldeffekttransistor mit dem Anschluss für ein hohes Potential einer zweiten Versorgungsspannungsquelle verbunden, wobei die Spannung dieser zweiten Versorgungsspannungsquelle um einen Faktor 2 bis 3 niedriger als die Spannung der ersten Versorgungsspannungsquelle ist. By an extension according to the DE 10 2007 006 179 A1 This problem can be avoided. There is in the 3 the connection of the inductive load not connected to the load connection is connected to the reference potential via a further MOS field-effect transistor and also via another diode polarized in the direction of flow to the first connection for a high potential of the first supply voltage source. The load terminal is further connected via a reversely poled diode and a third MOS field effect transistor to the terminal for a high potential of a second supply voltage source, wherein the voltage of this second supply voltage source by a factor of 2 to 3 is lower than the voltage of the first supply voltage source.

Wenn eine solche Schaltungsanordnung zum Ansteuern einer induktiven Last gemäß der 5 der DE 10 2007 006 179 A1 betrieben wird, wird zunächst durch Schließen des ersten und des zweiten MOS-Feldeffekttransistors ein Strom aus der ersten Versorgungsspannungsquelle durch die induktive Last fließen, wobei dieser Strom aufgrund der hohen Spannung der ersten Versorgungsspannungsquelle relativ schnell ansteigt, bis er einen ersten Schwellwert erreicht. Danach wird der erste MOS-Feldeffekttransistor geschlossen, woraufhin sich das in der induktiven Last gespeicherte Magnetfeld über einen Stromfluss über die erste Diode sowie den zweiten MOS-Feldeffekttransistor abzubauen beginnt, bis der Strom einen zweiten niedrigeren Schwellwert erreicht, worauf nun jedoch der dritte MOS-Feldeffekttransistor eingeschaltet wird und folglich nur noch die deutlich geringere Spannung der zweiten Versorgungsspannungsquelle an die induktive Last angelegt wird. Der Strom beginnt nun wieder anzusteigen, bis er den ersten Schwellwert wieder erreicht, woraufhin der dritte MOS-Feldeffekttransistor wieder abgeschaltet wird. When such a circuit arrangement for driving an inductive load according to the 5 of the DE 10 2007 006 179 A1 is operated, first by closing the first and the second MOS field effect transistor, a current from the first supply voltage source to flow through the inductive load, said current increases relatively quickly due to the high voltage of the first supply voltage source until it reaches a first threshold. Thereafter, the first MOS field-effect transistor is closed, whereupon the magnetic field stored in the inductive load begins to dissipate via a current flow through the first diode and the second MOS field-effect transistor until the current reaches a second lower threshold, whereupon, however, the third MOS transistor Field effect transistor is turned on and consequently only the significantly lower voltage of the second supply voltage source is applied to the inductive load. The current begins to rise again until it reaches the first threshold again, whereupon the third MOS field-effect transistor is switched off again.

Dieses Vorgehen wird nun wieder periodisch fortgesetzt, bis die induktive Last vollständig abgeschaltet werden soll, was durch Öffnen sowohl des dritten als auch des zweiten MOS-Feldeffekttransistors erfolgt, woraufhin sich nun die in der induktiven Last gespeicherte magnetische Energie durch einen Stromfluss über die erste und die zweite Diode zurück in die erste Versorgungsspannungsquelle abbaut, wobei aufgrund des deutlich höheren Spannungswertes der ersten Versorgungsspannungsquelle der Stromabbau deutlich schneller erfolgt, wie an den Steigungen der Ströme in der 5 der DE 10 2007 006 179 A1 auch zu erkennen ist. This procedure will now be continued periodically until the inductive load is to be completely switched off, which is done by opening both the third and the second MOS field effect transistor, whereupon the magnetic energy stored in the inductive load now by a current flow through the first and the second diode degrades back into the first supply voltage source, wherein due to the much higher voltage value of the first supply voltage source, the current reduction takes place much faster, as at the slopes of the currents in the 5 of the DE 10 2007 006 179 A1 can also be seen.

Dieser Vorteil wird jedoch dadurch erkauft, dass deutlich mehr Bauelemente in der Schaltungsanordnung vorhanden sind und außerdem die induktive Last, die üblicherweise in einem Kraftfahrzeug mittels entsprechender Leitungen mit einem die Schaltungsanordnung enthaltenden Steuergerät verbunden werden muss, nunmehr über zwei solche Leitungen verbunden werden muss, was einen entsprechend höheren Aufwand bedeutet. Es ist jedoch wünschenswert, zusätzliche Leitungen im Kabelbaum und Leistungsschaltelemente, die hohe Ströme führen müssen, zu vermeiden.This advantage is, however, paid by the fact that significantly more components are present in the circuit arrangement and also the inductive load, usually in a Motor vehicle must be connected by means of appropriate lines with a control device containing the circuit, must now be connected via two such lines, which means a correspondingly higher cost. However, it is desirable to avoid additional leads in the harness and power switching elements that must carry high currents.

Es ist daher die Aufgabe der Erfindung, eine Schaltungsanordnung zum Ansteuern einer induktiven Last anzugeben, die mit nur einem Anschluss an eine induktive Last auskommt und darüber hinaus wenige Leistungsschaltelemente erfordert, jedoch zu einem schnellen Abbau eines in der induktiven Last gespeicherten Magnetfeldes in der Lage ist. It is therefore an object of the invention to provide a circuit arrangement for driving an inductive load, which requires only one connection to an inductive load and moreover requires few power switching elements, but is capable of rapid degradation of a stored magnetic field in the inductive load ,

Die Aufgabe wird gelöst durch eine Schaltungsanordnung gemäß Anspruch 1, vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben. The object is achieved by a circuit arrangement according to claim 1, advantageous developments are specified in the dependent claims.

Die Aufgabe wird gelöst durch eine gattungsgemäße Schaltungsanordnung, bei der zwischen dem Drain- und dem Gateanschluss des ersten MOS-Feldeffekttransistors eine Serienschaltung aus zumindest einer in Sperrrichtung gepolten Zenerdiode und einer in Flussrichtung gepolten Diode verschaltet ist und bei der ein Steuersignalanschluss mit dem Gateanschluss des zweiten MOS-Feldeffekttransistors und über eine UND-Schaltung mit dem Gateanschluss des ersten MOS-Feldeffekttransistors verbunden ist. The object is achieved by a generic circuit arrangement, in which between the drain and the gate terminal of the first MOS field effect transistor, a series circuit of at least one poled in the reverse direction Zener diode and a poled in the direction of flow diode is connected and in which a control signal terminal to the gate terminal of the second MOS field effect transistor and is connected via an AND circuit to the gate terminal of the first MOS field effect transistor.

Durch diese Maßnahme wird aufgrund des eingeschalteten zweiten MOS-Feldeffekttransistors während der pulsierenden Haltephase die Freilaufdiode zur Entmagnetisierung der induktiven Last als Strompfad verwendet, während beim Abschaltvorgang der zweite MOS-Feldeffekttransistor geöffnet werden kann, sodass der Stromabbau über den ersten MOS-Feldeffekttransistor erfolgt, der aufgrund der in der induktiven Last aufgrund des Abschaltvorgangs induzierten Spannung einen Strompfad über die erste Zenerdiode und eine Miller-Kapazität des ersten MOS-Feldeffekttransistors erzeugt, der den ersten MOS-Feldeffekttransistor bei dieser hohen Spannung wieder leitend schaltet, sodass sich das Magnetfeld in der induktiven Last schnell abbauen kann.By this measure, the freewheeling diode is used for demagnetization of the inductive load as a current path due to the turned-on second MOS field effect transistor during the pulsating holding phase, while the second MOS field effect transistor can be opened during the shutdown, so that the current reduction takes place via the first MOS field effect transistor, the due to the voltage induced in the inductive load due to the turn-off voltage generates a current path across the first Zener diode and a Miller capacitance of the first MOS field-effect transistor, which switches the first MOS field-effect transistor at this high voltage again conductive, so that the magnetic field in the inductive Can break down load quickly.

In einer vorteilhaften Weiterbildung der erfindungsgemäßen Schaltungsanordnung weist der zweite MOS-Feldeffekttransistor einen ersten Laststreckenanschluss und einen zweiten Laststreckenanschluss, der mit dem zweiten Anschluss für das niedere Potential der ersten Versorgungsspannungsquelle verbunden ist, sowie einen Gateanschluss auf, wobei zwischen dem ersten Laststreckenanschluss und dem Gateanschluss die Laststrecke eines dritten MOS-Feldeffekttransistors verschaltet ist, wobei der erste Steuersignalanschluss über eine Inverterschaltung mit dessen Gateanschluss verbunden ist. In an advantageous development of the circuit arrangement according to the invention, the second MOS field-effect transistor has a first load path connection and a second load path connection, which is connected to the second connection for the low potential of the first supply voltage source, and a gate connection, wherein between the first load connection connection and the gate connection Load line of a third MOS field effect transistor is connected, wherein the first control signal terminal is connected via an inverter circuit with the gate terminal.

Diese vorteilhafte Verschaltung des zweiten und dritten MOS-Feldeffekttransistors führt dazu, dass der dritte MOS-Feldeffekttransistor leitend geschaltet wird, wenn der zweite MOS-Feldeffekttransistor sperrend geschaltet wird, so dass die Sperrung des zweiten MOS-Feldeffekttransistors sehr schnell erfolgt und damit der leitende Pfad über den ersten MOS-Feldeffekttransistor sehr schnell hergestellt wird, so dass sich das in der induktiven Last gespeicherte Magnetfeld schnell abbauen kann. This advantageous connection of the second and third MOS field effect transistor causes the third MOS field effect transistor is turned on when the second MOS field effect transistor is turned off, so that the blocking of the second MOS field effect transistor is very fast and thus the conductive path is made very quickly via the first MOS field-effect transistor, so that the magnetic field stored in the inductive load can rapidly degrade.

In einer vorteilhaften Ausbildung der erfindungsgemäßen Schaltungsanordnung sind der zweite und der dritte MOS-Feldeffekttransistor als n-MOS-Feldeffekttransistoren ausgebildet, die jeweils eine Substratdiode aufweisen und so verschaltet sind, dass die Substratdioden bezogen auf die Freilaufdiode in umgekehrter Polung verschaltet sind. In an advantageous embodiment of the circuit arrangement according to the invention, the second and the third MOS field effect transistor are formed as n-MOS field effect transistors, each having a substrate diode and are connected so that the substrate diodes are connected in reverse polarity relative to the freewheeling diode.

Hierdurch wird verhindert, dass leitende Pfade aufgrund der gleichen Polung der Substratdioden und der Freilaufdiode entstehen, wenn die n-MOS-Feldeffekttransistoren in üblicher Weise verschaltet würden.This prevents that conductive paths due to the same polarity of the substrate diodes and the freewheeling diode arise when the n-MOS field effect transistors would be connected in the usual way.

In einer Weiterbildung der erfindungsgemäßen Schaltungsanordnung ist der erste Steuersignalanschluss über eine erste und eine zweite Treiberschaltung mit dem Gateanschluss des zweiten bzw. des dritten MOS-Feldeffekttransistors verbunden.In a development of the circuit arrangement according to the invention, the first control signal terminal is connected via a first and a second driver circuit to the gate terminal of the second and the third MOS field-effect transistor.

Hierdurch können Logikpegel zur Ansteuerung der beiden MOS-Feldeffekttransistoren verwendet werden und trotzdem die erforderlichen Spannungen für diese Leistungstransistoren zur Verfügung gestellt werden.As a result, logic levels can be used to drive the two MOS field effect transistors and still be provided the required voltages for these power transistors.

In einer vorteilhaften Ausbildung der erfindungsgemäßen Schaltungsanordnung ist der Gateanschluss des dritten MOS-Feldeffekttransistors über einen ersten Widerstand mit dem zweiten Anschluss für ein niederes Potential der Versorgungsspannungsquelle zu dessen Masseanbindung und über einen zweiten Widerstand mit dem Ausgang der zweiten Treiberschaltung zur Strombegrenzung verbunden. In an advantageous embodiment of the circuit arrangement according to the invention, the gate terminal of the third MOS field-effect transistor is connected via a first resistor to the second terminal for a low potential of the supply voltage source to the ground terminal and via a second resistor to the output of the second driver circuit for current limiting.

In einer weiteren vorteilhaften Ausgestaltung der Schaltungsanordnung ist der Ausgang der zweiten Treiberschaltung über eine in Sperrrichtung gepolte zweite Diode mit dem zweiten Anschluss für das niedere Potential der ersten Versorgungsspannungsquelle verbunden. Dies dient als Schutz vor negativen Spannungen am Ausgang der zweiten Treiberschaltung. In a further advantageous embodiment of the circuit arrangement, the output of the second driver circuit is connected via a reverse-biased second diode to the second terminal for the low potential of the first supply voltage source. This serves as protection against negative voltages at the output of the second driver circuit.

Ebenfalls zum Schutz vor negativen Spannungen ist der Gateanschluss des dritten MOS-Feldeffekttransistors über eine in Sperrrichtung gepolte Zenerdiode mit dem ersten Lastanschluss des zweiten MOS-Feldeffekttransistors verbunden. Likewise for protection against negative voltages, the gate terminal of the third MOS field-effect transistor is connected via a reverse-biased zener diode to the first load terminal of the second MOS field-effect transistor.

Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels mit Hilfe von Figuren näher erläutert werden. Dabei zeigen:The invention will be explained in more detail using an exemplary embodiment with the aid of figures. Showing:

1 ein Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung, 1 a block diagram of a circuit arrangement according to the invention,

2 einen MOS-Feldeffekttransistor, dessen Drainanschluss über zumindest eine in Sperrrichtung gepolte Zenerdiode mit dessen Gateanschluss verbunden ist, 2 a MOS field-effect transistor whose drain terminal is connected to the gate terminal thereof via at least one reverse-biased zener diode,

3 ein Schaltbild einer erweiterten erfindungsgemäßen Schaltungsanordnung, und 3 a circuit diagram of an extended circuit arrangement according to the invention, and

4 Strom und Spannungsverläufe bei einem Ansteuervorgang eines induktiven Aktors. 4 Current and voltage curves during a control process of an inductive actuator.

In dem Blockschaltbild der 1 ist der erste Anschluss UV einer ersten Versorgungsspannungsquelle VSQ1 mit einem ersten Lastanschluss eines Leistungsschaltelementes 1, das gemäß 2 als erster MOS-Feldeffekttransistor T1 ausgebildet ist, verbunden. Der zweite Lastanschluss des ersten MOS-Feldeffekttransistors T1 ist mit einem Knoten INJ_HS verbunden, welcher andererseits über eine in Sperrrichtung gepolte Freilaufdiode FD und ein dazu in Serie geschaltetes zweites Leistungsschaltelement 2 mit dem zweiten Anschluss GND für ein niederes Versorgungsspannungspotential der ersten Versorgungsspannungsquelle VSQ1 verbunden. An dem Knoten INJ_HS ist außerdem eine induktive Last IL mit ihrem ersten Anschluss verbunden, wobei der zweite Anschluss der induktiven Last IL mit dem zweiten Anschluss GND der ersten Versorgungsspannungsquelle VSQ1 verbunden ist.In the block diagram of 1 is the first terminal UV of a first supply voltage source VSQ1 with a first load terminal of a power switching element 1 , according to 2 is formed as a first MOS field effect transistor T1 connected. The second load terminal of the first MOS field effect transistor T1 is connected to a node INJ_HS, which on the other hand via a reverse-biased freewheeling diode FD and a second power switching element connected in series thereto 2 connected to the second terminal GND for a low supply voltage potential of the first supply voltage source VSQ1. At the node INJ_HS, an inductive load IL is also connected to its first terminal, wherein the second terminal of the inductive load IL is connected to the second terminal GND of the first supply voltage source VSQ1.

Die induktive Last IL ist im Beispiel der 1 mit einer Induktivität L, einem dazu in Serie geschalteten ohmschen Widerstand RL1 und einem zu dieser Serienschaltung parallel geschalteten zweiten Widerstand RL2 als Ersatzschaltbild dargestellt. The inductive load IL is in the example of 1 with an inductance L, an Ohmic resistor RL1 connected in series therewith and a second resistor RL2 connected in parallel with this series connection as an equivalent circuit diagram.

Ein erster Steueranschluss SA1 ist einerseits mit dem Steueranschluss des zweiten Leistungsschaltelements 2 und andererseits über ein UND-Gatter UND mit dem Steueranschluss des ersten MOS-Feldeffekttransistors T1 verbunden. An einem weiteren Eingang des UND-Gatter UND ist der Ausgang eines ODER-Gatters ODER geschaltet, dessen beide Eingänge mit einem zweiten bzw. einem dritten Steueranschluss SA2, SA3 verbunden sind. A first control terminal SA1 is on the one hand connected to the control terminal of the second power switching element 2 and on the other hand via an AND gate AND connected to the control terminal of the first MOS field effect transistor T1. At a further input of the AND gate AND, the output of an OR gate OR is connected, whose two inputs are connected to a second and a third control terminal SA2, SA3.

In erfindungsgemäßer Weise ist zwischen dem ersten Lastanschluss des ersten Leistungsschaltelementes 1, der dem Drainanschluss des ersten MOS-Feldeffekttransistors T1 entspricht und dem Steueranschluss des ersten Leistungsschaltelementes 1, der dem Gateanschluss des ersten MOS-Feldeffekttransistors T1 entspricht, die Serienschaltung aus einer in Sperrrichtung gepolten ersten Zenerdiode ZD1 und einer in Flussrichtung gepolten ersten Diode D1 geschaltet. In the inventive manner is between the first load terminal of the first power switching element 1 which corresponds to the drain terminal of the first MOS field effect transistor T1 and the control terminal of the first power switching element 1 which corresponds to the gate terminal of the first MOS field-effect transistor T1, the series circuit of a reverse-poled first Zener diode ZD1 and a forward-biased first diode D1 connected.

Der Betrieb der Schaltungsanordnung gemäß 1 mit einem ersten Leistungsschaltelement 1 gemäß 2 soll dabei anhand der 4 mittels der dort dargestellten Strom- und Spannungsverläufe an bestimmten Punkten der Schaltungsanordnung erläutert werden.The operation of the circuit according to 1 with a first power switching element 1 according to 2 should be based on the 4 be explained by means of the current and voltage curves shown there at certain points of the circuit arrangement.

Wenn am ersten Signalanschluss SA1 ein Signal mit einem bestimmten Pegel anliegt – beispielsweise ein TTL-Pegel von 5 Volt – wird hierdurch das zweite Leistungsschaltelement 2 eingeschaltet. Wenn zusätzlich an einem der beiden weiteren Signalanschlüsse SA2 oder SA3 ein hoher Pegel anliegt, liegt auch am zweiten Eingang des UND-Gatters UND ein hoher Pegel an, so dass das Signal CMD_HS am Ausgang des UND-Gatters UND einen hohen Pegel aufweist, wie er in der 4 im unteren Diagramm in einem ersten Zeitbereich dargestellt ist. Hierdurch wird das erste Leistungsschaltelement 1, das mit dem ersten MOS-Feldeffekttransistor T1 gebildet ist, ebenfalls eingeschaltet, so dass nun ein Strom aus der ersten Versorgungsspannungsquelle VSQ1 über das erste Leistungsschaltelement 1 in die induktive Last IL fließt, wobei sich ein Stromverlauf gemäß dem oberen Diagramm der 4 ergibt, der den typischen experimentell ansteigenden Stromverlauf bei einer Induktivität zeigt. When a signal having a certain level is applied to the first signal terminal SA1 - for example, a TTL level of 5 volts - this becomes the second power switching element 2 switched on. If in addition to one of the two other signal terminals SA2 or SA3 a high level is applied, is also at the second input of the AND gate AND a high level, so that the signal CMD_HS at the output of the AND gate AND has a high level, as he in the 4 in the lower diagram in a first time range is shown. This will be the first power switching element 1 , which is formed with the first MOS field effect transistor T1, also turned on, so that now a current from the first supply voltage source VSQ1 via the first power switching element 1 flows into the inductive load IL, wherein a current waveform according to the upper diagram of 4 which shows the typical experimentally increasing current profile for an inductance.

Dieser Strom wird gemessen und mit einem ersten Schwellwert verglichen, was in einer nicht dargestellten Steuerschaltung erfolgt, und bei Erreichen dieses Schwellwertes wird durch einen LOW-Pegel an dem zuvor auf HIGH geschalteten Signalanschluss S2 oder S3 das Signal CMD_HS am Ausgang des UND-Gatters UND ebenfalls auf LOW geschaltet, wie es im unteren Diagramm der 4 zu erkennen ist. This current is measured and compared with a first threshold, which takes place in a control circuit, not shown, and upon reaching this threshold, the signal CMD_HS at the output of the AND gate AND by a LOW level at the previously switched to HIGH signal terminal S2 or S3 also switched to LOW, as it is in the lower diagram of the 4 can be seen.

Dadurch wird der erste MOS-Feldeffekttransistor T1 wieder abgeschaltet, wodurch sich das in der induktiven Last IL aufgebaute Magnetfeld abbaut, indem durch eine induzierte Spannung ein Stromfluss hervorgerufen wird, der über die Freilaufdiode FD sowie das zweite Leistungsschaltelement 2 erfolgt. As a result, the first MOS field-effect transistor T1 is switched off again, as a result of which the magnetic field built up in the inductive load IL degrades, as a result of an induced voltage causing a current flow via the freewheeling diode FD and the second power switching element 2 he follows.

Im nun folgenden pulsmodulierten Betrieb, wird in äquidistanten Abständen das Signal am Steuersignaleingang SA2 und SA3 periodisch ein- und wieder ausgeschaltet, wie es im unteren Diagramm der 4 zu erkennen ist, wodurch sich ein Stromverlauf ergibt, wie er im oberen Diagramm der 4 dargestellt ist. Im mittleren Diagramm der 4 ist der Spannungsverlauf am Knotenpunkt INJ_HS dargestellt. In the following pulse-modulated operation, the signal at the control signal input SA2 and SA3 is periodically switched on and off again at equidistant intervals, as in the lower diagram of the 4 can be seen, which results in a current waveform, as in the upper diagram of the 4 is shown. In the middle diagram of the 4 the voltage curve at node INJ_HS is shown.

Wenn die induktive Last IL endgültig abgeschaltet werden soll, wird das Signal am ersten Steueranschluss SA1 auf LOW geschaltet, so dass das zweite Leistungsschaltelement 2 geöffnet und ebenfalls über das UND-Gatter UND das erste Leistungsschaltelement 1 sperrend geschaltet wird. Hierdurch wird wegen der induktiven Last IL, in der wiederum ein magnetisches Feld abgebaut wird, eine negative Spannung am Knoten INJ_HS aufgebaut, die soweit ansteigt, bis die Zenerdiode ZD1 zu leiten beginnt. Das Gate des ersten MOS-Feldeffekttransistors T1 wird über dessen Miller-Kapazität aufgeladen und folglich der erste MOS-Feldeffekttransistor T1 wieder leitend geschaltet. Die Spannung am Knoten INJ_HS wird auf dem für die Leitfähigkeit der Zenerdiode ZD1 erforderlichen hohen Wert festgehalten, wodurch sich die induktive Last IL schnell entladen kann.When the inductive load IL is to be finally turned off, the signal at the first control terminal SA1 is switched to LOW, so that the second power switching element 2 opened and also via the AND gate AND the first power switching element 1 is switched off. As a result, due to the inductive load IL, in which a magnetic field is again reduced, a negative voltage is built up at the node INJ_HS, which increases until the Zener diode ZD1 begins to conduct. The gate of the first MOS field effect transistor T1 is charged via its Miller capacitance, and consequently the first MOS field effect transistor T1 is turned on again. The voltage at node INJ_HS is held at the high value required for the conductivity of Zener diode ZD1, allowing the inductive load IL to discharge quickly.

Wenn die Zenerspannung der ersten Zenerdiode ZD1 beispielsweise 63 Volt beträgt, die Spannung über der dazu in Serie geschalteten ersten Diode D1 0,6 Volt ist, die Millerplateauspannung 3 Volt beträgt und die Spannung der ersten Versorgungsspannungsquelle VSQ1 12 Volt ist, ergibt sich eine notwendige Spannung für ein Wiedereinschalten des ersten MOS-Feldeffekttransistors T1 am Knoten INJ_HS zu 12V – 63V – 0,6 V – 3V = –54,6V, was im mittleren Diagramm der 4 zu erkennen ist.For example, if the zener voltage of the first zener diode ZD1 is 63 volts, the voltage across the first diode D1 connected in series is 0.6 volts, the miller plate voltage is 3 volts, and the voltage of the first supply voltage source VSQ1 is 12 volts, then a necessary voltage results for a reconnection of the first MOS field effect transistor T1 at the node INJ_HS 12V - 63V - 0.6V - 3V = -54.6V, what in the middle diagram of the 4 can be seen.

Es kann also mit nur zwei Leistungsschaltelementen T1, T2 und nur einer Verbindungsleitung zwischen diesen und der induktiven Last IL ein schneller Abbau der in der induktiven Last IL gespeicherten magnetischen Energie erreicht werden.It can thus be achieved with only two power switching elements T1, T2 and only one connecting line between them and the inductive load IL faster degradation of the stored magnetic energy in the inductive load IL.

Die 3 zeigt neben den Schaltungsbestandteilen der erfindungsgemäßen Schaltungsanordnung, wie sie bereits in der 1 dargestellt sind, eine vorteilhafte Ausbildung des zweiten Leistungsschaltelementes 2, das ein sehr schnelles Öffnen des zweiten Leistungsschaltelementes 2 ermöglicht. The 3 shows in addition to the circuit components of the circuit arrangement according to the invention, as already described in the 1 are shown, an advantageous embodiment of the second power switching element 2 that is a very fast opening of the second power switching element 2 allows.

Das zweite Leistungsschaltelement 2 ist dabei mit einem zweiten MOS-Feldeffekttransistor T2 gebildet, dessen mit der Freilaufdiode FD verbundener Anschluss über die Laststrecke eines dritten MOS-Feldeffekttransistors T3 mit seinem Gateanschluss verbunden ist. Der Steueranschluss des dritten MOS-Feldeffekttransistors T3 ist dabei über einen Inverter IV mit dem ersten Steueranschluss SA1 verbunden, so dass der zweite und der dritte MOS-Feldeffekttransistor T2, T3 jeweils gegengleich angesteuert werden. The second power switching element 2 is formed with a second MOS field effect transistor T2, whose connected to the freewheeling diode FD terminal is connected via the load path of a third MOS field effect transistor T3 with its gate. The control terminal of the third MOS field-effect transistor T3 is connected via an inverter IV to the first control terminal SA1, so that the second and the third MOS field-effect transistor T2, T3 are each driven in opposite directions.

Wenn also der zweite MOS-Feldeffekttransistor T2 sperrend angesteuert wird, wird gleichzeitig der dritte MOS-Feldeffekttransistor T3 leitend gesteuert, so dass der zweite MOS-Feldeffekttransistor T2 schnell und sicher sperrt. Thus, when the second MOS field effect transistor T2 is driven in a blocking manner, the third MOS field effect transistor T3 is simultaneously turned on, so that the second MOS field effect transistor T2 blocks quickly and safely.

Sowohl der zweite als auch der dritte MOS-Feldeffekttransistor T2, T3 sind mit ihren Sourceanschlüssen mit der Anode der Freilaufdiode FD verbunden, wodurch deren Substratdioden entgegengesetzt gepolt geschaltet sind wie die Freilaufdiode FD, so dass hierdurch kein leitender Pfad entstehen kann. Both the second and the third MOS field-effect transistor T2, T3 are connected with their sources to the anode of the free-wheeling diode FD, whereby their substrate diodes are connected in the opposite polarity as the free-wheeling diode FD, so that thereby no conductive path can arise.

Der erste Steueranschluss SA1 ist im Ausführungsbeispiel der 3 über eine erste Treiberschaltung 3 und einen Spannungsteiler R3, R4 mit dem Gateanschluss des zweiten MOS-Feldeffekttransistors T2 verbunden. Der Ausgang des Inverters IV ist über eine zweite Treiberschaltung 4 und einen Strombegrenzungswiderstand R2 mit dem Gateanschluss des dritten MOS-Feldeffekttransistors T3 verbunden, wobei dieser Gateanschluss außerdem über einen ersten Widerstand R1 mit dem zweiten Anschluss für ein niederes Potential der ersten Versorgungsspannungsquelle VSQ1 zur sicheren Masseanbindung verbunden ist. The first control terminal SA1 is in the embodiment of 3 via a first driver circuit 3 and a voltage divider R3, R4 connected to the gate terminal of the second MOS field effect transistor T2. The output of the inverter IV is via a second driver circuit 4 and a current limiting resistor R2 connected to the gate terminal of the third MOS field effect transistor T3, said gate terminal being also connected via a first resistor R1 to the second low potential terminal of the first supply voltage source VSQ1 for safe ground connection.

Der Ausgang der zweiten Treiberschaltung 4 ist zum Schutz vor negativen Spannungen über eine zweite Diode D2, die in Sperrrichtung gepolt ist, mit dem zweiten Anschluss für ein niederes Potential GND der ersten Versorgungsspannungsquelle VSQ1 verbunden. Die Gate-Source-Strecke des dritten MOS-Feldeffekttransistors T3 ist ebenfalls über eine zweite Zenerdiode ZD2 zum Schutz vor negativen Spannungen am Gateanschluss des dritten MOS-Feldeffekttransistors T3 überbrückt.The output of the second driver circuit 4 is connected to the second terminal for a low potential GND of the first supply voltage source VSQ1 for protection against negative voltages via a second diode D2, which is reverse-biased. The gate-source path of the third MOS field effect transistor T3 is also bridged by a second Zener diode ZD2 for protection against negative voltages at the gate terminal of the third MOS field effect transistor T3.

Die Treiberschaltungen 3, 4 werden von einer zweiten Versorgungsspannungsquelle VSQ2 versorgt.The driver circuits 3 . 4 are powered by a second supply voltage source VSQ2.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • DE 102014219048 A1 [0002, 0003, 0004] DE 102014219048 A1 [0002, 0003, 0004]
  • DE 102007006179 A1 [0005, 0006, 0007] DE 102007006179 A1 [0005, 0006, 0007]

Claims (7)

Schaltungsanordnung zum Ansteuern einer an einen Lastanschluss (INJ_HS) anschließbaren induktiven Last (IL) mit einem zwischen einem ersten Anschluss (UV) für ein hohes Potential einer ersten Versorgungsspannungsquelle (VSQ1) und dem Lastanschluss (INJ_HS) verschalteten ersten MOS-Feldeffekttransistor (T1), mit einer Serienschaltung aus einer Freilaufdiode (FD) und einem zweiten MOS-Feldeffekttransistor (T2), die zwischen dem Lastanschluss (INJ_HS) und einem zweiten Anschluss (GND) für ein niederes Potential der ersten Versorgungsspannungsquelle (VSQ1) verschaltet ist, wobei die Freilaufdiode (FD) mit ihrer Kathode mit dem Lastanschluss (INJ_HS) verbunden ist, wobei zwischen dem Drain- und dem Gateanschluss des ersten MOS-Feldeffekttransistors (T1) eine Serienschaltung aus zumindest einer in Sperrrichtung gepolten ersten Zenerdiode (ZD1) und einer in Flussrichtung gepolten ersten Diode (D1) verschaltet ist, und wobei ein erster Steuersignalanschluss (SA1) mit dem Gateanschluss des zweiten MOS-Feldeffekttransistors (T2) und über eine UND-Schaltung (UND) mit dem Gateanschluss des ersten MOS-Feldeffekttransistors (T1) verbunden ist. Circuit arrangement for driving an inductive load (IL) which can be connected to a load connection (INJ_HS) with a first MOS field-effect transistor (T1) connected between a first connection (UV) for a high potential of a first supply voltage source (VSQ1) and the load connection (INJ_HS), with a series circuit comprising a freewheeling diode (FD) and a second MOS field-effect transistor (T2), which is connected between the load terminal (INJ_HS) and a second terminal (GND) for a low potential of the first supply voltage source (VSQ1), wherein the free-wheeling diode ( FD) is connected with its cathode to the load terminal (INJ_HS), wherein between the drain and the gate terminal of the first MOS field effect transistor (T1), a series circuit of at least one reversely poled first Zener diode (ZD1) and a directionally poled first diode (D1) is connected, and wherein a first control signal terminal (SA1) is connected to the gate terminal of the second MOS field effect transistor (T2) and via an AND gate (AND) to the gate terminal of the first MOS field effect transistor (T1). Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der zweite MOS-Feldeffekttransistor (T2) einen ersten Laststreckenanschluss und einen zweiten Laststreckenanschluss, der mit dem Anschluss für das niedere Potential (GND) der ersten Versorgungsspannungsquelle (VSQ1) verbunden ist, sowie einen Gateanschluss aufweist, wobei zwischen dem ersten Laststreckenanschluss und dem Gateanschluss die Laststrecke eines dritten MOS-Feldeffekttransistors (T3) verschaltet ist, wobei der erste Steuersignalanschluss (SA1) über eine Inverterschaltung (IV) mit dessen Gateanschluss verbunden ist.Circuit arrangement according to Claim 1, characterized in that the second MOS field-effect transistor (T2) has a first load path connection and a second load connection connection, which is connected to the connection for the low potential (GND) of the first supply voltage source (VSQ1), as well as a gate connection. wherein between the first load path terminal and the gate terminal, the load path of a third MOS field effect transistor (T3) is connected, wherein the first control signal terminal (SA1) via an inverter circuit (IV) is connected to the gate terminal. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass der zweite MOS-Feldeffekttransistor (T2) und der dritte MOS-Feldeffekttransistor (T3) als n-MOS-Feldeffekttransistoren ausgebildet sind, jeweils eine Substratdiode aufweisen und so verschaltet sind, dass die Substratdioden bezogen auf die Freilaufdiode (FD) in umgekehrter Polung verschaltet sind.Circuit arrangement according to claim 2, characterized in that the second MOS field effect transistor (T2) and the third MOS field effect transistor (T3) are formed as n-MOS field effect transistors, each having a substrate diode and are connected so that the substrate diodes relative to the Freewheeling diode (FD) are connected in reverse polarity. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass der erste Steuersignalanschluss (SA1) über eine erste (3) und eine zweite Treiberschaltung (4) mit dem Gateanschluss des zweiten bzw. des dritten MOS-Feldeffekttransistors (T2, T3) verbunden ist.Circuit arrangement according to claim 2 or 3, characterized in that the first control signal terminal (SA1) via a first ( 3 ) and a second driver circuit ( 4 ) is connected to the gate of the second and the third MOS field-effect transistor (T2, T3). Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass der Gateanschluss des dritten MOS-Feldeffekttransistors (T3) über einen ersten Widerstand (R1) mit dem Anschluss für das niedere Potential (GND) der ersten Versorgungsspannungsquelle (VSQ1) und über einen zweiten Widerstand (R2) mit dem Ausgang der zweiten Treiberschaltung (4) verbunden ist.Circuit arrangement according to Claim 4, characterized in that the gate terminal of the third MOS field effect transistor (T3) is connected via a first resistor (R1) to the terminal for the low potential (GND) of the first supply voltage source (VSQ1) and via a second resistor (R2). with the output of the second driver circuit ( 4 ) connected is. Schaltungsanordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass der Ausgang der zweiten Treiberschaltung (4) über eine in Sperrrichtung gepolte zweite Diode (D2) mit dem Anschluss für das niedere Potential (GND) der ersten Versorgungsspannungsquelle (VSQ1) verbunden ist.Circuit arrangement according to Claim 4 or 5, characterized in that the output of the second driver circuit ( 4 ) is connected via a reverse-biased second diode (D2) to the terminal for the low potential (GND) of the first supply voltage source (VSQ1). Schaltungsanordnung nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass der Gateanschluss des dritten MOS-Feldeffekttransistors (T3) über eine in Sperrrichtung gepolte zweite Zenerdiode (ZD2) mit dem ersten Lastanschluss des zweiten MOS-Feldeffekttransistors (T2) verbunden ist.Circuit arrangement according to one of Claims 2 to 6, characterized in that the gate terminal of the third MOS field-effect transistor (T3) is connected to the first load terminal of the second MOS field-effect transistor (T2) via a reverse-poled second Zener diode (ZD2).
DE102016213200.8A 2016-07-18 2016-07-19 Circuit arrangement for driving an inductive load Active DE102016213200B4 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/EP2017/067786 WO2018015282A1 (en) 2016-07-18 2017-07-13 Circuit arrangement for controlling an inductive load
US16/315,180 US10566967B2 (en) 2016-07-18 2017-07-13 Circuit arrangement for driving an inductive load
CN201780044845.2A CN109478454B (en) 2016-07-18 2017-07-13 Circuit arrangement for controlling an inductive load

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16465519 2016-07-18
EP16465519 2016-07-18

Publications (2)

Publication Number Publication Date
DE102016213200A1 true DE102016213200A1 (en) 2018-01-18
DE102016213200B4 DE102016213200B4 (en) 2022-03-24

Family

ID=56801488

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016213200.8A Active DE102016213200B4 (en) 2016-07-18 2016-07-19 Circuit arrangement for driving an inductive load

Country Status (4)

Country Link
US (1) US10566967B2 (en)
CN (1) CN109478454B (en)
DE (1) DE102016213200B4 (en)
WO (1) WO2018015282A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018208722A1 (en) 2018-03-16 2019-03-28 Continental Automotive Gmbh Circuit arrangement for driving an inductive load
DE102020201210A1 (en) * 2019-02-06 2020-08-06 Denso Corporation Fuel injection control device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112165321A (en) * 2020-09-17 2021-01-01 福建升腾资讯有限公司 Square wave current driving circuit for inductive load

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007006179A1 (en) 2007-02-07 2008-08-14 Siemens Ag Circuit arrangement and method for operating an inductive load
DE102014219048A1 (en) 2014-09-22 2016-03-24 Continental Automotive Gmbh Apparatus and method for determining a short circuit across a load

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4658203A (en) * 1984-12-04 1987-04-14 Airborne Electronics, Inc. Voltage clamp circuit for switched inductive loads
JP3123337B2 (en) 1994-03-31 2001-01-09 富士電機株式会社 Gate drive circuit device for voltage-driven semiconductor device
US5939908A (en) * 1996-06-27 1999-08-17 Kelsey-Hayes Company Dual FET driver circuit
US6157095A (en) * 1998-12-04 2000-12-05 Delphi Technologies, Inc. Control circuit for inductive loads
JP2001110632A (en) * 1999-10-08 2001-04-20 Honda Motor Co Ltd Coil drive circuit
GB2368210A (en) 2000-10-21 2002-04-24 Trw Ltd Controllable current decay rate for hydraulic brake system solenoids
JP2009506681A (en) * 2005-08-26 2009-02-12 ボーグワーナー・インコーポレーテッド Rapid turn-off and turn-on of inductive loads and use in vehicle applications
DE102009007790B3 (en) * 2009-02-06 2010-08-12 Continental Automotive Gmbh Driver chip for driving an inductive load
US9887564B2 (en) * 2014-02-13 2018-02-06 Infineon Technologies Austria Ag Switched mode power supply circuit
US9640972B2 (en) 2014-03-26 2017-05-02 Infineon Technologies Ag Controlled switch-off of a power switch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007006179A1 (en) 2007-02-07 2008-08-14 Siemens Ag Circuit arrangement and method for operating an inductive load
DE102014219048A1 (en) 2014-09-22 2016-03-24 Continental Automotive Gmbh Apparatus and method for determining a short circuit across a load

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018208722A1 (en) 2018-03-16 2019-03-28 Continental Automotive Gmbh Circuit arrangement for driving an inductive load
DE102020201210A1 (en) * 2019-02-06 2020-08-06 Denso Corporation Fuel injection control device
DE102020201210B4 (en) * 2019-02-06 2021-02-11 Denso Corporation Fuel injection control device

Also Published As

Publication number Publication date
CN109478454A (en) 2019-03-15
US20190229719A1 (en) 2019-07-25
DE102016213200B4 (en) 2022-03-24
CN109478454B (en) 2020-12-25
US10566967B2 (en) 2020-02-18
WO2018015282A1 (en) 2018-01-25

Similar Documents

Publication Publication Date Title
DE68905360T2 (en) Control circuit for an inductive load.
DE69329791T2 (en) CIRCUIT TO SHUT DOWN AN INDUCTIVE LOAD
DE112009000142T5 (en) Circuit for driving an inductive load
DE102012217925A1 (en) Power semiconductor device drive circuit
DE102015120166B3 (en) Control device for a power semiconductor switch
DE102014108576A1 (en) Driver circuit with Miller-Clamping functionality for power semiconductor switch, power semiconductor switch and inverter bridge
DE2310448A1 (en) METHOD AND DEVICE FOR PROTECTING AN ELECTRONIC SWITCH
EP1902522A1 (en) Circuit arrangement for switching a load
WO2010051836A1 (en) Half-bridge circuit protected against short circuits and having semiconductor switches
DE102016213200B4 (en) Circuit arrangement for driving an inductive load
EP3317967B1 (en) Circuit assembly for driving a transistor
DE10064123B4 (en) Circuit arrangement for driving a semiconductor switching element
EP1063772A1 (en) Half-bridge driver circuit
DE102013219609A1 (en) Method for operating a circuit arrangement for charging and discharging a capacitive actuator
EP0436778A2 (en) Circuit for the protection of a consumer
DE19913465B4 (en) Circuit arrangement for driving a power transistor
EP3023832A1 (en) Pockels cell driver circuit with inductivities
DE10211099B4 (en) Device for controlling an electrical load
DE10120944B4 (en) Control circuit for piezo actuators, in particular piezo valves
DE3536447C2 (en) Short-circuit and overload-proof transistor output stage
DE102018208722A1 (en) Circuit arrangement for driving an inductive load
DE102017208187A1 (en) An electronic module and motor vehicle and method for limiting an input current during a power-on of the module
DE19934559C1 (en) End stage switch for detonator of automobile passenger restraint device has controlled electronic switch element and series blocking diode inserted in each detonation line for detonator
DE19838109A1 (en) Inductive load drive control circuit with semiconductor switch protection function
DE102013222841A1 (en) Current regulator for an inductive load in a vehicle

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: VITESCO TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNER: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE

R016 Response to examination communication
R130 Divisional application to

Ref document number: 102016015986

Country of ref document: DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: SCHAEFFLER TECHNOLOGIES AG & CO. KG, DE

Free format text: FORMER OWNER: VITESCO TECHNOLOGIES GMBH, 30165 HANNOVER, DE

Owner name: VITESCO TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNER: VITESCO TECHNOLOGIES GMBH, 30165 HANNOVER, DE

R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: SCHAEFFLER TECHNOLOGIES AG & CO. KG, DE

Free format text: FORMER OWNER: VITESCO TECHNOLOGIES GMBH, 93055 REGENSBURG, DE