DE102016208655A1

DE102016208655A1 - microcontroller

Info

Publication number: DE102016208655A1
Application number: DE102016208655.3A
Authority: DE
Inventors: Axel Aue; Bernd Illg; Frank Eiben
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2016-05-19
Filing date: 2016-05-19
Publication date: 2017-11-23

Abstract

Mikrocontroller (60), gekennzeichnet durch folgende Merkmale: – der Mikrocontroller (60) umfasst einen Hauptprozessor (28), einen internen Bus (27) und einen Zeitgeberbaustein (24), – der Hauptprozessor (28) und der Zeitgeberbaustein (24) sind an den Bus (27) angeschlossen, – der Zeitgeberbaustein (24) umfasst eine Recheneinheit (14) und – die Recheneinheit (14) ist als Busmaster des Busses (27) eingerichtet.Microcontroller (60), characterized by the following features: - the microcontroller (60) comprises a main processor (28), an internal bus (27) and a timer module (24), - the main processor (28) and the timer module (24) are on the bus (27) connected, - the timer module (24) comprises a computing unit (14) and - the arithmetic unit (14) is set up as a bus master of the bus (27).

Description

Die vorliegende Erfindung betrifft einen Mikrocontroller.The present invention relates to a microcontroller.

Stand der TechnikState of the art

In der Digitaltechnik und insbesondere elektrischen Automatisierungstechnik und Fahrzeugelektronik werden integrierte Schaltkreise, die einen Hauptprozessor (central processing unit, CPU) mit unterschiedlichsten Peripheriefunktionen vereinen, zusammenfassend als Mikrocontroller (μController, μC, MCU) bezeichnet. Gattungsmäßige Mikrocontroller umfassen in der Regel einen teilweise oder vollständig auf demselben Mikrochip integrierten Arbeits- und Programmspeicher und sind dem Fachmann in diesem Fall auch als System-on-a-Chip (SoC) vertraut. Mikrocontroller nach dem Stand der Technik erfüllen mitunter komplexe Peripheriefunktionen und weisen teils programmierbare digitale, analoge oder hybride Funktionsblöcke auf, welche die bei einem klassischen Mikroprozessor als Unterstützungs- und Peripheriebausteine realisierten Komponenten wie Takterzeugung, Interrupt-Controller, Schnittstellenbausteine, Speichercontroller und insbesondere Zeitgeber in den Chip selbst integriert werden.In digital technology and in particular electrical automation technology and vehicle electronics, integrated circuits which combine a main processor (CPU) with a wide variety of peripheral functions are collectively referred to as microcontrollers (μ controllers, μC, MCU). Generic microcontrollers typically include a work and program memory partially or fully integrated on the same microchip, and in this case will be familiar to those skilled in the art as system-on-a-chip (SoC). Microcontrollers according to the prior art sometimes meet complex peripheral functions and have partly programmable digital, analog or hybrid function blocks, which realized in a classic microprocessor as support and peripheral components components such as clock generation, interrupt controller, interface modules, memory controller and in particular timer in the Chip itself be integrated.

Der Begriff „Zeitgeber” ist in diesem Zusammenhang in einem engeren, dem Sprachgebrauch der technischen Informatik und Elektronik entsprechenden Wortsinn zu verstehen und bezeichnet einen Steuerbaustein, der zur Realisierung unterschiedlichster zeitbezogener Funktionen eingerichtet ist. Ein gattungsmäßiger Zeitgeber-Baustein (generic timer module, GTM) verwaltet einen oder mehrere unterschiedliche Timer, die unabhängig voneinander betrieben und beispielsweise im Rahmen von Impulsgeneratoren, Taktgebern, zur Zeitmessung oder als Referenzzeitgeber für Ereigniszähler eingesetzt werden können.The term "timer" in this context is to be understood in a narrow sense of the word, corresponding to the usage of technical computer science and electronics, and designates a control module which is set up to realize a wide variety of time-related functions. A generic timer module (GTM) manages one or more different timers, which can be operated independently of each other and used, for example, in the context of pulse generators, clocks, for timing or as a reference timer for event counter.

DE 10 2010 003 521 offenbart exemplarisch eine Schaltungsanordnung für ein datenverarbeitendes System zur Verarbeitung von Daten in einer Mehrzahl von Modulen, wobei die Schaltungsanordnung dazu konfiguriert ist, jedem der Mehrzahl der Module mindestens einen Takt, eine Zeitbasis und eine Basis mindestens einer weiteren physikalischen Größe zur Verfügung zu stellen, die Schaltungsanordnung ferner eine zentrale Routing-Einheit umfasst, an welche die Mehrzahl der Module angekoppelt ist und über welche die Mehrzahl der Module untereinander Daten, die auf der Zeitbasis und/oder der Basis der anderen physikalischen Größe basieren, periodisch austauschen können, und jedes der Mehrzahl der Module dazu konfiguriert ist, eigenständig und parallel zu anderen Modulen der Mehrzahl der Module Daten zu verarbeiten. Ferner offenbart DE 10 2010 003 521 ein entsprechendes Verfahren. DE 10 2010 003 521 discloses exemplary circuitry for a data processing system for processing data in a plurality of modules, wherein the circuitry is configured to provide each of the plurality of modules at least one clock, a time base, and a base of at least one other physical quantity Circuitry further comprises a central routing unit to which the plurality of modules is coupled and via which the plurality of modules can periodically exchange data based on the time base and / or the basis of the other physical quantity, and each of the plurality the module is configured to independently process data in parallel with other modules of the plurality of modules. Further disclosed DE 10 2010 003 521 a corresponding procedure.

In DE 10 2009 047 121 werden ein Verfahren zum Erzeugen mindestens einer Folge von Signalpegeln an wenigstens einem Ausgang einer elektronischen Schaltung und eine elektronische Einheit zur Durchführung des Verfahrens vorgestellt. Das Verfahren sieht vor, dass die mindestens eine Folge in Abschnitte unterteilt wird, die eine zeitliche Abfolge der Signalpegel in einer Ablaufvorschrift wiedergeben und die Folge auf Grundlage der Ablaufvorschrift von einem Modul verarbeitet wird.In DE 10 2009 047 121 For example, a method for generating at least one sequence of signal levels at at least one output of an electronic circuit and an electronic unit for carrying out the method are presented. The method provides that the at least one sequence is subdivided into sections which reproduce a chronological sequence of the signal levels in a sequence instruction and the sequence is processed by a module on the basis of the procedure.

Offenbarung der ErfindungDisclosure of the invention

Die Erfindung stellt einen Mikrocontroller gemäß dem unabhängigen Anspruch bereit.The invention provides a microcontroller according to the independent claim.

Dem erfindungsgemäßen Ansatz liegt die Erkenntnis zugrunde, dass echtzeitkritische Aufgaben einer Betriebssoftware typischerweise in Mikrocontrollern mit GTM implementiert werden. Letzterer umfasst hierzu mitunter – gleichsam als Recheneinheit mit reduziertem Befehlssatz (reduced instruction set computer, RISC) – ein mehrkanalfähiges Mikroprogrammsteuerwerk (multi-channel sequencer, MCS), dessen nebenläufig arbeitende Prozessorkerne selbständig Mikroprogramme auszuführen vermögen, ohne den Hauptprozessor zu belasten.The approach according to the invention is based on the recognition that real-time-critical tasks of operating software are typically implemented in microcontrollers with GTM. For this purpose, the latter sometimes includes - as a reduced instruction set computer (RISC) - a multi-channel microprogram control unit (MCS) whose cocurrently operating processor cores are capable of executing microprograms independently without burdening the main processor.

Vorgeschlagen wird daher, den MCS als Busmaster im System zu implementieren, um damit beispielsweise auf über einen internen Systembus des Mikrocontrollers zugänglichen Direktzugriffsspeicher (random access memory, RAM) und Register zugreifen zu können.It is therefore proposed to implement the MCS as a bus master in the system in order to be able to access, for example, random access memory (RAM) and registers accessible via an internal system bus of the microcontroller.

Ein Vorzug dieser Lösung liegt im Entfallen der Notwendigkeit etwaiger Hardwareerweiterungen. So können Funktionen, die in herkömmlichen Mikrocontrollern beispielsweise der Anwendung einer seriellen Peripherieschnittstelle (serial peripheral interface, SPI) bedürften, stattdessen in Gestalt geeigneter Software umgesetzt werden. Auch im Falle einer Implementierung von Speicherdirektzugriffen (direct memory access, DMA) des MCS über eine Busanforderung (bus request) an den Hauptprozessor können erfindungsgemäß Verzögerungszeiten verkürzt und die Datenrate erhöht werden.An advantage of this solution is the elimination of the need for any hardware enhancements. For example, functions that would require the use of a serial peripheral interface (SPI) in conventional microcontrollers, for example, can instead be implemented in the form of suitable software. In the case of an implementation of direct memory access (DMA) of the MCS via a bus request to the main processor, delay times can be shortened according to the invention and the data rate can be increased.

Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im unabhängigen Anspruch angegebenen Grundgedankens möglich.The measures listed in the dependent claims advantageous refinements and improvements of the independent claim basic idea are possible.

Kurze Beschreibung der ZeichnungShort description of the drawing

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Die einzige Figur zeigt hierzu das stark vereinfachte Blockschaltbild eines Mikrocontrollers unter Hervorhebung seines Zeitgeberbausteins.Embodiments of the invention are illustrated in the drawings and explained in more detail in the following description. The sole figure shows this the much simplified block diagram of a Microcontroller emphasizing its timer module.

Ausführungsformen der ErfindungEmbodiments of the invention

Die Figur stellt eine Ausführungsform eines erfindungsgemäß vorgeschlagenen Mikrocontrollers 60 mit einem Zeitgeberbaustein 24 vor. Der Zeitgeberbaustein 24 umfasst dabei eine Mehrzahl von im Folgenden näher erläuterten Modulen. Der Zeitgeberbaustein 24 umfasst eine zentrale Routing-Einheit 10, welche auch als ARU (Advanced Routing Unit) bezeichnet wird. Ferner umfasst der Zeitgeberbaustein 24 ein Eingabemodul 11, auch bezeichnet als TIM (Timer Input Module), ein Ausgabemodul 12, auch bezeichnet als ATOM (ARU Connected Timer Output Module), eine Recheneinheit 14, wie beispielsweise im hier dargestellten Fall ein MCS (Multi Channel Sequencer) und eine Mehrzahl von Speichermodulen 30, wie beispielsweise FIFO (First In, First Out), F2A und AFD. All diese Module sind an die zentrale Routing-Einheit 10 angeschlossen, was jeweils durch einen dicken Doppelpfeil bzw. einen dicken Pfeil in Richtung Routing-Einheit 10 kenntlich gemacht ist.The figure shows an embodiment of a microcontroller proposed according to the invention 60 with a timer module 24 in front. The timer block 24 includes a plurality of modules explained in more detail below. The timer block 24 includes a central routing unit 10 , which is also referred to as ARU (Advanced Routing Unit). Furthermore, the timer module comprises 24 an input module 11 , also referred to as TIM (Timer Input Module), an output module 12 , also referred to as ATOM (ARU Connected Timer Output Module), a computing unit 14 , such as in the case shown here an MCS (Multi Channel Sequencer) and a plurality of memory modules 30 such as FIFO (First In, First Out), F2A and AFD. All these modules are connected to the central routing unit 10 connected, each by a thick double arrow or a thick arrow towards the routing unit 10 indicated.

Im Eingabemodul 11 werden eingehende Signale 50_3 mit Zeit- und anderen physikalischen Informationen verknüpft und nach einer Verarbeitung und gegebenenfalls Zwischenspeicherung in einer der hier dargestellten Ausgabeeinheiten 12 oder 13 zur Generierung von Ausgangssignalen 50_2 bzw. 50_3 benutzt. Dabei handelt es sich bei der Ausgabeeinheit 12 um eine an die zentrale Routing-Einheit 10 angeschlossene Ausgabeeinheit, hier auch als ATOM („ARU Connected Timer Output Module”) bezeichnet wird, während die Ausgabeeinheit 13 eine von der Routing-Einheit 10 unabhängige Ausgabeeinheit bzw. ein Ausgabemodul darstellt.In the input module 11 become incoming signals 50_3 associated with time and other physical information and after processing and optionally caching in one of the output units shown here 12 or 13 for the generation of output signals 50_2 respectively. 50_3 used. This is the output unit 12 one to the central routing unit 10 connected output unit, also referred to herein as ATOM ("ARU Connected Timer Output Module"), while the output unit 13 one from the routing unit 10 independent output unit or an output module represents.

Die genannte andere physikalische Größe ist beispielsweise ein Winkel eines Motors, kann aber auch jede andere physikalische Größe repräsentieren, wie beispielsweise Masse, Temperatur, Pegelstand einer Flüssigkeit, Phasenlage einer Schwingung, eine Anzahl von Ereignissen (Kanten) oder eine Periodendauer bzw. Zeitdauer eines Signals.The said other physical quantity is, for example, an angle of a motor, but may also represent any other physical quantity, such as mass, temperature, level of a liquid, phase of a vibration, a number of events (edges) or a period or duration of a signal ,

Der hier dargestellte Zeitgeberbaustein 24 umfasst ferner eine Einheit zur Taktaufbereitung 15, welche auch als CMU (Clock Management Unit) bezeichnet werden kann. Die Einheit 15 stellt konfigurierbare Takte zur Verfügung. Ferner umfasst der Zeitgeberbaustein 24 eine Zeitbasis-Einheit 16 mit sowohl zeit- als auch positionsbezogenen Zählern. Die Zeitbasis-Einheit wird auch als TBU (Time Base Unit) bezeichnet und stellt aktuelle Zeit- und Positionsinformationen wie beispielsweise eine Winkelinformation zur Verfügung. Die genannten einzelnen Module, nämlich das Eingabemodul 11, das Ausgabemodul 12 und die Recheneinheit 14 werden durch die dargestellte Verknüpfung mit den Takten und Zeitbasen, die durch die Einheit zur Taktaufbereitung 15 bzw. die Zeitbasiseinheit 16 zur Verfügung gestellt werden, versorgt. Die einzelnen Module tauschen über die zentrale Routing-Einheit 10 Daten untereinander aus. In den einzelnen Modulen liegen ferner sogenannte Komparatoren vor, die dazu genutzt werden können, lokal in den einzelnen Modulen die ankommenden Daten gegenüber einer aktuellen Zeit und/oder Position abzugleichen, was letztlich zum Treffen von Entscheidungen und Signalisierung der getroffenen Entscheidung führt, wie beispielsweise dem Schalten eines Ausgangssignals.The timer module shown here 24 further comprises a unit for clock conditioning 15 , which can also be referred to as CMU (Clock Management Unit). The unit 15 provides configurable clocks. Furthermore, the timer module comprises 24 a time base unit 16 with both time and position related counters. The time base unit is also referred to as TBU (Time Base Unit) and provides current time and position information such as angle information available. The mentioned individual modules, namely the input module 11 , the output module 12 and the arithmetic unit 14 are represented by the link shown with the clocks and time bases provided by the clock conditioning unit 15 or the time base unit 16 be provided. The individual modules exchange via the central routing unit 10 Data among each other. In the individual modules are also so-called comparators, which can be used to locally in the individual modules to match the incoming data against a current time and / or position, which ultimately leads to making decisions and signaling the decision taken, such as the Switching an output signal.

Der dargestellte Zeitgeberbaustein 24 umfasst ferner eine Verzweigungseinheit 17, auch bezeichnet als BRC (Broadcast Unit), die es ermöglicht, dass bei einem Routen von Daten mittels der zentralen Routing-Einheit 10 die Daten einer Quelle auch mehreren Datensenken in einem oder verschiedenen Modulen zur Verfügung gestellt werden können, da in der Regel ein Blockieren des Lesens der Daten vorgesehen ist, das nur das einmalige Lesen eines Datums von einer Quelle erlaubt.The illustrated timer module 24 further comprises a branching unit 17 , also referred to as BRC (Broadcast Unit), which enables it to route data through the central routing unit 10 the data of one source can also be made available to several data sinks in one or several modules, since it is generally intended to block the reading of the data, which only permits the single reading of a datum from a source.

Der dargestellte Zeitgeberbaustein 24 umfasst ferner eine sogenannte DPLL(Digital Phase Locked Loop)-Einheit 18, welche aus positionsbezogenen Eingangssignalen Impulse erzeugen kann, die feiner unterteilte Positionsinformationen in der Zeitbasis-Einheit 16 ermöglichen. Damit kann beispielsweise eine Winkeluhr eine feinere Auflösung eines Drehwinkels anzeigen, als entsprechende Eingangssignale vorgeben. Darüber hinaus sind in der DPLL-Einheit 18 Informationen über Geschwindigkeit oder Drehzahl verfügbar und es können Voraussagen getroffen werden, wann eine vorgegebene Position auch unter Einbeziehung eines Zeitvorlaufs erreicht sein wird. Einbeziehung eines zeitlichen Vorlaufs bedeutet dabei beispielsweise eine Berücksichtigung der Trägheit eines Ansteuermoduls. Eingangssignale 50_4 für die DPLL-Einheit 18 werden in der Regel über die Eingangseinheit 26 geführt, wobei dies ohne Einbindung der zentralen Routing-Einheit 10 erfolgt. Ferner kann vorgesehen sein, dass ein im Zeitgeberbaustein 24 vorgesehenes MAP-Modul 19 (Input Mapping Module) die über die Eingangseinheit 26 eingegangenen Eingangssignale kombiniert oder selektiert, bevor diese der DPLL-Einheit 18 zugeführt werden. Es ist auch möglich, dass die Zeitgeberbaustein 24 ein SPE-Modul 20 (Sensor Pattern Evaluation) vorsieht, um darin die Eingangssignale für die DPLL-Einheit 18 beispielsweise für eine Ansteuerung von Elektromotoren (PMSM, permanent magnet synchronous motor) geeignet zu kombinieren. Dazu ist es beispielsweise üblich, dass ein PMSM über 3 Sensoren verfügt, die so angeordnet sind, dass die Polwechsel an diesen Sensoren immer nur bei verschiedenen Winkel-Stellungen des Motors auftreten und dadurch nie zeitgleich erfolgen können. Damit ist es möglich, dass der zwischen zwei Polwechseln absolvierte Winkel bekannt ist. Ist die Anordnung der Sensoren beispielsweise so gestaltet, dass zwischen zwei Polwechseln an den Sensoren der Motor immer einen gleichen Winkel dreht, und bei jedem Polwechsel der entsprechende Sensor sein Ausgangssignal ändert, so kann man die drei Sensorsignale mittels Antivalenzverknüpfung (XOR) zu einem Signal kombinieren. Jede Änderung des kombinierten Signals zeigt dann den zurückgelegten Winkel des Motors seit der letzten Änderung an. Ferner kann der Zeitgeberbaustein 24 ein CMP-Modul 21 vorsehen, mit dessen Hilfe Ausgangssignale bitweise miteinander verglichen werden. Eine ferner in der hier dargestellten Schaltungsanordnung vorgesehene Monitor-Einheit 22 ermöglicht dem Hauptprozessor (28) eine einfache Überwachung von zentralen Signalen für beispielsweise sicherheitskritische Anwendungen.The illustrated timer module 24 further comprises a so-called DPLL (Digital Phase Locked Loop) unit 18 , which can generate pulses from position-related input signals, the finely divided position information in the time base unit 16 enable. Thus, for example, an angle clock display a finer resolution of a rotation angle than pretend corresponding input signals. In addition, in the DPLL unit 18 Speed or speed information is available and predictions can be made as to when a given position will be reached including a lead time. Including a time lead in this case means, for example, a consideration of the inertia of a control module. input signals 50_4 for the DPLL unit 18 are usually about the input unit 26 this being done without involving the central routing unit 10 he follows. Furthermore, it can be provided that a in the timer module 24 provided MAP module 19 (Input Mapping Module) via the input unit 26 input signals combined or selected before that of the DPLL unit 18 be supplied. It is also possible that the timer module 24 an SPE module 20 (Sensor Pattern Evaluation) to provide input to the DPLL unit 18 For example, for a control of electric motors (PMSM, permanent magnet synchronous motor) suitable to combine. For this it is common, for example, that a PMSM has 3 sensors, which are arranged so that the pole changes on these sensors occur only at different angular positions of the engine and can never be done at the same time. This makes it possible that the completed between two pole changes angle is known. If the arrangement of the sensors is designed, for example, such that the motor always rotates at the same angle between two pole changes on the sensors, and the corresponding sensor changes its output signal with each pole change, then the three sensor signals can be combined to form a signal by means of an antivalence combination (XOR) , Each change in the combined signal then indicates the angle traveled by the motor since the last change. Furthermore, the timer module 24 a CMP module 21 provide, by means of which output signals are compared bit by bit. A further provided in the circuit arrangement shown here monitor unit 22 allows the main processor ( 28 ) Simple monitoring of central signals for example safety-critical applications.

Ein Interrupt-Konzentrator ICM 23 (Interrupt Concentrator Module) erlaubt es, von den Einzelmodulen erzeugte Interrupts (IRQ), die jeweils durch ein pfeilförmiges Symbol 38 kenntlich gemacht sind, zu Gruppen zusammenzufassen und dann gebündelt an eine externe CPU weiterzuleiten. Das hat den Vorteil, dass die CPU nicht so viele Interrupts behandeln muss.An interrupt concentrator ICM 23 (Interrupt Concentrator Module) allows, generated by the individual modules interrupts (IRQ), each with an arrow-shaped symbol 38 are identified, grouped together and then routed to an external CPU. This has the advantage that the CPU does not have to handle so many interrupts.

Die ARU 10 kann durch ihre eigenständige Bearbeitung bewirken, dass nur wenige oder keine Interrupts erzeugt werden müssen, wenn eine Quelle Daten bereitstellt.The ARU 10 Its self-processing can cause few or no interrupts to be generated when a source provides data.

Ferner ist in der hier dargestellten Zeitgeberbaustein 24 eine Busschnittstelle 25 vorgesehen, über welche alle Module der Zeitgeberbaustein 24 mittels ihrer jeweiligen eigenen Schnittstellen AEI (Handshake-Interface), generell mit Bezugszeichen 40 bezeichnet, vom Hauptprozessor 28 konfiguriert werden können. Über die Busschnittstelle 25 können auch Daten ausgetauscht werden. Für die nicht an die Routing-Einheit 10 angeschlossene Ausgabe-Einheit 13 (TOM) werden beispielsweise mittels der Busschnittstelle 25 die entsprechenden Ausgänge des Ausgabemoduls 13 für periodische Abläufe konfiguriert.Furthermore, in the timer module shown here 24 a bus interface 25 provided, over which all modules of the timer module 24 by means of their respective own interfaces AEI (handshake interface), generally with reference numerals 40 designated, from the main processor 28 can be configured. Via the bus interface 25 Data can also be exchanged. For not to the routing unit 10 connected output unit 13 (TOM), for example, by means of the bus interface 25 the corresponding outputs of the output module 13 configured for periodic processes.

Der Hauptprozessor 28 und der Zeitgeberbaustein sind hierzu an einen gemeinsamen Bus 27 angeschlossen. Je nach Bedarf gibt der Hauptprozessor 28 zeitweilig die Kontrolle über den Bus 27 an die Recheneinheit 14 ab, welche in dieser Phase als sogenannter Busmaster fungiert. Eine derartige Rechnerarchitektur ist dem Fachmann entsprechend unter der Bezeichnung „Busmastering” vertraut. Die erfindungsgemäß eingerichtete Recheneinheit 14 adressiert auf diese Weise selbständig die über den Bus 27 zugänglichen Register, Direktzugriffsspeicher 29 und I/O-Bereiche des Mikrocontrollers 60 zum Zweck des Datentransfers.The main processor 28 and the timer module are for this purpose to a common bus 27 connected. As needed, the main processor gives 28 temporarily take control of the bus 27 to the arithmetic unit 14 which functions as a so-called bus master in this phase. Such a computer architecture is familiar to the person skilled in the art under the name "bus mastering". The inventively arranged arithmetic unit 14 in this way independently addresses the ones via the bus 27 accessible registers, random access memory 29 and I / O areas of the microcontroller 60 for the purpose of data transfer.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

DE 102010003521 [0004, 0004]
DE 102009047121 [0005]

Claims

Microcontroller ( 60 ), characterized by the following features: - the microcontroller ( 60 ) comprises a main processor ( 28 ), an internal bus ( 27 ) and a timer module ( 24 ), - the main processor ( 28 ) and the timer module ( 24 ) are on the bus ( 27 ), - the timer module ( 24 ) comprises a computing unit ( 14 ) and - the arithmetic unit ( 14 ) is the bus master of the bus ( 27 ) set up.

Microcontroller ( 60 ) according to claim 1, characterized by the following feature: - the microcontroller ( 60 ) also includes one over the bus ( 27 ) accessible random access memory ( 29 ).

Microcontroller ( 60 ) according to claim 1 or 2, characterized by the following feature: - the microcontroller ( 60 ) further comprises via the bus ( 27 ) accessible registers.

Microcontroller ( 60 ) according to one of claims 1 to 3, characterized by the following features: - the timer module ( 24 ) further comprises a central routing unit ( 10 ) and several modules ( 11 . 12 . 14 . 18 ), - the modules ( 11 . 12 . 14 . 18 ) comprise the arithmetic unit ( 14 ) and - the modules ( 11 . 12 . 14 . 18 ) are signal-wise by the routing unit ( 10 ) connected.

Microcontroller ( 60 ) according to claim 4, characterized by the following features: - the modules ( 11 . 12 . 14 . 18 ) further comprise an input module ( 11 ) and - the modules ( 11 . 12 . 14 . 18 ) further comprise an output module ( 12 ).

Microcontroller ( 60 ) according to claim 4 or 5, characterized by the following feature: - the timer module ( 24 ) is set up, the modules ( 11 . 12 . 14 . 18 ) to provide at least one clock, a time base, and a base of at least one other physical quantity.

Microcontroller ( 60 ) according to claim 6, characterized by the following features: - the timer module ( 24 ) further comprises a conditioning unit ( 15 ) and a time base unit ( 16 ), - the processing unit ( 15 ) is set up to prepare the clock and - the time base unit ( 16 ) is set up to provide up-to-date time and position information.

Microcontroller ( 60 ) according to claim 7, characterized by the following feature: - the time base unit ( 16 ) includes time and position related counters and - the time base unit ( 16 ) is arranged to count pulses and thereby provide an angular basis as the basis of the other physical quantity.

Microcontroller ( 60 ) according to claim 8, characterized by the following features: - the timer module ( 24 ) is further arranged to determine the base of the other physical quantity by means of temporally successive input signal values of an input signal, by determining a time interval up to a next expected input signal value of the input signal from the sequence of successive input signal values, distributing a predetermined number of the pulses to the time interval and when counting the pulses, values of the other physical quantity are determined and provided as a basis.

Microcontroller ( 60 ) according to claim 8, characterized by the following features: - the modules further comprise a DPLL unit ( 18 ) and - the DPLL unit ( 18 ) is arranged to determine the time interval up to a next expected input signal value of the input signal and to distribute the predetermined number of pulses uniformly over the time interval.

Microcontroller ( 60 ) according to one of claims 1 to 10, characterized by the following feature: - extensions of functions of computer circuits, in particular SPI, by a shift of the function in software and execution by the arithmetic unit ( 14 ).