DE102016206769B3 - Method for structure-dependent filling of depressions - Google Patents
Method for structure-dependent filling of depressions Download PDFInfo
- Publication number
- DE102016206769B3 DE102016206769B3 DE102016206769.9A DE102016206769A DE102016206769B3 DE 102016206769 B3 DE102016206769 B3 DE 102016206769B3 DE 102016206769 A DE102016206769 A DE 102016206769A DE 102016206769 B3 DE102016206769 B3 DE 102016206769B3
- Authority
- DE
- Germany
- Prior art keywords
- layer
- filling
- filling layer
- depressions
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Die vorliegende Erfindung betrifft ein Verfahren zum strukturabhängigen Füllen von Vertiefungen (1, 2, 3) in einem dielektrischen Substrat, bei dem in einem Schritt mindestens zwei Vertiefungen unterschiedlicher Breite oder unterschiedlichen Durchmessers (1, 2, 3) in das Substrat eingebracht werden. Danach wird eine erste Füllschicht (5) eines ersten Werkstoffs auf die erste Schicht (4), Wandungen der Vertiefungen (1, 2, 3) und Stege aufgebracht, wobei eine Dicke (dFilm) der aufgebrachten ersten Füllschicht (5) mindestens einer halben Breite derjenigen der Vertiefungen (1) entspricht, die die kleinste Breite oder den kleinsten Durchmesser (ITrench1) aufweist, so dass diese Vertiefung (1) durch die erste Füllschicht (5) vollständig gefüllt wird. Anschließend wird eine zweite Füllschicht (6) aus einem zweiten Werkstoff aufgebracht, so dass alle Vertiefungen (1, 2, 3) gefüllt sind und eine Substratoberfläche (7) mit dem zweiten Werkstoff bedeckt ist. Abschließend werden in Schritt v) durch chemisch-mechanisches Planarisieren der erste Werkstoff und der zweite Werkstoff von der Substratoberfläche (7) entfernt, bis die Substratoberfläche (7) freigelegt worden ist.The present invention relates to a method for the structure-dependent filling of depressions (1, 2, 3) in a dielectric substrate, in which at least two depressions of different widths or different diameters (1, 2, 3) are introduced into the substrate in one step. Thereafter, a first filling layer (5) of a first material is applied to the first layer (4), walls of the recesses (1, 2, 3) and webs, wherein a thickness (d film) of the applied first filling layer (5) at least half a width corresponds to that of the recesses (1) having the smallest width or the smallest diameter (ITrench1), so that this recess (1) is completely filled by the first filling layer (5). Subsequently, a second filling layer (6) made of a second material is applied, so that all recesses (1, 2, 3) are filled and a substrate surface (7) is covered with the second material. Finally, in step v), the first material and the second material are removed from the substrate surface (7) by chemical-mechanical planarization until the substrate surface (7) has been exposed.
Description
Die vorliegende Erfindung betrifft ein Verfahren zum strukturabhängigen Füllen von Vertiefungen in einem dielektrischen Substrat.The present invention relates to a method for structure-dependent filling of depressions in a dielectric substrate.
Beim Herstellen von integrierten Schaltkreisen (IC) müssen Substrate strukturiert und mit Leiterbahnen versehen werden. Ein gängiger Prozess zum Erzeugen von Leiterbahnebenen und vertikalen Zwischenverbindungen, die auch als vertikale Durchkontaktierungen oder ”Vias” (vertical interconnect access) bezeichnet werden, ist das sogenannte Dual-Damascene-Verfahren. Diesem Verfahren sind jedoch zusehends technologische Grenzen gesetzt und die stetig steigenden Anforderungen hinsichtlich ultradünner und gleichzeitig konformer, geschlossener Barriere-, Haft- und Keimschichten können nur mit sehr hohem Aufwand erfüllt werden. Mit dem Dual-Damascene-Prozess ist daher eine Realisierung unterschiedlicher Leitfähigkeiten innerhalb einer Leitungsebene nur beschränkt möglich.In the manufacture of integrated circuits (IC) substrates must be structured and provided with tracks. A common process for creating printed circuit traces and vertical interconnects, also referred to as vertical vias or "vias" (vertical interconnect access), is the so-called dual damascene method. However, this method is increasingly technological limits set and the ever-increasing demands for ultra-thin and at the same time compliant, closed barrier, adhesion and germ layers can be met only with great effort. With the dual damascene process, therefore, a realization of different conductivities within a management level is only possible to a limited extent.
Bei aktuellen Strukturgrößen bis 28 nm ist eine strukturselektive Anpassung eines Material- bzw. Werkstoffeinsatzes zur Bereitstellung unterschiedlicher Leitfähigkeiten sowie eine Verbesserung der Elektromigrationsbeständigkeit in einer Leitungsebene noch nicht nötig. Diese Anforderung entwickelt sich jedoch bei immer kleiner werdenden Technologieknoten, um z. B. verschiedene Leitfähigkeiten zu realisieren.With current structure sizes up to 28 nm, a structure-selective adaptation of a material or material used to provide different conductivities and an improvement in the electromigration resistance in a management level is not yet necessary. However, this requirement is developing at ever smaller technology nodes to z. B. to realize different conductivities.
Bei einem konventionellen Prozessfluss, d. h. beim Dual-Damascene-Prozess, ergeben sich folgende Lösungsmöglichkeiten, bei denen jeweils Kompromisse eingegangen werden müssen:
- a) Unterschiedliche Leitfähigkeiten können durch das Layout künstlich erzeugt werden. Hohe Leitfähigkeiten können über entsprechend breite Leiterbahnen realisiert werden. Dies führt aber zu einem Platzproblem bei kleinen Technologieknoten.
- b) Je nach Layout kann eine Leiterbahn künstlich verlängert werden. Dies führt zu einem Platzproblem bei kleinen Technologieknoten.
- c) Bei kleinen Strukturen können andere Materialien bzw. Werkstoffe mit anderen Eigenschaften genutzt werden. Dies hat aber den Nachteil, dass die gleichen Eigenschaften nicht optimal für große Strukturbreiten sind.
- a) Different conductivities can be artificially generated by the layout. High conductivities can be realized via correspondingly wide strip conductors. However, this leads to a space problem with small technology nodes.
- b) Depending on the layout, a trace can be artificially extended. This leads to a space problem with small technology nodes.
- c) For small structures, other materials or materials with different properties can be used. However, this has the disadvantage that the same properties are not optimal for large feature sizes.
Beispielsweise offenbart die Druckschrift
Aus der Druckschrift
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum strukturabhängigen Füllen von Vertiefungen vorzuschlagen, das die genannten Nachteile vermeidet, mit dem also mit möglichst wenigen Prozessschritten Leiterbahnen unterschiedlicher Leitfähigkeiten in einem Substrat herstellbar sind.The present invention is therefore based on the object to propose a method for the structure-dependent filling of wells, which avoids the disadvantages mentioned, with which so conductor tracks of different conductivities in a substrate can be produced with as few process steps.
Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren nach Anspruch 1. Vorteilhafte Ausgestaltungen und Weiterbildungen sind in den abhängigen Ansprüchen beschrieben.This object is achieved by a method according to
Bei einem Verfahren zum strukturabhängigen Füllen von Vertiefungen in einem dielektrischen Substrat werden in einem Schritt mindestens zwei Vertiefungen unterschiedlicher Breite oder unterschiedlichen Durchmessers in das Substrat eingebracht. Im nachfolgenden Schritt wird eine erste Füllschicht aus einem ersten Werkstoff auf Böden, Wandungen der Vertiefungen und Stege (die sich beispielsweise zwischen den Vertiefungen befinden) aufgebracht. Eine Dicke dieser ersten Füllschicht entspricht mindestens einer halben Breite derjenigen der Vertiefungen, die die kleinste Breite oder den kleinsten Durchmesser von den eingebrachten Vertiefungen aufweist, so dass diese Vertiefung durch die erste Füllschicht vollständig gefüllt wird. Anschließend wird in einem weiteren Schritt eine zweite Füllschicht aus einem zweiten Werkstoff aufgebracht, so dass alle Vertiefungen gefüllt sind und eine Substratoberfläche mit dem zweiten Werkstoff bedeckt ist. Abschließend wird durch chemisch-mechanisches Planarisieren (CMP) der erste Werkstoff und der zweite Werkstoff von der Substratoberfläche entfernt, bis die Substratoberfläche freigelegt worden ist.In a method for the structure-dependent filling of depressions in a dielectric substrate, at least two depressions of different widths or different diameters are introduced into the substrate in one step. In the subsequent step, a first filling layer of a first material is applied to floors, walls of the recesses and webs (which are located, for example, between the recesses). A thickness of this first filling layer corresponds to at least one half width of that of the depressions, which has the smallest width or the smallest diameter of the introduced depressions, so that this depression is completely filled by the first filling layer. Subsequently, in a further step, a second filling layer of a second material is applied, so that all depressions are filled and a substrate surface is covered with the second material. Finally, by chemical mechanical planarization (CMP), the first material and the second material are removed from the substrate surface until the substrate surface has been exposed.
Das beschriebene Verfahren erlaubt aufgrund einer Entkopplung einer Metallisierung von kleinen und größeren Strukturen die Verwendung unterschiedlicher Werkstoffe bzw. Werkstoffmischungen für verschiedene Leiterbahnen. Eine vergleichsweise geringe Anzahl an Schritten ermöglicht hierbei eine einfachere Optimierung des gesamten Verfahrens. Außerdem ist eine Anzahl innerer Grenzflächen reduziert. Dies ermöglicht auch eine gezieltere Einstellung von Elektromigration sowie eine Erhöhung der Zuverlässigkeit. Die Vertiefungen dienen üblicherweise als Vorlage für Leiterbahnen einer Leiterbahnebene, insbesondere sollen vertikale Durchkontaktierungen in den Vertiefungen herstellbar sein.Due to a decoupling of a metallization of small and larger structures, the described method allows the use of different materials or material mixtures for different conductor tracks. A comparatively small number of steps makes it possible to simplify the entire process more easily. In addition, a number of internal interfaces are reduced. This also allows a more targeted adjustment of electromigration and an increase in reliability. The depressions are usually used as a template for printed conductors of a conductor track plane, in particular vertical vias should be produced in the wells.
Der erste Werkstoff und der zweite Werkstoff sind typischerweise Metalle. Als erster Werkstoff oder als zweiter Werkstoff sollten Titan (Ti), Kobalt (Co), Ruthenium (Ru), Wolfram (W), Aluminium (Al), Nickel (Ni), Mn (Mangan), Tantal (Ta), Chrom (Cr), Kupfer (Cu) oder Silber (Ag) verwendet werden. Kupfer kann bevorzugt für sogenannte ”Power-Lines” zum Einsatz kommen, während Kobalt für in ihren Abmessungen kleinere ”Clock-Lines” verwendet werden kann. Es können alternativ oder zusätzlich für den ersten Werkstoff oder für den zweiten Werkstoff aber auch Verbindungen der zuvor genannten Werkstoffe, insbesondere Silizide, Germanide, vorzugsweise CoGe2, Cu3Ge, NiGe, Nitride, vorzugsweise CoN, TaN, TiN, Aluminide, vorzugsweise CuAl oder Co Al, oder Manganide. Es kann natürlich auch eine Legierung der genannten Werkstoffe, vorzugsweise eine Co-W-Verbindung, verwendet werden bzw. die genannten Werkstoffe, Legierungen und Verbindungen können in beliebiger Kombination als erster Werkstoff und als zweiter Werkstoff verwendet werden, sofern der erste Werkstoff von dem zweiten Werkstoff verschieden ist. The first material and the second material are typically metals. As a first material or as a second material, titanium (Ti), cobalt (Co), ruthenium (Ru), tungsten (W), aluminum (Al), nickel (Ni), Mn (manganese), tantalum (Ta), chromium ( Cr), copper (Cu) or silver (Ag). Copper may be preferred for so-called "power lines", while cobalt can be used for dimensionally smaller "clock lines". Alternatively or additionally, for the first material or for the second material, however, it is also possible to use compounds of the abovementioned materials, in particular silicides, germanides, preferably CoGe 2 , Cu 3 Ge, NiGe, nitrides, preferably CoN, TaN, TiN, aluminides, preferably CuAl or Co Al, or manganides. Of course, it is also possible to use an alloy of the abovementioned materials, preferably a Co-W compound, or the abovementioned materials, alloys and compounds can be used in any combination as the first material and as the second material, provided that the first material of the second Material is different.
Es kann vorgesehen sein, dass die erste Füllschicht und bzw. oder die zweite Füllschicht als homogene Schicht bzw. als homogene Schichten ausgebildet wird bzw. werden. Unter einer homogenen Schicht soll insbesondere eine die Oberfläche, auf der diese Schicht abgeschieden wird, komplett bedeckende, also geschlossene Schicht verstanden werden, die typischerweise eine stets konstante Dicke aufweist. Durch das Ausbilden als homogene Schicht werden ungewollte Durchkontaktierungen, beispielsweise durch Löcher in der Schicht vermieden.It can be provided that the first filling layer and / or the second filling layer is or are formed as a homogeneous layer or as homogeneous layers. A homogeneous layer is to be understood as meaning, in particular, a layer which completely covers the surface on which this layer is deposited, that is to say a closed layer which typically has an always constant thickness. By forming a homogeneous layer, unwanted plated-through holes, for example through holes in the layer, are avoided.
Die Vertiefungen sollten jeweils mit einer gleichen bzw. identischen Tiefe ausgebildet werden. Indem das Einbringen in das Substrat mit gleicher Tiefe erfolgt, hängt die Leitfähigkeit der erzeugten Leiterbahnen nur noch von dem Durchmesser bei kreisförmigen Vertiefungen bzw. der Breite sowie dem zum Füllen der Vertiefung verwendeten Werkstoff bzw. der zum Füllen verwendeten Werkstoffmischung ab. Somit ist die gewünschte Leitfähigkeit einfacher einstellbar.The depressions should each be formed with the same or identical depth. By the introduction into the substrate takes place with the same depth, the conductivity of the conductor tracks produced depends only on the diameter at circular recesses or the width and the material used to fill the recess or the material mixture used for filling. Thus, the desired conductivity is easier to set.
Vor dem Aufbringen der ersten Füllschicht auf die Böden und Wandungen der Vertiefungen kann eine erste Zwischenschicht auf die Böden und die Wandung aufgebracht werden, auf der die erste Füllschicht abgeschieden wird. Diese erste Zwischenschicht dient vorzugsweise als Barriereschicht und bzw. oder als Keimschicht. Typischerweise wird die erste Zwischenschicht durch Atomlagenabscheidung (atomic layer deposition, ALD), chemische Gasphasenabscheidung (chemical vapor deposition, CVD) und bzw. oder physikalische Gasphasenabscheidung (physical vapor deposition, PVD), sogenanntes ”electroless plating”, bei dem ohne Einsatz eines äußeren elektrischen Stroms eine Metallabscheidung erfolgt, und bzw. oder ein elektrochemisches Abscheideverfahren aufgebracht.Before applying the first filling layer to the bottoms and walls of the depressions, a first intermediate layer can be applied to the bottoms and the wall on which the first filling layer is deposited. This first intermediate layer preferably serves as a barrier layer and / or as a seed layer. Typically, the first intermediate layer by atomic layer deposition (ALD), chemical vapor deposition (CVD) and / or physical vapor deposition (PVD), so-called "electroless plating", in which without the use of an external a metal deposition takes place electric current, and / or applied an electrochemical deposition process.
Die erste Füllschicht und bzw. oder die zweite Füllschicht kann durch Immersion in einem Kupfersalzbad, vorzugsweise mit einem Kupferelektrolyt, Atomlagenabscheidung, chemische Gasphasenabscheidung und bzw. oder physikalische Gasphasenabscheidung und bzw. oder ein elektrochemisches Abscheideverfahren aufgebracht werden.The first filling layer and / or the second filling layer can be applied by immersion in a copper salt bath, preferably with a copper electrolyte, atomic layer deposition, chemical vapor deposition and / or physical vapor deposition and / or an electrochemical deposition process.
Außerdem ist vorgesehen, dass die erste Füllschicht nach dem Aufbringen durch eine Stickstoffbeaufschlagung nachbehandelt wird. Die zweite Füllschicht kann nach dem Aufbringen ebenfalls durch eine Stickstoffbeaufschlagung nachbehandelt werden. Die erste Füllschicht und bzw. oder die zweite Füllschicht können auch alternativ oder zusätzlich durch eine Wärmebehandlung wie Tempern und bzw. oder ein Plasmaverfahren, d. h. eine Plasmabeaufschlagung, nachbehandelt werden. Durch die Wärmebehandlung kann eine Oberflächenrauheit der ersten Füllschicht verringert werden. Die Stickstoffbehandlung bzw. -beaufschlagung sorgt für eine bessere Korrosionsbeständigkeit.It is also provided that the first filler layer is aftertreated after application by nitrogen. The second filling layer can also be post-treated after application by nitrogen. The first filling layer and / or the second filling layer may also alternatively or additionally be obtained by a heat treatment such as annealing and / or a plasma method, i. H. a plasma treatment, aftertreated. By the heat treatment, a surface roughness of the first filler layer can be reduced. The nitrogen treatment provides better corrosion resistance.
Auf der ersten Füllschicht und bzw. oder auf der zweiten Füllschicht kann eine zweite Zwischenschicht für ein erleichtertes Aufbringen der zweiten Füllschicht aufgebracht werden. Diese Zwischenschicht wird vorzugsweise mittels Atomlagenabscheidung, chemischer Gasphasenabscheidung und bzw. oder physikalischer Gasphasenabscheidung, electroless plating und bzw. oder einem elektrochemischen Abscheideverfahren aufgebracht.On the first filling layer and / or on the second filling layer, a second intermediate layer for a simplified application of the second filling layer can be applied. This intermediate layer is preferably applied by means of atomic layer deposition, chemical vapor deposition and / or physical vapor deposition, electroless plating and / or an electrochemical deposition process.
Die erste Zwischenschicht und die zweite Zwischenschicht (sofern die zweite Zwischenschicht in dem herzustellenden Schichtsystem vorgesehen ist) können eine Barriereschicht, eine Haftvermittlerschicht und eine Keimschicht aufweisen. Die Barriereschicht ist vorzugsweise aus Tantalnitrid, die Haftvermittlerschicht vorzugsweise aus Tantal ausgebildet. Für die Keimschicht wird bevorzugt Kupfer verwendet.The first intermediate layer and the second intermediate layer (if the second intermediate layer is provided in the layer system to be produced) may comprise a barrier layer, an adhesion promoter layer and a seed layer. The barrier layer is preferably made of tantalum nitride, the adhesion promoter layer is preferably formed of tantalum. Copper is preferably used for the seed layer.
Das dielektrische Substrat sollte mit mindestens zwei dielektrischen Schichten (inter-level dielectric, ILD) ausgebildet ist. Vorzugsweise ist zwischen den beiden dielektrischen Schichten eine Diffusionsbarriereschicht vorgesehen.The dielectric substrate should be formed with at least two inter-level dielectric (ILD) dielectric layers. Preferably, a diffusion barrier layer is provided between the two dielectric layers.
Die Diffusionsbarriereschicht wird hierbei von den Vertiefungen durchbrochen, was beim Einbringen der Vertiefungen in das Substrat erfolgt. Die dielektrischen Schichten können eine gleiche bzw. identische Dicke aufweisen.The diffusion barrier layer is hereby penetrated by the depressions, which takes place when the depressions are introduced into the substrate. The dielectric layers may have a same or identical thickness.
Das Einbringen der Vertiefungen kann mit einem der in der Halbleiterprozessierung üblichen Verfahren erfolgen, also beispielsweise einem Aufbringen einer Maske und einem nachfolgenden Ätzschritt. Auch beim Aufbringen der ersten Zwischenschicht sollte bis auf den zu beschichtenden Bereich das Substrat mit einer Maske abgedeckt sein. The introduction of the depressions can take place with one of the methods customary in semiconductor processing, that is to say, for example, application of a mask and a subsequent etching step. Even when applying the first intermediate layer, the substrate should be covered with a mask except for the area to be coated.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend anhand der
Es zeigen:Show it:
Jede der Vertiefungen
Während die in
Eine Breite der Kontaktbereiche
Auf diese Keimschicht
Die erste Füllschicht
Eine Substratoberfläche
Durch das Ausbilden und Bereitstellen von strukturgrößenabhängig benötigten Eigenschaften innerhalb einer Leitungsbahnebene wird eine einfache Strukturierung des Substrats erreicht, die mit konventionellen Verfahren nur mit deutlich mehr Aufwand erreichbar wäre.By forming and providing structure-size-dependent properties required within a cable path level, a simple structuring of the substrate is achieved, which would only be achievable with considerably more effort using conventional methods.
In
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102016206769.9A DE102016206769B3 (en) | 2016-04-21 | 2016-04-21 | Method for structure-dependent filling of depressions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102016206769.9A DE102016206769B3 (en) | 2016-04-21 | 2016-04-21 | Method for structure-dependent filling of depressions |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102016206769B3 true DE102016206769B3 (en) | 2017-05-18 |
Family
ID=58639790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102016206769.9A Active DE102016206769B3 (en) | 2016-04-21 | 2016-04-21 | Method for structure-dependent filling of depressions |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102016206769B3 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060091551A1 (en) * | 2004-10-29 | 2006-05-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Differentially metal doped copper damascenes |
US20070144628A1 (en) * | 2003-08-29 | 2007-06-28 | Micron Technology, Inc. | Intermediate anneal for metal deposition |
-
2016
- 2016-04-21 DE DE102016206769.9A patent/DE102016206769B3/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070144628A1 (en) * | 2003-08-29 | 2007-06-28 | Micron Technology, Inc. | Intermediate anneal for metal deposition |
US20060091551A1 (en) * | 2004-10-29 | 2006-05-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Differentially metal doped copper damascenes |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102015107271B4 (en) | Two-part or multi-part etch stop layer in integrated circuits | |
DE102019212488B4 (en) | Compounds formed by a metal displacement reaction | |
DE102008063430B4 (en) | Method for producing a metallization system of a semiconductor device with additionally tapered junction contacts | |
DE102009023377B4 (en) | Method for producing a microstructure component having a metallization structure with self-aligned air gap | |
DE69836114T2 (en) | Copper wiring with improved electromigration resistance and reduced defect sensitivity | |
DE69929496T2 (en) | Copper line interconnect structure comprising a metallic seed layer | |
DE102014111780B4 (en) | Method for forming conductive structures in recesses | |
DE102005039323B4 (en) | Guideway arrangement and associated production method | |
DE102006001253B4 (en) | A method of forming a metal layer over a patterned dielectric by wet-chemical deposition with an electroless and a power controlled phase | |
DE102009006798B4 (en) | A method of fabricating a metallization system of a semiconductor device using a hard mask to define the size of the via | |
DE102014110645A1 (en) | Hybrid copper structure for use in advanced connection | |
DE102005046975A1 (en) | Process to manufacture a semiconductor component with aperture cut through a dielectric material stack | |
DE112005001489T5 (en) | Atomic layer deposited tantalum containing adhesive layer | |
DE102005034182B4 (en) | Semiconductor device and manufacturing method therefor | |
DE102005020132B4 (en) | Technique for the production of self-aligned feedthroughs in a metallization layer | |
DE102009032263A1 (en) | Semiconductor device and method of making the same | |
DE112004001530B4 (en) | Sealed pores in damascene structures with low-k material | |
DE102005024912A1 (en) | A technique of making copper-containing leads embedded in a low-k dielectric by providing a stiffening layer | |
DE102008047916A1 (en) | Semiconductor device with multi-layer metallization | |
DE102007009912B4 (en) | A method of making a copper-based metallization layer having a conductive cap layer by an advanced integration scheme | |
DE102006056626A1 (en) | Conductive barrier layer producing method for manufacturing integrated circuit, involves depositing layer on exposed surfaces by self-restricted deposition technique, and providing surface with characteristics at reduced deposition rate | |
DE102010063294B4 (en) | A method of manufacturing metallization systems of semiconductor devices comprising a copper / silicon compound as a barrier material | |
DE112004000396T5 (en) | A method of making a semiconductor component having a barrier layer-lined opening | |
DE102009010844B4 (en) | Providing enhanced electromigration performance and reducing the degradation of sensitive low-k dielectric materials in metallization systems of semiconductor devices | |
DE102007043710B4 (en) | A deep via structure for a semiconductor device and a method of making the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |