DE102016200247A1 - Test arrangement and method for testing solder joints of arranged within an electronic module electronic component - Google Patents
Test arrangement and method for testing solder joints of arranged within an electronic module electronic component Download PDFInfo
- Publication number
- DE102016200247A1 DE102016200247A1 DE102016200247.3A DE102016200247A DE102016200247A1 DE 102016200247 A1 DE102016200247 A1 DE 102016200247A1 DE 102016200247 A DE102016200247 A DE 102016200247A DE 102016200247 A1 DE102016200247 A1 DE 102016200247A1
- Authority
- DE
- Germany
- Prior art keywords
- line
- contact
- level
- electronic component
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
- G01R31/71—Testing of solder joints
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Die Erfindung betrifft eine Prüfanordnung und ein Verfahren zur Prüfung von Lötverbindungen (8) eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins (1) zu einer Leiterplatte (7), wobei der elektronische Baustein (1) eine Mehrzahl an Kontaktleitungen (5) aufweist, die jeweils von Kontaktanschlüssen (4) des elektronischen Bausteins (1), die durch logische Programmierung belegte und unbelegte Kontaktanschlüsse (4) umfassen, über die Lötverbindungen (8) zur Leiterplatte (7) verlaufen und über die der elektronische Baustein (1) mit der Baugruppe verbindbar ist. Hierfür wird vorgeschlagen, dass eine Leitungspegelfestlegungseinrichtung zur wahlweisen Festlegung von zumindest zwei Pegelzuständen (PZ) einer Kontaktleitung (5) sowie eine Leitungspegelerfassungseinrichtung zur Erfassung eines ersten Leitungspegels (LP1) für den ersten Pegelzustand (PZ1) und eines zweiten Leitungspegels (LP2) für den zweiten Pegelzustand (PZ2) einer Kontaktleitung (5) vorgesehen sind, wobei die Leitungspegelfestlegungseinrichtung und die Leitungspegelerfassungseinrichtung für jede Kontaktleitung (5) der Mehrzahl an Kontaktleitungen (5) einzeln zuschaltbar sind.The invention relates to a test arrangement and a method for testing solder joints (8) of an electronic component (1) arranged within an electronic assembly to form a printed circuit board (7), wherein the electronic component (1) has a plurality of contact leads (5) in each case from contact connections (4) of the electronic component (1), which comprise logical and unoccupied contact connections (4) via which solder connections (8) extend to the printed circuit board (7) and via which the electronic component (1) with the assembly is connectable. For this purpose, it is proposed that a line level setting device for the selective determination of at least two level states (PZ) of a contact line (5) and a line level detection means for detecting a first line level (LP1) for the first level state (PZ1) and a second line level (LP2) for the second Level state (PZ2) of a contact line (5) are provided, wherein the line level setting means and the line level detecting means for each contact line (5) of the plurality of contact lines (5) are individually switchable.
Description
Technisches Gebiet Technical area
Die Erfindung betrifft eine Prüfanordnung und ein Verfahren zur Prüfung von Lötverbindungen eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins, insbesondere eines ASICs (Application Specific Integrated Circuits). The invention relates to a test arrangement and a method for testing solder joints of an electronic module arranged within an electronic assembly, in particular an ASIC (Application Specific Integrated Circuits).
Eine elektronische Baugruppe ist eine konstruktive und in der Regel auch funktionelle Einheit aus integrierten und/oder diskreten und passiven Bauelementen, die durch ein Leitungsnetz auf einem Verdrahtungsträger, der im Folgenden als Leitungsplatte (Printed Circuit Board PCB) bezeichnet wird, elektrisch und mechanisch verbunden sind. Im Rahmen der vorliegenden Erfindung umfasst dabei die Baugruppe zumindest einen elektronischen Baustein als Bauelement, der auf die Leiterplatte aufgelötet wird und mit den anderen auf der Leiterplatte angeordneten Bauelementen der elektronischen Baugruppe über Kontaktleitungen verbindbar ist. Der elektronische Baustein weist dabei eine Mehrzahl an Kontaktleitungen auf, die jeweils von Kontaktanschlüssen des elektronischen Bausteins, die durch logische Programmierung belegte und unbelegte Kontaktanschlüsse umfassen, über die Lötverbindungen zur Leiterplatte verlaufen. An electronic module is a constructive and usually functional unit of integrated and / or discrete and passive components, which are electrically and mechanically connected by a wiring network on a wiring carrier, which is referred to below as a printed circuit board (PCB) , In the context of the present invention, the assembly comprises at least one electronic component as a component which is soldered onto the printed circuit board and can be connected to the other components of the electronic assembly arranged on the printed circuit board via contact lines. The electronic module in this case has a plurality of contact lines, each extending from the contact terminals of the electronic module, the occupied by logical programming and unoccupied contact terminals, extend over the solder joints to the circuit board.
Als Kontaktanschlüsse werden im Folgenden jene Signal- und Spannungsversorgungsanschlüsse des elektronischen Bausteins verstanden, die über die so genannten Bond Wires mit den Lötverbindungen zur Leiterplatte verbunden sind. Bei BGAs (Ball Grid Arrays) und FCBGAs (Flip-Chip Ball Grid Arrays) handelt es sich bei den Lötverbindungen um Lötkugeln (balls), über die das BGA-Gehäuse bzw. das FCBGA-Gehäuse an der Leiterplatte befestigt wird. Bei QFPs (Quad Flat Packages) werden so genannte Pins auf die Leiterplatte aufgelötet, die jeweils den Kontaktanschlüssen eindeutig zugeordnet sind, wobei die Begriffe „Pins“ und „Balls“ in der Praxis austauschbar verwendet werden, da etwa bei ASICs das Package in bestimmten Grenzen frei wählbar ist. Auf der Leiterplatte werden die Kontaktleitungen als Leiterbahnen weitergeführt, wo sie beispielsweise zu einem anderen elektronischen Bauelement, etwa einem anderen elektronischen Baustein, führen können. In the following, the term "contact connections" refers to those signal and voltage supply connections of the electronic module which are connected to the soldering connections to the printed circuit board via the so-called bond wires. For Ball Grid Arrays (BGAs) and Flip-Chip Ball Grid Arrays (FCBGAs), the solder joints are solder balls that attach the BGA package or FCBGA package to the board. With QFPs (Quad Flat Packages), so-called pins are soldered to the PCB, which are each assigned to the contact terminals, whereby the terms "pins" and "balls" are used interchangeably in practice, since with ASICs the package is within certain limits is freely selectable. On the circuit board, the contact lines are continued as conductor tracks, where they can lead, for example, to another electronic component, such as another electronic component.
Bausteinseitig sind die Kontaktanschlüsse in der Regel mit Buffer verbunden, die am Ausgang des elektronischen Bausteins angeordnet sind und die betreffende Kontaktleitung mit ihrem spezifischen physikalischen Verhalten treiben. Block side, the contact terminals are usually connected to buffer, which are arranged at the output of the electronic module and drive the relevant contact line with their specific physical behavior.
Stand der Technik State of the art
Bei der Fertigung von elektronischen Baugruppen werden die elektronischen Bausteine auf die Leiterplatte aufgelötet. Diese Lötverbindungen unterliegen während des Gebrauches mechanischen und/oder thermischen Belastungen, die zu einem Defekt der Lötverbindung führen können. Dadurch kann es zu temporären oder vollständigen Funktionsausfällen der betroffenen Kontaktleitung kommen. In the production of electronic assemblies, the electronic components are soldered onto the circuit board. These solder joints are subject during use mechanical and / or thermal stresses that can lead to a defect in the solder joint. This can lead to temporary or complete functional failures of the affected contact line.
Nachdem der elektronische Baustein auf der Leiterplatte aufgelötet wurde, ist eine nachträgliche Kontaktierung der Pins oder Balls zu Prüfzwecken kaum mehr möglich. Daher müssen Testvorrichtungen auf die Baugruppe aufgebracht werden, für die Steckvorrichtungen und eigene Leiterbahnen benötigt werden, die aufgrund der zumeist hohen Anzahl an Kontaktleitungen viel Baugruppenplatz benötigen. Zudem ist es für eine solche Prüfung zumeist erforderlich die Baugruppe aus dem elektronischen Gerät zu entfernen. After the electronic component has been soldered onto the printed circuit board, a subsequent contacting of the pins or balls for testing purposes is hardly possible anymore. Therefore, test devices must be applied to the module, for the plug devices and their own interconnects are needed, which require a lot of assembly space due to the usually high number of contact lines. In addition, for such a test it is usually necessary to remove the module from the electronic device.
Darstellung der Erfindung Presentation of the invention
Es ist daher eine Aufgabe der vorliegenden Erfindung eine Prüfanordnung und ein Verfahren zur Prüfung von Lötverbindungen eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins bereit zu stellen, die eine Prüfung der Lötverbindungen ohne Befestigung externer Testvorrichtungen ermöglichen, sodass die betreffende Baugruppe für eine solche Prüfung auch nicht mehr aus dem elektronischen Gerät entfernt werden muss. It is therefore an object of the present invention to provide a test assembly and method for testing solder joints of an electronic package disposed within an electronic package that allows testing of the solder joints without attaching external test fixtures such that the assembly concerned does not more has to be removed from the electronic device.
Diese Aufgabe wird durch eine Prüfanordnung mit den Merkmalen von Anspruch 1 und durch ein Verfahren mit den Merkmalen des Patentanspruchs 9 gelöst. This object is achieved by a test arrangement having the features of
Anspruch 1 bezieht sich auf eine Prüfanordnung zur Prüfung von Lötverbindungen eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins, insbesondere eines ASICs, zu einer Leiterplatte, wobei der elektronische Baustein eine Mehrzahl an Kontaktleitungen aufweist, die jeweils von Kontaktanschlüssen des elektronischen Bausteins, die durch logische Programmierung belegte und unbelegte Kontaktanschlüsse umfassen, über die Lötverbindungen zur Leiterplatte verlaufen und über die der elektronische Baustein mit der Baugruppe verbindbar ist. Erfindungsgemäß wird hierbei vorgeschlagen, dass eine Leitungspegelfestlegungseinrichtung zur wahlweisen Festlegung von zumindest zwei Pegelzuständen einer Kontaktleitung sowie eine Leitungspegelerfassungseinrichtung zur Erfassung eines ersten Leitungspegels für den ersten Pegelzustand und eines zweiten Leitungspegels für den zweiten Pegelzustand einer Kontaktleitung vorgesehen sind, wobei die Leitungspegelfestlegungseinrichtung und die Leitungspegelerfassungseinrichtung für jede Kontaktleitung der Mehrzahl an Kontaktleitungen zuschaltbar sind.
Falls erforderlich können auf diese Weise auch sämtliche Kontaktleitungen eines elektronischen Bausteins geprüft werden, wofür auch sämtliche Kontaktleitungen mit der erfindungsgemäßen Leitungspegelfestlegungseinrichtung versehen werden müssen. Wie noch ausführlich erläutert werden wird können die Kontaktleitungen mithilfe der Leitungspegelfestlegungseinrichtung mit definierten Pegelzuständen beaufschlagt werden, wobei die Leitungspegelerfassungseinrichtung den jeweils entsprechenden Leitungspegel erfasst, somit gewissermaßen die „Antwort“ der entsprechenden Kontaktleitung. Bei intakten Lötverbindungen ist der zu erwartende Leitungspegel bekannt, sodass bei davon abweichenden Leitungspegeln auf einen Defekt der Lötverbindung geschlossen werden kann. Für die zuverlässige Detektion fehlerhafter Lötverbindungen ist jedoch die Anwendung von zumindest zwei Pegelzuständen erforderlich, wie noch näher beschrieben werden wird. If necessary, all contact lines of an electronic module can be tested in this way, for which all contact lines must be provided with the line level setting device according to the invention. As will be explained in more detail below, the contact lines can be subjected to defined level states by means of the line level setting device, the line level detection device detecting the respectively corresponding line level, thus effectively the "response" of the corresponding contact line. With intact solder joints, the expected line level is known, so that it can be concluded that a defect in the solder joint at deviating line levels. For the reliable detection of faulty solder joints, however, the application of at least two level states is required, as will be described in more detail.
Als Leitungspegel werden dabei voneinander unterscheidbare, diskrete Gleichspannungszustände der Kontaktleitungen bezeichnet. Falls genau zwei unterschiedliche Leitungspegel verwendet werden, können die beiden Leitungspegel einer Kontaktleitung durch die logischen Zustände „1“ und „0“ charakterisiert werden. In this case, the term "line level" refers to discrete, discrete DC voltage states of the contact lines which can be distinguished from one another. If exactly two different line levels are used, the two line levels of a contact line can be characterized by the logical states "1" and "0".
Eine mögliche Ausführungsform einer Leitungspegelfestlegungseinrichtung sieht etwa vor, dass zur Festlegung eines ersten Pegelzustandes ein über einen ersten Schalter zur Kontaktleitung zuschaltbarer Pull-down-Widerstand vorgesehen ist, und zur Festlegung eines zweiten Pegelzustandes ein über einen zweiten Schalter zuschaltbarer Pull-up-Widerstand. Der Pull-down-Widerstand verbindet die Kontaktleitung mit der Masse, und der Pull-up-Widerstand verbindet die Kontaktleitung mit einer Spannungsquelle mit der Betriebsspannung +UB. Falls der erste Schalter geschlossen ist und der zweite Schalter offen ist, sodass der Pull-down-Widerstand zur entsprechenden Kontaktleitung zugeschalten wurde, „zieht“ der Pull-down-Widerstand den entsprechenden Kontaktanschluss somit auf Masse, sofern die Kontaktleitung intakt ist. Der erwartete Leitungspegel ist somit die logische Antwort „0“. Falls der erste Schalter offen ist und der zweite Schalter geschlossen ist, sodass nun der Pull-up-Widerstand zur entsprechenden Kontaktleitung zugeschalten wurde, „zieht“ der Pull-up-Widerstand den entsprechenden Kontaktanschluss auf eine positive Betriebsspannung, sofern die Kontaktleitung wiederum intakt ist. Der erwartete Leitungspegel ist somit die logische Antwort „1“. A possible embodiment of a line level setting device provides, for example, that a pull-down resistor which can be connected via a first switch to the contact line is provided for determining a first level state, and a pull-up resistor which can be connected via a second switch is used to define a second level state. The pull-down resistor connects the contact line to the ground, and the pull-up resistor connects the contact line to a voltage source with the operating voltage + U B. Thus, if the first switch is closed and the second switch is open, such that the pull-down resistor has been connected to the corresponding contact line, the pull-down resistor will "pull" the corresponding contact terminal to ground, provided that the contact line is intact. The expected line level is thus the logical answer "0". If the first switch is open and the second switch is closed so that now the pull-up resistor has been connected to the corresponding contact line, the pull-up resistor "pulls" the corresponding contact connection to a positive operating voltage, provided that the contact line is again intact , The expected line level is thus the logical answer "1".
Der Pull-down-Widerstand und der Pull-up-Widerstand können dabei auf der Leiterplatte angeordnet werden, wobei der erste Schalter und der zweite Schalter vom elektronischen Baustein angesteuert werden. The pull-down resistor and the pull-up resistor can be arranged on the circuit board, wherein the first switch and the second switch are controlled by the electronic component.
Die Leitungspegelfestlegungseinrichtung sowie die Leitungspegelerfassungseinrichtung können ferner jeweils einen Buffer aufweisen, wobei insbesondere vorgeschlagen wird, dass die Leitungspegelfestlegungseinrichtung und die Leitungspegelerfassungseinrichtung hierfür einen integriert ausgebildeten bidirektionalen Buffer aufweisen. The line level setting device and the line level detection device may each further comprise a buffer, wherein it is especially proposed that the line level setting device and the line level detection device have an integrally formed bidirectional buffer for this purpose.
Die Leitungspegelerfassungseinrichtung weist ferner vorzugsweise ein Abtastregister zur Erfassung der ersten und zweiten Leitungspegel einer jeden Kontaktleitung der Mehrzahl an Kontaktleitungen auf. The line level detecting means preferably further comprises a sampling register for detecting the first and second line levels of each contact line of the plurality of contact lines.
Die Leitungspegelerfassungseinrichtung ist dabei etwa auf einem ASIC ausgebildet, wobei jeder Kontaktanschluss der Mehrzahl an Kontaktleitungen mit einem bidirektionalen Buffer versehen ist. Falls sämtliche Kontaktleitungen eines elektronischen Bausteins überprüfbar sein sollen, sind sämtliche Kontaktanschlüsse mit einem solchen bidirektionalen Buffer zu versehen, also nicht nur die funktionalen Kontaktanschlüsse, also jene, die durch logische Programmierung belegt sind, sondern auch die „freien“ Kontaktanschlüsse, also jene, die nicht durch eine logische Programmierung belegt sind. The line level detection device is formed approximately on an ASIC, wherein each contact terminal of the plurality of contact lines is provided with a bidirectional buffer. If all the contact lines of an electronic module are to be verifiable, all contact terminals are to be provided with such a bidirectional buffer, so not only the functional contact terminals, so those that are occupied by logic programming, but also the "free" contact terminals, ie those that are not occupied by a logical programming.
Die Erfindung bezieht sich des Weiteren auf ein Verfahren zur Prüfung von Lötverbindungen eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins, insbesondere eines ASICs, zu einer Leiterplatte, wobei erfindungsgemäß vorgeschlagen wird, dass in einem ersten Schritt für eine Mehrzahl an Kontaktleitungen, die jeweils von Kontaktanschlüssen des elektronischen Bausteins über die Lötverbindungen zur Leiterplatte verlaufen, Pull-down-Widerstände zu jeder Kontaktleitung zugeschalten werden und die Leitungspegel der Kontaktleitungen als erste Leitungspegel in einem Abtastregister des elektronischen Bausteins gespeichert werden, und in einem zweiten Schritt zu jeder Kontaktleitung Pull-up-Widerstände zugeschalten werden und die Leitungspegel der Kontaktleitungen als zweite Leitungspegel im Abtastregister gespeichert werden, wobei durch Vergleich der ersten und zweiten Leitungspegel einer jeden Kontaktleitung der Mehrzahl an Kontaktleitungen ein Defekt der der betreffenden Kontaktleitung jeweils zugeordneten Lötverbindung detektiert wird. The invention further relates to a method for testing solder joints of an electronic component, in particular an ASIC, arranged within a printed circuit board to a printed circuit board, wherein it is proposed according to the invention that, in a first step, for a plurality of contact lines, each of contact terminals of the electronic module via the solder connections to the circuit board, pull-down resistors are connected to each contact line and the line level of the contact lines are stored as first line level in a sampling register of the electronic component, and in a second step to each contact line pull-up resistors and the line levels of the contact lines are stored as second line levels in the sample register, whereby by comparing the first and second line levels of each contact line of the plurality of contact lines, a defect of the respective contact line respectively associated solder joint is detected.
Selbstverständlich ist es auch möglich die Reihenfolge der Zuschaltung von Pull-up-Widerständen und Pull-down-Widerständen zu vertauschen, also zuerst alle Pull-up-Widerstände zuzuschalten und danach alle Pull-down-Widerstände. Wesentlich ist die Festlegung von zumindest zwei unterschiedlichen pegelzuständen, für die der jeweilige Leitungspegel erfasst wird. Falls Abweichungen der erfassten Leitungspegel von den erwarteten Leitungspegeln festgestellt werden, so kann auf defekte Lötverbindungen rückgeschlossen werden, wie noch näher ausgeführt werden wird. Of course, it is also possible to reverse the order of connection of pull-up resistors and pull-down resistors, so first turn all pull-up resistors and then all pull-down resistors. It is essential to establish at least two different level states for which the respective line level is detected. If deviations of the detected line levels from the expected line levels are detected, then it can be deduced on defective solder joints, as will be explained in more detail.
Vorzugsweise werden dabei der erste und der zweite Schritt in einer Serviceroutine des elektronischen Bausteins durchgeführt. Preferably, the first and the second step are performed in a service routine of the electronic module.
Kurzbeschreibung der Figuren Brief description of the figures
Zur weiteren Erläuterung der Erfindung wird im nachfolgenden Teil der Beschreibung auf die Figuren Bezug genommen, aus der weitere vorteilhafte Ausgestaltungen, Einzelheiten und Weiterbildungen der Erfindung zu entnehmen sind. Es zeigen: To further explain the invention, reference is made in the following part of the description to the figures, from the further advantageous embodiments, details and further developments of the invention can be found. Show it:
Ausführung der Erfindung Embodiment of the invention
Zunächst wird auf die
Der elektronische Baustein
Die in der
Der Kontaktanschluss
Der Buffer
Die
Falls der erste Schalter S1 geschlossen ist („1“ in der
Zur Prüfung der Lötverbindung
In einem zweiten Schritt wird in weiterer Folge der erste Schalter S1 geöffnet und der zweite Schalter S2 geschlossen, sodass der Pull-up-Widerstand Rpu zur entsprechenden Kontaktleitung
Im Fall einer defekten Lötverbindung
Falls am betreffenden Kontaktanschluss
Des Weiteren ist es möglich, dass der Kontaktanschluss
Des Weiteren ist es möglich, dass der Kontaktanschluss
Die in der
Mithilfe der erfindungsgemäßen Prüfanordnung und des erfindungsgemäßen Verfahrens ist es somit möglich die Lötverbindungen
BezugszeichenlisteLIST OF REFERENCE NUMBERS
- 1 1
- elektronischer Baustein electronic module
- 2 2
- Abtastregister scan register
- 3 3
- Buffer buffer
- 4 4
- Kontaktanschluss Contact Termination
- 5 5
- Kontaktleitung Contact line
- 6 6
- elektronisches Bauelement electronic component
- 7 7
- Leiterplatte circuit board
- 8 8th
- Lötverbindung solder
- Rpu R pu
- Pull-up-Widerstand Pull-up resistor
- Rpd R pd
- Pull-down-Widerstand Pull-down resistor
- S1 S 1
- erster Schalter first switch
- S2 S 2
- zweiter Schalter second switch
- GNDGND
- Masse Dimensions
- +UB + U B
- positive Betriebsspannung positive operating voltage
- PZ PZ
- Pegelzustand level state
- LP LP
- Leitungspegel line level
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102016200247.3A DE102016200247A1 (en) | 2016-01-12 | 2016-01-12 | Test arrangement and method for testing solder joints of arranged within an electronic module electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102016200247.3A DE102016200247A1 (en) | 2016-01-12 | 2016-01-12 | Test arrangement and method for testing solder joints of arranged within an electronic module electronic component |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102016200247A1 true DE102016200247A1 (en) | 2017-07-13 |
Family
ID=59119016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102016200247.3A Ceased DE102016200247A1 (en) | 2016-01-12 | 2016-01-12 | Test arrangement and method for testing solder joints of arranged within an electronic module electronic component |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102016200247A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020128470A1 (en) | 2020-10-29 | 2022-05-05 | Endress+Hauser SE+Co. KG | Electronic device and method for determining mechanical overload of an electronic device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060191889A1 (en) * | 2005-02-28 | 2006-08-31 | Ridgetop Group, Inc. | Method and resistive bridge circuit for the detection of solder-joint failures in a digital electronic package |
US20070001705A1 (en) * | 2005-06-30 | 2007-01-04 | Fujitsu Limited | Integrated circuit and circuit board |
-
2016
- 2016-01-12 DE DE102016200247.3A patent/DE102016200247A1/en not_active Ceased
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060191889A1 (en) * | 2005-02-28 | 2006-08-31 | Ridgetop Group, Inc. | Method and resistive bridge circuit for the detection of solder-joint failures in a digital electronic package |
US20070001705A1 (en) * | 2005-06-30 | 2007-01-04 | Fujitsu Limited | Integrated circuit and circuit board |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020128470A1 (en) | 2020-10-29 | 2022-05-05 | Endress+Hauser SE+Co. KG | Electronic device and method for determining mechanical overload of an electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3111852C2 (en) | ||
DE2319011C2 (en) | Method for testing a conductor network on an insulating substrate and arrangement for carrying out the method | |
DE102005004608B3 (en) | Method of checking electrical contacts between output pins of power circuits of power circuit device and external node between device and load | |
DE4344294C2 (en) | Method for checking the function of an integrated circuit and device for carrying out the method | |
DE10155467B4 (en) | Method and device for finding an error in a signal path on a printed circuit board | |
DE102016200247A1 (en) | Test arrangement and method for testing solder joints of arranged within an electronic module electronic component | |
DE102016109523A1 (en) | An electronic component having a function for detecting manufacturing defects or damage / deterioration, and a printed circuit board | |
DE10317102B4 (en) | Method for determining a position of an interruption in a circuit | |
DE102013210002A1 (en) | Method and apparatus for detecting a fault in a bridge circuit | |
EP1538453A1 (en) | Apparatus and method for fault diagnosis on digital outputs of a control element | |
DE102006017260A1 (en) | Circuit inspection procedure | |
EP0729034A2 (en) | Test circuit and process for functional testing electronic circuits | |
DE4309842C1 (en) | IC circuit board testing system - uses comparison impedances obtained across test pins for fault-free circuit board during learning phase | |
DE102010038453A1 (en) | solder joint inspection | |
EP1394559A1 (en) | Method and apparatus for wire fault detection and correction | |
DE10358849B4 (en) | Integrated circuit and method for testing an integrated circuit | |
DE19917336C2 (en) | Circuit arrangement for the burn-in test of a semiconductor device | |
DE102006025031A1 (en) | Test circuit arrangement and test method for testing a circuit path of a circuit | |
DE102021001093B4 (en) | Embedded test instrument for high-speed interfaces | |
DE10319157A1 (en) | Monitoring method for the burn-in voltage during an integrated circuit burn-in process, whereby a voltage representative of the internal burn-in voltage is compared with a reference value and a corresponding signal output | |
DE10143455B4 (en) | Method and apparatus for testing circuit units to be tested with increased data compression for burn-in | |
DE102012004944B4 (en) | Method for checking the function of electrical connections of an analog or digital circuit | |
DE102020125716A1 (en) | Electronic unit and method for checking at least one condition of an electronic unit | |
DE102016200245B3 (en) | Method for adjusting the pull resistances of an electronic component | |
DE10259300B4 (en) | Semiconductor component test device, semiconductor component test system and semiconductor component test method for testing the contacting in the case of superimposed semiconductor components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final |