DE102016118921A1 - Improved ESD device - Google Patents

Improved ESD device Download PDF

Info

Publication number
DE102016118921A1
DE102016118921A1 DE102016118921.9A DE102016118921A DE102016118921A1 DE 102016118921 A1 DE102016118921 A1 DE 102016118921A1 DE 102016118921 A DE102016118921 A DE 102016118921A DE 102016118921 A1 DE102016118921 A1 DE 102016118921A1
Authority
DE
Germany
Prior art keywords
well
gate
active regions
dummy gate
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016118921.9A
Other languages
German (de)
Other versions
DE102016118921B4 (en
Inventor
Wun-Jie Lin
Han-Jen Yang
Yu-Ti Su
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/262,588 external-priority patent/US9728531B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016118921A1 publication Critical patent/DE102016118921A1/en
Application granted granted Critical
Publication of DE102016118921B4 publication Critical patent/DE102016118921B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine integrierte Schaltungsvorrichtung umfasst mindestens zwei auf ein Substrat epitaxisch aufgewachsene aktive Bereiche, wobei die aktiven Bereiche zwischen einer ersten Gatevorrichtung und einer zweiten Gatevorrichtung liegen. Die integrierte Schaltungsvorrichtung umfasst mindestens ein Dummygate zwischen den zwei epitaxisch aufgewachsenen aktiven Bereichen und zwischen der ersten Gatevorrichtung und der zweiten Gatevorrichtung, wobei jeder aktive Bereich im Wesentlichen eine gleichmäßige Länge aufweist. Die erste Gatevorrichtung und die zweite Gatevorrichtung sind über einer ersten Mulde ausgebildet, die einen ersten Leitfähigkeitstyp aufweist, und das Dummygate ist über einer zweiten Mulde ausgebildet, die einen zweiten Leitfähigkeitstyp aufweist.An integrated circuit device comprises at least two active regions epitaxially grown on a substrate, the active regions lying between a first gate device and a second gate device. The integrated circuit device includes at least one dummy gate between the two epitaxially grown active regions and between the first gate device and the second gate device, each active region having a substantially uniform length. The first gate device and the second gate device are formed over a first well having a first conductivity type, and the dummy gate is formed over a second well having a second conductivity type.

Description

PRIORITÄTSINFORMATIONPRIORITY INFORMATION

Diese Anmeldung ist eine continuation-in-part der US Anmeldung N. 13/932,521, die am 1. Juli 2013 mit dem Titel „Epitaxial Growth Between Gates” eingereicht wurde und die die Priorität der US vorläufigen Anmeldung N. 61/779,842, die am 13. März 2013 eingereicht wurde, beansprucht, deren Offenbarung hierin durch Bezugnahme aufgenommen ist.This application is a continuation-in-part of US Application No. 13 / 932,521, filed July 1, 2013, entitled "Epitaxial Growth Between Gates" and which is the priority of US Provisional Application No. 61 / 779,842, the on Mar. 13, 2013, the disclosure of which is incorporated herein by reference.

HINTERGRUNDBACKGROUND

Elektronische Geräte, die integrierte Schaltungen verwenden, sind anfällig für elektrostatische Entladungen (ESD). Elektrostatische Entladungen können von einem Menschen verursacht werden, der das Gerät hält, oder von anderen Ursachen. Eine elektrostatische Entladung kann eine große Menge an elektrischem Strom durch Schaltungen fließen lassen, die für derart hohe Ströme empfindlich sind, sodass die Schaltungen beschädigt werden. Um die Anfälligkeit für ESD-Schäden zu reduzieren, umfassen integrierte Schaltungen typischerweise eine ESD-Vorrichtung, die ESD von empfindlichen Schaltungen wegleiten.Electronic devices using integrated circuits are prone to electrostatic discharge (ESD). Electrostatic discharges can be caused by a person holding the device or by other causes. An electrostatic discharge can allow a large amount of electrical current to flow through circuits that are sensitive to such high currents that damage the circuits. To reduce the susceptibility to ESD damage, integrated circuits typically include an ESD device that redirects ESD away from sensitive circuits.

Eine Art von ESD-Vorrichtung umfasst mehrere aktive Bereiche, wie Source- oder Drain-Bereiche, zwischen einer länglichen Gatevorrichtung. Die Gatevorrichtung wird für das Gate eines Transistors verwendet. Der Transistor wirkt als Schalter, der öffnet, wenn ein hoher elektrischer Strom wie eine ESD detektiert wird. Der offene Schalter lässt die ESD durch, um zu vermeiden, dass sie Fluss durch die empfindlichen Schaltungen fließt.One type of ESD device includes a plurality of active regions, such as source or drain regions, between an elongate gate device. The gate device is used for the gate of a transistor. The transistor acts as a switch that opens when a high electrical current such as an ESD is detected. The open switch passes the ESD to prevent it from flowing through the sensitive circuits.

Ein Problem, dass mit der Ausbildung einer ESD-Vorrichtung zusammenhängt, wird durch Silizide verursacht. Bei der Ausbildung von Transistorvorrichtungen werden Silizide typischerweise in Halbleiter-Metall-Übergängen verwendet, um einen effizienten Übergang zu ermöglichen. Dies liegt daran, dass Silizide elektrischen Strom relativ gut leiten. Es ist jedoch wünschenswert, dass Silizide nicht unmittelbar neben dem Gate über den Source- oder Drain-Bereichen ausgebildet werden. Sollten Silizidschichten dort gebildet werden, könnte ein durch die Source- und Drain-Bereiche fließender Strom, sich durch das Silizid ausbreiten, was Schäden verursachen könnte, da die sich aus den hohen ESD-Strömen ergebende Stromdichte das Silizid und das umgebende Material abbrennen könnte.A problem associated with the formation of an ESD device is caused by silicides. In the formation of transistor devices, silicides are typically used in semiconductor-metal junctions to allow for efficient junction. This is because silicides conduct electricity relatively well. However, it is desirable that silicides not be formed immediately adjacent the gate over the source or drain regions. Should silicide layers be formed there, current flowing through the source and drain regions could propagate through the silicide, which could cause damage, since the current density resulting from the high ESD currents could burn off the silicide and surrounding material.

Ein weiteres Problem, das mit der Bildung von ESD-Vorrichtungen zusammenhängt, entsteht, wenn die Source/Drain-Bereiche durch einen epitaxischen Wachstumsprozess ausgebildet werden. Ein epitaxischer Wachstumsprozess umfasst das Aufwachsen eines Halbleiterkristalls auf einen existierenden Kristall. Wenn Source- oder Drain-Bereiche auf diese Art und Weise ausgebildet werden, kann die Länge der Bereiche die Gleichmäßigkeit der epitaxialen Strukturen beeinflussen. Wenn eine Struktur in Bezug auf andere nahe gelegenen Strukturen zu lang ist, kann sich eine Reihe von ungleichmäßigen epitaxialen Strukturen bilden. Dies wird als „Loading-Effekt” bezeichnet. Daher ist es gewünscht, ESD-Vorrichtungen oder andere Vorrichtungen herzustellen, die epitaxial aktive Bereiche zwischen Gates verwenden, ohne zu viel nachteiligen Loading-Effekt.Another problem associated with the formation of ESD devices arises when the source / drain regions are formed by an epitaxial growth process. An epitaxial growth process involves growing a semiconductor crystal onto an existing crystal. If source or drain regions are formed in this manner, the length of the regions can affect the uniformity of the epitaxial structures. If one structure is too long with respect to other nearby structures, a series of uneven epitaxial structures may form. This is called a "loading effect". Therefore, it is desired to fabricate ESD devices or other devices that utilize epitaxially active regions between gates without too much adverse loading effect.

KURZE BESCHREIBUNG DER ZEICHNUNGENBRIEF DESCRIPTION OF THE DRAWINGS

Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Einrichtungen nicht maßstabsgetreu gezeigt sind. Tatsächlich können die Abmessungen der verschiedenen Einrichtungen zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.Aspects of the present disclosure are best understood from the following detailed description when read with the accompanying drawings. Note that various devices are not shown to scale in accordance with standard industry practice. In fact, the dimensions of the various devices can be arbitrarily increased or decreased for clarity of description.

1 ist ein Diagramm, das eine erläuternde Draufsicht von Epitaxialwachstum zwischen Gates gemäß einem Beispiel zeigt. 1 Figure 4 is a diagram showing an illustrative top view of epitaxial growth between gates according to one example.

2A ist ein Diagramm, das eine erläuternde Querschnittansicht einer ESD-Vorrichtung mit Epitaxialwachstum zwischen Gates gemäß einem Beispiel zeigt. 2A FIG. 15 is a diagram showing an illustrative cross-sectional view of an epitaxial growth-type ESD device according to an example.

2B ist ein Diagramm, das eine erläuternde Querschnittansicht einer ESD-Vorrichtung mit Epitaxialwachstum zwischen Gates gemäß einem Beispiel zeigt. 2 B FIG. 15 is a diagram showing an illustrative cross-sectional view of an epitaxial growth-type ESD device according to an example.

3A ist ein Diagramm, das eine erläuternde Draufsicht von Epitaxialwachstum zwischen Gates, einschließlich mehrerer Dummygates, gemäß einem Beispiel zeigt. 3A FIG. 10 is a diagram showing an illustrative plan view of epitaxial growth between gates, including multiple dummy gates, according to one example.

3B ist ein Diagramm, das eine Querschnittansicht von Epitaxialwachstum zwischen Gates, einschließlich mehrerer Dummygates, gemäß einem Beispiel zeigt. 3B Figure 12 is a diagram showing a cross-sectional view of epitaxial growth between gates, including multiple dummy gates, according to one example.

4 ist ein Flussdiagram, das ein erläuterndes Verfahren zur Bildung einer Vorrichtung mit verbessertem Epitaxialwachstum zwischen Gates gemäß einem Beispiel zeigt. 4 FIG. 10 is a flowchart showing an illustrative method of forming a device with improved epitaxial growth between gates according to an example. FIG.

5A ist ein Diagramm, das eine erläuternde Draufsicht von verschiedenen Sorten von Mulden, die unter Epitaxialwachstum zwischen Gates liegen, gemäß einem Beispiel zeigt. 5A FIG. 12 is a diagram showing an explanatory plan view of various types of wells sandwiched by epitaxial growth according to an example. FIG.

5B ist eine Querschnittansicht der Vorrichtung von 5A durch aktive Bereiche gemäß einem Beispiel. 5B is a cross-sectional view of the device of 5A by active areas according to an example.

5C ist eine Querschnittansicht der Vorrichtung von 5A durch Isolationsbereiche gemäß einem Beispiel. 5C is a cross-sectional view of the device of 5A by isolation regions according to an example.

6A ist ein Diagramm, das eine erläuternde Draufsicht von verschiedenen Sorten von Mulden, die unter Epitaxialwachstum zwischen Gates liegen, gemäß einem Beispiel zeigt. 6A FIG. 12 is a diagram showing an explanatory plan view of various types of wells sandwiched by epitaxial growth according to an example. FIG.

6B ist eine Querschnittansicht der Vorrichtung von 6A durch aktive Bereiche gemäß einem Beispiel. 6B is a cross-sectional view of the device of 6A by active areas according to an example.

6C ist eine Querschnittansicht der Vorrichtung von 6A durch Isolationsbereiche gemäß einem Beispiel. 6C is a cross-sectional view of the device of 6A by isolation regions according to an example.

7A ist ein Diagramm, das eine erläuternde Draufsicht von verschiedenen Sorten von Mulden, die unter Epitaxialwachstum zwischen Gates liegen, gemäß einem Beispiel zeigt. 7A FIG. 12 is a diagram showing an explanatory plan view of various types of wells sandwiched by epitaxial growth according to an example. FIG.

7B ist eine Querschnittansicht der Vorrichtung von 7A durch aktive Bereiche gemäß einem Beispiel. 7B is a cross-sectional view of the device of 7A by active areas according to an example.

7C ist eine Querschnittansicht der Vorrichtung von 7A durch Isolationsbereiche gemäß einem Beispiel. 7C is a cross-sectional view of the device of 7A by isolation regions according to an example.

DETAILLIERTE BESCHREIBUNGDETAILED DESCRIPTION

Es ist zu verstehen, dass die folgende Offenbarung viele verschiedene Ausführungsformen oder Beispiele vorsieht, um verschiedene Merkmale der Offenbarung zu implementieren. Spezifische Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Des Weiteren kann das Ausführen eines ersten Prozesses vor einem zweiten Prozess in der folgenden Beschreibung beispielsweise Ausführungsformen umfassen, in denen der zweite Prozess unmittelbar nach dem ersten Prozess ausgeführt wird, und kann auch Ausführungsformen umfassen, in denen zusätzliche Prozesse zwischen dem ersten Prozess und dem zweiten Prozess ausgeführt werden können. Unterschiedliche Merkmale können der Einfachheit und der Klarheit halber unter Verwendung verschiedener Maßstäbe dargestellt werden. Ferner kann das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen die erste und die zweite Einrichtung in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Einrichtungen zwischen der ersten Einrichtung und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt sein müssen.It is to be understood that the following disclosure provides many different embodiments or examples to implement various features of the disclosure. Specific examples of components and arrangements are described below to simplify the present disclosure. Of course these are just examples and should not be limiting. Further, performing a first process prior to a second process in the following description may include, for example, embodiments in which the second process is performed immediately after the first process, and may also include embodiments in which additional processes between the first process and the second process Process can be performed. Different features may be presented for simplicity and clarity using various scales. Further, forming a first device over or on a second device in the following description may, for example, include embodiments in which the first and second devices are formed in direct contact, and may also include embodiments in which additional devices are interposed between the first device and the second device may be configured so that the first and second devices need not be in direct contact.

Weiter können räumlich relative Begriffe, wie „unten”, „unter”, „unterer”, „über”, „oberer” und derartige, hier zur Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder einer Einrichtung mit einem oder mehreren anderen Elementen oder Einrichtungen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Zum Beispiel wenn eine in den Figuren dargestellte Vorrichtung umgedreht wird, sind Elemente, die laut der Beschreibung „unterhalb von” oder „unter” anderen Elementen oder Einrichtungen sind, dann „über” den anderen Elementen oder Einrichtungen. Der exemplarische Begriff „unter” bezieht sich daher sowohl auf eine Orientierung „unter” als auch „über”. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.Further, spatially relative terms such as "below," "below," "lower," "above," "upper," and the like, may be used herein for ease of description to describe the relationship of one element or device to one or more others Describe elements or devices as shown in the figures. The spatially relative terms are intended to encompass different orientations of the device being used or operated in addition to the orientation shown in the figures. For example, when a device shown in the figures is turned over, elements that are described as being "below" or "below" other elements or devices are then "above" the other elements or devices. The exemplary term "under" therefore refers both to an orientation "below" and "above". The device may be oriented differently (rotated 90 degrees or in a different orientation), and the spatially relative terms used herein may also be interpreted accordingly.

1 ist ein Diagramm, das eine erläuternde Draufsicht 100 von Epitaxialwachstum zwischen Gates zeigt. Gemäß manchen erläuternden Beispielen umfasst eine integrierte Schaltungsvorrichtung mindestens zwei Gatevorrichtungen 104. Die Schaltungsvorrichtung umfasst aktive Bereiche 102 zwischen den zwei Gatevorrichtungen 104. Zudem liegt mindestens ein Dummygate 108 in der Mitte zwischen den zweien Gatevorrichtungen 108. Metallkontaktierungen 106 können unmittelbar neben den Gatevorrichtungen 104 und dem Dummygate 108 ausgebildet sein. 1 is a diagram that is an explanatory plan view 100 of epitaxial growth between gates. According to some illustrative examples, an integrated circuit device includes at least two gate devices 104 , The circuit device comprises active areas 102 between the two gate devices 104 , In addition, there is at least one dummy gate 108 in the middle between the two gate devices 108 , metal contacts 106 can be right next to the gate devices 104 and the dummygate 108 be educated.

Gemäß dem vorliegenden Beispiel können die aktiven Bereiche 102 innerhalb einer Mulde 110 ausgebildet sein. Wie vorher erwähnt, können die aktiven Bereiche 102 durch einen Epitaxieprozess ausgebildet werden. Ein solcher Prozess umfasst die Abscheidung einer kristallinen Schicht auf ein kristallines Substrat. Zum Beispiel können die aktiven Bereiche 102 auf einem Siliziumsubstrat ausgebildet werden.According to the present example, the active areas 102 within a hollow 110 be educated. As previously mentioned, the active areas 102 be formed by an epitaxial process. Such a process involves the deposition of a crystalline layer onto a crystalline substrate. For example, the active areas 102 be formed on a silicon substrate.

Die aktiven Bereiche 102 können p-dotiert oder eine n-dotiert sein. Die Dotierung kann in situ mit der epitaxischen Bildung stattfinden. Alternativ kann eine nicht dotierte Epitaxie-Struktur ausgebildet werden. Dann kann ein Dotierungsprozess die Epitaxie-Strukturen 102 dotieren. Die Art der Mulde 110 hängt vom Dotierungs-Typ der Dotierungssubstanz ab. Wenn z. B. die aktiven Bereiche 102 n-dotiert sind, ist die Mulde 110, in der die n-dotierten aktiven Bereiche ausgebildet sind, eine p-dotierte Mulde. Wenn umgekehrt die aktiven Bereiche 102 p-dotiert sind, ist die Mulde 110, in der die p-dotierten aktiven Bereiche ausgebildet sind, eine n-dotierte Mulde. Die aktiven Bereiche 102 weisen im Wesentlichen eine gleiche Länge auf. Die Länge bezieht sich auf die lange Dimension zwischen einem echten Gate 104 und dem Dummygate 108.The active areas 102 may be p-doped or n-doped. The doping may take place in situ with the epitaxial formation. Alternatively, a non-doped epitaxial structure may be formed. Then a doping process may be the epitaxial structures 102 dope. The type of hollow 110 depends on the doping type of the doping substance. If z. B. the active areas 102 n- are doped, is the trough 110 , in which the n-doped active regions are formed, a p-doped well. If, conversely, the active areas 102 p-doped, is the trough 110 in which the p-doped active regions are formed, an n-doped well. The active areas 102 have substantially the same length. The length refers to the long dimension between a real gate 104 and the dummygate 108 ,

Die Gatestrukturen 104, 108 können mit der gleichen Maske gebildet werden. Insbesondere kann eine Gate-Schicht durch konventionelle Fotolithografietechnik abgeschieden und strukturiert werden. Insbesondere kann eine Fotolackschicht durch eine Fotomaske einer Lichtquelle ausgesetzt werden. Bereiche der Fotolackschicht können dadurch entfernt werden. Die verbleibende Fotolackschicht fungiert als Schutz vor einem Ätzprozess. Der Ätzprozess kann das Gate-Material von allen Bereichen entfernen, in denen keine Gates gebildet werden sollen. Das Gate-Material, das von der Fotolackschicht geschützt wurde, lässt die Gatevorrichtungen 104, 108 unberührt.The gate structures 104 . 108 can be formed with the same mask. In particular, a gate layer can be deposited and patterned by conventional photolithography technique. In particular, a photoresist layer can be exposed through a photomask to a light source. Areas of the photoresist layer can be removed thereby. The remaining photoresist layer acts as protection against an etching process. The etching process can remove the gate material from all areas where no gates are to be formed. The gate material protected by the photoresist layer leaves the gate devices 104 . 108 unaffected.

In manchen Beispielfällen können die Gatevorrichtungen 104 und das Dummygate 108 durch Verwendung der gleichen Maske ausgebildet werden, und sie können somit aus dem gleichen Material ausgebildet werden. Die Gatevorrichtungen 104 können als Gate-Anschlüsse für eine Transistorvorrichtung einer ESD-Vorrichtung verwendet werden. Das Dummygate 108 kann so gelassen werden wie es ist und für keine Transistorvorrichtung verwendet werden. In manchen Fällen kann das Dummygate 108 vorgespannt sein. Alternativ kann das Dummygate 108 floated sein, d. h. an nichts angeschlossen sein, auch nicht an Erde.In some example cases, the gate devices 104 and the dummygate 108 can be formed by using the same mask, and thus they can be formed of the same material. The gate devices 104 may be used as gate terminals for a transistor device of an ESD device. The dummygate 108 can be left as is and used for no transistor device. In some cases, the dummy gate 108 be biased. Alternatively, the dummy gate 108 be floated, that is, connected to nothing, not earth.

Das Dummygate 108 wird so platziert, dass das Epitaxie-Fenster reduziert wird. Das Epitaxie-Fenster bezieht sich auf die Länge der Epitaxie-Strukturen. Wenn das Dummygate 108 nicht vorhanden wäre, wäre das Epitaxie-Fenster relativ lang, wie von der Linie 112 angedeutet. Wenn das Dummygate 108 vorhanden ist, wird das Epitaxie-Fenster allerdings reduziert, wie von der Linie 114 angedeutet. Folglich ist das Epitaxie-Fenster auf beiden Seiten des Dummygates im Wesentlichen gleich und kleiner. Dies ermöglicht einen gleichmäßigeren Epitaxie-Prozess.The dummygate 108 is placed so that the epitaxy window is reduced. The epitaxy window refers to the length of the epitaxial structures. If the dummy gate 108 would not be present, the epitaxy window would be relatively long, as from the line 112 indicated. If the dummy gate 108 is present, however, the epitaxy window is reduced as from the line 114 indicated. Thus, the epitaxial window on both sides of the dummy gate is substantially the same and smaller. This allows a more uniform epitaxy process.

Die Klammern 116, 108 stellen Querschnitte der Vorrichtung dar. Die erste Klammer 116 stellt einen Querschnitt entlang einer Finnenstruktur dar, wie in 2A gezeigt. Die zweite Klammer 118 stellt einen Querschnitt zwischen den Finnenstrukturen dar, wie in 2B gezeigt.The brackets 116 . 108 represent cross sections of the device. The first clip 116 illustrates a cross section along a fin structure, as in FIG 2A shown. The second bracket 118 represents a cross section between the fin structures, as in FIG 2 B shown.

2A ist ein Diagramm, das eine erläuternde Querschnittsansicht 200 einer ESD-Vorrichtung mit Epitaxialwachstum zwischen Gates zeigt. Im vorliegenden Beispiel sind die gezeigten aktiven Bereiche 102 in der Mulde 110 ausgebildet. Die Mulde 110 kann auf einem Basissubstrat 202 ausgebildet sein. Das Basissubstrat 202 kann aus einem Halbleitermaterial wie Silizium sein. 2A is a diagram that is an explanatory cross-sectional view 200 an ESD device with epitaxial growth between gates. In the present example, the active areas shown are 102 in the hollow 110 educated. The hollow 110 can on a base substrate 202 be educated. The base substrate 202 may be of a semiconductor material such as silicon.

Die Lücken 206 zwischen den aktiven Bereichen 102 liegen da, wo die Gates 104, 108 ausgebildet sind. Wie oben beschrieben, liegt das Dummygate 108 zwischen den zwei normalen Gates 104. Das Dummygate 108 reduziert das Epitaxie-Fenster und verbessert die Gleichmäßigkeit der aktiven Bereiche 102.The gaps 206 between the active areas 102 lie where the gates 104 . 108 are formed. As described above, the dummy gate is located 108 between the two normal gates 104 , The dummygate 108 reduces the epitaxy window and improves the uniformity of the active areas 102 ,

Wie oben erwähnt können Kontaktierungen 106 unmittelbar an die Gates 104, 108 angrenzend ausgebildet werden. Die Kontaktierungen 106 werden verwendet, um die Gatevorrichtungen mit den aktiven Bereichen zu verbinden. Im Falle der tatsächlichen Gates 104 verbinden die Kontaktierungen die Source- oder Drain-Bereiche mit einem Source- oder Drain-Anschluss. Typischerweise wird dies auf einer darüber liegenden Metallschicht (nicht gezeigt) gemacht. Insbesondere kann eine dielektrische Zwischenschicht 208 auf den Gatevorrichtungen ausgebildet sein.As mentioned above, contacts 106 directly to the gates 104 . 108 be formed adjacent. The contacts 106 are used to connect the gate devices to the active areas. In the case of the actual gates 104 The contacts connect the source or drain regions to a source or drain. Typically this is done on an overlying metal layer (not shown). In particular, a dielectric intermediate layer 208 be formed on the gate devices.

Durchkontaktierungen (Vias) werden dann in die dielektrischen Zwischenschicht 208 hinein ausgebildet. Die Durchkontaktierungen erstrecken sich nach unten bis zu den Substratbereichen. Ein Silizidmaterial wird dann in den Durchkontaktierungen ausgebildet. Die Durchkontaktierungen werden dann mit einem metallischen Material gefüllt, um die Kontaktierungen 106 zu bilden. Eine derartige Bildung der Kontaktierungen wird als Silizid-Zuletztprozess bezeichnet. Nachdem die Kontaktierungen 106 in die dielektrische Zwischenschicht 208 hinein ausgebildet worden sind, kann eine Metallschicht darüber ausgebildet werden, die die Kontaktierungen 106 mit anderen Vorrichtungen verbindet.Vias are then inserted into the dielectric interlayer 208 trained in it. The vias extend down to the substrate areas. A silicide material is then formed in the vias. The vias are then filled with a metallic material around the contacts 106 to build. Such formation of the contacts is referred to as the last silicide process. After the contacts 106 in the dielectric interlayer 208 have been formed in it, a metal layer can be formed over it, the contacts 106 connects with other devices.

Ähnliche Verfahren können verwendet werden, um die Gatevorrichtungen 104 mit anderen Elementen der integrierten Schaltung zu verbinden. Insbesondere können Durchkontaktierungen in die dielektrische Zwischenschicht 208 hinein ausgebildet werden, die sich nach unten bis zu den Gatevorrichtungen 104 erstrecken. Diese Durchkontaktierungen werden dann mit Silizid und dann mit Metall gefüllt. In manchen Fällen können die Durchkontaktierungen, die sich bis zu den Gatevorrichtungen 104 erstrecken, von einer anderen Schicht ausgehen als von der Schicht, die die Kontaktierungen 106 verwendet, um eine Verbindung zu den aktiven Bereichen 102 herzustellen.Similar methods can be used to control the gate devices 104 to connect with other elements of the integrated circuit. In particular, plated-through holes can be made in the dielectric interlayer 208 be formed in, which are down to the gate devices 104 extend. These vias are then filled with silicide and then with metal. In some cases, the vias that extend to the gate devices 104 extend, starting from a different layer than from the layer containing the contacts 106 used to connect to the active areas 102 manufacture.

2B ist ein Diagramm, das eine erläuternde Querschnittansicht einer ESD-Vorrichtung mit Epitaxialwachstum zwischen Gates und zwischen Finnenstrukturen zeigt. In dem vorliegenden Beispiel kann der Zwischenraum zwischen parallelen aktiven Bereichen ein STI-Material (STI = Shallow Trench Isolation) (flache Grabenisolation) sein. Ein solches Material ist ein dielektrisches Material wie Siliziumdioxid, um den Durchgang von elektrischem Strom zwischen den Vorrichtungen zu vermeiden. 2 B is a diagram showing an explanatory cross-sectional view of an ESD device with Shows epitaxial growth between gates and between fin structures. In the present example, the gap between parallel active regions may be STI (Shallow Trench Isolation) material (shallow trench isolation). Such a material is a dielectric material such as silicon dioxide to prevent the passage of electrical current between the devices.

Die STI-Strukturen 204 können auf verschiedene Arten ausgebildet werden. In einem Beispielsfall werden die Gräben in das darunterliegende Material hinein geätzt, in diesem Fall in die Mulde 110. Die Gräben werden dann mit dem dielektrischen Material gefüllt, um die flache Grabenisolation (STI) 204 zu bilden. Diese Gräben werden durch konventionelle Fotolithografietechnik strukturiert. In dieser Querschnittansicht sind die aktiven Bereiche 102 noch zu sehen, da sie sich um die STI-Einrichtung 204 erstrecken.The STI structures 204 can be trained in different ways. In one example, the trenches are etched into the underlying material, in this case into the well 110 , The trenches are then filled with the dielectric material to form the shallow trench isolation (STI) 204 to build. These trenches are structured by conventional photolithography technique. In this cross-sectional view are the active areas 102 to be seen, since they are the STI facility 204 extend.

3A ist ein Diagramm, das eine erläuternde Draufsicht 300 von Epitaxialwachstum zwischen Gates, einschließlich mehrerer Dummygates, zeigt. Gemäß dem vorliegenden Beispiel kann mehr als ein Dummygate zwischen den zwei realen Gates 104 angeordnet werden. Insbesondere liegen zwei Dummygates 302, 304 zwischen den tatsächlichen Gates 104. 3A is a diagram that is an explanatory plan view 300 of epitaxial growth between gates, including multiple dummy gates. According to the present example, more than one dummy gate may exist between the two real gates 104 to be ordered. In particular, there are two dummy gates 302 . 304 between the actual gates 104 ,

Die Dummygates sind mit einem solchen Abstand angeordnet, dass die aktiven Bereiche zwischen einer jeden Gate-Struktur 104, 302, 304 im Wesentlichen gleich lang sind. Folglich ist das Epitaxie-Fenster 308 ungefähr gleich lang für jeden aktiven Bereich. Indem das Epitaxie-Fenster 308 reduziert wird und eine gleichmäßige Länge zwischen den aktiven Bereichen beibehalten wird, kann der Loading-Effekt reduziert werden. Wie vorher erwähnt, tritt der Loading-Effekt auf, wenn ein epitaxischer Wachstumsprozess an mehreren Bereichen eines Substrats ausgeführt wird. Wenn diese Bereiche unterschiedliche Größen haben, dann erfahren manche Bereiche das Aufwachsen anders als andere Bereiche. Diese Ungleichmäßigkeit kann nachteilige Auswirkungen auf die integrierte Schaltung haben.The dummy gates are arranged at such a distance that the active areas between each gate structure 104 . 302 . 304 are essentially the same length. Consequently, the epitaxy window is 308 about the same length for each active area. By the epitaxy window 308 is reduced and a uniform length between the active areas is maintained, the loading effect can be reduced. As previously mentioned, the loading effect occurs when an epitaxial growth process is performed on multiple regions of a substrate. When these areas have different sizes, some areas experience growth differently than other areas. This unevenness can have detrimental effects on the integrated circuit.

Die Anzahl der Dummygates und somit die Größe des Epitaxie-Fensters kann so ausgewählt werden, dass der Loading-Effekt unter einen Schwellenwert reduziert wird. Dieser Schwellenwert kann während der Entwurfsphase vorbestimmt werden oder während der Herstellungsphase bestimmt werden. Die Epitaxie-Fenster zwischen Gates sind von der folgenden Gleichung definiert: Wd = (W – n·L)/(n + 1) Wobei:
Wd das reduzierte Epitaxie-Fenster 308 ist;
W das ursprüngliche Fenster 310 zwischen den realen Gates 104 ist;
n die Anzahl der Dummygates ist; und
L die Breite der Dummygates ist.The number of dummy gates and thus the size of the epitaxy window can be selected to reduce the loading effect below a threshold. This threshold may be predetermined during the design phase or determined during the manufacturing phase. The epitaxy windows between gates are defined by the following equation: Wd = (W -n * L) / (n + 1) In which:
Wd the reduced epitaxy window 308 is;
W the original window 310 between the real gates 104 is;
n is the number of dummy gates; and
L is the width of the dummy gates.

Das Epitaxie-Fenster 308 kann durch Auswählen der Anzahl der Dummygates und der Größe des Fensters 310 zwischen den realen Gates 104 feinabgestimmt werden. Das Vorhandensein der Dummygate 304, 302 ermöglicht mehr Kontrolle über das Epitaxie-Fenster 308, und die ESD-Vorrichtung kann folglich durch Einstellung des Fensters 308 optimiert werden. Im Allgemeinen funktioniert die ESD-Vorrichtung besser, wenn ein höherer elektrischer Strom durch den Transistor fließen kann.The epitaxy window 308 can by selecting the number of dummy gates and the size of the window 310 between the real gates 104 be fine-tuned. The presence of the dummy gate 304 . 302 allows more control over the epitaxy window 308 and the ESD device can thus be adjusted by adjusting the window 308 be optimized. In general, the ESD device works better when a higher electrical current can flow through the transistor.

3B ist ein Diagramm, das eine Querschnittansicht 320 von Epitaxialwachstum zwischen Gates, einschließlich mehrerer Dummygates, zeigt. Die Querschnittansicht 320 verläuft entlang der Finnenstruktur, wie von der Klammer 312 in 3A angedeutet. Gemäß dem vorliegenden Beispiel können die aktiven Bereiche wie oben beschrieben ausgebildet werden. 3B is a diagram that is a cross-sectional view 320 of epitaxial growth between gates, including multiple dummy gates. The cross-sectional view 320 runs along the fin structure as seen from the bracket 312 in 3A indicated. According to the present example, the active regions may be formed as described above.

In diesem Beispiel liegt lediglich eine einzige Kontaktierung 306 zwischen den zwei Dummygates 302, 304, anstatt der Kontaktierungen auf beiden Seiten des Dummygates wie in 1 und in den 2A–2B dargestellt. Es können auch andere Positionen für die Kontaktierungen 306 verwendet werden. In manchen Beispielen können die Kontaktierungen verwendet werden, um die Dummygates vorzuspannen. In manchen Beispielen können die Kontaktierungen 306 zu anderen Schaltungsdesignzwecken verwendet werden.In this example, there is only a single contact 306 between the two dummy gates 302 . 304 instead of the contacts on both sides of the dummy gate as in 1 and in the 2A - 2 B shown. There may also be other positions for the contacts 306 be used. In some examples, the contacts may be used to bias the dummy gates. In some examples, the contacts 306 used for other circuit design purposes.

Obwohl ein Finnenstruktur-Transistor gezeigt ist, kann das hierin Beschriebene ebenfalls mit einer konventionellen CMOS-Architektur (Complementary Metal Oxide Semiconductor) verwendet werden. Zum Beispiel kann ein konventioneller aktiver Bereich zwischen Gates und Dummygate aufgewachsen werden, anstatt mehrerer zwischen den Gates aufgewachsenen aktiven Finnenbereiche.Although a fin structure transistor is shown, what has been described herein can also be used with a conventional CMOS architecture (Complementary Metal Oxide Semiconductor). For example, a conventional active area may be grown between gates and dummy gate rather than multiple active fin areas grown between the gates.

Das Vorhandensein gleichmäßigerer aktiver Bereiche zwischen den Gates kann einen Replacement-Gate-Prozess besserer Qualität ermöglichen. In manchen Fällen sind tatsächliche Gates aus einem Polysilizium-Material, und werden dann durch ein metallisches Material ersetzt. Dieser Prozess umfasst das Bilden von Seiten-Abstandshaltern an den Seiten des Polysilizium-Gates, das Entfernen des Polysiliziums, und dann das Ersetzen der verbleibenden Lücke durch ein metallisches Material.Having more even active areas between the gates can enable a better quality replacement gate process. In some cases, actual gates are made of a polysilicon material and are then replaced by a metallic material. This process involves forming side spacers on the sides of the polysilicon gate, removing the polysilicon, and then replacing the remaining gap with a metallic material.

Die Dummygates 304, 302 können ebenfalls verwendet werden, um die Wärmeabgabe zu unterstützen. Da eine ESD-Vorrichtung dazu eingerichtet ist, höhere elektrische Ströme zu handhaben, wird sie aufgrund von durch enge Strukturen fließenden elektrischen Stroms hohen Temperaturen unterworfen. Die Dummygates 304, 302 können als Kühlkörper fungieren, und somit die ESD-Vorrichtung relativ kalt halten.The dummy gates 304 . 302 can also be used to aid in heat dissipation. As an ESD device set up to do so is to handle higher electrical currents, it is subjected to high temperatures due to flowing through narrow structures electrical current. The dummy gates 304 . 302 can act as a heat sink, and thus keep the ESD device relatively cold.

4 ist ein Flussdiagramm, das ein beispielhaftes Verfahren zum Bilden einer Vorrichtung mit verbessertem Epitaxialwachstum zwischen Gates zeigt. Gemäß manchen Beispielen umfasst das Verfahren einen Schritt 402 zum Bilden einer Vielzahl von aktiven Bereichen durch einen Epitaxialwachstumsprozess. Das Verfahren umfasst ferner einen Schritt 404 zum Bilden von mindestens zwei Gatevorrichtungen und mindestens einem Dummygate innerhalb von Lücken zwischen den aktiven Bereichen, wobei die Gatevorrichtungen und das Dummygate senkrecht zu den aktiven Bereichen verlaufen, und wobei jeder der aktiven Bereiche im Wesentlichen gleich dimensioniert ist. 4 FIG. 10 is a flowchart showing an exemplary method of forming a device with improved epitaxial growth between gates. FIG. According to some examples, the method includes a step 402 for forming a plurality of active regions by an epitaxial growth process. The method further includes a step 404 for forming at least two gate devices and at least one dummy gate within gaps between the active regions, wherein the gate devices and the dummy gate are perpendicular to the active regions, and wherein each of the active regions is dimensioned substantially equal.

5A ist ein Diagramm, das eine erläuternde Draufsicht 500 von verschiedenen Sorten von Mulden zeigt, die unterhalb von Epitaxiestrukturen zwischen Gates liegen. In manchen Beispielen kann die Leistung der ESD-Vorrichtung durch Einfügung von unterschiedlichen Sorten von Mulden unter die Vorrichtung verbessert werden. Es kann beispielsweise zwei unterschiedliche Sorten von Mulden geben, wobei jede unterschiedliche Sorte einen unterschiedlichen Leitungstyp aufweist. Zum Beispiel kann eine der Mulden eine p-Mulde sein, und die andere Mulde kann eine n-Mulde sein. In einem Beispiel, kann eine n-Mulde 502 innerhalb der p-Mulde 110 ausgebildet sein. Die in 5A gezeigte Ansicht zeigt die n-Mulde 502 und die p-Mulde 110, aber nicht die Isolationsbereiche, die zwischen den aktiven Bereichen 102 liegen können. 5A is a diagram that is an explanatory plan view 500 of different types of wells lying below epitaxy structures between gates. In some examples, the performance of the ESD device may be improved by incorporating different types of wells under the device. For example, there may be two different types of wells, each different sort having a different conductivity type. For example, one of the wells may be a p-well, and the other well may be an n-well. In one example, an n-well may 502 within the p-well 110 be educated. In the 5A view shown shows the n-well 502 and the p-well 110 but not the isolation areas between the active areas 102 can lie.

In manchen Beispielen kann die n-Mulde 502 vor den Gatevorrichtungen 104 und dem Dummygate 108 ausgebildet werden. Die n-Mulde 502 kann durch verschiedene Herstellungsprozesse ausgebildet werden. Zum Beispiel kann die n-Mulde 502 durch einen Dotierungsprozess wie ein Ionenimplantationsprozess ausgebildet werden. Die n-Mulde 502 kann eine kleinere Dotierungskonzentration als die Dotierungskonzentration der aktiven Bereiche 102 aufweisen.In some examples, the n-well may 502 in front of the gate devices 104 and the dummygate 108 be formed. The n-well 502 can be formed by various manufacturing processes. For example, the n-well may 502 be formed by a doping process such as an ion implantation process. The n-well 502 may have a smaller doping concentration than the doping concentration of the active regions 102 exhibit.

In manchen Beispielen kann die Grenzfläche 504 zwischen der n-Mulde 502 und der p-Mulde 110 an einer Stelle zwischen einer der Gatevorrichtungen 104 und dem Dummygate 108 liegen. In manchen Beispielen, kann die Grenzfläche 504 näher an den Gatevorrichtungen 104 liegen als das Dummygate 108. In manchen Beispielen kann die Grenzfläche 504 näher an dem Dummygate 108 liegen als die Gatevorrichtungen 104.In some examples, the interface 504 between the n-well 502 and the p-well 110 at a location between one of the gate devices 104 and the dummygate 108 lie. In some examples, the interface may be 504 closer to the gate devices 104 lie as the dummy gate 108 , In some examples, the interface 504 closer to the dummy gate 108 lie as the gate devices 104 ,

5B ist eine Querschnittansicht 510 der in der 5A gezeigten Vorrichtung durch die aktiven Bereiche. Insbesondere ist die Querschnittansicht entlang der Linie 516. Wie gezeigt erstreckt sich die n-Mulde 502 tiefer als die aktiven Bereiche 102. Allerdings ist die n-Mulde 502 nicht so tief wie die p-Mulde 110. 5B is a cross-sectional view 510 the Indian 5A shown device through the active areas. In particular, the cross-sectional view is along the line 516 , As shown, the n-well extends 502 deeper than the active areas 102 , However, the n-well is 502 not as deep as the p-well 110 ,

5C ist eine Querschnittansicht 520 der in der 5A gezeigten Vorrichtung die Isolationsbereiche 204. Insbesondere ist die Querschnittansicht 520 entlang der Linie 518. Wie gezeigt erstreckt sich die n-Mulde 502 tiefer als die Isolationsbereiche 204. In manchen Beispielen wird die n-Mulde 502 ausgebildet, bevor die Isolationsbereiche 204 ausgebildet werden. 5C is a cross-sectional view 520 the Indian 5A The apparatus shown isolation areas 204 , In particular, the cross-sectional view 520 along the line 518 , As shown, the n-well extends 502 deeper than the isolation areas 204 , In some examples, the n-well becomes 502 formed before the isolation areas 204 be formed.

6A ist ein Diagramm, das eine erläuternde Draufsicht 600 von verschiedenen Sorten von Mulden, die unter Epitaxiestrukturen zwischen Gates liegen, zeigt. In manchen Beispielen kann die Leistung der ESD-Vorrichtung durch Einfügung von verschiedenen Sorten von Mulden unter die Vorrichtung verbessert werden. Zum Beispiel können zwei getrennte n-Mulden 602 innerhalb der p-Mulde 110 ausgebildet werden. Die n-Mulden 602 können von einer Lücke unterhalb des Dummygates 108 getrennt werden. Die in der 6A dargestellte Ansicht zeigt die n-Mulde 602 und die p-Mulde 110, aber zeigt nicht die Isolationsbereiche, die zwischen den aktiven Bereichen 102 liegen können. 6A is a diagram that is an explanatory plan view 600 of different types of wells lying under epitaxy structures between gates. In some examples, the performance of the ESD device may be improved by inserting different types of wells below the device. For example, two separate n-wells 602 within the p-well 110 be formed. The n-wells 602 can from a gap below the dummy gate 108 be separated. The in the 6A The view shown shows the n-well 602 and the p-well 110 but does not show the isolation areas between the active areas 102 can lie.

6B ist eine Querschnittansicht 610 der in der 6A gezeigten Vorrichtung durch die aktiven Bereiche 102. Insbesondere verläuft die Querschnittansicht entlang der Linie 616. Wie gezeigt erstreckt sich die n-Mulde 602 tiefer als die aktiven Bereiche 102. Allerdings ist die n-Mulde 602 nicht so tief wie die p-Mulde 110. Im vorliegenden Beispiel liegen die äußeren Grenzflächen 604 zwischen der n-Mulde 602 und der p-Mulde 110 an einer Stelle zwischen dem Dummygate 108 und den Gatevorrichtungen 104. Die inneren Grenzflächen 608 sind im Wesentlichen entlang der Seitenwände des Dummygate 108 ausgerichtet. Folglich bleibt das Dummygate 108 über der p-Mulde 110 angeordnet. In Beispielen, in denen es mehr als ein Dummygate gibt, kann es mehr als zwei n-Mulden 602 geben. Wenn es z. B. zwei Dummygates 108 gibt, kann es eine zwischen den zwei Dummygates liegende dritte n-Mulde geben. 6B is a cross-sectional view 610 the Indian 6A shown device through the active areas 102 , In particular, the cross-sectional view runs along the line 616 , As shown, the n-well extends 602 deeper than the active areas 102 , However, the n-well is 602 not as deep as the p-well 110 , In the present example, the outer interfaces are located 604 between the n-well 602 and the p-well 110 at a point between the dummy gate 108 and the gate devices 104 , The inner interfaces 608 are essentially along the side walls of the dummy gate 108 aligned. Consequently, the dummy gate remains 108 above the p-well 110 arranged. In examples where there is more than one dummy gate, there may be more than two n-wells 602 give. If it is z. B. two dummy gates 108 There may be a third n-well lying between the two dummy gates.

6C ist eine Querschnittansicht 620 der in der 6A gezeigten Vorrichtung durch die Isolationsbereiche 204. Insbesondere verläuft die Querschnittansicht 620 entlang der Linie 618. Wie gezeigt erstreckt sich die n-Mulde 602 tiefer als die Isolationsbereiche 204. In manchen Beispielen wird die n-Mulde 602 ausgebildet, bevor die Isolationsbereiche 204 ausgebildet werden. 6C is a cross-sectional view 620 the Indian 6A shown device through the isolation areas 204 , In particular, the cross-sectional view runs 620 along the line 618 , As shown, the n-well extends 602 deeper than the isolation areas 204 , In some examples, the n-well becomes 602 formed before the isolation areas 204 be formed.

7A ist ein Diagramm, das eine erläuternde Draufsicht von verschiedenen Sorten von Mulden, die unter Epitaxiestrukturen zwischen Gates liegen, zeigt. In manchen Beispielen kann die Leistung der ESD Vorrichtung durch Einfügung von verschiedenen Sorten von Mulden unter die Vorrichtung verbessert werden. Im vorliegenden Beispiel erstreckt sich die n-Mulde 702 von einer Gatevorrichtung 104 bis zur anderen Gatevorrichtung 104. Die n-Mulde 702 erstreckt sich ebenfalls 108 unterhalb des Dummygates. Die in der 7A dargestellte Ansicht zeigt die n-Mulde 702 und die p-Mulde 110, aber nicht die Isolationsbereiche, die zwischen den aktiven Bereichen 102 liegen können. 7A Figure 4 is a diagram showing an illustrative top view of various types of wells located under epitaxial structures between gates. In some examples, the performance of the ESD device may be improved by inserting different types of wells below the device. In the present example, the n-well extends 702 from a gate device 104 to the other gate device 104 , The n-well 702 extends as well 108 below the dummy gate. The in the 7A The view shown shows the n-well 702 and the p-well 110 but not the isolation areas between the active areas 102 can lie.

7B ist eine Querschnittansicht 710 der in der 7A gezeigten Vorrichtung durch die aktiven Bereiche 102. Insbesondere verläuft die Querschnittansicht entlang der Linie 716. Wie gezeigt erstreckt sich die n-Mulde 702 tiefer als die aktiven Bereiche 102. Allerdings ist die n-Mulde 602 nicht so tief wie die p-Mulde 110. Im vorliegenden Beispiel sind die Grenzflächen 704 zwischen der n-Mulde 702 und der p-Mulde 110 im Wesentlichen zu inneren Seitenwänden 708 der Gatevorrichtungen 104 ausgerichtet. Zudem erstreckt sich die n-Mulde 702, wie gezeigt, unterhalb des Dummygates 108. 7B is a cross-sectional view 710 the Indian 7A shown device through the active areas 102 , In particular, the cross-sectional view runs along the line 716 , As shown, the n-well extends 702 deeper than the active areas 102 , However, the n-well is 602 not as deep as the p-well 110 , In the present example, the interfaces are 704 between the n-well 702 and the p-well 110 essentially to inner sidewalls 708 the gate devices 104 aligned. In addition, the n-well extends 702 as shown below the dummy gate 108 ,

7C ist eine Querschnittansicht 720 der in der 7A gezeigten Vorrichtung durch die Isolationsbereiche 204. Insbesondere verläuft die Querschnittansicht 720 entlang der Linie 718. Wie gezeigt erstreckt sich die n-Mulde 702 tiefer als die Isolationsbereiche 204. In manchen Beispielen wird die n-Mulde 702 ausgebildet, bevor die Isolationsbereiche 204 ausgebildet werden. 7C is a cross-sectional view 720 the Indian 7A shown device through the isolation areas 204 , In particular, the cross-sectional view runs 720 along the line 718 , As shown, the n-well extends 702 deeper than the isolation areas 204 , In some examples, the n-well becomes 702 formed before the isolation areas 204 be formed.

Gemäß einem Beispiel umfasst eine integrierte Schaltungsvorrichtung mindestens zwei auf ein Substrat epitaxisch aufgewachsene aktive Bereiche, wobei die aktiven Bereiche zwischen einer ersten Gatevorrichtung und einer zweiten Gatevorrichtung liegen. Die integrierte Schaltungsvorrichtung umfasst mindestens ein Dummygate zwischen den zwei epitaxisch aufgewachsenen aktiven Bereichen und zwischen der ersten Gatevorrichtung und der zweiten Gatevorrichtung, wobei jeder aktive Bereich im Wesentlichen die gleiche Länge aufweist. Die erste Gatevorrichtung und die zweite Gatevorrichtung sind über einer ersten Mulde ausgebildet, die einen ersten Leitfähigkeitstyp aufweist, und das Dummygate ist über einer zweiten Mulde ausgebildet, die einen zweiten Leitfähigkeitstyp aufweist.According to one example, an integrated circuit device comprises at least two active regions epitaxially grown on a substrate, the active regions lying between a first gate device and a second gate device. The integrated circuit device comprises at least one dummy gate between the two epitaxially grown active regions and between the first gate device and the second gate device, each active region having substantially the same length. The first gate device and the second gate device are formed over a first well having a first conductivity type, and the dummy gate is formed over a second well having a second conductivity type.

Gemäß einem Beispiel umfasst ein Verfahren zur Bildung einer Elektrostatischen-Entladungs-Vorrichtung (ESD) das Bilden einer ersten Mulde auf einem Substrat, die einen ersten Leitfähigkeitstyp aufweist, das Bilden einer zweiten Mulde innerhalb der ersten Mulde, wobei die zweite Mulde einen zweiten Leitfähigkeitstyp aufweist, das Bilden einer ersten Gatevorrichtung und einer zweiten Gatevorrichtung über der ersten Mulde, das Bilden einer Vielzahl von aktiven Bereichen zwischen der ersten Gatevorrichtung und der zweiten Gatevorrichtung, wobei jeder der aktiven Bereiche im Wesentlichen die gleiche Länge aufweist, und das Bilden eines Dummygates innerhalb einer Lücke zwischen den aktiven Bereichen, wobei das Dummygate über der zweiten Mulde gebildet wird.In one example, a method of forming an electrostatic discharge device (ESD) includes forming a first well on a substrate having a first conductivity type, forming a second well within the first well, the second well having a second conductivity type , forming a first gate device and a second gate device over the first well, forming a plurality of active regions between the first gate device and the second gate device, each of the active regions having substantially the same length, and forming a dummy gate within one Gap between the active regions, where the dummy gate is formed over the second well.

Gemäß einem Beispiel umfasst eine integrierte Schaltungsvorrichtung mindestens zwei auf ein Substrat epitaxisch aufgewachsene aktive Bereiche, wobei die aktiven Bereiche zwischen einer ersten Gatevorrichtung und einer zweiten Gatevorrichtung liegen. Die integrierte Schaltungsvorrichtung umfasst ferner mindestens ein Dummygate zwischen den zwei epitaxisch aufgewachsenen aktiven Bereichen und zwischen der ersten Gatevorrichtung und der zweiten Gatevorrichtung, wobei jeder aktive Bereich im Wesentlichen die gleiche Länge aufweist. Die erste Gatevorrichtung und die zweite Gatevorrichtung sind über einer ersten Mulde ausgebildet, die einen ersten Leitfähigkeitstyp aufweist, und das Dummygate ist über einer Lücke zwischen einer zweiten Mulde und einer dritten Mulde ausgebildet, wobei die zweite Mulde und die dritte Mulde einen zweiten Leitfähigkeitstyp aufweisen.According to one example, an integrated circuit device comprises at least two active regions epitaxially grown on a substrate, the active regions lying between a first gate device and a second gate device. The integrated circuit device further comprises at least one dummy gate between the two epitaxially grown active regions and between the first gate device and the second gate device, each active region having substantially the same length. The first gate device and the second gate device are formed over a first well having a first conductivity type, and the dummy gate is formed over a gap between a second well and a third well, the second well and the third well having a second conductivity type.

Es sollte verstanden werden, dass mehrere unterschiedliche Kombinationen der oben aufgeführten Ausführungsformen und Schritte in unterschiedlichen Reihenfolgen oder parallel verwendet werden können, und dass kein einzelner Schritt kritisch oder unabdingbar ist. Zudem sollte erkannt werden, dass obwohl der Begriff „Elektrode” hierin verwendet wird, der Begriff das Konzept einer „Elektrodenkontaktierung” umfasst. Ferner können Merkmale, die oben in Bezug auf manche Ausführungsformen dargestellt und aufgeführt sind, mit Merkmalen kombiniert werden, die in Bezug auf andere Ausführungsformen dargestellt und aufgeführt sind. Demnach sollte verstanden werden, dass alle solche Abweichungen zum Umfang dieser Erfindung gehören.It should be understood that several different combinations of the above-listed embodiments and steps may be used in different orders or in parallel, and that no single step is critical or essential. In addition, it should be appreciated that although the term "electrode" is used herein, the term includes the concept of "electrode contacting". Further, features illustrated and listed above with respect to some embodiments may be combined with features illustrated and listed with respect to other embodiments. Thus, it should be understood that all such variations are within the scope of this invention.

Im Vorhergehenden sind Merkmale mehrerer Ausführungsforme hervorgehoben worden. Einem Fachmann sollte ersichtlich sein, dass die vorliegende Offenbarung als Ausgangspunkt verwendet werden kann, um andere Verfahren oder Strukturen zu entwerfen, oder zu modifizieren, um die gleiche Funktion zu erfüllen, und/oder um die gleichen Vorteile zu erreichen als die hierin beschriebenen Ausführungsformen. Einem Fachmann sollte ebenfalls ersichtlich sein, dass solche äquivalente Konstrukte von dem Geist und dem Umfang der vorliegenden Offenbarung nicht abweichen, und dass Änderungen, Ersetzungen und Umänderungen gemacht werden können, ohne von dem Geist und dem Umfang der vorliegenden Offenbarung abzuweichen.In the foregoing, features of several embodiments have been emphasized. One skilled in the art should appreciate that the present disclosure may be used as a starting point to design or modify other methods or structures to achieve the same function and / or to achieve the same advantages as the embodiments described herein. It should also be apparent to those skilled in the art that such equivalent constructs are not to depart from the spirit and scope of the present disclosure, and changes, substitutions and alterations can be made without departing from the spirit and scope of the present disclosure.

Claims (20)

Integrierte Schaltungsvorrichtung umfassend: mindestens zwei auf ein Substrat epitaxisch aufgewachsene aktive Bereiche, wobei die aktiven Bereiche zwischen einer ersten Gatevorrichtung und einer zweiten Gatevorrichtung liegen, und mindestens ein Dummygate zwischen den zwei epitaxisch aufgewachsenen aktiven Bereichen und zwischen der ersten Gatevorrichtung und der zweiten Gatevorrichtung, wobei jeder aktive Bereich im Wesentlichen eine gleichmäßige Länge aufweist, wobei die erste Gatevorrichtung und die zweite Gatevorrichtung über einer ersten Mulde ausgebildet sind, die einen ersten Leitfähigkeitstyp aufweist, und das Dummygate über einer zweiten Mulde ausgebildet ist, die einen zweiten Leitfähigkeitstyp aufweist.Integrated circuit device comprising: at least two active regions epitaxially grown on a substrate, the active regions lying between a first gate device and a second gate device, and at least one dummy gate between the two epitaxially grown active regions and between the first gate device and the second gate device, each active region having a substantially uniform length, wherein the first gate device and the second gate device are formed over a first well having a first conductivity type and the dummy gate is formed over a second well having a second conductivity type. Integrierte Schaltungsvorrichtung nach Anspruch 1, wobei eine Grenzfläche zwischen der ersten Mulde und der zweiten Mulde zwischen der ersten Gatevorrichtung und dem Dummygate liegt.The integrated circuit device of claim 1, wherein an interface between the first well and the second well is between the first gate device and the dummy gate. Integrierte Schaltungsvorrichtung nach Anspruch 1 oder 2, wobei eine Grenzfläche zwischen der ersten Mulde und der zweiten Mulde an einer Seitenwand der ersten Gatevorrichtung liegt, wobei die Seitenwand dem Dummygate zugewandt ist.The integrated circuit device of claim 1 or 2, wherein an interface between the first well and the second well is on a sidewall of the first gate device, the sidewall facing the dummy gate. Integrierte Schaltungsvorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Dotierungskonzentration der zweiten Mulde kleiner als eine Dotierungskonzentration der aktiven Bereiche ist.An integrated circuit device according to any one of the preceding claims, wherein a doping concentration of the second well is less than a doping concentration of the active regions. Integrierte Schaltungsvorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Tiefe der ersten Mulde größer als eine Tiefe der zweiten Mulde ist.An integrated circuit device according to any one of the preceding claims, wherein a depth of the first well is greater than a depth of the second well. Integrierte Schaltungsvorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Tiefe der zweiten Mulde größer als eine Tiefe der aktiven Bereiche ist.An integrated circuit device according to any one of the preceding claims, wherein a depth of the second well is greater than a depth of the active regions. Integrierte Schaltungsvorrichtung nach einem der vorhergehenden Ansprüche, wobei die erste Mulde eine p-Mulde ist und die zweite Mulde eine n-Mulde ist.An integrated circuit device according to any one of the preceding claims, wherein the first well is a p-well and the second well is an n-well. Verfahren zur Bildung einer Elektrostatischen-Entladungs-Vorrichtung (ESD), wobei das Verfahren folgende Schritte umfasst: Bilden einer ersten Mulde auf einem Substrat, die einen ersten Leitfähigkeitstyp aufweist; Bilden einer zweiten Mulde innerhalb der ersten Mulde, wobei die zweite Mulde einen zweiten Leitfähigkeitstyp aufweist; Bilden einer ersten Gatevorrichtung und einer zweiten Gatevorrichtung über der ersten Mulde; Bilden einer Vielzahl von aktiven Bereichen zwischen der ersten Gatevorrichtung und der zweiten Gatevorrichtung, wobei jeder der aktiven Bereiche im Wesentlichen eine gleichmäßige Länge aufweist, und Bilden eines Dummygates innerhalb einer Lücke zwischen den aktiven Bereichen, wobei das Dummygate über der zweiten Mulde gebildet wird.A method of forming an electrostatic discharge device (ESD), the method comprising the steps of: Forming a first well on a substrate having a first conductivity type; Forming a second well within the first well, the second well having a second conductivity type; Forming a first gate device and a second gate device over the first well; Forming a plurality of active regions between the first gate device and the second gate device, each of the active regions having a substantially uniform length, and Forming a dummy gate within a gap between the active regions, wherein the dummy gate is formed over the second well. Verfahren nach Anspruch 8, wobei die erste Gatevorrichtung und die zweite Gatevorrichtung senkrecht zu den aktiven Bereichen verlaufen.The method of claim 8, wherein the first gate device and the second gate device are perpendicular to the active regions. Verfahren nach Anspruch 8 oder 9, wobei eine erste Grenzfläche zwischen der ersten Mulde und der zweiten Mulde zwischen der ersten Gatevorrichtung und dem Dummygate liegt, und eine zweite Grenzfläche zwischen der ersten Mulde und der zweiten Mulde zwischen dem Dummygate und der zweiten Gatevorrichtung liegt.The method of claim 8 or 9, wherein a first interface between the first well and the second well lies between the first gate device and the dummy gate, and a second interface between the first well and the second well lies between the dummy gate and the second gate device. Verfahren nach einem der Ansprüche 8 bis 10, wobei eine erste Grenzfläche zwischen der ersten Mulde und der zweiten Mulde an einer Seitenwand der ersten Gatevorrichtung liegt, die dem Dummygate zugewandt ist, und eine zweite Grenzfläche zwischen der ersten Mulde und der zweiten Mulde an einer Seitenwand der zweiten Gatevorrichtung liegt, die dem Dummygate zugewandt ist.The method of claim 8, wherein a first interface between the first well and the second well lies on a sidewall of the first gate device facing the dummy gate and a second interface between the first well and the second well on a sidewall the second gate device which faces the dummy gate. Verfahren nach einem der Ansprüche 8 bis 11, wobei eine Tiefe der ersten Mulde größer als eine Tiefe der zweiten Mulde ist, und eine Tiefe der zweiten Mulde größer als eine Tiefe der aktiven Bereiche ist.The method of claim 8, wherein a depth of the first well is greater than a depth of the second well, and a depth of the second well is greater than a depth of the active regions. Verfahren nach einem der Ansprüche 8 bis 12, wobei die zweite Mulde gebildet wird, bevor das Dummygate gebildet wird.The method of any one of claims 8 to 12, wherein the second well is formed before the dummy gate is formed. Verfahren nach einem der Ansprüche 8 bis 13, wobei die erste Mulde eine p-Mulde ist, und die zweite Mulde eine n-Mulde ist.The method of any one of claims 8 to 13, wherein the first well is a p-well and the second well is an n-well. Integrierte Schaltungsvorrichtung umfassend: mindestens zwei auf ein Substrat epitaxisch aufgewachsene aktive Bereiche, wobei die aktiven Bereiche zwischen einer ersten Gatevorrichtung und einer zweiten Gatevorrichtung liegen, und mindestens ein Dummygate zwischen den zwei epitaxisch aufgewachsenen aktiven Bereichen und zwischen der ersten Gatevorrichtung und der zweiten Gatevorrichtung, wobei jeder aktive Bereich im Wesentlichen eine gleichmäßige Länge aufweist, wobei die erste Gatevorrichtung und die zweite Gatevorrichtung über einer ersten Mulde ausgebildet sind, die einen ersten Leitfähigkeitstyp aufweist, und das Dummygate über einer Lücke zwischen einer zweiten Mulde und einer dritten Mulde ausgebildet ist, wobei die zweite Mulde und die dritte Mulde einen zweiten Leitfähigkeitstyp aufweisen.An integrated circuit device comprising: at least two active regions epitaxially grown on a substrate, the active regions being between a first gate device and a second gate device; and at least one dummy gate between the two epitaxially grown active regions and between the first gate device and the second gate device each active region has a substantially uniform length, wherein the first gate device and the second gate device are formed over a first well having a first conductivity type, and the dummy gate is formed over a gap between a second well and a third well the second well and the third well have a second conductivity type. Integrierte Schaltungsvorrichtung nach Anspruch 15, wobei das Dummygate direkt über der ersten Mulde ausgebildet ist.The integrated circuit device of claim 15, wherein the dummy gate is formed directly over the first well. Integrierte Schaltungsvorrichtung nach Anspruch 15 oder 16, wobei die zweite Mulde sich von einer Stelle zwischen der ersten Gatevorrichtung und dem Dummygate bis zum Dummygate erstreckt, und die dritte Mulde sich von einer Stelle zwischen der zweiten Gatevorrichtung und dem Dummygate bis zum Dummygate erstreckt.An integrated circuit device according to claim 15 or 16, wherein the second well extends from a location between the first gate device and the dummy gate to the dummy gate, and the third well extends from a location between the second gate device and the dummy gate to the dummy gate. Integrierte Schaltungsvorrichtung nach einem der Ansprüche 12 bis 15, wobei die zweite Mulde und die dritte Mulde getrennt voneinander sind.An integrated circuit device according to any one of claims 12 to 15, wherein the second well and the third well are separate from each other. Integrierte Schaltungsvorrichtung nach einem der Ansprüche 15 bis 18, wobei die aktiven Bereiche zwischen Isolationsbereichen liegen.An integrated circuit device according to any of claims 15 to 18, wherein the active regions are between isolation regions. Integrierte Schaltungsvorrichtung nach einem der Ansprüche 15 bis 19, wobei die erste Mulde eine p-Mulde ist, und die zweite Mulde eine n-Mulde mit einer flacheren Tiefe als die p-Mulde ist.The integrated circuit device of any of claims 15 to 19, wherein the first well is a p-well, and the second well is an n-well having a shallower depth than the p-well.
DE102016118921.9A 2016-09-12 2016-10-06 Improved ESD device Active DE102016118921B4 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/262,588 US9728531B2 (en) 2013-03-13 2016-09-12 Electrostatic discharge device
US15/262,588 2016-09-12

Publications (2)

Publication Number Publication Date
DE102016118921A1 true DE102016118921A1 (en) 2018-03-15
DE102016118921B4 DE102016118921B4 (en) 2020-08-06

Family

ID=61246876

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016118921.9A Active DE102016118921B4 (en) 2016-09-12 2016-10-06 Improved ESD device

Country Status (4)

Country Link
KR (1) KR101926238B1 (en)
CN (1) CN107818975B (en)
DE (1) DE102016118921B4 (en)
TW (1) TWI627726B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102599048B1 (en) 2018-08-16 2023-11-06 삼성전자주식회사 Integrated circuit including standard cell and method for manufacturing the same
CN117678071A (en) * 2021-09-08 2024-03-08 华为技术有限公司 Integrated circuit and ESD protection device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140306296A1 (en) 2013-04-10 2014-10-16 Chan-Hee Jeon Semiconductor device and method for fabricating the same
US20150311342A1 (en) 2014-04-23 2015-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Finfet with esd protection
US9368484B1 (en) 2015-05-28 2016-06-14 United Microelectronics Corp. Fin type electrostatic discharge protection device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8828850B2 (en) * 2010-05-20 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing variation by using combination epitaxy growth
US8533639B2 (en) * 2011-09-15 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Optical proximity correction for active region design layout
EP2637211B1 (en) * 2012-03-09 2018-01-03 ams AG ESD protection semiconductor device
US8912606B2 (en) * 2012-04-24 2014-12-16 Globalfoundries Inc. Integrated circuits having protruding source and drain regions and methods for forming integrated circuits
TWI562331B (en) * 2012-11-05 2016-12-11 Globalfoundries Sg Pte Ltd Esd protection circuit
CN104051249B (en) * 2013-03-13 2018-02-27 台湾积体电路制造股份有限公司 Epitaxial growth between improved grid

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140306296A1 (en) 2013-04-10 2014-10-16 Chan-Hee Jeon Semiconductor device and method for fabricating the same
US20150311342A1 (en) 2014-04-23 2015-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Finfet with esd protection
US9368484B1 (en) 2015-05-28 2016-06-14 United Microelectronics Corp. Fin type electrostatic discharge protection device

Also Published As

Publication number Publication date
CN107818975B (en) 2021-01-22
DE102016118921B4 (en) 2020-08-06
CN107818975A (en) 2018-03-20
TWI627726B (en) 2018-06-21
TW201813044A (en) 2018-04-01
KR20180029816A (en) 2018-03-21
KR101926238B1 (en) 2018-12-06

Similar Documents

Publication Publication Date Title
DE112014007341B4 (en) GaN TRANSISTORS WITH POLYSILICON LAYERS FOR FORMING ADDITIONAL COMPONENTS AND METHOD FOR THE PRODUCTION THEREOF
DE4340405C2 (en) Method for producing a semiconductor device with an insulating separating layer and a well region
DE102017123958B4 (en) SEMICONDUCTOR DEVICE
DE102008025708B4 (en) Contact structures for FinFET device and method of manufacture
DE102009007102B4 (en) Electric fuse device and method of manufacturing an electrical fuse device
DE102008038552B4 (en) Vertical diode using silicon formed by selective epitaxial growth
DE102004042167B4 (en) A method of forming a semiconductor structure comprising transistor elements having differently strained channel regions, and corresponding semiconductor structure
DE102008051245B4 (en) High-voltage transistor with high current carrying capacity and method of manufacture
DE102016105520B4 (en) Formation of a symmetric extension junction with a low K spacer and dual epitaxial process in a FinFET device
DE102013104130A1 (en) Protective rings on fin structures
DE102013101162A1 (en) SYSTEM AND METHOD FOR A FIELD EFFECT TRANSISTOR WITH A RAISED DRAIN STRUCTURE
DE112006001979T5 (en) Method of making a deformed MOS device
DE102015101109B4 (en) FINFET STRUCTURE AND METHOD FOR THE PRODUCTION THEREOF
DE102014019360A1 (en) SEMICONDUCTOR STRUCTURE AND ITS MANUFACTURING METHOD
DE102018125039A1 (en) PLATE CONSTRUCTION FOR REDUCING NOISE IN SEMICONDUCTOR COMPONENTS
DE102017110945A1 (en) Finfet device with reduced width
DE102018218457A1 (en) A method of forming exchange gate structures on transistor devices
DE102019215248B4 (en) FINFET WITH INSULATING LAYERS BETWEEN THE GATE AND SOURCE/DRAIN CONTACTS AND METHOD FOR THE PRODUCTION THEREOF
DE102015110584A1 (en) Semiconductor structure with reduction of the transition creepage current
DE102016118921B4 (en) Improved ESD device
DE112006001520T5 (en) Process for producing raised source and drain regions with spacers to be removed
DE102014203801B4 (en) HK / MG process flows for p-type semiconductor devices
DE102014106747A1 (en) SEMICONDUCTOR DEVICE, INTEGRATED CIRCUIT AND METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE
DE102020133746A1 (en) TRANSISTORS WITH ASYMMETRICALLY ARRANGED SOURCE / DRAIN AREAS
DE102016114876A1 (en) Spacer structure and method of making the same

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final