Technisches GebietTechnical area
Die vorliegende Anmeldung betrifft das Erzeugen von Referenzspannungen in elektronischen Schaltungen.The present application relates to generating reference voltages in electronic circuits.
Hintergrundbackground
Integrierte Schaltungen umfassen in vielen Fällen digitale und analoge Schaltungen. Eine Aufgabe einer oder mehrerer analoger Schaltungen in einer solchen integrierten Schaltung besteht darin, eine konstante Spannung, wie eine Referenzspannung, oder einen konstanten Strom bereitzustellen. „Konstant” verweist hier auf die Spannung eines Stroms, die wenigstens über einem Temperaturbereich und/oder einem Bereich einer externen Spannungsversorgung näherungsweise konstant, d. h. konstant innerhalb einer bestimmten akzeptablen Toleranz, ist. Eine solche konstante Spannung wird zum Beispiel verwendet, um eine Störung einer externen Versorgungsspannung in herkömmlichen Schaltungen zu detektieren.Integrated circuits in many cases include digital and analog circuits. An object of one or more analog circuits in such an integrated circuit is to provide a constant voltage, such as a reference voltage, or a constant current. "Constant" here refers to the voltage of a current which is approximately constant at least over a temperature range and / or a range of an external voltage supply, d. H. constant within a certain acceptable tolerance. Such a constant voltage is used, for example, to detect a disturbance of an external supply voltage in conventional circuits.
Eine Herangehensweise zum Bereitstellen von konstanten Spannungen sind sogenannte Bandlückenspannungsreferenzschaltungen (auch als Bandlückenschaltungen bezeichnet), die eine Referenzspannung bereitstellen, die wenigstens näherungsweise der Siliciumbandlücke, zum Beispiel etwa 1,25 V, entspricht. Jedoch ist eine niedrige Versorgungsspannung in dem Bereich der Bandlückenspannung (zum Beispiel eine Versorgungsspannung von 1,3 V) oder sogar darunter bei modernen Technologien, wie 40-nm-Technologien oder kleiner, nicht unüblich, da das Verkleinern der Technologie zu kleineren Größen aufgrund des Dünnerwerdens des Gate-Oxids mit dem Verringern der Versorgungsspannung einhergeht. Aufgrund von Leckanforderungen werden die Schwellenspannungen von Transistoren nicht auf die gleiche Weise verkleinert.One approach to providing constant voltages is so-called bandgap voltage reference circuits (also referred to as bandgap circuits) which provide a reference voltage at least approximately equal to the silicon bandgap, for example, about 1.25V. However, a low supply voltage in the range of bandgap voltage (for example, a supply voltage of 1.3 V) or even lower in modern technologies such as 40nm technologies or smaller is not uncommon because the downsizing of the technology into smaller sizes due to the Thinning the gate oxide is accompanied by reducing the supply voltage. Due to leakage requirements, the threshold voltages of transistors are not reduced in the same way.
Eine analoge Schaltungsgestaltung wird aufgrund von Übersteuerungsgrenzen (Transistoren verlassen eine Sättigung) oder lokaler Vorrichtungsvariationen in einer solchen Umgebung immer herausfordernder, was es schwierig macht, zusammenpassende Paare von Vorrichtungen bereitzustellen. Mit solch niedrigen Versorgungsspannungen können herkömmliche Bandlückenreferenzschaltungssgestaltungen ein Anlaufproblem aufweisen und/oder eine Spannung erzeugen, die für manche Zwecke zu hoch ist.Analog circuit design becomes more and more challenging due to overdrive limits (transistors leaving saturation) or local device variations in such an environment, making it difficult to provide matching pairs of devices. With such low supply voltages, conventional bandgap reference circuit designs may present a start-up problem and / or generate a voltage that is too high for some purposes.
Des Weiteren ist es allgemein erwünscht, eine Gestaltung von Bandlückenschaltungen zu vereinfachen, da dies das Gestalten einfacher machen und Kosten der integrierten Schaltung reduzieren kann.Furthermore, it is generally desirable to simplify the design of bandgap circuits, as this can make the design easier and reduce the cost of the integrated circuit.
Aus diesem und anderen Gründen kann ein Bedarf hinsichtlich alternativer oder verbesserter Schaltungen zum Erzeugen von Referenzspannungen bestehen.For this and other reasons, there may be a need for alternative or improved circuits for generating reference voltages.
KurzdarstellungSummary
Es sind eine Schaltung nach Anspruch 1 und ein Verfahren nach Anspruch 18 bereitgestellt. Die abhängigen Ansprüche definieren weitere Ausführungsformen.A circuit according to claim 1 and a method according to claim 18 are provided. The dependent claims define further embodiments.
Gemäß einer Implementierung ist eine Vorrichtung bereitgestellt, die Folgendes umfasst:
eine erste Reihenschaltung, die einen ersten Widerstand umfasst, der mit einer ersten Diodenanordnung in Reihe geschaltet ist, wobei die erste Reihenschaltung zwischen eine erste Spannung und eine zweite Spannung zu koppeln ist, eine zweite Reihenschaltung, die einen zweiten Widerstand und eine zweite Diodenanordnung umfasst, die in Reihe geschaltet sind, wobei die zweite Diodenanordnung von der ersten Diodenanordnung verschieden ist, wobei die zweite Reihenschaltung zwischen die erste Spannung und die zweite Spannung zu koppeln ist, und
eine Berechnungsschaltung, die mit einem ersten Knoten zwischen dem ersten Widerstand und der ersten Diodenanordnung gekoppelt ist und mit einem zweiten Knoten zwischen dem zweiten Widerstand und der zweiten Diodenanordnung gekoppelt ist und die dazu konfiguriert ist, eine Referenzspannung basierend auf einer Spannung an dem ersten Knoten und einer Spannung an dem zweiten Knoten zu berechnen.According to one implementation, an apparatus is provided that comprises:
a first series circuit comprising a first resistor connected in series with a first diode array, the first series circuit to be coupled between a first voltage and a second voltage, a second series circuit comprising a second resistor and a second diode array, which are connected in series, wherein the second diode array is different from the first diode array, wherein the second series circuit is to be coupled between the first voltage and the second voltage, and
a computing circuit coupled to a first node between the first resistor and the first diode array and coupled to a second node between the second resistor and the second diode array and configured to provide a reference voltage based on a voltage at the first node and to calculate a voltage at the second node.
Gemäß einer anderen Implementierung ist ein Verfahren bereitgestellt, das Folgendes umfasst:
Abgreifen einer ersten Spannung an einer ersten Diodenanordnung,
Abgreifen einer zweiten Spannung an einer zweiten Diodenanordnung und Berechnen einer Referenzspannung unter Verwendung einer analogen Berechnungsschaltung basierend auf der ersten und zweiten Spannung.According to another implementation, there is provided a method comprising:
Picking up a first voltage on a first diode array,
Sensing a second voltage on a second diode array and calculating a reference voltage using an analog computing circuit based on the first and second voltages.
Die obige Kurzdarstellung ist lediglich als eine knappe Übersicht über manche mögliche Implementierungen beabsichtigt und nicht als beschränkend aufzufassen. Insbesondere können andere Ausführungsformen andere Merkmale als die oben besprochenen verwenden.The above summary is intended to be a brief overview of some possible implementations and is not intended to be limiting. In particular, other embodiments may use features other than those discussed above.
Kurze Beschreibung der ZeichnungenBrief description of the drawings
1 ist ein schematisches Diagramm einer Schaltung gemäß einer Ausführungsform. 1 FIG. 10 is a schematic diagram of a circuit according to an embodiment. FIG.
2 ist ein Schaltbild eines Teils einer herkömmlichen Schaltung. 2 is a circuit diagram of a part of a conventional circuit.
3 veranschaulicht Beispielkurven zum Veranschaulichen der Schaltung aus 2. 3 illustrates example curves to illustrate the circuit 2 ,
4 veranschaulicht ein Schaltbild, das für Simulationen verwendet wird. 4 illustrates a schematic used for simulations.
5 veranschaulicht Simulationsergebnisse. 5 illustrates simulation results.
6A und 6B veranschaulichen Schaltbilder zum Vergleichen von manchen Ausführungsformen mit einer herkömmlichen Lösung. 6A and 6B illustrate diagrams for comparing some embodiments with a conventional solution.
7 ist ein Diagramm, das eine Schaltung gemäß einer Ausführungsform veranschaulicht. 7 FIG. 12 is a diagram illustrating a circuit according to an embodiment. FIG.
8 bis 10 sind Schaltbilder gemäß Ausführungsformen, die für eine Simulation verwendet werden. 8th to 10 are circuit diagrams according to embodiments used for a simulation.
11 bis 15 veranschaulichen Simulationsergebnisse. 11 to 15 illustrate simulation results.
16 ist ein Diagramm, das eine Schaltung gemäß einer Ausführungsform veranschaulicht. 16 FIG. 12 is a diagram illustrating a circuit according to an embodiment. FIG.
17 ist ein Schaltbild gemäß einer Ausführungsform, das für Simulationen verwendet wird. 17 is a circuit diagram according to an embodiment that is used for simulations.
18 bis 22 veranschaulichen Simulationsergebnisse. 18 to 22 illustrate simulation results.
23 ist ein Diagramm, das eine Schaltung gemäß einer Ausführungsform veranschaulicht. 23 FIG. 12 is a diagram illustrating a circuit according to an embodiment. FIG.
24 ist ein Flussdiagramm, das ein Verfahren gemäß einer Ausführungsform veranschaulicht. 24 FIG. 10 is a flowchart illustrating a method according to an embodiment. FIG.
Ausführliche BeschreibungDetailed description
Im Folgenden werden verschiedene Ausführungsformen unter Bezugnahme auf die angefügten Zeichnungen ausführlich beschrieben. Diese Ausführungsformen sind lediglich als Beispiel gegeben und sind nicht als einschränkend aufzufassen. Während Ausführungsformen als mehrere Merkmale oder Elemente umfassend beschrieben sind, können zum Beispiel bei anderen Ausführungsformen manche dieser Merkmale oder Elemente weggelassen und/oder durch alternative Merkmale oder Elemente ersetzt werden. Merkmale oder Elemente verschiedener Ausführungsformen können kombiniert werden, um weitere Ausführungsformen zu bilden. Variationen und Modifikationen, die im Hinblick auf eine der Ausführungsformen beschrieben werden, können ebenso auf andere Ausführungsformen anwendbar sein, sofern nichts Anderes angegeben wird. Des Weiteren können andere Merkmale oder Elemente, zum Beispiel Merkmale oder Elemente, die in herkömmlichen Bandlückenschaltungen enthalten sind, abgesehen von den explizit gezeigten und beschriebenen Merkmalen oder Elementen bereitgestellt werden.Hereinafter, various embodiments will be described in detail with reference to the attached drawings. These embodiments are given by way of example only and are not to be construed as limiting. While embodiments are described as comprising a plurality of features or elements, for example, in other embodiments, some of these features or elements may be omitted and / or replaced by alternative features or elements. Features or elements of various embodiments may be combined to form further embodiments. Variations and modifications described with respect to one of the embodiments may also be applicable to other embodiments unless otherwise specified. Furthermore, other features or elements, for example features or elements included in conventional bandgap circuits, may be provided, except for the features or elements shown and described explicitly.
Beliebige direkte Verbindungen oder Kopplungen, die in den Zeichnungen gezeigt oder hier beschrieben sind, d. h. elektrische Verbindungen oder Kopplungen ohne dazwischenliegende Elemente, können auch durch eine indirekte Verbindung oder Kopplung realisiert werden, d. h. eine Verbindung oder Kopplung, die ein oder mehrere zusätzliche dazwischenliegende Elemente umfasst, so lange der allgemeine Zweck und die allgemeine Arbeitsweise der Verbindung oder Kopplung im Wesentlichen beibehalten wird.Any direct connections or couplings shown in the drawings or described herein, d. H. electrical connections or couplings without intermediate elements can also be realized by an indirect connection or coupling, i. H. a connection or coupling comprising one or more additional intermediate elements as long as the general purpose and operation of the connection or coupling is substantially maintained.
Bei manchen Ausführungsformen sind Schaltungen zum Erzeugen einer Referenzspannung bereitgestellt, welche keine Spannungsrückkopplung verwenden. Bei manchen Ausführungsformen wird keine Rückkopplung verwendet. Dies wird hier auch als eine Konfiguration mit offenem Kreis bezeichnet. Bei manchen Ausführungsformen basiert die erzeugte Referenzspannung auf einer Berechnung, die zwei oder mehr Spannungen an zwei oder mehr Diodenanordnungen kombiniert. Beispiele für solche Techniken werden nun unter Bezugnahme auf die Zeichnungen beschrieben. 1 veranschaulicht ein schematisches Blockdiagramm einer Schaltung gemäß einer Ausführungsform.In some embodiments, circuits for generating a reference voltage are provided which do not use voltage feedback. In some embodiments, no feedback is used. This is also referred to herein as an open circuit configuration. In some embodiments, the generated reference voltage is based on a calculation that combines two or more voltages on two or more diode arrays. Examples of such techniques will now be described with reference to the drawings. 1 FIG. 12 illustrates a schematic block diagram of a circuit according to one embodiment. FIG.
Die Schaltung aus 1 umfasst eine erste Reihenschaltung, die durch einen ersten Widerstand 12 und eine erste Diodenanordnung 14, die zwischen einer positiven Versorgungsspannung 11 und Masse gekoppelt ist, gebildet ist. Statt der positiven Versorgungsspannung 11 und Masse können andere Spannungen, die zum Beispiel durch eine externe Versorgungsspannung bereitgestellt werden, verwendet werden.The circuit off 1 includes a first series circuit connected by a first resistor 12 and a first diode array 14 that between a positive supply voltage 11 and mass is coupled, is formed. Instead of the positive supply voltage 11 and ground, other voltages provided by, for example, an external supply voltage may be used.
Die erste Diodenanordnung 14 umfasst eine oder mehrere Dioden, die parallelgeschaltet sein können. Eine Diode in dem Zusammenhang der vorliegenden Anmeldung verweist nicht nur auf eine dedizierte Diode (zum Beispiel einen einfachen pn-Übergang), sondern es können Dioden, wie hier verwendet, zum Beispiel auch als (ein) Transistor(en), der bzw. die als eine Diode gekoppelt ist bzw. sind, zum Beispiel ein oder mehrere Bipolartransistoren, wobei Kollektor- und Basisanschluss miteinander gekoppelt sind, implementiert werden.The first diode arrangement 14 includes one or more diodes which may be connected in parallel. A diode in the context of the present application not only refers to a dedicated diode (for example, a simple pn junction), but diodes as used herein, for example, as a transistor (s), may be used as one diode is coupled, for example, one or more bipolar transistors, with collector and base terminals coupled together, may be implemented.
Des Weiteren umfasst die Schaltung aus 1 eine Reihenschaltung zwischen einem zweiten Widerstand 13 und einer zweiten Diodenanordnung 15, die auch, wie gezeigt, zwischen der positiven Versorgungsspannung 11 und Masse gekoppelt ist. Die zweite Diodenanordnung 15 bei der Ausführungsform aus 1 ist von einer ersten Diodenanordnung 14 verschieden, insbesondere ist sie in Bezug auf diese skaliert. Zum Beispiel kann sich eine Anzahl an Dioden in der zweiten Diodenanordnung 15 von einer Anzahl an Dioden in der ersten Diodenanordnung 14 unterscheiden und/oder kann/können (eine) Diode(n) in der zweiten Diodenanordnung 15 größenmäßig in Bezug auf (eine) Diode(n) in der ersten Diodenanordnung 14 skaliert sein.Furthermore, the circuit comprises 1 a series connection between a second resistor 13 and a second diode array 15 which also, as shown, between the positive supply voltage 11 and mass is coupled. The second diode arrangement 15 in the embodiment 1 is from a first diode array 14 different, in particular, it is scaled in terms of these. For example, a number of diodes may be in the second diode array 15 of a number of diodes in the first diode array 14 distinguish and / or can (or) a diode (s) in the second diode array 15 in magnitude with respect to diode (s) in the first diode array 14 be scaled.
Des Weiteren weist der Widerstand 13 bei manchen Ausführungsformen den gleichen nominalen Widerstandswert wie der Widerstand 12 auf. „Nominal” verweist in diesem Zusammenhang auf einen Wert, für den etwas gestaltet ist. Nominal gleiche Widerstandswerte geben daher an, dass die Widerstandswerte dazu gestaltet sind, gleich zu sein. Trotzdem können leichte Abweichungen zum Beispiel aufgrund von Herstellungstoleranzen auftreten. Bei anderen Ausführungsformen können die Widerstandswerte verschieden sein.Furthermore, the resistance indicates 13 in some embodiments, the same nominal resistance value as the resistor 12 on. "Nominal" in this context refers to a value for which something is designed. Nominal equal resistance values therefore indicate that the resistance values are designed to be the same. Nevertheless, slight deviations may occur, for example due to manufacturing tolerances. In other embodiments, the resistance values may be different.
Ein wie hier verwendeter Widerstand verweist auf eine beliebige Schaltungskomponente, die einen ohmschen Widerstand bereitstellt, der einen ohmschen Widerstand einer einfachen Metallverbindung überschreitet, z. B. einen Widerstand von mehr als etwa 5 Ohm aufweist. In vielen Fällen können Widerstandswerte in dem Kiloohm-, Megaohm- oder sogar Gigaohmbereich liegen. Außer herkömmlichen Widerständen, wie Schichtwiderständen, können Widerstände, wie hier verwendet, z. B. auch als Transistoren implementiert sein, die vorgespannt sind, um einen gewünschten ohmschen Widerstand zwischen ihrem Source- und Drain- oder Kollektor- und Emitteranschluss bereitzustellen.A resistor as used herein refers to any circuit component that provides an ohmic resistance that exceeds an ohmic resistance of a simple metal interconnect, e.g. B. has a resistance of more than about 5 ohms. In many cases, resistance values can be in the kilo-ohm, megohm or even giga-ohm range. In addition to conventional resistors, such as sheet resistors, resistors, as used herein, for. B. also be implemented as transistors which are biased to provide a desired ohmic resistance between its source and drain or collector and emitter terminal.
Bei manchen Ausführungsformen können die Widerstände 12, 13 dazu gestaltet sein, temperaturabhängig zu sein, um zum Beispiel ihren Widerstandswert mit zunehmender Temperatur zu verringern. Solche Widerstände können zum Beispiel als Schichtwiderstände, die geeignete Materialien verwenden, oder als transistorbasierte Widerstände implementiert sein. Wenn sich der Widerstand mit der Temperatur ändert, der Strom durch die Widerstände 12, 13 und daher auch durch die Diodenanordnungen 14, 15. Wenn zum Beispiel der Widerstandswert der Widerstände 12, 13 mit zunehmender Temperatur abnimmt, nimmt der Strom zu, zum Beispiel näherungsweise proportional zur absoluten Temperatur (PTAT: Proportional to Absoulte Temperature). Bei manchen Ausführungsformen, wie später etwas ausführlicher beschrieben wird, kann dies helfen, eine Temperaturstabilität einer erzeugten Referenzspannung zu erhöhen.In some embodiments, the resistors 12 . 13 be designed to be temperature dependent, for example, to reduce its resistance with increasing temperature. Such resistors may be implemented, for example, as sheet resistors using suitable materials or as transistor based resistors. When the resistance changes with temperature, the current through the resistors changes 12 . 13 and therefore also through the diode arrays 14 . 15 , If, for example, the resistance of the resistors 12 . 13 decreases as the temperature increases, the current increases, for example, approximately proportional to the absolute temperature (PTAT: Proportional to Absoulte Temperature). In some embodiments, as will be described in more detail later, this may help to increase a temperature stability of a generated reference voltage.
Spannungen werden an einem Knoten 17 zwischen dem ersten Widerstand 12 und der ersten Diodenanordnung 14 und an einem Knoten 18 zwischen dem zweiten Widerstand 13 und der zweiten Diodenanordnung 15 abgegriffen. Die Spannungen werden einer Berechnungsschaltung 16 zugeführt. Eine Berechnungsschaltung 16 kombiniert die Spannungen, um eine Referenzspannung Vref auszugeben. Bei Ausführungsformen ist diese Referenzspannung über einen bestimmten Bereich größtenteils von der Temperatur und/oder von der Versorgungsspannung 11 unabhängig, zum Beispiel innerhalb einer bestimmten Toleranz (zum Beispiel ± 10%) konstant. Beispiele werden nachfolgend ausführlich besprochen.Tensions are at a node 17 between the first resistance 12 and the first diode array 14 and at a node 18 between the second resistor 13 and the second diode array 15 tapped. The voltages become a calculation circuit 16 fed. A calculation circuit 16 combines the voltages to output a reference voltage Vref. In embodiments, over a particular range, this reference voltage is largely temperature and / or supply voltage 11 independently, for example, within a certain tolerance (for example ± 10%) constant. Examples are discussed in detail below.
Bei manchen Ausführungsformen kann die Berechnungsschaltung 16 eine analoge Berechnungsschaltung sein, die z. B. Addiererschaltungen, Subtrahiererschaltungen oder Multiplikationsschaltungen verwendet, um Berechnungen basierend auf den Spannungen durchzuführen. Bei anderen Ausführungsformen kann die Berechnungsschaltung 16 optional einen Analog-Digital-Wandler 19A, um die abgegriffenen Spannungen in digitale Werte umzuwandeln, eine digitale Logik oder eine andere Verarbeitungsschaltungsanordnung, um digitale Berechnungen basierend auf den digitalen Werten durchzuführen, um eine digitale Repräsentation der Referenzspannung Vref zu erhalten, und einen Digital-Analog-Wandler 19B, um die digitale Repräsentation in eine Spannung Vref umzuwandeln, umfassen.In some embodiments, the computing circuit may 16 be an analog calculation circuit, the z. For example, adder circuits, subtractor circuits or multiplication circuits are used to perform calculations based on the voltages. In other embodiments, the computing circuit 16 optionally an analog-to-digital converter 19A to convert the tapped voltages to digital values, digital logic or other processing circuitry to perform digital calculations based on the digital values to obtain a digital representation of the reference voltage Vref, and a digital-to-analog converter 19B to convert the digital representation into a voltage Vref.
Es ist zu beachten, dass die Ausführungsform aus 1 keine Rückkopplung von der Referenzspannung Vref zu der Versorgungsspannung 11 verwendet, um die Versorgungsspannung zu stabilisieren oder anderweitig zu regeln. Im Gegensatz dazu kann die Versorgungsspannung 11 eine externe Versorgungsspannung sein, die Fluktuationen unterliegen kann.It should be noted that the embodiment of 1 no feedback from the reference voltage Vref to the supply voltage 11 used to stabilize or otherwise regulate the supply voltage. In contrast, the supply voltage 11 be an external supply voltage that may be subject to fluctuations.
Trotz solcher Fluktuationen kann die Spannung Vref relativ konstant verbleiben. Insbesondere können Variationen von Vref als Reaktion auf solche Fluktuationen der Versorgungsspannung relativ kleiner als die Fluktuationen der Versorgungsspannung selbst sein, zum Beispiel können sie innerhalb von 10% bleiben, selbst wenn die Fluktuationen größer als 10% (z. B. 50% oder mehr) sind.Despite such fluctuations, the voltage Vref may remain relatively constant. In particular, variations of Vref in response to such fluctuations in the supply voltage may be relatively smaller than the fluctuations in the supply voltage itself, for example, they may remain within 10%, even if the fluctuations are greater than 10% (eg, 50% or more). are.
Solche Effekte werden weiter unten ausführlicher besprochen.Such effects will be discussed in more detail below.
2 veranschaulicht eine herkömmliche Bandlückenschaltung. Bei einer solchen herkömmlichen Schaltung wird eine Spannung so geregelt, dass ein gleicher Strom I0 an zwei Reihenschaltungen einschließlich der Diodenanordnungen angelegt wird. Eine erste Reihenschaltung umfasst einen Widerstand 23 und eine erste Diodenanordnung 20, zum Beispiel eine einzige Diode. Eine Spannung U1 fällt über der Diode 20 ab. Eine zweite Reihenschaltung umfasst einen Widerstand 24, einen Widerstand 22 und eine zweite Diodenanordnung 21, die zum Beispiel im Vergleich zu einer einzigen Diode in der ersten Diodenanordnung 20n Dioden mit n > 1 umfassen kann und/oder größenmäßig in Bezug auf die erste Diodenanordnung 20 mit einen Faktor n mit n > 1 skaliert sein kann. Eine Spannung Un fällt über der ersten Diodenanordnung 21 ab und eine Spannung von U1 – Un fällt über dem Widerstand 22 ab, so dass der gesamte Spannungsabfall über der Reihenschaltung des Widerstands 22 und der zweiten Diodenanordnung 22 ebenfalls U1 ist. 2 illustrates a conventional bandgap circuit. In such a conventional circuit, a voltage is controlled so that a same current I 0 is applied to two series circuits including the diode arrays. A first series circuit comprises one resistance 23 and a first diode array 20 , for example, a single diode. A voltage U 1 drops across the diode 20 from. A second series circuit comprises a resistor 24 , a resistance 22 and a second diode array 21 For example, compared to a single diode in the first diode array 20n May include diodes with n> 1 and / or in terms of size with respect to the first diode array 20 with a factor n with n> 1 can be scaled. A voltage U n falls across the first diode array 21 and a voltage of U 1 - U n falls over the resistor 22 so that the total voltage drop across the series connection of the resistor 22 and the second diode array 22 also U 1 is.
In 3 zeigt eine Kurve 31 eine Temperaturabhängigkeit von U1, zeigt eine Kurve 32 eine Temperaturabhängigkeit von Un und zeigt eine Kurve 33 eine Temperaturabhängigkeit der Differenz U1 – Un. Eine gepunktete Linie 30 veranschaulicht die Bandlückenspannung bei null Kelvin. Dieses Verhalten wird nun mathematisch ausführlicher erklärt.In 3 shows a curve 31 a temperature dependence of U 1 , shows a curve 32 a temperature dependence of U n and shows a curve 33 a temperature dependence of the difference U 1 - U n . A dotted line 30 illustrates the bandgap voltage at zero Kelvin. This behavior will now be explained in more detail mathematically.
Die folgende Gleichung beschreibt einen Strom I durch eine Diodenanordnung: I = IS(T)·[e(eU/kT) – 1] (1). The following equation describes a current I through a diode arrangement: I = I S (T) * [e (eU / kT) - 1] (1).
IS(T) ist ein temperaturabhängiger, aber ansonsten konstanter Strom, der von der bestimmten Diodenimplementierung abhängt, U ist der Spannungsabfall über der Diode, e ist die Elementarladung eines Elektrons, k ist die Boltzmann-Konstante und T ist die Temperatur. Weiterhin gilt: dU/dT ≈ – (Eg0/e – U)/T (2), wobei Eg0 die Bandlücke bei null Kelvin ist.I S (T) is a temperature-dependent but otherwise constant current that depends on the particular diode implementation, U is the voltage drop across the diode, e is the elementary charge of an electron, k is the Boltzmann constant and T is the temperature. Furthermore: dV / dT ≈ - (E g0 / e - U) / T (2), where E g0 is the bandgap at zero Kelvin.
Unter der Annahme, dass eU größer als kT ist, kann Gleichung (1) für die erste Diodenanordnung 20 wie folgt angenähert werden: I0 ≈ IS(T)·e(eU1/kT) (3) und für die zweite Diodenanordnung 21, die n Dioden umfasst oder mit einem Faktor n skaliert ist, kann Gleichung (1) wie folgt angenähert werden: I0 ≈ n·IS(T)·e(eUn/kT) (4). Assuming eU is greater than kT, equation (1) may be for the first diode array 20 be approximated as follows: I 0 ≈ I S (T) * e (eU1 / kT) (3) and for the second diode array 21 comprising n diodes or scaled by a factor n, equation (1) can be approximated as follows: I 0 ≈ n * I S (T) * e (eUn / kT) (4).
Kombinieren der Gleichungen (3) und (4) ergibt: e(eU1/kT)/e(eUn/kT) = n (5) was auch wie folgt geschrieben werden kann: U1 – Un = kT/e·ln(n) (6). Combining equations (3) and (4) yields: e (eU1 / kT) / e (eUn / kT) = n (5) which can also be written as follows: U 1 - U n = kT / e · ln (n) (6).
Gleichung (6) beschreibt daher die Kurve 33 aus 3.Equation (6) therefore describes the curve 33 out 3 ,
Andererseits kann die Kurve 31 aus 3 wie folgt beschrieben werden: U1 = Vbgp – aT (7), und kann die Kurve 32 wie folgt beschrieben werden: Un = Vbgp – bT (8), wobei a und b Konstanten sind. Kombinieren der Gleichungen (6), (7) und (8) ergibt: U1 – Un = (b – a)T = kT/e·In(n) (9). On the other hand, the curve can 31 out 3 as follows: U 1 = V bgp - aT (7), and can the curve 32 as follows: U n = V bgp - bT (8), where a and b are constants. Combining equations (6), (7) and (8) yields: U 1 - U n = (b - a) T = kT / e · In (n) (9).
Bei einer herkömmlichen Bandlückenreferenzschaltung sind einerseits die erste Diodenanordnung 20 und die Reihenschaltung des Widerstands 22 und andererseits die zweite Diodenanordnung 21 über die jeweiligen Widerstände 23, 24 mit einer Versorgung gekoppelt. Im Gegensatz zu 1 wird diese Versorgung in herkömmlichen Schaltungen jedoch durch einen Differenzverstärker 25 bereitgestellt, der, wie in 2 gezeigt, jeweils an Knoten zwischen diesen Widerständen 23, 24 und zwischen der Diodenanordnung und dem Widerstand 22 abgreift. Die Widerstandswerte der Widerstände 23, 24 sind herkömmlicherweise gleich und sind im Folgenden als RT beschriftet, während ein Widerstandswert des Widerstands 22 als RB beschriftet ist. Eine Spannungsversorgung zu diesen Widerständen RT durch den oben erwähnten Differenzverstärker erzwingt gleiche Ströme in beiden Zweigen, einen Strom I0 aus 2.In a conventional bandgap reference circuit, on the one hand, the first diode arrangement 20 and the series connection of the resistor 22 and on the other hand, the second diode array 21 about the respective resistances 23 . 24 coupled with a supply. In contrast to 1 However, this supply in conventional circuits by a differential amplifier 25 provided, as in 2 shown, each at nodes between these resistors 23 . 24 and between the diode array and the resistor 22 taps. The resistance values of the resistors 23 . 24 are conventionally the same and are labeled below as R T , while a resistance value of the resistor 22 as R B is labeled. A voltage supply to these resistors R T through the above-mentioned differential amplifier forces equal currents in both branches, a current I 0 2 ,
Damit gilt: (U1 – Un)/RB = I0 (10), wobei RB wie oben erwähnt der Widerstandswert des Widerstands 22 aus 2 ist. (9) und (10) ergeben: kT/e·In(n)/RB = I0 (11). Thus: (U 1 -U n ) / R B = I 0 (10), where R B as mentioned above, the resistance value of the resistor 22 out 2 is. (9) and (10) show: kT / e · In (n) / R B = I 0 (11).
Da Vbgp die Spannung ist, die durch den oben erwähnten Differenzverstärker an die Zweige angelegt wird, gilt des Weiteren: (Vbgp – U1)/RT = I0 (12), wobei RT wie erwähnt der Widerstandswert der Widerstände 23, 24 ist.Since V bgp is the voltage applied to the branches by the differential amplifier mentioned above, the following also applies: (V bgp - U 1 ) / R T = I 0 (12), where R T, as mentioned, the resistance value of the resistors 23 . 24 is.
Kombinieren von (11) und (12) ergibt: U1 = Vbgp – kT/e·ln(n)RT/RB (13). Combining (11) and (12) yields: U 1 = V bgp - kT / e · ln (n) R T / R B (13).
Zusammen mit (7) führt (13) zu: a = k/e·ln(n)RT/RB (14). Together with (7), (13) leads to: a = k / e · ln (n) R T / R B (14).
Die Bandlückenspannung Vbgp, die sich aus dieser Anordnung ergibt, ist eine Konstante, d. h. ist im Wesentlichen temperaturunabhängig. Gleichung (13) kann auch wie folgt geschrieben werden: Vbgp = U1 + kT/e·ln(n)RT/RB (15) , was zusammen mit Gleichung (6) zu Folgendem führt: Vbgp = U1 + (U1 – Un)·RT/RB (16) The bandgap voltage V bgp resulting from this arrangement is a constant, that is, substantially independent of temperature. Equation (13) can also be written as follows: V bgp = U 1 + kT / e · ln (n) R T / R B (15) , which together with equation (6) leads to: V bgp = U 1 + (U 1 -U n ) * R T / R B (16)
Bei der herkömmlichen Gestaltung aus 2 definiert ein Schaltungsgestalter n, RT und RB gemäß den Eigenschaften der Diodenanordnungen 20, 21, um eine Bandlückenspannung Vbgp von etwa 1,25 V zu erhalten.In the conventional design 2 defines a circuit designer n, R T and R B according to the characteristics of the diode arrays 20 . 21 to obtain a bandgap voltage V bgp of about 1.25V .
Es ist anzumerken, dass die herkömmliche Schaltung aus 2 ein Anlaufproblem aufweisen kann, da Vbgp = U1 = 0 und I0 = 0 ein stabiler Zustand für das herkömmliche System aus 2 ist.It should be noted that the conventional circuit off 2 may have a start-up problem because V bgp = U 1 = 0 and I 0 = 0 is a stable state for the conventional system 2 is.
Wie bereits erwähnt wurde, wird die Spannung, die an die Reihenschaltung angelegt wird, die verschiedene Diodenanordnungen umfasst, bei einer solchen herkömmlichen Vorrichtung so geregelt, dass identische Ströme I0 fließen. Andererseits wird bei wie in 1 gezeigten Ausführungsformen keine solche durch eine Spannungsrückkopplung geregelte Spannung bereitgestellt, sondern kann eine Versorgungsspannung verwendet werden. Der Grund, warum dies bei manchen Ausführungsformen tatsächlich möglich ist, während eine ziemlich genaue Referenzspannung Vref dennoch beibehalten wird, wird nun unter Bezugnahme auf 4 und 5 erklärt.As already mentioned, the voltage applied to the series circuit comprising different diode arrays is controlled in such a conventional device so that identical currents I 0 flow. On the other hand, as in 1 In embodiments shown, no such voltage regulated by a voltage feedback is provided, but a supply voltage may be used. The reason why this is actually possible in some embodiments while still maintaining a fairly accurate reference voltage Vref will now be described with reference to FIG 4 and 5 explained.
4 veranschaulicht ein Schaltbild, das für Simulationen verwendet wird, um das Verhalten von Diodenanordnungen unter variierendem Stromfluss und variierender Temperatur und unter verschiedenen Prozessbedingungen zu bestimmen. Ziffer 40 in 4 bezeichnet eine erste Diodenanordnung, die als ein Transistor implementiert ist, der als eine Diode gekoppelt ist (zum Beispiel der ersten Diodenanordnung 14 aus 1 entsprechend) und 41 bezeichnet eine zweite Diodenanordnung (zum Beispiel der zweiten Diodenanordnung 15 aus 1 entsprechend), die auch als ein Transistor implementiert ist, der als eine Diode gekoppelt ist. Der Transistor 41 für die Simulation wurde entsprechend dem Transistor 40 mit einem Faktor von 8 skaliert, so dass der Transistor 41 im Wesentlichen 8 Transistordioden 40 entspricht, die in Reihe geschaltet sind. 4 Figure 11 illustrates a circuit diagram used for simulations to determine the behavior of diode arrays under varying current flow and temperature and under different process conditions. digit 40 in 4 denotes a first diode array implemented as a transistor coupled as a diode (for example, the first diode array 14 out 1 correspondingly) and 41 denotes a second diode array (for example, the second diode array 15 out 1 accordingly), which is also implemented as a transistor coupled as a diode. The transistor 41 for the simulation was according to the transistor 40 scaled by a factor of 8, so that the transistor 41 is substantially 8th transistor diode 40 corresponds, which are connected in series.
Verschiedene Ströme wurden an die Transistoren 40, 41 angelegt. Die Spannungen wurden an den Transistoren, die den Spannungen U1, Un entsprechen (Spannungsabfall über den Transistordioden), abgegriffen und Werte für eine angenommene Bandlückenreferenzspannung Vbgp für verschiedene angenommene Verhältnisse RT/RB zwischen 11,0 und 11,6 wurden bereitgestellt. Mit anderen Worten wurde Vbgp, anstatt reale Transistoren bereitzustellen, mit einer einfachen Berechnung basierend auf U1 und UN, unter Annahme von Werten zwischen 11,0 und 11,6 für RT/RB berechnet.Different currents were applied to the transistors 40 . 41 created. The voltages were tapped at the transistors corresponding to the voltages U 1 , U n (voltage drop across the transistor diodes) and values for an assumed bandgap reference voltage V bgp for various assumed ratios R T / R B between 11.0 and 11.6 provided. In other words, rather than providing real transistors, V bgp was calculated with a simple calculation based on U 1 and U N , assuming values between 11.0 and 11.6 for R T / R B.
5 veranschaulicht Simulationsergebnisse für verschiedene Ströme, verschiedene Temperaturen und verschiedene Prozesseckpunkte. Als Ströme wurden –1000 nA, –100 nA, –200 nA und –500 nA für die Simulation verwendet. Für jeden Strom wurden Temperaturen von –50°C, 25°C und 180°C simuliert. Für jede Kombination von Strom und Temperatur wurden vier verschiedene Prozesseckpunkte simuliert, namentlich für die Transistoren 40, 41 die sogenannten 4p5fs-, 4p5sf-, 4p5sslow- und nom_mc-Eckpunkte. nom_c bezeichnet nominale Werte in Bezug auf eine Transistorgeschwindigkeit, 4p5 gibt eine Abweichung von 4,5 Sigma von den nominalen Werten an und f und s bezeichnen schnelle und langsame Eckpunkte, wobei die erste Angabe für PMOS- und die zweite für NMOS-Transistoren ist. Für jeden solchen simulierten Punkt wurde ein Referenzstrom gemäß Gleichung (15) mit Werten von RT/RB von 11,0, 11,1, 11,2, 11,3, 11,4, 11,5 und 11,6 berechnet. 5 illustrates simulation results for different flows, different temperatures and different process control points. The currents used were -1000 nA, -100 nA, -200 nA and -500 nA for the simulation. For each stream, temperatures of -50 ° C, 25 ° C and 180 ° C were simulated. For each combination of current and temperature, four different process vertices were simulated, namely for the transistors 40 . 41 the so-called 4p5fs, 4p5sf, 4p5sslow and nom_mc vertices. nom_c denotes nominal values with respect to a transistor speed, 4p5 indicates a deviation of 4.5 sigma from the nominal values, and f and s denote fast and slow vertices, where the first is PMOS and the second is NMOS transistors. For each such simulated point, a reference current was calculated according to equation (15) with values of R T / R B of 11.0, 11.1, 11.2, 11.3, 11.4, 11.5 and 11.6 ,
Wie aus den Simulationen gesehen werden kann, sind die Variationen der resultierenden Referenzspannungen erheblich kleiner als die Variationen der Temperatur oder der Ströme. Zum Beispiel variiert der Strom in der Simulation um einen Faktor von 10 (zwischen –100 nA und 1000 nA), während die resultierende Spannung nur zwischen 1,15 V und 1,3 V variiert. Gleichermaßen ist der Einfluss der Temperatur und der Prozessvariationen vergleichsweise klein. Die Differenzen werden weniger ausgeprägt, wenn nur Ströme von 100 nA, 200 nA und 500 nA betrachtet werden. Die resultierende Spannung verbleibt über Temperatur und Prozesseckpunkten fast die gleiche.As can be seen from the simulations, the variations in the resulting reference voltages are significantly smaller than the variations in temperature or currents. For example, in the simulation, the current varies by a factor of 10 (between -100 nA and 1000 nA) while the resulting voltage varies only between 1.15V and 1.3V. Likewise, the influence of temperature and process variations is comparatively small. The differences become less pronounced when considering only currents of 100 nA, 200 nA and 500 nA. The resulting voltage remains almost the same over temperature and process corners.
Dies bedeutet, dass, wie in 2, keine Rückkopplung benötigt wird, wenn wenigstens eine geringe Toleranz für die erzeugte Referenzspannung akzeptabel ist. Allgemein können Anforderungen an den bereitgestellten Strom oder die bereitgestellte Spannung hinsichtlich der Stabilität basierend auf den in 5 veranschaulichten Ergebnissen gelockert werden, während dennoch eine ziemlich konstante Referenzspannung erzeugt wird.This means that, as in 2 , no feedback is needed if at least a small tolerance for the generated reference voltage is acceptable. In general, requirements for the power provided or the voltage provided may be in terms of stability based on the in 5 be relaxed while still producing a fairly constant reference voltage.
Wenn keine Rückkopplung benötigt wird, ist es ferner einfach möglich, die erzeugten Referenzspannungen an eigene Anforderungen anzupassen, z. B. durch entsprechendes Wählen des Multiplizierungsfaktors, der RT/RB in Gleichung (15) entspricht, oder durch allgemeines Maßschneidern einer Berechnung nach Bedarf. Zum Beispiel veranschaulicht 5 das Einstellen einer Referenzspannung durch Ändern dieses Faktors zwischen 11,0 und 11,6.If no feedback is needed, it is also easily possible to adapt the generated reference voltages to own requirements, eg. By appropriately selecting the multiplication factor corresponding to R T / R B in equation (15), or by custom-tailoring one Calculation as needed. For example, illustrated 5 setting a reference voltage by changing this factor between 11.0 and 11.6.
Des Weiteren wird bei den Simulationen aus 5 eine Verringerung der Spannung bei einem Strom von 100 nA für eine Temperatur von 180°C, wie durch einen gestrichelten Kreis 50 angegeben wird, und bei einem Strom von 200 nA für eine Temperatur von 180°C, wie durch einen gestrichelten Kreis 51 angegeben wird, beobachtet. Andererseits stimmen die Spannungswerte für einen Strom von 200 nA und eine Temperatur von 180° ziemlich gut mit den Spannungswerten bei einem Strom von 100 nA für Temperatururen von –50°C und 25°C überein.Furthermore, in the simulations off 5 a decrease in voltage at a current of 100 nA for a temperature of 180 ° C, as by a dashed circle 50 and at a current of 200 nA for a temperature of 180 ° C, as indicated by a dashed circle 51 is observed. On the other hand, the voltage values for a current of 200 nA and a temperature of 180 ° agree fairly well with the voltage values at a current of 100 nA for temperatures of -50 ° C and 25 ° C.
Der Effekt kann bei manchen Ausführungsformen verwendet werden, um eine Temperaturabhängigkeit einer erzeugten Referenzspannung zu reduzieren, indem ein Strom durch Diodenanordnungen mit zunehmender Temperatur erhöht wird. Ein Beispiel wurde bereits unter Bezugnahme auf 1 erklärt, wo die Widerstände 12, 13 temperaturabhängig sein können. Die gleiche Technik kann auch auf Ausführungsformen angewandt werden, die im Folgenden beschrieben werden, selbst wenn dies in der Beschreibung der jeweiligen Ausführungsform nicht explizit erwähnt ist.The effect may be used in some embodiments to reduce temperature dependence of a generated reference voltage by increasing current through diode arrays with increasing temperature. An example has already been made with reference to 1 explains where the resistors 12 . 13 can be temperature dependent. The same technique may be applied to embodiments which will be described below, even if not explicitly mentioned in the description of the respective embodiment.
Des Weiteren kann der zusätzliche Widerstand 22, der bei dem herkömmlichen Ansatz benötigt wird, bei Ausführungsformen auch weggelassen werden. Dies ist in 6A und 6B veranschaulicht.Furthermore, the additional resistance 22 which is needed in the conventional approach, are also omitted in embodiments. This is in 6A and 6B illustrated.
6A veranschaulicht einen Teil einer herkömmlichen Anordnung aus 2, bei der erzwungen wird, dass der konstante Strom I0 bei 66 eingeführt wird. Im Gegensatz dazu veranschaulicht 6B eine Anordnung, wie sie bei manchen Ausführungsformen verwendet wird, mit einer ersten Diodenanordnung 63, einer zweiten Diodenanordnung 65, die z. B. größenmäßig oder hinsichtlich einer Anzahl an Dioden in Bezug auf die erste Diodenanordnung 63 skaliert ist, und einem ersten und zweiten Widerstand 61, 62, die einen gleichen Widerstandswert aufweisen können. Bei 60 kann eine gewisse externe Versorgungsspannung bereitgestellt werden. Dies führt dazu, dass die Ströme, die einerseits durch 61, 63 und andererseits durch 62, 65 fließen, nicht exakt gleich sind, da keine Rückkopplung bereitgestellt ist. Wie unter Bezugnahme auf 5 erklärt, können die Spannungen U1 und Un trotzdem abgegriffen werden und zum Bereitstellen einer Referenzspannung, die wenigstens näherungsweise konstant ist, verwendet werden. Des Weiteren kann der Widerstand 22 im Vergleich zu 6A bei Ausführungsformen, wie in 6B gezeigt, weggelassen werden, da er nicht notwendig ist, um die gleichen Ströme zu liefern. 6A illustrates a part of a conventional arrangement 2 in which it is forced that the constant current I 0 is introduced at 66. In contrast illustrated 6B an arrangement as used in some embodiments having a first diode array 63 , a second diode array 65 that z. In terms of size or number of diodes relative to the first diode array 63 is scaled, and a first and second resistance 61 . 62 that can have an equal resistance value. at 60 a certain external supply voltage can be provided. As a result, the currents flowing through 61, 63 and 62, 65, respectively, are not exactly the same, since no feedback is provided. As with reference to 5 explained, the voltages U 1 and U n can still be tapped and used to provide a reference voltage which is at least approximately constant. Furthermore, the resistance 22 compared to 6A in embodiments such as in 6B shown omitted because it is not necessary to deliver the same currents.
U1 und Un können dann verwendet werden, um eine Referenzspannung unter Verwendung einer analogen Berechnung zu berechnen. Als Nächstes werden einige entsprechende Implementierungen beschrieben.U 1 and U n can then be used to calculate a reference voltage using an analog calculation. Next, some corresponding implementations will be described.
7 ist ein Schaltbild, das eine Schaltung gemäß einer Ausführungsform zum Erzeugen einer Referenzspannung Vref_out veranschaulicht, welche wenigstens manche der oben veranschaulichten Effekte und Techniken verwendet. Die Ausführungsform aus 7 umfasst eine erste Reihenschaltung eines Widerstands 71 und einer ersten Diodenanordnung 73, die zwischen einer Versorgungsspannung 70 und Masse gekoppelt ist, und eine zweite Reihenschaltung eines Widerstands 72 und einer zweiten Diodenanordnung 74, die auch zwischen der Versorgungsspannung 70 und Masse gekoppelt ist. Die Widerstände 71 und 72 können einen gleichen Widerstandswert R aufweisen. 7 FIG. 10 is a circuit diagram illustrating a circuit according to an embodiment for generating a reference voltage Vref_out that utilizes at least some of the effects and techniques illustrated above. The embodiment of 7 includes a first series connection of a resistor 71 and a first diode array 73 that between a supply voltage 70 and ground, and a second series connection of a resistor 72 and a second diode arrangement 74 that is also between the supply voltage 70 and mass is coupled. The resistors 71 and 72 may have an equal resistance R
Die zweite Diodenanordnung 74 kann in Bezug auf die erste Diodenanordnung 73 mit einem Faktor n skaliert sein, kann z. B. n Dioden umfassen, die in Reihe geschaltet sind, wohingegen die erste Diodenanordnung 73 nur eine einzige Diode umfasst, oder kann eine n-mal größere Größe aufweisen, wobei n in jedem Fall eine ganze Zahl größer als 1 ist. Andere Diodenanordnungen können ebenfalls verwendet werden.The second diode arrangement 74 can with respect to the first diode array 73 can be scaled by a factor n, z. B. comprise n diodes connected in series, whereas the first diode array 73 comprises only a single diode, or may be n times larger in size, where n is in any case an integer greater than 1. Other diode arrangements may also be used.
Ähnlich dem, was zuvor erklärt wurde, zum Beispiel unter Bezugnahme auf 6B, wird eine Spannung U1 zwischen dem Widerstand 71 und der ersten Diodenanordnung 73 abgegriffen und wird eine Spannung Un zwischen dem Widerstand 72 und der zweiten Diodenanordnung 74 abgegriffen.Similar to what has been previously explained, for example with reference to 6B , a voltage U 1 between the resistor 71 and the first diode array 73 tapped and a voltage U n between the resistor 72 and the second diode array 74 tapped.
Die Spannung U1 wird einem ersten Spannungsteiler zugeführt, der Widerstände 77 und 711 umfasst, die bei der Ausführungsform aus 7 beide einen gleichen Widerstandswert aufweisen. Bei manchen Ausführungsformen kann dieser Widerstandswert der gleiche wie der Widerstandswert der Widerstände 71 und 72 sein. Bei anderen Ausführungsformen können verschiedene Widerstandswerte verwendet werden.The voltage U 1 is fed to a first voltage divider, the resistors 77 and 711 includes, in the embodiment of 7 both have an equal resistance. In some embodiments, this resistance may be the same as the resistance of the resistors 71 and 72 be. In other embodiments, different resistance values may be used.
Eine Spannung, die zwischen den Widerständen 77, 711 abgegriffen wird, wird als eine Spannung U+ an einen positiven Eingang eines Differenzverstärkers 79 geliefert.A voltage between the resistors 77 . 711 is tapped as a voltage U + to a positive input of a differential amplifier 79 delivered.
Des Weiteren wird die Spannung Un einem zweiten Spannungsteiler zugeführt, der Widerstände 75 und 76 umfasst. Bei der Ausführungsform aus 7 weist der Widerstand 75 einen Widerstandswert R1 auf und weist der Widerstand 76 einen Widerstandswert R2 auf. Wege, die Widerstandswerte R1, R2 zu wählen, werden unten nach der vorliegenden Beschreibung der Schaltung aus 7 weiter erklärt.Furthermore, the voltage U n is supplied to a second voltage divider, the resistors 75 and 76 includes. In the embodiment of 7 shows the resistance 75 a resistance R1 and has the resistance 76 a resistance R2. Ways to select the resistance values R1, R2 are shown below after present description of the circuit 7 further explained.
Eine Spannung an einem Knoten zwischen den Widerständen 75, 76 wird als eine Spannung U einem negativen Eingang des Differenzverstärkers 79 über einen Widerstand 78 zugeführt und bereitgestellt. Der Widerstand 78 kann bei manchen Ausführungsformen den gleichen Widerstandswert wie die Widerstände 77 und 711 aufweisen, aber kann bei anderen Ausführungsformen auch einen verschiedenen Widerstandswert aufweisen.A voltage at a node between the resistors 75 . 76 is referred to as a voltage U a negative input of the differential amplifier 79 about a resistance 78 supplied and provided. The resistance 78 may in some embodiments have the same resistance as the resistors 77 and 711 but may also have a different resistance in other embodiments.
Der Differenzverstärker 79 gibt im Betrieb eine Referenzspannung Vref_out aus. Diese Spannung wird über den Widerstand 710 an den negativen Eingang des Differenzverstärkers 79 rückgekoppelt. Der Widerstand 710 kann den gleichen Widerstandswert wie der Widerstand 78 aufweisen, aber kann bei anderen Ausführungsformen auch einen Widerstandswert aufweisen, der davon verschieden ist. Diese Anordnung des Differenzverstärkers 79 und der zugeordneten Widerstände implementiert einen Subtrahierer, um eine Subtraktion als ein Beispiel für eine analoge Berechnung zu implementieren. Andere herkömmliche Implementierungen von Subtrahierern oder anderen Berechnungsschaltungen können ebenfalls verwendet werden.The differential amplifier 79 During operation, outputs a reference voltage Vref_out. This voltage is above the resistance 710 to the negative input of the differential amplifier 79 fed back. The resistance 710 can have the same resistance value as the resistor 78 but in other embodiments may also have a resistance different therefrom. This arrangement of the differential amplifier 79 and the associated resistors implements a subtractor to implement a subtraction as an example of an analog computation. Other conventional implementations of subtractors or other calculation circuits may also be used.
Mit der Schaltung aus 7 wird Vref_out basierend auf einer analogen Berechnung unter Verwendung der Spannungen U1 und Un erzeugt, wobei das Ergebnis im Wesentlichen durch ein Verhältnis von Widerstandswerten der Widerstände 75 und 76 bestimmt wird.With the circuit off 7 Vref_out is generated based on an analog calculation using voltages U 1 and U n , the result being essentially a ratio of resistance values of the resistors 75 and 76 is determined.
Wie unter Bezugnahme auf 5 erklärt, kann Vbgp insbesondere basierend auf einer Berechnung durch Verwenden eines entsprechenden Faktors in Gleichung (16) für RT/RB, zum Beispiel eines Faktors von 11,3, wie in 5 veranschaulicht, berechnet werden. In diesem Fall gilt: Vbgp = U1 + (U1 – Un)·11,3 (17). As with reference to 5 In particular, V bgp may be based on a calculation by using a corresponding factor in equation (16) for R T / R B , for example a factor of 11.3, as in FIG 5 to be calculated. In this case: V bgp = U 1 + (U 1 -U n ) x 11.3 (17).
Gleichung (17) kann auch wie folgt geschrieben werden: Vbgp = U1·12,3 – Un·11,3 (18). Equation (17) can also be written as follows: V bgp = U 1 x 12.3 - U n x 11.3 (18).
This kann wiederum wie folgt geschrieben werden: Vbgp/12,3 = U1 – Un·11,3/12,3 = Vref_out (19). This can again be written as follows: V bgp / 12.3 = U 1 -U n * 11.3 / 12.3 = Vref_out (19).
Daher ist die Ausgangsspannung Vref_out eine skalierte Version der Bandlückenspannung Vbgp, bei diesem Beispiel geteilt durch 12,3. Insbesondere führt dies für die Bandlückenspannung von Silicium von etwa 1,25 V zu einer Referenzspannung Vref_out von etwa 100 mV. Das Verhältnis für die Multiplikation von Un in der Schaltung aus 1, d. h. 11,2/12,3 bei diesem numerischen Beispiel, wird durch das Verhältnis von R2 zu R1 gemäß folgender Gleichung bestimmt: 11,2/12,3 = R2/(R1 + R2) (20). Therefore, the output voltage Vref_out is a scaled version of the bandgap voltage V bgp , in this example divided by 12.3. In particular, this results in the bandgap voltage of silicon of about 1.25V to a reference voltage Vref_out of about 100mV. The ratio for the multiplication of U n in the circuit 1 , ie 11.2 / 12.3 in this numerical example, is determined by the ratio of R2 to R1 according to the following equation: 11.2 / 12.3 = R2 / (R1 + R2) (20).
Daher kann durch Wählen von R2 = 11,3·R1 (21) bei der Gestaltung der Schaltung aus 7 eine Referenzspannung von etwa 100 mV erzeugt werden. Die Subtraktion gemäß Gleichung (18) findet in dem Differenzverstärker 79 statt. Durch Wählen anderer Verhältnisse von R1 und R2 können andere Werte für den Referenzwert Vref out erzeugt werden.Therefore, by choosing R2 = 11.3 x R1 (21) in the design of the circuit 7 a reference voltage of about 100 mV be generated. The subtraction according to equation (18) takes place in the differential amplifier 79 instead of. By choosing different ratios of R1 and R2, other values may be generated for the reference value Vref out.
Als Nächstes werden die Schaltung aus 7 und Variationen von dieser unter Verwendung von Simulationen weiter veranschaulicht.Next will be the circuit 7 and variations thereof further illustrated using simulations.
8 ist ein Schaltbild, das für Simulationen verwendet wird und das im Wesentlichen einer speziellen Implementierung der Ausführungsform aus 7 entspricht. Das Schaltbild aus 8 umfasst eine erste Reihenschaltung eines Widerstands 81 und eines ersten Transistors 83, der als eine Diode gekoppelt ist. Des Weiteren umfasst die Ausführungsform aus 8 eine zweite Reihenschaltung eines zweiten Widerstands 82 und eines zweiten Transistors 84, der als eine Diode gekoppelt ist. Der zweite Transistor 84 ist in Bezug auf den ersten Transistor 83 zum Beispiel mit einem Faktor von 8 skaliert. Die Widerstände 81, 82 sind ein Implementierungsbeispiel der Widerstände 71, 72 aus 7 und die Widerstände 83, 84 sind ein Implementierungsbeispiel der ersten und zweiten Diodenanordnung 73, 74 aus 7. 8th FIG. 13 is a circuit diagram used for simulations, and is essentially a specific implementation of the embodiment 7 equivalent. The circuit diagram off 8th includes a first series connection of a resistor 81 and a first transistor 83 which is coupled as a diode. Furthermore, the embodiment comprises 8th a second series connection of a second resistor 82 and a second transistor 84 which is coupled as a diode. The second transistor 84 is with respect to the first transistor 83 scaled by a factor of 8, for example. The resistors 81 . 82 are an example of implementation of the resistors 71 . 72 out 7 and the resistors 83 . 84 FIG. 4 is an implementation example of the first and second diode arrays. FIG 73 . 74 out 7 ,
Ein Knoten zwischen dem ersten Widerstand 81 und dem ersten Transistor 83 ist mit einem ersten resistiven Teiler gekoppelt, der durch Widerstände 85, 88 gebildet ist, die bei dem Simulationsbeispiel die gleichen Widerstandswerte aufweisen und die einer Implementierung der Widerstände 77, 711 aus 7 entsprechen. Ein Knoten zwischen den Widerständen 85, 88 ist mit einem positiven Eingang eines Operationsverstärkers 810 gekoppelt, der einer Implementierung des Differenzverstärkers 79 aus 7 entspricht.A node between the first resistor 81 and the first transistor 83 is coupled to a first resistive divider by resistors 85 . 88 which have the same resistance values in the simulation example and that of an implementation of the resistors 77 . 711 out 7 correspond. A node between the resistors 85 . 88 is with a positive input of an operational amplifier 810 coupled, the one implementation of the differential amplifier 79 out 7 equivalent.
Des Weiteren ist ein Knoten zwischen dem zweiten Widerstand 82 und dem zweiten Transistor 84 mit einem resistiven Teiler gekoppelt, der durch Widerstände 86, 87 gebildet ist, die verschiedene Widerstandswerte aufweisen und die einer Implementierung der Widerstände 75, 76 aus 7 entsprechen. Ein Knoten zwischen den Widerständen 86, 87 ist über einen Widerstand 89, der einer Implementierung des Widerstands 78 aus 7 entspricht, mit einem negativen Eingang eines Operationsverstärkers 810 gekoppelt.Furthermore, there is a node between the second resistor 82 and the second transistor 84 coupled with a resistive divider by resistors 86 . 87 is formed, which have different resistance values and that of an implementation of the resistors 75 . 76 out 7 correspond. A node between the resistors 86 . 87 is about a resistance 89 , an implementation of resistance 78 out 7 corresponds to a negative input of an operational amplifier 810 coupled.
Des Weiteren ist ein Ausgang des Operationsverstärkers 810 über einen Widerstand 811, der einer Implementierung des Widerstands 710 aus 7 entspricht, mit dem negativen Eingang des Operationsverstärkers 810 gekoppelt.Furthermore, an output of the operational amplifier 810 about a resistance 811 , an implementation of resistance 710 out 7 corresponds to the negative input of the operational amplifier 810 coupled.
Ziffer 813 bezeichnet einen Ausgang, bei dem eine Ausgangsspannung des Operationsverstärkers 810 abgegriffen werden kann. Der Ausgang 813 in der Simulationsschaltung aus 8 ist über einen Pufferkondensator 812 mit Masse gekoppelt.digit 813 denotes an output at which an output voltage of the operational amplifier 810 can be tapped. The exit 813 in the simulation circuit 8th is via a buffer capacitor 812 coupled with mass.
Bevor Simulationsergebnisse ausführlich besprochen werden, werden zwei weitere Schaltbilder für Simulationen unter Bezugnahme auf 9 und 10 besprochen, welche Variationen des Schaltbildes aus 8 sind und welche weitere Ausführungsformen veranschaulichen. Um Wiederholungen zu vermeiden, tragen Schaltungselemente in 9 und 10, die bereits unter Bezugnahme auf 8 besprochen wurden, die gleichen Referenzziffern und werden nicht nochmal besprochen. Stattdessen wird sich die Beschreibung für 9 und 10 auf die Unterschiede im Vergleich zu 8 konzentrieren.Before simulation results are discussed in detail, two more circuit diagrams for simulations will be referred to 9 and 10 discussed which variations of the circuit diagram 8th and which illustrate further embodiments. To avoid repetition, carry circuit elements in 9 and 10 already referring to 8th the same reference numbers and will not be discussed again. Instead, the description for 9 and 10 on the differences compared to 8th focus.
In 9 ist der Widerstand 811 nicht wie in 8 direkt mit dem Ausgang des Operationsverstärkers 810 gekoppelt, sondern über einen resistiven Teiler, der durch einen Widerstand 90 und einen Widerstand 91 gebildet ist. Der resistive Teiler, der durch die Widerstände 90, 91 gebildet ist, weist die Funktion eines Multiplizierers auf, d. h., der Ausgang des Operationsverstärkers 810 und demzufolge die Referenzspannung wird mit einem Faktor multipliziert, der durch ein Verhältnis eines Widerstandswertes der Widerstände 90, 91 bestimmt wird. Durch Verwenden eines derartigen Multiplizierers kann die erzeugte Referenzspannung bei Ausführungsformen auf einen gewünschten Wert eingestellt werden, indem das Verhältnis zwischen den Widerständen 90, 91 entsprechend gewählt wird. Widerstandswerte der bei Ausführungsformen verwendeten Widerstandsteiler können in dem MΩ-Bereich liegen, aber sind nicht auf diesen beschränkt.In 9 is the resistance 811 not like in 8th directly to the output of the operational amplifier 810 coupled, but via a resistive divider, by a resistor 90 and a resistance 91 is formed. The resistive divider, by the resistors 90 . 91 is formed, has the function of a multiplier, that is, the output of the operational amplifier 810 and hence the reference voltage is multiplied by a factor represented by a ratio of a resistance value of the resistors 90 . 91 is determined. By using such a multiplier, the generated reference voltage in embodiments may be adjusted to a desired value by adjusting the ratio between the resistances 90 . 91 is selected accordingly. Resistance values of the resistor dividers used in embodiments may be in the MΩ range, but are not limited thereto.
10 veranschaulicht weitere Variationen, wobei der Knoten zwischen dem ersten Widerstand 81 und dem ersten Transistor 83 über einen ersten Operationsverstärker 100 mit dem resistiven Teiler gekoppelt ist, der durch die Widerstände 85, 88 gebildet ist, und wobei der Knoten zwischen dem zweiten Widerstand 82 und dem zweiten Transistor 84 über einen zweiten Operationsverstärker 110 mit dem resistiven Teiler gekoppelt ist, der durch die Widerstände 86, 87 gebildet ist. Insbesondere sind die Knoten mit jeweiligen positiven Eingängen des Operationsverstärkers gekoppelt und sind die Ausgänge des jeweiligen Operationsverstärkers 100, 101 mit dem jeweiligen resistiven Teiler gekoppelt und sind ferner zu einem jeweiligen negativen Eingang des jeweiligen Operationsverstärkers 100, 101 rückgekoppelt. Daher die Operationsverstärker 100, 101 mit der Rückkopplung für Spannungsverstärker mit einem Verstärkungsfaktor von 1. Die Operationsverstärker 100, 101 arbeiten im Wesentlichen als Puffer, die die Reihenschaltungen 81, 83 und 82, 84 von dem Rest der Schaltung entkoppeln, was bei manchen Ausführungsformen eine Störung durch Abgreifen der Spannung jeweils zwischen dem ersten Widerstand 81 und dem ersten Transistor 83 und zwischen dem zweiten Widerstand 82 und dem zweiten Transistor 84 reduzieren kann. Insbesondere wird im Wesentlichen kein Strom von den Reihenschaltungen 81, 83 und 82, 84 gezogen, was dabei hilft, einen Strom durch die Diodenanordnungen 83, 84 im Wesentlichen konstant zu halten. 10 illustrates further variations, where the node is between the first resistor 81 and the first transistor 83 via a first operational amplifier 100 is coupled to the resistive divider by the resistors 85 . 88 is formed, and wherein the node between the second resistor 82 and the second transistor 84 via a second operational amplifier 110 is coupled to the resistive divider by the resistors 86 . 87 is formed. In particular, the nodes are coupled to respective positive inputs of the operational amplifier and are the outputs of the respective operational amplifier 100 . 101 are coupled to the respective resistive divider and further to a respective negative input of the respective operational amplifier 100 . 101 fed back. Hence the operational amplifier 100 . 101 with the feedback for voltage amplifiers with a gain of 1. The operational amplifier 100 . 101 essentially work as buffers, which are the series connections 81 . 83 and 82 . 84 decouple from the remainder of the circuit, which in some embodiments may interfere with tapping the voltage between each of the first resistors 81 and the first transistor 83 and between the second resistor 82 and the second transistor 84 can reduce. In particular, substantially no current is supplied from the series circuits 81 . 83 and 82 . 84 pulled, which helps create a current through the diode arrays 83 . 84 essentially constant.
Als Nächstes werden Simulationsergebnisse unter Bezugnahme auf 11 bis 15 besprochen.Next, simulation results will be described with reference to FIG 11 to 15 discussed.
11 veranschaulicht manche Spannungen in der Simulationsschaltung aus 8 über der Zeit (von 0 bis 100 ns). Eine Kurve 110 veranschaulicht eine Spannung an dem Knoten zwischen dem ersten Widerstand 81 und dem ersten Transistor 83 und eine Kurve 111 veranschaulicht eine Spannung an dem Knoten zwischen dem zweiten Widerstand 82 und dem zweiten Transistor 84. Eine Kurve 112 veranschaulicht die Spannung zwischen den Transistoren 86 und 87 aus 8, d. h. die durch den resistiven Teiler, der durch die Widerstände 86, 87 gebildet ist, geteilte Spannung. 11 illustrates some voltages in the simulation circuit 8th over time (from 0 to 100 ns). A curve 110 illustrates a voltage at the node between the first resistor 81 and the first transistor 83 and a curve 111 illustrates a voltage at the node between the second resistor 82 and the second transistor 84 , A curve 112 illustrates the voltage between the transistors 86 and 87 out 8th that is through the resistive divider, by the resistors 86 . 87 is formed, shared tension.
Eine Kurve 113 veranschaulicht die Spannung an dem positiven Eingang des Operationsverstärkers 810 und eine Kurve 114 veranschaulicht die Spannung an dem negativen Eingang des Operationsverstärkers 810. Eine Kurve 115 veranschaulicht die erzeugte Referenzspannung an dem Ausgang 813, die leicht oberhalb von 104 mV liegt, d. h. bei etwa 100 mV liegt, wie unter Bezugnahme auf Gleichung (19) besprochen wurde.A curve 113 illustrates the voltage at the positive input of the operational amplifier 810 and a curve 114 illustrates the voltage at the negative input of the operational amplifier 810 , A curve 115 illustrates the generated reference voltage at the output 813 which is slightly above 104 mV, ie about 100 mV, as discussed with reference to equation (19).
12 veranschaulicht weitere Simulationsergebnisse für die Schaltung aus 12 für verschiedene Prozesseckpunkte, Versorgungsspannungen und Temperaturen. Insbesondere zeigen die Kurven 120 bis 128 aus 12 die Ausgangsspannung, die bei 813 in 8 abgegriffen wird, für drei verschiedene Temperaturen von –50°C, 25°C und 150°C. Die Kurven 120 bis 128 zeigen das Verhalten für drei verschiedene Versorgungsspannungen von 1 V, 1,3 V und 1,7 V, die bei 80 aus 8 zugeführt werden, und für vier verschiedene Prozesseckpunkte, namentlich 4p5sfast, 4p5sfs, 4p5ssf, 4p5sslow und nom_mc. 12 illustrates further simulation results for the circuit 12 for different process control points, supply voltages and temperatures. In particular, the curves show 120 to 128 out 12 the output voltage at 813 in 8th is tapped for three different temperatures of -50 ° C, 25 ° C and 150 ° C. The curves 120 to 128 show the behavior for three different supply voltages of 1 V, 1.3 V and 1.7 V, those at 80 off 8th be supplied, and for four different process vertices, namely 4p5sfast, 4p5sfs, 4p5ssf, 4p5sslow and nom_mc.
Um genauer zu sein, zeigen die Kurven 120, 121 und 122 das Verhalten für eine Versorgungsspannung von 1,7 V. Die Kurven 123, 124 und 125 veranschaulichen das Verhalten für eine Versorgungsspannung von 1,3 V. Die Kurven 126, 127 und 128 zeigen das Verhalten für eine Versorgungsspannung von 1 V.To be more specific, the curves show 120 . 121 and 122 the behavior for a supply voltage of 1.7 V. The curves 123 . 124 and 125 illustrate the behavior for a supply voltage of 1.3 V. The curves 126 . 127 and 128 show the behavior for a supply voltage of 1 V.
Die Kurven 128, 125 und 122 zeigen das Verhalten für den 4p5sfast-Prozesseckpunkt. Die Kurven 126, 123 und 120 zeigen das Verhalten für den 4p5sslow-Prozesseckpunkt. Die Kurven 127, 124 und 121 zeigen das Verhalten für den nom_mc-Prozesseckpunkt. Wie aus der Legende in 12 gesehen werden kann, wurden mehr Prozesseckpunkte simuliert. Jedoch duplizieren die Ergebnisse im Wesentlichen die Ergebnisse für andere Eckpunkte, so dass jeweilige Kurven aufeinander liegen und daher in 12 nicht alle sichtbar sind.The curves 128 . 125 and 122 show the behavior for the 4p5sfast process vertex. The curves 126 . 123 and 120 show the behavior for the 4p5sslow process vertex. The curves 127 . 124 and 121 show the behavior for the nom_mc process vertex. As from the legend in 12 can be seen, more process benchmarks were simulated. However, the results essentially duplicate the results for other vertices, so that respective curves lie on top of each other and therefore in 12 not all are visible.
Wie gesehen werden kann, variiert die Referenzspannung selbst über die weiten Spannungs- und Temperaturvariationen nur vergleichsweise geringfügig zwischen 0,1 und 0,108 V. Des Weiteren sind die Temperaturvariationen für einen einzigen Prozesseckpunkt und eine einzige Spannung sogar erheblich kleiner. Bei manchen Ausführungsformen können die Einflüsse des Prozesseckpunktes durch eine Kalibrierung kompensiert werden, da der Prozesseckpunkt (im Gegensatz zur Temperatur oder Versorgungsspannung) für einen gegebenen Chip konstant verbleibt und daher über eine Kalibrierung kompensiert werden kann. Mit anderen Worten führt der Prozesseckpunkt zu einem Versatz, wie in 12 gesehen werden kann, und dieser Versatz kann für jeden Chip abgeglichen werden, um selbigen zu kompensieren.As can be seen, the reference voltage varies only slightly between 0.1 and 0.108 V even over the wide voltage and temperature variations. Further, the temperature variations for a single process corner and a single voltage are even significantly smaller. In some embodiments, the effects of the process vertex may be compensated by calibration because the process vertex (as opposed to temperature or supply voltage) remains constant for a given chip and therefore can be compensated via calibration. In other words, the process vertex results in an offset, as in 12 can be seen, and this offset can be adjusted for each chip to compensate for it.
13 veranschaulicht manche der Simulationsergebnisse aus 12 auf eine unterschiedliche Weise, um ein eingehenderes Verständnis zu liefern. 13 veranschaulicht die Ausgangsspannung (bei 813) für Temperaturen von –50°C, 25°C und 150°C und für jede Temperatur für Spannungen von 1 V, 1,3 V und 1,7 V. Kurven in 13 illustrates some of the simulation results 12 in a different way to provide a deeper understanding. 13 illustrates the output voltage (at 813) for temperatures of -50 ° C, 25 ° C and 150 ° C and for each temperature for voltages of 1V, 1.3V and 1.7V. Curves in
13 veranschaulichen verschiedene Prozesseckpunkte. Eine Kurve 130 veranschaulicht das Verhalten für den 4p5sslow-Eckpunkt, eine Kurve 132 veranschaulicht das Verhalten für den 4p5sfast-Eckpunkt und eine Kurve 131 veranschaulicht das Verhalten für den 4p5sfs-, den 4p5ssf- und den nom_mc-Eckpunkt, wobei die Simulationsergebnisse so nahe beieinander liegen, dass sich im Wesentlichen eine einzige Kurve ergibt. 13 illustrate different process points. A curve 130 illustrates the behavior for the 4p5sslow vertex, a curve 132 illustrates the behavior for the 4p5sfast vertex and a curve 131 illustrates the behavior for the 4p5sfs, 4p5ssf, and nom_mc vertices, with the simulation results close enough to yield essentially a single curve.
Bei diesen Kurven kann gesehen werden, dass der schnelle Eckpunkt (Kurve 132) im Vergleich zu den anderen Prozesseckpunkten das beste Verhalten in Bezug auf eine Konstanz über der Temperatur und zu einem gewissen Grad auch über der Versorgungsspannung aufweist. Jedoch sind die Variationen der Ausgangsspannung in jedem Fall relativ gesehen erheblich kleiner als die Variationen der Temperatur oder Versorgungsspannung. Wenn zum Beispiel die Versorgungsspannung von 1 V auf 1,7 V zunimmt (Zunahme um 70%), nimmt die Ausgangsspannung im Fall der Kurve 123 nur von etwas über 1,0 V auf unterhalb von 1,06 V zu, d. h. eine Zunahme von nur etwa 5%.In these curves, it can be seen that the fast vertex (curve 132 ) has the best behavior in relation to a constancy over the temperature and to a certain extent also over the supply voltage compared to the other process vertices. However, in any case, the variations of the output voltage are, in relative terms, considerably smaller than the variations in temperature or supply voltage. For example, when the supply voltage increases from 1 V to 1.7 V (increase by 70%), the output voltage decreases in the case of the curve 123 only slightly above 1.0V to below 1.06V, ie, an increase of only about 5%.
14 und 15 veranschaulichen Simulationsergebnisse, die den Simulationsergebnissen aus 12 und 13 ähnlich sind, für die Simulationsschaltung aus 9, d. h. mit einem Spannungsteiler, der die Widerstände 90, 91 umfasst, die als ein integrierter Multiplizierer wirken. Das Verhältnis des Widerstandswertes der Widerstände 90, 91 wurde so gewählt, dass sich eine Multiplikation der Ausgangsspannung bei 813 um einen Faktor von annäherungsweise 6 ergab, was zu einer Ausgangsspannung von etwa 600 mV führt. 14 and 15 illustrate simulation results that the simulation results 12 and 13 are similar, for the simulation circuit off 9 , ie with a voltage divider, the resistors 90 . 91 which acts as an integrated multiplier. The ratio of the resistance value of the resistors 90 . 91 was chosen such that multiplying the output voltage at 813 by a factor of approximately 6 resulted in an output voltage of approximately 600 mV.
In Bezug auf Spannungen, Temperaturen und Prozesseckpunkte entsprechen Kurven 140 bis 148 aus 14 jeweils den Kurven 120 bis 128 aus 12. Gleichermaßen entsprechen Kurven 150 bis 152 aus 15 in Bezug auf Prozesseckpunkte jeweils den Kurven 130 bis 132 aus 13. Wie gesehen werden kann, treten auch im Fall des Verwendens eines Multiplizierers nur vergleichsweise kleine Variationen der Ausgangsspannung auf, obwohl große Variationen der Temperatur oder der Versorgungsspannung für die Simulationen gezeigt sind.Curves correspond to stresses, temperatures, and process vertices 140 to 148 out 14 each of the curves 120 to 128 out 12 , Similarly, curves correspond 150 to 152 out 15 in terms of process vertices, the curves respectively 130 to 132 out 13 , As can be seen, even in the case of using a multiplier, only comparatively small variations in output voltage occur, although large variations in temperature or supply voltage are shown for the simulations.
Es ist anzumerken, dass die Simulationen und beliebige numerische Werte, die hier verwendet werden, nur zur weiteren Veranschaulichung und zum besseren Verständnis gegeben sind und nicht als beschränkend aufzufassen sind.It should be noted that the simulations and any numerical values used herein are for illustration and understanding only and are not to be construed as limiting.
In 9 wird eine Multiplikation durch einen resistiven Teiler an einem Ausgang eines Operationsverstärkers durchgeführt. Als Nächstes wird eine weitere Ausführungsform unter Bezugnahme auf 16 beschrieben, die auch eine Multiplikationsfunktion bereitstellt, in diesem Fall durch Parallelschalten von mehreren Widerständen an einem positiven und negativen Eingang eines Operationsverstärkers.In 9 a multiplication by a resistive divider is performed on an output of an operational amplifier. Next, another embodiment will be described with reference to FIG 16 which also provides a multiplication function, in this case by connecting several resistors in parallel to a positive and negative input of an operational amplifier.
Die Ausführungsform aus 16 umfasst eine erste Reihenschaltung, die durch einen Widerstand 161 und eine erste Diodenanordnung 163 gebildet ist und die zwischen einer Versorgungsspannung 160 und Masse gekoppelt ist, und eine zweite Reihenschaltung, die durch einen Widerstand 162 und eine zweite Diodenanordnung 164 gebildet ist und die auch zwischen der Versorgungsspannung 160 und Masse gekoppelt ist. Eine Spannung, die zwischen dem Widerstand 161 und der ersten Diodenanordnung 163 abgegriffen wird, ist mit U1 beschriftet und wird einem ersten resistiven Teiler zugeführt, der durch die Widerstände 167, 168 aus 16 gebildet ist. Des Weiteren ist eine Spannung zwischen dem Widerstand 162 und der ersten Diodenanordnung 164 in 16 mit Un beschriftet und wird einem resistiven Teiler zugeführt, der durch die Widerstände 165 und 166 in 16 gebildet ist. Diese Elemente sind den entsprechenden Elementen 70 bis 77, 711 aus 7 ähnlich und Variationen und Modifikationen, die für diese Elemente mit Bezug auf 7 beschrieben sind, können auch auf die Ausführungsform aus 16 zutreffen.The embodiment of 16 includes one first series connected by a resistor 161 and a first diode array 163 is formed and that between a supply voltage 160 and ground is coupled, and a second series connected by a resistor 162 and a second diode array 164 is formed and which is also between the supply voltage 160 and mass is coupled. A tension between the resistance 161 and the first diode array 163 is tapped, is labeled U 1 and is fed to a first resistive divider by the resistors 167 . 168 out 16 is formed. Furthermore, there is a voltage between the resistor 162 and the first diode array 164 in 16 labeled U n and is fed to a resistive divider by the resistors 165 and 166 in 16 is formed. These elements are the corresponding elements 70 to 77 . 711 out 7 similar and variations and modifications related to these elements 7 can also be described on the embodiment 16 hold true.
Die zweite Diodenanordnung 164 ist im Vergleich zu der ersten Diodenanordnung 163 skaliert, zum Beispiel durch eine Implementierung, die eine größere Fläche verwendet oder durch Bereitstellen von mehreren Dioden, die in Reihe geschaltet sind.The second diode arrangement 164 is compared to the first diode array 163 scaled, for example, by an implementation that uses a larger area or by providing multiple diodes connected in series.
Ein Knoten zwischen dem Widerstand 167 und dem Widerstand 168 ist mit einer Parallelschaltung gekoppelt, die an einem Ende von dieser n Widerstände 169_1 bis 169_i umfasst, während das andere Ende mit einem positiven Eingang eines Differenzverstärkers 1613 gekoppelt ist. Bei Ausführungsformen kann n 14 sein, ist aber nicht darauf beschränkt. Des Weiteren ist die Parallelschaltung über einen Widerstand 1611 mit Masse gekoppelt. Jeder Widerstand 169_1 bis 169_i kann einen gleichen Widerstandswert aufweisen, der bei manchen Ausführungsformen der gleiche Widerstandswert wie von dem Widerstand 1611 sein kann.A node between the resistance 167 and the resistance 168 is coupled to a parallel circuit at one end of these n resistors 169_1 to 169_i while the other end is connected to a positive input of a differential amplifier 1613 is coupled. In embodiments, n may be 14, but is not limited thereto. Furthermore, the parallel connection is via a resistor 1611 coupled with mass. Every resistance 169_1 to 169_i may have an equal resistance, which in some embodiments has the same resistance value as the resistor 1611 can be.
Des Weiteren ist ein Knoten zwischen den Widerständen 165 und 166 über eine Parallelschaltung von n Widerständen 1610_1 bis 1610_i, die jeweils den gleichen Widerstandswert wie die Widerstände 169_1 bis 169_i aufweisen können, mit einem negativen Eingang eines Differenzverstärkers 1613 gekoppelt.There is also a node between the resistors 165 and 166 via a parallel connection of n resistors 1610_1 to 1610_i , each having the same resistance value as the resistors 169_1 to 169_i may have, with a negative input of a differential amplifier 1613 coupled.
Es ist anzumerken, dass die Bereitstellung von n Widerständen Veranschaulichungszwecken dient und dass anstelle von n parallelen Widerständen ein einziger Widerstand mit einem Widerstandswert von R/i bereitgestellt werden kann, wobei R der Widerstandswert eines einzigen der Widerstände 169_1 bis 169_n, 1610_1 bis 1610_i ist. Des Weiteren ist die Parallelschaltung 1610_1 bis 1610_i über einen Widerstand 1612 mit einem Ausgang des Differenzverstärkers 1613 gekoppelt.It should be noted that the provision of n resistors is for illustrative purposes and that, instead of n parallel resistors, a single resistor having a resistance of R / i may be provided, where R is the resistance of a single one of the resistors 169_1 to 169_n . 1610_1 to 1610_i is. Furthermore, the parallel connection 1610_1 to 1610_i about a resistance 1612 with an output of the differential amplifier 1613 coupled.
Diese Anordnung liefert im Wesentlichen eine Multiplikation mit n. Bei Ausführungsformen kann i zum Beispiel 14 sein, ist aber nicht darauf beschränkt.This arrangement essentially provides multiplication by n. In embodiments, i may be, for example, 14 but is not limited thereto.
Die Bereitstellung der mehreren parallelen Widerstände entspricht im Wesentlichen dem Bereitstellen mehrerer Eingänge für einen Addierer. Da diese „Eingänge” (Widerstandsanschlüsse) verbunden sind, entspricht dies dem Addieren desselben Wertes i Mal, z. B. entspricht dies einer Multiplikation mit i.The provision of the plurality of parallel resistors is essentially the same as providing multiple inputs to an adder. Since these "inputs" (resistor terminals) are connected, this corresponds to adding the same value i times, e.g. B. this corresponds to a multiplication by i.
Als Nächstes wird ein Beispiel gegeben, wie die Widerstandswerte R1 des Widerstands 165, R2 des Widerstands 166, R3 des Widerstands 167 und R4 des Widerstands 168 sowie n zu wählen sind, um eine gewünschte Ausgangsspannung Vref_out bereitzustellen. Als ein Beispiel wird eine Zielspannung von Vbgp/2, d. h. etwa 600 mV, verwendet.Next, an example will be given, such as the resistance values R1 of the resistor 165 , R2 of resistance 166 , R3 of resistance 167 and R4 of resistance 168 and n are to be selected to provide a desired output voltage Vref_out. As an example, a target voltage of V bgp / 2, ie, about 600 mV, is used.
Beginnend von der Gleichung (18) oben ergibt sich mit einer Zielspannung von Vbgp/2 Folgendes: Vbgp/2 = U1·12,3/2 – Un·11,3/2 (22). Starting from equation (18) above, with a target voltage of V bgp / 2, the following results: V bgp / 2 = U1 x 12.3 / 2 - Un x 11.3 / 2 (22).
Dies kann wie folgt geschrieben werden: Vbgp/2 = U1·12,3/28·14 – Un·11,3/28·14 (23) oder Vbgp/2 = U1·0,439·14 – U·0,404·14 ~ 600 mV = Vref_out (24). This can be written as follows: V bgp / 2 = U 1 · 12.3 / 28 · 14 - U n · 11.3 / 28 · 14 (23) or V bgp / 2 = U 1 x 0.439 x 14 - U x 0.404 x 14 ~ 600 mV = Vref_out (24).
Die Faktoren 0,439 und 0,404 aus Gleichung (23) können bereitgestellt werden, indem R1 = 1,478 R2 und R3 = 1,276 R4 gewählt wird, während der Faktor von 14 bereitgestellt werden kann, indem i = 14 gewählt wird. Wenn andere Verhältnisse zwischen R1 und R2 und zwischen R3 und R4 gewählt werden, können andere Werte von i erforderlich sein, um das gleiche Ergebnis zu erhalten. Bei anderen Ausführungsformen können verschiedene Werte für i gewählt werden, um verschiedene Ergebnisse für die Referenzspannung zu erhalten. Daher kann eine gewünschte Ausgangsspannung Vref_out, in diesem Fall Vbgp/2, bereitgestellt werden, indem eine geeignete analoge Berechnungseinheit bereitgestellt wird.The factors 0,439 and 0,404 of equation (23) can be provided by choosing R1 = 1,478 R2 and R3 = 1,276 R4, while the factor of 14 can be provided by choosing i = 14. If other ratios are chosen between R1 and R2 and between R3 and R4, other values of i may be required to obtain the same result. In other embodiments, different values of i may be chosen to obtain different results for the reference voltage. Therefore, a desired output voltage Vref_out, in this case, V BGP / 2, be provided by a suitable analog calculation unit is provided.
Um das Funktionieren der Ausführungsform aus 16 zu veranschaulichen, wurden Simulationen ausgeführt. 17 veranschaulicht ein Simulationsschaltbild, das ein oben in 16 dargelegtes Prinzip implementiert, insbesondere die Verwendung einer Multiplikation und verschiedener resistiver Teiler. Elemente, die bereits unter Bezugnahme auf 8 bis 10 erklärt wurden, tragen die gleichen Bezugsziffern und werden nicht nochmals ausführlich beschrieben. Die Simulationsschaltung aus 17 verwendet Operationsverstärker 100, 101 zum Puffern. Bei anderen Ausführungsformen können diese Operationsverstärker ähnlich der Simulationsschaltung aus 8 weggelassen werden.To the functioning of the embodiment 16 To illustrate, simulations were performed. 17 FIG. 4 illustrates a simulation diagram that has an upper view in FIG 16 implemented principle, in particular the use of a multiplication and various resistive divisors. Elements that are already referring to 8th to 10 have the same reference numbers and will not be described again in detail. The simulation circuit off 17 uses operational amplifier 100 . 101 for buffering. In other embodiments, these may Operational amplifier similar to the simulation circuit 8th be omitted.
In 17 können die Widerstandswerte der Widerstände 86, 87 R1 und R2 oben entsprechen und können die Widerstandswerte der Widerstände 85 und 88 R3 und R4 oben entsprechen. Für eine Simulation wurden die Verhältnisse zwischen R1 und R2 und zwischen R3 und R4, wie oben für das numerische Beispiel mit der Zielspannung Vbgp/2 veranschaulicht, verwendet.In 17 can the resistance values of the resistors 86 . 87 R1 and R2 above correspond and may be the resistance values of the resistors 85 and 88 R3 and R4 above correspond. For a simulation, the ratios between R1 and R2 and between R3 and R4, as illustrated above for the numerical example with the target voltage V bgp / 2, were used.
172 und 173 bezeichnen Parallelschaltungen aus jeweils i = 14 Widerständen, um einen Multiplikationsfaktor von 14 in Gleichung (23) bereitzustellen. Wenn andere Multiplikationsfaktoren erwünscht sind, können andere Anzahlen an Widerständen (oder einzelne Widerstände mit einem äquivalenten Widerstandswert) bereitgestellt werden. 172 and 173 referenced parallel circuits of i = 14 resistors, respectively, to provide a multiplication factor of 14 in equation (23). If other multiplication factors are desired, other numbers of resistors (or individual resistors with an equivalent resistance) may be provided.
Ein Widerstand 170 koppelt die Parallelschaltung 172 mit Masse und ein Widerstand 171 koppelt den Ausgang des Operationsverstärkers 810 mit der Parallelschaltung 173.A resistance 170 couples the parallel connection 172 with mass and a resistance 171 couples the output of the operational amplifier 810 with the parallel connection 173 ,
18 bis 20 veranschaulichen Simulationsergebnisse für die Schaltung aus 17. 18 veranschaulicht verschiedene Spannungen in der Schaltung aus 7 über der Zeit. Eine Kurve 180 veranschaulicht eine Spannung an einem Knoten zwischen dem Widerstand 81 und dem Transistor 83 und eine Kurve 181 veranschaulicht eine Spannung an einem Knoten zwischen dem Widerstand 82 und dem Transistor 84. Eine Kurve 182 veranschaulicht eine Spannung an dem positiven Eingang des Operationsverstärkers 810 und eine Kurve 183 veranschaulicht eine Spannung an dem negativen Eingang des Operationsverstärkers 810. Eine Kurve 184 veranschaulicht die Ausgangsspannung des Operationsverstärkers 810. Wie gesehen werden kann, wird eine Spannung von etwa 650 mV erhalten. 18 to 20 illustrate simulation results for the circuit 17 , 18 illustrates different voltages in the circuit 7 over time. A curve 180 illustrates a voltage at a node between the resistor 81 and the transistor 83 and a curve 181 illustrates a voltage at a node between the resistor 82 and the transistor 84 , A curve 182 illustrates a voltage at the positive input of the operational amplifier 810 and a curve 183 illustrates a voltage at the negative input of the operational amplifier 810 , A curve 184 illustrates the output voltage of the operational amplifier 810 , As can be seen, a voltage of about 650 mV is obtained.
19 veranschaulicht Kurven 190 bis 198, die das Verhalten der Ausgangsspannung für verschiedene Temperaturen von –50°C, 25°C und 150°C, für verschiedene Spannungen von 1 V, 1,3 V und 1,7 V und für unterschiedliche Prozesseckpunkte zeigen. Die Repräsentation aus 19 entspricht der Repräsentation aus 12, aber nur für die Schaltung aus 17. Insbesondere in Bezug auf Spannungen und Prozesseckpunkte entsprechen die Kurven 190 bis 198 aus 19 den jeweiligen Kurven 120 bis 128 aus 12. Des Weiteren zeigt 20 eine Repräsentation der Simulationsdaten aus 19, die der Repräsentation aus 13 entspricht, und Kurven 200 bis 202 aus 20 entsprechen in Bezug auf Prozesseckpunkte den Kurven 130 bis 132 aus 13. Wie wiederum gesehen werden kann, variieren die Ausgangsspannungen erheblich weniger als die Variationen der Spannung und Temperatur. Wie zudem bereits oben erklärt wurde, kann ein Versatz, der durch die Prozesseckpunkte verursacht wird, durch eine Kalibrierung kompensiert werden. 19 illustrates curves 190 to 198 showing the behavior of the output voltage for different temperatures of -50 ° C, 25 ° C and 150 ° C, for different voltages of 1 V, 1.3 V and 1.7 V and for different process control points. The representation 19 corresponds to the representation 12 but only for the circuit 17 , The curves correspond in particular to stresses and process vertices 190 to 198 out 19 the respective curves 120 to 128 out 12 , Further shows 20 a representation of the simulation data 19 that's the representation 13 corresponds, and curves 200 to 202 out 20 correspond with respect to process corners the curves 130 to 132 out 13 , Again, as can be seen, the output voltages vary considerably less than the variations in voltage and temperature. As already explained above, an offset caused by the process corners can be compensated by a calibration.
Zudem kann eine etwas verallgemeinerte Gleichung (24) wie folgt geschrieben werden: Vref_out = 14·(U1·x – Un·y) (25), wobei x das Verhältnis von R1/R2 (1,478 in dem obigen numerischen Beispiel) ist und y das Verhältnis zwischen R3 und R4 ist. Wie aus Gleichung (25) gesehen werden kann, können verschiedene Werte für x und y vorhanden sein, die zu der gleichen Ausgangsspannung Vref_out führen (zwei Variablen x, y um ein einziges Ergebnis zu erzielen). Durch Maßschneidern von x und y, d. h. durch Variieren von R1 bis R4, kann die in 19 und 20 gezeigte Temperaturabhängigkeit reduziert oder sogar beseitigt werden.In addition, a somewhat generalized equation (24) can be written as follows: Vref_out = 14 * (U 1 * x -U n * y ) (25), where x is the ratio of R1 / R2 (1.478 in the above numerical example) and y is the ratio between R3 and R4. As can be seen from equation (25), there may be different values for x and y that result in the same output voltage Vref_out (two variables x, y to achieve a single result). By tailoring x and y, ie varying from R1 to R4, the in 19 and 20 shown temperature dependence can be reduced or even eliminated.
Während bei der oben beschriebenen Ausführungsform keine Spannungs- oder Stromrückkopplung zu den Diodenanordnungen verwendet wird, kann bei anderen Ausführungsformen eine Stromrückkopplung verwendet werden.While no voltage or current feedback to the diode arrays is used in the embodiment described above, current feedback may be used in other embodiments.
23 veranschaulicht eine Schaltung zum Erzeugen einer Referenzspannung gemäß einer Ausführungsform. Die Schaltung aus 23 umfasst eine erste Reihenschaltung eines Widerstands 237 und einer ersten Diodenanordnung 239 und eine zweite Reihenschaltung eines Widerstands 238 und einer zweiten Diodenanordnung 2310. Die erste und zweite Reihenschaltung sind zwischen einer Versorgungsspannung 230 und Masse gekoppelt. Die zweite Diodenanordnung 2310 ist in Bezug auf die erste Diodenanordnung 239 skaliert, wie zuvor besprochen wurde. 23 illustrates a circuit for generating a reference voltage according to an embodiment. The circuit off 23 includes a first series connection of a resistor 237 and a first diode array 239 and a second series connection of a resistor 238 and a second diode arrangement 2310 , The first and second series circuits are between a supply voltage 230 and mass coupled. The second diode arrangement 2310 is with respect to the first diode array 239 scaled as previously discussed.
An einem Knoten zwischen dem ersten Widerstand 237 und einer ersten Diodenanordnung 239 wird eine Spannung U1 abgegriffen und an einem Knoten zwischen dem zweiten Widerstand 238 und der zweiten Diodenanordnung 2310 wird eine Spannung Un abgegriffen. De Spannungen U1, Un werden an eine analoge Berechnungsschaltung 2311 geliefert, um eine Referenzspannung bereitzustellen. Die Berechnungsschaltung 2311 kann wie zuvor besprochen, zum Beispiel unter Bezugnahme auf 1, 7 bis 10 oder 16, 17, implementiert werden.At a node between the first resistor 237 and a first diode array 239 a voltage U 1 is tapped and at a node between the second resistor 238 and the second diode array 2310 a voltage U n is tapped. The voltages U 1 , U n are sent to an analog calculation circuit 2311 delivered to provide a reference voltage. The calculation circuit 2311 can, as discussed previously, for example, with reference to 1 . 7 to 10 or 16 . 17 to be implemented.
Die Referenzspannung, die durch die Berechnungsschaltung 2311 berechnet wird, wird als Referenzspannung ausgegeben und wird zusätzlich, wie durch einen Pfeil 2313 angegeben, an einen Widerstand 231 und einen Stromspiegel, der durch die Transistoren 232, 233 gebildet ist, rückgekoppelt, um einen Referenzstrom zu erzeugen. Bei anderen Ausführungsformen kann eine andere Referenzspannung anstelle der Referenzspannung, die durch die Berechnungsschaltung 2311 erzeugt wird, verwendet werden, um den Referenzstrom zu erzeugen. Dieser Referenzstrom wird an einen weiteren Stromspiegel geliefert, der die Transistoren 234, 235, 236 umfasst, um zwei gespiegelte Ströme zu erzeugen, wobei einer an den Knoten zwischen dem ersten Widerstand 237 und der ersten Diodenanordnung 239 geliefert wird und ein zweiter an den Knoten zwischen dem zweiten Widerstand 238 und der zweiten Diodenanordnung 2310 geliefert wird. Dies stellt sicher, dass der gleiche Strom zu einem Stromfluss durch die erste und zweite Diodenanordnung 239, 2310 jeweils zusätzlich zu einem Strom von den Widerständen 237, 238 hinzugefügt wird. Dies reduziert eine Abhängigkeit eines Gesamtstroms durch die Diodenanordnungen 239, 2310 von der Versorgungsspannung 230.The reference voltage generated by the calculation circuit 2311 is calculated, is output as a reference voltage and is in addition, as indicated by an arrow 2313 indicated to a resistor 231 and a current mirror passing through the transistors 232 . 233 is formed, fed back, to generate a reference current. In other embodiments, a different reference voltage may be used instead of the reference voltage provided by the computing circuit 2311 is generated, used to generate the reference current. This reference current is supplied to another current mirror, which is the transistors 234 . 235 . 236 to generate two mirrored currents, one at the node between the first resistor 237 and the first diode array 239 is delivered and a second to the node between the second resistor 238 and the second diode array 2310 is delivered. This ensures that the same current flows through the first and second diode array 239 . 2310 each in addition to a current from the resistors 237 . 238 will be added. This reduces a dependence of a total current through the diode arrays 239 . 2310 from the supply voltage 230 ,
Bei manchen Ausführungsformen sind die Stromspiegel so gestaltet, dass die zwei gespiegelten Ströme in einem eingeschwungenen Zustand erheblich größer als Ströme durch die Widerstände 237, 238, zum Beispiel wenigstens zehnmal größer, sind. Bei solchen Ausführungsformen werden Gesamtstromvariationen, die durch Versorgungsspannungsvariationen bewirkt werden, minimiert. Zum Beispiel können Ströme durch die Widerstände 237, 238 in einem eingeschwungenen Zustand etwa 1 nA betragen und die zwei gespiegelten Ströme können etwa 99 mA oder 100 mA betragen.In some embodiments, the current mirrors are configured such that the two mirrored currents in a steady state are significantly greater than currents through the resistors 237 . 238 , for example, at least ten times larger, are. In such embodiments, total current variations caused by supply voltage variations are minimized. For example, currents through the resistors 237 . 238 in a steady state may be about 1 nA and the two mirrored currents may be about 99 mA or 100 mA.
Eingeschwungener Zustand verweist hier auf einen Zustand eine gewisse Zeit nach dem Anlaufen. Beim Anlaufen fließt zuerst nur der Strom durch die Widerstände 237 und 238, bis sich die Referenzspannung aufbaut und die Stromrückkopplung aktiv wird.Steady state here refers to a state a certain time after startup. At start-up, only the current flows through the resistors at first 237 and 238 until the reference voltage builds up and the current feedback becomes active.
Es ist anzumerken, dass im Gegensatz zu dem in 2 veranschaulichten herkömmlichen Fall die bei 230 bereitgestellte Spannung in 23 nicht stabilisiert sein muss, aber eine Stromrückkopplung bereitgestellt ist. Des Weiteren wird dennoch eine analoge Berechnung des Referenzstroms durchgeführt, wobei alle zuvor besprochenen Variationen möglich sind. Schließlich wird ein zusätzlicher Widerstand, wie der Widerstand 22 aus 2, bei der Ausführungsform aus 23 nicht benötigt.It should be noted that contrary to the in 2 Illustrated in the conventional case at 230 provided voltage in 23 need not be stabilized, but a current feedback is provided. Furthermore, an analog calculation of the reference current is nevertheless carried out, with all the variations discussed above being possible. Finally, an additional resistance, like the resistor 22 out 2 , in the embodiment of 23 not required.
21 und 22 veranschaulichen Simulationsergebnisse, bei denen ein konstanter Strom, der zum Beispiel durch eine Rückkopplungsschaltung mit Stromspiegeln, wie in 23 veranschaulicht, erzeugt werden kann, einfach an die Transistoren 83, 84 angelegt wurde, wie bereits unter Bezugnahme auf 8 erklärt wurde. Insbesondere wurde in der Simulation ein konstanter Strom von 1 μA bereitgestellt. 21 and 22 illustrate simulation results in which a constant current, for example, through a feedback circuit with current mirrors, as in 23 can be generated, just to the transistors 83 . 84 was created, as already with reference to 8th was declared. In particular, a constant current of 1 μA was provided in the simulation.
21 zeigt Simulationsergebnisse, die der Repräsentation in 12 entsprechen, und 22 zeigt Simulationsergebnisse, die der Repräsentation aus 13 entsprechen. In 21 sind anscheinend nur drei Kurven 210 bis 212 sichtbar, die jeweils mehrere übereinanderliegende Kurven repräsentieren. Insbesondere spielt Variieren der Versorgungsspannungen wegen des konstanten Stroms keinerlei Rolle, so dass Kurven für Versorgungsspannungen von 1 V, 1,3 V und 1,5 V zusammenfallen und die Kurven nur aufgrund von Prozessvariationen (die, wie besprochen, durch eine Kalibrierung kompensiert werden können) und aufgrund der Temperatur variieren. Temperaturvariationen können wieder kompensiert oder reduziert werden, indem Werte für x und y in Gleichung (25) entsprechend gewählt werden, wie oben erwähnt wurde. 22 zeigt eine Repräsentation ähnlich der aus 21 shows simulation results of the representation in 12 correspond, and 22 shows simulation results, that of representation 13 correspond. In 21 are apparently only three curves 210 to 212 visible, each representing several superimposed curves. In particular, varying the supply voltages due to the constant current does not matter, so curves for supply voltages of 1V, 1.3V and 1.5V coincide and the curves only due to process variations (which, as discussed, can be compensated by calibration ) and vary due to the temperature. Temperature variations can be compensated or reduced again by choosing values for x and y in equation (25), as mentioned above. 22 shows a representation similar to that
20, wobei das Entfernen des Spannungseinflusses besser sichtbar ist. Insbesondere sind die Kurven 220 bis 222, die in 22 repräsentiert sind, für jede Temperatur mit variierender Spannung konstant und variieren nur aufgrund von Temperatur- und Prozessvariationen. 20 , wherein the removal of the influence of stress is more visible. In particular, the curves 220 to 222 , in the 22 are constant for each temperature with varying voltage and vary only due to temperature and process variations.
Es ist anzumerken, dass, während analoge Berechnungsschaltungen unter Bezugnahme auf 7–23 besprochen wurden, die oben besprochenen Berechnungen der Gleichungen bei anderen Ausführungsformen auch digital durchgeführt werden können, wie unter Bezugnahme auf 1 besprochen wurde.It should be noted that while analog calculating circuits with reference to 7 - 23 have been discussed, the calculations of the equations discussed above may be performed digitally in other embodiments, as with reference to FIG 1 was discussed.
Wie gesehen werden kann, sind verschiedene Implementierungen möglich, die nicht als beschränkend auszulegen sind.As can be seen, various implementations are possible, which are not to be construed as limiting.
24 ist ein Flussdiagramm, das ein Verfahren gemäß einer Ausführungsform veranschaulicht. Das Verfahren aus 24 kann in einer beliebigen der Schaltungen und Vorrichtungen gemäß zuvor besprochenen Ausführungsformen implementiert werden, ist aber nicht darauf beschränkt. 24 FIG. 10 is a flowchart illustrating a method according to an embodiment. FIG. The procedure off 24 can be implemented in any of the circuits and devices according to previously discussed embodiments, but is not limited thereto.
Bei 240 umfasst das Verfahren Abgreifen einer ersten Spannung an einer ersten Diodenanordnung. Die erste Diodenanordnung kann, wie zuvor erklärt, zwischen einer Versorgungsspannung und Masse mit einem Widerstand in Reihe geschaltet werden. Des Weiteren umfasst das Verfahren bei 241 Abgreifen einer zweiten Spannung bei einer zweiten Diodenanordnung, die in Bezug auf die erste Diodenanordnung skaliert ist. Die zweite Diodenanordnung kann in einer Reihenschaltung mit einem Widerstand zwischen der Versorgungsspannung und Masse oder zwischen zwei Versorgungsspannungen gekoppelt sein. Die Versorgungsspannungen müssen bei Ausführungsformen nicht stabilisiert sein. Insbesondere kann keine Spannungsrückkopplung erforderlich sein.at 240 The method comprises tapping a first voltage on a first diode array. As previously explained, the first diode arrangement can be connected in series between a supply voltage and ground with a resistor. Furthermore, the method in 241 Picking up a second voltage at a second diode array scaled with respect to the first diode array. The second diode arrangement may be coupled in a series circuit with a resistance between the supply voltage and ground or between two supply voltages. The supply voltages need not be stabilized in embodiments. In particular, no voltage feedback may be required.
Bei 242 umfasst das Verfahren Berechnen einer Referenzspannung basierend auf der ersten und zweiten Spannung unter Verwendung einer analogen Berechnung. Für diese analoge Berechnung kann eine beliebige der zuvor besprochenen Berechnungsschaltungen verwendet werden und/oder können Berechnungsschaltungen verwendet werden, die Multiplizierer, Addierer und/oder Subtrahierer umfassen. Auf diese Weise können gewünschte Referenzspannungen bei manchen Ausführungsformen berechnet werden.at 242 The method includes calculating a reference voltage based on the first and second voltages using an analog calculation. Any of the previously discussed calculation circuits may be used for this analog computation and / or calculation circuits may be used which include multipliers, adders and / or subtractors. In this way, desired reference voltages can be calculated in some embodiments.
Es ist anzumerken, dass, obwohl das Verfahren aus 24 als eine Reihe von Handlungen oder Ereignissen repräsentiert ist, die Reihenfolge, in der diese Handlungen oder Ereignisse beschrieben sind, nicht als beschränkend aufzufassen ist. Zum Beispiel kann das Abgreifen bei 24 und das Abgreifen bei 241 gleichzeitig und/oder kontinuierlich stattfinden und kann das Berechnen bei 242 auch mit den bereitgestellten Spannungen kontinuierlich durchgeführt werden.It should be noted that although the procedure is off 24 is represented as a series of actions or events, the order in which these actions or events are described is not to be construed as limiting. For example, tapping at 24 and tapping at 241 take place simultaneously and / or continuously and can be included in the calculation 242 also be carried out continuously with the voltages provided.
