DE102016102476B4 - Semiconductor arrangement having a multilayer carrier - Google Patents
Semiconductor arrangement having a multilayer carrier Download PDFInfo
- Publication number
- DE102016102476B4 DE102016102476B4 DE102016102476.7A DE102016102476A DE102016102476B4 DE 102016102476 B4 DE102016102476 B4 DE 102016102476B4 DE 102016102476 A DE102016102476 A DE 102016102476A DE 102016102476 B4 DE102016102476 B4 DE 102016102476B4
- Authority
- DE
- Germany
- Prior art keywords
- cte
- semiconductor
- layer
- ceramic
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 172
- 239000000919 ceramic Substances 0.000 claims abstract description 97
- 230000008646 thermal stress Effects 0.000 claims abstract description 26
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 claims description 11
- WUUZKBJEUBFVMV-UHFFFAOYSA-N copper molybdenum Chemical compound [Cu].[Mo] WUUZKBJEUBFVMV-UHFFFAOYSA-N 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 5
- 230000035882 stress Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 66
- 239000000463 material Substances 0.000 description 14
- 239000000203 mixture Substances 0.000 description 13
- 239000004020 conductor Substances 0.000 description 11
- 238000007789 sealing Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- 230000000712 assembly Effects 0.000 description 4
- 238000000429 assembly Methods 0.000 description 4
- 229910000833 kovar Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005382 thermal cycling Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 3
- 238000005219 brazing Methods 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000004413 injection moulding compound Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
- H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10344—Aluminium gallium nitride [AlGaN]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Halbleiteranordnung zum Montieren auf eine gedruckte Leiterplatte (Printed Circuit Board, PCB) (302), wobei die Halbleiteranordnung aufweist:einen Halbleiterchip (318) in einem Keramikbehälter (304);einen leitfähigen Träger (306) mit einer Oberseite (316), die mit dem Halbleiterchip (318) gekoppelt ist;wobei der leitfähige Träger (306) eine erste Schicht (306a) mit einem ersten Wärmeausdehnungskoeffizienten (Coefficient of Thermal Expansion, CTE) und eine zweite Schicht (306b) mit einem zweiten CTE aufweist,wobei der leitfähige Träger (306) dazu ausgebildet ist, thermische Spannungen in dem Keramikbehälter (304) zu verringern,wobei der erste CTE gleich einem CTE oder geringfügig verschieden von einem CTE des Keramikbehälters (304) ist,wobei der zweite CTE größer als der erste CTE ist, undwobei die zweite Schicht (306b) mehrere Montagestege aufweist, die beabstandet zueinander und zwischen der ersten Schicht (306a) und der PCB (302) angeordnet sind.A semiconductor device for mounting on a printed circuit board (PCB) (302), the semiconductor device comprising: a semiconductor chip (318) in a ceramic container (304); a conductive carrier (306) having a top surface (316) provided with coupled to said semiconductor die (318); said conductive support (306) having a first layer (306a) having a first coefficient of thermal expansion (CTE) and a second layer (306b) having a second CTE, said conductive support (306) configured to reduce thermal stresses in the ceramic container (304), wherein the first CTE is equal to or slightly different from a CTE of the ceramic container (304), the second CTE is greater than the first CTE, and wherein the second layer (306b) includes a plurality of mounting tabs spaced from each other and disposed between the first layer (306a) and the PCB (302).
Description
SMD-(Surface Mount Device)-Anordnungen (engl.: SMD packages) können verwendet werden, um Halbleiterbauelemente aufzunehmen und sie direkt mit gedruckten Leiterplatten (Printed Circuit Boards, PCBs) zu verbinden. Eine große Anzahl von elektronischen Schaltkreisbauformen enthalten SMD-Anordnungen aufgrund der zahlreichen Vorzüge, welche die oberflächenmontierten Bauelemente bieten können. In militärischen und Raumfahrtanwendungen (z.B. Hochleistungsfahrzeuge, Flugzeuge, Raumfähren und Satelliten), bei denen eine hohe Zuverlässigkeit zwingend erforderlich ist, können zum Beispiel keramische SMD-Anordnungen die notwendige Widerstandsfähigkeit in extremen oder rauen Umgebungen bereitstellen, während sie Vorzüge wie zum Beispiel kleinere Abmessungen, ein geringeres Gewicht und ein exzellentes thermisches Verhalten bieten.SMD (Surface Mount Device) packages can be used to house semiconductor devices and connect them directly to printed circuit boards (PCBs). A large number of electronic circuit designs incorporate surface mount assemblies because of the numerous benefits that surface mount components can offer. For example, in military and aerospace applications (e.g., high-performance vehicles, aircraft, space shuttles, and satellites) where high reliability is imperative, ceramic SMD assemblies can provide the necessary resilience in extreme or harsh environments, while offering advantages such as smaller size, offer lower weight and excellent thermal performance.
Die Beliebtheit der keramischen SMD-Anordnungen hat jedoch aufgrund der Inkompatibilität des Wärmeausdehnungskoeffizienten (Coefficient of Thermal Expansion, CTE) der SMD-Anordnungen und der PCB-Materialien und aufgrund der wachsenden größeren Betriebstemperaturanforderungen ein wenig gelitten. Wenn zum Beispiel eine keramische SMD-Anordnung auf eine PCB mit einem großen CTE montiert wird, kann eine CTE-Diskrepanz zwischen der keramischen SMD-Anordnung und der PCB thermische Spannungen in der keramischen SMD-Anordnung erzeugen. Die thermischen Spannungen können Risse in der keramischen SMD-Anordnung verursachen, die zu einem Hermetizitätsverlust der Anordnung und Schäden an den Leistungshalbleiterbauelementen und den Schaltungen innerhalb der Anordnung führen können.However, the popularity of ceramic SMD assemblies has suffered somewhat due to the incompatibility of the coefficient of thermal expansion (CTE) of SMD assemblies and PCB materials, and due to increasing higher operating temperature requirements. For example, when a ceramic SMD assembly is mounted on a PCB with a large CTE, a CTE mismatch between the ceramic SMD assembly and the PCB can create thermal stresses in the ceramic SMD assembly. The thermal stresses can cause cracks in the ceramic SMD assembly, which can lead to a loss of hermeticity of the assembly and damage to the power semiconductor devices and the circuitry within the assembly.
Die
Weitere Beispiele mehrschichtiger Träger für einen Halbleiterchip sind in der
Die der Erfindung zugrunde liegende Aufgabe besteht darin, Nachteile und Mängel im Stand der Technik zu beheben, indem eine Halbleiteranordnung wie zum Beispiel eine keramisches SMD-Anordnung bereitgestellt wird, in der die Gefahr von Materialermüdungen und Risse aufgrund von Temperaturwechselbeanspruchungen erheblich verringert sind. Diese Aufgabe wird durch eine Halbleiteranordnung mit einem mehrschichtigen Träger nach Anspruch 1 und eine SMD-(Surface Mount Device)-Anordnung nach Anspruch 9 gelöst.
-
1A veranschaulicht eine perspektivische Ansicht eines Teils einer beispielhaften Halbleiteranordnung gemäß einer Umsetzung der vorliegenden Anmeldung. -
1B veranschaulicht eine Querschnittsansicht einer beispielhaften Halbleiteranordnung gemäß einer Umsetzung der vorliegenden Anmeldung. -
2A veranschaulicht eine Draufsicht auf einen Teil einer beispielhaften Halbleiteranordnung gemäß einer Umsetzung der vorliegenden Anmeldung. -
2B veranschaulicht eine Querschnittsansicht einer beispielhaften Halbleiteranordnung gemäß einer Umsetzung der vorliegenden Anmeldung. -
3A veranschaulicht eine Draufsicht auf einen Teil einer beispielhaften Halbleiteranordnung gemäß einer Umsetzung der vorliegenden Anmeldung. -
3B veranschaulicht eine Querschnittsansicht einer beispielhaften Halbleiteranordnung gemäß einer Umsetzung der vorliegenden Anmeldung.
-
1A FIG. 11 illustrates a perspective view of a portion of an exemplary semiconductor assembly in accordance with an implementation of the present application. -
1B 12 illustrates a cross-sectional view of an exemplary semiconductor device according to an implementation of the present application. -
2A 12 illustrates a top view of a portion of an exemplary semiconductor device, in accordance with an implementation of the present application. -
2 B 12 illustrates a cross-sectional view of an exemplary semiconductor device according to an implementation of the present application. -
3A 12 illustrates a top view of a portion of an exemplary semiconductor device, in accordance with an implementation of the present application. -
3B 12 illustrates a cross-sectional view of an exemplary semiconductor device according to an implementation of the present application.
Die nachfolgende Beschreibung enthält spezifische Informationen, die Umsetzungen in der vorliegenden Offenbarung betreffen. Die Zeichnungen in der vorliegenden Anmeldung und ihre begleitende detaillierte Beschreibung beziehen sich auf rein beispielhafte Umsetzungen. Falls nicht anders angegeben, können gleiche oder sich entsprechende Elemente in den Figuren durch gleiche oder sich entsprechende Bezugszeichen angezeigt werden. Darüber hinaus sind die Zeichnungen und Darstellungen in der vorliegenden Anmeldung im Allgemeinen nicht maßstabsgetreu und sind nicht so zu verstehen, dass sie ihren aktuellen relativen Abmessungen entsprechen.The following description contains specific information pertaining to implementations in the present disclosure. The drawings in the present application and their accompanying detailed description relate to purely exemplary implementations. Unless otherwise indicated, the same or corresponding elements in the figures may be indicated by the same or corresponding reference numbers. Furthermore, the drawings and illustrations in the present application are generally not to scale and should not be understood to represent their actual relative dimensions.
In Bezug auf die
Bei der vorliegenden Umsetzung ist die Halbleiteranordnung 100 ein hermetisches Gehäuse mit oberflächenmontierten Bauelementen (Surface Mount Device package, SMD-Gehäuse). Der Halbleiterchip 118 ist zum Beispiel hermetisch in dem Keramikbehälter 104 abgedichtet, sodass die Halbleiteranordnung 100 undurchlässig für Feuchtigkeit und schädliche Gasarten ist. Der Keramikbehälter 104 kann zum Beispiel ein keramisches Material mit einer relativ geringen Massendichte wie zum Beispiel Aluminiumoxid oder Aluminiumnitrid umfassen. Bei einer Umsetzung kann der Keramikbehälter 104 einen CTE in einem Bereich von 4 bis 7 Teilen pro Million pro Grad Celsius (parts per million per degree Centigrade, ppm/°C) aufweisen. Der Dichtring 108 und der Deckel 110 können ein Material mit einer relativ großen Massendichte wie zum Beispiel Kovar umfassen. Bei einer Umsetzung können sowohl der Dichtring 108 als auch der Deckel 110 einen CTE in einem Bereich von 5 bis 6 ppm/°C umfassen. Wie in
Es ist selbstverständlich, dass die Halbleiteranordnung 100, das einen Halbleiterchip 118 und Bonddrähte 120a in dem Keramikbehälter 104 aufweist, in einer (in den
Wie in
Wie in
Bei der vorliegenden Umsetzung ist der leitfähige Träger 106 ein mehrschichtiger Träger, der mindestens zwei Schichten leitfähiges Material aufweist. Wie in den
Wie in den
Da der CTE des Montagestegs 106b zwischen dem CTE der Anschlussfläche 106a und dem CTE des Substrats 102 liegt, ist der Montagesteg 106b so dazu ausgebildet, dass er als eine Pufferschicht dient, um die mechanischen und thermischen Spannungen, die sich aus der CTE-Diskrepanz zwischen dem Keramikbehälter 104 und dem Substrat 102 ergeben, erheblich zu verringern und/oder auf ein Mindestmaß herabzusetzen, wodurch die strukturelle Unversehrtheit der Halbleiteranordnung 100 verbessert wird und Risse in dem Keramikbehälter 104 verhindert werden. Bei der vorliegenden Umsetzung kann der Montagesteg 106b eine im Wesentlichen gleichförmige Kupfer-Molybdän-Zusammensetzung (CuMo-Zusammensetzung) aufweisen. Bei einer weiteren Umsetzung kann der Montagesteg 106b eine im Wesentlichen gleichförmige Zusammensetzung aus einem beliebigen metallischen oder nichtmetallischen leitfähigen Material, wie zum Beispiel Kupferwolfram, aufweisen, das einen CTE zwischen denjenigen des Keramikbehälters 104 und des Substrats 102 besitzt.Because the CTE of mounting
Somit kann der leitfähige Träger 106, der eine Anschlussfläche 106a mit einem CTE, der in der Nähe des CTE des Keramikbehälters 104 liegt, und einen Montagesteg 106b mit einem CTE zwischen denjenigen des Keramikbehälters 104 und des Substrats 102 aufweist, eine allmähliche Änderung des CTE zwischen der Halbleiteranordnung 100 und dem Substrat 102 bereitstellen, sodass die mechanischen und thermischen Spannungen, die sich aus der CTE-Diskrepanz zwischen der Halbleiteranordnung 100 und dem Substrat 102 ergeben, im Wesentlichen verringert und/oder auf ein Mindestmaß herabgesetzt werden können.Thus, the
Wie in den
In Bezug auf die
Wie in den
Wie in
Bei der vorliegenden Umsetzung ist der leitfähige Träger 206 ein mehrschichtiger Träger, der mindestens zwei Schichten leitfähiges Material aufweist. Wie in den
Wie in den
18 ppm/°C aufweist), und der Keramikbehälter 204 der Halbleiteranordnung 200 ein Keramikbehälter ist, der einen CTE in einem Bereich von 4 bis 7 ppm/°C aufweist (z.B. ein Aluminiumoxid-Gehäuse, das einen CTE von ungefähr 7 ppm/°C aufweist), kann der Montagesteg 206b einen CTE in einem Bereich von 7 bis 13 ppm/°C, wie zum Beispiel 10 ppm/°C, aufweisen, um einen Pufferschritt bereitzustellen, mit dem die thermischen Spannungen entspannt werden, die sich aus der CTE-Diskrepanz zwischen dem Keramikbehälter 204 und dem Substrat 202 ergeben. Bei einer weiteren Umsetzung kann der CTE des Montagestegs 206b kleiner als oder gleich groß wie der CTE der Anschlussfläche 206a sein und größer als oder gleich groß wie der CTE des Substrats 202. In einem Fall, bei dem das Substrat 202 zum Beispiel eine Keramik-PCB ist, die einen CTE aufweist, der geringfügig kleiner ist als der CTE des Keramikbehälters 204, kann der Montagesteg 206b einen CTE aufweisen, der zwischen dem CTE des Keramikbehälters 104 und dem CTE der Keramik-PCB, zum Beispiel bei ungefähr 7 ppm/°C liegt. Somit können Umsetzungen der vorliegenden Anmeldung durch die sorgfältige Auswahl des Materials für den Montagesteg 206b die mechanischen und thermischen Spannungen wirkungsvoll verringern, die sich aus der CTE-Diskrepanz zwischen der Halbleiteranordnung 200 und dem Substrat 202 ergeben, die jeweils aus einem beliebigen Material hergestellt sind. Von daher kann die Halbleiteranordnung 200, das einen Montagesteg 206b aufweist, auf allen Arten von PCBs oberflächenmontiert werden.As in the
18 ppm/°C), and the
Da der CTE des Montagestegs 206b zwischen dem CTE der Anschlussfläche 206a und dem CTE des Substrats 202 liegt, ist der Montagesteg 206b so dazu ausgebildet, dass er als eine Pufferschicht dient, um die mechanischen und thermischen Spannungen, die sich aus der CTE-Diskrepanz zwischen dem Keramikbehälter 204 und dem Substrat 202 ergeben, erheblich zu verringern und/oder auf ein Mindestmaß herabzusetzen, wodurch die strukturelle Unversehrtheit der Halbleiteranordnung 200 verbessert wird und Risse in dem Keramikbehälter 204 verhindert werden. Bei der vorliegenden Umsetzung kann der Montagesteg 206b eine im Wesentlichen gleichförmige Kupfer-Molybdän-Zusammensetzung (CuMo-Zusammensetzung) aufweisen. Bei einer weiteren Umsetzung kann der Montagesteg 206b eine im Wesentlichen gleichförmige Zusammensetzung aus einem beliebigen metallischen oder nichtmetallischen leitfähigen Material, wie zum Beispiel Kupferwolfram, aufweisen, das einen CTE zwischen denjenigen des Keramikbehälters 204 und des Substrats 202 besitzt.Since the CTE of the mounting
Somit kann der leitfähige Träger 206, der eine Anschlussfläche 206a mit einem CTE, der in der Nähe des CTE des Keramikbehälters 204 liegt, und einen Montagesteg 206b mit einem CTE zwischen denjenigen des Keramikbehälters 204 und des Substrats 202 aufweist, eine allmähliche Änderung des CTE zwischen der Halbleiteranordnung 200 und dem Substrat 202 bereitstellen, sodass die mechanischen und thermischen Spannungen, die sich aus der CTE-Diskrepanz zwischen der Halbleiteranordnung 200 und dem Substrat 202 ergeben, im Wesentlichen verringert und/oder auf ein Mindestmaß herabgesetzt werden können.Thus, the
Wie in den
In Bezug auf die
Wie in den
Wie in
Bei der vorliegenden Umsetzung ist der leitfähige Träger 306 ein mehrschichtiger Träger, der mindestens zwei Schichten eines leitfähigen Materials aufweist. Wie in den
Wie in den
18 ppm/°C aufweist), und der Keramikbehälter 304 der Halbleiteranordnung 300 ein Keramikbehälter ist, der einen CTE in einem Bereich von 4 bis 7 ppm/°C aufweist (z.B. ein Aluminiumoxid-Gehäuse, das einen CTE von ungefähr 7 ppm/°C aufweist), können die Montagestege 306b jeweils einen CTE in einem Bereich von 7 bis 13 ppm/°C, wie zum Beispiel 10 ppm/°C, aufweisen, um einen Pufferschritt bereitzustellen, mit dem die thermischen Spannungen entspannt werden, die sich aus der CTE-Diskrepanz zwischen dem Keramikbehälter 304 und dem Substrat 302 ergeben. Bei einer weiteren Umsetzung kann der CTE der Montagestege 206b kleiner als oder gleich groß wie der CTE der Anschlussfläche 306a sein und größer als oder gleich groß wie der CTE des Substrats 302. In einem Fall, bei dem das Substrat 302 zum Beispiel eine Keramik-PCB ist, die einen CTE aufweist, der geringfügig kleiner ist als der CTE des Keramikbehälters 304, können die Montagestege 306b jeweils einen CTE aufweisen, der zwischen dem CTE des Keramikbehälters 304 und dem CTE der Keramik-PCB, zum Beispiel bei ungefähr 7 ppm/°C liegt. Somit können Umsetzungen der vorliegenden Anmeldung durch die sorgfältige Auswahl des Materials für die Montagestege 306b die mechanischen und thermischen Spannungen wirkungsvoll verringern, die sich aus der CTE-Diskrepanz zwischen der Halbleiteranordnung 300 und dem Substrat 302 ergeben, die jeweils aus einem beliebigen Material hergestellt sind. Von daher kann die Halbleiteranordnung 300, das Montagestege 306b aufweist, auf allen Arten von PCBs oberflächenmontiert werden.As in the
18 ppm/°C), and the
Da der CTE der Montagestege 306b zwischen dem CTE der Anschlussfläche 306a und dem CTE des Substrats 302 liegt, sind die Montagestege 306b so dazu ausgebildet, dass sie als eine Pufferschicht dienen, welche die mechanischen und thermischen Spannungen, die sich aus der CTE-Diskrepanz zwischen dem Keramikbehälter 304 und dem Substrat 302 ergeben, erheblich verringern und/oder auf ein Mindestmaß herabsetzen, wodurch die strukturelle Unversehrtheit der Halbleiteranordnung 300 verbessert wird und Risse in dem Keramikbehälter 304 verhindert werden. Bei der vorliegenden Umsetzung können die Montagestege 306b jeweils eine im Wesentlichen gleichförmige Kupfer-Molybdän-Zusammensetzung (CuMo-Zusammensetzung) aufweisen. Bei einer weiteren Umsetzung können die Montagestege 306b jeweils eine im Wesentlichen gleichförmige Zusammensetzung aus einem beliebigen metallischen oder nichtmetallischen leitfähigen Material, wie zum Beispiel Kupferwolfram, aufweisen.Since the CTE of the mounting
Somit kann der leitfähige Träger 306, der eine Anschlussfläche 306a mit einem CTE, der in der Nähe des CTE des Keramikbehälters 304 liegt, und Montagestege 306b mit einem CTE zwischen denjenigen des Keramikbehälters 304 und des Substrats 302 aufweist, eine allmähliche Änderung des CTE zwischen der Halbleiteranordnung 300 und dem Substrat 302 bereitstellen, sodass die mechanischen und thermischen Spannungen, die sich aus der CTE-Diskrepanz zwischen der Halbleiteranordnung 300 und dem Substrat 302 ergeben, im Wesentlichen verringert und/oder auf ein Mindestmaß herabgesetzt werden können.Thus, the
Wie in den
Somit kann eine Verringerung der Größe jedes der Montagestege 306b in der x- und in der y-Richtung die Größe der mechanischen und thermischen Spannungen in einer Ebene (z.B. der x-y-Ebene) auf den Keramikbehälter 304 erheblich verringern. Dies kann auch die thermischen und mechanischen Spannungen an der Lötverbindung zwischen den Montagestegen 306b und dem Substrat 302 verringern. Außerdem können die Montagestege 306b des leitfähigen Trägers 306 auch einen großen Freiraum zwischen der Halbleiteranordnung 300 und dem Substrat 302 bereitstellen, was das Entfernen von Flussmittelrückständen nach dem Löten der Halbleiteranordnung 300 auf das Substrat 302 wesentlich einfacher macht. Es ist selbstverständlich, dass die zweite Schicht des leitfähigen Trägers 306 mehr als zwei Montagestege 306b aufweisen kann. Bei einer Umsetzung kann die zweite Schicht des leitfähigen Trägers 306 zum Beispiel vier Montagestege 306b in der Nähe von jeder Ecke der Anschlussfläche 306a aufweisen. Mehrere Montagestege 306b können die Gesamtmenge der mechanischen und thermischen Spannungen in einer Ebene in verschiedene örtlich begrenzte Bereiche zerstreuen, wodurch die gesamten mechanischen und thermischen Spannungen auf den Keramikbehälter 304 verringert werden.Thus, reducing the size of each of the mounting
Aus der obigen Beschreibung geht hervor, dass verschiedene Techniken für das Umsetzen der in der vorliegenden Anmeldung beschriebenen Konzepte verwendet werden können, ohne vom Umfang dieser Konzepte abzuweichen. Obwohl die Konzepte mit einem spezifischen Bezug auf bestimmte Umsetzungen beschrieben wurden, wird ein Durchschnittsfachmann darüber hinaus erkennen, dass Änderungen an der Form und den Einzelheiten vorgenommen werden können, ohne vom Umfang dieser Konzepte abzuweichen. Von daher sind die beschriebenen Umsetzungen in jeder Hinsicht als rein veranschaulichend, aber nicht als einschränkend zu verstehen. Es ist selbstverständlich, dass die vorliegende Anmeldung nicht auf die speziellen hier beschriebenen Umsetzungen beschränkt ist, sondern dass viele Umgestaltungen, Veränderungen und Substituierungen möglich sind, ohne vom Umfang der vorliegenden Offenbarung abzuweichen.From the above description, it is apparent that various techniques can be used to implement the concepts described in the present application without departing from the scope of these concepts. Furthermore, although the concepts have been described with specific reference to particular implementations, one of ordinary skill in the art will recognize that changes may be made in form and detail without departing from the scope of these concepts. As such, the described implementations are to be considered in all respects as merely illustrative and not restrictive. It should be understood that the present application is not limited to the specific implementations described herein, but that many rearrangements, changes, and substitutions are possible without departing from the scope of the present disclosure.
Claims (16)
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562121364P | 2015-02-26 | 2015-02-26 | |
US62/121,364 | 2015-02-26 | ||
US14/948,072 | 2015-11-20 | ||
US14/948,072 US9559026B2 (en) | 2015-02-26 | 2015-11-20 | Semiconductor package having a multi-layered base |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102016102476A1 DE102016102476A1 (en) | 2016-09-01 |
DE102016102476B4 true DE102016102476B4 (en) | 2023-06-29 |
Family
ID=56682805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102016102476.7A Active DE102016102476B4 (en) | 2015-02-26 | 2016-02-12 | Semiconductor arrangement having a multilayer carrier |
Country Status (3)
Country | Link |
---|---|
US (1) | US9559026B2 (en) |
CN (1) | CN105931996B (en) |
DE (1) | DE102016102476B4 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10903128B2 (en) * | 2019-02-15 | 2021-01-26 | Microsemi Corporation | Hermetic package for power semiconductor |
CN112216672A (en) * | 2019-07-11 | 2021-01-12 | 苏州旭创科技有限公司 | Hybrid carrier plate, manufacturing method thereof, assembly and optical module |
CN112216665A (en) * | 2019-07-11 | 2021-01-12 | 苏州旭创科技有限公司 | Optical module |
US11121048B1 (en) | 2020-03-12 | 2021-09-14 | Infineon Technologies Americas Corp. | System and method for a device package |
CN112864103A (en) * | 2020-12-31 | 2021-05-28 | 西安交通大学 | Cascadable half-bridge high-temperature packaging structure of high-power silicon carbide device |
US11929310B2 (en) | 2021-12-09 | 2024-03-12 | Nxp Usa, Inc. | Radio frequency packages containing substrates with coefficient of thermal expansion matched mount pads and associated fabrication methods |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02146748A (en) | 1988-11-28 | 1990-06-05 | Nec Corp | Semiconductor container |
US5305947A (en) | 1990-10-26 | 1994-04-26 | Sumitomo Electric Industries, Ltd. | Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same |
US6056186A (en) | 1996-06-25 | 2000-05-02 | Brush Wellman Inc. | Method for bonding a ceramic to a metal with a copper-containing shim |
US20050051349A1 (en) | 2003-09-05 | 2005-03-10 | Edward Applebaum | Radiation shielded semiconductor device package |
US20060249835A1 (en) | 2005-03-22 | 2006-11-09 | Kyocera Corporation | Package for receiving electronic parts, and electronic device and mounting structure thereof |
EP2056344A1 (en) | 2006-07-28 | 2009-05-06 | Kyocera Corporation | Electronic component storing package and electronic device |
US20150055310A1 (en) | 2013-08-21 | 2015-02-26 | Lakshminarayan Viswanathan | Solder wettable flanges and devices and systems incorporating solder wettable flanges |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4935086A (en) | 1986-01-13 | 1990-06-19 | Raytheon Company | Process of bonding an electrical device package to a mounting surface |
US6399892B1 (en) | 2000-09-19 | 2002-06-04 | International Business Machines Corporation | CTE compensated chip interposer |
CN1327516C (en) * | 2001-05-30 | 2007-07-18 | 株式会社萌利克 | Semiconductor device |
JP4617209B2 (en) * | 2005-07-07 | 2011-01-19 | 株式会社豊田自動織機 | Heat dissipation device |
US7372133B2 (en) * | 2005-12-01 | 2008-05-13 | Intel Corporation | Microelectronic package having a stiffening element and method of making same |
US20080083980A1 (en) | 2006-10-06 | 2008-04-10 | Advanced Chip Engineering Technology Inc. | Cmos image sensor chip scale package with die receiving through-hole and method of the same |
WO2009095486A2 (en) | 2008-02-01 | 2009-08-06 | Interuniversitair Microelektronica Centrum Vzw | Semiconductor package |
US8492203B2 (en) | 2011-01-21 | 2013-07-23 | Stats Chippac, Ltd. | Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers |
JP2014033092A (en) * | 2012-08-03 | 2014-02-20 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method of the same |
-
2015
- 2015-11-20 US US14/948,072 patent/US9559026B2/en active Active
-
2016
- 2016-02-12 DE DE102016102476.7A patent/DE102016102476B4/en active Active
- 2016-02-15 CN CN201610086287.3A patent/CN105931996B/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02146748A (en) | 1988-11-28 | 1990-06-05 | Nec Corp | Semiconductor container |
US5305947A (en) | 1990-10-26 | 1994-04-26 | Sumitomo Electric Industries, Ltd. | Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same |
US6056186A (en) | 1996-06-25 | 2000-05-02 | Brush Wellman Inc. | Method for bonding a ceramic to a metal with a copper-containing shim |
US20050051349A1 (en) | 2003-09-05 | 2005-03-10 | Edward Applebaum | Radiation shielded semiconductor device package |
US20060249835A1 (en) | 2005-03-22 | 2006-11-09 | Kyocera Corporation | Package for receiving electronic parts, and electronic device and mounting structure thereof |
EP2056344A1 (en) | 2006-07-28 | 2009-05-06 | Kyocera Corporation | Electronic component storing package and electronic device |
US20150055310A1 (en) | 2013-08-21 | 2015-02-26 | Lakshminarayan Viswanathan | Solder wettable flanges and devices and systems incorporating solder wettable flanges |
Also Published As
Publication number | Publication date |
---|---|
DE102016102476A1 (en) | 2016-09-01 |
CN105931996B (en) | 2018-10-26 |
CN105931996A (en) | 2016-09-07 |
US20160254203A1 (en) | 2016-09-01 |
US9559026B2 (en) | 2017-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102016102476B4 (en) | Semiconductor arrangement having a multilayer carrier | |
DE112009002155B4 (en) | Computer system having a motherboard assembly with a housing over a chip mounted directly on the motherboard and method of manufacturing the same | |
DE19930308B4 (en) | Multichip module with silicon carrier substrate | |
DE10033977B4 (en) | Interconnect structure for using semiconductor chips on substrates | |
DE102012200329B4 (en) | Semiconductor arrangement with a heatspreader and method for producing a semiconductor device | |
DE112017002961B4 (en) | POWER SEMICONDUCTOR | |
DE102015122259B4 (en) | Semiconductor devices having a porous insulating layer | |
DE10392228T5 (en) | Semiconductor chip package with semiconductor chip with side electrical connection | |
DE102014111251B4 (en) | Rewiring substrate, electronic component and module | |
DE10142119B4 (en) | Electronic component and method for its production | |
DE102005025941A1 (en) | LED (LED) | |
DE112019002287T5 (en) | SEMI-CONDUCTOR DEVICE | |
DE102013201931B4 (en) | Laser component and method for its manufacture | |
DE102016214607B4 (en) | Electronic module and method for its manufacture | |
DE10297785T5 (en) | An electronics assembly having a denser contact assembly that allows lead routing to the contacts | |
DE102017120747A1 (en) | SMD housing with topside cooling | |
DE102017106332A1 (en) | Housing for a surface mount device with improved reliability | |
DE102015108253B4 (en) | Electronic module and method of manufacturing the same | |
DE69728648T2 (en) | SEMICONDUCTOR DEVICE WITH HIGH FREQUENCY BIPOLAR TRANSISTOR ON AN INSULATING SUBSTRATE | |
DE112020002845T5 (en) | SEMICONDUCTOR DEVICE | |
DE102006011689B4 (en) | Semiconductor device and insulating substrate for the same | |
DE102016112602A1 (en) | Low-inductance power module design | |
DE102014221124A1 (en) | Module with two power semiconductors | |
DE102007002807B4 (en) | chip system | |
DE102004027074B4 (en) | Method for producing a BGA (Ball Grid Array) component with a thin metallic cooling foil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |