DE102015222968A1 - Betriebsverfahren für eine elektronische Vorrichtung und elektronische Vorrichtung - Google Patents

Betriebsverfahren für eine elektronische Vorrichtung und elektronische Vorrichtung Download PDF

Info

Publication number
DE102015222968A1
DE102015222968A1 DE102015222968.8A DE102015222968A DE102015222968A1 DE 102015222968 A1 DE102015222968 A1 DE 102015222968A1 DE 102015222968 A DE102015222968 A DE 102015222968A DE 102015222968 A1 DE102015222968 A1 DE 102015222968A1
Authority
DE
Germany
Prior art keywords
state
functional unit
state vector
sequence
predeterminable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015222968.8A
Other languages
English (en)
Inventor
Paulius Duplys
Herve Seudie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102015222968.8A priority Critical patent/DE102015222968A1/de
Priority to US15/347,597 priority patent/US20170149556A1/en
Priority to CN201611015970.4A priority patent/CN107038374B/zh
Publication of DE102015222968A1 publication Critical patent/DE102015222968A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/004—Countermeasures against attacks on cryptographic mechanisms for fault attacks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Storage Device Security (AREA)
  • Pinball Game Machines (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Betreiben einer elektronischen Vorrichtung (100), die wenigstens eine Funktionseinheit (110) aufweist, deren Betrieb durch ein oder mehrere Zustandsvariablen charakterisiert ist, gekennzeichnet durch die folgenden Schritte: Bilden (200) einer vorgebbaren Anzahl von Zustandsvektoren zu unterschiedlichen vorgebbaren Zeitpunkten, wobei jeder Zustandsvektor eine oder mehrere Zustandsvariablen der Funktionseinheit (110) und/oder der Vorrichtung (100) enthält, Ermitteln (210), in Abhängigkeit wenigstens eines der vorgebbaren Anzahl von Zustandsvektoren, ob ein regulärer Betrieb der Vorrichtung (100) und/oder ihrer Funktionseinheit (110) vorliegt.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Verfahren zum Betreiben einer elektronischen Vorrichtung, die wenigstens eine Funktionseinheit aufweist, deren Betrieb durch ein oder mehrere Zustandsvariablen charakterisiert ist. Bei der elektronischen Vorrichtung kann es sich beispielsweise um eine Datenverarbeitungseinrichtung handeln, welche Daten u.a. mittels ihrer Funktionseinheit verarbeitet.
  • Die Erfindung betrifft ferner eine elektronische Vorrichtung mit wenigstens einer Funktionseinheit, deren Betrieb durch ein oder mehrere Zustandsvariablen charakterisiert ist.
  • Elektronische Vorrichtungen der eingangs genannten Art bzw. Datenverarbeitungsvorrichtungen bzw. -verfahren sind an sich bekannt und werden u.a. zur Ausführung von kryptografischen Verfahren oder allgemein zur Verarbeitung von sicherheitsrelevanten Daten, insbesondere auch im Bereich der IT-Sicherheit, benutzt. Es ist ebenfalls bekannt, dass die vorstehend genannten Systeme und Verfahren bzw. genauer deren konkrete hard- und softwaremäßige Implementierung in einem Zielsystem wie z.B. einem Mikrocontroller oder dergleichen mittels sog. Seitenkanalattacken (engl.: side channel attack) angreifbar sind. Bei diesen Seitenkanalattacken werden ein oder mehrere physikalische Parameter (z.B. Stromverbrauch, elektromagnetische Abstrahlungen usw.) eines anzugreifenden Systems erfasst und im Hinblick auf eine Korrelation mit geheimen Daten wie z.B. geheimen Schlüsseln von kryptografischen Verfahren untersucht. Daraus kann ein Angreifer Informationen über den geheimen Schlüssel und/oder die verarbeiteten Daten erlangen.
  • Offenbarung der Erfindung
  • Demgemäß ist es Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Vorrichtung der eingangs genannten Art dahingehend zu verbessern, dass eine gesteigerte Sicherheit vor Seitenkanalattacken gegeben ist.
  • Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch gelöst, dass das Verfahren die folgenden Schritte aufweist: Bilden einer vorgebbaren Anzahl von Zustandsvektoren zu unterschiedlichen vorgebbaren Zeitpunkten, wobei jeder Zustandsvektor eine oder mehrere Zustandsvariablen der Funktionseinheit und/oder der Vorrichtung enthält, Ermitteln, in Abhängigkeit wenigstens eines der vorgebbaren Anzahl von Zustandsvektoren, ob ein regulärer Betrieb der Vorrichtung und/oder ihrer Funktionseinheit vorliegt.
  • Erfindungsgemäß ist erkannt worden, dass aus einem Zustandsvektor oder mehreren Zustandsvektoren, die den Betrieb der Funktionseinheit bzw. der sie enthaltenden elektronischen Vorrichtung charakterisieren, auf einen regulären Betrieb der Vorrichtung bzw. einen von dem regulären Betrieb der Vorrichtung abweichenden Betrieb geschlossen werden kann. Somit kann das Vorliegen eines irregulären Betriebs, wie er beispielsweise im Rahmen einer Seitenkanalattacke auftreten kann, gleichsam aus dem Betriebsverhalten, charakterisiert durch den bzw. die betrachteten Zustandsvektoren, ermittelt werden. Daher kann die vorliegende Erfindung auch als "verhaltensbasierter" Ansatz zur Erkennung und ggf. auch zur Abwehr von Seitenkanalattacken angesehen werden.
  • Bei einer bevorzugten Ausführungsform ist vorgesehen, dass der Schritt des Ermittelns den folgenden Schritt umfasst: Vergleichen eines individuellen Zustandsvektors mit wenigstens einem vorgebbaren Referenzzustandsvektor. Es ist beispielsweise denkbar, dass bei manchen Ausführungsformen bestimmte Werte eines betrachteten Zustandsvektors nur mit verhältnismäßig geringer Wahrscheinlichkeit im Rahmen eines regulären Betriebs auftreten. In diesem Fall kann z.B. bereits auf einen Angriff wie z.B. eine Seitenkanalattacke geschlossen werden und/oder ein Betrieb der Vorrichtung, insbesondere auch das Bilden der Zustandsvektoren, kann an die vorliegende Situation angepasst werden (z.B. Bildung mehrerer Zustandsvektoren in dichterer zeitlicher Folge als vor der Auswertung des einen Zustandsvektors).
  • Bei einer weiteren vorteilhaften Ausführungsform ist vorgesehen, dass der Schritt des Bildens die Bildung von mehr als einem Zustandsvektor zu entsprechenden unterschiedlichen vorgebbaren Zeitpunkten umfasst, wobei eine Zustandssequenz erhalten wird, was vorteilhaft eine präzisere Ermittlung eines ggf. irregulären Zustands der Vorrichtung ermöglicht, da gegenüber der vorstehend beschriebenen Ausführungsform mit Berücksichtigung des Werts eines Zustandsvektors vorliegend eine zeitliche Folge (Sequenz) der Zustandsvektoren bzw. der darin enthaltenen Zustände, mithin auch Informationen über entsprechende Zustandsübergänge, erhalten werden.
  • Bei einer weiteren vorteilhaften Ausführungsform ist vorgesehen, dass der Schritt des Ermittelns den folgenden Schritt umfasst: Vergleichen der Zustandssequenz mit wenigstens einer vorgebbaren Referenzzustandssequenz. Hierdurch kann besonders präzise auf das Vorliegen eines regulären bzw. irregulären Betriebszustands geschlossen werden.
  • Bei einer weiteren vorteilhaften Ausführungsform ist vorgesehen, dass dann auf einen regulären Betrieb der Vorrichtung geschlossen wird, wenn der Vergleich des individuellen Zustandsvektors mit dem wenigstens einen vorgebbaren Referenzzustandsvektor ergibt, dass der individuelle Zustandsvektor maximal um ein vorgebbares Maß von dem Referenzzustandsvektor abweicht, wobei insbesondere dann auf einen regulären Betrieb der Vorrichtung geschlossen wird, wenn der Vergleich des individuellen Zustandsvektors mit dem wenigstens einen vorgebbaren Referenzzustandsvektor ergibt, dass der individuelle Zustandsvektor identisch zu dem Referenzzustandsvektor ist.
  • Bei einer weiteren vorteilhaften Ausführungsform ist vorgesehen, dass dann auf einen regulären Betrieb der Vorrichtung geschlossen wird, wenn der Vergleich der Zustandssequenz mit der wenigstens einen vorgebbaren Referenzzustandssequenz ergibt, dass die Zustandssequenz maximal um ein vorgebbares Maß von der Referenzzustandssequenz abweicht, wobei insbesondere dann auf einen regulären Betrieb der Vorrichtung geschlossen wird, wenn der Vergleich der Zustandssequenz mit der wenigstens einen vorgebbaren Referenzzustandssequenz ergibt, dass die Zustandssequenz identisch zu der Referenzzustandssequenz ist.
  • Bei einer weiteren vorteilhaften Ausführungsform ist vorgesehen, dass dann, wenn in dem Schritt des Ermittelns darauf geschlossen wird, dass kein regulärer Betrieb der Vorrichtung und/oder ihrer Funktionseinheit vorliegt, in einem nachfolgenden Schritt Gegenmaßnahmen eingeleitet werden, die wenigstens einen der folgenden Schritte umfassen:
    • a. Signalisierung eines irregulären Betriebs an einen Benutzer der Vorrichtung und/oder an eine externe zu der Vorrichtung angeordnete Einheit,
    • b. Aufzeichnen einer oder mehrerer Zustandsvariablen der Funktionseinheit und/oder der Vorrichtung,
    • c. Modifizieren und/oder Löschen von in der Funktionseinheit und/oder der Vorrichtung gespeicherten Daten, insbesondere Löschen von gespeicherten geheimen Daten und/oder verfälschen von gespeicherten geheimen Daten,
    • d. Steuern und/oder Beeinflussen eines Betriebs der Funktionseinheit, insbesondere Freigeben und/oder Sperren von Funktionen der Funktionseinheit.
  • Als weitere Lösung der Aufgabe der vorliegenden Erfindung ist eine Vorrichtung gemäß Patentanspruch 8 angegeben. Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.
  • Als noch eine weitere Lösung der Aufgabe der vorliegenden Erfindung ist eine Steuereinheit nach Anspruch 13 angegeben. Die Steuereinheit für eine elektronische Vorrichtung mit wenigstens einer Funktionseinheit, deren Betrieb durch ein oder mehrere Zustandsvariablen charakterisiert ist, ist dadurch gekennzeichnet, dass sie dazu ausgebildet ist, die folgenden Schritte auszuführen: Bilden einer vorgebbaren Anzahl von Zustandsvektoren zu unterschiedlichen vorgebbaren Zeitpunkten, wobei jeder Zustandsvektor eine oder mehrere Zustandsvariablen der Funktionseinheit und/oder der Vorrichtung enthält, Ermitteln, in Abhängigkeit wenigstens eines der vorgebbaren Anzahl von Zustandsvektoren, ob ein regulärer Betrieb der Vorrichtung und/oder ihrer Funktionseinheit vorliegt. Analog zu der erfindungsgemäßen Vorrichtung nach Anspruch 8 ist auch die Steuereinheit nach Anspruch 13 zur Ausführung des erfindungsgemäßen Verfahrens nach einem oder mehreren der Verfahrensansprüche 1 bis 7 ausgebildet.
  • Nachfolgend werden beispielhafte Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnung erläutert. In der Zeichnung zeigt:
  • 1 schematisch eine Vorrichtung gemäß einer Ausführungsform,
  • 2 schematisch ein vereinfachtes Flussdiagramm einer Ausführungsform des erfindungsgemäßen Verfahrens,
  • 3 schematisch ein Zeitdiagramm gemäß einer weiteren Ausführungsform, und
  • 4 schematisch eine weitere Ausführungsform.
  • 1 zeigt schematisch eine elektronische Vorrichtung 100 gemäß einer Ausführungsform. Beispielsweise kann es sich bei der elektronischen Vorrichtung 100 um eine Recheneinheit wie z.B. einen Mikrocontroller oder einen Prozessor oder dergleichen oder generell um eine Datenverarbeitungseinrichtung handeln. Die Vorrichtung 100 kann beispielsweise zumindest teilweise auch in Form eines programmierbaren Logikbausteins (FPGA, field programmable gate array) oder ASICs (application specific integrated circuit) realisiert sein.
  • Die Vorrichtung 100 weist wenigstens eine Funktionseinheit 110 auf, die dazu ausgebildet ist, ein oder mehrere Funktionen, insbesondere Funktionen der Datenverarbeitung, auszuführen. Funktionen der Datenverarbeitung umfassen insbesondere, aber nicht abschließend, Rechenfunktionen, Logikfunktionen. Bei einer besonders bevorzugten Ausführungsform ist die Funktionseinheit 110 zur Ausführung eines kryptografischen Verfahrens oder eines Teils davon ausgebildet.
  • Vorliegend ist die Funktionseinheit 110 beispielhaft dazu ausgebildet, eine Blockverschlüsselung von Daten gemäß AES (advanced encryption standard) auszuführen. Informationen zu dem advanced encryption standard sind im Internet unter "http://csrc.nist.gov/publications/fips/fips197/fips-197.pdf", Federal Information Processing Standards Publication 197, November 26, 2001, verfügbar. Hierzu weist die Funktionseinheit 110 einen Eingang 112 auf, an dem sie zu verschlüsselnde Eingangsdaten entgegennehmen kann, entweder von einer extern der Vorrichtung 100 angeordneten, nicht gezeigten, Einheit, und/oder von einer intern in der Vorrichtung 100 angeordneten, ebenfalls nicht gezeigten, weiteren Einheit. An einem Ausgang 114 kann die Funktionseinheit 110 die AES-verschlüsselten Eingangsdaten ausgeben.
  • Der Betrieb der Funktionseinheit 110 wird durch ein oder mehrere Zustandsvariablen charakterisiert. Vorliegend kann ein Zustand der Funktionseinheit 110 beispielsweise durch die Menge S_t = [s_0, s_1, ..., s_n]_t aller n vielen Zustandsvariablen s_0, s_1, ..., s_n der Funktionseinheit 110 zu dem Zeitpunkt t beschrieben werden. Bei den Zustandsvariablen s_0, s_1, ..., s_n der Funktionseinheit 110 kann es sich beispielsweise um Werte von Speicherregistern bzw. Speicherzellen der Funktionseinheit handeln.
  • Analog hierzu kann ein Zustand der Vorrichtung 100 bzw. weiterer Komponenten der Vorrichtung 100 (neben der Funktionseinheit 110) durch weitere entsprechende Zustandsvariablen der Vorrichtung bzw. deren weiterer Komponenten beschrieben werden.
  • Erfindungsgemäß wird das nachfolgend unter Bezugnahme auf das Flussdiagramm der 2 beschriebene Verfahren ausgeführt, insbesondere um Informationen über einen Betrieb der Vorrichtung 100 bzw. ihrer Funktionseinheit 110 zu erlangen.
  • In einem ersten Schritt 200 wird eine vorgebbare Anzahl von Zustandsvektoren zv1, zv2, zv3 zu unterschiedlichen vorgebbaren Zeitpunkten t1, t2, t3 gebildet, wobei jeder Zustandsvektor zv1, zv2, zv3 eine oder mehrere Zustandsvariablen der Funktionseinheit 110 und/oder der Vorrichtung 100 enthält. Dies ist schematisch in dem Zeitdiagramm der 3 angedeutet, in dem ersichtlich ist, dass, z.B. periodisch, vorliegend beispielhaft zu drei Zeitpunkten t1, t2, t3, jeweilige Zustandsvektoren zv1, zv2, zv3 gebildet werden. Die Mehrzahl der ermittelten Zustandsvektoren zv1, zv2, zv3 bildet eine Zustandssequenz C.
  • Bei einer bevorzugten Ausführungsform enthält jeder Zustandsvektor zv1, zv2, zv3 dieselbe(n) Zustandsvariable(n). Beispielhaft kann vorgesehen sein, dass jeder Zustandsvektor zv1, zv2, zv3 alle Zustandsvariablen der Funktionseinheit 110 enthält. In diesem Fall enthält jeder Zustandsvektor zv1, zv2, zv3 also die gesamte Menge S_t = [s_0, s_1, ..., s_n]_t.
  • Besonders bevorzugt kann bei anderen Ausführungsformen auch vorgesehen sein, dass jeder Zustandsvektor zv1, zv2, zv3 nur eine Teilmenge der gesamten Menge S_t enthält, wobei die Teilmenge beispielsweise diejenigen Zustandsvariablen der Funktionseinheit 110 umfasst, welche im Sinne der erfindungsgemäßen Auswertung besonders aussagekräftig bezüglich eines regulären bzw. irregulären Zustands der Funktionseinheit 110 sind.
  • Alternativ oder ergänzend kann jeder Zustandsvektor zv1, zv2, zv3 auch eine oder mehrere Zustandsvariablen der Vorrichtung 100 bzw. deren weiterer Komponenten (nicht gezeigt) aufweisen.
  • Generell ist es auch denkbar, dass nicht alle betrachteten Zustandsvektoren zv1, zv2, zv3 dieselbe Menge bzw. Teilmenge von Zustandsvariablen aufweisen.
  • In einem zweiten Schritt 210 des Verfahrens gemäß 2 wird in Abhängigkeit wenigstens eines der vorgebbaren Anzahl von Zustandsvektoren zv1, zv2, zv3 ermittelt, ob ein regulärer Betrieb der Vorrichtung 100 und/oder ihrer Funktionseinheit 110 vorliegt.
  • Dies kann bei einer Ausführungsform beispielsweise dadurch erfolgen, dass der Schhritt 210 den folgenden Schritt umfasst: Vergleichen eines individuellen Zustandsvektors zv1 mit wenigstens einem vorgebbaren Referenzzustandsvektor. Sofern in dem Schritt 200 eine Zustandssequenz C erhalten worden ist, also mehr als ein Zustandsvektor zv1, kann der Schritt 210 bei einer weiteren Ausführungsform vorteilhaft auch folgenden Schritt umfassen: Vergleichen der Zustandssequenz C mit wenigstens einer vorgebbaren Referenzzustandssequenz.
  • Der Referenzzustandsvektor bzw. die Referenzzustandssequenz können beispielsweise in einem Testbetrieb der Vorrichtung 100 unter definierten Bedingungen wie z.B. Eingangsdaten, Umgebungsbedingungen, Anzahl der Ausführung bestimmter Funktionen durch die Funktionseinheit 110 (1) usw. ermittelt und für ein späteres Ausführen des Verfahrens nach 2 – ggf. auch in komprimierter Form – gespeichert werden, beispielsweise in einer Speichereinrichtung 120 der Vorrichtung 100.
  • Bei einer bevorzugten Ausführungsform wird dann auf einen regulären Betrieb der Vorrichtung 100 (1) geschlossen, wenn der in Schritt 210 ausgeführte Vergleich des individuellen Zustandsvektors mit dem wenigstens einen vorgebbaren Referenzzustandsvektor ergibt, dass der individuelle Zustandsvektor maximal um ein vorgebbares Maß von dem Referenzzustandsvektor abweicht, wobei insbesondere dann auf einen regulären Betrieb der Vorrichtung 100 geschlossen wird, wenn der Vergleich des individuellen Zustandsvektors mit dem wenigstens einen vorgebbaren Referenzzustandsvektor ergibt, dass der individuelle Zustandsvektor identisch zu dem Referenzzustandsvektor ist. In diesem Fall entspricht also der erfindunsggemäß betrachtete individuelle Zustandsvektor im wesentlichen oder sogar identisch dem einen bekannten Referenzzustand charakterisierenden Referenzzustandsvektor, so dass nicht von einem irregulären Betrieb der Vorrichtung, beispielsweise einer Seitenkanalattacke, auszugehen ist.
  • Bei einer weiteren bevorzugten Ausführungsform wird dann auf einen regulären Betrieb der Vorrichtung 100 geschlossen, wenn der Vergleich der Zustandssequenz C (3) mit der wenigstens einen vorgebbaren Referenzzustandssequenz in Schritt 210 (2) ergibt, dass die Zustandssequenz C maximal um ein vorgebbares Maß von der Referenzzustandssequenz abweicht, wobei insbesondere dann auf einen regulären Betrieb der Vorrichtung 100 geschlossen wird, wenn der Vergleich der Zustandssequenz C mit der wenigstens einen vorgebbaren Referenzzustandssequenz ergibt, dass die Zustandssequenz C identisch zu der Referenzzustandssequenz ist.
  • Andernfalls, z.B. wenn die Zustandssequenz C nicht identisch ist mit der Referenzzustandssequenz bzw. wenn die Zustandssequenz C über ein vorgebbares Maß hinaus von der Referenzzustandssequenz abweicht, kann auf einen irregulären Betrieb der Vorrichtung 100 bzw. ihrer Funktionseinheit 110 geschlossen werden. Beispielsweise ist dies dann der Fall, wenn im Rahmen einer Seitenkanalattacke eine bestimmte, z.B. kryptografische, Funktion der Funktionseinheit 110 mit einer hohen Anzahl von Wiederholungen hintereinander ausgeführt wird, wohingegegn bei einer normalen Anwendung des AES Algorithmus durch die Funktionseinheit 110 auf die ihr zugeführten Eingangsdaten dieselbe Funktion verhältnismäßig selten ausgeführt würde. Solche Unterschiede im Verhalten der Vorrichtung 100 sind durch den erfindungsgemäßen Ansatz vorteilhaft erkennbar.
  • Bei einer weiteren Ausführungsform ist vorgesehen, dass dann wenn in dem Schritt des Ermittelns 210 (2) darauf geschlossen wird, dass kein regulärer Betrieb der Vorrichtung 100 (1) und/oder ihrer Funktionseinheit 110 vorliegt, in einem optionalen nachfolgenden Schritt 220 (2) Gegenmaßnahmen eingeleitet werden, die wenigstens einen der folgenden Schritte umfassen:
    • a. Signalisierung eines irregulären Betriebs an einen Benutzer der Vorrichtung 100 und/oder an eine extern zu der Vorrichtung 100 angeordnete Einheit,
    • b. Aufzeichnen einer oder mehrerer Zustandsvariablen der Funktionseinheit 110 und/oder der Vorrichtung 100 (z.B. mit einer höheren zeitlichen Dichte als seither, vgl. 3, um ggf. eine Validierung des Betriebs der Vorrichtung 100 zu ermöglichen bzw. die Auswertung aus Schritt 210 überprüfen zu können),
    • c. Modifizieren und/oder Löschen von in der Funktionseinheit 110 und/oder der Vorrichtung 100 gespeicherten Daten, insbesondere Löschen von gespeicherten geheimen Daten und/oder Verfälschen von gespeicherten geheimen Daten (beispielsweise Löschen oder Verändern eines geheimen kryptografischen Schlüssels, damit nachfolgende Seitenkanalattacken durch verfälschte Werte vereitelt werden),
    • d. Steuern und/oder Beeinflussen eines Betriebs der Funktionseinheit 110, insbesondere Freigeben und/oder Sperren von Funktionen der Funktionseinheit 110 (beispielsweise durch Deaktivieren einer elektrischen Energieversorgung der Funktionseinheit 110).
  • Bei einer weiteren Ausführungsform ist vorgesehen, dass das erfindungsgemäße Verfahren z.B. vor der Ausführung einer kryptografischen Funktion durch die Funktionseinheit 110 ausgeführt wird, um rechtzeitig vor der Verarbeitung von sensiblen Daten einen ggf. irregulären Betrieb der Vorrichtung 100 bzw. der Funktionseinheit 110 zu erkennen.
  • Bei einer weiteren Ausführungsform ist vorgesehen, dass das erfindungsgemäße Verfahren nur dann ausgeführt wird, wenn die Funktionseinheit 110 betrieben wird. In diesem Fall ist die erfindungsgemäße verhaltensbasierte Überwachung also nur aktiv, wenn auch die Funktionseinheit 110 aktiv ist bzw. deren Aktivierung bevorsteht, so dass die erfindungsgemäße verhaltensbasierte Überwachung bezüglich anderer Funktionskomponenten der Vorrichtung nicht aktiv ist.
  • Bei einer weiteren Ausführungsform ist vorgesehen, dass die Vorrichtung 100 zur Ausführung des erfindungsgemäßen Verfahrens, insbesondere der Schritte 200, 210, 200 aus 2, eine Steuereinheit 130 (1) aufweist. Die Funktionalität der Seteuereinheit 130 kann z.B. in derselben Recheneinheit (und/oder FPGA, ASIC) implementiert sein, die auch die Funktionalität der Funktionseinheit 110 bereitstellt.
  • Die Steuereinheit 130 kann beispielsweise dazu ausgebildet sein, auf die Zustandsvariablen den Funktionseinheit 110 zuzugreifen, und/oder eine oder mehrere der vorstehend genannten Gegenmassnahmen einzuleiten.
  • 4 zeigt schematisch eine weitere Ausführungsform der Erfindung. Im Unterschied zu 1 ist die Steuereinheit 130, die zur Ausführung des erfindungsgemäßen Verfahrens ausgebildet ist, als externe Einheit bezüglich der Vorrichtung 100 und/oder der Funktionseinheit 110 ausgebildet. Beispielsweise weist die Vorrichtung 100 eine erste Recheneinheit auf, welche die Funktionalität der Funktionseinheit 110 bereitstellt, und die Steuereinheit 130 ist in Form einer zweiten, von der ersten Recheneinheit separaten, Recheneinheit vorgesehen. Die Steuereinheit 130 kann auf die Zustandsvariablen der Funktionseinheit 110 und/oder der Vorrichtung 100 zugreifen, was vorliegend durch die nicht bezeichneten Doppelpfeile angedeutet ist (realisierbar ist dies beispielsweise durch ein dual port RAM, auf das beide Recheneinheiten Zugriff haben und/oder durch ein "Spiegeln" der intererssierenden Daten aus der Vorrichtung 100 in einen gemeinsam durch die Einheiten 100, 130 nutzbaren Speicher. Ebenso kann die Steuereinheit 130 ggf. im Sinne der vorstehend beschrieben optionalen Gegenmassnahmen (Schritt 220 aus 2) auf die Funktionseinheit 110 und/oder die Vorrichtung 100 wirken.
  • Besonders vorteilhaft kann die Funktionalität der erfindungsgemäßen Vorrichtung 100 in Steuergeräten, beispielsweise für Brennkraftmaschinen von Kraftfahrzeugen und/oder Elektrowerkzeugen bzw. Hausgeräten, eingesetzt werden.
  • Ein Anwendungsbeispiel der Erfindung betrifft den Einsatz der Vorrichtung 100 bzw. der Steuereinheit 130 in einem Steuergerät eines Kraftfahrzeugs. Beispielsweise kann das Steuergerät (nicht gezeigt) Nachrichten von einem anderen Steuergerät empfangen, die mit einem message authentication code (MAC; deutsch: "Nachrichtenauthentifizierungscode") versehen sind, um die Integrität der Nachrichten prüfen zu können. Sodann kann das Steuergerät die empfangenen Nachrichten bzw. deren MAC verifizieren, wobei beispielsweise die AES Blockchiffre oder eine andere Funktion der Funktionseinheit 110 zum Einsatz kommt. Sofern diese Verifizierung des MAC in einem regulären Betrieb des Steuergeräts erfolgt, hängen damit bestimmte Zustandsübergänge des Steuergeräts bzw. der Funktionseinheit 110 zusammen. Beispielsweise ist vorstellbar, dass das Steuergerät in einem regulären Betrieb Nachrichten und MACs nur mit einem einen vorgebbaren Schwellwert überschreitenden Zeitabstand empfängt und verifiziert (und nicht etwa andauernd, also in wesentlich kürzeren Zeitabständen z.B.). Alternativ oder ergänzend kann vorgegeben sein, dass das Steuergerät Nachrichten und MACs nur nach dem Auftreten bestimmter Interruptanforderungen (entsprechend bestimmten Ereignissen, z.B. Empfang einer Nachricht über ein Bussystem) einer ihm zugeordneten Recheneinheit empfängt und/oder verifiziert. Alternativ oder ergänzend kann vorgegeben sein, dass das Steuergerät Nachrichten und MACs nur nach dem Start einer Brennkraftmaschine des Kraftfahrzeugs empfängt und/oder verifiziert. All diese Konstellationen sind durch vorgebbare bzw. z.B. an einem Testsystem ermittelbare Referenzzustandsvektoren bzw. Referenzzustandssequenzen charakterisierbar, so dass Abweichungen hiervon durch das erfindungsgemäße Prinzip in Abhängigkeit der tatsächlich ermittelten Zustände bzw. Zustandsübergänge erkennbar sind.
  • Das erfindungsgemäße Prinzip ermöglicht vorteilhaft, insbesondere verhaltensbasiert, Abweichungen von regulären Zuständen bei elektronischen Vorrichtungen 100 wie z.B. Recheneinheiten von Steuergeräten, Kryptografischen Funktionseinheiten, usw. zu erkennen und ggf. Gegenmassnahmen einzuleiten. Damit können herkömmliche Seitenkanalattacken, bei denen üblicherweise im Sinne der vorliegenden Erfindung als irregulär einzustufende Betriebszustände (z.B. häufig wiederholtes Ausführen der AES Blockchiffre mit denselben bzw. geringfügig sich ändernden Eingangsdaten) auftreten, vereitelt werden (z.B. durch Löschen der geheimen Daten bzw. Deaktivieren der Funktionseinheit 110).
  • Um bei Anwendung des erfindungsgemäßen Prinzips in einer Vorrichtung dennoch weiter Seitenkanalattacken (SCA) ausführen zu können, muss der Angreifer sicherstellen, dass diese jeweils im Rahmen eines regulären Betriebszustands erfolgen, mithin durch das erfindungsgemäße Prinzip nicht als irregulärer Betrieb identifizierbar sind. Dies hemmt erheblich die für erfolgreiche SCA häufig nötige Sammlung von z.B. miteinander zu korrelierender Messdaten, weil die Rate, mit der diese Daten durch den Angreifer erhaltbar sind, aufgrund der speziell erforderlichen Ausgangszustände für eine neuerliche SCA gegenüber herkömmlichen Systemen sehr gering ist. Damit werden viele SCA unwirtschaftlich.
  • Die erfindungsgemäße Funktionalität kann vorteilhaft effizient sowohl in Hardware (z.B. dedizierter ASIC als Steuereinheit 130) als auch in Software (z.B. Programmcode für eine Recheneinheit der Vorrichtung 100, die das erfindungsgemäße Verfahren ausführt) oder einer Kombination hieraus realisiert werden. Des weiteren ist eine Implementierung der Erfindung einfach zu testen, im Gegensatz zu auf Silizium- bzw. Chipebene realisierbaren SCA-Abwehrmassnahmen wie z.B. Maskierungen. Darüberhinaus ist die Wirksamkeit der Erfindung bzw. der für SCA erforderliche erfindungsgemäß erhöhte Aufwand verhältnismäßig einfach ermittelbar, wenn der Zustandsraum des Zielsystems 100 bzw. 110 bekannt ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • "http://csrc.nist.gov/publications/fips/fips197/fips-197.pdf", Federal Information Processing Standards Publication 197, November 26, 2001 [0022]

Claims (13)

  1. Verfahren zum Betreiben einer elektronischen Vorrichtung (100), die wenigstens eine Funktionseinheit (110) aufweist, deren Betrieb durch ein oder mehrere Zustandsvariablen charakterisiert ist, gekennzeichnet durch die folgenden Schritte: Bilden (200) einer vorgebbaren Anzahl von Zustandsvektoren (zv1, zv2, zv3) zu unterschiedlichen vorgebbaren Zeitpunkten (t1, t2, t3), wobei jeder Zustandsvektor (zv1, zv2, zv3) eine oder mehrere Zustandsvariablen der Funktionseinheit (110) und/oder der Vorrichtung (100) enthält, Ermitteln (210), in Abhängigkeit wenigstens eines der vorgebbaren Anzahl von Zustandsvektoren (zv1, zv2, zv3), ob ein regulärer Betrieb der Vorrichtung (100) und/oder ihrer Funktionseinheit (110) vorliegt.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Ermittelns (210) den folgenden Schritt umfasst: Vergleichen eines individuellen Zustandsvektors (zv1) mit wenigstens einem vorgebbaren Referenzzustandsvektor.
  3. Verfahren nach einem der vorstehenden Ansprüche, wobei, der Schritt des Bildens (200) die Bildung von mehr als einem Zustandsvektor (zv1, zv2, zv3) zu entsprechenden unterschiedlichen vorgebbaren Zeitpunkten (t1, t2, t3) umfasst, wobei eine Zustandssequenz (C) erhalten wird.
  4. Verfahren nach Anspruch 3, wobei, der Schritt des Ermittelns (210) den folgenden Schritt umfasst: Vergleichen der Zustandssequenz (C) mit wenigstens einer vorgebbaren Referenzzustandssequenz.
  5. Verfahren nach einem der Ansprüche 2 bis 4, wobei dann auf einen regulären Betrieb der Vorrichtung (100) geschlossen wird, wenn der Vergleich des individuellen Zustandsvektors mit dem wenigstens einen vorgebbaren Referenzzustandsvektor ergibt, dass der individuelle Zustandsvektor maximal um ein vorgebbares Maß von dem Referenzzustandsvektor abweicht, wobei insbesondere dann auf einen regulären Betrieb der Vorrichtung (100) geschlossen wird, wenn der Vergleich des individuellen Zustandsvektors mit dem wenigstens einen vorgebbaren Referenzzustandsvektor ergibt, dass der individuelle Zustandsvektor identisch zu dem Referenzzustandsvektor ist.
  6. Verfahren nach einem der Ansprüche 4 bis 5, wobei dann auf einen regulären Betrieb der Vorrichtung (100) geschlossen wird, wenn der Vergleich der Zustandssequenz (C) mit der wenigstens einen vorgebbaren Referenzzustandssequenz ergibt, dass die Zustandssequenz (C) maximal um ein vorgebbares Maß von der Referenzzustandssequenz abweicht, wobei insbesondere dann auf einen regulären Betrieb der Vorrichtung (100) geschlossen wird, wenn der Vergleich der Zustandssequenz (C) mit der wenigstens einen vorgebbaren Referenzzustandssequenz ergibt, dass die Zustandssequenz (C) identisch zu der Referenzzustandssequenz ist.
  7. Verfahren nach einem der vorstehenden Ansprüche, wobei dann, wenn in dem Schritt des Ermittelns (210) darauf geschlossen wird, dass kein regulärer Betrieb der Vorrichtung (100) und/oder ihrer Funktionseinheit (110) vorliegt, in einem nachfolgenden Schritt (220) Gegenmaßnahmen eingeleitet werden, die wenigstens einen der folgenden Schritte umfassen: a. Signalisierung eines irregulären Betriebs an einen Benutzer der Vorrichtung (100) und/oder an eine extern zu der Vorrichtung (100) angeordnete Einheit, b. Aufzeichnen einer oder mehrerer Zustandsvariablen der Funktionseinheit (110) und/oder der Vorrichtung (100), c. Modifizieren und/oder Löschen von in der Funktionseinheit (110) und/oder der Vorrichtung (100) gespeicherten Daten, insbesondere Löschen von gespeicherten geheimen Daten und/oder Verfälschen von gespeicherten geheimen Daten, d. Steuern und/oder Beeinflussen eines Betriebs der Funktionseinheit (110), insbesondere Freigeben und/oder Sperren von Funktionen der Funktionseinheit (110).
  8. Elektronische Vorrichtung (100) mit wenigstens einer Funktionseinheit (110), deren Betrieb durch ein oder mehrere Zustandsvariablen charakterisiert ist, dadurch gekennzeichnet, dass die Vorrichtung (100) dazu ausgebildet ist, die folgenden Schritte auszuführen: Bilden (200) einer vorgebbaren Anzahl von Zustandsvektoren (zv1, zv2, zv3) zu unterschiedlichen vorgebbaren Zeitpunkten (t1, t2, t3), wobei jeder Zustandsvektor (zv1, zv2, zv3) eine oder mehrere Zustandsvariablen der Funktionseinheit (110) und/oder der Vorrichtung (100) enthält, Ermitteln (210), in Abhängigkeit wenigstens eines der vorgebbaren Anzahl von Zustandsvektoren (zv1, zv2, zv3), ob ein regulärer Betrieb der Vorrichtung (100) und/oder ihrer Funktionseinheit (110) vorliegt.
  9. Vorrichtung (100) nach Anspruch 8, wobei die Vorrichtung (100) zur Ausführung eines Verfahrens nach wenigstens einem der Ansprüche 2 bis 7 ausgebildet ist.
  10. Vorrichtung (100) nach einem der Ansprüche 8 bis 9, wobei die Vorrichtung (100) eine Recheneinheit aufweist, und wobei die Zustandsvariable bzw. die Zustandsvariablen einen Inhalt einer oder mehrerer Speicherzellen der Recheneinheit charakterisiert bzw. charakterisieren.
  11. Vorrichtung (100) nach einem der Ansprüche 8 bis 10, wobei die Funktionseinheit (110) zur Ausführung eines kryptographischen Verfahrens oder eines Teils davon ausgebildet ist.
  12. Vorrichtung (100) nach einem der Ansprüche 8 bis 11, wobei die Vorrichtung (100) dazu ausgebildet ist, die Schritte des Bildens (200) und/oder des Ermittelns (210) dann auszuführen, wenn die Funktionseinheit (110) betrieben wird, wobei insbesondere die Vorrichtung (100) dazu ausgebildet ist, die Schritte des Bildens (200) und/oder des Ermittelns (210) dann nicht auszuführen, wenn die Funktionseinheit (110) nicht betrieben wird.
  13. Steuereinheit (130) für eine elektronische Vorrichtung (100) mit wenigstens einer Funktionseinheit (110), deren Betrieb durch ein oder mehrere Zustandsvariablen charakterisiert ist, dadurch gekennzeichnet, dass die Steuereinheit (130) dazu ausgebildet ist, die folgenden Schritte auszuführen: Bilden (200) einer vorgebbaren Anzahl von Zustandsvektoren (zv1, zv2, zv3) zu unterschiedlichen vorgebbaren Zeitpunkten (t1, t2, t3), wobei jeder Zustandsvektor (zv1, zv2, zv3) eine oder mehrere Zustandsvariablen der Funktionseinheit (110) und/oder der Vorrichtung (100) enthält, Ermitteln (210), in Abhängigkeit wenigstens eines der vorgebbaren Anzahl von Zustandsvektoren (zv1, zv2, zv3), ob ein regulärer Betrieb der Vorrichtung (100) und/oder ihrer Funktionseinheit (110) vorliegt.
DE102015222968.8A 2015-11-20 2015-11-20 Betriebsverfahren für eine elektronische Vorrichtung und elektronische Vorrichtung Pending DE102015222968A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015222968.8A DE102015222968A1 (de) 2015-11-20 2015-11-20 Betriebsverfahren für eine elektronische Vorrichtung und elektronische Vorrichtung
US15/347,597 US20170149556A1 (en) 2015-11-20 2016-11-09 Operating method for an electronic device and electronic device
CN201611015970.4A CN107038374B (zh) 2015-11-20 2016-11-18 用于运行电子装置的方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015222968.8A DE102015222968A1 (de) 2015-11-20 2015-11-20 Betriebsverfahren für eine elektronische Vorrichtung und elektronische Vorrichtung

Publications (1)

Publication Number Publication Date
DE102015222968A1 true DE102015222968A1 (de) 2017-05-24

Family

ID=58693531

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015222968.8A Pending DE102015222968A1 (de) 2015-11-20 2015-11-20 Betriebsverfahren für eine elektronische Vorrichtung und elektronische Vorrichtung

Country Status (3)

Country Link
US (1) US20170149556A1 (de)
CN (1) CN107038374B (de)
DE (1) DE102015222968A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10911215B2 (en) * 2018-02-12 2021-02-02 Gideon Samid BitMap lattice: a cyber tool comprised of geometric construction

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050234920A1 (en) * 2004-04-05 2005-10-20 Lee Rhodes System, computer-usable medium and method for monitoring network activity
JP5163404B2 (ja) * 2008-09-30 2013-03-13 日本電気株式会社 障害分析システム、障害分析方法および障害分析用プログラム
DE102009027375A1 (de) * 2009-07-01 2011-03-10 Robert Bosch Gmbh Diagnoseverfahren zum Durchführen einer Diagnose eines Systems
US9705899B2 (en) * 2010-01-26 2017-07-11 Bae Systems Information And Electronic Systems Integration Inc. Digital filter correlation engine
US8650408B2 (en) * 2010-09-08 2014-02-11 Xilinx, Inc. Protecting against differential power analysis attacks on decryption keys
RU2013125468A (ru) * 2010-11-03 2014-12-10 Вирджиния Тек Интеллекчуал Пропертиз, Инк. Использование технологии слежения за мощностью для контроля целостности и повышения безопасности компьютерных систем
US8892903B1 (en) * 2012-12-06 2014-11-18 Xilinx, Inc. Detection of power analysis attacks
US9310862B2 (en) * 2013-05-20 2016-04-12 Advanced Micro Devices, Inc. Method and apparatus for monitoring performance for secure chip operation
US9396061B1 (en) * 2013-12-30 2016-07-19 Emc Corporation Automated repair of storage system components via data analytics
US20150222421A1 (en) * 2014-02-03 2015-08-06 Qualcomm Incorporated Countermeasures against side-channel attacks on cryptographic algorithms
US9940457B2 (en) * 2015-02-13 2018-04-10 International Business Machines Corporation Detecting a cryogenic attack on a memory device with embedded error correction
EP3188401B1 (de) * 2015-12-29 2019-12-18 Secure-IC SAS Verfahren und system zum schutz einer kryptografischen operation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"http://csrc.nist.gov/publications/fips/fips197/fips-197.pdf", Federal Information Processing Standards Publication 197, November 26, 2001

Also Published As

Publication number Publication date
CN107038374A (zh) 2017-08-11
CN107038374B (zh) 2022-04-01
US20170149556A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
EP2899714B1 (de) Gesichertes Bereitstellen eines Schlüssels
EP2940620B1 (de) Ableiten eines gerätespezifischen wertes mit hilfe einer unklonbaren funktion
DE102012217716A1 (de) Selbst-Test einer Physical Unclonable Function
DE102014016548A1 (de) Verfahren zum Testen und zum Härten von Softwareapplikationen
DE102018115266A1 (de) Malware-detektionssystem zur angriffsverhinderung
WO2011107319A2 (de) Verfahren zum verifizieren eines speicherblocks eines nicht-flüchtigen speichers
DE102015218373A1 (de) Überwachen einer Integrität eines Testdatensatzes
EP3720039A1 (de) Verfahren für das konfigurieren eines sicherheitsmoduls mit mindestens einem abgeleiteten schlüssel
EP3387636B1 (de) Kryptoalgorithmus mit schlüsselabhängigem maskiertem rechenschritt (sbox-aufruf)
DE102015222968A1 (de) Betriebsverfahren für eine elektronische Vorrichtung und elektronische Vorrichtung
DE102013202322A1 (de) Verfahren zur verschlüsselten Datenübertragung zwischen zwei Komponenten eines Steuergeräts
DE102011052230B4 (de) Verfahren und Apparat zur Erzeugung von Zufalls-Wartezuständen
DE102010010851A1 (de) Ausspähungsschutz bei der Ausführung einer Operationssequenz in einem tragbaren Datenträger
EP3963490B1 (de) Verfahren und vorrichtung zum übertragen eines boot-codes mit verbesserter datensicherheit
DE102014213071A1 (de) Verfahren und Vorrichtung zur Verarbeitung von Daten
EP3667529B1 (de) Verfahren und vorrichtung zum authentisieren einer fpga-konfiguration
EP3371733B1 (de) Verschlüsseln des speicherinhalts eines speichers in einem eingebetteten system
DE102015209120A1 (de) Recheneinrichtung und Betriebsverfahren hierfür
DE102018203143A1 (de) Verfahren zum Versenden und Verfahren zum Überprüfen von wenigstens zwei unter Verwendung eines Schlüssels authentifizierten Datenblöcken
DE102015214427A1 (de) Ableitung eines Sitzungsschlüssels mit Zugriff auf eine physikalisch unklonbare Funktion
DE102011107104B4 (de) Tragbares Sicherheitsmodul und Verfahren zu dessen Betrieb zur Abwehr eines Angriffs in Echtzeit per Mustererkennung
DE102022125835A1 (de) Datenverarbeitungsvorrichtung und verfahren zum erzeugen einer zufallszahl
DE102015211566A1 (de) Verfahren, Komponente und Computerprogrammprodukt zum Bestimmen eines abgeleiteten Schlüssels
DE102014001647A1 (de) Operation basierend auf zwei Operanden
DE102015209123A1 (de) Recheneinrichtung und Betriebsverfahren hierfür

Legal Events

Date Code Title Description
R012 Request for examination validly filed