DE102015200504A1 - Method for producing a bondable metallization and corresponding bondable metallization - Google Patents

Method for producing a bondable metallization and corresponding bondable metallization Download PDF

Info

Publication number
DE102015200504A1
DE102015200504A1 DE102015200504.6A DE102015200504A DE102015200504A1 DE 102015200504 A1 DE102015200504 A1 DE 102015200504A1 DE 102015200504 A DE102015200504 A DE 102015200504A DE 102015200504 A1 DE102015200504 A1 DE 102015200504A1
Authority
DE
Germany
Prior art keywords
metallization
layer
copper
bondable
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015200504.6A
Other languages
German (de)
Inventor
David Gross
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102015200504.6A priority Critical patent/DE102015200504A1/en
Priority to PCT/EP2016/050282 priority patent/WO2016113197A1/en
Publication of DE102015200504A1 publication Critical patent/DE102015200504A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/0332—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0341—Manufacturing methods by blanket deposition of the material of the bonding area in liquid form
    • H01L2224/03418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05007—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05176—Ruthenium [Ru] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer bondbaren Metallisierung (1) auf einem Halbleitersubstrat (3) für einen Leistungshalbleiter, wobei die bondbare Metallisierung (1) eine erste Metallisierungslage (M1), welche auf das Halbleitersubstrat (3) aufgebracht ist, und eine zweite Metallisierungslage (M2) aufweist, welche auf die erste Metallisierungslage (M1) aufgebracht ist, und eine korrespondierende bondbare Metallisierung (1). Erfindungsgemäß wird zur Ausbildung der zweiten Metallisierungslage (M2) eine Kupfermetallisierung (Cu) auf die erste Metallisierungslage (M1) aufgebracht, wobei auf die Kupfermetallisierung (Cu) eine Aluminium enthaltende Passivierungsschicht (PS) abgeschieden wird.The invention relates to a method for producing a bondable metallization (1) on a semiconductor substrate (3) for a power semiconductor, wherein the bondable metallization (1) has a first metallization layer (M1) applied to the semiconductor substrate (3) and a second metallization layer (1) Metallization layer (M2), which is applied to the first metallization layer (M1), and a corresponding bondable metallization (1). According to the invention, a copper metallization (Cu) is applied to the first metallization layer (M1) to form the second metallization layer (M2), wherein an aluminum-containing passivation layer (PS) is deposited on the copper metallization (Cu).

Description

Die Erfindung geht aus von einem Verfahren zur Herstellung einer bondbaren Metallisierung nach der Gattung des unabhängigen Patentanspruchs 1 sowie von einer bondbaren Metallisierung nach der Gattung des unabhängigen Patentanspruchs 7.The invention is based on a method for producing a bondable metallization according to the preamble of independent claim 1 and of a bondable metallization according to the preamble of independent claim 7.

Im Bereich Leistungselektronik werden gegenwärtig Aluminium-Bändchen- und Aluminium-Dickdraht-Bonds verwendet, um die Oberseite von Leistungsbauelementen, wie beispielsweise den Source-Kontakt bei einem MOSFET (Metal Oxide Semiconductor Field-Effect Transistor: Metall-Oxid-Halbleiter-Feldeffekttransistor), den Emitter bei einem IGBT (Insulated-Gate Bipolar Transistor: Bipolartransistor mit isolierter Gate-Elektrode) usw., zu kontaktieren. Die Verwendung von Kupfer-Bändchen- und Kupfer-Dickdraht-Bonds ist momentan Gegenstand der Forschung, eine Lebensdauererhöhung der Kontaktierung bis zu einem Faktor 10 gegenüber den Aluminium-Bonds wird vorausgesagt. Dies liegt an der höheren elektrischen und thermischen Leitfähigkeit, an der höheren Streckgrenze sowie an der deutlich höheren Elektromigrationsresistenz von Kupfer (Cu) gegenüber Aluminium (Al). Silber-Bonds finden aufgrund des hohen Materialpreises in Verbindung mit dem hohen Materialbedarf in der Leistungselektronik keine oder kaum Verwendung.In power electronics, aluminum ribbon and aluminum thick-wire bonds are currently used to cover the top of power devices, such as the source contact in a Metal Oxide Semiconductor Field-Effect Transistor (MOSFET) MOSFET. to contact the emitter in an IGBT (Insulated Gate Bipolar Transistor, insulated gate bipolar transistor), etc. The use of copper-ribbon and copper-thick-wire bonds is currently the subject of research, an increase in contact lifetime up to a factor of 10 compared to aluminum bonds is predicted. This is due to the higher electrical and thermal conductivity, the higher yield strength and the significantly higher electromigration resistance of copper (Cu) over aluminum (Al). Silver bonds are due to the high material price in connection with the high demand for materials in power electronics little or no use.

Durch die höhere Härte von Kupfer gegenüber Aluminium wird das korrespondierende Bondpad bei der Verwendung von Kupfer-Bändchen- bzw. Kupfer-Dickdraht-Bonds übermäßig gestresst und dadurch verformt. Eine deutlich härtere Metallisierung gegenüber der standardmäßig verwendeten Aluminium-Metallisierung mit einer Stärke von ca. 5 µm ist daher erforderlich. Derzeit ist die Forschung und Erprobung hauptsächlich auf Kupfer-Metallisierungen fixiert. Eine Möglichkeit zur Aufbringung von dicken Kupferschichten mit einer Stärke von mehr als 5 µm basiert bei bekannten Verfahren auf einer elektrochemischen bzw. galvanischen Abscheidung.Due to the higher hardness of copper compared to aluminum, the corresponding bonding pad becomes excessively stressed when using copper ribbon or copper thick-wire bonds and thus deformed. A significantly harder metallization compared to the standard aluminum metallization with a thickness of about 5 microns is therefore required. Currently, research and testing is mainly focused on copper metallization. One possibility for applying thick copper layers with a thickness of more than 5 μm is based on electrochemical or galvanic deposition in known methods.

Offenbarung der ErfindungDisclosure of the invention

Das erfindungsgemäße Verfahren zur Herstellung einer bondbaren Metallisierung mit den Merkmalen des unabhängigen Patentanspruchs 1 sowie die korrespondierende bondbare Metallisierung mit den Merkmalen des unabhängigen Patentanspruchs 7 haben demgegenüber den Vorteil, dass ein kostengünstiger Prozess zum Schutz einer für einen Kupfer-Dickdraht-Bondprozess geeigneten Kupfermetallisierung vor übermäßiger Oxidation bereitgestellt wird, welche die erforderliche Belastbarkeit aufweist. Ausführungsformen der vorliegenden Erfindung umfassen die Reinigung der Kupfermetallisierung und deren Verkappung durch Abscheiden einer Passivierungsschicht mittels eines geeigneten Verfahrens und die Strukturierung durch einen nasschemischen Prozess.The inventive method for producing a bondable metallization with the features of independent claim 1 and the corresponding bondable metallization with the features of independent claim 7 have the advantage that a cost-effective process for protecting a copper metallization suitable for a copper thick-wire bonding process from excessive Oxidation is provided, which has the required capacity. Embodiments of the present invention include the purification of copper metallization and its capping by depositing a passivation layer by a suitable method and patterning by a wet chemical process.

Ausführungsformen der vorliegenden Erfindung stellen ein Verfahren zur Herstellung einer bondbaren Metallisierung auf einem Halbleitersubstrat für einen Leistungshalbleiter zur Verfügung. Hierbei weist die bondbare Metallisierung eine erste Metallisierungslage, welche auf das Halbleitersubstrat aufgebracht ist, und eine zweite Metallisierungslage, welche auf die erste Metallisierungslage aufgebracht ist, auf. Erfindungsgemäß wird zur Ausbildung der zweiten Metallisierungslage eine Kupfermetallisierung auf die erste Metallisierungslage aufgebracht, wobei auf die Kupfermetallisierung eine Aluminium enthaltende Passivierungsschicht abgeschieden wird.Embodiments of the present invention provide a method for making a bondable metallization on a semiconductor substrate for a power semiconductor. Here, the bondable metallization has a first metallization layer, which is applied to the semiconductor substrate, and a second metallization layer, which is applied to the first metallization layer. According to the invention, a copper metallization is applied to the first metallization layer to form the second metallization layer, wherein an aluminum-containing passivation layer is deposited on the copper metallization.

Zudem wird eine bondbare Metallisierung auf einem Halbleitersubstrat für einen Leistungshalbleiter vorgeschlagen, welche eine auf das Halbleitersubstrat aufgebrachte erste Metallisierungslage und eine auf die erste Metallisierungslage aufgebrachte zweite Metallisierungslage umfasst. Erfindungsgemäß umfasst die zweite Metallisierungslage eine Kupfermetallisierung, auf welcher eine Aluminium enthaltende Passivierungsschicht abgeschieden ist.In addition, a bondable metallization on a semiconductor substrate for a power semiconductor is proposed which comprises a first metallization layer applied to the semiconductor substrate and a second metallization layer applied to the first metallization layer. According to the invention, the second metallization layer comprises a copper metallization on which an aluminum-containing passivation layer is deposited.

Die Passivierungsschicht besteht vorzugsweise aus reinem Aluminium, kann aber auch Legierungsbestandteile, wie beispielsweise Kupfer (Cu) oder Silizium (Si) beinhalten. Dies ermöglicht in vorteilhafter Weise einen hervorragenden Oxidationsschutz der Kupfermetallisierung und ist auch bei rauen Kupferoberflächen einsetzbar. Die Aluminiumpassivierung wird ohne Einsatz von problematischen oder aggressiven Chemikalien in nur einem zusätzlichen Prozessschritt vorzugsweise über eine chemische oder physikalische Dampfphasenabscheidung abgeschieden und anschließend strukturiert. Außerdem sind nach dem Aufbringen der Kupfermetallisierung auf die erste Metallisierungslage keine hohen Temperaturen zum Abscheiden der Aluminiumpassivierung erforderlich, welche sich negativ auf die Haftung der gesamten Metallisierung auswirken können. Die Aluminiumpassivierung weist hervorragende Eigenschaften bei einem Bondprozess unter Verwendung von Kupfer-Draht oder Kupfer-Bändchen auf, wobei die Aluminiumpassivierung nicht in der Bondfläche verbleibt, sondern eine Verschweißung zwischen Cu-Metallisierung und Cu-Draht erfolgt.The passivation layer is preferably made of pure aluminum, but may also include alloying constituents such as copper (Cu) or silicon (Si). This advantageously allows excellent oxidation protection of the copper metallization and can also be used with rough copper surfaces. The aluminum passivation is deposited without the use of problematic or aggressive chemicals in only one additional process step, preferably via a chemical or physical vapor deposition and then patterned. In addition, after application of the copper metallization to the first metallization layer, no high temperatures are required for depositing the aluminum passivation, which may adversely affect the adhesion of the overall metallization. The aluminum passivation has excellent properties in a bonding process using copper wire or copper tapes, wherein the aluminum passivation does not remain in the bonding surface, but a welding between Cu metallization and Cu wire takes place.

Ausführungsformen des erfindungsgemäßen Verfahrens zur Herstellung einer bondbaren Metallisierung finden ihren Einsatz in der Fertigung von Halbleiterbauelementen, insbesondere von Leistungshalbleiterbauelementen. Ausführungsformen der erfindungsgemäßen bondbaren Metallisierung finden Anwendung für neuartige hochzuverlässige Aufbau- und Verbindungstechniken, wie z.B. dem Kupfer-Dickdrahtbonden, welche wiederum in gängigen leistungselektronischen Modulen Anwendung finden (z.B. Lenkungssteuerung).Embodiments of the method according to the invention for producing a bondable metallization are used in the production of semiconductor components, in particular of power semiconductor components. Embodiments of the bondable metallization of the invention find application for novel Highly reliable assembly and connection techniques, such as copper thick-wire bonding, which in turn are used in common power electronic modules (eg steering control).

Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen und Weiterbildungen sind vorteilhafte Verbesserungen des im unabhängigen Patentanspruch 1 angegebenen Verfahrens zur Herstellung einer bondbaren Metallisierung und der im unabhängigen Patentanspruch 7 angegebenen bondbaren Metallisierung möglich.The measures and refinements recited in the dependent claims advantageous improvements of the independent claim 1 method for producing a bondable metallization and the specified in the independent claim 7 bondable metallization are possible.

Besonders vorteilhaft ist, dass die erste Metallisierungslage und/oder die Passivierungsschicht durch physikalische oder chemische Dampfphasenabscheidung abgeschieden werden können. Hierbei wird die erste Metallisierungslage auf dem Halbleitersubstrat abgeschieden und die Passivierungsschicht wird auf der Kupfermetallisierung abgeschieden. Zudem kann die erste Metallisierungslage durch einen Lift-Off-Prozess strukturiert werden. Somit erfolgt die Aufbringung der ersten Metallisierungslage und/oder der Passivierungsschicht in vorteilhafter Weise durch aus dem Stand der Technik bekannten und erprobten Prozessschritten nach standardmäßigen Halbleitertechnologien.It is particularly advantageous that the first metallization layer and / or the passivation layer can be deposited by physical or chemical vapor deposition. In this case, the first metallization layer is deposited on the semiconductor substrate and the passivation layer is deposited on the copper metallization. In addition, the first metallization layer can be structured by a lift-off process. Thus, the application of the first metallization layer and / or the passivation layer advantageously takes place by way of process steps known from the prior art and tested according to standard semiconductor technologies.

In vorteilhafter Ausgestaltung des erfindungsgemäßen Verfahrens kann die Kupfermetallisierung durch Aufdrucken einer Paste oder Tinte mit Kupfernanopartikeln und mittels eines thermischen Sinterprozesses auf die erste Metallisierungslage aufgebracht werden. Alternativ kann die Kupfermetallisierung über einen galvanischen Abscheidungsprozess oder durch Plasmaspritzen von Kupferpartikeln auf die erste Metallisierungslage aufgebracht werden. Das Aufbringen der Kupfermetallisierung mittels Drucken und Sintern erfordert in vorteilhafter Weise weniger Prozessschritte und ermöglicht im Vergleich mit einer galvanischen Abscheidung eine einfachere Prozessführung. Zudem ist die gedruckte und gesinterte Kupfermetallisierung im Vergleich mit einer galvanisch abgeschiedenen Kupfermetallisierung poröser und bringt bei gleicher Schichtstärke in vorteilhafte Weise weniger thermische Spannung in das System ein.In an advantageous embodiment of the method according to the invention, the copper metallization can be applied to the first metallization layer by printing a paste or ink with copper nanoparticles and by means of a thermal sintering process. Alternatively, the copper metallization can be applied to the first metallization layer via a galvanic deposition process or by plasma spraying of copper particles. The application of the copper metallization by means of printing and sintering advantageously requires fewer process steps and, in comparison with a galvanic deposition, makes a simpler process management possible. In addition, the printed and sintered copper metallization is more porous compared to electrodeposited copper metallization, and advantageously introduces less thermal stress into the system for the same layer thickness.

In weiterer vorteilhafter Ausgestaltung des erfindungsgemäßen Verfahrens kann die Kupfermetallisierung mit einer vorgegebenen Struktur auf die erste Metallisierungslage aufgebracht werden. Dadurch beinhaltet das Aufbringen der Kupfermetallisierung auf die erste Metallisierungslage bereits die Strukturierung der Kupfermetallisierung. Dadurch kann ein teurer und aufwendiger lithographischer Prozess eingespart werden. Alternativ kann die Kupfermetallisierung nach dem Aufbringen durch einen solchen fotolithografischen Prozess mit anschließendem Ätzprozess strukturiert werden.In a further advantageous embodiment of the method according to the invention, the copper metallization can be applied with a predetermined structure to the first metallization. As a result, the application of the copper metallization to the first metallization layer already involves the structuring of the copper metallization. As a result, an expensive and expensive lithographic process can be saved. Alternatively, the copper metallization after application may be patterned by such a photolithographic process followed by an etch process.

In weiterer vorteilhafter Ausgestaltung des erfindungsgemäßen Verfahrens kann die Passivierungsschicht durch einen fotolithografischen Prozess mit anschließendem Ätzprozess strukturiert werden.In a further advantageous embodiment of the method according to the invention, the passivation layer can be structured by a photolithographic process followed by an etching process.

In vorteilhafter Ausgestaltung der erfindungsgemäßen Metallisierung kann die Kupfermetallisierung eine Stärke im Bereich von 8 bis 35µm aufweisen. Dadurch kann in vorteilhafter Weise eine geeignete Kupfermetallisierung mit einer ausreichenden Stärke für Kupfer-Bändchen- und Kupfer-Dickdraht-Bonds zur Verfügung gestellt werden. Die Passivierungsschicht kann eine Stärke im Bereich von 0,02 bis 0,1µm aufweisen.In an advantageous embodiment of the metallization of the invention, the copper metallization may have a thickness in the range of 8 to 35μm. This advantageously provides suitable copper metallization of sufficient strength for copper ribbon and copper thick-wire bonds. The passivation layer may have a thickness in the range of 0.02 to 0.1 μm.

In weiterer vorteilhafter Ausgestaltung der erfindungsgemäßen Metallisierung kann die erste Metallisierungslage eine Kontaktmaterialschicht und/oder eine Diffusionsbarriereschicht und/oder eine Haftvermittlerschicht und/oder eine erste Kupferschicht aufweisen, wobei die erste Metallisierungslage eine Gesamtstärke im Bereich von 0,1 bis 2µm aufweisen kann.In a further advantageous embodiment of the metallization according to the invention, the first metallization layer may comprise a contact material layer and / or a diffusion barrier layer and / or a primer layer and / or a first copper layer, wherein the first metallization layer may have a total thickness in the range of 0.1 to 2μm.

Die Kontaktmaterialschicht, die Diffusionsbarriereschicht und die Haftvermittlerschicht können beispielsweise jeweils eine Stärke im Bereich von 0,01 bis 0,2µm aufweisen, und die erste Kupferschicht kann beispielsweise eine Stärke im Bereich von 0,05 bis 1µm aufweisen.For example, the contact material layer, the diffusion barrier layer, and the primer layer may each have a thickness in the range of 0.01 to 0.2 μm, and the first copper layer may have a thickness in the range of 0.05 to 1 μm, for example.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird in der nachfolgenden Beschreibung näher erläutert. In den Zeichnungen bezeichnen gleiche Bezugszeichen Komponenten bzw. Elemente, die gleiche bzw. analoge Funktionen ausführen.An embodiment of the invention is illustrated in the drawings and will be explained in more detail in the following description. In the drawings, like reference numerals designate components that perform the same or analog functions.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

1 zeigt eine schematische perspektivische Schichtstruktur eines Ausführungsbeispiels einer erfindungsgemäßen bondbaren Metallisierung. 1 shows a schematic perspective layer structure of an embodiment of a bondable metallization according to the invention.

2 zeigt eine perspektivische Schnittdarstellung der Schichtstruktur der erfindungsgemäßen bondbaren Metallisierung aus 1. 2 shows a perspective sectional view of the layer structure of the bondable metallization according to the invention 1 ,

Ausführungsformen der ErfindungEmbodiments of the invention

Wie aus 1 und 2 ersichtlich ist, umfasst das dargestellte Ausführungsbeispiel einer erfindungsgemäßen bondbaren Metallisierung 1 auf einem Halbleitersubstrat 3 für einen Leistungshalbleiter eine auf das Halbleitersubstrat 3 aufgebrachte erste Metallisierungslage M1 und eine auf die erste Metallisierungslage M1 aufgebrachte zweite Metallisierungslage M2. Erfindungsgemäß umfasst die zweite Metallisierungslage M2 eine Kupfermetallisierung Cu, auf welcher eine Aluminium enthaltende Passivierungsschicht PS abgeschieden ist. Hierbei weist die Kupfermetallisierung Cu vorzugsweise eine Stärke im Bereich von 8 bis 35µm auf und die Passivierungsschicht PS weist vorzugsweise eine Stärke im Bereich von 0,02 bis 0,1µm insbesondere einen Wert von 0,05µm auf.How out 1 and 2 it can be seen, the illustrated embodiment comprises a bondable metallization according to the invention 1 on a semiconductor substrate 3 for a power semiconductor, one on the semiconductor substrate 3 applied first metallization M1 and one applied to the first metallization M1 second metallization M2. According to the invention, the second metallization layer M2 comprises a copper metallization Cu, on which an aluminum-containing Passivation layer PS is deposited. In this case, the copper metallization Cu preferably has a thickness in the range from 8 to 35 μm, and the passivation layer PS preferably has a thickness in the range from 0.02 to 0.1 μm, in particular a value of 0.05 μm.

Zur Herstellung einer solchen bondbaren Metallisierung 1 auf einem Halbleitersubstrat 3 für einen Leistungshalbleiter wird erfindungsgemäß zur Ausbildung der zweiten Metallisierungslage M2 eine Kupfermetallisierung Cu auf die erste Metallisierungslage M1 aufgebracht, wobei auf die Kupfermetallisierung Cu eine Aluminium enthaltende Passivierungsschicht PS abgeschieden wird.For producing such a bondable metallization 1 on a semiconductor substrate 3 For a power semiconductor, according to the invention, a copper metallization Cu is applied to the first metallization layer M1 to form the second metallization layer M2, wherein an aluminum-containing passivation layer PS is deposited on the copper metallization Cu.

Die Kupfermetallisierung Cu kann beispielsweise durch Aufdrucken einer Paste oder Tinte mit Kupfernanopartikeln und mittels eines thermischen Sinterprozesses auf die erste Metallisierungslage M1 aufgebracht werden. Alternativ kann die Kupfermetallisierung Cu über einen galvanischen Abscheidungsprozess oder durch Plasmaspritzen von Kupferpartikeln auf die erste Metallisierungslage M1 aufgebracht werden.The copper metallization Cu can be applied to the first metallization layer M1, for example, by printing a paste or ink with copper nanoparticles and by means of a thermal sintering process. Alternatively, the copper metallization Cu can be applied to the first metallization layer M1 via a galvanic deposition process or by plasma spraying of copper particles.

Hierbei kann das Halbleitersubstrat 3 beispielsweise als Silizium-(Si) oder Siliziumcarbid-(SiC) Wafer ausgeführt werden, welche auch Galliumnitrid (GaN) oder vergleichbare Verbindungshalbleiterschichten aufweisen können. Zudem kann das Halbleitersubstrat 3 durch vorangegangene Prozessschritte aktive Bauelemente, wie beispielsweise Dioden, Transistoren usw. beinhalten. Zudem kann das Halbleitersubstrat 3 mit aktiven Bauelementen bereits eine oder mehrere nicht näher dargestellte Metallisierungslagen aufweisen. Des Weiteren kann das Halbleitersubstrat vertikale Leistungsbauelemente, wie beispielsweise VDMOSFET (Vertical Double-Diffused MOSFET), IGBT, vertikale Dioden usw. beinhalten. Hierbei können die Leistungsbauelemente auf einer Seite oder auf beiden Seiten des Halbleitersubstrats 3 zwei oder mehr Kontakte aufweisen, welche jeweils eine bondbare Metallisierung 1 umfassen. Auf das Halbleitersubstrat 3 wird die erste Metallisierungslage M1 durch physikalische oder chemische Dampfphasenabscheidung (z.B. sputtern) abgeschieden. Die erste Metallisierungslage M1 kann beispielsweise per Lift-Off Prozess bereits strukturiert werden.Here, the semiconductor substrate 3 for example, as silicon (Si) or silicon carbide (SiC) wafers, which may also include gallium nitride (GaN) or comparable compound semiconductor layers. In addition, the semiconductor substrate 3 by previous process steps active components, such as diodes, transistors, etc. include. In addition, the semiconductor substrate 3 With active components already have one or more metallization layers, not shown. Furthermore, the semiconductor substrate may include vertical power devices such as VDMOSFET (Vertical Double-Diffused MOSFET), IGBT, vertical diodes, and so forth. Here, the power devices may be on one side or on both sides of the semiconductor substrate 3 have two or more contacts, each having a bondable metallization 1 include. On the semiconductor substrate 3 the first metallization layer M1 is deposited by physical or chemical vapor deposition (eg sputtering). The first metallization layer M1 can already be structured, for example, by lift-off process.

Wie aus 2 weiter ersichtlich ist, kann die erste Metallisierungslage M1 unterschiedliche Schichten, wie beispielsweise eine Kontaktmaterialschicht KS aus Titan (Ti), Chrom (Cr), Aluminium (Al) oder Nickel (Ni) zu dem darunterliegenden Halbleitersubstrat 3 und/oder eine Diffusionsbarriereschicht DS aus Tantal (Ta), Titannitrid (TiN), Tantalnitrid (TaN), Titansiliziumnitrid (TiSiN) oder Tantalsiliziumnitrid (TaSiN) und/oder eine Haftervermittlerschicht aus Tantal (Ta), Titan (Ti), Ruthenium (Ru), Nickel (Ni) oder Chrom (Cr) und/oder eine erste dünne Kupferstartschicht Cu1 beinhalten. Im dargestellten Ausführungsbeispiel umfasst die erste Metallisierungslage M1 die Kontaktmaterialschicht KS, die Diffusionsbarriereschicht (DS), die Haftvermittlerschicht (HS) und die erste Kupferschicht Cu1, welche mit der Kupfermetallisierung Cu ein Bondpad 10 für Kupfer-Bändchen- und Kupfer-Dickdraht-Bonds ausbildet.How out 2 1, the first metallization layer M1 may have different layers, such as a contact material layer KS of titanium (Ti), chromium (Cr), aluminum (Al) or nickel (Ni) to the underlying semiconductor substrate 3 and / or a tantalum diffusion barrier layer DS (Ta), titanium nitride (TiN), tantalum nitride (TaN), titanium silicon nitride (TiSiN) or tantalum silicon nitride (TaSiN) and / or a tanning agent layer of tantalum (Ta), titanium (Ti), ruthenium (Ru), nickel (Ni) or chromium (Cr) and / or a first thin copper starting layer Cu1 include. In the illustrated embodiment, the first metallization layer M1 comprises the contact material layer KS, the diffusion barrier layer (DS), the adhesion promoter layer (HS) and the first copper layer Cu1, which with the copper metallization Cu a bonding pad 10 for copper ribbon and copper thick-wire bonds.

Die erste Metallisierungslage M1 weist im dargestellten Ausführungsbeispiel eine Gesamtstärke im Bereich von 0,1 bis 2µm auf. Die Kontaktmaterialschicht KS, die Diffusionsbarriereschicht DS und die Haftvermittlerschicht HS weisen jeweils eine Stärke im Bereich von 0,01 bis 0,2µm auf. Die erste Kupferschicht Cu1 weist eine Stärke im Bereich von 0,05 bis 1µm auf. Die zweite Metallisierungslage M2 bzw. die Kupfermetallisierung Cu weist eine Stärke im Bereich von 8 bis 35µm auf.In the exemplary embodiment illustrated, the first metallization layer M1 has a total thickness in the range of 0.1 to 2 μm. The contact material layer KS, the diffusion barrier layer DS and the adhesion promoter layer HS each have a thickness in the range of 0.01 to 0.2 μm. The first copper layer Cu1 has a thickness in the range of 0.05 to 1 μm. The second metallization layer M2 or the copper metallization Cu has a thickness in the range of 8 to 35 μm.

Auf die erste Metallisierungslage M1 wird beispielsweise mittels eines Tintenstrahl-, Sieb- oder Schablonendruckes eine druckbare Paste oder Tinte aufgebracht, welche Kupfernanopartikel beinhaltet. Nach dem Drucken kann ein temperaturbehafteter Trocknungsschritt durchgeführt werden, um vorhandene Lösungsmittel auszutreiben. Anschließend werden die Pastendepots durch Wärmeeinwirkung im Temperaturbereich von 180–400°C versintert, so dass die Kupfermetallisierung Cu entsteht. Das Abscannen der Strukturen kann beispielsweise mit Laserlicht durchgeführt werden, wobei eine ganzflächige Erhitzung mittels Infrarotquelle oder durch Temperung in einem Ofen erfolgen kann.For example, by means of an ink-jet, screen or stencil printing, a printable paste or ink containing copper nanoparticles is applied to the first metallization layer M1. After printing, a temperature-sensitive drying step may be performed to drive off existing solvents. Subsequently, the paste depots are sintered by exposure to heat in the temperature range of 180-400 ° C, so that the copper metallization Cu is formed. The scanning of the structures can be carried out, for example, with laser light, wherein a full-surface heating can be done by infrared source or by annealing in an oven.

Alternativ kann die Kupfermetallisierung Cu der zweiten Metallisierungslage M2 über einen galvanischen Abscheidungsprozess auf die ersten Metallisierungslage M1 aufgebracht werden, wobei dieser ganzflächig oder in durch einen vorher aufgebrachten Fotolack definierte Flächen erfolgen kann. Des Weiteren kann die Kupfermetallisierung Cu der zweiten Metallisierungslage M2 durch Plasmaspritzen von Kupferpartikeln aufgebracht werden, wobei diese auch weiter Legierungselemente beinhalten können.Alternatively, the copper metallization Cu of the second metallization layer M2 can be applied to the first metallization layer M1 via a galvanic deposition process, wherein this can be carried out over the whole area or in areas defined by a previously applied photoresist. Furthermore, the copper metallization Cu of the second metallization layer M2 can be applied by plasma spraying of copper particles, which can also include further alloying elements.

Falls die Kupfermetallisierung Cu vorher nicht bereits strukturiert wurde, erfolgt ein Rückätzen der vorher aufgebrachten ganzflächigen Kupfermetallisierung Cu, wobei die gedruckten Pastenflächen und/oder Teile der vorher abgeschiedenen Kupfermetallisierung Cu von einem Fotolack abgedeckt werden können. Das Rückätzen kann beispielsweise mittels nasschemischer Verfahren oder mittels reaktivem Ionenätzen erfolgen.If the copper metallization Cu has not previously been patterned, the previously applied full-area copper metallization Cu is etched back, whereby the printed paste surfaces and / or parts of the previously deposited copper metallization Cu can be covered by a photoresist. The etching back can be done for example by wet chemical methods or by reactive ion etching.

Auf die Kupfermetallisierung Cu der zweiten Metallisierungslage M2 wird dann die dünne Passivierungsschicht PS über eine chemische oder physikalische Dampfphasenabscheidung abgeschieden, welche vorzugsweise aus reinem Aluminium besteht, aber auch Legierungsbestandteile, wie beispielsweise Kupfer (Cu) und Silizium (Si) beinhalten kann. Wie oben bereits ausgeführt ist, weist die Passivierungsschicht PS vorzugsweise eine Schichtstärke im Bereich zwischen 20 nm und 100 nm und insbesondere eine Stärke von 50 nm auf. Die Abscheidung erfolgt über chemische oder physikalische Dampfphasenabscheidung vorzugsweise über DC-Sputtern. Die erste Kupferschicht Cu1 in der ersten Metallisierungslage M1, welche die Grundlage für die Kupfermetallisierung Cu bildet, kann vor oder nach der Abscheidung strukturiert werden. Die Passivierungsschicht PS kann durch einen geeigneten Prozessschritt (O2-Plasma, Temperung in Sauerstoff-Atmosphäre) weiter oxidiert werden kann, um eine definierte passivierende Oxidschicht zu erhalten. Anschließend wird die Passivierungsschicht PS strukturiert, vorzugsweise durch einen fotolithographischen Prozess und anschließendes nasschemisches Ätzen mit einem geeigneten Ätzmittel. Hierbei kann die Strukturierung vorzugsweise in einem einzigen Schritt mit der Entwicklung des Fotoresists erfolgen, wobei für die Entwicklung des Fotoresists ein geeigneter Entwickler verwendet wird, welcher auf Tetramethyl-Ammonium-Hydroxid (TMAH) basiert. Zudem kann der Fotoresist weiter für die Strukturierung der darunterliegenden Schichten KS, DS, HS verwendet werden, welche ebenfalls nasschemisch oder vorzugsweise durch einen geeigneten Trockenätzprozess strukturiert werden. Alternativ können die unter der ersten Kupferschicht Cu1 liegenden Schichten KS, DS, HS der ersten Metallisierungslage M1 in einem nachfolgenden Prozessschritt strukturiert werden.The thin passivation layer PS is then deposited on the copper metallization Cu of the second metallization layer M2 via a chemical or physical vapor deposition, which preferably consists of pure aluminum but may also include alloy constituents such as, for example, copper (Cu) and silicon (Si). As already explained above, the passivation layer PS preferably has a layer thickness in the range between 20 nm and 100 nm and in particular a thickness of 50 nm. Deposition takes place via chemical or physical vapor deposition, preferably via DC sputtering. The first copper layer Cu1 in the first metallization layer M1, which forms the basis for the copper metallization Cu, can be patterned before or after the deposition. The passivation layer PS can be further oxidized by a suitable process step (O 2 plasma, annealing in oxygen atmosphere) in order to obtain a defined passivating oxide layer. Subsequently, the passivation layer PS is patterned, preferably by a photolithographic process and subsequent wet-chemical etching with a suitable etchant. In this case, the patterning can preferably be carried out in a single step with the development of the photoresist, wherein for the development of the photoresist, a suitable developer is used, which is based on tetramethyl ammonium hydroxide (TMAH). In addition, the photoresist can be further used for the structuring of the underlying layers KS, DS, HS, which are also structured wet-chemically or preferably by a suitable dry etching process. Alternatively, the layers KS, DS, HS of the first metallization layer M1 underlying the first copper layer Cu1 can be patterned in a subsequent process step.

1 und 2 zeigen jeweils eine vollständige bondbare Metallisierung 1 auf einer Oberfläche des Halbleitersubstrats 3 mit der gedruckten und gesinterten Kupfermetallisierung Cu nach Rückätzen einer ganzflächig aufgebrachten Metallisierung, wobei auf die Kupfermetallisierung Cu die Passivierungsschicht PS abgeschieden ist. 1 and 2 each show a complete bondable metallization 1 on a surface of the semiconductor substrate 3 with the printed and sintered copper metallization Cu after etching back a surface-applied metallization, wherein on the copper metallization Cu, the passivation layer PS is deposited.

Für den Aufbau der erfindungsgemäßen bondbaren Metallisierung 1 wird auf das Halbleitersubstrat 3 bzw. den Wafer mit den vorhandenen aktiven Strukturen eine dünnere Grundmetallisierung in Form der ersten Metallisierungslage M1 aufgebracht, um eine Haftung der danach aufgedruckten zweiten Metallisierungslage M2, sowie die dauerhafte Funktionalität des Bauelementes zu gewährleisten. Die erste Metallisierungslage M1 kann dabei bereits über einen Lift-off Prozess strukturiert werden. Anschließend wird mittels eines geeigneten Verfahrens auf die erste Metallisierungslage M1 die Kupfermetallisierung Cu der zweiten Metallisierungslage M2 aufgebracht und strukturiert. Anschließend wird die dünne Aluminium enthaltende Passivierungsschicht PS vorzugsweise über einen physikalischen Dampfphasenabscheidungsprozess abgeschieden und mittels kombinierter Entwicklung und Ätzung eines darauf abgeschiedenen Fotoresists strukturiert. Des Weiteren können die zuerst aufgebrachten Metallschichten über eine Maskierung desselben Resists durch einen Trockenätzprozess strukturiert werden.For the construction of the bondable metallization according to the invention 1 is on the semiconductor substrate 3 or the wafer with the existing active structures a thinner base metallization in the form of the first metallization M1 applied to ensure adhesion of the then printed second metallization M2, as well as the permanent functionality of the device. The first metallization layer M1 can already be structured via a lift-off process. Subsequently, by means of a suitable method, the copper metallization Cu of the second metallization layer M2 is applied to the first metallization layer M1 and patterned. Subsequently, the thin aluminum-containing passivation layer PS is preferably deposited via a physical vapor deposition process and patterned by combined development and etching of a photoresist deposited thereon. Furthermore, the first deposited metal layers may be patterned by masking the same resist by a dry etching process.

Ausführungsformen der vorliegenden Erfindung können in der Fertigung von Halbleiterbauelementen eingesetzt werden. Die bondbare Metallisierung kann beispielsweise für neuartige hochzuverlässige Aufbau- und Verbindungstechniken, wie z.B. dem Kupfer-Dickdrahtbonden, eingesetzt werden, welche wiederum in gängigen leistungselektronischen Modulen Anwendung finden.Embodiments of the present invention may be used in the fabrication of semiconductor devices. The bondable metallization can be used, for example, for novel highly reliable assembly and bonding techniques, such as e.g. the copper thick wire bonding, which are used in common power electronic modules application.

Claims (10)

Verfahren zur Herstellung einer bondbaren Metallisierung (1) auf einem Halbleitersubstrat (3) für einen Leistungshalbleiter, wobei die bondbare Metallisierung (1) eine erste Metallisierungslage (M1), welche auf das Halbleitersubstrat (3) aufgebracht ist, und eine zweite Metallisierungslage (M2) aufweist, welche auf die erste Metallisierungslage (M1) aufgebracht ist, dadurch gekennzeichnet, dass zur Ausbildung der zweiten Metallisierungslage (M2) eine Kupfermetallisierung (Cu) auf die erste Metallisierungslage (M1) aufgebracht wird, wobei auf die Kupfermetallisierung (Cu) eine Aluminium enthaltende Passivierungsschicht (PS) abgeschieden wird.Method for producing a bondable metallization ( 1 ) on a semiconductor substrate ( 3 ) for a power semiconductor, wherein the bondable metallization ( 1 ) a first metallization layer (M1), which on the semiconductor substrate ( 3 ), and a second metallization layer (M2) which is applied to the first metallization layer (M1), characterized in that a copper metallization (Cu) is applied to the first metallization layer (M1) to form the second metallization layer (M2) in which an aluminum-containing passivation layer (PS) is deposited on the copper metallization (Cu). Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Metallisierungslage (M1) und/oder die Passivierungsschicht (PS) durch physikalische oder chemische Dampfphasenabscheidung abgeschieden werden.A method according to claim 1, characterized in that the first metallization layer (M1) and / or the passivation layer (PS) are deposited by physical or chemical vapor deposition. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die erste Metallisierungslage (M1) durch einen Lift-Off-Prozess strukturiert wird.A method according to claim 1 or 2, characterized in that the first metallization layer (M1) is structured by a lift-off process. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Kupfermetallisierung (Cu) durch Aufdrucken einer Paste oder Tinte mit Kupfernanopartikeln und mittels eines thermischen Sinterprozesses oder über einen galvanischen Abscheidungsprozess oder durch Plasmaspritzen von Kupferpartikeln auf die erste Metallisierungslage (M1) aufgebracht wird.Method according to one of claims 1 to 3, characterized in that the copper metallization (Cu) by printing a paste or ink with Kupfernanopartikeln and by a thermal sintering process or via a galvanic deposition process or by plasma spraying of copper particles on the first metallization layer (M1) is applied , Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Kupfermetallisierung (Cu) mit einer vorgegebenen Struktur auf die erste Metallisierungslage (M1) aufgebracht wird oder nach dem Aufbringen durch einen fotolithografischen Prozess mit anschließendem Ätzprozess strukturiert wird. Method according to one of claims 1 to 4, characterized in that the copper metallization (Cu) is applied with a predetermined structure on the first metallization layer (M1) or is patterned after application by a photolithographic process followed by an etching process. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Passivierungsschicht (PS) durch einen fotolithografischen Prozess mit anschließendem Ätzprozess strukturiert wird.Method according to one of claims 1 to 5, characterized in that the passivation layer (PS) is structured by a photolithographic process with subsequent etching process. Bondbare Metallisierung (1) auf einem Halbleitersubstrat (3) für einen Leistungshalbleiter mit einer auf das Halbleitersubstrat (3) aufgebrachten ersten Metallisierungslage (M1) und einer auf die erste Metallisierungslage (M1) aufgebrachten zweiten Metallisierungslage (M2), dadurch gekennzeichnet, dass die zweite Metallisierungslage (M2) eine Kupfermetallisierung (Cu) umfasst, auf welche eine Aluminium enthaltende Passivierungsschicht (PS) abgeschieden ist.Bondable metallization ( 1 ) on a semiconductor substrate ( 3 ) for a power semiconductor with one on the semiconductor substrate ( 3 ) and a second metallization layer (M2) applied to the first metallization layer (M1), characterized in that the second metallization layer (M2) comprises a copper metallization (Cu) onto which an aluminum-containing passivation layer (PS) is deposited is. Metallisierung nach Anspruch 7, dadurch gekennzeichnet, dass die Kupfermetallisierung (Cu) eine Stärke im Bereich von 8 bis 35µm aufweist und die Passivierungsschicht (PS) eine Stärke im Bereich von 0,02 bis 0,1µm aufweist.Metallization according to Claim 7, characterized in that the copper metallization (Cu) has a thickness in the range from 8 to 35 μm and the passivation layer (PS) has a thickness in the range from 0.02 to 0.1 μm. Metallisierung nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die erste Metallisierungslage (M1) eine Kontaktmaterialschicht (KS) und/oder eine Diffusionsbarriereschicht (DS) und/oder eine Haftvermittlerschicht (HS) und/oder eine erste Kupferschicht (Cu1) aufweist, wobei die erste Metallisierungslage (M1) eine Gesamtstärke im Bereich von 0,1 bis 2µm aufweist.Metallization according to claim 7 or 8, characterized in that the first metallization layer (M1) comprises a contact material layer (KS) and / or a diffusion barrier layer (DS) and / or an adhesion promoter layer (HS) and / or a first copper layer (Cu1) the first metallization layer (M1) has a total thickness in the range of 0.1 to 2 μm. Metallisierung nach Anspruch 9, dadurch gekennzeichnet, dass die Kontaktmaterialschicht (KS), die Diffusionsbarriereschicht (DS) und die Haftvermittlerschicht (HS) jeweils eine Stärke im Bereich von 0,01 bis 0,2µm aufweisen, und wobei die erste Kupferschicht (Cu1) eine Stärke im Bereich von 0,05 bis 1µm aufweist.Metallization according to claim 9, characterized in that the contact material layer (KS), the diffusion barrier layer (DS) and the adhesion promoter layer (HS) each have a thickness in the range of 0.01 to 0.2μm, and wherein the first copper layer (Cu1) a Thickness in the range of 0.05 to 1 micron.
DE102015200504.6A 2015-01-15 2015-01-15 Method for producing a bondable metallization and corresponding bondable metallization Withdrawn DE102015200504A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102015200504.6A DE102015200504A1 (en) 2015-01-15 2015-01-15 Method for producing a bondable metallization and corresponding bondable metallization
PCT/EP2016/050282 WO2016113197A1 (en) 2015-01-15 2016-01-08 Method for the production of a bondable metal caoting, and corresponding bondable metal coating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015200504.6A DE102015200504A1 (en) 2015-01-15 2015-01-15 Method for producing a bondable metallization and corresponding bondable metallization

Publications (1)

Publication Number Publication Date
DE102015200504A1 true DE102015200504A1 (en) 2016-07-21

Family

ID=55168232

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015200504.6A Withdrawn DE102015200504A1 (en) 2015-01-15 2015-01-15 Method for producing a bondable metallization and corresponding bondable metallization

Country Status (2)

Country Link
DE (1) DE102015200504A1 (en)
WO (1) WO2016113197A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI726313B (en) * 2019-04-30 2021-05-01 作同 柯 Power semiconductor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451681B1 (en) * 1999-10-04 2002-09-17 Motorola, Inc. Method of forming copper interconnection utilizing aluminum capping film
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
DE102006044691B4 (en) * 2006-09-22 2012-06-21 Infineon Technologies Ag Method for producing a terminal conductive structure of a component

Also Published As

Publication number Publication date
WO2016113197A1 (en) 2016-07-21

Similar Documents

Publication Publication Date Title
DE60011702T2 (en) Method and structure for connecting layers in a semiconductor device
DE102008045338B4 (en) Semiconductor device and method for manufacturing a semiconductor device
DE2723944C2 (en) Method for producing an arrangement from a structured layer and a pattern
DE2355567B2 (en) PROCESS FOR MANUFACTURING METALLIC CABLE SYSTEMS ON SEMI-CONDUCTOR ARRANGEMENTS
DE112017007238T5 (en) A semiconductor device
DE112013006790B4 (en) Semiconductor devices and method of manufacturing a semiconductor device
DE102016118655A1 (en) Method for producing semiconductor devices and corresponding device
EP1597757A2 (en) Connection technology for power semiconductors comprising a layer of electrically insulating material that follows the surface contours
DE102015107041A1 (en) A method of processing a semiconductor workpiece and a semiconductor workpiece
DE102011050953B4 (en) Semiconductor device and method for its production
DE10341059B4 (en) Integrated circuit arrangement with capacitor and manufacturing method
DE3637513C2 (en)
DE10039710B4 (en) Method for producing passive components on a semiconductor substrate
DE1927646B2 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT
DE102015110437A1 (en) A semiconductor device having a metal structure electrically connected to a conductive structure
DE112017007356T5 (en) Hollow sealed device and manufacturing method therefor
DE102015200504A1 (en) Method for producing a bondable metallization and corresponding bondable metallization
EP1665371B1 (en) Method for producing a multifunctional dielectric layer on a substrate
DE102012111245A1 (en) Method for producing a connection region of an optoelectronic semiconductor chip
DE10023834B4 (en) Method for layer formation and structuring
DE102019118681A1 (en) PERFORMANCE METALIZATION STRUCTURE FOR SEMICONDUCTOR DEVICES
DE102015200506A1 (en) Method for producing a bondable metallization and corresponding bondable metallization
DE102019219641A1 (en) Method for producing a micromechanical device by means of eutectic bonding and micromechanical device
DE102014205839B3 (en) Method of making a bond pad and device made therefrom
DE112018003432T5 (en) SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION OF SEMICONDUCTOR COMPONENTS

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination