DE102015120691B3

DE102015120691B3 - Device for protecting integrated circuits by means of protective buses

Info

Publication number: DE102015120691B3
Application number: DE102015120691.9A
Authority: DE
Inventors: Stephan Fischer; Christian Schmitz
Original assignee: Elmos Semiconductor SE
Current assignee: Elmos Semiconductor SE
Priority date: 2015-11-27
Filing date: 2015-11-27
Publication date: 2017-05-11
Anticipated expiration: 2035-11-28

Abstract

Die Erfindung betrifft eine Mehrfachausgangstreiberschaltung für integrierte Schaltungen mit Schutzstrukturen mit mindestens einem Ausgangstreiber (DR31, DR32) je Ausgang (A31, A32), wobei jeder dieser mindestens zwei Ausgangstreiber (DR31, DR32) jeweils einen unteren N-Kanal-MOS-Transistor (T31b, T32b) und einen ein oberer P-Kanal-MOS-Transistor (T31a, T32a) aufweist. Das Substrat des unteren N-Kanal-Transistors (T31b, T32b) ist mit seinem Source-Anschluss verbunden. Die Schaltung weist einen gemeinsamen Schutzbus (SB) auf, der mit den mindestens zwei Ausgangstreibern (DR31, DR32) verbunden ist. Eine zweite Schutzdiode (D32) leitet Überspannungen auf der negativen Versorgungsspannung (GND) auf diesen Schutzbus (PB). Das Substrat der jeweiligen oberen P-Kanal-MOS-Transistoren (T31a, T32a) der jeweiligen Ausgangstreiber (DR31, DR32) ist jeweils mit dem gemeinsamen Schutz-Bus (PB) verbunden. Eine dritte Schutzdiode (D33) leitet eine Überspannung auf der positiven Versorgungsspannung auf den Schutzbus (PB). Der gemeinsame Schutzbus (PB) ist mit einem Energiespeichers (Cp, D34) zur Aufnahme von Belastungsenergie verbunden.The invention relates to a multi-output driver circuit for integrated circuits with protective structures having at least one output driver (DR31, DR32) per output (A31, A32), each of these at least two output drivers (DR31, DR32) each having a lower N-channel MOS transistor (T31b , T32b) and an upper P-channel MOS transistor (T31a, T32a). The substrate of the lower N-channel transistor (T31b, T32b) is connected to its source terminal. The circuit has a common protection bus (SB) connected to the at least two output drivers (DR31, DR32). A second protection diode (D32) conducts overvoltages on the negative supply voltage (GND) to this protection bus (PB). The substrate of the respective upper P-channel MOS transistors (T31a, T32a) of the respective output drivers (DR31, DR32) are connected to the common protection bus (PB), respectively. A third protection diode (D33) conducts an overvoltage on the positive supply voltage to the protection bus (PB). The common protection bus (PB) is connected to an energy storage device (Cp, D34) for receiving load energy.

Description

Der Schutz integrierter Schaltungen vor den Einwirkungen elektrostatischer Entladungen ist eine seit langem bekannte Anforderung an integrierte Halbleiterschaltungen.The protection of integrated circuits from the effects of electrostatic discharges has been a long-standing requirement for semiconductor integrated circuits.

In der Automobilindustrie wird es zunehmend üblich, neben der Robustheit gegenüber direkten Einwirkungen durch elektrostatische Entladungen, im Folgenden ESD-Ereignisse genannt, während der Handhabung der Bauteile durch Menschen und Maschinen in der Produktion eine größere Robustheit gegenüber von außen auf das spätere System einwirkende ESD-Ereignisse aufzuweisen. Solch ein ESD-Schutz auf System Ebene, im Folgenden System-ESD-Schutz genannt, erfordert eine Robustheit gegenüber erheblich höheren Spannungen, Strömen und Energien solcher ESD-Ereignisse. Insbesondere bei der direkten Anbindung von Daten- und Signalbussen an die integrierten Schaltungen sind solche wesentlich erhöhten ESD-Anforderungen relevant.In the automotive industry, it is increasingly common, in addition to the robustness against direct effects of electrostatic discharges, hereinafter called ESD events, during the handling of the components by people and machines in production, a greater robustness against externally acting on the later system ESD To show events. Such system-level ESD protection, hereinafter referred to as system ESD protection, requires robustness against significantly higher voltages, currents, and energies of such ESD events. In particular, in the direct connection of data and signal buses to the integrated circuits such significantly increased ESD requirements are relevant.

Hintergrund eines insbesondere im automobilen Markt beobachteten Bedürfnisses zur Integration des System-ESD-Schutzes in den integrierten Schaltkreis ist das Bedürfnis des Marktes die Kosten für die erforderlichen ESD-Schutzdioden zu sparen. Hierbei ist im Stand der Technik für jede zu schützende Leitung eine ESD-Schutzdiode, die typischerweise extern vom integrierten Schaltkreis auf der gedruckten Schaltung auf System-Ebene platziert wird, notwendig.Background of a particular need in the automotive market to integrate system ESD protection into the integrated circuit is the need of the market to save the cost of the required ESD protection diodes. Here, in the prior art, for each line to be protected, an ESD protection diode, typically placed externally of the integrated circuit on the system-level printed circuit, is necessary.

Diese Integration des System-ESD-Schutzes auf Ebene der gedruckten Schaltung hat zur Folge, dass diese erhöhten Energien in den betroffenen integrierten Schaltkreisen, beispielsweise in betroffenen Bus-Transceivern, ohne eine Beschädigung oder sonstige Veränderung des Schaltkreises abgeleitet werden müssen. Die zugehörigen Energien müssen an geeigneter Stelle abgeleitet und absorbiert werden.This integration of the system ESD protection at the printed circuit level results in these increased energies in the affected integrated circuits, such as in affected bus transceivers, having to be dissipated without damage or other alteration of the circuit. The associated energies must be dissipated and absorbed at a suitable location.

Bei einer Integration des ESD-Schutzes in den IC erhält im Stand der Technik jeder zu schützende Anschluss des integrierten Schaltkreises eine ESD-Schutzstruktur. Typischerweise sind die ESD-Schutzstrukturen schon Teil der von den Halbleiter-Foundries erhältlichen CAD-Bibliotheken.In the case of integration of the ESD protection in the IC, in the prior art each protected connection of the integrated circuit obtains an ESD protection structure. Typically, the ESD protection structures are already part of the CAD libraries available from the semiconductor foundries.

Um den Schaltkreis nicht zu beschädigen, dürfen im Falle eines ESD-Ereignisses in den ESD-Schutzstrukturen des integrierten Schaltkreises bestimmte Energie- und Stromdichten sowie Feldstärken und damit Spannungswerte nicht überschritten werden. Dies hat zur Folge, dass die Struktur zum ESD-Schutz des jeweiligen Anschlusses auf dem betreffenden integrierten Schaltkreis größer ausgeführt werden muss, wenn den steigenden Anforderungen Rechnung getragen werden muss, was den Kostenpunkt des Schaltkreises signifikant erhöht.In order not to damage the circuit, in the case of an ESD event in the ESD protective structures of the integrated circuit, certain energy and current densities and field strengths and thus voltage values must not be exceeded. This has the consequence that the structure for ESD protection of the respective terminal on the relevant integrated circuit must be made larger, if the increasing requirements must be taken into account, which significantly increases the cost of the circuit.

Stand der TechnikState of the art

Aus der US 6 385 021 B1 ist ein ESD-Schutz mittels eines ESD-Busses für die Ein-Ausgangsschaltkreise eines integrierten Schaltkreises bekannt. Um die besagte Vergrößerung der ESD-Schutzstrukturen zu verhindern, werden zusätzliche Schutzstrukturen der Ein-Ausgangsschaltkreise, die den ESD-Schutzbus mit der negativen Versorgungsspannung verbinden können, durch ein gemeinsames Trigger-Signal von einem gemeinsamen Energiespeicher aus synchronisiert. Der dort offenbarte Schutzbus ist aber nur für ESD-Ereignisse geeignet, bei denen die ESD-Spannung an den Ein- und Ausgängen über der Versorgungsspannung liegt. Die PMOS-Treiber der 10 Strukturen der US 6 385 021 B1 hängen mit ihrer Source am ”ESD BUS”. Damit werden alle eingeschalteten Ein-Ausgangsschaltungen im Betrieb mit auf die Spannungs-Höhe am ESD-Bus mitgezogen, was zu Störungen führen kann. Die gattungsgemäße US 6 385 021 B1 bildet somit den Oberbegriff des Anspruchs 1.From the US Pat. No. 6,385,021 B1 For example, ESD protection by means of an ESD bus is known for the input-output circuits of an integrated circuit. In order to prevent said enlargement of the ESD protection structures, additional protective structures of the input-output circuits, which can connect the ESD protection bus to the negative supply voltage, are synchronized by a common trigger signal from a common energy store. However, the protection bus disclosed there is only suitable for ESD events in which the ESD voltage at the inputs and outputs is above the supply voltage. The PMOS drivers of the 10 structures of US Pat. No. 6,385,021 B1 hang with their source on the "ESD BUS". Thus, all switched input-output circuits are pulled in operation with the voltage level on the ESD bus, which can lead to interference. The generic US Pat. No. 6,385,021 B1 thus forms the preamble of claim 1.

Aus der US 2007/0 091 522 A1 ist die Verwendung eines gemeinsamen ESD‐Busses für mehrere Ausgangstreiberzellen bekannt. Die 2 der US 2007/0 091 522 A1 zeigt ESD-Busse, die durch antiparallele Dioden gegen verschiedene Versorgungsspannungsleitungen (englisch Rails und Bezugszeichen VDDx und VSSx der in der US 2007/0 091 522 A1 ) auf einem definierten Potenzial gehalten werden. Auch hier würde eine positive Belastung eines Eingangs eine andere Versorgung mit einem konstanten Spannungsabstand von 2 Diodendurchflussspannungen zum höheren Potenzial hin nach oben mitziehen. Die ESD-Belastung würde also auf andere Ein- und Ausgänge durchschlagen.From the US 2007/0 091 522 A1 For example, it is known to use a common ESD bus for multiple output driver cells. The 2 of the US 2007/0 091 522 A1 shows ESD buses, which by antiparallel diodes against different supply voltage lines (English rails and reference numerals VDDx and VSSx the in the US 2007/0 091 522 A1 ) are kept at a defined potential. Again, a positive load on one input would pull another supply up to the higher potential with a constant voltage gap of 2 diode forward voltages. The ESD load would therefore impact other inputs and outputs.

Aus der Druckschrift CN 2 01 364 900 Y ist die Verwendung eines gemeinsamen ESD-Busses für mehrere Ausgangstreiberzellen bekannt, wobei ein dynamischer Energiespeicher zur Aufnahme von Belastungsenergie verwendet wird. Hier gilt das zu US 2007/0 091 522 A1 bereits geschriebene analog.From the publication CN 2 01 364 900 Y the use of a common ESD bus for multiple output driver cells is known, wherein a dynamic energy storage is used to absorb load energy. This applies to US 2007/0 091 522 A1 already written analog.

Allen diesen Schriften ist gemeinsam, dass das Substrat der P-MOS-Transistoren mit an dem ESD Bus hängt. Dies hat zur Folge, dass bei einer Störung an einem Treiber, alle Treiber mit eingeschaltetem P-MOS-Transistor die Störung weitergeben.All of these documents have in common that the substrate of the P-MOS transistors is connected to the ESD bus. This has the consequence that in case of a fault on a driver, all drivers with activated P-MOS transistor pass on the fault.

Aufgabe der ErfindungObject of the invention

Die Aufgabe der Erfindung ist es, eine technische Lösung für den ESD-Schutz gegen System-ESD-Ereignisse anzugeben, bei der mehr als zwei nach außen führenden Leitungen des Gesamtsystems preiswerter geschützt werden können als mit einer Lösung mit vergrößerten monolithisch integrierten ESD-Strukturen per Leitung auf der integrierten Schaltung auf der einen Seite als erste Standardlösung oder mittels zusätzlichen disktreten ESD-Schutzelementen, also beispielsweise ESD-Schutzdioden, auf der andren Seite als zweite Standardlösung.The object of the invention is to provide a technical solution for the ESD protection against system ESD events, in which more than two lead to the outside lines of the overall system can be protected cheaper than with a solution with enlarged monolithic integrated ESD structures by conduction on the integrated circuit on the one hand as a first standard solution or by means of additional discrete ESD protection elements, such as ESD protection diodes on the other side as a second standard solution.

Diese Aufgabe wird durch eine Vorrichtung nach Anspruch 1 gelöst.This object is achieved by a device according to claim 1.

Beschreibung der ErfindungDescription of the invention

Bei der Erarbeitung der Erfindung wurde erkannt, dass es sinnvoll ist, statt wie im Stand der Technik das Vorliegen eines ESD-Ereignisses an einem Anschluss mit einem elektrischen Bauelement zu erkennen und die auftretende Energie des ESD-Ereignisses in dem betreffenden Bauelement abzuleiten und gleichzeitig abzubauen, es vorteilhaft im Hinblick auf die Wirtschaftlichkeit ist, die Erkennung des ESD-Ereignisses, die Ableitung der ESD-Energie des ESD-Ereignisses und die Vernichtung der zerstörerischen Energie funktional und lokal zu trennen.In the development of the invention it was recognized that it makes sense, instead of recognizing as in the prior art, the presence of an ESD event at a terminal with an electrical component and derive the occurring energy of the ESD event in the relevant component and simultaneously reduce It is advantageous in terms of economy to functionally and locally separate the detection of the ESD event, the derivation of the ESD energy of the ESD event and the destruction of the destructive energy.

Dies hat den Vorteil, dass jede dieser Funktionen durch eine darauf optimierte Teilvorrichtung des integrierten Schaltkreises bzw. des Gesamt-systems, das gegen System-ESD-Ereignisse geschützt werden soll, optimiert werden kann. Der dadurch erzielbare Gesamtkostenpunkt liegt, je nach Halbleitertechnologie unterhalb der beiden zuvor geschilderten Alternativen.This has the advantage that each of these functions can be optimized by an optimized sub-device of the integrated circuit or the overall system, which is to be protected against system ESD events. The resulting total cost is, depending on the semiconductor technology below the two previously described alternatives.

Betrachtet man nun die erste Funktion „Feststellung eines ESD-Ereignisses”, so erkennt man, dass für eine solche Feststellung eine mehr oder weniger konventionelle ESD-Schutzschaltung bereits ohne Flächenvergrößerung ausreicht. Diese wird typischerweise durch Schutzdioden oder parasitäre Dioden von Transistoren realisiert. Im Folgenden wird die Teilvorrichtung mit dieser Funktion als Detektionsvorrichtung bezeichnet.Considering now the first function "detection of an ESD event", one recognizes that for such a determination a more or less conventional ESD protection circuit is already sufficient without area enlargement. This is typically realized by protective diodes or parasitic diodes of transistors. In the following, the sub-device with this function is called a detection device.

Im Gegensatz zum Stand der Technik wird die Funktion „Ableitung der Energie des ESD-Ereignisses” nun jedoch nicht durch die Detektionsvorrichtung vorgenommen, sondern durch einen speziellen Schutzbus, dessen einzige Funktion es ist, die ESD-Energien von ESD-Ereignissen von mehreren Detektionsvorrichtungen aufzunehmen und an eine vorbestimmte Energiesenke zu leiten. Es ist daher das wesentliche Charakteristikum einer Vorrichtung, dass sie zumindest einen Schutzbus aufweist, an dem mindestens zwei Detektionsvorrichtungen angeschlossen sind, die im Falle eines ESD-Ereignisses an dem von der jeweiligen Detektionsvorrichtung zu schützenden Anschluss die damit verbundene eingespeiste ESD-Energie an den Schutzbus leiten. Es versteht sich von selbst, dass die Detektionsvorrichtung in dem Fall eines solchen ESD-Ereignisses an dem zu schützenden Anschluss die elektrische Verbindung zum inneren der integrierten Schaltung unterbrechen sollte, um eine Propagation des ESD-Ereignisses und damit der ESD-Energie in die integrierte Schaltung hinein zu verhindern.However, in contrast to the prior art, the function "deriving the energy of the ESD event" is now performed not by the detection device but by a special protection bus whose sole function is to receive the ESD energies of ESD events from multiple detection devices and to conduct to a predetermined energy sink. It is therefore the essential characteristic of a device that it has at least one protection bus to which at least two detection devices are connected, which in the case of an ESD event at the terminal to be protected by the respective detection device, the connected ESD energy connected to the protection bus conduct. It goes without saying that in the case of such an ESD event at the port to be protected, the detection device should interrupt the electrical connection to the interior of the integrated circuit in order to propagate the ESD event and thus the ESD energy into the integrated circuit to prevent it.

Wenn die Verbindung zwischen Schutzbus und zu schützendem Anschluss im Falle eines ESD-Ereignisses niederohmig genug ausgeführt wird, so fällt in der Detektionsvorrichtung keine Verlustleistung an. Somit kann sie klein ausgeführt werden. Diese Verringerung der benutzten Halbleiterfläche wäre aber nicht möglich, wenn die ESD-Energie in der Detektionsvorrichtung vernichtet werden sollte.If the connection between the protective bus and the connection to be protected is carried out with low resistance in the case of an ESD event, then no power dissipation will occur in the detection device. Thus, it can be made small. However, this reduction of the used semiconductor area would not be possible if the ESD energy in the detection device were to be destroyed.

Die auf diese Weise abgeleitete ESD-Energie des ESD-Ereignisses muss dann aber immer noch an geeigneter Stelle in einer Energiesenke kontrolliert vernichtet werden.However, the ESD energy of the ESD event derived in this way must still be destroyed in a controlled manner at an appropriate point in an energy sink.

Es hat sich bei der Ausarbeitung der Erfindung gezeigt, dass es kostenoptimal ist, vorzugsweise nur eine Energiesenke pro integrierten Schaltkreis zu verwenden. Besonders vorteilhaft ist es, wenn diese extern vom integrierten Schaltkreis angeordnet wird. Hierbei bedeutet extern, dass die Energiesenke nicht auf dem gleichen Halbleitersubstrat oder besser noch außerhalb des Gehäuses der integrierten Schaltung angeordnet wird. Dies hat den Vorteil, dass zwischen Energiesenke und integriertem Schaltkreis keine oder nur eine wesentlich abgeschwächte thermische Verbindung besteht.It has been found in the development of the invention that it is cost-optimal to use preferably only one energy sink per integrated circuit. It is particularly advantageous if it is arranged externally by the integrated circuit. In this case, externally means that the energy sink is not arranged on the same semiconductor substrate or even better outside the housing of the integrated circuit. This has the advantage that there is no or only a significantly weakened thermal connection between the energy sink and the integrated circuit.

Es ist denkbar, dass der dynamische Energiespeicher auf dem Substrat der Halbleiterschaltung untergebracht wird und durch eine thermische Barriere von der restlichen integrierten Schaltung getrennt ist, die eine um mindestens 1%, besser mehr als 2%, besser mehr als 5%, besser mehr als 10%, besser mehr als 20%, besser mehr als 50% herabgesetzte spezifische thermische Materialeitfähigkeit gegenüber dem Substratmaterial der integrierten Schaltung auf dem zumindest einer der Transistoren besitzt.It is conceivable that the dynamic energy storage is accommodated on the substrate of the semiconductor circuit and is separated from the rest of the integrated circuit by a thermal barrier, which is at least 1%, better more than 2%, better more than 5%, better more than 10%, more preferably more than 20%, more preferably more than 50%, of reduced specific thermal material conductivity over the integrated circuit substrate material on which at least one of the transistors has.

Daher kann in dem Fall diese Energiesenke so ausgeführt werden, dass sie bei erheblich höheren Temperaturen noch den Zweck der Funktion einer Energiesenke erfüllen kann. Hierfür kommen vorzugsweise Widerstände, Dioden und Kapazitäten und Verschaltungen derselben in Frage.Therefore, in this case, this energy sink can be made to still perform the function of an energy sink at much higher temperatures. For this purpose, preferably resistors, diodes and capacitances and interconnections of the same come into question.

Die Erfindung weist somit vorzugsweise einen erhöhten thermischen Widerstand zwischen der Energiesenke und dem integrierten Schaltkreis auf. Natürlich ist es auch denkbar, diesen erhöhten thermischen Widerstand beispielsweise durch einen mit DRIE in das Halbleitersubstrat geätzten Graben oder ähnliche MEMS Strukturen mit erhöhtem thermischem Widerstand auf dem Halbleitersubstrat herzustellen. Im einfachsten Fall kann dies ein größerer Abstand zum Rest der Strukturen auf dem IC sein. Es hat sich aber gezeigt, dass diese Variante der Erfindung typischerweise keinen Kostenvorteil mehr bietet.The invention thus preferably has an increased thermal resistance between the energy sink and the integrated circuit. Of course, it is also conceivable to increase this increased thermal resistance, for example, by means of a trench etched into the semiconductor substrate with DRIE or similar MEMS structures with increased to produce thermal resistance on the semiconductor substrate. In the simplest case, this may be a greater distance to the rest of the structures on the IC. However, it has been shown that this variant of the invention typically offers no cost advantage anymore.

In einer weiteren Variante der Erfindung weist die Vorrichtung einen bipolaren Stressbus auf. Das bedeutet, dass die Energiesenke über zwei Leitungen, eine Leitung für ESD-Ereignisse mit einer positiven Überspannung und eine Leitung für ESD-Ereignisse mit einer negativen Unterspannung, angeschlossen wird. Die Detektionsvorrichtung, deren zu überwachender Anschluss von einem ESD-Ereignis betroffen ist, stellt dann nicht nur das Vorliegen eines solchen Ereignisses fest, sondern auch dessen Polarität. Je nach Polarität des ESD-Ereignisses leitet die Detektionsvorrichtung die ESD-Energie des ESD-Ereignisses an dem betreffenden, durch diese Detektionsvorrichtung zu schützenden Anschluss auf den positiven oder negativen Schutzbus. Der jeweils andere Schutzbus und der Rest der integrierten Schaltung werden von dem betroffenen Anschluss abgekoppelt oder besser noch ganz getrennt. Zumindest findet eine ausreichende Dämpfung der Restkopplung statt. Im Normalbetrieb sind die Schutzbusse vom betroffenen Anschluss und vom Rest der integrierten Schaltung abgekoppelt, während der Rest der integrierten Schaltung in diesem Normalbetreib mit dem betreffenden Anschluss verbunden ist.In a further variant of the invention, the device has a bipolar stress bus. This means that the energy sink is connected via two wires, one wire for ESD events with a positive overvoltage and one wire for ESD events with a negative undervoltage. The detection device, whose connection to be monitored is affected by an ESD event, not only detects the presence of such an event, but also its polarity. Depending on the polarity of the ESD event, the detection device directs the ESD energy of the ESD event at the relevant port to be protected by this detection device to the positive or negative protection bus. The other protection bus and the rest of the integrated circuit are disconnected from the affected port or better still completely disconnected. At least sufficient damping of the residual coupling takes place. In normal operation, the protection busses are disconnected from the affected port and from the rest of the integrated circuit, while the rest of the integrated circuit in this normal operation is connected to the port concerned.

Beispiele der Erfindung sind in den beigefügten 4 und 5 Figuren dargelegt.Examples of the invention are set forth in the attached Figures 4 and 5 figures.

Fig. 1Fig. 1

Die 1 zeigt ein erstes, hier nicht beanspruchtes Beispiel der Vorrichtung. Es handelt sich um Mehrfachausgangstreiberschaltung für integrierte Schaltungen mit Schutzstrukturen. Sie verfügt über einen ersten Ausgangstreiber (DR1) mit einem ersten Ausgang (A1) und einen zweiten Ausgangstreiber (DR2) mit einem zugeordneten zweiten Ausgang (A2).The 1 shows a first, not claimed here example of the device. It is a multi-output driver circuit for integrated circuits with protective structures. It has a first output driver (DR1) with a first output (A1) and a second output driver (DR2) with an associated second output (A2).

Eine erste Schutzdiode (D1) ist mit ihrer Kathode mit der gemeinsamen negativen Versorgungsspannung (GND) verbunden. Sie schaltet dann durch, wenn ein negatives ESD-Ereignis auf der Bezugsmasse (GND) zu einer Spannungsabsenkung unter das Potenzial eines ersten Schutzbusses (PB1) führt. Daher ist sie mit ihrer Anode mit diesem ersten gemeinsamen Schutzbus (PB1) verbunden. Im Normalbetrieb ist diese erste Schutzdiode (D1) gesperrt.A first protection diode (D1) is connected to its cathode with the common negative supply voltage (GND). It then trips when a negative ESD event on the reference ground (GND) leads to a voltage drop below the potential of a first protection bus (PB1). Therefore, it is connected to its anode with this first common protection bus (PB1). In normal operation, this first protection diode (D1) is disabled.

Dem Fachmann ist dabei offensichtlich, dass diese erste gemeinsame Schutzdiode (D1) wie auch alle folgenden Dioden und Schutzdioden auch als Diode verschaltete Transistorschaltung ausgeführt sein können und/oder aus mehreren Dioden und/oder Schaltungen mit ähnlichen Eigenschaften bestehen können.It is obvious to a person skilled in the art that this first common protective diode (D1) as well as all subsequent diodes and protective diodes can also be designed as a diode-connected transistor circuit and / or can consist of a plurality of diodes and / or circuits with similar properties.

Eine zweite Schutzdiode (D2) ist mit ihrer Kathode mit einer gemeinsamen internen positiven Versorgungsspannung (VBAT') verbunden. Mit ihrer Anode ist sie mit dem ersten gemeinsamen Schutzbus (PB1) verbunden. Diese zweite Schutzdiode (D2) schaltet immer dann durch und verbindet den ersten Schutzbus (PB1) mit der internen positiven Versorgungsspannung (VBAT'), wenn das Potenzial dieser internen positiven Versorgungsspannung (VBAT'), aus welchen Gründen auch immer, kleiner als das Potenzial des ersten Schutzbusses (PB1) ist. Im Normalbetrieb ist diese zweite Schutzdiode (D2) gesperrt.A second protection diode (D2) is connected to its cathode with a common internal positive supply voltage (VBAT '). With its anode, it is connected to the first common protection bus (PB1). This second protection diode (D2) always turns on and connects the first protection bus (PB1) to the internal positive supply voltage (VBAT '), if the potential of this internal positive supply voltage (VBAT'), for whatever reason, is less than the potential of the first protection bus (PB1). In normal operation, this second protection diode (D2) is disabled.

Eine dritte Schutzdiode (D3) ist mit ihrer Anode mit einer positiven Versorgungsspannung (VBAT) verbunden. Gleichzeitig ist sie mit ihrer Kathode mit der internen positiven Versorgungsspannung (VBAT') verbunden. Diese dritte Schutzdiode (D3) sperrt immer dann und trennt die positiven Versorgungsspannung (VBAT) von der internen positiven Versorgungsspannung (VBAT'), wenn das Potenzial dieser internen positiven Versorgungsspannung (VBAT'), aus welchen Gründen auch immer, höher als das Potenzial der positiven Versorgungsspannung (VBAT) ist. Im Normalbetrieb ist diese dritte Schutzdiode (D2) leitend.A third protection diode (D3) is connected to its anode with a positive supply voltage (VBAT). At the same time it is connected with its cathode with the internal positive supply voltage (VBAT '). This third protection diode (D3) will always turn off and disconnect the positive supply voltage (VBAT) from the internal positive supply voltage (VBAT '), if the potential of this internal positive supply voltage (VBAT'), for whatever reason, is higher than the potential of the positive supply voltage (VBAT). In normal operation, this third protection diode (D2) is conducting.

Eine vierte Schutzdiode (D4) ist mit ihrer Kathode mit einem zweiten Schutzbus (PB2) und mit ihrer Anode mit der positiven Versorgungsspannung (VBAT) verbunden. Diese vierte Schutzdiode (D4) verbindet den zweiten Schutzbus (PB2) mit der positiven Versorgungsspannung (VBAT), wenn das Potenzial der positiven Versorgungsspannung niedriger ist als das Potenzial des zweiten Schutzbusses (PB2). Im Normalbetrieb ist diese vierte Schutzdiode (D4) gesperrt.A fourth protection diode (D4) has its cathode connected to a second protection bus (PB2) and its anode connected to the positive supply voltage (VBAT). This fourth protection diode (D4) connects the second protection bus (PB2) to the positive supply voltage (VBAT) when the potential of the positive supply voltage is lower than the potential of the second protection bus (PB2). In normal operation, this fourth protection diode (D4) is disabled.

Eine elfte Schutzdiode (D11) ist mit ihrer Kathode mit der positiven Versorgungsspannung (VBAT) und mit ihrer Anode mit dem ersten Schutzbus (PB1) verbunden. Diese elfte Schutzdiode (D11) verbindet den ersten Schutzbus (PB1) mit der positiven Versorgungsspannung (VBAT), wenn das Potenzial der positiven Versorgungsspannung niedriger ist als das Potenzial des ersten Schutzbusses (PB1). Im Normalbetrieb ist diese elfte Schutzdiode (D11) gesperrt.An eleventh protection diode (D11) is connected to its cathode with the positive supply voltage (VBAT) and with its anode to the first protection bus (PB1). This eleventh protection diode (D11) connects the first protection bus (PB1) to the positive supply voltage (VBAT) when the potential of the positive supply voltage is lower than the potential of the first protection bus (PB1). In normal operation, this eleventh protection diode (D11) is disabled.

Die zweite, dritte, vierte und elfte Schutzdiode (D2, D3, D4, D11) bilden somit eine erste Detektionsvorrichtung (SSV) für den Anschluss der positiven Versorgungsspannung (VBAT), die den externen Anschluss der positiven Versorgungsspannung (VBAT) je nach Polarität eines ESD-Ereignisses auf der positiven Versorgungsspannung (VBAT) mit

• dem ersten Schutzbus (PB1) mittels der elften Schutzdiode (D11) oder
• dem zweiten Schutzbus (PB2) mittels der vierten Schutzdiode (D4) verbindet und
• ggf. die interne Versorgungspannung (VBAT') mittels der dritten Schutzdiode (D3) abtrennt und
• ggf. die interne Versorgungsspannung (VBAT') mittels der zweiten Schutzdiode (D2) mit dem ersten Stressbus (PB1) verbindet.

The second, third, fourth and eleventh protection diode (D2, D3, D4, D11) thus form a first detection device (SSV) for the connection of the positive supply voltage (VBAT), which is the external connection of the positive supply voltage (VBAT) depending on the polarity of an ESD event on the positive supply voltage (VBAT) with

• the first protection bus (PB1) by means of the eleventh protection diode (D11) or
• connects to the second protection bus (PB2) by means of the fourth protection diode (D4) and
• If necessary, disconnect the internal supply voltage (VBAT ') by means of the third protection diode (D3) and
• If necessary, the internal supply voltage (VBAT ') connects to the first stress bus (PB1) by means of the second protection diode (D2).

Auf der Masse-Seite (GND) wird in diesem Beispiel nicht zwischen einer internen und einer externen Masse unterschieden. Dies wäre aber ggf. in analoger Weise auch möglich.On the ground side (GND) in this example, no distinction is made between an internal and an external ground. However, this would possibly also be possible in an analogous manner.

Jeder Ausgangstreiber (DR1, DR2) der Mehrfachausgangstreiberschaltung verfügt nun über eigene Detektionsvorrichtungen (SS1; SS2a, SS2b). Each output driver (DR1, DR2) of the multiple output driver circuit now has its own detection devices (SS1, SS2a, SS2b).

In diesem Beispiel handelt es sich jeweils um eine Push-Pull-Endstufe mit einem High-Side-Transistor (T1a, T2a) und jeweils einem zugeordneten Low-Side-Transistor (T1b, T2b). Der jeweilige High-Side-Transistor (T1a, T2a) ist typischerweise in P-Kanal-MOS-Transistor. Der jeweilige Low-Side-Transistor (T1b, T2b) ist typischerweise ein N-Kanal-MOS-Transistor.In this example, each is a push-pull output stage with a high-side transistor (T1a, T2a) and in each case one associated low-side transistor (T1b, T2b). The respective high-side transistor (T1a, T2a) is typically in P-channel MOS transistor. The respective low-side transistor (T1b, T2b) is typically an N-channel MOS transistor.

Eine fünfte Schutzdiode (D5) ist mit ihrer Anode mit der internen positiven Versorgungsspannung (VBAT') verbunden und mit ihrer Kathode mit den Source-Anschlüssen der oberen P-Kanal-MOS-Transistoren (T1a, T2a) verbunden.A fifth protection diode (D5) has its anode connected to the internal positive supply voltage (VBAT ') and its cathode connected to the sources of the upper P-channel MOS transistors (T1a, T2a).

Diese fünfte Schutzdiode (D5) sperrt, wenn das Source-Potenzial der oberen P-Kanal-MOS-Transistoren (T1a, T2a) höher liegt, als das Potenzial der internen Versorgungsspannung (VBAT'). Im Normalbetrieb verbindet die fünfte Schutzdiode (D5) die interne Versorgungsspannung (VBAT') mit den Source-Anschlüssen der oberen P-Kanal-MOS-Transistoren (T1a, T2a).This fifth protection diode (D5) turns off when the source potential of the upper P-channel MOS transistors (T1a, T2a) is higher than the potential of the internal supply voltage (VBAT '). In normal operation, the fifth protection diode (D5) connects the internal supply voltage (VBAT ') to the sources of the upper P-channel MOS transistors (T1a, T2a).

Eine siebte Schutzdiode (D7) ist mit ihrer Kathode mit dem zweiten Schutzbus (PB2) verbunden und mit ihrer Anode mit den Source-Anschlüssen der oberen P-Kanal-MOS-Transistoren (T1a, T2a) verbunden.A seventh protection diode (D7) has its cathode connected to the second protection bus (PB2) and its anode connected to the sources of the upper P-channel MOS transistors (T1a, T2a).

Diese siebte Schutzdiode (D7) verbindet den zweiten Schutzbus (PB2) mit den Source-Anschlüssen der oberen P-Kanal-Transistoren (T1a, T2a), wenn das Source-Potenzial der oberen P-Kanal-MOS-Transistoren (T1a, T2a) höher liegt, als das Potenzial des zweiten Schutzbusses (PB2). Im Normalbetrieb trennt die siebte Schutzdiode (D7) den zweiten Schutzbus (PB2) von den den Source-Anschlüssen der oberen P-Kanal-MOS-Transistoren (T1a, T2a).This seventh protection diode (D7) connects the second protection bus (PB2) to the sources of the upper P-channel transistors (T1a, T2a) when the source potential of the upper P-channel MOS transistors (T1a, T2a) higher than the potential of the second protection bus (PB2). In normal operation, the seventh protection diode (D7) separates the second protection bus (PB2) from the sources of the upper P-channel MOS transistors (T1a, T2a).

Der obere P-Kanal-Transistor (T1a, T2a) verfügt in diesem Beispiel jeweils über eine parasitäre Substrat-Diode, die den jeweiligen Ausgang (A1, A2), der mit dem jeweiligen Drain-Anschluss des oberen P-Kanal-Transistors verbunden ist, dann mit seinem Source-Anschluss verbindet, wenn das Potenzial des jeweiligen Ausgangs (A1, A2) höher liegt als das Potenzial des Source-Anschlusses.The upper P-channel transistor (T1a, T2a) in this example in each case has a parasitic substrate diode, which has the respective output (A1, A2), which is connected to the respective drain terminal of the upper P-channel transistor , then connects to its source terminal when the potential of the respective output (A1, A2) is higher than the potential of the source terminal.

Die beispielhafte Vorrichtung weist daher je Ausgangstreiber (DR1, DR2) den besagten oberen P-Kanal-MOS-Transistor (T1a, T2a) auf, dessen Drain-Anschluss mit dem jeweiligen Ausgang (A1, A2) des jeweiligen Ausgangstreibers (DR1, DR2) verbunden ist und dessen Substrat mit seinem jeweiligen Source-Anschluss verbunden ist.The exemplary device therefore has, for each output driver (DR1, DR2), said upper P-channel MOS transistor (T1a, T2a) whose drain terminal is connected to the respective output (A1, A2) of the respective output driver (DR1, DR2). is connected and whose substrate is connected to its respective source terminal.

Nur der Vollständigkeit halber sei an dieser Stelle erwähnt, dass in dieser Beschreibung zur Vereinfachung der Beschreibung die Schleusenspannungen der Dioden allesamt mit 0 V beschrieben werden, was in der Realität nicht der Fall ist. Dem Fachmann wird dies aber an einer Nacharbeit der Erfindung nicht hindern, da er deren Konsequenzen durch für den jeweiligen Anwendungsfall geeignete Parametrisierung und Analogsimulation der Schaltungen zu berücksichtigen weiß.For the sake of completeness, it should be mentioned at this point that in order to simplify the description, the slip voltages of the diodes are all described as 0 V, which is not the case in reality. However, this will not hinder the person skilled in the art from a reworking of the invention, since he knows how to take their consequences into account by suitable parameterization and analog simulation of the circuits for the respective application.

Die fünfte Schutzdiode (D5), die siebte Schutzdiode (D7) und die parasitären Dioden der oberen P-Kanal-Transistoren (T1a, T2a) bilden somit zusammen eine obere Detektionsvorrichtung (SS1), die im Normalbetrieb die positive interne Versorgungsspannung (VBAT') mit den Source-Anschlüssen der oberen P-Kanal-Transistoren (T1a, T2a) verbindet. Liegt das Potenzial eines Ausgangs (A1, A2) eines Ausgangstreibers (DR1, DR2) über dem Potenzial der Source-Anschlüsse der oberen P-Kanal-Transistoren (T1a, T2a), so

• trennt diese obere Detektionsvorrichtung (SS1) mittels der fünften Diode (D5) die interne Versorgungsspannung (VBAT') von den Source-Anschlüssen der oberen P-Kanal-Transistoren (T1a, T2a) und
• verbindet die Source-Anschlüsse der oberen P-Kanal-Transistoren (T1a, T2a) mit den Drain-Anschlüssen der oberen P-Kanal-Transistoren (T1a, T2a) mittels der parasitären Dioden der oberen P-Kanal-Transistoren (T1a, T2a) und
• verbindet die Source-Anschlüsse der oberen P-Kanal-Transistoren (T1a, T2a) mit dem zweiten Stressbus (PB2) mittels der siebten Diode (D7).

The fifth protection diode (D5), the seventh protection diode (D7) and the parasitic diodes of the upper P-channel transistors (T1a, T2a) thus together form an upper detection device (SS1), which in normal operation the positive internal supply voltage (VBAT ') to the sources of the upper P-channel transistors (T1a, T2a). If the potential of an output (A1, A2) of an output driver (DR1, DR2) lies above the potential of the source terminals of the upper P-channel transistors (T1a, T2a), then

This upper detection device (SS1) uses the fifth diode (D5) to separate the internal supply voltage (VBAT ') from the sources of the upper P-channel transistors (T1a, T2a) and
Connects the source terminals of the upper P-channel transistors (T1a, T2a) to the drain terminals of the upper P-channel transistors (T1a, T2a) by means of the parasitic diodes of the upper P-channel transistors (T1a, T2a ) and
Connects the source terminals of the upper P-channel transistors (T1a, T2a) to the second stress bus (PB2) by means of the seventh diode (D7).

Die Source-Anschlüsse der High-Side-Transistoren (T1a, T2a) werden somit durch mindestens eine obere Detektionsvorrichtung (SS1) geschützt. Es ist denkbar, diese Vorrichtung für jeden Ausgangstreiber (DR1, DR2) einzeln vorzusehen. (siehe z. B. 2)The source terminals of the high-side transistors (T1a, T2a) are thus protected by at least one upper detection device (SS1). It is conceivable this device for everyone Provide output driver (DR1, DR2) individually. (see eg 2 )

Den Drain-Anschlüssen der Low-Side-Transistoren (T1b, T2b) ist jeweils eine untere Detektionsvorrichtung (SS2a, SS2b) zugeordnet, die diesen Knoten jeweils schützt. Die untere Detektionsvorrichtung (SS2a, SS2b) wird spezifisch einmal pro Ausgangstreiber (DR1, DR2) vorgesehen.The drain terminals of the low-side transistors (T1b, T2b) are each assigned a lower detection device (SS2a, SS2b) which protects this node in each case. The lower detection device (SS2a, SS2b) is specifically provided once per output driver (DR1, DR2).

Je unterem N-Kanal-Transistor (T1b, T2b) ist in diesem Beispiel eine sechste Schutzdiode (D6a, D6b) vorgesehen, die mit ihrer Anode mit dem jeweiligen Ausgang (A1, A2) des jeweiligen Ausgangstreibers (DR1, DR2) verbunden ist und mit ihrer Kathode mit dem Drain-Anschluss des unteren N-Kanal-MOS-Transistors (T1b, T2b) des jeweiligen Ausgangstreibers (DR1, DR2) verbunden ist.Each lower N-channel transistor (T1b, T2b), a sixth protection diode (D6a, D6b) is provided in this example, which is connected with its anode to the respective output (A1, A2) of the respective output driver (DR1, DR2) and is connected with its cathode to the drain terminal of the lower N-channel MOS transistor (T1b, T2b) of the respective output driver (DR1, DR2).

Im Normalbetrieb verbindet diese sechste Schutzdiode (D6a, D6b) jeweils den Ausgang (A1, A2) des jeweiligen Treibers (DR1, DR2) mit dem jeweiligen Drain-Anschluss des jeweiligen unteren N-Kanal-Transistors (T1b, T2b). Liegt das Potenzial des jeweiligen Ausgangs (A1, A2) jedoch niedriger als das Potenzial des jeweiligen Drain-Anschlusses des jeweiligen unteren N-Kanal-Transistors (T1b, T2b), so trennt die sechste Diode (D6a, D6b) den jeweiligen Drain-Anschluss des jeweiligen unteren N-Kanal-Transistors (T1b, T2b) vom jeweiligen Ausgang (A1, A2), des jeweiligen Ausgangstreibers (DR1, DR2).In normal operation, this sixth protection diode (D6a, D6b) respectively connects the output (A1, A2) of the respective driver (DR1, DR2) to the respective drain terminal of the respective lower N-channel transistor (T1b, T2b). However, when the potential of the respective output (A1, A2) is lower than the potential of the respective drain of the respective lower N-channel transistor (T1b, T2b), the sixth diode (D6a, D6b) separates the respective drain of the respective lower N-channel transistor (T1b, T2b) from the respective output (A1, A2) of the respective output driver (DR1, DR2).

Je Ausgang und damit je unteren N-Kanal-Transistor (T1b, T2b) ist in diesem Beispiel eine neunte Schutzdiode (D9a, D9b) vorgesehen, die mit ihrer Kathode mit dem jeweiligen Ausgang (A1, A2) des jeweiligen Ausgangstreibers (DR1, DR2) verbunden ist und mit ihrer Anode mit dem ersten Schutzbus (PB1) verbunden ist.For each output and thus for each lower N-channel transistor (T1b, T2b), a ninth protection diode (D9a, D9b) is provided in this example, with its cathode connected to the respective output (A1, A2) of the respective output driver (DR1, DR2 ) and connected with its anode to the first protection bus (PB1).

Im Normalbetrieb trennt diese neunte Schutzdiode (D9a, D9b) jeweils den Ausgang (A1, A2) des jeweiligen Treibers (DR1, DR2) von dem ersten Schutzbus (PB1). Liegt das Potenzial des jeweiligen Ausgangs (A1, A2) jedoch niedriger als das Potenzial des ersten Schutzbusses (PB1), so verbindet die neunte Diode (D9a, D9b) jeweiligen Ausgang (A1, A2), des jeweiligen Ausgangstreibers (DR1, DR2) mit dem ersten Schutzbus (PB1).In normal operation, this ninth protection diode (D9a, D9b) in each case separates the output (A1, A2) of the respective driver (DR1, DR2) from the first protection bus (PB1). However, if the potential of the respective output (A1, A2) is lower than the potential of the first protection bus (PB1), the ninth diode (D9a, D9b) connects the respective output (A1, A2) of the respective output driver (DR1, DR2) the first protection bus (PB1).

Je Ausgang (A1, A2) und damit je unterem N-Kanal-Transistor (T1b, T2b) ist in diesem Beispiel eine achte Schutzdiode (D8a, D8b) vorgesehen, die mit ihrer Kathode mit dem zweiten Schutzbus (PB2) und mit ihrer Anode mit dem Drain-Anschluss des jeweiligen unteren N-Kanal-Transistors (T1b, T2b) des jeweiligen Ausgangstreibers (DR1, DR2) verbunden ist.For each output (A1, A2) and thus for each lower N-channel transistor (T1b, T2b), an eighth protective diode (D8a, D8b) is provided in this example, with its cathode with the second protection bus (PB2) and with its anode is connected to the drain terminal of the respective lower N-channel transistor (T1b, T2b) of the respective output driver (DR1, DR2).

Im Normalbetrieb trennt diese achte Schutzdiode (D8a, D8b) jeweils den Drain-Anschluss des jeweiligen unteren N-Kanal-Transistors (T1b, T2b) des jeweiligen Ausgangstreibers (DR1, DR2) von dem zweiten Schutzbus (PB2). Liegt das Potenzial des jeweiligen Drain-Anschlusses des jeweiligen unteren N-Kanal-Transistors (T1b, T2b) jedoch niedriger als das Potenzial des zweiten Schutzbusses (PB2), so verbindet die achte Diode (D8a, D8b) den jeweiligen Drain-Anschluss des jeweiligen unteren N-Kanal-Transistors (T1b, T2b) des jeweiligen Ausgangstreibers (DR1, DR2) mit dem zweiten Schutzbus (PB2).In normal operation, this eighth protective diode (D8a, D8b) respectively separates the drain terminal of the respective lower N-channel transistor (T1b, T2b) of the respective output driver (DR1, DR2) from the second protection bus (PB2). However, when the potential of the respective drain of the respective lower N-channel transistor (T1b, T2b) is lower than the potential of the second protection bus (PB2), the eighth diode (D8a, D8b) connects the respective drain of the respective one lower N-channel transistor (T1b, T2b) of the respective output driver (DR1, DR2) with the second protection bus (PB2).

Die jeweilige neunte Schutzdiode (D9a, D9b) eines Ausgangstreibers (DR1, DR2), die jeweilige sechste Schutzdiode (D6a, D6b) diese Ausgangstreibers (DR1, DR2) und die jeweilige achte Schutzdiode (D8a, D8b) dieses Ausgangstreibers (DR1, DR2) bilden zusammen somit eine Detektorvorrichtung (SS2a, SS2b), die im Normalbetrieb den jeweiligen Ausgang (A1, A2), mit dem jeweiligen Drain-Anschluss des jeweiligen unteren N-Kanal-Transistors (T1b, T2b) verbindet und die beiden Schutzbusse (PB1, PB2) abtrennt, während sie bei einem ESD-Ereignis mit positiver Überspannung am jeweiligen Ausgang (A1) des betroffenen Ausgangstreibers (DR1) diesen Ausgang (A1, A2) mit dem zweiten Schutzbus (PB2) verbindet und bei einem negativen Unterspannungsereignis am betroffenen Ausgang (A1, A2) den betreffenden Ausgang (A1, A2) mit dem ersten Schutzbus (PB1) verbindet.The respective ninth protection diode (D9a, D9b) of an output driver (DR1, DR2), the respective sixth protection diode (D6a, D6b) of this output driver (DR1, DR2) and the respective eighth protection diode (D8a, D8b) of this output driver (DR1, DR2) together form a detector device (SS2a, SS2b) which in normal operation connects the respective output (A1, A2) to the respective drain terminal of the respective lower N-channel transistor (T1b, T2b) and the two protective buses (PB1, PB2), while at an ESD event with positive overvoltage at the respective output (A1) of the affected output driver (DR1) connects this output (A1, A2) to the second protection bus (PB2) and at a negative undervoltage event at the output concerned ( A1, A2) connects the relevant output (A1, A2) to the first protection bus (PB1).

Der besagten unteren N-Kanal-MOS-Transistor (T1b, T2b) ist mit seinem Source-Anschluss mit der unteren Versorgungsspannung (GND) verbunden. Gleichzeitig ist dessen Substrat mit seinem Source-Anschluss verbunden, um wieder die parasitäre Substratdiode nutzen zu können.Said lower N-channel MOS transistor (T1b, T2b) is connected with its source terminal to the lower supply voltage (GND). At the same time, its substrate is connected to its source terminal in order to be able to use the parasitic substrate diode again.

Im Falle eines ESD-Ereignisses mit einer positiven Überspannung werden die betreffenden parasitäre Substratdioden der unteren N-Kanal-MOS-Transistoren (T1b, T2b) genutzt, um die negative Versorgungsspannungsleitung (GND) über die jeweilige achte Schutzdiode (D8a, D8b) mit dem zweiten Schutzbus (PB2) zu verbinden.In the case of an ESD event with a positive overvoltage, the respective parasitic substrate diodes of the lower N-channel MOS transistors (T1b, T2b) are used to connect the negative supply voltage line (GND) via the respective eighth protective diode (D8a, D8b) with the second protection bus (PB2) to connect.

Im Normalbetrieb sind diese parasitären Substratdioden der unteren N-Kanal-MOS-Transistoren (T1b, T2b) gesperrt.In normal operation, these parasitic substrate diodes of the lower N-channel MOS transistors (T1b, T2b) are disabled.

Im Falle eines ESD-Ereignisses an der negativen Versorgungsspannungsleitung (GND) mit einer negativen Unterspannung, öffnet sich die erste Schutzdiode (D1).In the case of an ESD event on the negative supply voltage line (GND) with a negative undervoltage, the first protection diode (D1) opens.

Die erste Schutzdiode (D1) und die parasitäre Substratdiode des unteren N-Kanal-Transistors (T2a, T2b) bilden somit zusammen eine Detektorvorrichtung, die bei einer negativen Unterspannung auf der negativen Versorgungsleitung dies mit dem ersten Schutzbus (PB1) und bei einer positiven Überspannung mit dem zweiten Schutzbus (PB2) verbindet. Im Normalbetrieb sind diese Verbindungen getrennt.The first protection diode (D1) and the parasitic substrate diode of the lower N-channel transistor (T2a, T2b) thus together form one Detector device which connects to the first protection bus (PB1) at a negative undervoltage on the negative supply line and to the second protection bus (PB2) at a positive overvoltage. In normal operation, these connections are disconnected.

Wesentlich für diese beispielhafte Ausführung ist somit, dass sie einen ersten und zweiten Schutzbus (PB1, PB2) zur Ableitung der ESD-Energie des ggf. auftretenden ESD-Ereignisses an eine Energiesenke aufweist.Essential for this exemplary embodiment is thus that it has a first and second protection bus (PB1, PB2) for deriving the ESD energy of the possibly occurring ESD event to an energy sink.

In dem Beispiel der 1 ist der den Ausgangstreibern (DR1, DR2) gemeinsame erste Schutzbus (PB1) mit einem ersten Anschluss eines dynamischen Energiespeichers (Cp, D10) als Energiesenke zur Aufnahme der Belastungsenergie, also der ESD-Energie, aus dem ggf. stattfindenden ESD-Ereignis verbunden. Der gemeinsame zweite Schutzbus (PB2) ist analog mit einem zweiten Anschluss eines dynamischen Energiespeichers (Cp, D10) zum gleichen Zweck verbunden.In the example of 1 the first protection bus (PB1) common to the output drivers (DR1, DR2) is connected to a first terminal of a dynamic energy store (Cp, D10) as an energy sink for receiving the load energy, ie the ESD energy, from the eventual ESD event. The common second protection bus (PB2) is analogously connected to a second terminal of a dynamic energy store (Cp, D10) for the same purpose.

Grundsätzlich kann diese Energiesenke beispielsweise einen Kondensator (Cp), einen Widerstand und/oder eine zehnte Schutzdiode (D10) umfassen. Diese wird beispielsweise mit Ihrer Anode mit dem ersten gemeinsamen Schutzbus (PB1) verbunden und mit Ihrer Kathode mit dem zweiten gemeinsamen Schutzbus (PB2) verbunden.In principle, this energy sink can comprise, for example, a capacitor (Cp), a resistor and / or a tenth protective diode (D10). This is connected, for example, to your anode to the first common protection bus (PB1) and connected to your cathode to the second common protection bus (PB2).

Fig. 2Fig. 2

2 zeigt 1 mit ausgangstreiberspezifischen Schutzdioden (D7a, D7b statt D7; D5a, D5b statt D5). Die Funktion bleibt aber im Wesentlichen gleich. Der technische Inhalt der 2 wird hier nicht beansprucht. 2 shows 1 with output driver-specific protection diodes (D7a, D7b instead of D7, D5a, D5b instead of D5). The function remains essentially the same. The technical content of 2 is not claimed here.

Fig. 3Fig. 3

Der technische Inhalt der 3 wird in den Ansprüchen dieser Schrift nicht beansprucht. 3 entspricht 2 mit dem Unterschied, dass die unteren N-Kanal-Transistoren (T1b, T2b) durch Widerstände (R1b, R2b) ersetzt sind. Es handelt sich also um eine Pull-Up-Schaltung. Eine Pull-UP-Stufe im Sinne dieser Offenbarung kann mehrere parallel und/oder seriell geschaltete Transistoren an Stelle eines Transistors in diesen Beispielen aufweisen. Deren Schutzwirkung bei positiven Überspannungen auf der negativen Versorgungsleitung ist herabgesetzt. Es ist sinnvoll eine dreizehnte Schutzdiode (D13) vorzusehen, die bei einer positiven Überspannung auf der negativen Versorgungsleitung (GND) diese mit dem zweiten Stressbus (PB2) verbindet.The technical content of 3 is not claimed in the claims of this document. 3 corresponds to 2 with the difference that the lower N-channel transistors (T1b, T2b) are replaced by resistors (R1b, R2b). It is therefore a pull-up circuit. A pull-up stage according to this disclosure may comprise a plurality of transistors connected in parallel and / or in series instead of a transistor in these examples. Their protective effect with positive overvoltages on the negative supply line is reduced. It makes sense to provide a thirteenth protective diode (D13) which, in the case of a positive overvoltage on the negative supply line (GND), connects it to the second stress bus (PB2).

Die zwölfte Schutzdiode (D12) ist in diesem Beispiel dann mit Ihrer Katode mit dem zweiten Stressbus (PB2) und mit ihrer Anode mit dem ersten Stressbus (PB1) verbunden.The twelfth protection diode (D12) in this example is then connected to your cathode with the second stress bus (PB2) and with its anode to the first stress bus (PB1).

Fig. 4Fig. 4

4 zeigt eine erfindungsgemäße Vorrichtung. Der technische Inhalt der 4 wird in den Ansprüchen dieser Schrift im Gegensatz zu dem der vorausgehenden Figuren beansprucht. Es handelt sich wieder um eine Mehrfachausgangstreiberschaltung für integrierte Schaltungen mit Schutzstrukturen von mindestens zwei Ausgangstreibern (DR31, DR32) mit je einem Ausgang (A31, A32). Extern soll eine Gleichrichtung der Versorgungsspannung (VBAT) durch eine Gleichrichterdiode (Dv) und einen Siebkondensator (Cv) zu einer internen Versorgungsspannung (VBAT') erfolgen. Die Versorgung der integrierten Schaltung (IC) erfolgt dann über die interne Versorgungsspannungsleitung (VBAT'). 4 shows a device according to the invention. The technical content of 4 is claimed in the claims of this document in contrast to that of the preceding figures. It is again a multi-output driver circuit for integrated circuits with protection structures of at least two output drivers (DR31, DR32) with one output each (A31, A32). Externally, a rectification of the supply voltage (VBAT) by a rectifier diode (Dv) and a filter capacitor (Cv) to an internal supply voltage (VBAT ') take place. The supply of the integrated circuit (IC) then takes place via the internal supply voltage line (VBAT ').

Eine erste gemeinsame Schutzdiode (D31) ist mit ihrer Anode mit der gemeinsamen negativen Versorgungsspannung (GND) verbunden und mit ihrer Kathode mit der gemeinsamen internen positiven Versorgungsspannung (VBAT') verbunden. Diese erste gemeinsame Schutzdiode (D31) öffnet sich, wenn das Potenzial der negativen Versorgungsspannungsleitung (GND) über dem der positiven Versorgungsspannungsleitung (VBAT') liegt, also bei negativer Unterspannung auf der positiven Versorgungsspannungsleitung (VBAT') oder positiver Überspannung auf der gemeinsamen negativen Versorgungsspannung (GND).A first common protection diode (D31) has its anode connected to the common negative supply voltage (GND) and its cathode connected to the common internal positive supply voltage (VBAT '). This first common protection diode (D31) opens when the potential of the negative supply voltage line (GND) is higher than that of the positive supply voltage line (VBAT '), ie negative negative voltage on the positive supply voltage line (VBAT') or positive overvoltage on the common negative supply voltage (GND).

Im Gegensatz dazu wird ein Überspannungs-Ereignis auf der positiven Versorgungsspannung über eine dritte Schutzdiode (D33) auf den Schutzbus (PB) geleitet. Diese beispielhafte Vorrichtung weist nur einen Schutzbus (PB) auf. Die Funktion des anderen Schutzbusses übernimmt in diesem Beispiel die negative Versorgungsspannungsleitung (GND). Die Substrate der oberen P-Kanal-Transistoren (T31a, T32a) sind mit dem beispielhaft einzigen Schutzbus (PB) verbunden. Hierdurch kann eine positive Überspannung an einem der Ausgänge (A31, A32) über die parasitären Dioden der oberen P-Kanal-Transistoren (T31a, T32a) auf den gemeinsamen Schutzbus (PB) abgeleitet werden. Im Gegensatz dazu sind in dieser beispielhaften Ausprägung der Erfindung die parasitären Substratdioden der unteren N-Kanal-Transistoren (T31b, T32b) mit ihrer Source und damit mit der negativen Versorgungsspannungsleitung (GND) verbunden. Diese parasitären Substratdioden der unteren N-Kanal-Transistoren (T31b, T32b) öffnen bei einer negativen Unterspannung an einem der Ausgänge (A32, A31). Somit verbinden die parasitären Dioden der oberen P-Kanal-Transistoren (T31a, T32a) bei einem ESD-Ereignis mit positiver Spannungsamplitude den betroffenen Ausgang (A31, A32) des betroffenen Ausgangstreibers (DR31, DR32) mit dem Stressbus (PB).In contrast, an overvoltage event on the positive supply voltage is conducted to the protection bus (PB) via a third protection diode (D33). This exemplary device has only one protection bus (PB). The function of the other protection bus assumes the negative supply voltage line (GND) in this example. The substrates of the upper P-channel transistors (T31a, T32a) are connected to the exemplary single protection bus (PB). This allows a positive overvoltage at one of the outputs (A31, A32) to be dissipated to the common protection bus (PB) via the parasitic diodes of the upper P-channel transistors (T31a, T32a). In contrast, in this exemplary embodiment of the invention, the parasitic substrate diodes of the lower N-channel transistors (T31b, T32b) are connected to their source and thus to the negative supply voltage line (GND). These parasitic substrate diodes of the lower N-channel transistors (T31b, T32b) open at a negative undervoltage at one of the outputs (A32, A31). Thus, in a positive voltage amplitude ESD event, the parasitic diodes of the upper P-channel transistors (T31a, T32a) connect the one affected output (A31, A32) of the affected output driver (DR31, DR32) with the stress bus (PB).

Bei einer positiven Überspannung auf der negativen Versorgungsspannungsleitung (GND) öffnet eine zweite Schutzdiode (D32), die mit ihrer Kathode mit dem Stressbus (PB) und mit ihrer Anode mit der gemeinsamen negativen Versorgungsspannungsleitung (GND) verbunden ist.A positive overvoltage on the negative supply voltage line (GND) opens a second protection diode (D32), which is connected at its cathode to the stress bus (PB) and at its anode to the common negative supply voltage line (GND).

In der Schaltung ist je Ausgangstreiber (DR31, DR32) jeweils ein unterer N-Kanal-MOS-Transistor (T31b, T32b) des betreffenden Ausgangstreibers (DR31, DR32) mit seinem Source-Anschluss mit der gemeinsamen negativen Versorgungsspannung (GND) verbunden und mit seinem Drain-Anschluss mit dem Ausgang (A31, A32) des betreffenden Ausgangstreibers (DR31, DR32) verbunden. Das Substrat des unteren N-Kanal-Transistors (T31b, T32b) des betreffenden Ausgangstreibers (DR31, DR32) ist, wie beschrieben, mit seinem Source-Anschluss verbunden. Ein oberer P-Kanal-MOS-Transistor (T31a, T32a) des betreffenden Ausgangstreibers (DR31, DR32) ist mit seinem Drain-Anschluss mit dem Ausgang (A31, A32) des betreffenden Ausgangstreibers (DR31, DR32) und damit mit dem Drain-Anschluss des unteren N-Kanal-MOS-Transistors (T31b, T32b) des betreffenden Ausgangstreibers (DR31, DR32) verbunden. Der obere P-Kanal-MOS-Transistor (T31a, T32a) des betreffenden Ausgangstreibers (DR31, DR32) ist mit seinem Source-Anschluss mit der gemeinsamen internen positiven Versorgungsspannung (VBAT') verbunden. Mit diesen mindestens zwei Ausgangstreibern (DR31, DR32) ist ein gemeinsamer Schutzbus (PB) verbunden. Die zweite Schutzdiode (D32) ist mit ihrer Anode mit der gemeinsamen Versorgungsspannung (GND) verbunden. Die zweite Schutzdiode (D32) ist mit ihrer Kathode mit dem gemeinsamen Schutzbus (PB) verbunden. Das Substrat der jeweiligen oberen P-Kanal-MOS-Transistoren (T31a, T32a) der jeweiligen Ausgangstreiber (DR31, DR32) ist jeweils mit dem gemeinsamen Schutz-Bus (PB) verbunden. Eine dritte Schutzdiode (D33) ist mit ihrer Anode mit der gemeinsamen positiven Versorgungsspannung (VBAT') verbunden. Diese dritte Schutzdioden (D33) ist mit ihrer Kathode mit dem gemeinsamen Schutzbus (PB) verbunden.In the circuit for each output driver (DR31, DR32) each have a lower N-channel MOS transistor (T31b, T32b) of the respective output driver (DR31, DR32) connected to its source terminal to the common negative supply voltage (GND) and with its drain terminal connected to the output (A31, A32) of the respective output driver (DR31, DR32). The substrate of the lower N-channel transistor (T31b, T32b) of the respective output driver (DR31, DR32) is connected to its source terminal as described. An upper P-channel MOS transistor (T31a, T32a) of the relevant output driver (DR31, DR32) has its drain connected to the output (A31, A32) of the respective output driver (DR31, DR32) and thus to the drain. Connection of the lower N-channel MOS transistor (T31b, T32b) of the relevant output driver (DR31, DR32) connected. The upper P-channel MOS transistor (T31a, T32a) of the relevant output driver (DR31, DR32) has its source connected to the common internal positive supply voltage (VBAT '). A common protection bus (PB) is connected to these at least two output drivers (DR31, DR32). The second protection diode (D32) is connected with its anode to the common supply voltage (GND). The second protection diode (D32) is connected with its cathode to the common protection bus (PB). The substrate of the respective upper P-channel MOS transistors (T31a, T32a) of the respective output drivers (DR31, DR32) are connected to the common protection bus (PB), respectively. A third protection diode (D33) is connected with its anode to the common positive supply voltage (VBAT '). This third protection diode (D33) is connected with its cathode to the common protection bus (PB).

Der gemeinsame Schutzbus (PB) ist nun mit einem ersten Anschluss eines dynamischen Energiespeichers (Cp, D34) zur Aufnahme der Belastungsenergie durch ESD-Ereignisse verbunden. Ein zweiter Anschluss des dynamischen Energiespeichers (Cp, D34) zur Aufnahme von Belastungsenergie ist mit der negativen Versorgungsspannung (GND) verbunden.The common protection bus (PB) is now connected to a first terminal of a dynamic energy store (Cp, D34) for receiving the load energy through ESD events. A second connection of the dynamic energy accumulator (Cp, D34) for taking up load energy is connected to the negative supply voltage (GND).

Hierbei kann der dynamische Energiespeichers zur Aufnahme von Belastungsenergie u. a. Kondensatoren (Cp), Widerstände und Schutzdioden umfassen. Insbesondere kann es sich bei dem Energiespeicher um eine vierte Schutzdiode (D34) handeln, die mit Ihrer Anode mit der negativen Versorgungsspannung verbunden ist und mit Ihrer Kathode mit dem gemeinsamen Schutzbus (PB) verbunden ist.In this case, the dynamic energy storage for receiving load energy u. a. Capacitors (Cp), resistors and protection diodes include. In particular, the energy store may be a fourth protection diode (D34), which is connected to the anode with the negative supply voltage and is connected to its cathode with the common protection bus (PB).

Fig. 5Fig. 5

5 entspricht der 4 mit dem Unterschied, dass die dritte Schutzdiode (D33) als ausgangstreiberspezifische Diode je Ausgangstreiber (DR1, DR2) einmal in der Nähe des jeweiligen Transistors als dritte Schutzdiode (D33a, D33b) ausgeführt ist. Der technische Inhalt der 5 wird in den Ansprüchen dieser Schrift ebenfalls beansprucht. 5 equals to 4 with the difference that the third protection diode (D33) is designed as an output driver-specific diode per output driver (DR1, DR2) once in the vicinity of the respective transistor as a third protection diode (D33a, D33b). The technical content of 5 is also claimed in the claims of this document.

Fig. 6Fig. 6

6 entspricht der 5 mit dem Unterschied, dass die unteren N-Kanal-Transistoren (T31b, T32b) durch Widerstände (R31b, R32b) ersetzt sind. Es handelt sich also wieder um eine Pull-Up-Schaltung aus einem Widerstand und einem Transistor. Eine Pull-UP-Stufe im Sinne dieser Offenbarung kann mehrere parallel und/oder seriell geschaltete Transistoren an Stelle eines Transistors in diesen Beispielen aufweisen. Der technische Inhalt der 6 wird in den Ansprüchen dieser Schrift nicht beansprucht. 6 equals to 5 with the difference that the lower N-channel transistors (T31b, T32b) are replaced by resistors (R31b, R32b). It is again a pull-up circuit of a resistor and a transistor. A pull-up stage according to this disclosure may comprise a plurality of transistors connected in parallel and / or in series instead of a transistor in these examples. The technical content of 6 is not claimed in the claims of this document.

Fig. 7Fig. 7

Aus diesen bisherigen Beispielen lässt sich eine verallgemeinerte Struktur extrahieren. Der technische Inhalt der 7 wird in den Ansprüchen dieser Schrift nicht in dieser Allgemeinheit beansprucht.From these previous examples, a generalized structure can be extracted. The technical content of 7 is not claimed in the claims of this document in this generality.

Bei dem Beispiel der 7 handelt es sich wieder um eine Mehrfachausgangstreiberschaltung für integrierte Schaltungen mit mindestens zwei Ausgängen (A51, A52, ... A5x) und mindestens zwei diesen zugeordneten Ausgangstreibern (DR51, DR52, ... DR5x) mit zugehörigen Schutzstrukturen dieser Ausgangstreiber (DR51, DR52, ... DR5x). Im Gegensatz zum Stand der Technik weist diese Schaltung einen ersten gemeinsamen Schutzbus (PB1) und einen zweiten gemeinsamen Schutzbus (PB2) auf. Dieser erste Schutzbus (PB1) ist ebenso wie der zweite Schutzbus (PB2) in diesem Beispiel von den positiven Versorgungsspannungsleitungen (VBAT, VBAT') und den negativen Versorgungsspannungsleitungen (GND) verschieden. In der 8 wird später ein Beispiel gezeigt, bei dem der erste Schutzbus mit der negativen Versorgungsspannungsleitung gleich ist.In the example of 7 again, it is a multi-output driver circuit for integrated circuits with at least two outputs (A51, A52, ... A5x) and at least two output drivers (DR51, DR52, ... DR5x) associated therewith with associated protective structures of these output drivers (DR51, DR52, ... DR5x). In contrast to the prior art, this circuit has a first common protection bus (PB1) and a second common protection bus (PB2). This first protection bus (PB1) as well as the second protection bus (PB2) in this example are different from the positive supply voltage lines (VBAT, VBAT ') and the negative supply voltage lines (GND). In the 8th An example is shown below in which the first protection bus is equal to the negative supply voltage line.

Jeder der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x), hier x Ausgangstreiber, weist jeweils mindestens einen oberen P-Kanaltransistor (T51a, T51b, ... T51x) und jeweils mindestens einen unteren N-Kanaltransistor (T52a, T52b ... T52x) auf, die jeweils pro Ausgangstreiber (DR51, DR52, ... DR5x) der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x) eine Push-Pull-Stufe bilden. Hierbei ist dem Fachmann klar, dass beispielsweise im Falle von UND- und ODER-Verknüpfungen ggf. mehrerer Transistoren parallel und/oder in Serie geschaltet sein können. Hier wird zur Vereinfachung, wie zuvor, aber immer nur der Fall einer Push-Pull-Stufe mit lediglich zwei Transistoren behandelt. Eine Push-Pull-Stufe im Sinne dieser Offenbarung kann mehrere parallel und/oder seriell geschaltete Transistoren an Stelle eines Transistors in diesen Beispielen aufweisen.Each of the at least two output drivers (DR51, DR52, ... DR5x), here x output drivers, has at least one upper P-channel transistor (T51a, T51b, ... T51x) and at least one lower N-channel transistor (T52a, T52b ... T52x), each for each output driver (DR51, DR52, ... DR5x ) the at least two output drivers (DR51, DR52, ... DR5x) form a push-pull stage. In this case, it is clear to the person skilled in the art that, for example, in the case of AND and OR connections, possibly a plurality of transistors may be connected in parallel and / or in series. Here, for simplicity, as before, but always treated only the case of a push-pull stage with only two transistors. A push-pull stage in the sense of this disclosure may comprise a plurality of parallel and / or series-connected transistors instead of a transistor in these examples.

Typischerweise weist die Vorrichtung eine erste Teilvorrichtung (SSV) auf, die

• bei einer Überspannung auf der positiven Versorgungsspannungsleitung (VBAT) eine interne positive Versorgungsspannungsleitung (VBAT') von der positiven Versorgungsspannungsleitung (VBAT) und dem ersten Schutzbus (PB1) trennt und gleichzeitig die positive Versorgungsspannungsleitung (VBAT) mit dem zweiten gemeinsamen Schutzbus (PB2) verbindet und
• bei einer Unterspannung auf der positiven Versorgungsspannungsleitung (VBAT) eine interne positive Versorgungsspannungsleitung (VBAT') von der positiven Versorgungsspannungsleitung (VBAT) und dem zweiten Schutzbus (PB2) trennt und gleichzeitig die positive Versorgungsspannungsleitung (VBAT) mit dem ersten gemeinsamen Schutzbus (PB1) verbindet und
• im Normalbetrieb die interne Versorgungsspannungsleitung (VBAT') mit der positiven Versorgungsspannungsleitung (VBAT) verbindet und den zweiten Schutzbus (PB2) und den ersten Schutzbus (PB1) abtrennt und keine Verbindung zwischen diesen herstellt.

Typically, the device comprises a first sub-device (SSV), which

In the event of an overvoltage on the positive supply voltage line (VBAT) an internal positive supply voltage line (VBAT ') separates from the positive supply voltage line (VBAT) and the first protection bus (PB1) and at the same time the positive supply voltage line (VBAT) with the second common protection bus (PB2) connects and
In the case of an undervoltage on the positive supply voltage line (VBAT) an internal positive supply voltage line (VBAT ') separates from the positive supply voltage line (VBAT) and the second protection bus (PB2) and at the same time the positive supply voltage line (VBAT) is connected to the first common protection bus (PB1) connects and
• In normal operation, the internal supply voltage line (VBAT ') connects to the positive supply voltage line (VBAT) and disconnects the second protection bus (PB2) and the first protection bus (PB1) and does not establish a connection between them.

Darüber hinaus weist jeder der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x) je eine zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) mit vier Anschlüssen auf. Diese ist mit ihrem ersten Anschluss jeweils mit der positiven Versorgungsspannungsleitung (VBAT') verbunden. Mit ihrem zweiten Anschluss ist sie jeweils mit dem ersten Schutzbus (PB1) verbunden. Mit ihrem dritten Anschluss ist sie jeweils mit dem zweiten Schutzbus (PB2) verbunden. Mit ihrem vierten Anschluss ist sie jeweils mit dem jeweiligen Source-Anschluss des jeweiligen oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbunden.In addition, each of the at least two output drivers (DR51, DR52, ... DR5x) each has a second sub-device (SS1a, SS1b, ... SS1x) with four terminals. This is connected with its first connection in each case with the positive supply voltage line (VBAT '). With its second connection, it is in each case connected to the first protection bus (PB1). With its third connection, it is in each case connected to the second protection bus (PB2). With its fourth terminal, it is respectively connected to the respective source terminal of the respective upper P-channel MOS transistor (T51a, T51b, ... T51x) of the respective output driver (DR51, DR52, ... DR5x).

Bei einer Überspannung an dem jeweiligen Source-Anschluss des jeweiligen oberen P-Kanal-MOS-Transistors (T1a, T2a) des jeweiligen Ausgangstreibers (DR51, Dr52, ... DR5x) trennt die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) die interne positive Versorgungsspannungsleitung (VBAT') von dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51a, ... T51x) und dem ersten Schutzbus (PB1) ohne diese separat zu verbinden. Gleichzeitig verbindet die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) den Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) mit dem zweiten gemeinsamen Schutzbus (PB2).In the event of an overvoltage at the respective source terminal of the respective upper P-channel MOS transistor (T1a, T2a) of the respective output driver (DR51, Dr52,... DR5x), the second sub-device (SS1a, SS1b,... SS1x ) separately connect the internal positive power supply line (VBAT ') from the source of the respective upper P-channel MOS transistor (T51a, T51a, ... T51x) and the first protection bus (PB1) without them. At the same time, the second sub-device (SS1a, SS1b, ... SS1x) connects the source of the respective upper P-channel MOS transistor (T51a, T51b, ... T51x) to the second common protection bus (PB2).

Bei einer Unterspannung an dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) trennt die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) die interne positive Versorgungsspannungsleitung (VBAT') von dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) und dem zweiten Schutzbus (PB2) ohne diese separat zu verbinden. Gleichzeitig verbindet die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) den Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) mit dem ersten gemeinsamen Schutzbus (PB1).In the case of an undervoltage at the source terminal of the relevant upper P-channel MOS transistor (T51a, T51b,... T51x), the second partial device (SS1a, SS1b,... SS1x) separates the internal positive supply voltage line (VBAT ') from the source terminal of the respective upper P-channel MOS transistor (T51a, T51b, ... T51x) and the second protection bus (PB2) without connecting them separately. At the same time, the second sub-device (SS1a, SS1b, ... SS1x) connects the source of the respective upper P-channel MOS transistor (T51a, T51b, ... T51x) to the first common protection bus (PB1).

Bei Nichtvorliegen einer Unterspannung oder Überspannung an dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) verbindet die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) die interne positive Versorgungsspannungsleitung (VBAT') mit dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x). Gleichzeitig trennt die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) den Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) und die interne positive Versorgungsspannungsleitung (VBAT') auf der einen Seite von dem ersten und zweiten Schutzbus (PB1, PB2) auf der anderen Seite.In the absence of an undervoltage or overvoltage at the source terminal of the respective upper P-channel MOS transistor (T51a, T51b,... T51x), the second partial device (SS1a, SS1b,... SS1x) connects the internal positive supply voltage line (FIG. VBAT ') to the source of the respective upper P-channel MOS transistor (T51a, T51b, ... T51x). At the same time, the second sub-device (SS1a, SS1b, ... SS1x) separates the source of the respective upper P-channel MOS transistor (T51a, T51b, ... T51x) and the internal positive power supply line (VBAT ') on the one side of the first and second protection buses (PB1, PB2) on the other side.

Jeder der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x) weist darüber hinaus jeweils eine dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) auf, die mit ihrem ersten Anschluss mit dem Drain des jeweiligen oberen P-Kanal-Transistors (T51a, T51b, ... T51x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) und dem jeweiligen Ausgang (A51, A52, ... A5x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbunden ist. Die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) ist mit ihrem zweiten Anschluss mit dem ersten Schutzbus (PB1) verbunden. Sie ist mit ihrem dritten Anschluss mit dem zweiten Schutzbus (PB2) verbunden und mit ihrem vierten Anschluss mit dem jeweiligen Drain-Anschluss des jeweiligen unteren N-Kanal-MOS-Transistors (T52a, T52b, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbunden.Each of the at least two output drivers (DR51, DR52, ... DR5x) furthermore has in each case a third sub-device (SS2a, SS2b,... SS2x) of this output driver (DR51, DR52,... DR5x), which has its first Connection to the drain of the respective upper P-channel transistor (T51a, T51b, ... T51x) of the respective output driver (DR51, DR52, ... DR5x) and the respective output (A51, A52, ... A5x) of the respective output driver respective output driver (DR51, DR52, ... DR5x). The third sub-device (SS2a, SS2b, ... SS2x) has its second connection connected to the first protection bus (PB1). It is connected with its third terminal to the second protection bus (PB2) and its fourth terminal connected to the respective drain terminal of the respective lower N-channel MOS transistor (T52a, T52b, ... T52x) of the respective output driver (DR51 , DR52, ... DR5x).

Bei einer Überspannung auf dem jeweiligen Ausgang (A51, A52, ... A5x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbindet die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) dessen jeweiligen Ausgang (A51, A52, .... A5x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) mit einem zweiten gemeinsamen Schutzbus (PB2). Sie trennt dem ersten gemeinsamen Schutzbus (PB1) und das Drain des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) ab, ohne diese zu verbinden. In the case of an overvoltage on the respective output (A51, A52,... A5x) of the respective output driver (DR51, DR52,... DR5x), the third sub-device (SS2a, SS2b,... SS2x) connects its respective output (A51, A52, .... A5x) of this output driver (DR51, DR52, ... DR5x) with a second common protection bus (PB2). It disconnects the first common protection bus (PB1) and the drain of the respective lower N-channel transistor (T52a, T5sb, ... T52x) of the respective output driver (DR51, DR52, ... DR5x) without connecting them.

Bei einer Unterspannung auf dem jeweiligen Ausgang (A51, A52, ... A5x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbindet die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) dessen jeweiligen Ausgang (A51, A52, .... A5x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) mit dem ersten gemeinsamen Schutzbus (PB1). Der zweite gemeinsamen Schutzbus (PB2) und das Drain des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) werden durch die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) abgetrennt ohne diese zu verbinden.With an undervoltage on the respective output (A51, A52,... A5x) of the respective output driver (DR51, DR52,... DR5x), the third sub-device (SS2a, SS2b,... SS2x) connects its respective output (A51, A52, .... A5x) of this output driver (DR51, DR52, ... DR5x) with the first common protection bus (PB1). The second common protection bus (PB2) and the drain of the respective lower N-channel transistor (T52a, T5sb, ... T52x) of the respective output driver (DR51, DR52, ... DR5x) are detected by the third sub-device (SS2a, SS2b , ... SS2x) disconnected without connecting them.

Bei Nichtvorliegen einer Unter- oder Überspannung an dem jeweiligen Ausgang (A51, A52, ... A5x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbindet die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) dessen jeweiligen Ausgang (A51, A52, .... A5x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) mit dem Drain des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x). Der zweite gemeinsame Schutzbus (PB2) und der erste gemeinsame Schutzbus (PB1) werden durch die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) abgetrennt ohne diese zu verbinden.In the absence of under- or overvoltage at the respective output (A51, A52,... A5x) of the respective output driver (DR51, DR52,... DR5x), the third sub-device (SS2a, SS2b,... SS2x) connects its respective one Output (A51, A52, .... A5x) of this output driver (DR51, DR52, ... DR5x) to the drain of the respective lower N-channel transistor (T52a, T5sb, ... T52x) of the respective output driver (DR51 , DR52, ... DR5x). The second common protection bus (PB2) and the first common protection bus (PB1) are disconnected by the third sub-device (SS2a, SS2b, ... SS2x) without connecting them.

Darüber hinaus weist jeder der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x) jeweils eine vierte Teilvorrichtung (SS3a, SS3b, ... SS3x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) auf.In addition, each of the at least two output drivers (DR51, DR52, ... DR5x) each have a fourth sub-device (SS3a, SS3b, ... SS3x) of this output driver (DR51, DR52, ... DR5x).

Sie ist jeweils mit ihrem ersten Anschluss mit dem Source des jeweiligen unteren N-Kanal-Transistors (T52a, T52b, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbunden. Sie ist mit ihrem zweiten Anschluss mit dem ersten Schutzbus (PB1) verbunden. Sie ist mit ihrem dritten Anschluss mit dem zweiten Schutzbus (PB2) verbunden. Sie ist mit ihrem vierten Anschluss mit der negativen Versorgungsspannung (GND) verbunden.It is connected in each case with its first terminal to the source of the respective lower N-channel transistor (T52a, T52b,... T52x) of the respective output driver (DR51, DR52,... DR5x). It is connected with its second connection to the first protection bus (PB1). It is connected with its third connection to the second protection bus (PB2). It is connected with its fourth connection to the negative supply voltage (GND).

Bei einer Überspannung auf der negativen Versorgungsleitung (GND) verbindet die vierte Teilvorrichtung (SS3a, SS3b, ... SS3x) die negative Versorgungsleitung (GND) mit dem zweiten gemeinsamen Schutzbus (PB2). In diesem Fall trennt die vierte Teilvorrichtung (SS3a, SS3b, ... SS3x) den ersten gemeinsamen Schutzbus (PB1) und das Source des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) ab, ohne diese zu verbinden.In the event of an overvoltage on the negative supply line (GND), the fourth sub-device (SS3a, SS3b, ... SS3x) connects the negative supply line (GND) to the second common protection bus (PB2). In this case, the fourth subdevice (SS3a, SS3b, ... SS3x) separates the first common protection bus (PB1) and the source of the respective lower N-channel transistor (T52a, T5sb, ... T52x) of the respective output driver (DR51 , DR52, ... DR5x) without connecting them.

Bei einer Unterspannung verbindet die vierte Teilvorrichtung (SS3a, SS3b, ... SS3x) die negative Versorgungsleitung (GND) mit dem ersten gemeinsamen Schutzbus (PB1). Die vierte Teilvorrichtung (SS3a, SS3b, ... SS3x) trenn den zweiten gemeinsamen Schutzbus (PB2) und das Source des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) ab ohne diese zu verbinden.In the case of an undervoltage, the fourth sub-device (SS3a, SS3b, ... SS3x) connects the negative supply line (GND) to the first common protection bus (PB1). The fourth sub-device (SS3a, SS3b, ... SS3x) disconnects the second common protection bus (PB2) and the source of the respective lower N-channel transistor (T52a, T5sb, ... T52x) of the respective output driver (DR51, DR52, ... DR5x) without connecting them.

Bei Nichtvorliegen einer Unter- oder Überspannung auf der negativen Versorgungsleitung (GND) verbindet die vierte Teilvorrichtung (SS3a, SS3b, ... SS3x) die negative Versorgungsleitung (GND) mit dem Source des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x). Die vierte Teilvorrichtung (SS3a, SS3b, ... SS3x) trennt den zweiten gemeinsamen Schutzbus (PB2) und den ersten gemeinsamen Schutzbus (PB1) ab, ohne diese zu verbinden.In the absence of under or over voltage on the negative supply line (GND), the fourth sub-device (SS3a, SS3b, ... SS3x) connects the negative supply line (GND) to the source of the respective lower N-channel transistor (T52a, T5sb, ... T52x) of the respective output driver (DR51, DR52, ... DR5x). The fourth subdevice (SS3a, SS3b, ... SS3x) disconnects the second common protection bus (PB2) and the first common protection bus (PB1) without connecting them.

In dem Beispiel der 7 ist der erste gemeinsame Schutzbus (PB1) mit einem ersten Anschluss eines dynamischen Energiespeichers zur Aufnahme von Belastungsenergie verbunden. Der zweite gemeinsame Schutzbus (PB2) ist mit einem zweiten Anschluss des dynamischen Energiespeichers zur Aufnahme von Belastungsenergie verbunden.In the example of 7 the first common protection bus (PB1) is connected to a first terminal of a dynamic energy store for absorbing load energy. The second common protection bus (PB2) is connected to a second terminal of the dynamic energy storage for absorbing load energy.

Vorzugsweise umfasst der dynamische Energiespeichers zur Aufnahme von Belastungsenergie einen Kondensator (Cp). In einer anderen Ausprägung der Erfindung umfasst der dynamische Energiespeichers zur Aufnahme von Belastungsenergie eine Schutzdiode (D34) umfasst, die mit Ihrer Anode mit dem ersten gemeinsamen Schutzbus (PB1) verbunden ist und mit Ihrer Kathode mit dem zweiten gemeinsamen Schutzbus (PB2) verbunden ist.Preferably, the dynamic energy store for receiving load energy comprises a capacitor (Cp). In another aspect of the invention, the dynamic energy storage for receiving load energy comprises a protection diode (D34) connected to its anode to the first common protection bus (PB1) and connected to its cathode to the second common protection bus (PB2).

Fig. 8Fig. 8

Die 8 ist der 7 sehr ähnlich mit dem Unterschied, dass die Funktion des ersten Schutzbusses aus der 7 durch die negative Versorgungsspannungsleitung (GND) wahrgenommen wird. Der technische Inhalt der 8 wird in den Ansprüchen dieser Schrift nicht in dieser Allgemeinheit beansprucht.The 8th is the 7 very similar with the difference that the function of the first protection bus from the 7 is perceived by the negative supply voltage line (GND). The technical content of 8th is not claimed in the claims of this document in this generality.

Bei dem Beispiel der 8 handelt es sich wieder um eine Mehrfachausgangstreiberschaltung für integrierte Schaltungen mit mindestens zwei Ausgängen (A51, A52, ... A5x) und mindestens zwei diesen zugeordneten Ausgangstreibern (DR51, DR52, ... DR5x) mit zugehörigen Schutzstrukturen dieser Ausgangstreiber (DR51, DR52, ... DR5x). Im Gegensatz zum Stand der Technik weist einen zweiten gemeinsamen Schutzbus (PB2) auf. Dieser zweite Schutzbus (PB2) in diesem Beispiel von den positiven Versorgungsspannungsleitungen (VBAT, VBAT') und den negativen Versorgungsspannungsleitungen (GND) verschieden.In the example of 8th again it is a multiple output driver circuit for integrated circuits with at least two outputs (A51, A52, ... A5x) and at least two output drivers assigned to them (DR51, DR52, ... DR5x) with associated protective structures of these output drivers (DR51, DR52, ... DR5x). In contrast to the prior art has a second common protection bus (PB2). This second protection bus (PB2) in this example is different from the positive supply voltage lines (VBAT, VBAT ') and the negative supply voltage lines (GND).

Jeder der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x), hier x Ausgangstreiber, weist jeweils mindestens einen oberen P-Kanaltransistor (T51a, T51b, ... T51x) und jeweils mindestens einen unteren N-Kanaltransistor (T52a, T52b ... T52x) auf, die jeweils pro Ausgangstreiber (DR51, DR52, ... DR5x) der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x) eine Push-Pull-Stufe bilden. Hierbei und in den zuvor beschriebenen Fällen ist dem Fachmann klar, dass beispielsweise im Falle von UND- und ODER-Verknüpfungen ggf. mehrerer Transistoren parallel und/oder in Serie geschaltet sein können. Hier wird zur Vereinfachung, wie zuvor, aber immer nur der Fall einer Push-Pull-Stufe mit lediglich zwei Transistoren behandelt. Eine Push-Pull-Stufe im Sinne dieser Offenbarung kann mehrere parallel und/oder seriell geschaltete Transistoren an Stelle eines Transistors in diesen Beispielen aufweisen.Each of the at least two output drivers (DR51, DR52, ... DR5x), here x output drivers, has at least one upper P-channel transistor (T51a, T51b,... T51x) and at least one lower N-channel transistor (T52a, T52b ... T52x), each of which forms a push-pull stage per output driver (DR51, DR52, ... DR5x) of the at least two output drivers (DR51, DR52, ... DR5x). In this case, and in the cases described above, it is clear to the person skilled in the art that, for example, in the case of AND and OR connections, possibly a plurality of transistors may be connected in parallel and / or in series. Here, for simplicity, as before, but always treated only the case of a push-pull stage with only two transistors. A push-pull stage in the sense of this disclosure may comprise a plurality of parallel and / or series-connected transistors instead of a transistor in these examples.

Typischerweise weist die Vorrichtung eine erste Teilvorrichtung (SSV) auf, die

• bei einer Überspannung auf der positiven Versorgungsspannungsleitung (VBAT) eine interne positive Versorgungsspannungsleitung (VBAT') von der positiven Versorgungsspannungsleitung (VBAT) und der negativen Versorgungsspannung (GND) trennt und gleichzeitig die positive Versorgungsspannungsleitung (VBAT) mit dem zweiten gemeinsamen Schutzbus (PB2) verbindet und
• bei einer Unterspannung auf der positiven Versorgungsspannungsleitung (VBAT) eine interne positive Versorgungsspannungsleitung (VBAT') von der positiven Versorgungsspannungsleitung (VBAT) und dem zweiten Schutzbus (PB2) trennt und gleichzeitig die positive Versorgungsspannungsleitung (VBAT) mit dem der negativen Versorgungsspannung (GND) verbindet und
• im Normalbetrieb die interne Versorgungsspannungsleitung (VBAT') mit der positiven Versorgungsspannungsleitung (VBAT) verbindet und den zweiten Schutzbus (PB2) und die negativen Versorgungsspannung (GND) abtrennt und keine Verbindung zwischen diesen herstellt.

Typically, the device comprises a first sub-device (SSV), which

In the event of an overvoltage on the positive supply voltage line (VBAT) an internal positive supply voltage line (VBAT ') separates from the positive supply voltage line (VBAT) and the negative supply voltage (GND) and at the same time the positive supply voltage line (VBAT) with the second common protection bus (PB2) connects and
In the case of an undervoltage on the positive supply voltage line (VBAT), an internal positive supply voltage line (VBAT ') separates from the positive supply voltage line (VBAT) and the second protection bus (PB2) and at the same time the positive supply voltage line (VBAT) with the negative supply voltage (GND) connects and
• In normal operation, the internal supply voltage line (VBAT ') connects to the positive supply voltage line (VBAT) and disconnects the second protection bus (PB2) and the negative supply voltage (GND) and does not establish a connection between them.

Darüber hinaus weist jeder der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x) je eine zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) mit vier Anschlüssen auf. Diese ist mit ihrem ersten Anschluss jeweils mit der positiven Versorgungsspannungsleitung (VBAT') verbunden. Mit ihrem zweiten Anschluss ist sie jeweils mit der negativen Versorgungsspannung (GND) verbunden. Mit ihrem dritten Anschluss ist sie jeweils mit dem zweiten Schutzbus (PB2) verbunden. Mit ihrem vierten Anschluss ist sie jeweils mit dem jeweiligen Source-Anschluss des jeweiligen oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbunden.In addition, each of the at least two output drivers (DR51, DR52, ... DR5x) each has a second sub-device (SS1a, SS1b, ... SS1x) with four terminals. This is connected with its first connection in each case with the positive supply voltage line (VBAT '). With its second connection, it is in each case connected to the negative supply voltage (GND). With its third connection, it is in each case connected to the second protection bus (PB2). With its fourth terminal, it is respectively connected to the respective source terminal of the respective upper P-channel MOS transistor (T51a, T51b, ... T51x) of the respective output driver (DR51, DR52, ... DR5x).

Bei einer Überspannung an dem jeweiligen Source-Anschluss des jeweiligen oberen P-Kanal-MOS-Transistors (T1a, T2a) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) trennt die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) die interne positive Versorgungsspannungsleitung (VBAT') von dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51a, ... T51x) und der negativen Versorgungsspannung (GND) ohne diese separat zu verbinden. Gleichzeitig verbindet die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) den Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) mit dem zweiten gemeinsamen Schutzbus (PB2).In the event of an overvoltage at the respective source terminal of the respective upper P-channel MOS transistor (T1a, T2a) of the respective output driver (DR51, DR52,... DR5x), the second sub-device (SS1a, SS1b,... SS1x ) Separately connect the internal positive supply voltage line (VBAT ') from the source terminal of the respective upper P-channel MOS transistor (T51a, T51a, ... T51x) and the negative supply voltage (GND). At the same time, the second sub-device (SS1a, SS1b, ... SS1x) connects the source of the respective upper P-channel MOS transistor (T51a, T51b, ... T51x) to the second common protection bus (PB2).

Bei einer Unterspannung an dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) trennt die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) die interne positive Versorgungsspannungsleitung (VBAT') von dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) und dem zweiten Schutzbus (PB2) ohne diese separat zu verbinden. Gleichzeitig verbindet die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) den Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) mit der negativen Versorgungsspannung (GND).In the case of an undervoltage at the source terminal of the relevant upper P-channel MOS transistor (T51a, T51b,... T51x), the second partial device (SS1a, SS1b,... SS1x) separates the internal positive supply voltage line (VBAT ') from the source terminal of the respective upper P-channel MOS transistor (T51a, T51b, ... T51x) and the second protection bus (PB2) without connecting them separately. At the same time, the second sub-device (SS1a, SS1b, ... SS1x) connects the source of the respective upper P-channel MOS transistor (T51a, T51b, ... T51x) to the negative supply voltage (GND).

Bei Nichtvorliegen einer Unterspannung oder Überspannung an dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) verbindet die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) die interne positive Versorgungsspannungsleitung (VBAT') mit dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x). Gleichzeitig trennt die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) den Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) und die interne positive Versorgungsspannungsleitung (VBAT') auf der einen Seite von dem zweiten Schutzbus (PB2) und der negativen Versorgungsspannung (GND) auf der anderen Seite.In the absence of an undervoltage or overvoltage at the source terminal of the respective upper P-channel MOS transistor (T51a, T51b,... T51x), the second partial device (SS1a, SS1b,... SS1x) connects the internal positive supply voltage line (FIG. VBAT ') to the source of the respective upper P-channel MOS transistor (T51a, T51b, ... T51x). At the same time, the second sub-device (SS1a, SS1b, ... SS1x) separates the source of the respective upper P-channel MOS transistor (T51a, T51b, ... T51x) and the internal positive power supply line (VBAT ') on the one side of the second protection bus (PB2) and the negative supply voltage (GND) on the other side.

Jeder der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x) weist darüber hinaus jeweils eine dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) auf, die mit ihrem ersten Anschluss mit dem Drain des jeweiligen oberen P-Kanal-Transistors (T51a, T51b, ... T51x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) und dem jeweiligen Ausgang (A51, A52, ... A5x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbunden ist. Die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) ist mit ihrem zweiten Anschluss mit der negativen Versorgungsspannung (GND) verbunden. Sie ist mit ihrem dritten Anschluss mit dem zweiten Schutzbus (PB2) verbunden und mit ihrem vierten Anschluss mit dem jeweiligen Drain-Anschluss des jeweiligen unteren N-Kanal-MOS-Transistors (T52a, T52b, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbunden.In addition, each of the at least two output drivers (DR51, DR52, ... DR5x) respectively a third sub-device (SS2a, SS2b, ... SS2x) of this output driver (DR51, DR52, ... DR5x), which has its first connection to the drain of the respective upper P-channel transistor (T51a, T51b, .. T51x) of the respective output driver (DR51, DR52, ... DR5x) and the respective output (A51, A52, ... A5x) of the respective output driver (DR51, DR52, ... DR5x). The third sub-device (SS2a, SS2b, ... SS2x) has its second connection connected to the negative supply voltage (GND). It is connected with its third terminal to the second protection bus (PB2) and its fourth terminal connected to the respective drain terminal of the respective lower N-channel MOS transistor (T52a, T52b, ... T52x) of the respective output driver (DR51 , DR52, ... DR5x).

Bei einer Überspannung auf dem jeweiligen Ausgang (A51, A52, ... A5x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbindet die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) dessen jeweiligen Ausgang (A51, A52, ... A5x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) mit einem zweiten gemeinsamen Schutzbus (PB2). Sie trennt die negative Versorgungsspannung (GND) und das Drain des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) ab, ohne diese zu verbinden.In the case of an overvoltage on the respective output (A51, A52,... A5x) of the respective output driver (DR51, DR52,... DR5x), the third sub-device (SS2a, SS2b,... SS2x) connects its respective output (A51, A52, ... A5x) of this output driver (DR51, DR52, ... DR5x) with a second common protection bus (PB2). It disconnects the negative supply voltage (GND) and the drain of the respective lower N-channel transistor (T52a, T5sb, ... T52x) of the respective output driver (DR51, DR52, ... DR5x), without connecting them.

Bei einer Unterspannung auf dem jeweiligen Ausgang (A51, A52, ... A5x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbindet die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) dessen jeweiligen Ausgang (A51, A52, ... A5x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) mit der negativen Versorgungsspannung (GND). Der zweite gemeinsamen Schutzbus (PB2) und das Drain des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) werden durch die dritte Teilvorrichtung (SS2a, SS2b,... SS2x) abgetrennt, ohne diese zu verbinden. With an undervoltage on the respective output (A51, A52,... A5x) of the respective output driver (DR51, DR52,... DR5x), the third sub-device (SS2a, SS2b,... SS2x) connects its respective output (A51, A52, ... A5x) of this output driver (DR51, DR52, ... DR5x) with the negative supply voltage (GND). The second common protection bus (PB2) and the drain of the respective lower N-channel transistor (T52a, T5sb, ... T52x) of the respective output driver (DR51, DR52, ... DR5x) are detected by the third sub-device (SS2a, SS2b , ... SS2x) disconnected without connecting them.

Bei Nichtvorliegen einer Unter- oder Überspannung an dem jeweiligen Ausgang (A51, A52, ... A5x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbindet die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) dessen jeweiligen Ausgang (A51, A52, ... A5x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) mit dem Drain des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x). Der zweite gemeinsame Schutzbus (PB2) und die negative Versorgungsspannung (GND) werden durch die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) abgetrennt, ohne diese zu verbinden.In the absence of under- or overvoltage at the respective output (A51, A52,... A5x) of the respective output driver (DR51, DR52,... DR5x), the third sub-device (SS2a, SS2b,... SS2x) connects its respective one Output (A51, A52, ... A5x) of this output driver (DR51, DR52, ... DR5x) to the drain of the respective lower N-channel transistor (T52a, T5sb, ... T52x) of the respective output driver (DR51, DR52, ... DR5x). The second common protection bus (PB2) and the negative supply voltage (GND) are separated by the third sub-device (SS2a, SS2b, ... SS2x) without connecting them.

In dem Beispiel der 8 ist die negativen Versorgungsspannung (GND) mit einem ersten Anschluss eines dynamischen Energiespeichers zur Aufnahme von Belastungsenergie verbunden. Der zweite gemeinsame Schutzbus (PB2) ist mit einem zweiten Anschluss des dynamischen Energiespeichers zur Aufnahme von Belastungsenergie verbunden.In the example of 8th For example, the negative supply voltage (GND) is connected to a first terminal of a dynamic energy store for absorbing load energy. The second common protection bus (PB2) is connected to a second terminal of the dynamic energy storage for absorbing load energy.

Vorzugsweise umfasst der dynamische Energiespeichers zur Aufnahme von Belastungsenergie einen Kondensator (Cp). In einer anderen Ausprägung der Erfindung umfasst der dynamische Energiespeicher zur Aufnahme von Belastungsenergie eine Schutzdiode (D34), die mit ihrer Anode mit der negativen Versorgungsspannung (GND) verbunden ist und mit ihrer Kathode mit dem zweiten gemeinsamen Schutzbus (PB2) verbunden ist.Preferably, the dynamic energy store for receiving load energy comprises a capacitor (Cp). In another embodiment of the invention, the dynamic energy storage for receiving load energy comprises a protective diode (D34), which is connected with its anode to the negative supply voltage (GND) and is connected to its cathode with the second common protection bus (PB2).

Fig. 9Fig. 9

9 unterscheidet sich von 7 darin, dass die unteren N-Kanal-Transistoren (T52a, T5sb, ... T52x) durch Widerstände (R51a, R51b ... R51x) ersetzt wurden. Es handelt sich also um Pull-Up-Ausgangsstufen. Eine Pull-UP-Stufe im Sinne dieser Offenbarung kann mehrere parallel und/oder seriell geschaltete Transistoren an Stelle eines Transistors in diesen Beispielen aufweisen. 9 differs from 7 in that the lower N-channel transistors (T52a, T5sb, ... T52x) have been replaced by resistors (R51a, R51b ... R51x). So these are pull-up output stages. A pull-up stage according to this disclosure may comprise a plurality of transistors connected in parallel and / or in series instead of a transistor in these examples.

In einer typischen Ausprägung der Erfindung befindet sich der monolithische Kristall einer integrierten Halbleiterschaltung (IC) in einem Gehäuse (GH). Er verfügt über die besagte Mehrfachausgangstreiberschaltung mit mindestens zwei Ausgängen (A51, A52, ... A5x). Jedem dieser Ausgänge ist mindestens jeweils ein Ausgangstreiber (DR51, DR52, ... DR5x) zugeordnet. Jeder der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x) verfügt über mindestens je eine Detektionsvorrichtung (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) für ESD-Ereignisse. Es liegen also insgesamt mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) vor, die sich auf die mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x) verteilen. Hierbei sind, wie zuvor erläutert, zwei oder drei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) pro Ausgangstreiber (DR51, DR52, ... DR5x) zu bevorzugen, um die drei nach außen führenden Anschlüsse (positive Versorgungsspannungsleitung, negative Versorgungsspannungsleitung und Ausgang) der jeweiligen Treiberschaltung (DR51, DR52, ... DR5x) jeweils vollständig abzusichern. Im Gegensatz zum Stand der Technik zeichnet sich eine besonders bevorzugte Vorrichtung dadurch aus, dass die integrierte Schaltung (IC) mindestens einen ersten gemeinsamen Schutzbus (PB, PB1) aufweist, der von der Versorgungsspannung (VBAT, VBAT') und/oder den Versorgungsspannungen (VBAT, VBAT', GND) verschieden ist. Vorzugsweise weist sie zusätzlich einen zweiten gemeinsamen Schutzbus (PB2) auf, der ebenfalls von der Versorgungsspannung (VBAT, VBAT') und/oder den Versorgungsspannungen (VBAT, VBAT', GND) verschieden ist. Jede der mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) der Integrierten Schaltung weist mindestens einen ersten Anschluss und einen zweiten Anschluss auf. Die Detektionsvorrichtung (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) überbrückt diese beiden Anschlüsse im Normalbetrieb und isoliert sie von den anderen Anschlüssen der Detektionsvorrichtung (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x).In a typical aspect of the invention is the monolithic crystal of a semiconductor integrated circuit (IC) in a housing (GH). It has the said multiple output driver circuit with at least two outputs (A51, A52, ... A5x). Each of these outputs is assigned at least one output driver each (DR51, DR52, ... DR5x). Each of the at least two output drivers (DR51, DR52, ... DR5x) has at least one detection device each (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) for ESD events. Thus, there are at least two detection devices (SS1a, SS1b,... SS1x, SS2a, SS2b... SS2x, SS3a, SS3b,... SS3x) which are located on the at least two output drivers (DR51, DR52, .. Distribute DR5x). Here, as previously explained, two or three detection devices (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) are provided per output driver (DR51, DR52, ... DR5x) in order to fully fuse the three outgoing connections (positive supply voltage line, negative supply voltage line and output) of the respective driver circuit (DR51, DR52, ... DR5x). In contrast to the prior art, a particularly preferred device is characterized in that the integrated circuit (IC) has at least a first common protection bus (PB, PB1), which of the supply voltage (VBAT, VBAT ') and / or Supply voltages (VBAT, VBAT ', GND) is different. Preferably, it additionally has a second common protection bus (PB2), which is likewise different from the supply voltage (VBAT, VBAT ') and / or the supply voltages (VBAT, VBAT', GND). Each of the at least two detection devices (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) of the integrated circuit has at least a first terminal and a second terminal. The detection device (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) bypasses these two ports in normal operation and isolates them from the other terminals of the detection device (SS1a, SS1b,. .. SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x).

Der jeweilige erste Anschluss und der jeweilige zweite Anschluss jeder dieser mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) sind im Normalbetrieb somit miteinander elektrisch innerhalb der jeweiligen Detektionsvorrichtung (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) verbunden.The respective first terminal and the respective second terminal of each of these at least two detection devices (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) are therefore electrically connected to one another within normal operation respective detection device (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x).

Bei Vorliegen eines ESD-Ereignisses, also beispielsweise einer positiven Überspannung oder einer negativen Unterspannung am ersten und/oder zweiten Anschluss der von dem ESD-Ereignis betroffenen Detektionsvorrichtung (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x), trennt die betroffene Detektionsvorrichtung (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) ihren ersten Anschluss und ihren zweiten Anschluss elektrisch voneinander.In the presence of an ESD event, for example, a positive overvoltage or a negative undervoltage at the first and / or second terminal of the detection device (SS1a, SS1b, .... SS1x, SS2a, SS2b... SS2x) affected by the ESD event, SS3a, SS3b, ... SS3x), the affected detection device (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) electrically disconnects its first terminal and its second terminal from each other.

Die Energie des ESD-Ereignisses muss abgeleitet und vernichtet werden. Dies geschieht nun im Gegensatz zum Stand der Technik nicht in der Detektionsvorrichtung selbst, sondern in einer speziellen Energiesenke. Bevor dies geschehen kann, muss die ESD-Energie des ESD-Ereignisses zur Energiesenke geleitet werden, ohne andere Teile der integrierten Schaltung (IC) zu beschädigen. Daher weist vorzugsweise jede der mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) jeweils mindestens einen dritten Anschluss auf. Dieser dritte Anschluss einer Detektionsvorrichtung (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) ist im Normalbetrieb gegenüber ihrem ersten und zweiten Anschluss elektrisch isoliert.The energy of the ESD event has to be dissipated and destroyed. This happens now in contrast to the prior art not in the detection device itself, but in a special energy sink. Before this can happen, the ESD energy of the ESD event must be directed to the sink without damaging other parts of the integrated circuit (IC). Therefore, preferably each of the at least two detection devices (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) each has at least one third connection. This third terminal of a detection device (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) is electrically insulated from its first and second terminals in normal operation.

Vorzugsweise aber nicht notwendigerweise weist jede der mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) jeweils mindestens einen vierten Anschluss auf. Dieser vierte Anschluss einer Detektionsvorrichtung (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) ist im Normalbetrieb gegenüber ihrem ersten, zweiten und dritten Anschluss elektrisch isoliert.Preferably, but not necessarily, each of the at least two detection devices (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) each has at least one fourth connection. This fourth terminal of a detection device (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) is electrically insulated from its first, second and third terminals in normal operation.

Ist einen solche Detektionsvorrichtung (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) für ESD-Ereignisse mit einem vierten Anschluss von einem ESD-Ereignis an ihrem ersten Anschluss oder an ihrem zweiten Anschluss betroffenen, so verbindet die betroffen Detektionsvorrichtung der mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) zumindest den von dem ESD-Ereignis betroffenen beiden Anschlüsse elektrisch mit ihrem dritten oder vierten Anschluss. Hierbei ist es in manchen Ausprägungen der Erfindung ausreichend für einen sicheren Betrieb, wenn ESD-Ereignisse nur einer Polarität und nur am ersten Anschluss auf den vierten und/oder dritten Anschluss abgeleitet werden und die Detektionsvorrichtung (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) so konstruiert ist, dass ESD Ereignisse anderer Polarität und/oder am zweiten Anschluss nicht abgeleitet werden. Typischerweise werden solche Konstruktionen gewählt, wenn die nicht geschützten Fälle dann in dem betreffenden System konstruktionsbedingt nicht auftreten können oder werden an anderer Stelle abgefangen werden.Is such a detection device (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) for ESD events with a fourth port of an ESD event at its first port or Affected at their second port, the affected detection device of the at least two detection devices (SS1a, SS1b, .... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) connects at least that of the ESD event affected two terminals electrically with its third or fourth connection. Here, in some embodiments of the invention, it is sufficient for safe operation when ESD events of only one polarity and only at the first port are derived to the fourth and / or third ports and the detection device (SS1a, SS1b, ... SS1x, SS2a , SS2b ... SS2x, SS3a, SS3b, ... SS3x) is designed so that ESD events of other polarity and / or on the second port are not derived. Typically, such designs are chosen if the unprotected cases then can not occur in the system concerned or will be intercepted elsewhere.

Besonders bevorzugt ist jedoch eine Ableitung in Abhängigkeit von der Polarität des ESD-Ereignisses.However, particularly preferred is a derivative depending on the polarity of the ESD event.

Bei Vorliegen eines ESD-Ereignisses mit einer negativen Unterspannung an dem ersten Anschluss oder dem zweiten Anschluss der von dem ESD-Ereignis betroffenen Detektionsvorrichtung der mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) verbindet die betroffene Detektionsvorrichtung ihren betroffenen ersten oder zweiten Anschluss elektrisch mit dem dritten Anschluss. Auch hier gilt, dass in manchen Anwendungen nur der erste Anschluss geschützt sein braucht und der zweite Anschluss ungeschützt sein kann und umgekehrt. Vorzugsweise sind beide Anschlüsse der Detektionsvorrichtung geschützt.In the presence of an ESD event with a negative undervoltage at the first terminal or the second terminal of the detection device affected by the ESD event of the at least two detection devices (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x), the affected detection device electrically connects its affected first or second terminal to the third terminal. Again, in some applications, only the first port needs to be protected and the second port may be unprotected, and vice versa. Preferably, both terminals of the detection device are protected.

Bei Vorliegen eines ESD-Ereignisses mit einer positiven Überspannung an dem ersten Anschluss oder dem zweiten Anschluss der von dem ESD-Ereignis betroffenen Detektionsvorrichtung der mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) verbindet die betroffene Detektionsvorrichtung ihren betroffenen ersten oder zweiten Anschluss elektrisch mit dem vierten Anschluss. Auch hier gilt, dass in manchen Anwendungen nur der erste Anschluss geschützt sein braucht und der zweite Anschluss ungeschützt sein kann und umgekehrt. Vorzugsweise sind beide Anschlüsse der Detektionsvorrichtung geschützt.In the presence of an ESD event with a positive overvoltage at the first terminal or the second terminal of the detection device affected by the ESD event of the at least two detection devices (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x), the affected detection device electrically connects its affected first or second terminal to the fourth terminal. Again, in some applications, only the first port needs to be protected and the second port may be unprotected, and vice versa. Preferably, both terminals of the detection device are protected.

Zumindest sind die mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) mit jeweils mindestens einem dritten Anschluss mit dem gemeinsamen ersten Schutzbus (PB1) verbunden. At least the two detection devices (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) are each connected to the common first protection bus (PB1), each with at least one third connection.

Sollen positive und negative ESD-Ereignisse gesondert weitergeleitet werden, so ist es sinnvoll, wenn die mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) mit jeweils mindestens dem jeweiligen dritten Anschluss mit dem gemeinsamen ersten Schutzbus (PB1) verbunden sind und mit jeweils mindestens dem jeweiligen vierten Anschluss mit dem zweiten gemeinsamen Schutzbus (PB2) verbunden sind.If positive and negative ESD events are to be forwarded separately, then it makes sense if the at least two detection devices (SS1a, SS1b,... SS1x, SS2a, SS2b... SS2x, SS3a, SS3b, at least the respective third terminal to the common first protection bus (PB1) are connected and connected to at least the respective fourth terminal to the second common protection bus (PB2).

Das Gehäuse (GH) der integrierten Schaltung (IC) verfügt vorzugsweise über mindestens einen ersten elektrischen Gehäuseanschluss (APB1) des ersten gemeinsamen Schutzbusses (PB1), der dazu vorgesehen ist, mit zumindest einem ersten Anschluss einer elektrischen Energiesenke (Cp, D34, D10) außerhalb des Gehäuses (GH) verbunden zu werden.The housing (GH) of the integrated circuit (IC) preferably has at least one first electrical housing connection (APB1) of the first common protection bus (PB1), which is intended to be connected to at least one first terminal of an electrical energy sink (Cp, D34, D10). outside the housing (GH) to be connected.

Sollen positive und negative ESD-Ereignisse über verschiedene Schutzbusse (PB1, PB2) abgeleitet werden, so verfügt das Gehäuse (GH) der integrierten Schaltung (IC) vorzugsweise über mindestens einen ersten elektrischen Gehäuseanschluss (APB1) des ersten gemeinsamen Schutzbusses (PB1), der dazu vorgesehen ist, mit zumindest einem ersten Anschluss einer elektrischen Energiesenke (Cp, D34, D10) außerhalb des Gehäuses (GH) verbunden zu werden, und darüber hinaus über mindestens einen zweiten elektrischen Gehäuseanschluss (APB2) des zweiten gemeinsamen Schutzbusses (PB1), der dazu vorgesehen ist, mit zumindest einem zweiten Anschluss einer elektrischen Energiesenke (Cp, D34, D10) außerhalb des Gehäuses (GH) verbunden zu werden. Der technische Inhalt der 9 wird in den Ansprüchen dieser Schrift nicht in dieser Allgemeinheit beansprucht.If positive and negative ESD events are to be dissipated via various protection busses (PB1, PB2), then the housing (GH) of the integrated circuit (IC) preferably has at least one first electrical housing connection (APB1) of the first common protection bus (PB1) is intended to be connected to at least a first terminal of an electric power sink (Cp, D34, D10) outside the housing (GH), and moreover via at least one second electrical housing terminal (APB2) of the second common guard bus (PB1) is intended to be connected to at least a second terminal of an electrical energy sink (Cp, D34, D10) outside the housing (GH). The technical content of 9 is not claimed in the claims of this document in this generality.

Fig. 10Fig. 10

10 zeigt eine besonders bevorzugte Vorrichtung mit einem Gehäuse (GH). Der zuvor beschriebene Stressbus kann kaskadiert werden. Das Beispiel der 10 zeigt eine Vorrichtung mit mehreren integrierten Schaltungen (IC1, IC2, IC3), also ein sogenanntes Multi-Chip-Modul, bei dem die Energiesenke (Cp, D10) außerhalb des gemeinsamen Gehäuses (GH) des Multichip-Moduls angebracht ist. Die beispielhaft drei integrierten Schaltungen (IC1, IC2, iC3) sind jeweils parallel an die beispielhaft zwei Stressbusse (PB1, PB2) angeschlossen. Es ist offensichtlich, dass es dabei wichtig ist, die Verschaltung vorzugsweise so vorzunehmen, dass nur ESD-Ereignisse gleicher Polarität und gleicher Art auf gleiche Stressbusse geleitet werden. Diese Kaskadierung ist insbesondere dann von besonderem Vorteil, wenn verschiedene Halbleitertechnologien kombiniert werden sollen. 10 shows a particularly preferred device with a housing (GH). The stress bus described above can be cascaded. The example of 10 shows a device with a plurality of integrated circuits (IC1, IC2, IC3), ie a so-called multi-chip module, in which the energy sink (Cp, D10) is mounted outside the common housing (GH) of the multi-chip module. The exemplary three integrated circuits (IC1, IC2, iC3) are each connected in parallel to the exemplary two stress buses (PB1, PB2). It is obvious that it is important to make the interconnection preferably so that only ESD events of the same polarity and the same kind are routed to the same stress busses. This cascading is particularly advantageous when different semiconductor technologies are to be combined.

Von besonderer Bedeutung ist beispielsweise die Kombination von III/V-Halbleiterschaltungen und/oder II/VI-Halbleiterbauelementen und/oder GaN-Schaltungen und/oder MEMS-Sensoren auf der einen Seite mit Si basierenden Schaltungen auf der anderen Seite in einem Multi-Chip-Modul. Der technische Inhalt der 10 wird in den Ansprüchen dieser Schrift nicht in dieser Allgemeinheit beansprucht.Of particular importance is, for example, the combination of III / V semiconductor circuits and / or II / VI semiconductor devices and / or GaN circuits and / or MEMS sensors on one side with Si-based circuits on the other side in a multi-chip -Module. The technical content of 10 is not claimed in the claims of this document in this generality.

Fig. 11Fig. 11

Schließlich können auch separate Energiesenken für einzelne von mehreren Stressbussen vorgesehen werden.Finally, separate energy sinks may be provided for individual ones of several stress buses.

Eine Integration der Energiesenke in das Gehäuse ist natürlich denkbar. In dem Fall ist typischerweise eine ausreichende thermische Isolierung der Energiesenke gegenüber den integrierten Schaltungen und anderen Bauelementen im Gehäuse (GH) auf der einen Seite und eine ausreichend gute Wärmeableitung der Energiesenke auf der anderen Seite sinnvoll. Der technische Inhalt der 11 wird in den Ansprüchen dieser Schrift nicht in dieser Allgemeinheit beansprucht.An integration of the energy sink into the housing is of course conceivable. In that case, sufficient thermal isolation of the energy sink from the integrated circuits and other components in the housing (GH) on the one hand and sufficiently good heat dissipation of the energy sink on the other hand is typically useful. The technical content of 11 is not claimed in the claims of this document in this generality.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

A1

first exit

A2

second exit

A31

first exit

A32

second exit

A51a

first output of the first output driver (DR51)

A51b

second output of the second output driver (DR52)

A51x

xth output of the xth output driver (DR5x)

APB1

first housing connection of the housing (GC), in which the integrated circuit (IC) is mounted for the first protection bus (PB1)

APB2

second housing connection of the housing (GC), in which the integrated circuit (IC) is mounted for the second protection bus (PB2)

Cp

Energy storage in the form of a capacitor. The condenser is part of the energy sink

Cp1

first energy store in the form of a capacitor. The condenser is part of the energy sink

Cp2

second energy store in the form of a capacitor. The condenser is part of the energy sink

cv

filter capacitor

D1

first protection diode

D2

second protection diode

D3

third protection diode

D31

first protection diode

D32

second protection diode

D33

third protection diode

D34

fourth protection diode. The fourth protection diode serves as an energy sink in the example in question.

D4

fourth protection diode

D5

fifth protection diode

D5a

fifth protection diode of the first driver (DR1)

D5b

fifth protection diode of the second driver (DR2)

D6a

sixth protection diode of the first driver (DR1)

D6b

sixth protection diode of the second driver (DR2)

D7

seventh protective diode

d7a

seventh protection diode of the first driver (DR1)

D7b

seventh protection diode of the second driver (DR2)

D8a

Eighth protection diode of the first driver (DR1)

d8b

Eighth protection diode of the second driver (DR2)

D9a

ninth protection diode of the first driver (DR1)

D9b

ninth protection diode of the second driver (DR2)

D10

tenth protective diode. The tenth protective diode serves as an energy sink.

D10a

tenth protective diode of the first protection bus (PB1). The tenth protective diode serves as an energy sink.

D10s

tenth protective diode of the second protection bus (PB1). The tenth protective diode serves as an energy sink.

D11

Eleventh protection diode

D12

twelfth protection diode

D13

thirteenth protective diode

dv

Rectifier diode

DR1

first output driver

DR2

second output driver

DR31

first output driver

DR32

second output driver

DR51

first output driver

DR52

second output driver

DR5x

xth output driver

ESD

Electro-static discharge (electrostatic discharge)

GH

Housing of integrated circuit (IC)

GND

negative supply voltage line

IC

integrated circuit

IC1

first integrated circuit

IC2

second integrated circuit

IC3

third integrated circuit

PB

Schutzbus

PB1

first protection bus, mainly for under-voltages

PB2

second protection bus mainly for overvoltages

R 31b

Resistance of the first driver DR31

R 32b

Resistance of the second driver DR32

R51A

Resistance of the first driver DR51

R51b

Resistor of the second driver DR52

R51x

Resistance of the xth driver DR5x

SSV

first detection device also called the first sub-device

SS1

upper detection device

SS1A

upper detection device of the first driver (DR1, DR51) also referred to as a second partial device of the first driver (DR1, DR51)

SS1b

upper detection device of the second driver (DR2, DR52) also referred to as a second part device of the second driver (DR2, DR52)

SS1x

upper detection device of the x-th driver (DR5x) also referred to as the second sub-device of the x-th driver (DR5x)

SS2

lower detection device

SS2a

lower detection device of the first driver (DR1, DR51) also referred to as a third sub-device of the first driver (DR1, DR51)

SS2b

lower detection device of the second driver (DR2, DR52) also referred to as a third sub-device of the second driver (DR2, DR52)

SS2x

Lower detection device of the x-th driver (DR5x) also referred to as the third sub-device of the x-th driver (DR5x)

SS3a

fourth subdevice of the first driver (DR1, DR51)

SS3b

fourth subdevice of the second driver (DR2, DR52)

SS3x

fourth subdevice of the xth driver (DR5x)

T1a

High-side transistor of the first driver (DR1) also referred to as the upper P-channel transistor of the first driver (DR1)

T2a

High-side transistor of the second driver (DR2) also referred to as the upper P-channel transistor of the second driver (DR2)

T1b

Low-side transistor of the first driver (DR1) also referred to as the lower N-channel transistor of the first driver (DR1)

T2b

Low-side transistor of the second driver (DR2) also referred to as the lower N-channel transistor of the second driver (DR2)

T31A

High-side transistor of the first driver (DR31) also referred to as the upper P-channel transistor of the first driver (DR31)

T32a

High-side transistor of the second driver (DR32) also referred to as the upper P-channel transistor of the second driver (DR32)

T31b

Low-side transistor of the first driver (DR31) also referred to as the lower N-channel transistor of the first driver (DR31)

T32b

Low-side transistor of the second driver (DR32) also referred to as a lower N-channel transistor of the second driver (DR32)

T51a

High-side transistor of the first driver (DR51) also referred to as the upper P-channel transistor of the first driver (DR51)

T51b

High-side transistor of the second driver (DR52) also referred to as the upper P-channel transistor of the second driver (DR52)

T51x

Xth driver high-side transistor (DR5x) is also referred to as the upper p-channel transistor of the xth driver (DR5x)

T52a

Low-side transistor of the first driver (DR51) also referred to as the lower N-channel transistor of the first driver (DR51)

T52b

Low-side transistor of the second driver (DR52) also referred to as the lower N-channel transistor of the second driver (DR52)

T52x

Low-side transistor of the x-th driver (D5x) is also referred to as the lower n-channel transistor of the x-th driver (DR5x)

VBAT

external positive supply voltage line

VBAT '

internal positive supply voltage line

Claims

Multiple output driver circuit with at least two outputs for integrated circuits with protection structures on output drivers a. wherein all the following diodes can also be designed as a diode-connected transistor circuit and b. with at least one output driver (DR31, DR32) per output (A31, A32), each of these at least two output drivers (DR31, DR32) each i. is connected to the common internal positive supply voltage (VBAT ') and ii. is connected to at least the common negative supply voltage (GND) and iii. wherein each of a lower N-channel MOS transistor (T31b, T32b) of the respective output driver (DR31, DR32) is connected with its source terminal to the common negative supply voltage (GND) and iv. the lower N-channel MOS transistor (T31b, T32b) of the respective output driver (DR31, DR32) having its drain connected to the output (A31, A32) of the respective output driver (DR31, DR32) and v. wherein the substrate of the lower N-channel transistor (T31b, T32b) of the respective output driver (DR31, DR32) is connected to its source terminal and vi. wherein an upper P-channel MOS transistor (T31a, T32a) of the relevant output driver (DR31, DR32) has its drain terminal connected to the output (A31, A32) of the relevant output driver (DR31, DR32) and thus to the drain Connection of the lower N-channel MOS transistor (T31b, T32b) of the respective output driver (DR31, DR32) is connected and vii. the upper P-channel MOS transistor (T31a, T32a) of the respective output driver (DR31, DR32) having its source connected to the common internal positive supply voltage (VBAT '), and c. wherein it comprises a common protection bus (PB) connected to the at least two output drivers (DR31, DR32) characterized by, d. that a second protection diode (D32) is connected with its anode to the common supply voltage (GND) and e. that the second protection diode (D32) is connected with its cathode to the common protection bus (PB) and f. that the substrate of the respective upper P-channel MOS transistors (T31a, T32a) of the respective output drivers (DR31, DR32) is connected to the common protection bus (PB), and g. that a third protection diode (D33) is connected with its anode to the common positive supply voltage (VBAT), and H. this third protection diode (D33) is connected with its cathode to the common protection bus (PB) and i. that the common protection bus (PB) is connected to a first terminal of a dynamic energy store (Cp, D34) for absorbing load energy and j. a second connection of the dynamic energy store (Cp, D34) is connected to the negative supply voltage (GND) for taking up load energy.

Multiple output driver circuit according to claim 1 characterized by • that the dynamic energy storage for absorbing load energy comprises a capacitor (Cp).

Multiple output driver circuit according to claim 1 or 2 characterized by • that the dynamic energy storage for absorbing load energy comprises a fourth protection diode (D34), which is connected to the anode with the negative supply voltage (GND) and is connected to its cathode to the common protection bus (PB).