DE102015115132B4 - Semiconductor module with integrated pin or fin cooling structure and method for its manufacture - Google Patents

Semiconductor module with integrated pin or fin cooling structure and method for its manufacture Download PDF

Info

Publication number
DE102015115132B4
DE102015115132B4 DE102015115132.4A DE102015115132A DE102015115132B4 DE 102015115132 B4 DE102015115132 B4 DE 102015115132B4 DE 102015115132 A DE102015115132 A DE 102015115132A DE 102015115132 B4 DE102015115132 B4 DE 102015115132B4
Authority
DE
Germany
Prior art keywords
carrier
encapsulation layer
substrate
semiconductor
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015115132.4A
Other languages
German (de)
Other versions
DE102015115132A1 (en
Inventor
Olaf Hohlfeld
Guido Boenig
Alexander Herbrandt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015115132.4A priority Critical patent/DE102015115132B4/en
Publication of DE102015115132A1 publication Critical patent/DE102015115132A1/en
Application granted granted Critical
Publication of DE102015115132B4 publication Critical patent/DE102015115132B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates

Abstract

Halbleitermodul (1) aufweisend:ein Substrat (3);wenigstens ein auf einer ersten Hauptoberfläche des Substrats (3) aufgebrachtes Halbleiterbauelement (4);einen Träger (2) mit einer Stift- oder Rippenkühlstruktur (7), wobei das Substrat (3) mit seiner der ersten Hauptoberfläche abgewandten zweiten Hauptoberfläche angrenzend an den Träger (2) angeordnet ist;eine das Substrat (3) und das wenigstens eine Halbleiterbauelement (4) bedeckende Verkapselungsschicht (5) auf dem Träger (2);mehrere elektrisch leitende Zuleitungen (6) zur elektrisch leitenden Kontaktierung des wenigstens einen Halbleiterbauelements (4), die die Verkapselungsschicht (5) durchgreifend angeordnet sind,wobei der Träger (2) auf seiner für die angrenzende Anordnung mit dem Substrat (3) vorgesehenen Seite eine Ausnehmung (8) aufweist, und das Substrat (3), das wenigstens eine Halbleiterbauelement (4) und die wenigstens eine Verkapselungsschicht (5) in der Ausnehmung (8) angeordnet sind,wobei die Verkapselungsschicht (5) bündig mit einem die Ausnehmung (8) umgebenden Rand des Trägers (2) abschließt, um eine Montagefläche für eine Anordnung des Halbleitermoduls (1) auf einer Leiterplatte (13) zu definieren,wobei sich die mehreren elektrisch leitenden Zuleitungen (6) innerhalb der Verkapselungsschicht (5) parallel zueinander und senkrecht zu der ersten Hauptoberfläche geradlinig erstrecken;wobei die Verkapselungsschicht (5) kraftschlüssig in den Träger (2) eingespannt ist und formschlüssig mit dem Träger (2) verbunden ist,wobei die der thermischen Längsausdehnung folgende Verkürzung des Trägers (2) bei der Herstellung der formschlüssigen Verbindung zwischen dem Träger (2) und der Verkapselungsschicht (5) ausgenutzt ist, um dadurch die kraftschlüssige Einspannung der Verkapselungsschicht (5) und dem Träger (2) zu bewirken,wobei die Verkapselungsschicht (5) aus Epoxydharz mit einem Füllstoffanteil von mehr als 85 Gewichtsprozent aus AlOund/oder SiO besteht.A semiconductor module (1) comprising: a substrate (3); at least one semiconductor component (4) applied to a first main surface of the substrate (3); a carrier (2) with a pin or rib cooling structure (7), the substrate (3) is arranged with its second main surface facing away from the first main surface adjacent to the carrier (2); an encapsulation layer (5) covering the substrate (3) and the at least one semiconductor component (4) on the carrier (2); several electrically conductive leads (6 ) for electrically conductive contacting of the at least one semiconductor component (4), which are arranged extending through the encapsulation layer (5), the carrier (2) having a recess (8) on its side provided for the adjacent arrangement with the substrate (3), and the substrate (3), the at least one semiconductor component (4) and the at least one encapsulation layer (5) are arranged in the recess (8), the encapsulation layer (5) bü ends tightly with an edge of the carrier (2) surrounding the recess (8) in order to define a mounting surface for an arrangement of the semiconductor module (1) on a circuit board (13), the multiple electrically conductive leads (6) being located within the encapsulation layer (5) extend in a straight line parallel to one another and perpendicular to the first main surface; the encapsulation layer (5) being frictionally clamped into the carrier (2) and positively connected to the carrier (2), the shortening of the carrier (2) following the thermal longitudinal expansion. 2) is used in the production of the positive connection between the carrier (2) and the encapsulation layer (5) in order to bring about the frictional clamping of the encapsulation layer (5) and the carrier (2), the encapsulation layer (5) being made of epoxy resin with a filler content of more than 85 percent by weight of AlO and / or SiO.

Description

Die vorliegende Anmeldung bezieht sich auf Halbleitermodule und insbesondere auf direkt gekühlte Substrate für Halbleitermodule und ein Verfahren zur Herstellung solcher Substrate und Module.The present application relates to semiconductor modules and in particular to directly cooled substrates for semiconductor modules and a method for manufacturing such substrates and modules.

Die Wärmeableitung ist eine wichtige Erwägung bei der Konstruktion von Leistungselektronik und muss sorgfältig gesteuert werden. Um Halbleitervorrichtungen vor einer Überhitzung zu schützen, sollte das Kühlsystem eines Leistungsmoduls sehr effizient sein. Die Kühlmethode basiert typischerweise auf dem Typ des Leistungsmoduls. Leistungsmodule können beispielsweise direkt oder indirekt gekühlt werden. Ferner können Module eine Basisplatte aufweisen oder nicht, wobei die Basisplatte flach oder strukturiert sein kann. Herkömmliche Leistungsmodul-Basisplatten bestehen normalerweise aus Kupfer aufgrund der ausgezeichneten Wärmeleitfähigkeit. Andere Materialien wie AlSiC, Aluminium oder Mantelmaterialien sind geeignete Ersatzstoffe mit dem Vorteil niedrigerer Kosten.Heat dissipation is an important consideration in power electronics design and must be carefully controlled. To protect semiconductor devices from overheating, the cooling system of a power module should be very efficient. The cooling method is typically based on the type of power module. Power modules can be cooled directly or indirectly, for example. Furthermore, modules may or may not have a base plate, wherein the base plate can be flat or structured. Conventional power module baseplates are usually made of copper because of its excellent thermal conductivity. Other materials such as AlSiC, aluminum or jacket materials are suitable substitutes with the advantage of lower costs.

Leistungsmodule mit und ohne Basisplatte können indirekt durch einen Kühler auf Luft- oder Fluidbasis gekühlt werden. Typischerweise strömt die in den aller Regel nach gehäuselosen Halbleiterbauelementen erzeugte Wärme durch ein Keramiksubstrat mit metallisierten Seiten wie z.B. ein DCB (direkt kupfergebondet), die verschiedenen Lötschichten (Chiplöten, Systemlöten usw.) und die Basisplatte. Der Wärmekontakt für die Wärmeleitung wird durch eine Wärmeleitpaste zwischen der Basisplatte (oder DCB im Fall ohne Basisplatte) und dem Kühler verwirklicht. Das Kühlen von Halbleiterchips in dieser Weise ist weniger als optimal, da die Wärmeleitpaste eine niedrige Wärmeleitfähigkeit von etwa 1 W/mK aufweist.Power modules with and without a base plate can be cooled indirectly using an air or fluid-based cooler. Typically, the heat generated by unpackaged semiconductor components flows through a ceramic substrate with metallized sides such as e.g. a DCB (directly copper-bonded), the various solder layers (chip soldering, system soldering, etc.) and the base plate. The thermal contact for heat conduction is realized by a thermal paste between the base plate (or DCB in the case without a base plate) and the cooler. Cooling semiconductor chips in this way is less than optimal, since the thermal paste has a low thermal conductivity of around 1 W / mK.

Direkt gekühlte Leistungsmodule mit strukturierten Basisplatten schaffen eine effizientere Kühlung von Leistungsvorrichtungen. Solche Basisplatten weisen Stift- oder Rippenkühlstrukturen an der Unterseite der Basisplatte in direktem Kontakt mit Luft oder einer Kühlflüssigkeit (z.B. Wasser oder einem Wasser-Glycol-Gemisch) auf, so dass hohe Wärmeübertragungskoeffizienten erreicht werden. Verschiedene Technologien für die Herstellung von strukturierten Basisplatten stehen zur Verfügung, wie z.B. ein Metallspritzgießprozess (MIM) oder die Schmiedetechnologie, die gewöhnlich hohe Produktions- und Materialkosten aufweisen.Directly cooled power modules with structured baseplates create more efficient cooling of power devices. Such base plates have pin or rib cooling structures on the underside of the base plate in direct contact with air or a cooling liquid (e.g. water or a water-glycol mixture), so that high heat transfer coefficients are achieved. Various technologies are available for the production of structured base plates, such as a metal injection molding (MIM) process or the forging technology, which usually have high production and material costs.

US 2009 / 0 194 869 A1 beschreibt ein Kühlkörper-Package, in dem ein Halbleiter-Package und ein Kühlkörper miteinander verbunden sind, sowie ein Verfahren zur Herstellung eines solchen Kühlkörper-Packages. Das Kühlkörper-Package beinhaltet einen Kühlkörper mit einer Kavität, die sich an der Oberseite des Kühlkörpers befindet. Auf dem Boden der Kavität sind zuerst eine Metallschicht, dann eine Lotpastenschicht und schließlich ein Substrat aufgebracht. Auf dem Substrat sind Halbleiterchips sowie Leiter angeordnet. Die Kavität ist mit einem Epoxidharz verfüllt, um die Metallschicht, die Lotpastenschicht und das Substrat zu schützen. Die Leiter ragen zumindest teilweise aus dem Epoxidharz heraus. US 2009/0 194 869 A1 describes a heat sink package in which a semiconductor package and a heat sink are connected to one another, as well as a method for producing such a heat sink package. The heat sink package includes a heat sink with a cavity located on the top of the heat sink. First a metal layer, then a solder paste layer and finally a substrate are applied to the bottom of the cavity. Semiconductor chips and conductors are arranged on the substrate. The cavity is filled with an epoxy resin to protect the metal layer, the solder paste layer and the substrate. The conductors protrude at least partially from the epoxy resin.

DE 10 2009 045 063 A1 beschreibt ein Leistungshalbleitermodul mit einem Substrat sowie mit einem Kühlkörper, der das Substrat unmittelbar kontaktiert. DE 79 13 126 U1 beschreibt einen Kühlkörper aus stranggepreßtem Aluminium. DE 16 14 868 A beschreibt eine Halbleiteranordnung, insbesondere einen Transistor oder eine Diode, mit einem Kühlkörper. DE 10 2014 107 217 A1 beschreibt ein Halbleitermodul, welches ein Wärmeableitelement aus einem nicht elektrisch leitfähigen Material, bevorzugt aus einem keramischen Material, aufweist. JP 2004 - 342 799 A beschreibt ein Leistungsmodul und einen zugehörigen Kühlkörper, die auf eine metallische Wanne laminiert werden. JP S60- 178 655 A offenbart eine Leiterplatte, die einen schaltungsbildenden Padteil und einen Leadteil aufweist. Der Leadteil wird durch kontinuierliches Stanzen oder Ätzen eines Metallbandes gebildet. JP 2013- 4 912 A beschreibt Leiterplatten, auf denen ein isolierendes keramisches Substrat und ein induktives Element montiert ist. Schließlich wird im Eintrag „Gießharz“ der freien Enzyklopädie Wikipedia (Bearbeitungsstand 22.12.2014) beschrieben, dass die Härtung von Gießharz selbständig oder durch Wärmezufuhr erfolgen kann. Die damit einhergehende Vernetzungsreaktion führt im Allgemeinen zu einer Volumenabnahme des Gießharzes. DE 10 2009 045 063 A1 describes a power semiconductor module with a substrate and with a heat sink that makes direct contact with the substrate. DE 79 13 126 U1 describes a heat sink made from extruded aluminum. DE 16 14 868 A describes a semiconductor arrangement, in particular a transistor or a diode, with a heat sink. DE 10 2014 107 217 A1 describes a semiconductor module which has a heat dissipating element made of a non-electrically conductive material, preferably made of a ceramic material. JP 2004 - 342 799 A describes a power module and associated heat sink that are laminated onto a metallic pan. JP S60-178 655 A discloses a circuit board having a circuit forming pad portion and a lead portion. The lead part is formed by continuously punching or etching a metal strip. JP 2013- 4 912 A describes printed circuit boards on which an insulating ceramic substrate and an inductive element are mounted. Finally, in the entry "Cast Resin" in the free encyclopedia Wikipedia (as of December 22, 2014) it is described that casting resin can be hardened independently or by supplying heat. The associated crosslinking reaction generally leads to a decrease in the volume of the casting resin.

Ferner ist es beispielsweise aus der DE 10 2014 116 383 A1 sowie der DE 10 2008 058 835 A1 bekannt, Halbleitergehäuse (sogenannte Halbleiterpackages) in einem ein- oder mehrstufigen Formgebungsverfahren herzustellen, wobei die gehäuselosen Halbleiterbauelemente in einem elektrisch isolierenden Verkapselungsmaterial eingebettet werden. Die thermische Verbindung mit einer als Kühlkörper fungierenden Basisplatte erfolgte bisher in einem nachfolgenden Schritt nach Aushärtung des Verkapselungsmaterials, was nicht nur ebenfalls die oben beschriebenen Problematiken hinsichtlich der Wärmeleitfähigkeit aufwirft sondern auch aufgrund der mehreren in der Regel händisch vorzunehmenden Bearbeitungsschritte die Herstellung kompliziert.Furthermore, it is for example from the DE 10 2014 116 383 A1 as well as the DE 10 2008 058 835 A1 known to produce semiconductor housings (so-called semiconductor packages) in a single or multi-stage molding process, the housing-less semiconductor components being embedded in an electrically insulating encapsulation material. The thermal connection with a base plate functioning as a heat sink has so far taken place in a subsequent step after the encapsulation material has hardened, which not only raises the above-described problems with regard to thermal conductivity but also complicates production due to the several processing steps that are usually carried out manually.

Es besteht somit Bedarf nach einem Halbleitermodul, das vereinfacht hergestellt werden kann und bei dem gleichzeitig eine effiziente Wärmeabfuhr sichergestellt ist, sowie nach einem entsprechenden Herstellungsverfahren. Diese Aufgabe wird erfindungsgemäß durch ein Halbleitermodul mit den Merkmalen nach Anspruch 1 sowie durch ein Herstellungsverfahren des nebengeordneten Anspruchs gelöst. Weitere, besonders vorteilhafte Ausgestaltungen der Erfindung offenbaren die Unteransprüche. Es ist darauf hinzuweisen, dass die in den Patentansprüchen einzeln aufgeführten Merkmale in beliebiger, technisch sinnvoller Weise miteinander kombiniert werden können und weitere Ausgestaltungen der Erfindung aufzeigen. Die Beschreibung charakterisiert und spezifiziert die Erfindung insbesondere im Zusammenhang mit den Figuren zusätzlich.There is therefore a need for a semiconductor module which can be produced in a simplified manner and in which at the same time efficient heat dissipation is ensured, as well as for a corresponding production method. This object is achieved according to the invention by a semiconductor module with the Features according to claim 1 and achieved by a manufacturing method of the independent claim. Further, particularly advantageous configurations of the invention are disclosed in the subclaims. It should be pointed out that the features listed individually in the patent claims can be combined with one another in any technically meaningful way and show further embodiments of the invention. The description additionally characterizes and specifies the invention, particularly in connection with the figures.

Die Erfindung betrifft ein Halbleitermodul, nachfolgend auch kurz Modul genannt. Das Halbleitermodul weist ein Substrat auf. Das erfindungsgemäße Substrat ist im Allgemeinen ein Flächengebilde und trägt auf einer ersten Hauptoberfläche wenigstens ein Halbleiterbauelement. Das Substrat weist beispielsweise eine Isolations-, dielektrische oder Keramikschicht und eine erste Metallschicht auf seiner ersten Hauptoberfläche und eine zweite Metallschicht, auch Kaschierung genannt, auf seiner zweiten, der ersten gegenüberliegenden Hauptoberfläche auf. Beispielsweise handelt es sich um ein direkt kupfergebondetes (DCB-)Substrate, ein direkt aluminiumgebondetes (DAB-)Substrat oder ein aktives Metalllötsubstrat. Die erste Metallschicht bildet beispielsweise Schaltungsstrukturen aus, die beispielsweise in IMS (insulated metall subtrat)-Technik aufgebracht sind. Das Substrat weist bevorzugt wenigstens eine Keramikschicht, insbesondere eine oder mehrere Schichten ausgewählt aus AIN, Al2O3, oder eine dielektrische Schicht, insbesondere Si3N4.auf. Gemäß einem Beispiel handelt es sich um ein anorganisches oder ein organisches Substrat. Der Kern des Substrats, insbesondere des organischen Substrats, kann eine Wärmeleitfähigkeit von mehr als 1 W/mK aufweisen. The invention relates to a semiconductor module, hereinafter also referred to as module for short. The semiconductor module has a substrate. The substrate according to the invention is generally a flat structure and carries at least one semiconductor component on a first main surface. The substrate has, for example, an insulation, dielectric or ceramic layer and a first metal layer on its first main surface and a second metal layer, also called a lamination, on its second main surface opposite the first. For example, it is a directly copper-bonded (DCB) substrate, a directly aluminum-bonded (DAB) substrate or an active metal soldering substrate. The first metal layer forms, for example, circuit structures that are applied using IMS (insulated metal substrate) technology, for example. The substrate preferably has at least one ceramic layer, in particular one or more layers selected from AlN, Al 2 O 3 , or a dielectric layer, in particular Si 3 N 4 . According to one example, it is an inorganic or an organic substrate. The core of the substrate, in particular the organic substrate, can have a thermal conductivity of more than 1 W / mK.

Beispielsweise weist das Substrat eine Dicke im Bereich von 0,25 mm bis 1,00 mm, bevorzugt im Bereich 0,38 mm bis 0,63 mm auf.For example, the substrate has a thickness in the range from 0.25 mm to 1.00 mm, preferably in the range from 0.38 mm to 0.63 mm.

Der Begriff Halbleiterbauelement ist weit auszulegen. Hinsichtlich des Halbleiterbauelements und deren Anzahl ist die Erfindung nicht beschränkt. Bevorzugt ist es ein siliziumgesteuerter Gleichrichter (SCR), Leistungsregler, Leistungstransistor, Bipolartransistor mit isoliertem Gate (IGBT), Metalloxidhalbleiter-Feldeffekttransistor (MOSFET), Leistungsgleichrichter, eine Diode, beispielsweise eine Schottky-Diode, ein J-FET, ein Thyristor, beispielsweise ein Gate-Turn-Off-Thyristor, ein Gate-Communicated-Thyristor, ein TRIAC, ein DIAC oder ein Fotothyristor ist. Bei mehreren Leistungshalbleiterbauelementen ist jede Kombination daraus erfindungsgemäß umfasst. Bevorzugt sind die mehreren Halbleiterbauelemente zu einem Umrichter verschaltet.The term semiconductor component is to be interpreted broadly. The invention is not restricted with regard to the semiconductor component and the number thereof. It is preferably a silicon-controlled rectifier (SCR), power regulator, power transistor, bipolar transistor with insulated gate (IGBT), metal oxide semiconductor field effect transistor (MOSFET), power rectifier, a diode, for example a Schottky diode, a J-FET, a thyristor, for example a Gate-Turn-Off-Thyristor, a Gate-Communicated-Thyristor, a TRIAC, a DIAC or a Photothyristor. In the case of several power semiconductor components, any combination thereof is included according to the invention. The plurality of semiconductor components are preferably interconnected to form a converter.

Das Halbleiterbauelement ist bevorzugt ein gehäuseloses Halbleiterbauelement, wie ein Halbleiterdie (auch als Halbleiternacktchips bezeichnet) oder Halbleiterchip, ausgeführt, wobei die Halbleiternacktchips oder Halbleiterchips in Form eines Halbleitermaterialblocks bereitgestellt sein können, der aus einem Halbleiter-Wafer hergestellt und aus diesem ausgeschnitten ist, oder in einer anderen Form, die weiteren Verarbeitungsschritten unterzogen wurden.The semiconductor component is preferably a housing-less semiconductor component, such as a semiconductor die (also referred to as semiconductor bare chips) or semiconductor chip, it being possible for the semiconductor bare chips or semiconductor chips to be provided in the form of a semiconductor material block which is produced from a semiconductor wafer and cut out of it, or in another shape that has been subjected to further processing steps.

Erfindungsgemäß ist ferner ein Träger mit einer Stift- oder Rippenkühlstruktur vorgesehen, wobei das Substrat mit seiner der ersten Hauptoberfläche abgewandten zweiten Hauptoberfläche angrenzend an den Träger angeordnet ist.According to the invention, a carrier with a pin or rib cooling structure is also provided, the substrate being arranged with its second main surface facing away from the first main surface adjacent to the carrier.

Der Begriff Stift- oder Rippenkühlstruktur ist weit auszulegen, meint eine jegliche strukturelle Maßnahme zur Vergrößerung einer wärmeabgebenden Fläche, damit der Träger als „Kühler“ fungiert und damit der Wärmeabgabe an ein die Stifte oder Rippen umgebendes Medium, wie Luft, dient. Folglich kann diese Struktur regelmäßig und unregelmäßig sein. Beispielsweise handelt es sich um eine Struktur aus parallelen, gleichmäßig beabstandeten Rippen. Der Träger ist beispielsweise aus Kupfer, bevorzugt aus Aluminium. Somit fungiert der Träger unmittelbar als Kühler.The term pin or rib cooling structure is to be interpreted broadly, meaning any structural measure to enlarge a heat-emitting surface so that the carrier functions as a “cooler” and thus serves to dissipate heat to a medium such as air surrounding the pins or ribs. Consequently, this structure can be regular and irregular. For example, it is a structure of parallel, evenly spaced ribs. The carrier is made of copper, for example, preferably aluminum. The carrier thus acts directly as a cooler.

Erfindungsgemäß ist ferner eine das Substrat und das wenigstens eine Halbleiterbauelement bedeckenden Verkapselungsschicht auf dem Träger aufgebracht. Als Verkapselungsschicht wird beispielsweise eine Schicht aus einem oder mehreren der folgenden Materialien, bevorzugt Kunststoffmaterial, verstanden: Polymermaterial, Formverbindungsmaterial, Harzmaterial, Epoxyharzmaterial, Acrylatmaterial, Polyimidmaterial und Material auf Silikonbasis. Eine erfindungsgemäße Verkapselung ist beispielsweise aus der DE 10 2008 058 835 A1 bekannt. Gemäß einem Beispiel kann ein Schichtaufbau aus mehreren Verkapselungsschichten, wobei die Schichten unterschiedliche Materialzusammensetzungen aufweisen vorgesehen sein. Ein Beispiel eines mehrschichtigen Schichtaufbaus ist beispielsweise aus der DE 10 2014 116 383 A1 bekannt. Die Verkapselung wird beispielsweise in einem formgebenden Verfahren, wie in einem Spritzpressverfahren unter Verwendung eines formgebenden Werkzeugs auf den Träger aufgebracht. Die Verkapselungsschicht weist in einer Ausgestaltung neben dem Kunststoffmaterial einen hohen Anteil, beispielsweise von mehr als 85 Gewichtsprozent, eines Füllstoffs, wie eines metallischen und/oder keramischen Füllstoffs, wie Al2O3 oder Si2O aufweisen.According to the invention, an encapsulation layer covering the substrate and the at least one semiconductor component is also applied to the carrier. An encapsulation layer is understood to be, for example, a layer made of one or more of the following materials, preferably plastic material: polymer material, molded connection material, resin material, epoxy resin material, acrylate material, polyimide material and silicone-based material. An encapsulation according to the invention is for example from FIG DE 10 2008 058 835 A1 known. According to one example, a layer structure comprising a plurality of encapsulation layers can be provided, the layers having different material compositions. An example of a multi-layer layer structure is, for example, from FIG DE 10 2014 116 383 A1 known. The encapsulation is applied to the carrier, for example, in a shaping process, such as a transfer molding process using a shaping tool. In one embodiment, in addition to the plastic material, the encapsulation layer has a high proportion, for example more than 85 percent by weight, of a filler such as a metallic and / or ceramic filler such as Al 2 O 3 or Si 2 O.

Die durch die Verkapselung bewirkte Bedeckung meint beispielsweise dass das Substrat einschließlich seiner darauf angeordneten Halbleiterbauelemente an fünf Seiten (den vier Seitenflächen und der ersten Hauptoberfläche) durch die Verkapselungsschicht umschlossen ist. Es wäre aber auch eine Ausführungsform denkbar bei dem die Bedeckung nicht und/oder teilweise durch den Träger erfolgt, beispielsweise an zwei oder vier Seitenflächen des Substrats.The coverage brought about by the encapsulation means, for example, that the substrate including the substrate arranged thereon Semiconductor components is enclosed on five sides (the four side surfaces and the first main surface) by the encapsulation layer. However, an embodiment would also be conceivable in which the cover is not and / or partially covered by the carrier, for example on two or four side surfaces of the substrate.

Erfindungsgemäß sind mehrere elektrisch leitende Zuleitungen zur elektrisch leitenden Kontaktierung des wenigstens einen Halbleiterbauelements vorgesehen, die die Verkapselungsschicht durchgreifend angeordnet sind. Bevorzugt sind dieser Zuleitungen im Wesentlichen parallel zueinander und im Wesentlichen senkrecht zur ersten Hauptoberfläche des Substrats in einer Matrix angeordnet. Die Zuleitungen sind in einer Ausgestaltung über in der Verkapselungsschicht eingebrachte Durchkontaktierungen, beispielsweise in Form von Hülsen, geführt.According to the invention, a plurality of electrically conductive leads for electrically conductive contacting of the at least one semiconductor component are provided, which are arranged to extend through the encapsulation layer. These supply lines are preferably arranged essentially parallel to one another and essentially perpendicular to the first main surface of the substrate in a matrix. In one embodiment, the supply lines are routed via plated-through holes, for example in the form of sleeves, made in the encapsulation layer.

Durch die erfindungsgemäße Ausgestaltung wird eine unmittelbare und effektive Wärmeabfuhr erreicht, während die Verkapselung eine effiziente Weise zur Bereitstellung eines Gehäuses für das wenigstens eine Halbleiterbauelement darstellt, welches in vergleichsweise wenig Arbeitsschritten herzustellen ist und für eine bauraumsparende Ausführung des Moduls sorgt, welche aufgrund der sich daraus ergebenden kurzen Verbindungen zwischen den Halbleiterbauelementen Schaltverluste und parasitäre Induktivitäten reduziert. Ferner lässt sich ein derartiges Modul leicht in einem automatisierten Herstellungsprozess herstellen. Auf die nachteilige Verwendung von Wärmeleitpaste kann verzichtet werden.The configuration according to the invention achieves a direct and effective heat dissipation, while the encapsulation represents an efficient way of providing a housing for the at least one semiconductor component, which can be produced in comparatively few work steps and ensures a space-saving design of the module, which results from this resulting short connections between the semiconductor components switching losses and parasitic inductances are reduced. Furthermore, such a module can easily be manufactured in an automated manufacturing process. The disadvantageous use of thermal paste can be dispensed with.

Bevorzugt ist das Substrat stoffschlüssig mit dem Träger verbunden. Beispielsweise ist eine Lot- und/oder Sinter- und/oder eine Klebeverbindung zwischen dem Substrat, bzw. der zweiten Metallschicht vorgesehen. Gemäß einer weiteren Ausgestaltung ist die keramische Schicht des Substrats durch Einbringen in die Form des Trägers und Umgießen mit dem Material des Trägers mit diesem stoffschlüssig verbunden.The substrate is preferably materially connected to the carrier. For example, a soldered and / or sintered and / or adhesive connection is provided between the substrate or the second metal layer. According to a further embodiment, the ceramic layer of the substrate is materially connected to the material of the carrier by being introduced into the shape of the carrier and being cast around the carrier.

Gemäß einer bevorzugten Ausführungsform weist der Träger auf seiner für die angrenzende Anordnung mit dem Substrat vorgesehenen Seite eine Ausnehmung auf, wobei das Substrat, das wenigstens eine Halbleiterbauelement und die wenigstens eine Verkapselungsschicht in der Ausnehmung angeordnet sind. Dadurch kann unter Einsparung von formgebendem Werkzeug das Modul hergestellt werden, während die Ausnehmung einer mechanischen Fixierung der Verkapselungsschicht dient. Bevorzugt schließt die Verkapselungsschicht bündig mit einem die Ausnehmung umgebenden Rand des Trägers ab, um beispielsweise eine Montagefläche für eine Anordnung auf einer Leiterplatte zu definieren.According to a preferred embodiment, the carrier has a recess on its side provided for the adjoining arrangement with the substrate, the substrate, the at least one semiconductor component and the at least one encapsulation layer being arranged in the recess. As a result, the module can be produced while saving a shaping tool, while the recess is used to mechanically fix the encapsulation layer. The encapsulation layer preferably ends flush with an edge of the carrier surrounding the recess in order, for example, to define a mounting surface for an arrangement on a circuit board.

Bevorzugt ist der Träger ein Strangprofil, d.h. ein Träger mit einer Längserstreckung und entlang dieser Längserstreckung im Wesentlichen gleichbleibendem Querschnitt, um so durch Ablängen den Träger oder den Träger samt einer Mehrzahl befestigter Substrate einfach, beispielsweise durch sägende Bearbeitung, segmentieren zu können. Im Wesentlichen gleichbleibender Querschnitt meint beispielsweise, dass der Träger beispielsweise als Ausnahme von dem gleichbleibenden Querschnitt über seine Erstreckungsrichtung gleichmäßig verteilte Durchbrüche zur Befestigung mit einer Leiterplatte aufweisen kann und/oder quer zu seiner Erstreckungsrichtung aufweisende, in der Ausnehmung vorgesehene Zwischenwände oder Stege aufweisen kann, um ein mechanisches Ablösen der Verkapselungsschicht durch Durchbiegen oder Delamination zu vermeiden.Preferably the carrier is an extruded profile, i. a carrier with a longitudinal extension and essentially constant cross-section along this longitudinal extension in order to be able to segment the carrier or the carrier together with a plurality of fastened substrates simply by cutting to length, for example by sawing. Essentially constant cross-section means, for example, that the carrier, for example, as an exception to the constant cross-section, can have openings uniformly distributed over its direction of extension for fastening to a circuit board and / or can have partition walls or webs provided in the recess transversely to its direction of extension in order to to avoid mechanical detachment of the encapsulation layer by bending or delamination.

Bevorzugt ist die Verkapselungsschicht formschlüssig in der Ausnehmung aufgenommen, um die Verkapselung am Träger festzulegen. Zu diesem Zweck weist bevorzugt eine Wandung der Ausnehmung eine Haltestruktur, wie eine oder mehrere Hinterschneidungen, auf, um das Entformen der Verkapselungsschicht zu verhindern. Als Haltestruktur wird beispielsweise ferner eine Mikrostruktur, wie eine Rauigkeit mit gemittelter Rautiefe RZ im Bereich von 5 bis 25, oder eine oder mehrere von der seitlichen Wandung, d.h. den Seitenflächen des Substrats zugewandte Wand der Ausnehmung vorstehende Nasen oder Rippen verstanden.The encapsulation layer is preferably received in the recess in a form-fitting manner in order to fix the encapsulation on the carrier. For this purpose, a wall of the recess preferably has a holding structure, such as one or more undercuts, in order to prevent the encapsulation layer from being demolded. A holding structure is also understood, for example, to be a microstructure, such as a roughness with an average roughness depth R Z in the range from 5 to 25, or one or more noses or ribs protruding from the side wall, ie the wall of the recess facing the side surfaces of the substrate.

Die Verkapselungsschicht füllt in einer Ausgestaltung die Ausnehmung des Trägers vollständig aus und bildet mit diesem eine gemeinsame Oberfläche zur angrenzenden Anordnung an eine Leiterplatte aus. In einer anderen Ausgestaltung ist keine vollständige Ausfüllung der Ausnehmung durch die Verkapselungsschicht vorgesehen, so dass die Ausnehmung ein verbleibendes Resthohlvolumen zur angrenzenden Anordnung an eine Leiterplatte definiert. Dieses Resthohlvolumen dient in einer Ausgestaltung zur Aufnahme von auf der Leiterplatte aufgebrachten elektronischen Bauelementen.In one embodiment, the encapsulation layer completely fills the recess of the carrier and forms with it a common surface for the adjacent arrangement on a printed circuit board. In another embodiment, the recess is not completely filled by the encapsulation layer, so that the recess defines a remaining residual hollow volume for the adjacent arrangement on a circuit board. In one embodiment, this residual hollow volume serves to accommodate electronic components applied to the circuit board.

Die Erfindung betrifft ferner eine Anordnung aus einem Modul in einer seiner zuvor beschriebenen und jeweils vorteilhaften Ausgestaltungen und einer Leiterplatte, wobei letztere nächstbenachbart, bevorzugt angrenzend, an die Verkapselungsschicht des Moduls angeordnet ist, und die elektrischen Zuleitungen mittels Durchgangslöcher in der Leiterplatte kontaktiert sind. Beispielsweise ist jeweils eine Lotverbindung oder ein Pressnietverbindung zwischen der Leiterplatte und den elektrischen Zuleitungen vorgesehen. Bevorzugt sind mehrere erfindungsgemäße Module auf einer gemeinsamen Leiterplatte angeordnet.The invention also relates to an arrangement of a module in one of its previously described and respectively advantageous configurations and a printed circuit board, the latter being arranged next to, preferably adjoining, the encapsulation layer of the module, and the electrical leads being contacted by means of through holes in the printed circuit board. For example, a solder connection or a press rivet connection is provided between the printed circuit board and the electrical leads. A plurality of modules according to the invention are preferably arranged on a common printed circuit board.

Bevorzugt ist der Träger an der Leiterplatte befestigt. Beispielsweise weist der Träger seitlich herausragende Ausleger auf, an denen die Leiterplatte anliegt und wo Befestigungsmittel zwischen Träger und Leiterplatte, wie Schraubverbindungsmittel oder Pressnietverbindungsmittel angeordnet sind.The carrier is preferably attached to the circuit board. For example, the carrier points to the side protruding arms on which the circuit board rests and where fastening means are arranged between the carrier and circuit board, such as screw connection means or press rivet connection means.

Die Erfindung betrifft ferner ein Verfahren zur Herstellung eines Halbleitermoduls mit den folgenden Schritten: Bereitstellen eines Substrats mit wenigstens einem auf einer ersten Hauptoberfläche des Substrats aufgebrachten Halbleiterbauelement und mit mehreren elektrisch leitenden Zuleitungen zur elektrisch leitenden Kontaktierung des wenigstens einen Halbleiterbauelements; Bereitstellen eines Trägers mit einer Stift- oder Rippenkühlstruktur. In einem nachfolgenden Aufbringschritt wird das Substrat mit seiner der ersten Hauptoberfläche abgewandten zweiten Hauptoberfläche angrenzend an den Träger aufgebracht oder wird in einem Einbringschritt während der Bereitstellung des Trägers in einem formgebenden Verfahren in diesen so eingebracht, dass die zweite Hauptoberfläche an den Träger angrenzt und die erste Hauptoberfläche zugänglich ist.The invention further relates to a method for producing a semiconductor module with the following steps: providing a substrate with at least one semiconductor component applied to a first main surface of the substrate and with a plurality of electrically conductive leads for electrically conductive contacting of the at least one semiconductor component; Providing a carrier with a pin or fin cooling structure. In a subsequent application step, the substrate is applied with its second main surface facing away from the first main surface adjacent to the carrier or, in an introduction step, during the preparation of the carrier in a shaping process, is introduced into the carrier such that the second main surface adjoins the carrier and the first Main interface is accessible.

Bevorzugt ist ferner ein Schritt zur stoffschlüssigen Verbindung zwischen dem Träger und dem Substrat vorgesehen. Beispielsweise eine Löt-, Klebe- und/oder Sinterschritt.A step for a material connection between the carrier and the substrate is also preferably provided. For example a soldering, gluing and / or sintering step.

In einem nachfolgenden Schritt erfolgt das Bedecken des Substrats und des wenigstens einen Halbleiterbauelements mit einem Verkapselungsmaterial in einem formgebenden Verfahren, wie einem Gussverfahren oder einem Spritzpressverfahren. Bei einer bevorzugten Variante, wird der Träger vor oder während des formgebenden Verfahrens beheizt und nach Abschluss des formgebenden Verfahrens aktiv gekühlt oder wenigstens nicht mehr beheizt, um die der thermischen Längenausdehnung folgende Verkürzung des Trägers bei der Herstellung der formschlüssigen Verbindung zwischen dem Träger und der Verkapselungsschicht auszunutzen, um dadurch eine kraftschlüssige Einspannung der Verkapselungsschicht und dem Träger zu bewirken. Diese Vorgehensweise hat sich besonders vorteilhaft bei einem Epoxydharz mit einem Füllstoffanteil von mehr als 85 Gewichtsprozent aus Al2O3 und/oder Si2O als Verkapselungsmaterial erwiesen.In a subsequent step, the substrate and the at least one semiconductor component are covered with an encapsulation material in a molding process, such as a casting process or a transfer molding process. In a preferred variant, the carrier is heated before or during the shaping process and actively cooled or at least not heated after the shaping process is completed, in order to shorten the carrier following the thermal expansion during the production of the form-fitting connection between the carrier and the encapsulation layer exploit in order to bring about a force-fit clamping of the encapsulation layer and the carrier. This procedure has proven to be particularly advantageous in the case of an epoxy resin with a filler content of more than 85 percent by weight of Al 2 O 3 and / or Si 2 O as the encapsulation material.

In einem nachfolgende Schritt erfolgt ein Härten, wie Aushärten, des Verkapselungsmaterials zu einer das Substrat und das wenigstens eine Halbleiterbauelement bedeckenden Verkapselungsschicht auf dem Träger, wobei die elektrisch leitenden Zuleitungen die Verkapselungsschicht durchgreifend angeordnet sind.In a subsequent step, the encapsulation material is hardened, such as hardening, to form an encapsulation layer on the carrier that covers the substrate and the at least one semiconductor component, the electrically conductive leads being arranged through the encapsulation layer.

Durch das erfindungsgemäße Verfahren wird ein Modul mit unmittelbarer und effektiver Wärmeabfuhr erreicht, während die Verkapselung eine effiziente Weise zur Bereitstellung eines Gehäuses für das wenigstens eine Halbleiterbauelement darstellt. Das erfindungsgemäße Verfahren sorgt für eine Herstellung eines Moduls in vergleichsweise wenigen Arbeitsschritten. Durch das Verfahren wird eine bauraumsparende Anordnung betreffend das Modul erreicht, welche aufgrund der sich daraus ergebenden kurzen Verbindungen zwischen den Halbleiterbauelementen Schaltverluste und parasitäre Induktivitäten reduziert. Ferner lässt sich ein derartiges Verfahren leicht automatisieren.The method according to the invention achieves a module with direct and effective heat dissipation, while the encapsulation represents an efficient way of providing a housing for the at least one semiconductor component. The method according to the invention ensures the production of a module in comparatively few work steps. The method achieves a space-saving arrangement with regard to the module which, due to the resulting short connections between the semiconductor components, reduces switching losses and parasitic inductances. Furthermore, such a method can easily be automated.

Gemäß einer bevorzugten Variante des Verfahrens ist der Träger ein beispielsweise im Strangguss- oder im Kaltfließpressverfahren hergestelltes Strangprofil, beispielsweise aus Aluminium, ist und im Aufbringungsschritt werden mehrere Substrate entlang der Längserstreckung des Strangprofils aufgebracht und in einem oder mehreren nachfolgenden Segmentierschritten wird der Träger, beispielsweise durch Sägeschnitte, quer zur Längserstreckung segmentiert. Dabei können Module hergestellt werden, die jeweils genau ein Substrat mehr als ein Substrat beinhalten.According to a preferred variant of the method, the carrier is an extruded profile produced, for example, by the continuous casting or cold extrusion process, for example made of aluminum, and in the application step several substrates are applied along the longitudinal extension of the extruded profile and in one or more subsequent segmenting steps, the carrier is, for example by Saw cuts, segmented transversely to the longitudinal extension. Modules can be produced that each contain exactly one substrate more than one substrate.

Gemäß einer weiteren Ausgestaltung des Verfahrens wird in einem dem Härten und dem gegebenenfalls vorgesehenen Segmentierschritt bzw. -schritten nachfolgenden Schritt eine Leiterplatte auf die Verkapselungsschicht aufgebracht und die elektrisch leitenden Zuleitungen an der Leiterplatte befestigt und optional der Träger an der Leiterplatte befestigt.According to a further embodiment of the method, in a step following the hardening and the optionally provided segmentation step or steps, a circuit board is applied to the encapsulation layer and the electrically conductive leads are attached to the circuit board and optionally the carrier is attached to the circuit board.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus den Ansprüchen sowie der folgenden Beschreibung von nicht einschränkend zu verstehenden Ausführungsbeispielen der Erfindung, die im Folgenden unter Bezugnahme auf die Zeichnungen näher erläutert werden. In diesen Zeichnungen zeigen schematisch:

  • 1 eine Schnittansicht durch eine Ausführungsform des erfindungsgemäßen Halbleitermoduls;
  • 2 eine Schnittansicht durch eine weitere Ausführungsform des erfindungsgemäßen Halbleitermoduls;
  • 3 eine Schnittansicht durch noch eine weitere Ausführungsform des erfindungsgemäßen Halbleitermoduls mit Detailansichten unterschiedlicher Ausgestaltungen betreffend die seitliche Wandung;
  • 4 eine Schnittansicht zweier auf eine gemeinsame Leiterplatte montierte Halbleitermodule 1 gemäß der Ausführungsform aus 2;
  • 5 eine perspektivische Ansicht eines erfindungsgemäßen Moduls 1, bei dem der Träger 2 aus einem Strangprofil erzeugt ist;
  • 6 eine perspektivische Ansicht eines Zwischenprodukts zur Erzeugung mehrerer erfindungsgemäßer Module 1, bei dem der Träger 2 aus einem Strangprofil erzeugt ist und zugeschnitten wird.
Further features and advantages of the invention emerge from the claims and the following description of non-restrictive exemplary embodiments of the invention, which are explained in more detail below with reference to the drawings. These drawings show schematically:
  • 1 a sectional view through an embodiment of the semiconductor module according to the invention;
  • 2 a sectional view through a further embodiment of the semiconductor module according to the invention;
  • 3 a sectional view through yet another embodiment of the semiconductor module according to the invention with detailed views of different configurations relating to the side wall;
  • 4th a sectional view of two semiconductor modules mounted on a common printed circuit board 1 according to the embodiment 2 ;
  • 5 a perspective view of a module according to the invention 1 where the carrier 2 is generated from an extruded profile;
  • 6th a perspective view of an intermediate product for producing a plurality of modules according to the invention 1 where the carrier 2 is generated from an extruded profile and is cut to size.

1 zeigt in einer Schnittdarstellung eine erste Ausführungsform des erfindungsgemäßen Halbleitermoduls 1. Das Halbleitermodul 1 weist ein keramisches Substrat 3 und mehrere auf einer ersten Hauptoberfläche des Substrats 3 angeordnete und gefestigte Halbleiterbauelemente 4 auf. Die Halbleiterbauelemente 4 sind mit einer ersten, in Form einer Verschaltungsstruktur aufgebrachten Metallschicht verlötet. Das Modul weist ferner einen Träger 2 aus Aluminium auf. Das Substrat 3 ist mit seiner zweiten der ersten Hauptoberfläche gegenüberliegenden Hauptoberfläche angrenzend an den Träger 2 angeordnet und mit diesem gegebenenfalls über eine auf der zweiten Hauptoberfläche des Substrats 3 aufgebrachten zweite Metallschicht stoffschlüssig verbunden, beispielsweise verklebt, um einen effizienten Wärmeübergang in den Träger 2 zu ermöglichen. Der Träger 2 weist auf seiner dem Substrat 3 abgewandten Seite eine Rippenkühlstruktur 7 aus mehreren gleichmäßig beabstandeten, parallel verlaufenden Rippen zur Wärmeabfuhr auf. Das Modul 1 weist ferner eine Verkapselungsschicht 5 aus einem Kunststoffmaterial, wie Thermoplast, auf, die das Substrat 4 samt der darauf angeordneten Halbleiterbauelemente 4 bedeckt und somit an die erste Hauptoberfläche und an die vier Seitenflächen des Substrats 3 angrenzt. Die Verkapselungsschicht 5 wurde mithilfe eines nicht dargestellten formgebenden Werkzeugs in einem Spritzpressverfahren auf den Träger 2 aufgebracht, wobei die Verkapselungsschicht 5 mit den seitlichen Flanken des Trägers 2 abschließt und die elektrischen, parallel verlaufenden und in einer Matrix angeordneten Zuleitungen 6 für die elektrische Kontaktierung der mehreren Halbleiterbauelemente 4 die Verkapselungsschicht 5 durchdringend und über diese vorstehend angeordnet sind, um mit einer nicht dargestellten Leiterplatte verbunden zu werden. 1 shows a first embodiment of the semiconductor module according to the invention in a sectional illustration 1 . The semiconductor module 1 has a ceramic substrate 3 and a plurality on a first major surface of the substrate 3 arranged and fixed semiconductor components 4th on. The semiconductor components 4th are soldered to a first metal layer applied in the form of an interconnection structure. The module also has a carrier 2 made of aluminum. The substrate 3 is with its second main surface opposite the first main surface adjacent to the carrier 2 arranged and with this optionally via one on the second main surface of the substrate 3 Applied second metal layer cohesively connected, for example glued, to an efficient heat transfer into the carrier 2 to enable. The carrier 2 points to its the substrate 3 remote side a rib cooling structure 7th of several evenly spaced, parallel ribs for heat dissipation. The module 1 furthermore has an encapsulation layer 5 made of a plastic material, such as thermoplastic, on which the substrate 4th including the semiconductor components arranged on it 4th covered and thus to the first main surface and to the four side surfaces of the substrate 3 adjoins. The encapsulation layer 5 was applied to the carrier in a transfer molding process using a shaping tool (not shown) 2 applied, the encapsulation layer 5 with the side flanks of the carrier 2 and the electrical, parallel and arranged in a matrix supply lines 6th for the electrical contacting of the multiple semiconductor components 4th the encapsulation layer 5 penetrating and arranged above this to be connected to a circuit board, not shown.

2 zeigt eine weitere Ausführungsform des erfindungsgemäßen Halbleitermoduls 1, die gewisse Übereinstimmungen mit der in 1 gezeigten Ausführungsform aufweist, insoweit wird auf die vorhergehende Beschreibung Bezug genommen. Im Unterschied zu der aus 1 gezeigten Ausführungsform weist der Träger 2 auf einer für die Anordnung des Substrats 3 bestimmten Seite eine Ausnehmung 8, die der mit einer Rippenkühlstruktur 7 versehenen Seite abgewandt ist. In der Ausnehmung 8, die seitlich durch eine Wandung 10 begrenzt ist, ist das Substrat 3 in angrenzender Anordnung und stoffschlüssiger Verbindung mit dem Träger 2 eingebracht. Darüber ist die Verkapselungsschicht 5 so eingebracht, dass sie bündig mit seitlichen Auslegern 11 des Trägers 2 abschließt und somit mit diesen eine gemeinsame Oberfläche ausbildet, die eine Montagefläche definiert, wie später noch erläutert wird. Zur Befestigung sind die Ausleger 11 mit Durchbrüchen 9 versehen. 2 shows a further embodiment of the semiconductor module according to the invention 1 that have certain similarities with the in 1 Has embodiment shown, insofar as reference is made to the preceding description. In contrast to the off 1 The embodiment shown has the carrier 2 on one for the arrangement of the substrate 3 certain side a recess 8th the one with a fin cooling structure 7th provided side is turned away. In the recess 8th the side by a wall 10 is limited, is the substrate 3 in an adjacent arrangement and material connection with the carrier 2 brought in. Above that is the encapsulation layer 5 brought in so that they are flush with the side arms 11 of the wearer 2 closes and thus forms a common surface with these, which defines a mounting surface, as will be explained later. The brackets are used for fastening 11 with breakthroughs 9 Mistake.

Die in 3 gezeigten weiteren Ausführungsformen sind der in 2 gezeigten Ausführungsform ähnlich. Anhand der Detailansichten zur Wandung 10, 10' der Ausnehmung 8 werden unterschiedliche Ausgestaltungen der Wandung 10, 10' erläutert, die jeweils eine unterschiedliche Haltestruktur aufweisen, um die Verkapselungsschicht 5 in der Ausnehmung 8 festzulegen, und so ein Entformen der Verkapselungsschicht 5 zu verhindern. So ist die Haltestruktur der Wandung 10 in Form eines Hinterschnitts ausgebildet, während die Haltestruktur der Wandung 10' durch eine Mikrorauigkeit geprägt ist. Es können auch Kombinationen daraus vorgesehen sein.In the 3 Further embodiments shown are of the in 2 embodiment shown similar. Using the detailed views of the wall 10 , 10 ' the recess 8th are different configurations of the wall 10 , 10 ' explained, each having a different holding structure to the encapsulation layer 5 in the recess 8th set, and so demolding the encapsulation layer 5 to prevent. Such is the holding structure of the wall 10 designed in the form of an undercut, while the retaining structure of the wall 10 ' is characterized by a micro-roughness. Combinations of these can also be provided.

Anhand der 4 wird die Montage mehrerer erfindungsgemäßer Halbleitermodule 1, wie sie in der 2 gezeigt sind, erläutert. Die seitlichen Ausleger 11 und die jeweils in der Ausnehmung des Trägers 2 aufgenommene Verkapselungsschicht 5 definieren eine gemeinsame Oberfläche, mit der die Module 1 an eine gemeinsame Leiterplatte 13 angrenzend angeordnet sind. In einer nicht dargestellten anderen Ausgestaltung bilden die Verkapselungsschicht 5 und der Träger 2 keine gemeinsame Oberfläche aus, weil nicht vollständig ausfüllend mit dem Verkapselungsmaterial verfüllt wurde. Das so verbleibende Hohlvolumen dient beispielsweise der Aufnahme von weiteren Halbleiterbauelementen, wie in SMD-Bauweise ausgeführten Bauelementen, die beispielsweise auf der Leiterplatte 13 auf der dem Träger 2 zugewandten Seite angeordnet sind.Based on 4th is the assembly of several semiconductor modules according to the invention 1 as in the 2 are shown. The side outriggers 11 and each in the recess of the carrier 2 added encapsulation layer 5 define a common surface with which the modules 1 to a common printed circuit board 13 are arranged adjacent. In another refinement, not shown, form the encapsulation layer 5 and the carrier 2 no common surface because it was not completely filled with the encapsulation material. The remaining hollow volume is used, for example, to accommodate further semiconductor components, such as components designed in SMD design, for example on the circuit board 13 on the carrier 2 facing side are arranged.

Zu deren Befestigung sind Pressnieten 12 oder eine Schraubbefestigung als alternatives, nicht dargestelltes Befestigungsmittel vorgesehen, die die Durchbrüche der Ausleger 11 und korrespondierende Durchbrüche der Leiterplatte durchgreifen. Die elektrischen, die Verkapselungsschicht 5 durchgreifenden Zuleitungen 6 durchgreifen Bohrungen der Leiterplatte 13 und sind mit dieser elektrisch leitend verlötet.Press rivets are used to secure them 12 or a screw fastening is provided as an alternative fastening means, not shown, which the openings of the boom 11 and reach through corresponding openings in the circuit board. The electrical, the encapsulation layer 5 penetrating supply lines 6th reach through holes in the circuit board 13 and are soldered to it in an electrically conductive manner.

Anhand 5 wird eine Ausführungsform gezeigt, bei der der Träger 2 als Strangprofil ausgebildet ist. Ein solches Strangprofil weist einen im Wesentlichen entlang der Erstreckungsrichtung R übereinstimmenden Querschnitt auf, wenn von den Durchbrüchen 9 abgesehen wird. In der Ausnehmung 8 sind beispielsweise ein Substrat 3 mit mehreren auf dem Substrat 3 angeordneten Halbleiterbauelementen 4 angeordnet oder es sind entlang der Erstreckungsrichtung verteilt und zueinander beabstandet angeordnet mehrere Substrate 3 mit zugehörigen Halbleiterbauelementen 4 vorgesehen.Based 5 an embodiment is shown in which the carrier 2 is designed as an extruded profile. Such an extruded profile has a cross-section that essentially corresponds along the direction of extension R when it is of the openings 9 is disregarded. In the recess 8th are for example a substrate 3 with several on the substrate 3 arranged semiconductor components 4th arranged or a plurality of substrates are distributed along the extension direction and arranged at a distance from one another 3 with associated semiconductor components 4th intended.

Anhand 6 wird eine weitere Ausführungsform gezeigt, insbesondere ein Zwischenprodukt einer Variante des erfindungsgemäßen Herstellungsverfahrens erläutert. Bei dem Zwischenprodukt handelt es sich um einen Träger 2, der ebenfalls als Strangprofil ausgebildet ist. Ein solches Strangprofil weist einen im Wesentlichen entlang der Erstreckungsrichtung R übereinstimmenden Querschnitt auf, wenn von den Durchbrüchen 9 abgesehen wird. In der Ausnehmung 8 sind mehrere entlang der Erstreckungsrichtung verteilt und zueinander beabstandet angeordnete Substrate 3 mit zugehörigen Halbleiterbauelementen 4 vorgesehen. Diese Substrate 3 stehen nicht in elektrischer Verbindung. In einem vorhergehenden Schritt erfolgte ein Bedecken der mehreren Substrate 3 und der Halbleiterbauelemente 4 mit einem Verkapselungsmaterial mittels eines Formgebungsverfahrens, wie einem Spritzpressverfahren. Nach einem Härten des Verkapselungsmaterials zu einer die Substrate 2 und die Halbleiterbauelemente bedeckenden Verkapselungsschicht 5 auf dem Träger 2, wobei die elektrisch leitenden Zuleitungen 6 die Verkapselungsschicht 2 durchgreifend angeordnet sind, erfolgen mehrere in 6 angedeutete Segmentierschritte, wobei der Träger 2 jeweils entlang der gestrichelten Linie 14 samt der Verkapselungsschicht 5 zwischen den Subtraten 3 durch sägende Bearbeitung in einzelne erfindungsgemäße Module 1 segmentiert wird.Based 6th a further embodiment is shown, in particular an intermediate product of a variant of the manufacturing method according to the invention is explained. The intermediate product is a carrier 2 , which is also designed as an extruded profile. Such an extruded profile has a cross-section that essentially corresponds along the direction of extension R when it is of the openings 9 is disregarded. In the recess 8th a plurality of substrates are distributed along the direction of extent and arranged at a distance from one another 3 with associated semiconductor components 4th intended. These substrates 3 are not in electrical connection. In a previous step, the multiple substrates were covered 3 and the semiconductor components 4th with an encapsulation material by means of a molding process, such as a transfer molding process. After curing the encapsulation material into one of the substrates 2 and encapsulation layer covering the semiconductor components 5 on the carrier 2 , the electrically conductive leads 6th the encapsulation layer 2 are arranged thoroughly, several in 6th indicated segmentation steps, with the carrier 2 each along the dashed line 14th including the encapsulation layer 5 between the substrates 3 by sawing into individual modules according to the invention 1 is segmented.

Claims (11)

Halbleitermodul (1) aufweisend: ein Substrat (3); wenigstens ein auf einer ersten Hauptoberfläche des Substrats (3) aufgebrachtes Halbleiterbauelement (4); einen Träger (2) mit einer Stift- oder Rippenkühlstruktur (7), wobei das Substrat (3) mit seiner der ersten Hauptoberfläche abgewandten zweiten Hauptoberfläche angrenzend an den Träger (2) angeordnet ist; eine das Substrat (3) und das wenigstens eine Halbleiterbauelement (4) bedeckende Verkapselungsschicht (5) auf dem Träger (2); mehrere elektrisch leitende Zuleitungen (6) zur elektrisch leitenden Kontaktierung des wenigstens einen Halbleiterbauelements (4), die die Verkapselungsschicht (5) durchgreifend angeordnet sind, wobei der Träger (2) auf seiner für die angrenzende Anordnung mit dem Substrat (3) vorgesehenen Seite eine Ausnehmung (8) aufweist, und das Substrat (3), das wenigstens eine Halbleiterbauelement (4) und die wenigstens eine Verkapselungsschicht (5) in der Ausnehmung (8) angeordnet sind, wobei die Verkapselungsschicht (5) bündig mit einem die Ausnehmung (8) umgebenden Rand des Trägers (2) abschließt, um eine Montagefläche für eine Anordnung des Halbleitermoduls (1) auf einer Leiterplatte (13) zu definieren, wobei sich die mehreren elektrisch leitenden Zuleitungen (6) innerhalb der Verkapselungsschicht (5) parallel zueinander und senkrecht zu der ersten Hauptoberfläche geradlinig erstrecken; wobei die Verkapselungsschicht (5) kraftschlüssig in den Träger (2) eingespannt ist und formschlüssig mit dem Träger (2) verbunden ist, wobei die der thermischen Längsausdehnung folgende Verkürzung des Trägers (2) bei der Herstellung der formschlüssigen Verbindung zwischen dem Träger (2) und der Verkapselungsschicht (5) ausgenutzt ist, um dadurch die kraftschlüssige Einspannung der Verkapselungsschicht (5) und dem Träger (2) zu bewirken, wobei die Verkapselungsschicht (5) aus Epoxydharz mit einem Füllstoffanteil von mehr als 85 Gewichtsprozent aus Al2O3 und/oder Si2O besteht. A semiconductor module (1) comprising: a substrate (3); at least one semiconductor component (4) applied to a first main surface of the substrate (3); a carrier (2) with a pin or rib cooling structure (7), the substrate (3) being arranged with its second main surface facing away from the first main surface adjacent to the carrier (2); an encapsulation layer (5) covering the substrate (3) and the at least one semiconductor component (4) on the carrier (2); several electrically conductive leads (6) for electrically conductive contacting of the at least one semiconductor component (4), which are arranged extending through the encapsulation layer (5), the carrier (2) having a side provided for the adjacent arrangement with the substrate (3) Has recess (8), and the substrate (3), the at least one semiconductor component (4) and the at least one encapsulation layer (5) are arranged in the recess (8), the encapsulation layer (5) being flush with one of the recess (8) ) the surrounding edge of the carrier (2) to define a mounting surface for an arrangement of the semiconductor module (1) on a printed circuit board (13), the plurality of electrically conductive leads (6) within the encapsulation layer (5) parallel to one another and perpendicular extend rectilinearly to the first major surface; the encapsulation layer (5) being frictionally clamped into the carrier (2) and positively connected to the carrier (2), the shortening of the carrier (2) following the thermal longitudinal expansion during the production of the positive connection between the carrier (2) and the encapsulation layer (5) is used to thereby effect the frictional clamping of the encapsulation layer (5) and the carrier (2), the encapsulation layer (5) made of epoxy resin with a filler content of more than 85 percent by weight of Al 2 O 3 and / or Si 2 O consists. Halbleitermodul (1) nach Anspruch 1, wobei das Substrat (3) stoffschlüssig mit dem Träger (2) verbunden ist.Semiconductor module (1) according to Claim 1 , wherein the substrate (3) is cohesively connected to the carrier (2). Halbleitermodul (1) nach einem der vorhergehenden Ansprüche, wobei das Substrat (3) wenigsten eine Keramikschicht, wie AIO, AIN, Al2O3 oder eine dielektrische Schicht, wie Si3N4 aufweist.Semiconductor module (1) according to one of the preceding claims, wherein the substrate (3) has at least one ceramic layer such as AlO, AlN, Al 2 O 3 or a dielectric layer such as Si3N4. Halbleitermodul (1) nach einem der vorhergehenden Ansprüche, wobei der Träger (2) ein Strangprofil ist.Semiconductor module (1) according to one of the preceding claims, wherein the carrier (2) is an extruded profile. Halbleitermodul (1) nach dem vorhergehenden Anspruch, wobei die Verkapselungsschicht (5) formschlüssig in der Ausnehmung (8) aufgenommen ist.Semiconductor module (1) according to the preceding claim, wherein the encapsulation layer (5) is received in the recess (8) in a form-fitting manner. Halbleitermodul (1) nach einem der vorhergehenden Ansprüche, wobei eine Wandung (10, 10') der Ausnehmung (8) eine Haltestruktur, wie eine oder mehrere Hinterschneidungen, aufweist, um das Entformen der Verkapselungsschicht (5) zu verhindern.Semiconductor module (1) according to one of the preceding claims, wherein a wall (10, 10 ') of the recess (8) has a holding structure, such as one or more undercuts, in order to prevent the encapsulation layer (5) from being demolded. Anordnung aus einem Halbleitermodul (1) nach einem der vorhergehenden Ansprüche und einer Leiterplatte (13) die angrenzend an die Verkapselungsschicht (5) des Halbleitermoduls (1) angeordnet ist, und die elektrischen Zuleitungen (6) mittels Durchgangslöchern in der Leiterplatte (13) kontaktiert sind.Arrangement of a semiconductor module (1) according to one of the preceding claims and a printed circuit board (13) which is arranged adjacent to the encapsulation layer (5) of the semiconductor module (1) and contacts the electrical leads (6) by means of through holes in the printed circuit board (13) are. Anordnung nach dem vorhergehenden Anspruch, wobei der Träger (2) an der Leiterplatte (13) über seitliche Ausleger (11) befestigt ist.Arrangement according to the preceding claim, wherein the carrier (2) is attached to the printed circuit board (13) via lateral brackets (11). Verfahren zur Herstellung eines Halbleitermoduls (1) aufweisend: Bereitstellen eines Substrats (3) mit wenigstens einem auf einer ersten Hauptoberfläche des Substrats (3) aufgebrachten Halbleiterbauelement (4) und mit mehreren elektrisch leitenden Zuleitungen (6) zur elektrisch leitenden Kontaktierung des wenigstens einen Halbleiterbauelements (4); Bereitstellen eines Trägers (2) mit einer Stift- oder Rippenkühlstruktur (7); Aufbringen des oder Einbringen des Substrats (3) mit seiner der ersten Hauptoberfläche abgewandten zweiten Hauptoberfläche angrenzend an oder in den Träger (2) in einem Aufbringungsschritt; Bedecken des Substrats (3) und des wenigstens einen Halbleiterbauelements (4) mit einem Verkapselungsmaterial mittels eines Formgebungsverfahrens, wie einem Spritzpressverfahren; Härten des Verkapselungsmaterials zu einer das Substrat (3) und das wenigstens eine Halbleiterbauelement (4) bedeckenden Verkapselungsschicht (5) auf dem Träger (2), wobei die elektrisch leitenden Zuleitungen (6) die Verkapselungsschicht (5) durchgreifend angeordnet sind, wobei der Träger (2) auf seiner für die angrenzende Anordnung mit dem Substrat (3) vorgesehenen Seite eine Ausnehmung (8) aufweist, und das Substrat (3), das wenigstens eine Halbleiterbauelement (4) und die wenigstens eine Verkapselungsschicht (5) in der Ausnehmung (8) angeordnet sind, wobei die Verkapselungsschicht (5) bündig mit einem die Ausnehmung (8) umgebenden Rand des Trägers (2) abschließt, um eine Montagefläche für eine Anordnung des Halbleitermoduls (1) auf einer Leiterplatte (13) zu definieren, wobei sich die mehreren elektrisch leitenden Zuleitungen (6) innerhalb der Verkapselungsschicht (5) parallel zueinander und senkrecht zu der ersten Hauptoberfläche geradlinig erstrecken, das Verfahren ferner aufweisend ein Beheizen des Trägers (2) vor oder während des Formgebungsverfahrens, wobei der Träger (2) nach Abschluss des Formgebungsverfahrens nicht mehr beheizt oder aktiv gekühlt wird, so dass die Verkapselungsschicht (5) kraftschlüssig in den Träger (2) eingespannt wird und formschlüssig mit dem Träger (2) verbunden wird, wobei die der thermischen Längsausdehnung folgende Verkürzung des Trägers (2) bei der Herstellung der formschlüssigen Verbindung zwischen dem Träger (2) und der Verkapselungsschicht (5) ausgenutzt wird, um dadurch die kraftschlüssige Einspannung der Verkapselungsschicht (5) und dem Träger (2) zu bewirken.A method for producing a semiconductor module (1) comprising: providing a substrate (3) with at least one semiconductor component (4) applied to a first main surface of the substrate (3) and with several electrically conductive leads (6) for electrically conductive contacting of the at least one semiconductor component (4); Providing a carrier (2) with a pin or rib cooling structure (7); Applying or introducing the substrate (3) with its second main surface facing away from the first main surface adjacent to or into the carrier (2) in one application step; Covering the substrate (3) and the at least one semiconductor component (4) with an encapsulation material by means of a molding process, such as a transfer molding process; Curing of the encapsulation material to form an encapsulation layer (5) covering the substrate (3) and the at least one semiconductor component (4) on the carrier (2), the electrically conductive leads (6) being arranged extending through the encapsulation layer (5), the carrier (2) has a recess (8) on its side provided for the adjacent arrangement with the substrate (3), and the substrate (3), the at least one semiconductor component (4) and the at least one encapsulation layer (5) in the recess ( 8) are arranged, wherein the encapsulation layer (5) is flush with an edge of the carrier (2) surrounding the recess (8) in order to define a mounting surface for an arrangement of the semiconductor module (1) on a circuit board (13), whereby the plurality of electrically conductive leads (6) within the encapsulation layer (5) extend in a straight line parallel to one another and perpendicular to the first main surface, the method further comprising nd a heating of the carrier (2) before or during the shaping process, wherein the carrier (2) is no longer heated or actively cooled after the shaping process has ended, so that the encapsulation layer (5) is frictionally clamped into the carrier (2) and positively is connected to the carrier (2), the shortening of the carrier (2) following the thermal longitudinal expansion being used in the production of the positive connection between the carrier (2) and the encapsulation layer (5) in order to thereby ensure the frictional clamping of the encapsulation layer ( 5) and the carrier (2). Verfahren nach dem vorhergehenden Anspruch, wobei der Träger (2) ein Strangprofil ist und in dem Aufbringungsschritt mehrere Substrate (3) entlang einer Längserstreckung R des Strangprofils aufgebracht werden und in einem oder mehreren nachfolgenden Segmentierschritten der Träger (2), beispielsweise durch Sägeschnitte quer zur Längserstreckung R, in mehrere Halbleitermodule (1) segmentiert wird.The method according to the preceding claim, wherein the carrier (2) is an extruded profile and in the application step several substrates (3) are applied along a longitudinal extension R of the extruded profile and in one or more subsequent segmentation steps the carrier (2), for example by saw cuts across the Longitudinal extension R, is segmented into several semiconductor modules (1). Verfahren nach einem der beiden vorhergehenden Ansprüche, wobei in einem dem Härten nachfolgenden Schritt eine Leiterplatte (13) auf die Verkapselungsschicht (5) aufgebracht wird und die elektrisch leitenden Zuleitungen (6) an der Leiterplatte (13) befestigt werden und optional der Träger (2) an der Leiterplatte befestigt wird.Method according to one of the two preceding claims, wherein in a step following the hardening a circuit board (13) is applied to the encapsulation layer (5) and the electrically conductive leads (6) are attached to the circuit board (13) and optionally the carrier (2 ) is attached to the circuit board.
DE102015115132.4A 2015-09-09 2015-09-09 Semiconductor module with integrated pin or fin cooling structure and method for its manufacture Active DE102015115132B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102015115132.4A DE102015115132B4 (en) 2015-09-09 2015-09-09 Semiconductor module with integrated pin or fin cooling structure and method for its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015115132.4A DE102015115132B4 (en) 2015-09-09 2015-09-09 Semiconductor module with integrated pin or fin cooling structure and method for its manufacture

Publications (2)

Publication Number Publication Date
DE102015115132A1 DE102015115132A1 (en) 2017-03-09
DE102015115132B4 true DE102015115132B4 (en) 2020-09-10

Family

ID=58054814

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015115132.4A Active DE102015115132B4 (en) 2015-09-09 2015-09-09 Semiconductor module with integrated pin or fin cooling structure and method for its manufacture

Country Status (1)

Country Link
DE (1) DE102015115132B4 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3627570A1 (en) 2018-09-18 2020-03-25 Heraeus Additive Manufacturing GmbH Heat exchanger for semiconductor elements
DE102018222748B4 (en) * 2018-12-21 2023-05-17 Vitesco Technologies Germany Gmbh cooler
CN114823546A (en) * 2022-03-26 2022-07-29 华为数字能源技术有限公司 Power module, method for manufacturing same, power converter, and power supply apparatus

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614868A1 (en) * 1967-09-30 1970-12-23 Telefunken Patent Semiconductor device
DE7913126U1 (en) * 1979-05-07 1979-08-23 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt HEAT SINK MADE OF EXTRUDED ALUMINUM FOR PERFORMANCE SEMICONDUCTORS
JPS60178655A (en) * 1984-02-24 1985-09-12 Sumitomo Electric Ind Ltd Lead frame
JP2004342799A (en) * 2003-05-15 2004-12-02 Kokusan Denki Co Ltd Resin-molded electronic unit
US20090194869A1 (en) * 2008-02-04 2009-08-06 Fairchild Korea Semiconductor, Ltd. Heat sink package
DE102009045063A1 (en) * 2009-09-28 2011-03-31 Infineon Technologies Ag Power semiconductor module, has power semiconductor chip arranged on substrate, and heat sink contacting substrate directly and made of plastic-based injection molding compound that exhibits specific heat conductivity
JP2013004912A (en) * 2011-06-21 2013-01-07 Sanken Electric Co Ltd Semiconductor module
DE102014107217A1 (en) * 2014-05-19 2015-11-19 Ceram Tec Gmbh The power semiconductor module

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791177B2 (en) 2007-12-10 2010-09-07 Infineon Technologies Ag Electronic device
US10242969B2 (en) 2013-11-12 2019-03-26 Infineon Technologies Ag Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614868A1 (en) * 1967-09-30 1970-12-23 Telefunken Patent Semiconductor device
DE7913126U1 (en) * 1979-05-07 1979-08-23 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt HEAT SINK MADE OF EXTRUDED ALUMINUM FOR PERFORMANCE SEMICONDUCTORS
JPS60178655A (en) * 1984-02-24 1985-09-12 Sumitomo Electric Ind Ltd Lead frame
JP2004342799A (en) * 2003-05-15 2004-12-02 Kokusan Denki Co Ltd Resin-molded electronic unit
US20090194869A1 (en) * 2008-02-04 2009-08-06 Fairchild Korea Semiconductor, Ltd. Heat sink package
DE102009045063A1 (en) * 2009-09-28 2011-03-31 Infineon Technologies Ag Power semiconductor module, has power semiconductor chip arranged on substrate, and heat sink contacting substrate directly and made of plastic-based injection molding compound that exhibits specific heat conductivity
JP2013004912A (en) * 2011-06-21 2013-01-07 Sanken Electric Co Ltd Semiconductor module
DE102014107217A1 (en) * 2014-05-19 2015-11-19 Ceram Tec Gmbh The power semiconductor module

Also Published As

Publication number Publication date
DE102015115132A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
DE102014116383B4 (en) SEMICONDUCTOR PACKAGE COMPRISING A TRANSISTOR CHIP MODULE AND A DRIVER CHIP MODULE, AND METHOD OF MANUFACTURE THEREOF
DE102014213564B4 (en) Semiconductor device and method for manufacturing the same
EP0221399B1 (en) Semiconductor power module
DE112013007047B4 (en) semiconductor module
DE102014212376B4 (en) Semiconductor device
DE102012218304B4 (en) Power semiconductor device module
DE102015118633A1 (en) A power semiconductor module with a direct copper bonded substrate and integrated passive device and an integrated power module
DE102016120778A1 (en) Assembly with vertically spaced, partially encapsulated contact structures
DE102014118080B4 (en) Electronic module with a heat spreader and method of making it
EP2019429A1 (en) Module with an electronic component electrically connected between two substrates, in particular DCB ceramic substrates, and production method thereof
DE102015210587B4 (en) SEMICONDUCTOR MODULE, SEMICONDUCTOR MODULE ARRANGEMENT AND METHOD OF OPERATING A SEMICONDUCTOR MODULE
DE112014002061T5 (en) Semiconductor module
DE102016000264B4 (en) Semiconductor die package including laterally extending leads and methods of making the same
DE102014110845A1 (en) Multi-chip device with a substrate
DE102015101146B4 (en) Semiconductor device with multiple contact clips, multi-clip connector and method of making the same
DE102014114520A1 (en) An electronic module with multiple encapsulant layers and a method of making the same
DE112018001769B4 (en) Power module and manufacturing process of the power module
DE102015115132B4 (en) Semiconductor module with integrated pin or fin cooling structure and method for its manufacture
DE102016214607B4 (en) Electronic module and method for its manufacture
DE102017120747A1 (en) SMD housing with topside cooling
DE102015107109B4 (en) Electronic device with a metal substrate and a semiconductor module embedded in a laminate
WO2005106954A2 (en) Power semiconductor circuit and method for producing a power semiconductor circuit
DE10157362B4 (en) Power module and method for its production
DE102020126647A1 (en) Power electronics unit and process for its manufacture
DE102019119233A1 (en) Selective coating of semiconductor housing cables

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023420000

Ipc: H01L0023360000

R082 Change of representative

Representative=s name: DILG, HAEUSLER, SCHINDELMANN PATENTANWALTSGESE, DE

Representative=s name: LOHMANNS, BERNARD, DIPL.-PHYS., DE

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE

R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: DILG, HAEUSLER, SCHINDELMANN PATENTANWALTSGESE, DE

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE

R082 Change of representative
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative