DE102015114522B4 - A method of soldering a first soldering partner to a second soldering partner using spacers - Google Patents
A method of soldering a first soldering partner to a second soldering partner using spacers Download PDFInfo
- Publication number
- DE102015114522B4 DE102015114522B4 DE102015114522.7A DE102015114522A DE102015114522B4 DE 102015114522 B4 DE102015114522 B4 DE 102015114522B4 DE 102015114522 A DE102015114522 A DE 102015114522A DE 102015114522 B4 DE102015114522 B4 DE 102015114522B4
- Authority
- DE
- Germany
- Prior art keywords
- partner
- solder
- soldering
- mounting surface
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/858—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Verfahren zum Auflöten eines ersten Lötpartners (2) auf eine Montagefläche (3t) eines zweiten Lötpartners (3), wobei der erste Lötpartner (2) eine Oberseite (2t) und eine der Oberseite (2t) entgegengesetzte Unterseite (2b) aufweist, und wobei das Verfahren aufweist: Anordnen eines Lots (5) zwischen der Montagefläche (3t) und der Unterseite (2b) und Aufschmelzen des Lots (5) derart, dass zu einem ersten Zeitpunkt – der erste Lötpartner (2) an einer ersten Stelle (S1) der Unterseite (2b) an einem Abstandhalter (41) anliegt; – der erste Lötpartner (2) an einer zweiten Stelle (S2) der Unterseite (2b) an einem Abstandhalter (42) anliegt; – eine dritte Stelle (S3) der Unterseite (2b) des ersten Lötpartners (2) von der Montagefläche (3t) einen ersten Abstand (d1) aufweist; Aneinanderpressen des ersten Lötpartners (2) und des zweiten Lötpartners (3) derart, dass ab einem dem ersten Zeitpunkt folgenden zweiten Zeitpunkt die dritte Stelle (S3) der Unterseite (2b) des ersten Lötpartners (2) von der Montagefläche (3t) einen zweiten Abstand (d2) aufweist, der kleiner ist, als der erste Abstand (d1) und, während des Aneinanderpressens, Abkühlen des Lotes (5) bis unter seine Solidustemperatur, so dass es eine feste Verbindungsschicht bildet, die sich durchgehend von der Montagefläche (3t) bis zur Unterseite (2b) des ersten Lötpartners (2) erstreckt, wobei von dem ersten Lötpartner (2) und dem zweiten Lötpartner (3) einer als Bodenplatte für ein Leistungshalbleitermodul und der andere als Schaltungsträger ausgebildet ist; wobei der erste Abstand (d1) um wenigstens 25 μm größer ist als der zweite Abstand (d2); und wobei der Schaltungsträger (2) vor dem Anordnen des Lots (5) zwischen der Montagefläche (3t) und der Unterseite (2b) oder nachdem das Lot (5) bis unter seine Solidustemperatur abgekühlt wurde, mit einem Halbleiterchip (1) bestückt wird.A method for soldering a first soldering partner (2) onto a mounting surface (3t) of a second soldering partner (3), wherein the first soldering partner (2) has an upper side (2t) and a lower side (2b) opposite the upper side (2t), and wherein the method comprises: arranging a solder (5) between the mounting surface (3t) and the bottom (2b) and melting the solder (5) such that at a first time - the first solder partner (2) at a first location (S1) the underside (2b) bears against a spacer (41); - The first solder partner (2) at a second location (S2) of the bottom (2b) bears against a spacer (42); - A third point (S3) of the bottom (2b) of the first soldering partner (2) from the mounting surface (3t) has a first distance (d1); Pressing together of the first soldering partner (2) and the second soldering partner (3) such that from a second time following the first time the third point (S3) of the bottom (2b) of the first soldering partner (2) from the mounting surface (3t) a second Distance (d2) which is smaller than the first distance (d1) and, during the pressing together, cooling the solder (5) to below its solidus temperature, so that it forms a solid bonding layer extending continuously from the mounting surface (3t ) extends to the lower side (2b) of the first soldering partner (2), one of the first soldering partner (2) and the second soldering partner (3) being designed as a base plate for a power semiconductor module and the other as a circuit carrier; wherein the first distance (d1) is greater than the second distance (d2) by at least 25 μm; and wherein the circuit carrier (2) is equipped with a semiconductor chip (1) before arranging the solder (5) between the mounting surface (3t) and the bottom (2b) or after the solder (5) has cooled below its solidus temperature.
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Auflöten eines ersten Lötpartners, beispielsweise eines Schaltungsträgers, auf einen zweiten Lötpartner, beispielsweise eine Bodenplatte für ein Leistungshalbleitermodul.The present invention relates to a method for soldering a first soldering partner, for example a circuit substrate, to a second soldering partner, for example a bottom plate for a power semiconductor module.
Bei Leistungshalbleitermodulen werden häufig ein oder mehrere Schaltungsträger jeweils mittels einer Lotschicht auf eine Bodenplatte des Leistungshalbleitermoduls gelötet. Die auf einem Schaltungsträger realisierte Schaltung kann einen oder mehrere Halbleiterchips enthalten, die während des Betriebs über den Schaltungsträger und die Bodenplatte entwärmt werden. Der Wärmefluss führt dabei vom Halbleiterchip über den Schaltungsträger und die Lotschicht zur Bodenplatte.In power semiconductor modules, one or more circuit carriers are often soldered in each case by means of a solder layer to a bottom plate of the power semiconductor module. The circuit realized on a circuit carrier may include one or more semiconductor chips which are cooled during operation via the circuit carrier and the bottom plate. The heat flow leads from the semiconductor chip via the circuit carrier and the solder layer to the bottom plate.
Häufig sind Bodenplatten an der Seite, an der sie mit einem Schaltungsträger verlötet werden, konkav geformt. Dies kann bei geeigneter Auslegung von Bodenplatte und Schaltungsträger dazu führen, dass die dem Schaltungsträger abgewandte Seite der Bodenplatte während des Betriebs näherungsweise eben ist und dadurch mit einer ebenen Kontaktfläche eines Kühlkörpers in guten thermischen Kontakt gebracht werden kann.Frequently, bottom plates are concave on the side where they are soldered to a circuit carrier. With a suitable design of the base plate and the circuit carrier, this can lead to the side of the base plate facing away from the circuit carrier being approximately flat during operation and thus being able to be brought into good thermal contact with a flat contact surface of a cooling body.
Durch die konkave Form ist die Dicke der Lotschicht an deren Rand geringer als in deren Mitte. Beispielsweise kann die Lotschicht näherungsweise die Form einer Linse aufweisen. Da sich die Wärmeleitung lokal mit zunehmender Dicke der Lotschicht verschlechtert, ist die Entwärmung von Halbleiterchips, die oberhalb relativ dicker Abschnitte der Lotschicht auf dem Schaltungsträger montiert sind, nicht optimal.Due to the concave shape, the thickness of the solder layer is lower at the edge than in the middle. For example, the solder layer may have approximately the shape of a lens. Since the heat conduction deteriorates locally with increasing thickness of the solder layer, the cooling of semiconductor chips, which are mounted above relatively thick portions of the solder layer on the circuit carrier, is not optimal.
Andererseits verschlechtert sich die Qualität der Lötverbindung mit abnehmender Dicke der Lotschicht, da eine Lotschicht mit hoher Dicke die beim Betrieb auftretenden, thermomechanischen Spannungen besser ausgleichen kann, als eine Lotschicht mit geringer Dicke.On the other hand, the quality of the solder joint deteriorates with decreasing thickness of the solder layer because a solder layer having a high thickness can better balance the thermomechanical stresses occurring during operation than a solder layer having a small thickness.
Die
Aus der
Die
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Verlöten eines ersten Lötpartners mit einem zweiten Lötpartner unter Ausbildung einer hochwertigen Lötverbindungsschicht bereitzustellen, die eine gute Entwärmung eines auf einem der Lötpartner montierten oder zu montierenden Halbleiterchips zulässt.The object of the present invention is to provide a method for soldering a first soldering partner with a second soldering partner to form a high-quality solder joint layer, which allows a good cooling of a semiconductor chip mounted or to be mounted on one of the soldering partners.
Diese Aufgabe wird durch ein Verfahren zum Auflöten eines Schaltungsträgers auf eine Montagefläche einer Bodenplatte gelöst.This object is achieved by a method for soldering a circuit substrate on a mounting surface of a bottom plate.
Ein Aspekt der Erfindung betrifft das Auflöten eines ersten Lötpartners auf eine Montagefläche eines zweiten Lötpartners. Der erste Lötpartner weist eine Oberseite und eine der Oberseite entgegengesetzte Unterseite auf. Ein Lot wird zwischen der Montagefläche und der Unterseite angeordnet und aufgeschmolzen, so dass zu einem ersten Zeitpunkt der erste Lötpartner an einer ersten Stelle der Unterseite an einem Abstandhalter anliegt; der erste Lötpartner an einer zweiten Stelle der Unterseite an einem Abstandhalter anliegt, und eine dritte Stelle der Unterseite des ersten Lötpartners von der Montagefläche einen ersten Abstand aufweist. Der erste Lötpartner und der zweite Lötpartner werden derart aneinandergepresst, dass ab einem dem ersten Zeitpunkt folgenden zweiten Zeitpunkt die dritte Stelle der Unterseite des ersten Lötpartners von der Montagefläche einen zweiten Abstand aufweist, der kleiner ist als der erste Abstand. Während des Aneinanderpressens wird das Lot bis unter seine Solidustemperatur abgekühlt, so dass es eine feste Verbindungsschicht bildet, die sich durchgehend von der Montagefläche bis zur Unterseite des ersten Lötpartners erstreckt.One aspect of the invention relates to the soldering of a first soldering partner to a mounting surface of a second soldering partner. The first solder partner has an upper side and an upper side opposite the upper side. A solder is placed between the mounting surface and the bottom and melted, so that at a first time the first soldering partner abuts a spacer at a first location of the underside; the first soldering partner abuts a spacer at a second location of the underside, and a third location of the underside of the first soldering partner has a first distance from the mounting area. The first soldering partner and the second soldering partner are pressed against each other in such a way that from a second point in time following the first point in time, the third point of the underside of the first soldering partner has a second distance from the mounting surface that is smaller than the first distance. During pressing together, the solder is cooled below its solidus temperature so that it forms a strong bonding layer that extends continuously from the mounting surface to the bottom of the first soldering partner.
Von dem ersten Lötpartner und dem zweiten Lötpartner ist einer als Bodenplatte für ein Leistungshalbleitermodul und der andere als Schaltungsträger ausgebildet. Der erste Abstand ist um wenigstens 25 μm größer als der zweite Abstand. Außerdem wird der Schaltungsträger vor dem Anordnen des Lots zwischen der Montagefläche und der Unterseite oder nachdem das Lot bis unter seine Solidustemperatur abgekühlt wurde, mit einem Halbleiterchip bestückt.One of the first soldering partner and the second soldering partner is designed as a base plate for a power semiconductor module and the other as a circuit carrier. The first distance is at least 25 microns larger than the second distance. In addition, the circuit carrier before arranging the solder between the mounting surface and the bottom or after the solder has cooled to below its solidus temperature, equipped with a semiconductor chip.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren erläutert. Die Darstellung in den Figuren ist nicht maßstäblich. Es zeigen:The invention will be explained below with reference to embodiments with reference to the accompanying figures. The representation in the figures is not to scale. Show it:
Die Bodenplatte
Weiterhin sind ein oder mehrere Abstandhalter
Bei dem Beispiel gemäß den
Um einen Schaltungsträger
Die Metallisierungsschichten
Der Isolationsträger
Gemäß einem Beispiel kann es sich bei dem Schaltungsträger
Die Dicke des Isolationsträgers
Der Schaltungsträger
Bei einem Bauelement
Bei dem Lot
Ab einem dem ersten Zeitpunkt folgenden zweiten Zeitpunkt, der in
Indem der Abstand der dritten Stelle S3 von der Montagefläche
Im Unterschied dazu verringert sich durch das Aneinanderpressen (d. h. vom ersten Zeitpunkt bis zum zweiten Zeitpunkt) der Abstand der ersten Stelle S1 von der Montagefläche
Das Anpressen des Schaltungsträgers
Optional kann auch oberhalb der ersten Stelle S1 eine Anpresskraft F1 und/oder oberhalb der zweiten Stelle S2 eine Anpresskraft F2 mittelbar oder unmittelbar auf die Oberseite
Der Abstandhalter
Bei dem Beispiel gemäß den
Im Fall von als Bonddrähte ausgebildeten Abstandhaltern
Gemäß einem weiteren, anhand der
Wie in
Unabhängig von der Art der Abstandhalter
Soweit die Verbindungsschicht eine dritte Stelle S3 besitzt, in deren Bereich die Dicke der Verbindungsschicht lokal reduziert ist, können sich die dritte Stelle S3 und der Bereich reduzierter Dicke in etwa im Bereich der Mitte des Schaltungsträgers
Wie anhand der beschriebenen Ausführungsbeispiele erläutert wurde, lässt sich mit der vorliegenden Erfindung eine Verbindungsschicht mit vorgegebener Dicke oder vorgegebenem Dickenprofil einstellen. Hierzu wird das flüssige Lot in Richtung der Bodenplatte
Das Erzeugen der Anpresskraft F3 und gegebenenfalls auch der Anpresskräfte F1 und/oder F2 kann grundsätzlich auf beliebige Weise erfolgen. Beispielsweise kann über der Lotform (d. h. eine Halterung, in die die Bodenplatte
Ebenso können die Anpresskräfte F3 und ggf. F1 und/oder F2 zum Beispiel durch mechanische Stößel mit elektrischer oder pneumatischer Krafterzeugung eingesetzt werden, oder dadurch, dass sich ein Bimetallstreifen durch Erwärmung (z. B. durch eine für den Lötvorgang ohnehin erforderliche Erwärmung) verbiegt und eine Anpresskraft auf den Schaltungsträger
Bei den gezeigten Beispielen wurden die Abstandshalter
Die Materialien für die Abstandhalter
Bei als Bonddrähte ausgebildeten Abstandhaltern
Die Anordnung der Abstandshalter
Gemäß einer weiteren, anhand der
Während des Aneinanderpressens liegen die Abstandhalter
Außerdem ist jeder derartige Abstandhalter
Bei diesem Verfahren entspricht jeweils einer der Abstandhalter
Die Verfahren gemäß der vorliegenden Erfindung lassen sich mit verschiedensten Schaltungsträgern
Die erforderliche Anpresskraft F3 kann bei sämtlichen Ausgestaltungen der Erfindung durch einfache Versuche ermittelt werden. Speziell bei Schaltungsträgern
Die mit der vorliegenden Erfindung erzielbaren Dicken der Verbindungsschicht sind prinzipiell beliebig. Beispielsweise kann die Verbindungsschicht eine mittlere Dicke im Bereich von 200 μm bis 600 μm aufweisen. Die mittlere Dicke der Verbindungsschicht ergibt sich dabei aus dem Quotienten zwischen dem Integral der Dicke der Verbindungsschicht über ihre Grundfläche und der Grundfläche der Verbindungsschicht. Wenn es sich bei einem der Lötpartner um eine Bodenplatte aus einem Metallmatrixverbundmaterial (MMC, z. B. Aluminiumsiliziumkarbid) und bei dem anderen Lötpartner um einen Schaltungsträger mit einem keramischen Isolationsträger handelt, kann die mittlere Dicke der Verbindungsschicht auch im Bereich von 50 μm bis 600 μm liegen. Der Grund dafür, dass bei einer solchen Konfiguration bereits eine geringer mittlere Dicke der Verbindungsschicht ausreicht liegt darin, dass sich die thermischen Ausdehnungskoeffizienten von Keramik und einem Metallmatrixverbundmaterial vergleichsweise wenig unterscheiden, so dass die Verbindungsschicht geringe thermomechanische Kräfte ausgleichen muss, die bei der Temperaturwechselbelastung während des Betriebs des Leistungshalbleitermoduls auftreten.The thicknesses of the bonding layer achievable with the present invention are in principle arbitrary. By way of example, the connection layer may have an average thickness in the range from 200 μm to 600 μm. The average thickness of the connection layer results from the quotient between the integral of the thickness of the connection layer over its base area and the base area of the connection layer. If one of the soldering partners is a base plate of a metal matrix composite material (MMC, eg aluminum silicon carbide) and the other soldering partner is a circuit carrier with a ceramic insulation carrier, the average thickness of the connecting layer can also be in the range from 50 μm to 600 μm μm lie. The reason that in such a configuration already a small average thickness of the connecting layer is sufficient is that the coefficients of thermal expansion of ceramic and a metal matrix composite comparatively little different, so that the connecting layer must compensate for low thermo-mechanical forces in the thermal cycling during the Operation of the power semiconductor module occur.
Bei den vorangehenden Beispielen war der erste Lötpartner als Schaltungsträger ausgebildet und der zweite Lötpartner als Bodenplatte für ein Leistungshalbleitermodul. Alternativ kann es sich auch bei dem ersten Lötpartner um eine Bodenplatte für ein Leistungshalbleitermodul handeln und bei dem zweiten Lötpartner um einen Schaltungsträger. Die Montagefläche könnte dann beispielsweise durch die dem Isolationsträger
Claims (18)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015114522.7A DE102015114522B4 (en) | 2015-08-31 | 2015-08-31 | A method of soldering a first soldering partner to a second soldering partner using spacers |
CN201610394450.2A CN106488663B (en) | 2015-08-31 | 2016-06-06 | The method being welded on the first weldment using spacing retainer on the second weldment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015114522.7A DE102015114522B4 (en) | 2015-08-31 | 2015-08-31 | A method of soldering a first soldering partner to a second soldering partner using spacers |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102015114522A1 DE102015114522A1 (en) | 2017-03-02 |
DE102015114522B4 true DE102015114522B4 (en) | 2017-07-13 |
Family
ID=58010644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102015114522.7A Active DE102015114522B4 (en) | 2015-08-31 | 2015-08-31 | A method of soldering a first soldering partner to a second soldering partner using spacers |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN106488663B (en) |
DE (1) | DE102015114522B4 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019024047A1 (en) * | 2017-08-03 | 2019-02-07 | Telefonaktiebolaget Lm Ericsson (Publ) | Solder preform and method of manufacturing the same welding method, welding apparatus and electronic device |
DE102018204887B3 (en) | 2018-03-29 | 2019-09-05 | Danfoss Silicon Power Gmbh | A method of mounting a semiconductor power module component and a semiconductor power module with such a module component |
DE102020102938A1 (en) | 2020-02-05 | 2021-08-05 | Marelli Automotive Lighting Reutlingen (Germany) GmbH | Circuit carrier plate and method for manufacturing a circuit carrier plate |
EP3958302A1 (en) * | 2020-08-17 | 2022-02-23 | Infineon Technologies AG | Base plate for a semiconductor module and method for producing a base plate |
EP4280271A1 (en) * | 2022-05-16 | 2023-11-22 | Infineon Technologies AG | Power semiconductor module arrangement and method for producing the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1226715B (en) * | 1961-02-15 | 1966-10-13 | Philips Patentverwaltung | Semiconductor component with a surface-like semiconductor element soldered to power supply lines and method for its manufacture |
JP2004241623A (en) * | 2003-02-06 | 2004-08-26 | Mitsubishi Electric Corp | Manufacturing method of semiconductor device |
DE102013110812B3 (en) * | 2013-09-30 | 2014-10-09 | Semikron Elektronik Gmbh & Co. Kg | A method for producing a further developed shaped metal body and method for producing a power semiconductor device with a solder joint using this further formed metal moldings. |
US20140312102A1 (en) * | 2013-04-17 | 2014-10-23 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method and soldering weight |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08250906A (en) * | 1995-03-10 | 1996-09-27 | Toko Inc | Manufacture of dielectric filter |
CN100355327C (en) * | 2005-03-25 | 2007-12-12 | 华为技术有限公司 | A printed circuit board and production method thereof |
JP2012156257A (en) * | 2011-01-25 | 2012-08-16 | Fujitsu Ltd | Circuit board, and electronic device |
WO2014075251A1 (en) * | 2012-11-15 | 2014-05-22 | 华为技术有限公司 | Printed circuit board, component and circuit assembly |
-
2015
- 2015-08-31 DE DE102015114522.7A patent/DE102015114522B4/en active Active
-
2016
- 2016-06-06 CN CN201610394450.2A patent/CN106488663B/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1226715B (en) * | 1961-02-15 | 1966-10-13 | Philips Patentverwaltung | Semiconductor component with a surface-like semiconductor element soldered to power supply lines and method for its manufacture |
JP2004241623A (en) * | 2003-02-06 | 2004-08-26 | Mitsubishi Electric Corp | Manufacturing method of semiconductor device |
US20140312102A1 (en) * | 2013-04-17 | 2014-10-23 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method and soldering weight |
DE102013110812B3 (en) * | 2013-09-30 | 2014-10-09 | Semikron Elektronik Gmbh & Co. Kg | A method for producing a further developed shaped metal body and method for producing a power semiconductor device with a solder joint using this further formed metal moldings. |
Also Published As
Publication number | Publication date |
---|---|
CN106488663A (en) | 2017-03-08 |
CN106488663B (en) | 2019-08-23 |
DE102015114522A1 (en) | 2017-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009002191B4 (en) | Power semiconductor module, power semiconductor module assembly, and method of making a power semiconductor module assembly | |
DE102015114522B4 (en) | A method of soldering a first soldering partner to a second soldering partner using spacers | |
EP3386934B1 (en) | Copper-ceramic substrate, copper precursor for producing a copper-ceramic substrate and process for producing a copper-ceramic substrate | |
DE112011105178B4 (en) | Semiconductor device | |
DE102012211424B4 (en) | Semiconductor device and method for its manufacture | |
EP2530707B1 (en) | Method for making a module and the module | |
DE102007047698B4 (en) | Device and method for connecting components | |
DE102004021075B4 (en) | Semiconductor device with anisotropically thermally conductive radiator base and method for its production | |
DE102009000192A1 (en) | Sintered material, sintered compound and method for producing a sintered compound | |
DE102015104518B3 (en) | A method of making a circuit carrier assembly having a support having a surface formed by an aluminum-silicon carbide-metal matrix composite | |
DE102011079708A1 (en) | CARRYING DEVICE, ELECTRICAL DEVICE WITH A CARRIER DEVICE AND METHOD FOR PRODUCING THEM | |
EP3208841B1 (en) | Method for producing a heat spreading plate, heat spreading plate, method of manufacturing a semiconductor module and semiconductor module | |
DE112017000426T5 (en) | POWER SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING A POWER SEMICONDUCTOR DEVICE | |
DE102019211109A1 (en) | Method and cooling body arrangement for cooling semiconductor chips with integrated electronic circuits for power electronic applications | |
DE102015114521B4 (en) | Method for soldering an insulating substrate onto a carrier | |
DE112009000555T5 (en) | Isolation support and method for its production | |
EP3955288A1 (en) | Power module with a bonding layer comprising a solder layer and a spacer, electrical device comprising the power module and method for producing the power module | |
DE102016115221A1 (en) | Method for connecting at least two substrates to form a module | |
DE102018115509A1 (en) | Heat dissipation device, semiconductor packaging system and method of manufacturing the same | |
DE102011076774A1 (en) | Semiconductor component for use in e.g. power electronic area, has solderable layers formed at surfaces of carrier and cooling body, respectively, where surfaces of carrier and body face body and carrier, respectively | |
EP3958302A1 (en) | Base plate for a semiconductor module and method for producing a base plate | |
DE102018110132B3 (en) | Pressure sintering method in which power semiconductor devices are connected to a substrate via a sintered connection | |
EP3768654B1 (en) | Copper-ceramic substrate | |
EP3555913B1 (en) | Semiconductor module with baseplate with hollow chamber | |
WO2017140550A1 (en) | Method for producing a circuit carrier, circuit carrier, method for producing a semiconductor module and semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0021500000 Ipc: H01L0021580000 |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |