DE102015007080B3

DE102015007080B3 - Phase locked loop with automatic quality control to minimize phase noise

Info

Publication number: DE102015007080B3
Application number: DE102015007080.0A
Authority: DE
Inventors: Patentinhaber gleich
Original assignee: Individual
Current assignee: Individual
Priority date: 2015-06-02
Filing date: 2015-06-02
Publication date: 2016-11-24
Anticipated expiration: 2035-06-03
Also published as: WO2016192836A1

Abstract

Die Erfindung beschreibt eine Phasenregelschleife zur Erzeugung eines frequenzstabilisierten zumeist hochfrequenten Signals mit einer neuartigen vollautomatischen Regelung einzelner Parameter der Regelschleife zur Optimierung der Stabilität der Regelung und zur Minimierung des Phasenrauschens, wobei mindestens ein Probesignal eines weiteren Generators eingesetzt wird, um die Richtung der Regelung der Parameter anhand eines vom Phasen-Frequenzdetektor gelieferten Qualitätssignals zu ermitteln.The invention describes a phase-locked loop for generating a frequency-stabilized mostly high-frequency signal with a novel fully automatic control of individual parameters of the control loop to optimize the stability of the control and to minimize the phase noise, wherein at least one test signal of another generator is used to control the direction of the parameters to determine using a quality signal supplied by the phase-frequency detector.

Description

Der Erfindung liegt die Aufgabe zugrunde, eine Phasenregelschleife zur Erzeugung eines frequenzstabilisierten hochfrequenten Signals zu konstruieren, bei der das unerwünschte Phasenrauschen minimiert wird.The invention has for its object to construct a phase-locked loop for generating a frequency-stabilized high-frequency signal, in which the unwanted phase noise is minimized.

Phasenregelschleifen, abgekürzt PLL – Phased Locked Loop – sind aus der einschlägigen Fachliteratur hinlänglich bekannt, für den Stand der Technik wird z. B. auf Roland Best, Theorie und Anwendungen des Phased-locked Loops sowie beispielhaft auf US2013/0154695A1 verwiesen. Eine PLL für Anwendungen in der Hochfrequenztechnik besteht typischerweise aus einem spannungsgesteuerten Oszillator, abgekürzt VCO – Voltage Controlled Oscillator –, einem Frequenzteiler, der das vom VCO erzeugte Signal als Istwert auf die Frequenz eines extern vorgegebenen Referenzsignals herunterteilt, letzteres wird als Referenzfrequenz bezeichnet. Sodann werden beide Signale einem Phasenvergleicher zugeführt, welcher bei Abweichungen zwischen dem heruntergeteilten Signal und der Referenzfrequenz ein Korrektursignal erzeugt, welches über einen Schleifenfilter – Loop Filter – geführt wiederum die Steuerspannung für den VCO bildet. Damit ist der Regelkreis geschlossen.Phase locked loops, abbreviated PLL - Phased Locked Loop - are well known from the relevant literature, for the state of the art is z. Roland Best, Theory and Applications of the Phased-Locked Loops, as well as by way of example US2013 / 0154695A1 directed. A PLL for applications in high-frequency engineering typically consists of a voltage-controlled oscillator, VCO - Voltage Controlled Oscillator - a frequency divider that divides the signal generated by the VCO as an actual value to the frequency of an externally predetermined reference signal, the latter is referred to as a reference frequency. Then both signals are supplied to a phase comparator, which generates a correction signal in case of deviations between the divided down signal and the reference frequency, which in turn forms the control voltage for the VCO via a loop filter - loop filter. This closes the control loop.

Anstelle eines reinen Frequenzteilers werden nach dem Stand der Technik auch Teiler mit direkter digitaler Synthese (DDS) oder über Modulo-Zähler oder Sigma-Delta-Modulatoren gesteuerte variable Frequenzteiler verwendet, letzteres wird auch als Fractional PLL bezeichnet. Ebenso werden Kombinationen aus Mischern und Kammgeneratoren zur Frequenzreduktion speziell in der Messtechnik verwendet.Instead of a pure frequency divider, dividers with direct digital synthesis (DDS) or variable modulators controlled by modulo counters or sigma-delta modulators are also used in the prior art, the latter being also referred to as a fractional PLL. Likewise, combinations of mixers and comb generators for frequency reduction are used especially in metrology.

Bei der Konstruktion einer PLL stellt sich regelmäßig das Problem, die Parametrisierung der Regelschleife und des Schleifenfilters so zu wählen, dass die Regelung möglichst stabil ist und somit das unerwünschte Phasenrauschen minimiert wird.When constructing a PLL, the problem regularly arises of choosing the parameterization of the control loop and of the loop filter in such a way that the control is as stable as possible and thus the unwanted phase noise is minimized.

Ein Problem ist dabei die veränderte Schleifenverstärkung bei jeweils unterschiedlich eingestellten Synthesefrequenzen. Um das Problem zu verdeutlichen, sei die typische marktübliche Standard-PLL mit Phasen-Frequenzdetektor kurz im Detail betrachtet:
Bei einer Phasenabweichung zwischen ggf. geteilter VCO- und Referenzfrequenz erzeugt der Phasen-Frequenzdetektor einen kurzen Puls entweder eines Up- oder Down-Signals, je nachdem, ob zuerst die z. B. steigende Flanke der VCO- oder der Referenzfrequenz erkannt wird. Dieser Puls dauert so lange, bis die entsprechende Flanke des jeweils anderen Signals detektiert wird. Somit entspricht eine größere Phasenabweichung einem längeren Puls.A problem here is the changed loop gain at differently set synthesis frequencies. To clarify the problem, the typical market standard PLL with phase frequency detector is briefly considered in detail:
In a phase deviation between possibly divided VCO and reference frequency of the phase-frequency detector generates a short pulse either an up or down signal, depending on whether the first z. B. rising edge of the VCO or the reference frequency is detected. This pulse lasts until the corresponding edge of the other signal is detected. Thus, a larger phase deviation corresponds to a longer pulse.

Die Up- und Down-Impulse werden jetzt geschalteten Stromquellen zugeführt, diese Einheit wird als PLL Charge Pump, abgekürzt CP, bezeichnet. Z. B. wird bei einem Up-Impuls ein nachfolgender Kondensator des Schleifenfilters geladen und bei einem Down-Impuls dieser entladen.The up and down pulses are now supplied to switched current sources, this unit is referred to as PLL Charge Pump, abbreviated CP. For example, in the case of an Up pulse, a subsequent capacitor of the loop filter is charged and, in the case of a Down pulse, it is discharged.

Die Problematik besteht nun darin, dass es sich hierbei um eine Phasenkorrektur handelt, das Eingangssignal des VCO aber eine Frequenzkorrektur vornimmt. Aus diesem Grund muss das Schleifenfilter so dimensioniert sein, dass es entsprechend der Ladedauer zunächst eine größere VCO Frequenzkorrektur vornimmt, um die Phase schnell vor- oder zurücklaufen zu lassen. Danach ist diese Frequenzkorrektur weitgehend zurückzunehmen, bis auf einen kleinen Rest, welcher der Notwendigkeit der tatsächlichen Frequenzkorrektur entspricht, die aufgrund des weiterhin drohenden Wegwanderns der Phase, die ja die Phasenkorrektur bedingt hat, nötig ist.The problem now is that this is a phase correction, but the input signal of the VCO performs a frequency correction. For this reason, the loop filter must be dimensioned so that it first performs a larger VCO frequency correction according to the charging time, to let the phase fast forward or backward. Thereafter, this frequency correction is largely to be taken back, with the exception of a small remainder, which corresponds to the necessity of the actual frequency correction, which is necessary due to the further impending wandering away of the phase, which indeed caused the phase correction.

Technisch wird dies zumeist durch einen passiven Leapfrog-Filter (verlustbehafteter Tiefpass) realisiert, der aus der Reihenschaltung eines kleinen Kondensators mit einem Serien-RC-Glied mit großem Kondensator besteht. Der Ladestrom der CP mit vom Phasenfehler abhängiger Dauer lädt oder entlädt zunächst den kleinen Kondensator mit einer definierten Ladung Q, was gemäß der Kondensatorgleichung U = Q/C bei kleiner Kapazität zu einer großen Spannungsänderung und somit schneller Phasenkorrektur führt. Mit dem Abschalten des Ladestroms führt jetzt der große Kondensator des RC Glieds die Spannung am kleinen Kondensator über den Widerstand wieder auf den ursprünglichen Wert zurück, mit Ausnahme eben der Zusatzladung zur dauerhaften Frequenzkorrektur.Technically, this is usually realized by a passive leapfrog filter (lossy low-pass filter), which consists of the series connection of a small capacitor with a series RC element with a large capacitor. The charge current of the CP with a duration dependent on the phase error initially charges or discharges the small capacitor with a defined charge Q, which according to the capacitor equation U = Q / C leads to a large voltage change and thus fast phase correction at low capacitance. With the switching off of the charging current, the large capacitor of the RC element now returns the voltage at the small capacitor via the resistor back to the original value, with the exception of the additional charge for permanent frequency correction.

Es versteht sich von selber, dass die Regelung umso besser funktioniert, je zielgerichteter diese Phasen- und Frequenzkorrektur stattfindet. Dazu ist es bedingt durch die Totzeit der PLL Regelschleife notwendig, nicht zu wenig und auch nicht überschießend zu viel nachzuregeln, um nachfolgende weitere Korrekturen zu vermeiden. Auch wenn die Regelung dann letztlich konvergiert, so führen derartige überflüssige Regelprozesse doch zu einem unerwünschten Phasenrauschen oder zu Spur-Frequenzen im Spektrum des von der PLL synthetisierten Signals.It goes without saying that the regulation works the better the more targeted this phase and frequency correction takes place. For this it is necessary due to the dead time of the PLL control loop, not too little and not overshoot too much readjust to avoid subsequent further corrections. Even if the control ultimately converges, such unnecessary control processes lead to unwanted phase noise or to track frequencies in the spectrum of the signal synthesized by the PLL.

Ein Problem besteht jetzt darin, dass bei der klassischen PLL mit Frequenzteiler der Teilungsfaktor in die Schleifenverstärkung mit eingeht und daher eine jeweils unterschiedliche Auslegung des Schleifenfilters für unterschiedliche Teilungsfaktoren bedingt, soweit eine punktgenaue Korrektur von Phasenfehlern in einem oder wenigen Detektor-Arbeitszyklen gewünscht wird.A problem now is that in the classical PLL with frequency divider dividing factor enters into the loop gain and therefore requires a different interpretation of the loop filter for different division factors, as far as a pinpoint correction of phase errors in one or a few detector duty cycles is desired.

Grundsätzlich sind derartige adaptive Schleifenfilter nichts Neues, so wird schon in US4053933 aus dem Jahr 1977 eine adaptive PLL mit einer durch einen OTA gesteuerten Schleifenverstärkung für einen Fernsehtuner beschrieben. Mit dem Patent US 8598955 wurde versucht, die Schleifenverstärkung durch eine Auswertung der Steuerspannung des VCO mit einem speziellen Bias-Generator zu kompensieren. Basically, such adaptive loop filters are nothing new, so it is already in US4053933 from 1977, described an adaptive PLL with an OTA-controlled loop gain for a television tuner. With the patent US 8598955 an attempt was made to compensate the loop gain by evaluating the control voltage of the VCO with a special bias generator.

Ebenfalls aus US2013/0154695A1 , US2011/0187425A1 und US2012/0126866A1 sind Phasenregelschleifen bekannt, deren Schleifenverstärkung oder andere Parameter des Schleifenfilters durch ein Regelparametersignal gesteuert werden können. Nachteilig bei den beschriebenen Phasenregelschleifen ist allerdings, dass das benötigte Regelparametersignal lediglich anhand bestimmter Eingangswerte, Charakteristiken wie Rauschanteilen und unter Nutzung von Schwellwerten abgeschätzt – „estimating a loop gain” gemäß US2012/0126866A1 – und aufgrund dieser eingestellt wird. Eine echte Regelung dieses Signals findet somit nicht statt.Also off US2013 / 0154695A1 . US2011 / 0187425A1 and US2012 / 0126866A1 are known phase locked loops whose loop gain or other parameters of the loop filter can be controlled by a control parameter signal. A disadvantage of the phase-locked loops described, however, is that the required control parameter signal is estimated only on the basis of specific input values, characteristics such as noise components and using threshold values - "estimating a loop gain" according to FIG US2012 / 0126866A1 - and is adjusted because of this. A real regulation of this signal thus does not take place.

Zudem ist aus den genannten Schriften bekannt, dass es die Möglichkeit der Bewertung der PLL Regelqualität durch ein Qualitätssignal zusätzlich zum Fehlersignal für die eigentliche PLL Regelung gibt. Der gewöhnlich vorgesehene Verwendungszweck ist jedoch eine Beurteilung des Einrastzustandes der Phasenregelschleife zur Übermittlung an andere Schaltungsteile.In addition, it is known from the cited documents that there is the possibility of evaluating the PLL control quality by a quality signal in addition to the error signal for the actual PLL control. The usual intended use, however, is an assessment of the lock state of the phase locked loop for transmission to other circuit parts.

All diese Lösungen haben jedoch den schwerwiegenden Nachteil, dass letztlich nur eine Steuerung im Sinne einer Schätzung der benötigten Regelkreisparameter vorgenommen wird, jedoch nicht eine aktive Regelung dieser im Sinne der Minimierung des Phasenrauschens. Dabei liegt das Problem weniger in der Findung eines Qualitätskriteriums, vielmehr besteht das Problem darin, die nötige Richtung bei einer Korrektur der Parameter zu ermitteln, d. h. festzustellen, ob der Parameter jetzt vergrößert oder verkleinert werden soll.However, all these solutions have the serious disadvantage that ultimately only one control in terms of an estimate of the required control loop parameters is made, but not an active control of these in the sense of minimizing the phase noise. The problem lies less in finding a quality criterion, rather the problem is to determine the direction needed when the parameters are corrected, ie. H. determine if the parameter should now be increased or decreased.

Der Erfindung liegt demnach die Aufgabe zugrunde, eine Phasenregelschleife zu konstruieren, welche nicht nur die Phase regelt, sondern auch die Parameter der Regelung so anpasst, dass die Stabilität und Qualität der Regelung optimiert wird.The invention is therefore based on the object to construct a phase locked loop, which not only controls the phase, but also adjusts the parameters of the control so that the stability and quality of the control is optimized.

Das Problem wird erfindungsgemäß durch die in Patentanspruch 1 beschriebene Phasenregelschleife gelöst, deren Funktion im Folgenden anhand eines Ausführungsbeispiels erläutert wird:
Das Beispiel in Bild 1 zeigt eine erfindungsgemäße Phasenregelschleife, das Ausgangssignal des VCO1 wird einerseits als Nutzsignal bei F_OUT bereitgestellt und andererseits dem Frequenzteiler DIV1 zugeführt. Bei diesem kann es sich auch um einen fraktionalen Teiler, der über ein Modulo-Register oder einen Sigma-Delta Modulator gesteuert wird, oder um eine DDS Schaltung handeln. Alternativ kann eine Herabsetzung der Frequenz durch Mischung gegen einen Frequenzkamm und Filterung erfolgen, in diesem Fall wird statt einer Teilung eine Differenzbildung zur nächsten Kammfrequenz vorgenommen.The problem is solved according to the invention by the phase-locked loop described in claim 1, the function of which will be explained below with reference to an exemplary embodiment:
The example in Figure 1 shows a phase locked loop according to the invention, the output signal of the VCO1 is provided on the one hand as a useful signal at F_OUT and on the other hand fed to the frequency divider DIV1. This can also be a fractional divider controlled by a modulo register or a sigma-delta modulator, or a DDS circuit. Alternatively, the frequency can be reduced by mixing against a frequency comb and filtering, in which case a difference is made to the next comb frequency instead of a division.

Dessen Ausgangssignal wird jetzt einem Phasenvergleicher PFD1 zugeführt, der dieses mit einem Referenzsignal F_REF vergleicht und dessen Ausgänge über geschaltete Stromquellen (Charge Pump) CS1 und CS2 das Schleifenfilter (Loop Filter) LP1 bestehend aus R1 sowie C1 und C2 ansteuern. Das Ausgangssignal des Schleifenfilters steuert sodann wieder den VCO1 an, wodurch der Regelkreis geschlossen ist.Its output signal is now supplied to a phase comparator PFD1, which compares this with a reference signal F_REF and its outputs via switched current sources (charge pump) CS1 and CS2 the loop filter (loop filter) LP1 consisting of R1 and C1 and C2 control. The output of the loop filter then drives the VCO1 again, closing the loop.

Alternativ ist anstelle der geschalteten Stromquellen auch ein Verstärker denkbar, mit oder ohne Zusatzschaltern zur Entkopplung im eingeregelten Zustand über zusätzliche Filter.Alternatively, instead of the switched current sources, an amplifier is conceivable, with or without additional switches for decoupling in the adjusted state via additional filters.

Bis zu diesem Punkt handelt es sich um eine gewöhnliche Phasenregelschleife aus dem Lehrbuch, der entscheidende Zusatz ist jetzt in Bild 1 der Teil unterhalb der gestrichelten Linie:
Zunächst wird durch Veroderung der Up- und Down-Signale des PFD mittels des Gatters OR1 und Ansteuerung einer weiteren geschalteten Stromquelle zusammen mit dem Widerstand R2 und Kondensator C3 ein erstes Qualitätssignal QS1 erzeugt. Da sowohl ein Up- als auch ein Down-Impuls eine Ladung auf den Kondensator C3 via CS3 aufbringt, und da die Dauer der Up- und Down-Impulse vom Phasenfehler abhängig ist, führt jede Regelkorrektur zu einer Erhöhung der Ladung und somit Spannung auf C3, die nur langsam über R2 entladen wird. Je höher der Regelbedarf ist, egal in welche Richtung, umso höher ist die Spannung QS1.Up to this point it is a normal phase-locked loop from the textbook, the crucial addition is now in Figure 1, the part below the dashed line:
First, a first quality signal QS1 is generated by ORing the up and down signals of the PFD by means of the gate OR1 and driving a further switched current source together with the resistor R2 and capacitor C3. Since both an up and a down pulse apply a charge to the capacitor C3 via CS3, and since the duration of the up and down pulses depends on the phase error, each control correction leads to an increase in the charge and thus voltage to C3 which is only slowly discharged via R2. The higher the control requirement, no matter in which direction, the higher the voltage QS1.

Da durch das gepulste Laden von C3 das Signal QS1 leichte Schwankungen aufweist, werden diese über ein Tiefpassfilter LP2 weitgehend eliminiert. Der Tiefpassfilter sollte so dimensioniert sein, dass seine Grenzfrequenz dafür tief genug ist, aber deutlich über der Frequenz des Sinusgenerators SG1 liegt. Somit ist QS2 dann besonders niedrig, wenn die Regelqualität besonders hoch ist.Since the signal QS1 has slight fluctuations as a result of the pulsed charging of C3, these signals are largely eliminated via a low-pass filter LP2. The low-pass filter should be dimensioned so that its cut-off frequency is low enough, but well above the frequency of the SG1 sine wave generator. Thus, QS2 is particularly low, if the control quality is particularly high.

Zur Auswertung des gefilterten Qualitätssignals QS2 wird jetzt dieses mit eben dem Probe-Sinussignal PBS1 erzeugt von SG1 multipliziert, wobei ggf. eine Vorzeichenkorrektur vorgenommen wird (im Bild Verstärkersymbol mit –1). Damit erfolgt eine Korrelation des Qualitätssignals QS2 mit diesem Sinussignal.For the evaluation of the filtered quality signal QS2, this is now multiplied by the sample sinusoidal signal PBS1 generated by SG1, with possibly a sign correction being carried out (in the picture, the amplifier symbol with -1). This results in a correlation of the quality signal QS2 with this sinusoidal signal.

Diese Korrelation erfolgt vor dem Hintergrund, dass am Ende der Signalverarbeitungskette genau dieses Probesignal PBS1 zum vom Integrator INT1 bereitgestellten Offset OS1, welcher den Mittelwert des Regelparametersignal PS1 bestimmt, – ggf. skaliert – addiert wird. Durch die symmetrischen positiven wie negativen Halbwellen des sinusförmigen Probesignals PBS1 hebt sich dieser Anteil nämlich im Mittel weg, es verbleibt OS1. Allerdings schwankt das Regelparametersignal PS1 jetzt periodisch durch die Summenbildung in ADD1.This correlation occurs against the background that at the end of the signal processing chain it is precisely this probe signal PBS1 that is added to the offset OS1 provided by the integrator INT1, which determines the mean value of the control parameter signal PS1 and, if necessary, scales it. Because of the symmetrical positive as well as negative half-waves of the sinusoidal probe signal PBS1, this component is eliminated on average, leaving OS1. However, the control parameter signal PS1 now periodically fluctuates due to the accumulation in ADD1.

Angenommen, das Regelparametersignal PS1 habe sein Optimum erreicht, dann würde jede Änderung in die eine wie in die andere Richtung, wie sie vom Probesignal PBS1 vorgenommen wird, zu einer Verschlechterung und damit periodischen Anhebung des Qualitätssignals QS2 führen. Durch die vorzeichenbehaftete Multiplikation mit PBS1 entstehen ungefähr gleichgroße Halbwellen in positiver wie negativer Richtung, die sich im Integrator INT1 gegenseitig aufheben.Assuming that the control parameter signal PS1 has reached its optimum, any change in either direction, as made by the probe signal PBS1, would result in a degradation and hence periodic increase in the quality signal QS2. Due to the signed multiplication with PBS1 approximately half-waves in the positive as well as the negative direction are created that cancel each other out in the integrator INT1.

Sollte jedoch z. B. bei einer Steigerung des Stroms in den Stromquellen die Regelqualität der PLL ebenfalls steigen, so würde mit steigendem Signal PS1 das Qualitätssignal QS2 absinken. Damit würde während der negativen Halbwelle des Probesignals PBS1 das Qualitätssignal QS2 steigen, was durch die Vorzeichenkorrektur zu einem erhöhten positiven Ausgangssignal des Multiplizierers MUL1 im Vergleich zur anderen Halbwelle führt, welches den Ausgangswert des Integrators INT1 solange anhebt, bis mit dem Erreichen des Optimums von PS1 die Symmetrie wieder hergestellt ist und keine weitere Änderung des Offsets OS1 erfolgt. Der Prozess läuft im umgekehrten Fall-Steigerung der Regelqualität bei sinkendem Strom in den Stromquellen genauso ab, nur würde der Offset OS1 dann nach unten geregelt.However, should z. B. increase in the current in the power sources, the control quality of the PLL also increase, so would decrease with increasing signal PS1 the quality signal QS2. Thus, during the negative half wave of the probe signal PBS1, the QS2 quality signal would increase, resulting in the sign correction to an increased positive output of the multiplier MUL1 compared to the other half wave, raising the output of the integrator INT1 until reaching the optimum of PS1 the symmetry is restored and no further change of the offset OS1 takes place. The process runs in the reverse case-increasing the control quality with decreasing current in the power sources as well, only the offset OS1 would then down regulated.

Somit ist das erfindungsgemäße Ziel erreicht, die Parameter der Regelung so anzupassen, dass die Stabilität und Qualität der Phasen- und Frequenzregelung optimiert wird. Selbstverständlich gelten für diese Regelschleife alle Erkenntnisse der Regelungstechnik, so ist statt einer reinen Integration z. B. auch die Nutzung eines PID Reglers durch einen geeigneten Filter möglich.Thus, the object of the invention is achieved to adjust the parameters of the control so that the stability and quality of the phase and frequency control is optimized. Of course, all findings of control technology apply to this control loop, so instead of a pure integration z. B. the use of a PID controller by a suitable filter possible.

Man sollte nun meinen, dass durch die Überlagerung des sinusförmigen Probesignals PBS1 massive Störungen durch Spurs auftreten. Dem ist jedoch überraschenderweise bei korrektem Aufbau der erfindungsgemäßen Phasenregelschleife nicht so, denn Gegenstand des Optimums der Regelung ist ja gerade, dass die Dauer der Up- und Down-Impulse minimiert wird und somit ebenfalls der Einfluss der Stromstärke des von CS1 und CS2 gelieferten Lade- bzw. Entladestroms. Zudem handelt es sich bei diesem nicht um die eigentliche VCO Regelspannung, sondern die Stromstärke regelt nur den Grad der nötigen Phasenkorrektur.It should now be thought that the superposition of the sinusoidal probe signal PBS1 causes massive spurs. However, surprisingly, this is not the case with the correct design of the phase-locked loop according to the invention, because the object of the optimum of the regulation is precisely that the duration of the up and down pulses is minimized and thus likewise the influence of the current intensity of the charge delivered by CS1 and CS2. or discharge current. In addition, this is not the actual VCO control voltage, but the current only controls the degree of the necessary phase correction.

In einer besonders vorteilhaften Ausführungsform der Erfindung kann zudem gemäß Unteranspruch alternativ ein Rauschsignal als Ersatz des von SG1 gelieferten sinusförmigen Probesignals PBS1 verwendet werden. Dieses hat einen weit geringeren Einfluss als das durch die Erfindung eliminierte Rauschen und vermeidet das Erscheinen von Spurs durch unerwünschte Koppeleffekte.In a particularly advantageous embodiment of the invention, a noise signal may alternatively be used as a substitute for the sinusoidal probe signal PBS1 supplied by SG1. This has far less influence than the noise eliminated by the invention and avoids the appearance of spurs due to unwanted coupling effects.

In einer weiteren vorteilhaften Ausführungsform der Erfindung gemäß Unteranspruch wird zudem anstelle nur eines Probesignals PBS1 ein Quadratur-Sinussignal Paar genutzt. Ein solches Signalpaar ist per Definition orthogonal und erlaubt die unabhängige Optimierung zweier Parameter der Phasenregelschleife. Dazu wird lediglich der Signalpfad nach LP2 ausgehend von QS2 bis ADD1 verdoppelt, wobei SG1 dann einerseits ein Sinus- und andererseits für den zweiten Pfad ein Cosinus-Signal, welches zum ersteren um 90 Grad versetzt ist, liefert.In a further advantageous embodiment of the invention according to dependent claim also a quadrature sinusoidal pair is used instead of only one sample signal PBS1. By definition, such a signal pair is orthogonal and allows the independent optimization of two parameters of the phase locked loop. For this purpose, only the signal path to LP2 is doubled starting from QS2 to ADD1, whereby SG1 then supplies a sine wave on the one hand and a cosine signal on the other path which is offset by 90 degrees from the first.

Somit kann z. B. neben der Stromstärke von CS1 und CS2 auch ein variabler Widerstand z. B. als Ersatz für R1 im Schleifenfilter zusätzlich dynamisch optimiert werden. Auch ist eine unabhängige Regelung von CS1 und C2 denkbar. Im Fall der Verwendung eines Rauschsignals ist ebenfalls die Optimierung weiterer Parameter durch weitere Rauschsignale möglich, da Rauschen definitionsgemäß unkorreliert ist. Wichtig ist im Fall einer digitalen Erzeugung des Rauschens lediglich eine hinreichend lange PRN Sequenz.Thus, z. B. in addition to the current of CS1 and CS2, a variable resistance z. B. are additionally dynamically optimized as a replacement for R1 in the loop filter. An independent regulation of CS1 and C2 is also conceivable. In the case of the use of a noise signal, the optimization of further parameters by further noise signals is also possible because noise is by definition uncorrelated. In the case of a digital generation of the noise, it is important to have only a sufficiently long PRN sequence.

Anstelle der rein analogen Regelung lassen sich auch einzelne Teile des Signalverarbeitungspfades zur Erzeugung des Regelparametersignal PS1 oder der gesamte Pfad digitalisieren, näheres zur Umwandlung von analogen Komponenten in digitale Rechenschritte kann man der einschlägigen Literatur zur digitalen Signalverarbeitung entnehmen.Instead of the purely analog control, it is also possible to digitize individual parts of the signal processing path for generating the control parameter signal PS1 or the entire path. More details on the conversion of analog components into digital computation steps can be found in the relevant literature on digital signal processing.

Besonders trickreich ist es bei einer partiell digitalen Lösung, gemäß Unteranspruch die Multiplikation in MUL1 durch Verwendung eines multiplizierenden Digital-Analog-Wandlers vorzunehmen. Dies kann auch ein Sigma-Delta-Wandler sein.In a partially digital solution, it is particularly tricky to carry out the multiplication in MUL1 by using a multiplying digital-to-analog converter. This can also be a sigma-delta converter.

Die Digitalisierung eröffnet zudem die Möglichkeit, nach einem Frequenzwechsel ein definiertes Schema zur Einstellung der Filterparameter abzufahren, so kann z. B. zunächst mit einem erhöhten Strom und einer Reduktion von R1, sofern dieser einstellbar oder teilweise mittels Schalter und kleinerem Widerstand in Serie überbrückbar ist, eine schnelle Grobeinstellung der VCO Regelspannung für die neue Frequenz vorgenommen werden. Im Extremfall wird sogar eine geschätzte Regelspannung mittels Tabelle und Digital-Analog-Wandler hart vorgelegt.The digitization also opens the possibility, after a frequency change a defined scheme for setting the filter parameters abzufahren, so z. B. initially with an increased current and a reduction of R1, if this is adjustable or partially bridged by means of switches and smaller resistance in series, a quick coarse adjustment of the VCO control voltage for the new frequency can be made. In extreme cases, even an estimated control voltage by means of table and digital-to-analog converter hard presented.

In einem zweiten Schritt wird dann auf die erfindungsgemäße Regelung umgestellt, wobei in einer besonders vorteilhaften Ausführungsform der Erfindung gemäß Unteranspruch auch hier erste Schätzwerte für den Offset z. B. aus einer im Halbleiterspeicher abgelegten Tabelle entnommen oder interpoliert werden können, der danach fein nachgeregelt wird. Gleiches gilt für die Variante mit Quadratur-Sinussignal, hier sind lediglich je Frequenz zwei Werte abzulegen. Umgekehrt kann dann diese Tabelle mit Messwerten aus der Regelung für den oder die Offsets nachgeführt werden.In a second step is then converted to the control according to the invention, wherein in a particularly advantageous embodiment of the invention according to dependent claim also here first estimates for the offset z. B. can be removed or interpolated from a stored in the semiconductor memory table, which is then readjusted fine. The same applies to the variant with quadrature sine signal, here only two values are to be stored per frequency. Conversely, this table can then be tracked with measured values from the control for the offset or offsets.

Natürlich wäre es auch denkbar, in einem dritten Schritt nach stabiler Ermittlung des benötigten Regelparametersignals PS1 die Amplitude des Probesignals PBS1 zu reduzieren, um störende Einflüsse zu vermeiden.Of course, it would also be conceivable, in a third step after stable determination of the required control parameter signal PS1, to reduce the amplitude of the probe signal PBS1 in order to avoid disturbing influences.

Die Erfindung wird gemäß weiterem Anspruch ebenfalls beansprucht für integrierte Schaltkreise mit teilweise enthaltenen Komponenten einer PLL, welche den erfindungsgemäßen zusätzlichen Regelkreis mittel Regelparametersignal realisieren, auch wenn, wie dies in vielen kommerziellen Produkten der Fall ist, der VCO nicht mit integriert wird.The invention is also claimed according to further claim for integrated circuits with partially contained components of a PLL, which realize the additional control loop according to the invention mean control parameter signal, even if, as is the case in many commercial products, the VCO is not integrated.

Die vorliegende Erfindung ermöglicht die Realisierung einer PLL Phasenregelschleife, welche quasi selbstlernend durch eine zusätzliche Regelung das Phasenrauschen der PLL optimiert, wobei durch die Möglichkeiten der Integration nur ein geringer Zusatzaufwand notwendig ist.The present invention enables the realization of a PLL phase-locked loop, which optimizes the phase noise of the PLL quasi self-learning by an additional control, whereby only a small additional effort is required by the possibilities of integration.

Claims

Phase-locked loop for controlling a frequency or phase, consisting of - at least one voltage or current controlled oscillator (VCO1) - abbreviated VCO -, - at least one phase comparator or combined phase and frequency comparator (PFD1), - both variants abbreviated PFD -, for comparison vibration generated by the VCO with an external reference signal, wherein phase differences are represented by at least one directional error signal or preferably separate pulsed up and down signals - optionally additionally a converter module (CP1) - abbreviated CP - which is connected downstream of the PFD and digitally signalized phase differences accumulated and / or converted into an analog signal, preferably in the design of the so-called PLL Charge Pump, which converts the up and down pulses of the PFD in during the pulse duration and outgoing currents as an output signal by means of switched current sources, - at least one Sch Leifenfilter (LF1), which prepares the signal supplied by the CP or the PFD so that it is suitable for stable control of the phase, and in turn for closure of the control loop in turn to the VCO, - and optionally additionally frequency dividing (DIV1) or frequency converting Elements in the control loop, which are preferably inserted between the VCO and the PFD to allow a choice of the ratio between VCO and reference frequency, - at least one parameter of the phase locked loop - preferably the loop gain of the CP or the loop filter - by at least one signal (PS1) is adjustable, which is hereinafter referred to as a control parameter signal, - wherein - preferably from the PFD - at least one further, independent of the error signal quality signal (QS1) is generated according to the stability or quality of the phase control, characterized in that - the control parameter signal by Summation a is formed with a variable offset signal (OS1) and a probe signal (PBS1) generated by another generator (SG1), the probe signal is multiplied (MUL1) or correlated with this quality signal, with suitable scaling, from the resulting product by integration (INT1) or filtering - PID controller - again the offset signal is derived, so that additional control to optimize the stability and quality of the phase control and consequent minimizing the phase noise of the phase locked loop takes place.

Phase-locked loop according to claim 1, characterized in that the phase detector (PFD1) the quality signal (QS1) by undirected ORing (OR1) of the up and down pulses or by rectification of the error signal to mean subtraction each with subsequent integration (INT1) and / or filtering forms, this signal can be used in addition as a signal for detecting the locking of the phase locked loop.

Phase-locked loop according to Claim 1, characterized in that a constant sinusoidal signal is used as the probe signal (PBS1), wherein a second quadrature sinusoidal signal, which is phase-shifted by 90 degrees with respect to the first, can additionally be used to control two control-loop parameter signals.

Phase locked loop according to Claim 1, characterized in that a noise signal is used as the probe signal (PBS1), wherein this can also be generated by a digital pseudo-random generator, wherein further uncorrelated noise signals can additionally be used to control further control loop parameter signals.

Phase locked loop according to claim 1, characterized in that the control loop for the Control parameter signal by means of digital signal processing and, if necessary, digital-to-analog converters to its representation or by digital influence of a digital loop filter is realized.

Phase locked loop according to claim 1 or 5, characterized in that the multiplication (MUL1) or correlation of the probe signal with the quality signal by a multiplying digital-to-analog converter or sigma-delta converter, wherein a second parallel-connected digital-to-analog converter, the probe signal can provide for the summation, in addition, the offset can be digitally added and integrated.

Phase locked loop according to claim 1 or 5 or 6, characterized in that a frequency-dependent starting value for the offset signal (OS1) is taken or interpolated from a digitally stored table, this table can also be corrected on the basis of previous settings of the phase locked loop to a frequency, to which they the last adjusted value of the offset signal for this frequency can take over, in addition there is the possibility of using fixed predetermined values for the offset signal or control loop parameter signal during the transition phase after a frequency change.

Integrated circuit for a phase locked loop according to one of claims 1 to 7, characterized in that at least the PFD with at least one independent quality signal and at least the generation of a control parameter signal according to claim 1 are integrated on a monolithic chip.