DE102014208568A1 - Arithmetic unit and operating method for this - Google Patents
Arithmetic unit and operating method for this Download PDFInfo
- Publication number
- DE102014208568A1 DE102014208568A1 DE102014208568.3A DE102014208568A DE102014208568A1 DE 102014208568 A1 DE102014208568 A1 DE 102014208568A1 DE 102014208568 A DE102014208568 A DE 102014208568A DE 102014208568 A1 DE102014208568 A1 DE 102014208568A1
- Authority
- DE
- Germany
- Prior art keywords
- arithmetic unit
- unit
- trace
- destination address
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3476—Data logging
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
Abstract
Die Erfindung betrifft eine Recheneinheit (100), insbesondere für ein Steuergerät eines Kraftfahrzeugs, wobei die Recheneinheit (100) eine Ablaufverfolgungseinheit (110) aufweist, die dazu ausgebildet ist, Betriebsinformationen der Recheneinheit (100), insbesondere Informationen von einem Adress- und/oder Datenbus und/oder von internen Komponenten, zu ermitteln, dadurch gekennzeichnet, dass die Recheneinheit (100) dazu ausgebildet ist, zu beobachtende Betriebsgrößen (X1, X2, X3, X4) in einen Zieladressbereich (ZA) der Recheneinheit (100) zu schreiben, dem keine Ressourcen der Recheneinheit (100) zugeordnet sind, und dass die Ablaufverfolgungseinheit (110) dazu ausgebildet ist, Betriebsinformationen aus dem Zieladressbereich (ZA) zu ermitteln.The invention relates to an arithmetic unit (100), in particular for a control unit of a motor vehicle, wherein the arithmetic unit (100) has a tracing unit (110) which is designed to store operating information of the arithmetic unit (100), in particular information from an address and / or Data bus and / or internal components to determine, characterized in that the arithmetic unit (100) is adapted to write observable operating variables (X1, X2, X3, X4) in a target address range (ZA) of the arithmetic unit (100), to which no resources of the arithmetic unit (100) are assigned, and in that the tracing unit (110) is designed to determine operating information from the destination address area (ZA).
Description
Stand der TechnikState of the art
Die Erfindung betrifft eine Recheneinheit, insbesondere für ein Steuergerät eines Kraftfahrzeugs, wobei die Recheneinheit eine Ablaufverfolgungseinheit aufweist, die dazu ausgebildet ist, Betriebsinformationen der Recheneinheit, insbesondere Informationen von einem Adress- und/oder Datenbus oder von internen Komponenten, zu ermitteln.The invention relates to a computing unit, in particular for a control unit of a motor vehicle, wherein the computing unit has a trace unit, which is designed to determine operating information of the computing unit, in particular information from an address and / or data bus or from internal components.
Ablaufverfolgungseinheiten für Recheneinheiten wie bspw. Mikrocontroller oder digitale Signalprozessoren oder dergleichen sind an sich bekannt und werden englisch auch als Trace-Einheiten bezeichnet. Der Nachteil an herkömmlichen Trace-Einheiten bzw. Mechanismen besteht darin, dass zur Beobachtung einer gegebenen Anzahl an Betriebsinformationen der Recheneinheit wie bspw. von Speicherinhalten eines Microcontrollers oder dergleichen deutlich größere Datenmengen protokolliert werden müssen, als für die eigentlich interessierenden Betriebsinformationen erforderlich ist.Tracing units for arithmetic units such as microcontrollers or digital signal processors or the like are known per se and are also referred to as trace units. The disadvantage of conventional trace units or mechanisms is that for the observation of a given number of operating information of the arithmetic unit, such as, for example, memory contents of a microcontroller or the like, significantly larger amounts of data must be logged than is required for the actually interesting operating information.
Offenbarung der ErfindungDisclosure of the invention
Demgemäß ist es Aufgabe der vorliegenden Erfindung, eine Recheneinheit und ein Betriebsverfahren für eine Recheneinheit der eingangs genannten Art dahingehend zu verbessern, dass die Nachteile des Stands der Technik vermieden werden.Accordingly, it is an object of the present invention to improve a computing unit and an operating method for a computing unit of the type mentioned in that the disadvantages of the prior art are avoided.
Diese Aufgabe wird bei der Recheneinheit der eingangs genannten Art erfindungsgemäß dadurch gelöst, dass die Recheneinheit dazu ausgebildet ist, zu beobachtende Betriebsgrößen in einen Zieladressbereich der Recheneinheit zu schreiben, dem keine Ressourcen der Recheneinheit zugeordnet sind, und dass die Ablaufverfolgungseinheit dazu ausgebildet ist, Betriebsinformationen aus dem Zieladressbereich zu ermitteln. Dies bedingt den Vorteil, dass die zu beobachtenden Betriebsgrößen in besonders effizienter Weise, bspw. blockweise direkt hintereinander, in den Zieladressbereich geschrieben werden können, sodass eine besonders effiziente Ermittlung mittels der Ablaufverfolgungseinheit möglich ist. Bspw. reicht es bei dem erfindungsgemäßen Prinzip aus, ein einziges sogenanntes Trace-Window (Ablaufverfolgungsfenster) bzw. einen entsprechenden Adressbereich anzugeben, um mittels der Ablaufverfolgungseinheit mehrere Betriebsgrößen der Recheneinheit zu beobachten, die für den regulären Betrieb der Recheneinheit üblicherweise nicht direkt hintereinander in einem Speicher der Recheneinheit abgelegt sind. Mit anderen Worten kann unter Verwendung des erfindungsgemäßen Prinzips bspw. ein einziger Adressbereich, nämlich der Zieladressbereich, mittels der Ablaufverfolgungseinheit beobachtet werden, beispielsweise durch Definition eines entsprechenden Trace-Windows, und hierbei können eine Vielzahl von vorgebbaren Betriebsinformationen der Recheneinheit in dem Zieladressbereich enthalten sein. Darüber hinaus ergibt sich der weitere Vorteil, dass kein tatsächlich vorhandener Speicher (z.B. RAM (Random-Access Memory, Direktzugriffsspeicher) oder Speicherregister bzw. ein der Recheneinheit zugeordneter externer Speicher oder dergleichen) der Recheneinheit für das erfindungsgemäße Prinzip verwendet werden muss, weil vorteilhaft der Zieladressbereich nicht mit tatsächlich vorhandenen physikalischen Ressourcen der Recheneinheit assoziiert ist. Insbesondere ist es hierzu zweckmäßig, dass die Recheneinheit dazu ausgebildet ist, keinen Trap (Interrupt bzw. Unterbrechungsanforderung infolge eines Ausnahmefehlers) oder dergleichen auszulösen, wenn auf den Zieladressbereich geschrieben wird, obwohl dort keine tatsächlichen physikalischen Ressourcen wie bspw. Speicher oder Register vorhanden sind. Dennoch kann der entsprechende Speicherzugriff auf den Zieladressbereich durch die Ablaufverfolgungseinheit dem erfindungsgemäßen Prinzip folgend erkannt werden, sodass die Ablaufverfolgungseinheit die interessierenden Betriebsinformationen, die in den Zieladressbereich geschrieben werden, ermitteln kann.This object is achieved in the arithmetic unit of the aforementioned type according to the invention that the arithmetic unit is adapted to write observable operating variables in a target address area of the arithmetic unit, which are assigned no resources of the arithmetic unit, and that the tracing unit is adapted to operating information the destination address range. This entails the advantage that the operating variables to be observed can be written into the target address area in a particularly efficient manner, for example block by block, directly one behind the other, so that a particularly efficient determination by means of the trace unit is possible. For example. In the case of the principle according to the invention, it is sufficient to specify a single so-called trace window or a corresponding address range in order to observe a plurality of operating variables of the arithmetic unit by means of the trace unit, which are usually not directly consecutively in a memory of the arithmetic unit for the regular operation of the arithmetic unit Arithmetic unit are stored. In other words, using the principle according to the invention, for example, a single address range, namely the destination address range, can be monitored by means of the trace unit, for example by defining a corresponding trace window, and a multiplicity of prescribable operating information of the computing unit can be contained in the destination address range. In addition, there is the further advantage that no actual existing memory (eg RAM (Random Access Memory, Random Access Memory) or memory register or an arithmetic unit associated external memory or the like) of the arithmetic unit must be used for the inventive principle, because advantageous the Destination address range is not associated with actual physical resources of the arithmetic unit. In particular, it is expedient here for the arithmetic unit to be designed not to trigger a trap (interrupt or interrupt request as a result of an exception error) or the like when writing to the destination address area although there are no actual physical resources, such as memories or registers. Nevertheless, the corresponding memory access to the destination address area can be recognized by the trace unit following the principle of the present invention, so that the trace unit can determine the interest of operation information written in the destination address area.
Der erfindungsgemäße Schritt des Schreibens kann einer Ausführungsform zufolge beispielsweise mittels eines, insbesondere an sich bekannten, Schreibbefehls der Recheneinheit bzw. eines Rechenkerns davon realisiert werden, also mittels eines Schreibzugriffs, der im Unterschied zu normalen Systemen jedoch als Zieladresse einen Adresswert aus dem erfindungsgemäßen Zieladressbereich aufweist, wobei der Zieladressbereich nicht mit tatsächlich vorhandenen physikalischen Ressourcen der Recheneinheit assoziiert ist. Bei einer weiteren Ausführungsform kann der Schreibbefehl bzw. -zugriff auch Teil einer Kopieroperation sein, die zusätzlich zu dem Schreibzugriff einen vorangehenden Lesezugriff umfasst. Bei einer weiteren Ausführungsform kann der vorstehend beschriebene Schreibzugriff, also die Ausführung des Schreibbefehls, das Setzen entsprechender Adresswerte auf einem Adressbus der Recheneinheit und das Setzen der zugehörigen zu schreibenden Datenwerte auf einem Datenbus der Recheneinheit umfassen. Dies hat den Effekt, dass solche Schreibzugriffe auch dann auf dem Adress- und/oder Datenbus nachverfolgbar sind (beispielsweise durch die Ablaufverfolgungseinheit), wenn die gesetzten Adresswerte nicht mit tatsächlich vorhandenen physikalischen Ressourcen der Recheneinheit, beispielsweise einem physikalischen Speicher, assoziiert sind.According to one embodiment, the writing step according to the invention can be realized, for example, by means of a write command of the arithmetic unit or of a computer core known therefrom, ie by means of a write access which, unlike normal systems, however, has an address value from the target address area according to the invention as target address wherein the destination address range is not associated with actual physical resources of the computing unit. In another embodiment, the write command may also be part of a copy operation that includes a previous read access in addition to the write access. In a further embodiment, the write access described above, that is to say the execution of the write command, may comprise the setting of corresponding address values on an address bus of the arithmetic unit and the setting of the associated data values to be written on a data bus of the arithmetic unit. This has the effect that such write accesses are also traceable on the address and / or data bus (for example, by the trace unit) if the set address values are not associated with actually existing physical resources of the computing unit, for example a physical memory.
Bei einer vorteilhaften Ausführungsform ist die Recheneinheit dazu ausgebildet, Schreibzugriffe auf den Zieladressbereich wort- bzw. blockweise auszuführen, was im Gegensatz zu einzelnen Byte-Zugriffen einen weiteren Performancegewinn bringt. Bspw. können die Schreibzugriffe auf den Zieladressbereich mit maximaler Wortbreite kumuliert erfolgen, d.h. einzelne Bytes der zu interessierenden Betriebsinformationen werden zu einem größeren Datenwort also bspw. einem 32 Bit breiten Datenwort oder einem 64 Bit breiten Datenwort oder zu größeren Blöcken zusammengefasst, bevor sie in den Zieladressbereich geschrieben werden, um eine Beobachtbarkeit durch die Ablaufverfolgungseinheit zu ermöglichen. Bei einer vorteilhaften Ausführungsform kann dadurch auch die Anzahl von Trace-Botschaften minimiert werden, die die Ablaufverfolgungseinheit bei der Überwachung des Zieladressbereichs generiert.In an advantageous embodiment, the arithmetic unit is designed to execute write accesses to the destination address area in word or block by block, which, in contrast to individual byte Access brings another performance gain. For example. For example, individual bytes of the operating information to be interested can be combined to form a larger data word, for example a 32-bit data word or a 64-bit data word or larger blocks, before being written to the destination address area to allow for observability by the trace unit. In an advantageous embodiment, this can also minimize the number of trace messages that the trace unit generates when monitoring the destination address area.
Bei einer besonders bevorzugten Ausführungsform lassen sich dadurch die Anzahl der generierten Trace-Botschaften für den Betrieb der Ablaufverfolgungseinheit minimieren.In a particularly preferred embodiment, this makes it possible to minimize the number of generated trace messages for the operation of the trace unit.
Bei einer besonders bevorzugten Ausführungsform, bei der die verschiedenen Betriebsinformationen sequenziell (insbesondere direkt aufeinanderfolgend) in den Zieladressbereich geschrieben werden, ist der weitere Vorteil gegeben, dass eine ggf. mögliche Trace-Daten-Komprimierung der Ablaufverfolgungseinheit ausgenutzt werden kann, wodurch eine überdurchschnittlich effiziente Kompression der interessierenden Daten erfolgen kann.In a particularly preferred embodiment, in which the various operating information is written sequentially (in particular directly consecutively) to the destination address area, there is the further advantage that possibly possible trace data compression of the trace unit can be utilized, resulting in above-average efficient compression the data of interest can be made.
Bei einer weiteren vorteilhaften Ausführungsform kann dementsprechend vorgesehen sein, dass die Ablaufverfolgungseinheit dazu ausgebildet ist, ermittelte Betriebsinformationen zu komprimieren.Accordingly, in a further advantageous embodiment it can be provided that the trace unit is designed to compress determined operating information.
Bei einer weiteren vorteilhaften Ausführungsform ist vorgesehen, dass die Ablaufverfolgungseinheit dazu ausgebildet ist, ermittelte Betriebsinformationen an ein externes System, insbesondere ein Messsystem, auszugeben. Dies kann bspw. über eine von konventionellen Recheneinheiten bekannte Trace-Schnittstelle erfolgen oder auch über einen Trace-Zwischenspeicher (Trace Fifo) oder dergleichen, oder mittelbar über eine ggf. vorhandene Debug-Einheit der Recheneinheit.In a further advantageous embodiment, it is provided that the trace unit is designed to output determined operating information to an external system, in particular a measuring system. This can take place, for example, via a trace interface known from conventional arithmetic units, or else via a trace buffer or the like, or indirectly via an optionally present debug unit of the arithmetic unit.
Eine weitere Lösung der Aufgabe der vorliegenden Erfindung ist durch ein Verfahren gemäß Patentanspruch 5 angegeben. Weitere vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.A further solution of the object of the present invention is given by a method according to claim 5. Further advantageous embodiments are the subject of the dependent claims.
Nachfolgend werden beispielhaft Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnung erläutert. In der Zeichnung zeigt: Embodiments of the invention will now be described by way of example with reference to the drawings. In the drawing shows:
Ebenfalls verfügt die Recheneinheit
Die Ablaufverfolgungseinheit
Optional kann die Recheneinheit
Erfindungsgemäß ist vorgesehen, dass die Recheneinheit
Bei der Anwendung von konventionellen Verfahren zu Messdatenerfassung bzw. Diagnose eines Betriebs der Recheneinheit
Erfindungsgemäß ist demgegenüber vorteilhaft vorgesehen, dass die Recheneinheit
Vorteilhaft handelt es sich bei dem Zieladressbereich ZA nicht um einen Adressbereich, der mit tatsächlich vorhandenen physikalischen Ressourcen der Recheneinheit
Bevorzugt ist die Recheneinheit
Erfindungsgemäß ist weiter vorgesehen, dass die Ablaufverfolgungseinheit
Durch das erfindungsgemäße Prinzip wird vorteilhaft vermieden, dass ein unnötig großes Trace-Fenster TW (
Die Ablaufverfolgungseinheit
Bei einer Ausführungsform kann sich an den Schritt
Das erfindungsgemäße Prinzip kann beispielsweise zur Messdatenerfassung in einem Echtzeitsystem (z.B. Motorsteuergerät einer Brennkraftmaschine) genutzt werden, wobei das Echtzeitsystem u.a. eine erfindungsgemäß ausgebildete Recheneinheit
Bei einer vorteilhaften Ausführungsform kann die Ablaufverfolgungseinheit
Bei einer vorteilhaften Ausführungsform kann die Recheneinheit
Bei einer weiteren Ausführungsform kann die Recheneinheit
Ein besonderer Vorteil des erfindungsgemäßen Prinzips besteht darin, dass eine zur Übertragung der zu beobachtenden Betriebsgrößen X1, X2, X3, X4 verfügbare Bandbreite (z.B. abhängig von der Speicherbandbreite der Recheneinheit
Der erfindungsgemäße Schritt des Schreibens
Bei einer weiteren Ausführungsform kann der Schreibbefehl bzw. -zugriff
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014208568.3A DE102014208568A1 (en) | 2014-05-07 | 2014-05-07 | Arithmetic unit and operating method for this |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014208568.3A DE102014208568A1 (en) | 2014-05-07 | 2014-05-07 | Arithmetic unit and operating method for this |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102014208568A1 true DE102014208568A1 (en) | 2015-11-12 |
Family
ID=54336503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014208568.3A Pending DE102014208568A1 (en) | 2014-05-07 | 2014-05-07 | Arithmetic unit and operating method for this |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102014208568A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016205965A1 (en) | 2016-04-11 | 2017-10-12 | Robert Bosch Gmbh | Microcontroller, control unit and motor vehicle |
DE102022213008A1 (en) | 2022-12-02 | 2024-06-13 | Robert Bosch Gesellschaft mit beschränkter Haftung | Method for tracing a control unit, method for operating a control unit-external infrastructure and method for operating a system comprising a control unit and a control unit-external infrastructure |
-
2014
- 2014-05-07 DE DE102014208568.3A patent/DE102014208568A1/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016205965A1 (en) | 2016-04-11 | 2017-10-12 | Robert Bosch Gmbh | Microcontroller, control unit and motor vehicle |
DE102022213008A1 (en) | 2022-12-02 | 2024-06-13 | Robert Bosch Gesellschaft mit beschränkter Haftung | Method for tracing a control unit, method for operating a control unit-external infrastructure and method for operating a system comprising a control unit and a control unit-external infrastructure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69127992T2 (en) | Microprocessor for inserting a bus cycle to provide information for an emulation | |
DE112010003595B4 (en) | Methods, systems and machine-processable medium for providing distributed predicate prediction | |
EP1720100A1 (en) | Method and apparatus for emulating a programmable unit | |
DE102006041444B4 (en) | Circuit arrangement and method for detecting an execution time of a command in a computer system | |
EP2962205B1 (en) | Multi-core processor system having an error analysis function | |
DE102006039747A1 (en) | Context state information handling device for microprocessor, has saving region with set of segments for storing context state information, where information is restored to processor context state independent of other state information | |
DE102009058652A1 (en) | Method for influencing a control unit and manipulation unit | |
DE102014102551A1 (en) | Machine and method for evaluating failed software programs | |
DE102009049078A1 (en) | Use of exporter knowledge about memory region ordering requests to modify transaction attributes | |
DE112014000336T5 (en) | Prefetching for a parent core in a multi-core chip | |
EP3080668B1 (en) | Method for influencing a control program of a control unit | |
DE102019102861A1 (en) | Method and device for estimating the wear of a non-volatile information store | |
DE102009004726A1 (en) | Systems and methods for tracking instruction pointers and data access | |
DE102013000857A1 (en) | Compact functional logging | |
DE102014208568A1 (en) | Arithmetic unit and operating method for this | |
DE112011100168T5 (en) | Collect diagnostic data in a computing environment | |
DE69029164T2 (en) | Parity replacement device and method | |
DE60010847T2 (en) | Method for debugging a thread program | |
DE10148109B4 (en) | Method for storing or forwarding data | |
DE102010028227A1 (en) | Coprocessor with process control | |
DE2723706A1 (en) | DEVICE FOR ADDRESS COMPARISON | |
EP2924522B1 (en) | Method for influencing a control program | |
EP3377949B1 (en) | Method for operating a control device and control device for external bypassing | |
EP1750283A2 (en) | Verification of an address decoder | |
DE102011079429A1 (en) | Performance simulation of medical procedures in a client-server environment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed |