Die vorliegende Erfindung bezieht sich auf eine Speicherzelle und einen Speicher, der eine solche Speicherzelle aufweist.The present invention relates to a memory cell and a memory having such a memory cell.
Flüchtige Speicher, wie z. B. SRAM, DRAM und Embedded DRAM, sind wesentliche Bausteine moderner IC-Designs. Sie bieten außerordentlich hohe Geschwindigkeit und Haltbarkeit, aber es handelt sich bei ihnen um flüchtige Speicher und folglich sind sie auf eine externe Leistungsversorgung angewiesen, um ihren Speicherzustand zu halten. Wenn die Leistungsquelle ausgeschaltet wird, geht der Speicherzustand verloren.Volatile memory, such. As SRAM, DRAM and embedded DRAM, are essential building blocks of modern IC designs. They offer extremely high speed and durability, but they are volatile memories and therefore rely on an external power supply to maintain their storage condition. When the power source is turned off, the memory state is lost.
Nicht-flüchtige Speicher, wie z. B. Flash-Speicher, haben zwar Einsatzreife erreicht, aber sie leiden an einer außerordentlich niedrigen Geschwindigkeit und Haltbarkeit. Aufkommende nicht-flüchtige Speicherkonzepte, wie z. B. FeRAM, STT-MRAM, ReRAM, PC-RAM usw., sind sehr schnell und grundsätzlich in der Lage, DRAM und SRAM zu ersetzen, aber trotz der Tatsache, dass sie über mehr als ein Jahrzehnt hinweg erforscht worden sind, verhinderte bisher ihre begrenzte Haltbarkeit, Skalierbarkeit und Herstellbarkeit einen Durchbruch.Non-volatile memory, such as. Flash memory devices have achieved operational readiness but suffer from extremely low speed and durability. Emerging non-volatile storage concepts, such. FeRAM, STT-MRAM, ReRAM, PC-RAM, etc. are very fast and basically capable of replacing DRAM and SRAM, but despite the fact that they have been researched for more than a decade, so far prevented their limited durability, scalability and manufacturability make a breakthrough.
Um eine hohe Speichergeschwindigkeit und eine leichte Herstellbarkeit von z. B. einer SRAM-Technologie mit Nicht-Flüchtigkeit zu kombinieren, ist es möglich, zusätzliche nicht-flüchtige Komponenten herkömmlichen flüchtigen Speichern, wie z. B. einem SRAM, hinzuzufügen, um Datenverlust zu beispielsweise dem Zeitpunkt eines geplanten Ausschaltens oder sogar zu dem Zeitpunkt eines ungeplanten, z. B. Notfall-Ausschaltens, zu verhindern. Dies kann beispielsweise erzielt werden, indem ein zusätzlicher nichtflüchtiger Speicher, d. h. ein NVM-Element, einem flüchtigen Speicher hinzugefügt wird, d. h. ein NV-SRAM geschaffen wird, eine Kombination eines herkömmlichen SRAM mit einer SONOS-Zelle.To a high memory speed and easy manufacturability of z. B. SRAM technology with non-volatility, it is possible to additional non-volatile components of conventional volatile storage such. As an SRAM, add to data loss, for example, at the time of a planned shutdown or even at the time of an unplanned, z. B. emergency off, to prevent. This can be achieved, for example, by adding an additional nonvolatile memory, i. H. an NVM element is added to a volatile memory, d. H. NV-SRAM is created, a combination of a conventional SRAM with a SONOS cell.
18 zeigt ein Beispiel einer nicht-flüchtigen Speicherstruktur gemäß der soeben skizzierten Möglichkeit. Die Kombination eines NVM-Speichers mit einem schnellen und lang haltbaren flüchtigen Speicher wird gemäß 18 umgesetzt zu einem NV-SRAM, einer Kombination einer herkömmlichen 6T-SRAM-Zelle mit einer Flash-Speicherzelle, wie sie beispielsweise von ANVO-Systems vertrieben wird. Aufgrund der Einführung eines zusätzlichen NVM-Elementes verschlechtert sich allerdings die Speicherdichte enorm. Eine zusätzliche Schaltungsanordnung und eine Leistungsversorgungssteuerung mit Notfall-Hochenergiespeicherkondensatoren ist in dem Fall von 18 exemplarisch als ein weiterer Baustein des NV-SRAM-Konzepts vorhanden, um im Notfall die Umspeicherung von SRAM-Zelle in die zugeordnete Flash-Speicherzelle vorzunehmen. 18 shows an example of a non-volatile memory structure according to the possibility just outlined. The combination of an NVM memory with a fast and long-lived volatile memory is done according to 18 converted into an NV-SRAM, a combination of a conventional 6T SRAM cell with a flash memory cell, such as that sold by ANVO-Systems. Due to the introduction of an additional NVM element, however, the storage density deteriorates enormously. An additional circuit arrangement and a power supply control with emergency high energy storage capacitors is in the case of 18 by way of example, as another building block of the NV-SRAM concept, in order to perform the restoring of the SRAM cell into the assigned flash memory cell in an emergency.
Die in 18 vorgestellte Lösung erfordert aber eben zusätzliche Chipfläche und Integrationsaufwand in Form von beispielsweise zusätzlichen Prozessschritten bzw. einem zusätzlichen Lithographieschritt.In the 18 but presented solution requires just additional chip area and integration effort in the form of, for example, additional process steps or an additional lithography step.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Speicherkonzept zu schaffen, das es ermöglicht, bei vergleichen mit den spezifisch nicht-flüchtigen und den spezifisch flüchtigen Speicherkonzepten gleichem oder lediglich geringfügig erhöhtem Herstellungsaufwand die Eigenschaft der Nicht-Flüchtigkeit mit der langen Haltbarkeit zu verbinden.The object of the present invention is to provide a storage concept which makes it possible to combine the non-volatility property with the long shelf life when compared with the production costs which are the same or only slightly increased compared to the specific non-volatile and the specifically volatile storage concepts.
Diese Aufgabe wird durch den Gegenstand der anhängigen unabhängigen Patentansprüche gelöst.This object is solved by the subject matter of the appended independent claims.
Die Erkenntnis der vorliegenden Erfindung besteht darin, erkannt zu haben, dass es zur Erreichung des Zieles einer nicht-flüchtigen Speicherung bei langer Speicherhaltbarkeit mit den Vorteilen einer leichten Herstellbarkeit erzielt werden kann, wenn eine Speicherzelle mit einem Informationsspeicherelement verwendet wird, das ein ferroelektrisches Material aufweist, und die Speicherzelle in einem flüchtigen Betriebsmodus und einem nicht-flüchtigen Betriebsmodus betrieben wird. Die Möglichkeit, die Speicherzelle in dem flüchtigen Betriebsmodus zu betreiben, ermöglicht die damit verbundenen Vorteile der hohen Speichergeschwindigkeit bei langer Haltbarkeit, wobei allerdings die Möglichkeit, die Speicherzelle in dem nicht-flüchtigen Betriebsmodus zu betreiben, Lücken in der Leistungsversorgung überbrücken kann. Da bei den meisten Anwendungen solche Überbrückungen deutlich seltener vorkommen als Speicherereignisse, erreicht eine solche Speicherzelle insgesamt das Ziel einer effektiv nicht-flüchtigen Speicherung von Daten bei gleichzeitig hoher Betriebsgeschwindigkeit und Haltbarkeit.The finding of the present invention is to have realized that it can be achieved to achieve the objective of nonvolatile storage with long memory life with the advantages of easy manufacturability when using a memory cell having an information storage element comprising a ferroelectric material , and the memory cell is operated in a volatile operating mode and a non-volatile operating mode. The ability to operate the memory cell in the volatile mode of operation provides the associated advantages of high memory speed with long shelf life, however, the ability to operate the memory cell in the non-volatile mode of operation can bridge gaps in the power supply. Since, in most applications, such bypasses are much less common than memory events, such a memory cell as a whole achieves the goal of effectively non-volatile storage of data while maintaining high speed operation and durability.
Gemäß einem Ausführungsbeispiel handelt es sich bei dem Informationsspeicherelement um einen Kondensator, wobei das ferroelektrische Material ein Dielektrikum des Kondensators bildet. Bei einem wiederum weiteren Ausführungsbeispiel wird das Informationsspeicherelement durch einen Transistor gebildet, wobei das ferroelektrische Material in einem Bereich zwischen Gate-Elektrode und FET-Kanal des Transistors angeordnet ist. Beispielsweise wird in dem nicht-flüchtigen Betriebsmodus eine gegenüber dem flüchtigen Betriebsmodus erhöhte Spannung über das Informationsspeicherelement zum Schreiben von Daten in die bzw. aus der Speicherzelle verwendet, und zwar derart, dass die Spannung über das Informationsspeicherelement in dem nicht-flüchtigen Betriebsmodus zu einer gesättigten Polarisationshysterese und in dem flüchtigen Betriebsmodus nur zu einer ungesättigten Polarisationshysterese führt, und/oder derart, dass in dem nicht-flüchtigen Betriebsmodus eine elektrische Koerzitivfeldstärke des ferroelektrischen Materials überschritten und in dem flüchtigen Betriebsmodus die elektrische Koerzitivfeldstärke des ferroelektrischen Materials unterschritten bzw. nicht überschritten wird.According to one embodiment, the information storage element is a capacitor, wherein the ferroelectric material forms a dielectric of the capacitor. In yet another embodiment, the information storage element is formed by a transistor, wherein the ferroelectric material is disposed in a region between the gate electrode and FET channel of the transistor. For example, in the non-volatile mode of operation, a voltage versus volatile mode is used across the information storage element to write data to and from the memory cell such that the voltage across the information storage element in the non-volatile mode of operation becomes saturated Polarization hysteresis and in the volatile mode only leads to an unsaturated polarization hysteresis, and / or such that in the non-polarization Volatile mode exceeded an electrical coercive force of the ferroelectric material and in the volatile mode of operation, the electric coercive force of the ferroelectric material is not exceeded or exceeded.
Gemäß einem Ausführungsbeispiel wird ansprechend auf ein Erfassen eines Auslöseereignisses von dem flüchtigen Betriebsmodus in den nicht-flüchtigen Betriebsmodus gewechselt, um einen flüchtig gespeicherten Zustand der Speicherzelle nicht-flüchtig zu speichern. Das Auslöseereignis kann das Einbrechen einer Leistungsversorgung sein, in welchem Fall beispielsweise ein Leistungskondensator dafür sorgt, dass zur nichtflüchtigen Speicherung des flüchtig gespeicherten Zustandes noch genügend Energie vorhanden ist. Das Auslöseereignis kann allerdings auch in einem geplanten bzw. signalisierten Ausschaltesignal bestehen, in welchem Fall das gewünschte Ausschalten so lange verschoben wird, bis das nicht-flüchtige Speichern des flüchtig gespeicherten Zustandes erledigt ist. Ein sporadisches vorübergehendes, wie z. B. prophylaktisches, Wechseln in den nicht-flüchtigen Betriebsmodus zur Abspeicherung gegen drohende bzw. sich ankündigende Leistungsausfälle wäre natürlich ebenfalls möglich.In one embodiment, in response to detecting a triggering event, the volatile mode of operation switches to the non-volatile mode of operation to nonvolatilely store a volatile stored state of the memory cell. The triggering event may be the breakdown of a power supply, in which case, for example, a power capacitor ensures that there is still enough energy for non-volatile storage of the volatile state. However, the triggering event may also consist of a scheduled or signaled switch-off signal, in which case the desired switch-off is delayed until the non-volatile storage of the volatile state has been completed. A sporadic passing, such. B. prophylactic, switching to the non-volatile operating mode for storage against impending or imminent power outages would of course also possible.
Vorteilhafte Ausgestaltungen der vorliegenden Anmeldung sind Gegenstand der abhängigen Patentansprüche. Bevorzugte Ausführungsbeispiele der vorliegenden Anmeldung werden nachfolgend Bezug nehmend auf die Zeichnungen näher erläutert, unter denenAdvantageous embodiments of the present application are the subject of the dependent claims. Preferred embodiments of the present application are explained in more detail below with reference to the drawings, in which
1 eine schematische Seitenschnitte zweier Implementierungsmöglichkeiten (links und rechts) einer Speicherzelle gemäß einem Ausführungsbeispiel der vorliegenden Anmeldung mit einem Transistor und einem Kondensator pro Zelle zeigt; 1 a schematic side sections of two implementation options (left and right) of a memory cell according to an embodiment of the present application with a transistor and a capacitor per cell shows;
2 ein schematisches Blockschaltbild eines Speichers, der mit Zellen gemäß 1 aufgebaut sein kann, gemäß einem Ausführungsbeispiel zeigt; 2 a schematic block diagram of a memory, the cells according to 1 may be constructed according to an embodiment;
3 ein Flussdiagramm eines Schreibvorgangs im flüchtigen Betriebsmodus bei der Zelle von 1 zeigt; 3 a flow chart of a write operation in the volatile operating mode at the cell of 1 shows;
4 ein Flussdiagramm eines Auffrischvorgangs im flüchtigen Betriebsmodus bei der Zelle von 1 gemäß einem Ausführungsbeispiel zeigt; 4 a flowchart of a refresh operation in the volatile operating mode at the cell of 1 according to an embodiment;
5 ein Flussdiagramm eines Lesevorgangs im flüchtigen Betriebsmodus bei der Zelle von 1 zeigt; 5 a flowchart of a read operation in the volatile operating mode at the cell of 1 shows;
6 ein Schaltbild der Zelle von 1 mit Angabe von Beispielen von beim Schreiben angelegten Potenzialen in dem flüchtigen Modus zeigt; 6 a circuit diagram of the cell of 1 indicating examples of writing potentials in the volatile mode;
7 ein Flussdiagramm eines Schreibvorgangs im nicht-flüchtigen Modus bei der Zelle von 1 zeigt; 7 a flow chart of a write operation in the non-volatile mode at the cell of 1 shows;
8 ein Flussdiagramm eines Lesevorgangs bei der Zelle von 1 in dem nichtflüchtigen Modus zeigt; 8th a flow chart of a read at the cell of 1 in the non-volatile mode;
9 ein Flussdiagramm eines Sicherungsvorganges bei einem Wechsel von dem flüchtigen in den nicht-flüchtigen Betriebsmodus bei der Zelle von 1 zeigt; 9 a flowchart of a backup operation when changing from the volatile to the non-volatile operating mode at the cell of 1 shows;
10 ein Flussdiagramm eines Wiederherstellungsvorganges bei dem Übergang von einem nicht-flüchtigen in einen flüchtigen Betriebsmodus bei der Zelle von 1 zeigt; 10 a flowchart of a recovery process in the transition from a non-volatile to a volatile mode of operation in the cell of 1 shows;
11 ein Schaltbild der Zelle von 1 mit Potenzialen bei einem Schreibvorgang in dem nicht-flüchtigen Betriebsmodus zeigt; 11 a circuit diagram of the cell of 1 with potentials in a write operation in the non-volatile mode of operation;
12 eine schematische Seitenansicht einer Speicherzelle gemäß einem weiteren Ausführungsbeispiel der vorliegenden Anmeldung zeigt, bei dem die Zelle nur einen Transistor aufweist; 12 a schematic side view of a memory cell according to another embodiment of the present application shows, wherein the cell has only one transistor;
13 ein schematisches Blockschaltbild eines Speichers, der aus Zellen gemäß 12 aufgebaut sein kann, gemäß einem Ausführungsbeispiel zeigt; 13 a schematic block diagram of a memory consisting of cells according to 12 may be constructed according to an embodiment;
14 eine schematische Seitenansicht des Transistors von 12 mit einem flüchtig gespeicherten Zustand zeigt; 14 a schematic side view of the transistor of 12 with a volatile stored state;
15 eine schematische Darstellung des Bändermodells zwischen Gate-Elektrode und Kanal des Transistors von 14 mit dem flüchtig gespeicherten Zustand zeigt; 15 a schematic representation of the band model between the gate electrode and channel of the transistor of 14 with the volatile state shows;
16 eine schematische Seitenansicht des Transistors von 12 mit einem nichtflüchtig gespeicherten Zustand zeigt; 16 a schematic side view of the transistor of 12 with a non-volatile stored state;
17 eine schematische Darstellung des Bändermodells zwischen Gate-Elektrode und Kanal des Transistors von 14 mit dem nicht-flüchtig gespeicherten Zustand zeigt; und 17 a schematic representation of the band model between the gate electrode and channel of the transistor of 14 with the non-volatile stored state; and
18 ein schematisches Blockschaltbild eines Speichers mit einer Doppelung aus SRAM-Zelle und Flash-Zelle pro Zellenposition zeigt. 18 shows a schematic block diagram of a memory with a duplication of SRAM cell and flash cell per cell position.
Bevor im Folgenden Ausführungsbeispiele der vorliegenden Anmeldung anhand der Figuren näher beschrieben werden, sei im Folgenden exemplarisch anhand bekannter Speichertechnologien und Kenntnisse die Idee erläutert, die zu diesen nachfolgend beschriebenen Ausführungsbeispielen führte, wobei diese Ausführungen nicht einschränkend bezüglich der dann nachfolgend beschriebenen Ausführungsbeispiele verstanden werden soll.Before in the following exemplary embodiments of the present application with reference to FIGS be described in more detail below, the idea is explained by way of example with reference to known storage technologies and knowledge, which led to these embodiments described below, these embodiments should not be understood as limiting the embodiments described below.
Es ist, wie es nachfolgende Schilderung deutlich macht, die Möglichkeit, in einigen Materialien Ferroelektrizität provozieren zu können, die eine mögliche – und zwar eine vorteilhaft einfache – Ausgangsbasis dafür liefert, einen Speicher, wie z. B. einen DRAM/FeRAM, mit einem flüchtigen und einem nicht-flüchtigen Betriebsmodus sowie ohne die Notwendigkeit der Hinzufügung eigens zur nicht-flüchtigen Speicherung vorgesehener NVM-Elemente zu schaffen. Beispiele für Materialien, die mit der Eigenschaft der Ferroelektrizität ausgestattet werden können, umfassen Hafnium- und/oder Zirkonium-Oxid(HfO2/ZrO2)-basierte Systeme. Vorteilhaft an diesen beiden exemplarischen Materialien, d. h. Hafnium- und/oder Zirkonium-Oxid, ist, dass diese Materialien bereits hinsichtlich ihres paraelektrischen Zustandes auch bereits extensive Verwendung in herkömmlichen Speichertechnologien finden, wie z. B. DRAM, wie es beispielsweise in US 8,304,832 beschrieben wird. Ferroelektrische Materialien sind also durchaus verträglich mit Herstellungstechnologien, die hohe Stückzahlen bei niedrigen Kosten ermöglichen. Bei allen nachfolgend beschriebenen Ausführungsbeispielen ist das ferroelektrische Material allerdings nicht auf HfO2/ZrO2-basierte Materialsysteme eingeschränkt, sondern jedwedes ferroelektrische Material kann bei diesen Ausführungsbeispielen Verwendung finden. Ferroelektrische Materialien, wie z. B. Kristalle, erfahren bei Anlegen einer Spannung über dieselben, die die elektrische Koerzitivfeldstärke dieses Materials übersteigt, eine remanente dielektrische Verschiebung bzw. Polarisation, und dieser Effekt gepaart mit der Tatsache, dass das Material unterhalb dieser elektrischen Koerzitivfeldstärke auch paraelektrisch verwendet werden kann, wird gemäß den folgenden Ausführungsbeispielen ausgenutzt, um einen schnellen, lang haltbaren Speicher mit nicht-flüchtiger Speichermöglichkeit mit leichter Herstellbarkeit zu schaffen.It is, as the description below makes clear, the possibility of being able to provoke ferroelectricity in some materials, which provides a possible - and advantageously an easy - starting point for producing a memory, such as a memory. A DRAM / FeRAM, with a volatile and a non-volatile mode of operation, and without the need to add NVM elements dedicated to non-volatile storage. Examples of materials that can be provided with the property of ferroelectricity include hafnium and / or zirconium oxide (HfO 2 / ZrO 2 ) based systems. An advantage of these two exemplary materials, ie hafnium and / or zirconium oxide, is that these materials are already in their paraelectric state already extensive use in conventional storage technologies, such. B. DRAM, as for example in US 8,304,832 is described. Thus, ferroelectric materials are quite compatible with manufacturing technologies that enable high volumes at low cost. However, in all embodiments described below, the ferroelectric material is not limited to HfO 2 / ZrO 2 -based material systems, but any ferroelectric material may find use in these embodiments. Ferroelectric materials, such as. For example, crystals undergo a remanent dielectric shift upon application of a voltage across them that exceeds the coercive electric field of that material, and this effect, coupled with the fact that the material below that coercive electric field can also be used paraelectric according to the following embodiments, to provide a fast, long-lasting memory with non-volatile memory capability with ease of manufacture.
Die Erfinder der vorliegenden Erfindung konnten auf folgende Grundbausteine schon aufbauen.
- A) Es sind flüchtige 1T/1C-DRAM-Zellen für verschiedene Technologien unter Verwendung leicht herstellbarer und 3D-skalierbarer HfO2- oder ZrO2-basierter MIM-Kondensatoren realisierbar. Nachteilhaft an diesen Speicherkonzepten sind die Flüchtigkeit der Speicherung und das Angewiesensein auf das Vorhandensein der Leistungsversorgung.
- B) Auf der anderen Seite sind auch schon nicht-flüchtige 1T/1C-FeRAM mit langer Haltbarkeit unter Verwendung von Komplex-Perowskit-MFM-Kondensatoren möglich. Obwohl solche Speichertechnologien zwar sehr CMOS-freundlich sind, lassen sich diese Technologien nicht über eine planare Geometrie hinaus skalieren. Zudem stellen sie sich als eher komplex hinsichtlich Integrierbarkeit heraus.
- C) Zudem stellte sich für die Erfinder heraus, dass Ferroelektrizität in HfO2 prinzipiell eine hohe Skalierbarkeit zukünftiger FeRAM ermöglicht. Nicht-flüchtige FeRAM besäßen ohne weitere Maßnahme allerdings keine hohe Haltbarkeit, da eine MFM-Haltbarkeit auf Basis von ferroelektrischem HfO2 auf etwa 1 bis 10 Millionen Zyklen begrenzt wäre, was weit hinter konventionellen FeRAM zurückfällt.
The inventors of the present invention could already build on the following basic building blocks. - A) Volatile 1T / 1C DRAM cells for various technologies can be realized using easily manufacturable and 3D scalable HfO 2 or ZrO 2 based MIM capacitors. Disadvantages of these storage concepts are the volatility of storage and the reliance on the presence of the power supply.
- B) On the other hand, non-volatile 1T / 1C-FeRAM with long durability using complex perovskite MFM capacitors are also possible. Although such storage technologies are very CMOS-friendly, these technologies can not scale beyond a planar geometry. In addition, they turn out to be rather complex in terms of integrability.
- C) In addition, it emerged for the inventors that ferroelectricity in HfO 2 in principle allows a high scalability of future FeRAM. However, non-volatile FeRAM would not have high durability without further action because MFM durability based on ferroelectric HfO 2 would be limited to about 1 to 10 million cycles, which falls far short of conventional FeRAM.
Das Kombinieren der Stärken von A, B und C eliminiert allerdings ihre einzeln mit ihnen verbundenen Nachteile: herauskommt exemplarisch ein 1T/1C-FRAM-Speicher, der hoch 3D-skalierbar ist, auf ferroelektrischem HfO2 basiert und unter Verwendung des gut erkundeten 1T/1C-DRAM- oder eDRAM-Konzeptes hergestellt werden kann, wobei der Speicher zwei Betriebsmodi aufweist, nämlich
- – einen ersten, flüchtigen Modus, der beispielsweise verwendet wird, wenn der Speicher mit Leistung versorgt wird, und bei dem niedrige Spannungen verwendet werden, wie z. B. wie bei einem normalen flüchtigen DRAM, wobei hier bei diesen niedrigen Spannungen das ferroelektrische Material, wie z. B. ferroelektrisches HfO2, wie ein normales Speicherknotendielektrikum mit hoher Haltbarkeit agiert, und
- – einem zweiten, nicht-flüchtigen Modus, der beispielsweise immer dann aktiviert wird, wenn die Leistungsversorgung ausgeschaltet wird, und bei welchem der aktuelle Speicherzustand permanent gespeichert wird, indem ein hoher Spannungspuls an das ferroelektrische Material angelegt wird, das die ferroelektrische Polarisation umschaltet. Da – oder falls – der nicht-flüchtige Modus nur dann eingesetzt wird, wenn er benötigt wird, spielen die Haltbarkeitsanforderungen gegenüber den hohen elektrischen Feldern eine signifikant geringere Rolle.
Combining the strengths of A, B and C, however, eliminates their individually associated disadvantages: an exemplary 1T / 1C FRAM memory comes out, which is highly 3D scalable, based on ferroelectric HfO 2 , and using the well-established 1T / 1C DRAM or eDRAM concept, the memory having two modes of operation, namely - A first volatile mode used, for example, when power is supplied to the memory and low voltages are used, e.g. As in a normal volatile DRAM, here at these low voltages, the ferroelectric material such. B. ferroelectric HfO 2 acts like a normal memory storage dielectric with high durability, and
- A second, non-volatile mode, which is activated, for example, whenever the power supply is turned off, and in which the current memory state is permanently stored by applying a high voltage pulse to the ferroelectric material, which switches the ferroelectric polarization. Since - or if - the non-volatile mode is used only when needed, the durability requirements against the high electric fields play a significantly smaller role.
Die obigen Ausführungen sind, soweit die Nennung bestimmter Materialien und Speicherzellentechnologien betroffen waren, lediglich exemplarisch zu verstehen. Die Ausführungen, die folgen, werden zeigen, dass Speicherzellen gemäß der vorliegenden Erfindung unterschiedlich ausgeführt sein können, dass das ferroelektrische Material nicht nur als Dielektrikum in einem Speicherkondensator einer 1T/1C-Speicherzelle eingesetzt werden kann, sondern auch als Vorspannungsfelderzeuger zwischen Gate-Elektrode und FET-Kanal einer 1T-Speicherzelle, und dass unterschiedliche Ansteuerungsmöglichkeiten je nach Bedarf eingesetzt werden können.As far as the mention of certain materials and storage cell technologies were concerned, the above statements are merely exemplary. The embodiments that follow will show that memory cells according to the present invention can be designed differently, that the ferroelectric material can be used not only as a dielectric in a storage capacitor of a 1T / 1C memory cell, but also as a bias field generator between gate electrode and FET channel of a 1T Memory cell, and that different control options can be used as needed.
1 zeigt auf der linken und auf der rechten Seite exemplarisch anhand schematischer Seitenschnittdarstellungen zwei unterschiedliche Möglichkeiten zur Realisierung einer Speicherzelle gemäß einem Ausführungsbeispiel der vorliegenden Anmeldung, wonach die Speicherzelle eine 1T/1C-Speicherzelle ist, d. h. eine Speicherzelle mit einem Transistor 10 und einem Kondensator 12 als Informationsspeicherelement. Die Implementierungsbeispiele, die auf der linken und rechten Seite von 1 dargestellt sind, unterscheiden sich hinsichtlich der Ausgestaltung des Kondensators 12 als Trench- bzw. Graben-Kondensator, wie es auf der linken Seite von 1 veranschaulicht ist, oder Stack- oder Stapel-Kondensator, wie es auf der rechten Seite von 1 veranschaulicht ist. Zur Unterscheidung der beiden Speicherzellentypen von 1 wird die Speicherzelle auf der linken Seite mit dem Bezugszeichen 14 und die Speicherzelle auf der rechten Seite mit dem Bezugszeichen 14 angezeigt. 1 shows on the left and on the right side by way of schematic side sectional views two different ways to implement a memory cell according to an embodiment of the present application, according to which the memory cell is a 1T / 1C memory cell, ie a memory cell with a transistor 10 and a capacitor 12 as an information storage element. The implementation examples, on the left and right side of 1 are different in terms of the design of the capacitor 12 as trench or trench capacitor as it is on the left side of 1 is illustrated, or stack or stack capacitor, as it is on the right side of 1 is illustrated. To distinguish between the two memory cell types of 1 the memory cell is on the left side with the reference numeral 14 and the memory cell on the right side with the reference numeral 14 displayed.
In schematischer Weise ist in 1 angezeigt, dass der Transistor 10 ein Wortleitungstransistor ist, der über eine Wortleitung 16 ein- und ausgeschaltet wird und beispielsweise in Form eines FET-Transistors mit Source- und Drain-Gebieten 18 und einem dazwischen befindlichen Kanalbereich 20 in einem Substrat 22 und einer Gate-Elektrode (hier exemplarisch nicht eigens gezeigt), die von der Wortleitung 16 gesteuert wird, gebildet sein kann. Die Wortleitung 16 kann beispielsweise gleichzeitig die Gate-Elektrode des Transistors 10 bilden. Wortleitung 16 und/oder Gate-Elektrode kann aus Metall oder polykristallinem Halbleiter gebildet sein. Die Gate-Elektrode ist beispielsweise über eine Isolationsschicht von einer Substratoberseite 24 getrennt, an welche Drain- und Source-Gebiete 18 angrenzen, um dem Kanal-Gebiet 20 gegenüberzuliegen.In a schematic way is in 1 indicated that the transistor 10 is a wordline transistor that is over a wordline 16 is switched on and off and, for example in the form of a FET transistor with source and drain regions 18 and a channel region therebetween 20 in a substrate 22 and a gate electrode (not shown here by way of example) from the word line 16 is controlled, can be formed. The word line 16 For example, at the same time the gate of the transistor 10 form. wordline 16 and / or gate electrode may be formed of metal or polycrystalline semiconductor. The gate electrode is, for example, via an insulating layer from a substrate top 24 separated, to which drain and source regions 18 adjoin the channel area 20 oppose.
Gemäß der Implementierungsversion, die auf der linken Seite von 1 dargestellt ist, handelt es sich bei dem Kondensator 12 beispielsweise um einen Graben-Kondensator, d. h. einen Kondensator, der in einem Graben in dem Substrat 22 gebildet ist, und dessen eine, die Grabenwand auskleidende Elektrode 26 über den Transistor 10 und eine Durchkontaktierung 28 mit einer Bitleitung 30 verbunden ist, und dessen innere Elektrode 32 im Inneren des Grabens, die von der Elektrode 26 über das Kondensatordielektrikum 34 getrennt ist, über eine Durchkontaktierung 34 mit einer Plattenleitung 36 verbunden ist. Der Graben kann in dem Material des Substrates 22, wie z. B. Silizium, gebildet sein, oder in einer Oxidschicht, wie z. B. dem Feldoxid, des Substrates im MoL oder BEoL. Bitleitung 30 und Plattenleitung 36 sind beispielsweise in unterschiedlichen Verdrahtungsebenen oberhalb des Substrates 22 geführt, wie es in 1 veranschaulicht ist, aber andere Verdrahtungsoptionen sind natürlich ebenfalls möglich.According to the implementation version, the left side of 1 is shown, it is the capacitor 12 for example, a trench capacitor, ie a capacitor, in a trench in the substrate 22 is formed, and its one, the trench wall lining electrode 26 over the transistor 10 and a via 28 with a bit line 30 is connected, and its inner electrode 32 inside the trench, by the electrode 26 over the capacitor dielectric 34 is separated, via a via 34 with a plate line 36 connected is. The trench may be in the material of the substrate 22 , such as As silicon, be formed, or in an oxide layer, such. As the field oxide, the substrate in MoL or BEoL. bit 30 and plate line 36 are for example in different wiring levels above the substrate 22 led, as it is in 1 is illustrated, but other wiring options are of course also possible.
Wie oben bereits erwähnt und im Folgenden noch detaillierter erörtert wird, wird ferroelektrisches Material für das Dielektrikum 34 verwendet, wie z. B. ferroelektrisches HfO2 oder ferroelektrisches ZrO2. Details, wie Bitleitung, Wortleitung und Plattenleitung geführt sein könnten, wenn die Speicherzelle 14 Teil eines Speicherzellenfeldes ist, werden ebenfalls im Folgenden noch näher erörtert.As mentioned above and discussed in more detail below, ferroelectric material is used for the dielectric 34 used, such. B. ferroelectric HfO 2 or ferroelectric ZrO 2 . Details, such as bit line, word line, and plate line could be passed when the memory cell 14 Part of a memory cell array is also discussed in more detail below.
Die Implementierungsvariante von 1, wie sie auf der rechten Seite dargestellt ist, unterscheidet sich von derjenigen, die auf der linken Seite dargestellt ist lediglich durch die Ebene, in welcher der Kondensator 12 gebildet ist: in dem Fall von 1 links ist der Kondensator 12 oberhalb des Substrates 22 bzw. oberhalb der Prozessierungsoberseite 24 in beispielsweise gestapelter Art und Weise gebildet, wobei die Elektrode 32 über beispielsweise eine Durchkontaktierung 38 mit der Plattenleitung 36 und die andere Elektrode 26 über eine in die entgegengesetzte Richtung führende Durchkontaktierung 40 über den Transistor 10 mit der Bitleitung 30 elektrisch verbunden ist.The implementation variant of 1 as shown on the right, differs from that shown on the left side only by the plane in which the condenser 12 is formed: in the case of 1 on the left is the capacitor 12 above the substrate 22 or above the processing top 24 formed in a stacked manner, for example, wherein the electrode 32 about, for example, a via 38 with the plate line 36 and the other electrode 26 via a through-hole leading in the opposite direction 40 over the transistor 10 with the bit line 30 electrically connected.
Bevor auf die beiden Betriebsmodi eingegangen wird, in welchen die Speicherzelle 14 betreibbar ist, soll im Folgenden noch auf Variationsmöglichkeiten und Optionen hingewiesen werden.Before going into the two modes of operation in which the memory cell 14 is operable, will be referred to in the following on variation options and options.
Beide Implementierungsvariationen von 1, d. h. die Option mit Graben-Kondensator sowie die Option mit Stapel-Kondensator, werden erleichtert, wenn HfO2 oder ZrO2 mit ferroelektrischer Eigenschaft als das Kondensatordielektrikum 34 verwendet wird, nämlich wegen dessen exzellenter ALD-Fähigkeit und der hohen Stufenbedeckungsfähigkeit dieser Materialen. Auf diese Weise ist es möglich, auf Basis der Speicherzelle 14 gemäß beiden Implementierungsvariationen einen NV-DRAM unter Verwendung konventioneller DRAM oder Embedded-DRAM-Zellarchitekturen zu realisieren. Insgesamt ergibt sich eine hohe Skalierbarkeit. Die Tatsache, dass ähnlich wie in FeRAM-Zellarchitekturen eine Plattenleitung 36 vorhanden ist, um den Kondensator 10 bipolar vorzuspannen, um die ferroelektrischen Dipole in den nicht-flüchtigen Betriebsmodus umzuschalten, wird im Folgenden noch näher beleuchtet.Both implementation variations of 1 That is, the trench capacitor option and the stack capacitor option are facilitated when HfO 2 or ZrO 2 has ferroelectric property as the capacitor dielectric 34 because of its excellent ALD capability and the high step coverage capability of these materials. In this way it is possible, based on the memory cell 14 according to both implementation variations, to realize a NV DRAM using conventional DRAM or embedded DRAM cell architectures. Overall, a high scalability results. The fact that, similar to FeRAM cell architectures, a plate line 36 exists to the capacitor 10 biasing bipolar to switch the ferroelectric dipoles to the non-volatile mode of operation will be discussed in more detail below.
Wie es in 1 angedeutet ist, könnten die Elektroden 32 und 26 des Kondensators bzw. MFM-Kondensators 10 unter Verwendung von TiN-Elektroden gebildet sein, wobei allerdings andere Materialien ebenfalls möglich sind, und diese TiN-Elektroden könnten beispielsweise mit ferroelektrischem HfO2 als dem Dielektrikum 34 in Kombination verwendet werden, wobei allerdings auch für das ferroelektrische Material Alternativen existieren, wie z. B. eben ZrO2. Die Elektroden werden beispielsweise unter Verwendung eines Niedertemperaturprozesses aufgebracht. Man spricht in einem solchen Fall von ”kalten Elektroden”.As it is in 1 implied, the electrodes could 32 and 26 of the capacitor or MFM capacitor 10 may be formed using TiN electrodes, although other materials are also possible, and these TiN electrodes could be made, for example, with ferroelectric HfO 2 as the dielectric 34 be used in combination, but also exist for the ferroelectric material alternatives, such. B. just ZrO 2 . The electrodes are applied, for example, using a low temperature process. One speaks in such a case of "cold electrodes".
Die Ferroelektrizität in dem ferroelektrischen Material 34, wie z. B. HfO2, wird beispielsweise in der Festkörperlösung aus HfO2-ZrO2 oder beispielsweise durch Dotieren von Dotierelementen in das Material, wie z. B. HfO2 oder ZrO2, erzielt, wobei es sich beispielsweise bei den Dotierstoffen um Si, Al, Ge, Sr, Y, La, Gd, Er, Sc handeln kann oder um andere bi-, tri- oder tetravalente Dotierstoffe, wobei die Dotierstoffkonzentration beispielsweise < 10 mol.% gewählt sein kann.The ferroelectricity in the ferroelectric material 34 , such as As HfO 2 , for example, in the solid solution of HfO 2 -ZrO 2 or, for example, by doping doping elements in the material, such. B. HfO 2 or ZrO 2 , scored, which may be, for example, the dopants to Si, Al, Ge, Sr, Y, La, Gd, Er, Sc or other bi-, tri- or tetravalent dopants, wherein the dopant concentration may be selected, for example, <10 mol%.
Die Schichtdicke des Ferroelektrikums 34 kann abhängig von der gewünschten Betriebsspannung für den nicht-flüchtigen Modus zwischen beispielsweise 4 und 20 nm gewählt sein. Der MFM-Kondensator 10 kann unter Verwendung von PVD-, CVD- oder ALD-Aufbringungstechniken hergestellt sein. Für 3D-Kondensatoren wird beispielsweise ALD verwendet.The layer thickness of the ferroelectric 34 may be selected between 4 and 20 nm, for example, depending on the desired operating voltage for the non-volatile mode. The MFM capacitor 10 can be made using PVD, CVD or ALD deposition techniques. For example, ALD is used for 3D capacitors.
Bevor die beiden Betriebsmodi der Speicherzelle von 1 gemäß einem Ausführungsbeispiel näher erläutert werden, wird Bezug nehmend auf 2 eine Möglichkeit beschrieben, wie die Speicherzelle 14 beispielsweise per Vervielfachung zu einem Speicherarray 42 eines Speichers 44 zusammengesetzt werden kann, wie z. B. in einer regelmäßigen Anordnung in Zeilen und Spalten.Before the two operating modes of the memory cell of 1 will be explained in more detail according to an embodiment, reference is made to 2 described a way how the memory cell 14 for example, by multiplying to a memory array 42 a memory 44 can be composed, such. In a regular array in rows and columns.
2 zeigt der Übersichtlichkeit halber lediglich eine Zelle 14 aus dem Feld 42 unter den ansonsten nicht gezeigten, in Spalten und Zeilen angeordneten Speicherzellen. Wie es gezeigt ist, verlauf jede Wortleitungen 16 beispielsweise in Zeilenrichtung, und jede Plattenleitung 36 und jede Bitleitung 30 in Spaltenrichtung, so dass jede Wortleitung 16 mit Speicherzellen 14 bzw. dem Transistor 10 derselben in einer jeweiligen Zeile des Feldes 42 gekoppelt ist, und jede Plattenleitung 36 und jede Bitleitung 30 mit Speicherzellen 14, die in einer jeweiligen Spalte des Arrays 42 angeordnet sind. 2 For the sake of clarity, only one cell is shown 14 out of the field 42 among the memory cells, not otherwise shown, arranged in columns and rows. As shown, each word line runs 16 for example, in the row direction, and each plate line 36 and every bit line 30 in the column direction, so that every word line 16 with memory cells 14 or the transistor 10 the same in a respective line of the field 42 coupled, and each plate line 36 and every bit line 30 with memory cells 14 that are in a respective column of the array 42 are arranged.
Der Speicher 44 umfasst neben dem Zellenarray 42 einen Zeilendecoder 46, eine Spalten-Lese/Schreib-Schnittstelle 48 und eine Eingangs/Ausgangs-Schnittstelle 50. Die Eingangs/Ausgangs-Schnittstelle 50 empfängt von außen Lesebefehle mit einer entsprechenden Leseadresse und Schreibbefehle mit einer entsprechenden Schreibadresse und den zu schreibenden Daten. Auf die noch im Folgenden beschriebene Art und Weise steuert die Eingangs/Ausgangs-Schnittstelle 50 den Zeilendecoder 46 abhängig von der Lese/Schreib-Adresse an, damit dieser entsprechend der erhaltenen Adresse die korrekte Wortleitung ansteuert. Pro Kombination 52 aus Bitleitung 30 und Plattenleitung 36 ist die Spalten-Lese/Schreib-Schnittstelle 48 in der Lage, auf die im Folgenden noch erörterte Art und Weise einen Schreib- bzw. Lesevorgang bezüglich derjenigen Speicherzelle 14 durchzuführen, die unter den mit dieser Kombination 52 gekoppelten Speicherzellen 14 des Feldes 42 durch die durch den Zeilendecoder 46 aktivierte Wortleitung 16 ausgewählt ist. Dazu erhält die Schnittstelle 48 von der Eingangs/Ausgangs-Schnittstelle 50 in dem Fall eines Schreibvorganges die zu schreibenden Daten und im Fall eines Lesevorganges gibt die Spalten-Lese/Schreib-Schnittstelle 48 die gelesenen Daten der verschiedenen in Spaltenrichtung verlaufenden Leitungskombinationen 52 an die Schnittstelle 50 zur Weitergabe nach außen aus.The memory 44 includes next to the cell array 42 a row decoder 46 , a column read / write interface 48 and an input / output interface 50 , The input / output interface 50 receives read commands from outside with a corresponding read address and write commands with a corresponding write address and the data to be written. In the manner described below controls the input / output interface 50 the row decoder 46 depending on the read / write address, so that it controls the correct word line according to the received address. Pro combination 52 from bit line 30 and plate line 36 is the column read / write interface 48 capable, in the manner to be discussed below, of writing or reading with respect to that memory cell 14 perform that under that with this combination 52 coupled memory cells 14 of the field 42 through the line decoder 46 activated word line 16 is selected. The interface receives this 48 from the input / output interface 50 in the case of a write, the data to be written and, in the case of a read, the column read / write interface 48 the read data of the various column-directional line combinations 52 to the interface 50 to pass on to the outside.
Nachdem nun im Vorhergehenden Bezug nehmend auf 1 und 2 mögliche strukturelle Ausgestaltungen einer Speicherzelle und eines Speichers mit einem Array aus solchen Speicherzellen beschrieben worden ist, wird im Folgenden die Funktionsweise näher beschrieben, indem skizziert wird, wie ein Schreibvorgang und/oder Lesevorgang bezüglich der Speicherzelle 14 durchgeführt wird. Dabei wird sich herausstellen, dass der nichtflüchtige Betriebsmodus gemäß einer FRAM-Architektur realisiert sein kann, und der flüchtige Betriebsmodus DRAM-konform ausgeführt sein kann. Insofern sei darauf hingewiesen, dass eine mögliche Ausführung zur Implementierung des Ausführungsbeispiels von 2 vorsieht, dass das Speicherarray 42 in Form einer FRAM-Peripherie realisiert ist, versehen mit der zusätzlichen Fähigkeit, den flüchtigen Betriebsmodus, wie er im Folgenden beschrieben wird, auszuführen, der, wie gesagt, ein DRAM-Betriebsprotokoll verwenden kann.Referring now to above 1 and 2 In the following text, possible structural configurations of a memory cell and of a memory having an array of such memory cells will be described, by illustrating how a write operation and / or read operation with respect to the memory cell are outlined 14 is carried out. It will be appreciated that the non-volatile mode of operation may be implemented according to a FRAM architecture and the volatile mode of operation may be DRAM compliant. In this respect, it should be noted that a possible embodiment for implementing the embodiment of 2 provides that the storage array 42 is implemented in the form of an FRAM peripheral, provided with the additional capability of executing the volatile mode of operation, as described below, which, as stated, can use a DRAM operating protocol.
Zunächst wird als erster Betriebsmodus der flüchtige Betriebsmodus beschrieben. Wie gesagt, kann dieser Betriebsmodus DRAM-Protokoll-konform ausgeführt sein, aber dies ist nicht notwendigerweise der Fall. Es kann sich bei diesem Moduls um den einzigen handeln, der von außen durch entsprechende Befehle an adressierten Zellen verwendbar ist. Der nicht-flüchtige Modus kann als ein Modus ausgeführt sein, der nur „im Notfall” bzw. bei Betriebsspannungsproblemen verwendet wird, um die in dem Zellenfeld gespeicherten Daten umzuspeichern bzw. durch nicht-flüchtiges Speichern zu sichern, und bei wieder vorhandener Betriebsspannung wiederherzustellen. Alternative Ausführungsbeispiele sind allerdings ebenfalls denkbar.First, as the first operation mode, the volatile operation mode will be described. As said, this mode of operation may be DRAM protocol compliant, but this is not necessarily the case. This module may be the only one that is externally usable by appropriate commands to addressed cells. The non-volatile mode may be implemented as a mode that is used only "in an emergency" or power issues to re-save data by non-volatile memory and restore it when the operating voltage is restored. However, alternative embodiments are also conceivable.
Zunächst wird der Schreibvorgang anhand von 3 beschrieben. In einem Schritt 60 wird eine der Wortleitungen des Zellenfeldes 42 ausgewählt, wie z. B. die Wortleitung 16 aus 1 bzw. 2. Wie es Bezug nehmend auf 2 beschrieben wurde, sind mit der Wortleitung 16 beispielsweise mehrere Speicherzellen 14 verbunden, und zwar Speicherzellen, die zu unterschiedlichen Bitleitungs-/Plattenleitungskombinationen 52 gehören. Die ”Auswahl” 60 bewirkt, dass der Wortleitungstransistor 10 eingeschaltet ist, wodurch über das Paar aus Bitleitung 30 und Plattenleitung 36 eine Spannung an den Kondensator 26 anlegbar ist. Gemäß einem Ausführungsbeispiel ist bei dem nicht-flüchtigen Betriebsmodus die Plattenleitung 36 beispielsweise dauerhaft auf Masse geschaltet, und zwar für das gesamte Feld 42.First, the writing process is based on 3 described. In one step 60 becomes one of the word lines of the cell field 42 selected, such. For example, the wordline 16 out 1 respectively. 2 , As it is referring to 2 was described with the wordline 16 for example, several memory cells 14 connected, namely memory cells that are different Bitleitungs- / Plattenleitungskombinationen 52 belong. The selection" 60 causes the wordline transistor 10 is turned on, causing the pair of bit line 30 and plate line 36 a voltage to the capacitor 26 can be applied. In one embodiment, in the non-volatile mode of operation, the plate line is 36 For example, permanently switched to ground, and indeed for the entire field 42 ,
Abhängig von der zu schreibenden Information, wie z. B. dem zu schreibenden Bit, wird dann im Schritt 62 eine Bitleitungspotenzialeinstellung durchgeführt, d. h. die Bitleitung 30 wird beispielsweise auf einen hohen Pegel oder einen niedrigen Pegel geladen, um eine ”1” oder eine ”0” bzw. einen 1- oder 0-Speicherzustand in den Kondensator 12 zu schreiben. In anderen Worten ausgedrückt, wird dann im Schritt 62 bei aktivierter Wortleitung 16 und damit leitend geschaltetem Transistor 10 die zu schreibende Information in den Kondensator 12 geschrieben, um anschließend den Zustand der Speicherzelle 14 zu definieren, der dem Ladungszustand des Kondensators 12 entspricht. Die zu schreibende Information muss nicht unbedingt binärwertig bzw. ein Bit sein und dementsprechend kann der Ladezustand auch nicht-binärwertig sein. Eine mehr als zweiwertige Information kann ebenfalls im Schritt 62 in die Speicherzelle 14 geschrieben werden, indem die Spannung über dem Kondensator 12 geeignet eingestellt wird. Diese ”Schreibspannung” führt innerhalb des ferroelektrischen Materials zu einem elektrischen Feld, dessen Stärke unterhalb des koerzitiven Feldes Ec, oder genauer ausgedrückt des elektrischen Koerzitivfeldes des ferroelektrischen Materials des Kondensators 12, liegt, so dass das ferroelektrische Material wie ein lineares Dielektrikum betrieben wird. Die Schreib- bzw. Betriebsspannung liegt beispielsweise bei V = ½Ec·dFE, wobei dFE die Dicke des ferroelektrischen Materials zwischen den Elektroden 26 und 32 des Kondensators 12 sei, oder liegt beispielsweise in einem Bereich von ±20% darum.Depending on the information to be written, such. As the bit to be written, then in step 62 performed a Bitleitungspotenzialeinstellung, ie the bit line 30 is loaded, for example, to a high level or a low level to a "1" or a "0" or a 1- or 0-memory state in the capacitor 12 to write. In other words, then in step 62 with activated word line 16 and thus turned on transistor 10 the information to be written in the capacitor 12 then written to the state of the memory cell 14 to define the charge state of the capacitor 12 equivalent. The information to be written does not necessarily have to be binary or a bit, and accordingly the state of charge may also be non-binary. More than two-valued information can also be found in the step 62 in the memory cell 14 Be written by the voltage across the capacitor 12 is set appropriately. This "write voltage" results in an electric field within the ferroelectric material, the magnitude of which is below the coercive field Ec, or more precisely, the electrical coercive field of the ferroelectric material of the capacitor 12 , so that the ferroelectric material operates like a linear dielectric. The writing or operating voltage is for example at V = ½Ec · dFE, where dFE is the thickness of the ferroelectric material between the electrodes 26 and 32 of the capacitor 12 is, or is in a range of ± 20%, for example.
In dem flüchtigen Betriebsmodus, der vorliegend zunächst beschrieben wird, finden beispielsweise intermittierend, wie z. B. periodisch oder abhängig von Speicherzustandsmessungen, Auffrischvorgänge (Refresh) statt, in welchen die Speicherzustände der Speicherzellen 14 aufgefrischt werden, da der Speicherzustand ja flüchtig ist, wie z. B. durch Ladungsdiffusion. Ein Beispiel für einen Auffrischvorgang ist in 4 gezeigt. Zunächst erfolgt wieder eine Wortleitungsauswahl 64. In einem Zellenfeld 42 werden die einzelnen Speicherzellen 14 beispielsweise wortleitungsweise aufgefrischt, wobei die Reihenfolge unter den Wortleitungen sequentiell von einer zu der nächsten benachbarten Zeile oder nach einem anderen Muster oder abhängig von vorerwähnten Speicherzustandsmessungen durchgeführt werden kann. Auf den Schritt 64 hin erfolgt bei aktivierter Wortleitung 16 und damit leitend geschaltetem Transistor 10 ein zerstörendes Auslesen 66 des Speicherzustandes der Speicherzelle 14. Zur Vorbereitung des Schrittes 66 findet beispielsweise ein Vorladen der Bitleitung 30 statt, so dass zum Zeitpunkt der Wortleitungsaktivierung in Schritt 64 abhängig von dem Ladezustand des Kondensators 12 die Bitleitung 30 entladen oder weiter geladen wird. Die Alternative Beladen oder Entladen stelle die in der Speicherzelle 14 gespeicherte Information dar und wird beispielsweise über einen bistabilen Leseverstärker erfasst, der beispielsweise das sich durch die Be- oder Entladung auf der Bitleitung 30 gegebene Potenzial mit dem Potenzial einer zu der Bitleitung 30 parallel verlaufenden, optional vorhandenen Zweitbitleitung 68 vergleicht, die in 2 gestrichelt dargestellt ist, und je nachdem in einen der beiden stabilen Zustände kippt. Andere Auslesemöglichkeiten sind allerdings ebenfalls möglich. Anschließend wird der so ausgelesene Speicherzustand der Zelle 14, wie z. B. das ausgelesene Bit, in einem Schritt 70 wieder zurückgeschrieben, wozu gemäß Schritt 62 von 3 vorgegangen werden kann, wenn die Wortleitung zwischen den Schritten 66 und 70 weiterhin aktiviert blieb.In the volatile mode of operation, which will initially be described herein, find intermittent, such. B. periodically or depending on memory state measurements, refresh operations (refresh) instead, in which the memory states of the memory cells 14 be refreshed because the memory state yes is volatile, such. B. by charge diffusion. An example of a refresh process is in 4 shown. First, again a word line selection 64 , In a cell field 42 become the individual memory cells 14 word order, for example, wherein the order among the word lines may be sequentially performed from one to the next adjacent line or pattern, or depending on the aforementioned memory state measurements. On the step 64 This occurs when the word line is activated 16 and thus turned on transistor 10 a destructive readout 66 the memory state of the memory cell 14 , To prepare the step 66 finds, for example, a precharge of the bit line 30 instead, so at the time of word line activation in step 64 depending on the state of charge of the capacitor 12 the bit line 30 unloaded or loaded. The alternative loading or unloading place those in the storage cell 14 is stored information and is detected, for example via a bistable sense amplifier, for example, by the loading or unloading on the bit line 30 given potential with the potential of one to the bit line 30 parallel, optionally available Zweitbitleitung 68 compares that in 2 dashed lines, and depending on tilts in one of the two stable states. Other Auslesemöglichkeiten are however also possible. Subsequently, the memory state of the cell thus read becomes 14 , such as As the read bit, in one step 70 again written back, to which according to step 62 from 3 can be done if the word line between the steps 66 and 70 remained activated.
Ein Lesevorgang im flüchtigen Betriebsmodus ist in 5 dargestellt. Ein Lesevorgang im flüchtigen Betriebsmodus entspricht im Wesentlichen dem Auffrischvorgang im flüchtigen Betriebsmodus, wie er Bezug nehmend auf 4 beschrieben worden ist. Es erfolgt eine Wortleitungsauswahl 72 abhängig von einer Leseadresse analog zu Schritt 60, woraufhin ein zerstörendes Auslesen 74 entsprechend Schritt 66 durchgeführt wird. Der Unterschied ist, dass der ausgelesene Zustand, wie z. B. der Ladezustand ”1” oder der Nicht-Ladezustand ”0”, d. h. der Kondensator 12 ist geladen oder nicht, in Schritt 76 ausgegeben wird, wie z. B. von der Schnittstelle 48 über die Schnittstelle 50 nach außen. Wie schon im Vorhergehenden beschrieben, kann das zerstörende Auslesen 66 bzw. 74 über einen mit der Bitleitung 30 verbundenen Sense-Amplifier bzw. Leseverstärker durchgeführt werden. Anschließend, in einem Schritt 78, wird die ausgelesene Information dann auch noch zurückgeschrieben, entsprechend der Vorgehensweise in Schritt 70 beim Auffrischvorgang. Ähnlich der Bemerkung zu den 3 und 4 sei erwähnt, dass der Vorgang des Lesens bei einer aktivierten Wortleitung 16 beispielsweise für eine Mehrzahl von Speicherzellen 14 gleichzeitig durchgeführt wird, die nämlich mit der Wortleitung 16 verbunden sind, wobei die Schnittstelle 48 beispielsweise für jede Leitungskombination 52 einen entsprechenden Leseverstärker aufweist. die ausgelesenen Speicherzustände all dieser zu einer Zeile gehörenden Speicherzellen bilden ein ausgelesenes Wort, ebenso wie in dem Fall des Schreibens, die in die Speicherzellen geschriebenen Speicherzustände ein Datenwort bilden.A read operation in the volatile operating mode is in 5 shown. A read operation in the volatile mode of operation substantially corresponds to the refresh operation in the volatile mode of operation as described with reference to FIG 4 has been described. There is a word line selection 72 depending on a read address analogous to step 60 , whereupon a destructive readout 74 according to step 66 is carried out. The difference is that the read state, such. B. the state of charge "1" or the non-charge state "0", ie the capacitor 12 is loaded or not, in step 76 is issued, such. From the interface 48 over the interface 50 outward. As already described above, the destructive readout can 66 respectively. 74 via one with the bit line 30 connected sense amplifier or sense amplifier are performed. Then, in one step 78 , the read information is then also written back, according to the procedure in step 70 during the refresh process. Similar to the comment on the 3 and 4 It should be noted that the process of reading an activated word line 16 for example, for a plurality of memory cells 14 is performed simultaneously, namely with the word line 16 connected, the interface 48 for example, for each line combination 52 having a corresponding sense amplifier. the read-out memory states of all these memory cells belonging to a row form a read-out word, as well as in the case of writing, the memory states written into the memory cells form a data word.
Es kann sein, dass während einer Spannungsversorgung bzw. Leistungsversorgungssituation, also insbesondere auch während eines flüchtigen Betriebsmodus, in dem sich der Speicher 44 von 2 beispielsweise befindet, ein optionaler Hochenergiespeicherkondensator 80 aufgeladen wird und in dem aufgeladenen Zustand gehalten wird, indem dieser Kondensator 80 beispielsweise zu einer Leistungsversorgung des Speichers 44 parallel geschaltet wird, um konstant durch die Betriebsspannung aufgeladen zu werden, um nachher, wenn die Betriebsspannung einbricht, ausreichend Energie zu haben, um den Speicherzustand aller Speicherzellen 14 von einem unvorhersagbaren Versorgungsspannungseinbruch an von dem flüchtigen Speicherzustand in den nicht-flüchtigen Speicherzustand zu überführen. Dazu erfolgt ein Lesevorgang in dem flüchtigen Betriebsmodus gemäß 4, gefolgt von einem Schreibvorgang in dem nicht-flüchtigen Betriebsmodus, wie er nachfolgend beschrieben wird, gespiesen von der in dem Kondensator 80 vorgehaltenen Energie, und welchem Schreivorgang der flüchtige Zustand der Zellen nichtflüchtig wieder in dieselben zurückgeschrieben wird. It may be that during a power supply or power supply situation, ie in particular during a volatile operating mode in which the memory 44 from 2 For example, an optional high energy storage capacitor is located 80 is charged and held in the charged state by this capacitor 80 for example, to a power supply of the memory 44 is switched in parallel to be constantly charged by the operating voltage to subsequently, when the operating voltage breaks down, have sufficient energy to the memory state of all the memory cells 14 from an unpredictable supply voltage dip to transition from the volatile memory state to the non-volatile memory state. For this purpose, a read operation in the volatile operating mode according to 4 followed by a write operation in the non-volatile mode of operation, as described below, fed by the capacitor in the capacitor 80 stored energy, and which Schreivorgang the volatile state of the cells is non-volatile rewritten back into it.
Den flüchtigen Betriebsmodus quasi noch einmal zusammenfassend zeigt 6, mit welchen Potenzialen Plattenleitung 36 und Bitleitung 30 während eines Schreibvorganges abhängig von der zu schreibenden Information in dem flüchtigen Betriebsmodus beaufschlagt werden. In dem hier exemplarischen Fall bleibt die Plattenleitung 36 kontinuierlich auf Masse, und die Bitleitung 30 wird auf 0 Volt oder 1/2Ec·dFE eingestellt, je nach dem zu schreibenden Bit bzw. der zu schreibenden Information. Das sich ergebende elektrische Feld in dem ferroelektrischen Material des Kondensators 12 ist niedrig, so dass sich das ferroelektrische Material wie ein lineares Dielektrikum verhält.The volatile operating mode quasi summarizes again shows 6 , with what potential plate line 36 and bit line 30 during a write operation depending on the information to be written in the volatile mode of operation are applied. In the exemplary case here, the plate line remains 36 continuously on ground, and the bit line 30 is set to 0 volts or 1 / 2Ec · d FE , depending on the bit to be written or the information to be written. The resulting electric field in the ferroelectric material of the capacitor 12 is low, so that the ferroelectric material behaves like a linear dielectric.
Nachfolgend wird nun der zweite Betriebsmodus beschrieben, nämlich der nicht-flüchtige Betriebsmodus, der beispielsweise ähnlich einem FRAM-Betrieb ausgestaltet sein kann.The second mode of operation will now be described, namely the non-volatile mode of operation, which may be configured, for example, similar to a FRAM mode.
Der Schreibvorgang im nicht-flüchtigen Betriebsmodus ist in 7 dargestellt. Es erfolgt eine Wortleitungsauswahl 82 entsprechend Schritt 60 in 3. Bei aktivierter Wortleitung 16 bzw. dementsprechend leitend gemachtem Transistor 10 wird dann in Schritt 84 eine Spannung zwischen Bitleitung 30 und Plattenleitung 36 so angelegt und eingestellt, dass sich in dem Kondensator 12 bzw. dem ferroelektrischen Material in demselben eine Polarisationszustand einstellt, der der zu schreibenden Information entspricht. Bevorzugterweise wechselt die Spannungseinstellung in Schritt 84 abhängig von der zu schreibenden Information zwischen entgegengesetzten Polarisationsrichtungen. Beispielweise wird abhängig von der zu schreibenden Information bzw. dem zu schreibenden Bit der Polarisationszustand des Kondensators 12 eingestellt, indem die Bitleitung 30 auf Masse gelegt, während die Plattenleitung auf Schreibspannung gelegt wird oder, in dem entgegengesetzten Fall, die Plattenleitung auf Masse gelegt wird, während die Bitleitung auf die Schreibspannung gelegt wird. Die Schreibspannung liegt allerdings höher als die Schreibspannung in Schritt 62, nämlich so hoch, dass das über das ferroelektrische Material in dem Kondensator 12 anliegende elektrische Feld die elektrische Koerzitivfeldstärke des ferroelektrischen Materials übersteigt. Beispielsweise wird die Schreibspannung V auf 3·Ec·dFE eingestellt, wobei abermals dFE die Dicke des ferroelektrischen Materials zwischen den Elektroden 26 und 32 des Kondensators 12 sei. In dem nicht-flüchtigen Zustand muss einmal geschriebener Speicherzustand nicht mehr aufgefrischt werden. Auffrischvorgänge sind in dem nicht-flüchtigen Betriebsmodus somit nicht notwendig. Vielmehr bleibt der Speicherzustand auch in dem Fall bestehen, dass die Spannungsversorgung einbricht. Wie in dem Fall des Schreibens im flüchtigen Betriebsmodus kann der Schreibvorgang von 7 für mehrere Speicherzellen gleichzeitig durchgeführt werden, nämlich Speicherzellen, die an der aktivierten Wortleitung 16 angeschlossen sind, indem die Schnittstelle 48 beispielsweise die Spannung zwischen jeder Leitungskombination 52 einstellt, an die eine der Speicherzellen 14 angeschlossen ist, deren Transistor 10 über die aktivierte Wortleitung 16 leitend geschaltet ist.The write operation in the non-volatile operating mode is in 7 shown. There is a word line selection 82 according to step 60 in 3 , With activated word line 16 or accordingly made transistor transistor 10 will then step in 84 a voltage between bit line 30 and plate line 36 designed and adjusted so that in the condenser 12 or the ferroelectric material in the same sets a polarization state corresponding to the information to be written. Preferably, the voltage setting changes in step 84 depending on the information to be written between opposite polarization directions. For example, depending on the information to be written or the bit to be written, the polarization state of the capacitor 12 set by the bit line 30 grounded while the plate line is being put on write voltage or, in the opposite case, the plate line is grounded while the bit line is being put on the write voltage. However, the writing voltage is higher than the writing voltage in step 62 , so high that that over the ferroelectric material in the capacitor 12 applied electric field exceeds the electrical coercive force of the ferroelectric material. For example, the write voltage V is set to 3 * E c * d FE , where again d FE is the thickness of the ferroelectric material between the electrodes 26 and 32 of the capacitor 12 be. In the non-volatile state, once written memory state must not be refreshed. Refresh operations are thus not necessary in the non-volatile mode of operation. Rather, the memory state remains in the case that the power supply breaks down. As in the case of writing in the volatile operating mode, the writing operation of 7 for a plurality of memory cells, namely memory cells connected to the activated word line 16 are connected by the interface 48 For example, the voltage between each line combination 52 adjusts to the one of the memory cells 14 is connected, whose transistor 10 via the activated word line 16 is switched on.
8 zeigt einen Lesevorgang im nicht-flüchtigen Betriebsmodus, d. h. das Auslesen eines nicht-flüchtig gespeicherten Zustandes. Wie schon bei 7 beschrieben, besteht der nicht-flüchtig gespeicherte Speicherzustand in dem Polarisationszustand des ferroelektrischen Materials des Kondensators 12. Um diesen auszulesen, erfolgt zunächst wieder eine Wortleitungsauswahl 86 entsprechend Schritt 72 von 5. Bei aktivierter Wortleitung 16 bzw. entsprechend leitend geschaltetem Transistor 10 erfolgt dann das Schreiben eines bekannten Polarisationszustandes in einem Schritt 88. Beispielsweise wird die Plattenleitung 36 auf vorerwähnte Betriebsspannung gelegt, während die Bitleitung 30 auf Masse gelegt wird. Der Speicherzustand bzw. Polarisationszustand wird dadurch zerstört. Allerdings lässt sich in einem Schritt 90 erfassen, welcher Umpolarisierungsstrom zu oder von dem Kondensator 12 zu/abfließt. Denkbar ist beispielsweise, dass in dem Schritt 88 die Plattenleitung 36 auf das Schreibpotenzial gelegt wird, und an der Bitleitung durch einen Leseverstärker der Strom zur Umpolarisierung erfasst wird, der 0 ist, wenn der Speicherzustand anders als der in Schritt 88 geschriebene Zustand war, d. h. die Speicherzelle entgegengesetzt polarisiert war, und ungleich 0 ist, wenn eine Umpolarisierung tatsächlich stattfand. Prinzipiell könnte die gleiche Leseverstärkerschaltung verwendet werden, wie auch beim flüchtigen Betriebsmodus zum Lesen verwendet wird. Einfach ausgedrückt, wird beispielsweise in Schritt 88 der Polarisationszustand ”1” in die Speicherzelle geschrieben, und in Schritt 90 wird erfasst, ob der Umpolarisierungsstrom größer oder kleiner einer bestimmten Schwelle ist. Falls die Zelle 14 bereits in dem Zustand ”1” war, wird ein niedrigerer Strom erfasst, und falls die Zelle 14 erst von ”0” auf ”1” springt, wird ein höherer Strom als der Schwellwert erfasst. In Schritt 92 wird die so ausgelesene Information, die dem erfassten Polarisationszustand entspricht, wieder in die Zelle zurückgeschrieben und die ausgelesene Information ausgegeben (Schritt 94). 8th shows a read operation in the non-volatile operating mode, ie the reading of a non-volatile stored state. Like at 7 described, the non-volatile storage state is in the polarization state of the ferroelectric material of the capacitor 12 , In order to read this out, a word line selection initially takes place again 86 according to step 72 from 5 , With activated word line 16 or correspondingly switched transistor 10 then the writing of a known state of polarization takes place in one step 88 , For example, the plate line 36 placed on the aforementioned operating voltage, while the bit line 30 is grounded. The memory state or polarization state is thereby destroyed. However, it can be done in one step 90 detect which Umpolarisierungsstrom to or from the capacitor 12 flows to /. It is conceivable, for example, that in the step 88 the plate line 36 is set to the write potential, and on the bit line is detected by a sense amplifier, the current for Umpolarisierung, which is 0, if the memory state other than that in step 88 was written state, ie, the memory cell was oppositely polarized, and not equal to 0, when a Umpolarisierung actually took place. In principle, the same sense amplifier circuit could be used, as well used in the volatile operating mode for reading. Simply put, for example, in step 88 the polarization state "1" written in the memory cell, and in step 90 it is detected whether the Umpolarisierungsstrom is greater or less than a certain threshold. If the cell 14 already in the state "1", a lower current is detected, and if the cell 14 only jumps from "0" to "1", a higher current than the threshold is detected. In step 92 the information thus read, which corresponds to the detected polarization state, is written back into the cell and the information read out is output (step 94 ).
Es kann sein, dass der Speicher 44 entgegen der bisherigen Beschreibung nicht dazu in der Lage ist, von außen über die Schnittstelle 50 induzierte Schreib/Lesevorgänge gemäß den 7 und 8 durchzuführen. Alternativ oder zusätzlich kann es sein, dass der Speicher 44 von 2 den nicht-flüchtigen Betriebsmodus lediglich zur ”Datenrettung” durchführt, ausgelöst durch Ereignisse, wie z. B. das Erfassen des Einbrechens einer Leistungsversorgung des Speichers 44 usw. 9 zeigt beispielsweise einen Sicherungsvorgang, der beispielsweise durch ein solches Erfassen des Zusammenbrechens einer Spannungsversorgung des Speichers 44 ausgelöst sein kann, oder periodisch oder intermittierend automatisch ausgeführt wird, oder in dem Fall des Erfassens eines von außen erhaltenen Ausschaltsignals, das ein geplantes Leistungsversorgungsende ankündigt. Lediglich in dem ersten Fall, der einem unvorhersagbaren Leistungsversorgungsende entspricht, entstammt die Energie zur Durchführung des Sicherungsvorganges an den Speicherzellen 14 dem Kondensator 80. Anderenfalls kann die Energie hierzu noch der normalen Spannungsversorgung des Speichers 44 entnommen werden.It may be that memory 44 contrary to the previous description is not able to do so from the outside via the interface 50 induced read / write operations according to 7 and 8th perform. Alternatively or additionally, it may be that the memory 44 from 2 performs the non-volatile mode of operation for "data recovery" only, triggered by events such. B. detecting the break-in of a power supply of the memory 44 etc. 9 shows, for example, a backup operation, for example, by such detecting the collapse of a power supply of the memory 44 or automatically or periodically or intermittently automatically executed, or in the case of detecting an externally-received turn-off signal announcing a planned power-supply termination. Only in the first case, which corresponds to an unpredictable power supply end, does the power to perform the backup operation on the memory cells originate 14 the capacitor 80 , Otherwise, the energy for this still the normal power supply of the memory 44 be removed.
Der Sicherungsvorgang von 9 besteht aus einer Hintereinanderschaltung eines Lesevorganges an den flüchtigen Speicherzustand 96 gefolgt von einem Schreibvorgang 98 in dem nicht-flüchtigen Betriebsmodus pro Speicherzelle 14. Beispielsweise werden zur Sicherung der Speicherzustände aller Speicherzellen 14 von dem Zeilendecoder 46 seriell alle Wortleitungen 16 aktiviert, um die Schritte 96 und 98 pro aktivierter Wortleitung parallel und unter den Wortleitungen seriell durchzuführen. Der Lesevorgang 96 entspricht den Schritten 72 und 74. Der ausgelesene flüchtige Zustand wird allerdings nicht wieder flüchtig zurück geschrieben, sondern in dem Schritt 98 erfolgt der Schreibvorgang gemäß Schritt 84, so dass der in Schritt 96 ausgelesene flüchtige Zustand nicht-flüchtig wieder zurück geschrieben wird, und auch die Ausgabe 76 der ausgelesenen Information nach außen ist lediglich optional. 10 zeigt einen zu dem Sicherungsvorgang passenden Wiederherstellungsvorgang. Er wird beispielsweise ausgelöst durch ein Auslöseereignis, das beispielsweise in einem Einschalten des Speichers 44 bzw. einem Einsetzen der Versorgungsspannung des Speichers 44 bestehen kann. Der Wiederherstellungsvorgang besteht ebenfalls aus einer Serie zweier Schritte, nämlich eines Lesevorganges 100 an dem nicht-flüchtigen Zustand einer Speicherzelle gefolgt von einem Schreibvorgang in dem flüchtigen Betriebsmodus an dieser Speicherzelle, wobei wie im Vorhergehenden bezüglich 9 beschrieben, die Schritte 100 und 102 beispielsweise jeweils parallel an mit einer gerade aktivierten Wortleitung verbundenen Speicherzellen durchgeführt werden, und zur Wiederherstellung der Speicherzustände aller Speicherzellen 14 des Speichers 44 beispielsweise seriell alle Wortleitungen 16 aktiviert werden, um an den entsprechenden Speicherzellen 14 den Wiederherstellungsvorgang durchzuführen. Der Lesevorgang 100 wird gemäß den Schritten 86 bis 90 durchgeführt, woraufhin der so erfasste Speicherzustand, der dem Polarisationszustand entspricht, in Schritt 102 gemäß Schritt 62 zurück geschrieben wird.The backup process of 9 consists of a series connection of a read operation to the volatile memory state 96 followed by a write 98 in the non-volatile mode of operation per memory cell 14 , For example, to secure the memory states of all memory cells 14 from the row decoder 46 serially all word lines 16 activated to the steps 96 and 98 per activated word line in parallel and under the word lines in series. The reading process 96 corresponds to the steps 72 and 74 , However, the read volatile state is not written back volatile, but in the step 98 the writing is done according to step 84 so that in step 96 read volatile state is written non-volatile back, and also the output 76 The read out information is only optional. 10 shows a recovery process appropriate to the backup operation. It is triggered, for example, by a triggering event, which, for example, involves turning on the memory 44 or an insertion of the supply voltage of the memory 44 can exist. The recovery process also consists of a series of two steps, a read operation 100 to the non-volatile state of a memory cell followed by a write operation in the volatile mode of operation at that memory cell, with reference to above 9 described the steps 100 and 102 For example, in each case parallel to connected to a currently activated word line memory cells are performed, and to restore the memory states of all memory cells 14 of the memory 44 for example, all word lines in series 16 be activated to connect to the appropriate memory cells 14 to perform the recovery process. The reading process 100 will according to the steps 86 to 90 whereupon the memory state thus detected, which corresponds to the polarization state, is performed in step 102 according to step 62 is written back.
Erfolgt zwischen Schritt 96 und 98 keine Deaktivierung der Wortleitung, so kann der Schritt 82 vor Schritt 84 innerhalb des Schreibvorganges 98 fehlen, und auf die gleiche Art und Weise ist der Schritt 60 vor dem Schritt 62 bei dem Schreibvorgang 102 entbehrlich, wenn zwischenzeitlich die Wortleitung nicht deaktiviert wird.Done between step 96 and 98 no deactivation of the word line, so can the step 82 before step 84 within the writing process 98 missing, and in the same way is the step 60 before the step 62 in the writing process 102 dispensable, if in the meantime the word line is not deactivated.
Nach einem Wiederherstellungsvorgang gemäß 10 kann der Speicher 44 dann in einem flüchtigen Betriebsmodus verbleiben.After a recovery process according to 10 can the memory 44 then remain in a volatile mode of operation.
Die bisherigen Ausführungsbeispiele für Speicherzellen sind einfach herstellbar. Zu ihrer Herstellung kann beispielsweise auf in Massenproduktion herstellbare HfO2/ZrO2-basierte 3D-Graben- oder -Stapel-DRAM- oder eingebettete -DRAM-Zellen zugegriffen werden. Obige Ausführungsbeispiele besitzen die zusätzlichen Vorteile des Hinzufügens der Nicht-Flüchtigkeit.The previous embodiments of memory cells are easy to produce. For example, their manufacture can be accessed by mass-producible HfO 2 / ZrO 2 -based 3D trench or stack DRAM or embedded DRAM cells. The above embodiments have the additional advantages of adding non-volatility.
Obige Ausführungsbeispiel könnten somit sinnvoll überall dort eingesetzt werden, wo lediglich wenig oder eine unstabile Energieversorgung vorliegt bzw. verfügbar ist, die gespeicherten Daten allerdings zuverlässig gespeichert sein sollen. Zu solchen Anwendungen gehören beispielsweise die Medizintechnik, wo medizinische Daten wie z. B. ein zuverlässiges Datenprotokoll in sensitiven mobilen Anwendungen gespeichert werden sollen, Smart-Grid-Anwendungen, bei denen ein sicheres Protokollieren von Verbrauchsdaten stattfinden soll, Industriesteuerungsanwendungen, bei denen Parameterprotokolle für die Prozesssteuerung sicher gespeichert werden sollen, oder Computeranwendungen, bei denen Transaktionsprotokolle, beispielsweise zur redundanten Speicherung in RAID-Technologie sicher gespeichert werden sollen.The above embodiment could thus be used meaningfully wherever there is little or an unstable power supply or is available, but the stored data should be stored reliably. Such applications include, for example, medical technology, where medical data such. For example, a reliable data protocol should be stored in sensitive mobile applications, smart grid applications where secure logging of consumption data is to take place, industrial control applications where process control parameter logs are to be securely stored, or computer applications involving transaction logs, for example to be securely stored for redundant storage in RAID technology.
11 zeigt die Vollständigkeit halber noch ähnlich der 6 Potenziale, zwischen denen Bitleitung und Plattenleitung während des Schreibens hin- und hergeschaltet bzw. angesteuert werden, hier für den nicht-flüchtigen Betriebsmodus. Es sei darauf hingewiesen, dass, ähnlich wie bei der Schilderung des flüchtigen Betriebsmodus, auch hier die Betriebsspannung nicht unbedingt genau 3·Ec·dFE entsprechen muss, sondern hiervon um ±20% abweichen kann. Da abhängig von dem zu schreibenden Speicherzustand für eine Speicherzelle 14 entweder die Bitleitung 30 oder die Plattenleitung 36 auf die hohe Spannung bzw. die Betriebsspannung gelegt werden muss, während die jeweils andere der beiden auf Masse gelegt wird, besitzt bei dem Zellenarray 42 des Speichers 44 jede Spalte von Zellen 14 ihre eigene Plattenleitung 36, die getrennt von den anderen Plattenleitungen 36 ansteuerbar ist. 11 shows the sake of completeness still similar to the 6 Potentials between which the bit line and the plate line are switched back and forth during writing, here for the non-volatile operating mode. It should be noted that, similar to the description of the volatile operating mode, the operating voltage here does not necessarily have to correspond exactly to 3 · E c · d FE , but may deviate from this by ± 20%. As dependent on the memory state to be written for a memory cell 14 either the bit line 30 or the plate line 36 must be placed on the high voltage or the operating voltage, while the other of the two is grounded, has in the cell array 42 of the memory 44 every column of cells 14 her own record line 36 separated from the other plate lines 36 is controllable.
Bei den vorhergehend beschriebenen Ausführungsbeispielen wurde in dem nichtflüchtigen Betriebsmodus eine gegenüber dem flüchtigen Betriebsmodus erhöhte Spannung über das Informationsspeicherelement zum Schreiben verwendet, nämlich zwar derart, dass in dem nicht-flüchtigen Betriebsmodus eine elektrische Koerzitivfeldstärke des ferroelektrischen Materials überschritten und in dem flüchtigen Betriebsmodus die elektrische Koerzitivfeldstärke des ferroelektrischen Materials unterschritten bzw. nicht überschritten wird. Letztgenanntes Kriterium der Nicht-Überschreitung kann auch gelockert werden. Die Spannung über das Informationsspeicherelement könnte alternativ in den Modi auch so variiert werden, dass sie in dem nicht-flüchtigen Betriebsmodus zu einer gesättigten Polarisationshysterese und in dem flüchtigen Betriebsmodus nur zu einer ungesättigten Polarisationshysterese führt oder zu keiner. Beispielsweise wird die Schreibspannung in dem flüchtigen Modus so eingestellt, dass sich in dem ferroelelektrischen Material eine Feldstärke kleiner oder gleich 1,5·Ec (Ec = Koerzitivfeldstärke) einstellt, und in dem nicht-flüchtigen Modus so eingestellt, dass sich in dem ferroelelektrischen Material eine Feldstärke größer oder gleich 1,5·Ec (Ec = Koerzitivfeldstärke) einstellt, oder die Schreibspannung wird in dem flüchtigen Modus so eingestellt, dass sich in dem ferroelelektrischen Material eine Feldstärke kleiner oder gleich 1·Ec (Ec = Koerzitivfeldstärke) einstellt, und in dem nicht-flüchtigen Modus so eingestellt, dass sich in dem ferroelelektrischen Material eine Feldstärke größer oder gleich 1,5·Ec (Ec = Koerzitivfeldstärke) einstellt.In the above-described embodiments, in the non-volatile operation mode, a voltage higher than the volatile operation mode was used for writing through the information storage element, such that in the non-volatile operation mode, a coercive electric field of the ferroelectric material exceeded and in the volatile operation mode, the coercive electric field of the ferroelectric material falls below or is not exceeded. The latter criterion of non-exceeding can also be relaxed. The voltage across the information storage element could alternatively be varied in the modes so as to result in a saturated polarization hysteresis in the non-volatile mode of operation and only in unsaturated polarization hysteresis in the volatile mode of operation. For example, in the volatile mode, the writing voltage is set so as to set a field strength in the ferroelectric material equal to or smaller than 1.5 · E c (E c = coercive force), and set in the non-volatile mode to be high in the ferroelectric material sets a field strength equal to or greater than 1.5 · E c (E c = coercive force), or the writing voltage is set in the volatile mode so that a field strength of 1 × E c (E c = Coercive force), and in the non-volatile mode, set so as to set a field strength in the ferroelectric material equal to or greater than 1.5 · E c (E c = coercive force).
Die bisher beschriebenen Ausführungsbeispiele bezogen sich auf 1T/1C-Speicherzellenstrukturen. Die nachfolgenden Ausführungsbeispiele zeigen allerdings, dass es ebenfalls möglich ist, eine Speicherzelle in einer 1T-Speicherzellenstruktur zu bilden. Das Ergebnis ist eine 1T-Speicherzelle mit einem teilweisen flüchtigen Betriebsmodus und einem strikt nicht-flüchtigen Betriebsmodus. Der Transistor dieser Speicherzelle verwendet das ferroelektrische Material in einem Bereich zwischen dem Feldeffektkanal des Transistors und der Gate-Elektrode. Ähnlich wie bei den Ausführungsbeispielen, die im Vorhergehenden beschrieben wurden, ist es möglich, die Gestaltung der 1T-Speicherzelle analog zu einer 1T-DRAM-Zelle auszuführen.The embodiments described so far related to 1T / 1C memory cell structures. However, the following embodiments show that it is also possible to form a memory cell in a 1T memory cell structure. The result is a 1T memory cell with a partial volatile mode of operation and a strictly non-volatile mode of operation. The transistor of this memory cell uses the ferroelectric material in a region between the field effect channel of the transistor and the gate electrode. Similar to the embodiments described above, it is possible to carry out the design of the 1T memory cell analogously to a 1T DRAM cell.
Die Überlegungen, die zu den nachfolgenden Ausführungsbeispielen führen, sind die Folgenden. Die Möglichkeit des Hinzufügens von nicht-flüchtigen Komponenten zu herkömmlichen flüchtigen Speichern, wie z. B. SRAM oder DRAM, um Datenverlust zu geplanten oder sogar ungeplanten notfallmäßigen Speicherverlusten zu vermeiden, ist schon in der Beschreibungseinleitung der vorliegenden Anmeldung diskutiert worden. Hierbei wird einer flüchtigen Speicherzelle ein zusätzliches NVM-Element, wie z. B. ein NV-DRAM, hinzugefügt. Ein NV-DRAM diesen Typs ist beispielsweise eine Kombination aus einem herkömmlichen DRAM und einer Flash-Zelle. Wie in der Beschreibungseinleitung diskutiert wurde, erhöht dies allerdings die Systemkomplexität und verhindert eine Skalierung.The considerations that lead to the following embodiments are as follows. The possibility of adding nonvolatile components to conventional volatile memories, such as As SRAM or DRAM, to avoid data loss to planned or even unplanned emergency memory losses, has already been discussed in the introduction to the description of the present application. Here, a volatile memory cell is an additional NVM element such. As a NV-DRAM added. An NV DRAM of this type is, for example, a combination of a conventional DRAM and a flash cell. However, as discussed in the introduction, this increases system complexity and prevents scaling.
Unter anderen Anwärtern wurde auch der ferroelektrische Feldeffekttransistor, FeFET, als ein möglicher Ersatz für einen konventionellen 1T/1C-DRAM gehandelt: ihm wurde zugeschrieben, die Vorteile einer kleineren Zellgröße zu bieten, da eine FeFET-Zelle lediglich einen Transistor aufweist, sowie Nicht-Flüchtigkeit. Trotz aller Vorteile, ist allerdings auch die Haltbarkeit eines solchen FeFET auf etwa 105 Zyklen begrenzt und dies ist für einen wahren Anwärter auf einen DRAM-Nachfolger bei weitem zu wenig. Verzichtet man auf die Nicht-Flüchtigkeit, kann die Haltbarkeit eines FeFET bis etwa 1012 erhöht werden, was selbst für DRAM-Ansprüche ausreichend ist. Der Verzicht geht natürlich auch mit dem Nachteil des Verlustes der vollständigen Nicht-Flüchtigkeit einher.Among other candidates, the ferroelectric field effect transistor, FeFET, has also been traded as a potential replacement for a conventional 1T / 1C DRAM: it has been ascribed to offer the advantages of smaller cell size, since a FeFET cell has only one transistor, and Volatility. Despite all the advantages, however, the durability of such a FeFET is limited to about 10 5 cycles and this is by far not enough for a true contender for a DRAM successor. Eliminating the non-volatility, the durability of a FeFET can be increased to about 10 12 , which is sufficient even for DRAM claims. The waiver is of course also associated with the disadvantage of the loss of complete non-volatility.
Nun stellt es sich als vorteilhaft heraus, dass es möglich ist, FeFET-Zellen auch mit HfO2 oder ZrO2 als Gateoxid oder zumindest Teil des Gateoxids herzustellen. Dies und die Tatsache, dass in solchen HfO2/ZrO2-basierten Systemen Ferroelektrizität provoziert werden kann, lässt es möglich erscheinen, obige Ausführungsbeispiele auch auf eine 1T-Speicherzelle zu übertragen. Dabei könnte ein CMOS-kompatibler FeFET erhalten werden, der nicht nur die CMOS-kompatibilität, sondern auch eine hohe Skalierbarkeit aufweist.Now it turns out to be advantageous that it is possible to produce FeFET cells with HfO 2 or ZrO 2 as the gate oxide or at least part of the gate oxide. This and the fact that ferroelectricity can be provoked in such HfO 2 / ZrO 2 based systems makes it possible to transfer the above embodiments also to a 1T memory cell. A CMOS-compatible FeFET could be obtained which not only has CMOS compatibility but also high scalability.
Gemäß den nachfolgenden Ausführungsbeispielen werden eben jene Überlegungen weiterverfolgt: durch Vorsehen zweier unterschiedlicher Betriebsschemata bzw. Betriebsmodi in der gleichen Speicherzelle ist es möglich, Haltbarkeit und Nicht-Flüchtigkeit zur gleichen Zeit zu verbessern. Wie bei den vorhergehend beschriebenen Ausführungsbeispielen ist es möglich, den Modus für vollständige Nicht-Flüchtigkeit bei verringerter Haltbarkeit, d. h. den nicht-flüchtigen Betriebsmodus, nur in Situationen einzusetzen, wenn die Verwendung dieses Modus unumgänglich ist bzw. ein Fortfahren im flüchtigen Betriebsmodus zu Datenverlust führen würde, und möglicherweise auch nur zur Überbrückung der stromlosen bzw. ausgeschalteten Phase.According to the following exemplary embodiments, precisely those considerations are pursued: by providing two different operating schemes or operating modes in the same memory cell, it is possible to extend durability and non-storage To improve volatility at the same time. As in the previously described embodiments, it is possible to use the full non-volatility mode with reduced durability, ie, the non-volatile mode of operation, only in situations where use of this mode is inevitable, or persistence in volatile mode results in data loss would, and possibly only to bridge the dead or switched off phase.
12 zeigt zunächst, wieder ähnlich zur 1, eine schematische Seitenansicht einer möglichen Implementierung einer Speicherzelle gemäß einem Ausführungsbeispiel, bei der jene Speicherzelle als 1T-Speicherzelle implementiert ist. Die Speicherzelle von 12 ist allgemein mit dem Bezugszeichen 114 versehen und umfasst als Informationsspeicherelement einen Transistor 116, nämlich einen Feldeffekttransistor, der, wie es in 12 dargestellt ist, in einem Halbleitersubstrat 118 gebildet sein kann, in dem dort an einer Prozessierungsoberseite 120 Drain-Gebiet 122 und Source-Gebiet 124 zusammen mit einem dazwischen befindlichen Kanal-Gebiet 126 an die Oberseite 120 in dem Substrat 118 gebildet sind. Dem Kanal-Gebiet 126 gegenüberliegend und von diesem über eine Isolationsschicht bzw. ein Gateoxid 128 getrennt befindet sich die Gate-Elektrode 130 des Transistors 116. Die Gate-Elektrode 130 ist über eine Durchkontaktierung 132 mit einer Leitung 134 verbunden. Die Leitung 134 könnte, wenn die Zelle in ein zweidimensoinales Zellenfeld integriert ist, eine Wortleitung sein, d. h. zeilenweise verlaufen, aber es sei darauf hingewiesen, dass diese Verschaltung nur optional ist. Ferner wäre auch eine Konfiguration denkbar, wie sie in 1 angedeutet wurde, wonach die Leitung 134 auch gleichzeitig die Gate-Elektrode 130 bildet. Zwischen Gate-Elektrode 130 und Kanal-Bereich 126 befindet sich ferner das ferroelektrische Material, das in 12 lediglich zur Unterscheidung seines Einsatzes in einer anderen Speicherzelle mit 34' versehen ist, obwohl aber alle im Vorhergehenden erörterten Möglichkeiten zur Realisierung des ferroelektrischen Materials, die bezüglich der 1 bis 11 diskutiert worden sind, auch für das ferroelektrische Material 34' in dem vorliegenden Ausführungsbeispiel zutreffen. Obwohl das ferroelektrische Material 34' hier als von dem FET-Kanal 126 ebenfalls über die Isolationsschicht 128 getrennt dargestellt ist, wird darauf hingewiesen, dass es möglich wäre, dass das ferroelektrische Material 34' auch direkt an den Kanal 126 angrenzt. 12 shows first, again similar to 1 FIG. 12 is a schematic side view of one possible implementation of a memory cell according to an embodiment in which that memory cell is implemented as a 1T memory cell. The memory cell of 12 is generally indicated by the reference numeral 114 provided as an information storage element comprises a transistor 116 Namely, a field effect transistor, as in 12 is shown in a semiconductor substrate 118 can be formed in which there at a processing top 120 Drain region 122 and source area 124 together with a channel area in between 126 to the top 120 in the substrate 118 are formed. The Channel Area 126 opposite and from this via an insulating layer or a gate oxide 128 separated is the gate electrode 130 of the transistor 116 , The gate electrode 130 is via a via 132 with a line 134 connected. The administration 134 For example, if the cell is integrated into a two-dimensional cell array, it could be a wordline, ie line by line, but it should be understood that this circuitry is optional. Furthermore, a configuration would be conceivable, as in 1 was hinted at, according to which the line 134 also the gate electrode at the same time 130 forms. Between gate electrode 130 and channel area 126 Furthermore, there is the ferroelectric material, which in 12 merely to distinguish its use in another memory cell with 34 ' although all the above-discussed possibilities for realizing the ferroelectric material, relating to the 1 to 11 have been discussed, also for the ferroelectric material 34 ' apply in the present embodiment. Although the ferroelectric material 34 ' here as from the FET channel 126 also over the insulation layer 128 is shown separately, that it would be possible that the ferroelectric material 34 ' also directly to the canal 126 borders.
Lediglich der Vollständigkeit halber, aber ohne einschränkend zu sein, zeigt 12 die Möglichkeit, dass über Durchkontaktierungen 136 und 138 Drain- und Source-Gebiet 122 bzw. 124 mit Leitungen 140 und 142 verbunden sind. Letztere können, wenn die Zelle in ein zweidimensoinales Zellenfeld integriert ist, eine Bitleitungen sein, d. h. Spaltenweise verlaufen, aber es sei auch hier darauf hingewiesen, dass diese Verschaltung nur optional ist.Only for completeness, but without being limiting, shows 12 the possibility of that via vias 136 and 138 Drain and source area 122 respectively. 124 with wires 140 and 142 are connected. The latter, if the cell is integrated into a two-dimensional cell array, can be bit lines, ie, run in columns, but it should also be noted that this connection is only optional.
12 zeigt somit, dass die Leitungen 140, 142 und 134 in unterschiedlichen Verdrahtungsebenen oberhalb des Substrates 18 gebildet sein könnten, aber auf die verschiedenen Alternativen hierzu wurde erstens schon Bezug nehmend auf 1 hingewiesen und zweitens auch hinsichtlich der Leitung 134 beispielsweise insofern, als Selbige beispielsweise in Form eines Metalls oder als polykristalliner Halbleiter zwischen den Verdrahtungsebenen und dem Substrat 118 angeordnet sein könnte. 12 thus shows that the lines 140 . 142 and 134 in different wiring levels above the substrate 18 could be formed, but on the various alternatives to this, first, already referring to 1 pointed and secondly also with regard to the line 134 for example, insofar as the same, for example in the form of a metal or as a polycrystalline semiconductor between the wiring levels and the substrate 118 could be arranged.
13 zeigt ähnlich der 2 in Bezug auf 1, wie Speicherzellen 114 des Typs von 12 zu einem Zellenarray 42 eines Speichers 44 in Spalten und Zeilen angeordnet miteinander verschaltet sein könnten, nämlich indem Wortleitungen 134 beispielsweise in Zeilenrichtung verlaufen und somit Speicherzellen 114 in einer Zeile des Arrays 42 an dem Gate des Transistors 116 ansteuerbar machen, wobei die Bitleitungen 140 und 142 spaltenweise verlaufen und somit ein Paar von Bitleitungen 140 und 142 mehrere Speicherzellen 114 miteinander verbindet, die in einer Spalte des Arrays 42 angeordnet sind. Die restlichen Elemente aus 13 entsprechen denjenigen von 2 und werden deshalb nicht noch einmal erörtert. Das bedeutet bezogen auf den Zeilendecoder 46, dass Selbiger dafür zuständig ist, die richtige Wortleitung 134 auszuwählen, und die Spalten-Lese/Schreib-Schnittstelle 48 dafür zuständig ist, die Lese/Schreib-Operationen hinsichtlich derjenigen Speicherzellen 114 durchzuführen, die bezogen auf jede Spalte des Arrays 42 eindeutig und alleinig durch die aktivierte Wortleitung 134 ausgewählt sind. Nähere Details bei der Funktionsweise des Speichers 44 im flüchtigen Betriebsmodus und im nicht-flüchtigen Betriebsmodus werden nun nachfolgend beschrieben. 13 shows similar to the 2 in relation to 1 like memory cells 114 of the type of 12 to a cell array 42 a memory 44 arranged in columns and rows could be interconnected, namely by wordlines 134 for example, in the row direction and thus memory cells 114 in one line of the array 42 at the gate of the transistor 116 make controllable, with the bit lines 140 and 142 run in columns and thus a pair of bit lines 140 and 142 several memory cells 114 connecting with each other in a column of the array 42 are arranged. The remaining elements off 13 correspond to those of 2 and therefore will not be discussed again. That means based on the row decoder 46 that self is responsible, the correct word line 134 and the column read / write interface 48 responsible for the read / write operations with respect to those memory cells 114 perform, based on each column of the array 42 clearly and solely through the activated word line 134 are selected. Further details on how the memory works 44 in the volatile operating mode and in the non-volatile operating mode will now be described below.
Im Nachfolgenden wird insbesondere beschrieben, wie ein Betrieb des Speichers von 13 bzw. der Speicherzelle von 12 im nicht-flüchtigen Betriebsmodus und in dem flüchtigen Betriebsmodus aussehen kann. Grundsätzlich wäre es möglich, wie oben Bezug nehmend auf die 7 und 8 beschrieben, beide Betriebsmodi nach Bedarf zu verwenden, aber die Version, wie sie Bezug nehmend auf die 9 und 10 erwähnt wurde, wird im Folgenden stellvertretend erörtert, d. h. ein Speicher mit Zellen gemäß 12, bei dem der nicht-flüchtige Betriebsmodus nur zur Not, d. h. im Sinne eines Sicherns und Wiederherstellens, verwendet wird.The following describes in particular how an operation of the memory of 13 or the memory cell of 12 in non-volatile mode of operation and in the volatile mode of operation. In principle, it would be possible, as described above with reference to FIGS 7 and 8th described how to use both modes of operation as needed, but the version as they refer to the 9 and 10 will be discussed in the following representative, ie a memory with cells according to 12 in which the non-volatile operating mode is used only for emergency, ie in the sense of backup and restore.
14 zeigt zunächst einmal einen Ausschnitt des Transistors 116 in einem Zustand, bei dem ein flüchtiger Speicherzustand in demselben gespeichert ist. Die Gate-Elektrode 130 ist exemplarisch aus Metall bestehend dargestellt, und das Gateoxid 120 exemplarisch als aus Siliziumdioxid bestehend, aber dies soll weder für die Gate-Elektrode 130 noch hinsichtlich der Isolationsschicht 120 als einschränkend zu verstehen sein. 14 initially shows a section of the transistor 116 in a state where a volatile memory state is stored therein. The gate electrode 130 is exemplified consisting of metal, and the gate oxide 120 exemplarily as consisting of silicon dioxide, but this is not intended for the gate electrode 130 still with regard to the insulation layer 120 to be understood as limiting.
14 zeigt den Transistor 116 mit einer eingespeicherten Information, wie z. B. einem Bit, wobei sich die eingespeicherte Information in dem flüchtigen Betriebsmodus in einer labilen, mit der Zeit geringer werdenden Ausrichtung innerer Dipole niederschlägt, wie es durch Pfeile in 14 veranschaulicht ist. Zur Einspeicherung einer Information in den Transistor 116 wird beispielsweise eine Lesespannung zwischen Substrat 118 und Gate-Elektrode 130 angelegt, wie z. B. unter Verwendung von Wortleitung und Bitleitungen und, falls vorhanden, einer eventuellen Zusatzleitung, die parallel zu den Bitleitungen verläuft, und mit einem Bodyanschluss (optional) des Transistors 116 verbunden ist. Je nach Richtung der angelegten Spannung, welche wiederum von der zu speichernden Information abhängt, weist das Material 34' eine Dipolvorzugsrichtung in die eine oder in die andere Richtung auf. Die Wortleitungen der nicht ausgewählten Zellenzeilen werden beispielsweise auf ein mittleres Potential gelegt und während die Zellen der ausgewählten Zeile in zwei Zyklen beschrieben werden: zunächst wird die Wortleitung der ausgewählten Zellenzeile auf hohes Potential und die Bitleitungen der Zeilen mit einem ersten zu schreibenden speichernden Bitwert auf ein hohes und die anderen Zellen mit einem zweiten zu schreibenden speichernden Bitwert auf ein niedriges Potential gelegt, um die labile Dipolausrichtung zu erzielen, und dann wird die Wortleitung auf das niedrige Potential und die Bitleitungen der Zeilen mit einem ersten zu schreibenden speichernden Bitwert bleiben auf dem hohen Potential, um die labile Dipolausrichtung in umgekehrter Richtung zu erzielen, und die anderen Zellen mit dem zweiten zu schreibenden speichernden Bitwert bleiben auf dem niedriges Potential, so dass sich nichts am Dipolzustand ändert. 14 shows the transistor 116 with a stored information, such. B. one bit, wherein the stored information in the volatile mode of operation reflected in a labile, with time decreasing orientation of internal dipoles, as indicated by arrows in 14 is illustrated. For storing information in the transistor 116 For example, a read voltage between substrate 118 and gate electrode 130 created, such. Using wordline and bitlines and, if present, any auxiliary line that is parallel to the bitlines, and a body terminal (optional) of the transistor 116 connected is. Depending on the direction of the applied voltage, which in turn depends on the information to be stored, the material has 34 ' a dipole preferential direction in one or the other direction. For example, the wordlines of the unselected cell rows are centered and while the cells of the selected row are written in two cycles: first, the wordline of the selected cell row becomes high potential and the bitlines of the rows are latched with a first bit value to be stored high and the other cells are set to a low potential with a second bit value to be written to achieve the labile dipole alignment and then the word line will remain at the low potential and the bit lines of the rows with a first bit value to be written will remain high Potential to achieve the labile dipole alignment in the reverse direction, and the other cells with the second bit value to be written to remain at the low potential, so that nothing changes at the dipole state.
Wiewohl die Dipolvorzugsrichtung eine Zeit lang anhält, ist im nicht-flüchtigen Betriebsmodus ein Auffrischen der gespeicherten Information bzw. Dipolvorzugsrichtung notwendig.Although the dipole preferential direction lasts for a while, in the non-volatile mode of operation, refreshing of the stored information or dipole preferred direction is necessary.
15 zeigt die Bandverbiegung während des Schreibvorgangs, also während der angelegten Programmier- bzw. Schreibspannung. Verdeutlicht werden das Feld im Ferroelektrikum und in der SiO2-Grenzfläche. Bei der flüchtigen Programmierung ist das Feld im Ferroelektrikum und in der Grenzfläche klein, gerade ausreichend um in einer ungesättigten Polarisationshysterese zu schalten, bei der nicht flüchtigen Programmierung ist es groß, wodurch sich folglich auch eine große Bandverbiegung ergibt mit einer eventuell zusätzlich stabilisierend wirkenden Ladungsträgerinjektion. Die geschriebene Dipolvorzugsrichtung in dem ferroelektrischen Material bildet den gespeicherten Wert der Speicherzelle, den Polarisationszustand, der wiederum die Leitfähigkeit des Transistorkanals beeinflusst. Insbesondere wird die Dipolvorzugsrichtung in einem Lesevorgang bestimmt. Dazu wird beispielsweise die Gate-Elektrode 130 auf ein Lese-Spannung gelegt und über Drain- und Source-Anschluss des Transistors 116 erfasst eine Erfassungsschaltung, ob der Transistor 116 aufgrund einer Verstärkung des Potenzials durch eine geeignete Dipolrichtung Strom oberhalb eines bestimmten Stromschwellwertes fließen lässt, oder ob aufgrund der Dipolvorzugsrichtung in die entgegengesetzte Richtung der durch den Transistor fließende Strom diesen Schwellwert nicht erreicht. Die so erhaltene bzw. ausgelesene Information, wie z. B. ein Bit, kann dann bei einem Auffrischvorgang wieder im Vorhergehenden beschrieben, zurück geschrieben werden. Das bestimmen des Transistorkanalzustands bzw. Polarisationszustands des ferroelektrischen Materials kann natürlich alternativ auch anders erfolgen. Denkbar wäre beispielsweise eine Bestimmung der Schwellspannung. Ähnlich wie bei FLASH-Speichern kann beispielsweise auch das Ion/Ioff-Stromverhältnis erfasst werden oder der Schwellspannungswerte unmittelbar erfasst werden, um auf den Speicherzustand zurückzuschließen. 15 shows the band bending during the writing process, ie during the applied programming or writing voltage. The field is clarified in the ferroelectric and in the SiO2 interface. In volatile programming, the field in the ferroelectric and in the interface is small, just enough to switch in an unsaturated polarization hysteresis, in nonvolatile programming it is large, which consequently results in a large band bending with a possibly additionally stabilizing charge carrier injection. The written dipole preferred direction in the ferroelectric material forms the stored value of the memory cell, the polarization state, which in turn affects the conductivity of the transistor channel. In particular, the dipole preferred direction is determined in a read operation. For this example, the gate electrode 130 placed on a read voltage and across the drain and source of the transistor 116 detects a detection circuit, whether the transistor 116 due to an increase of the potential by a suitable dipole direction current above a certain current threshold value flows, or whether due to the dipole preferred direction in the opposite direction of the current flowing through the transistor does not reach this threshold. The information thus obtained or read, such. As a bit, then in a refresh operation again described above, be written back. Of course, the determination of the transistor channel state or state of polarization of the ferroelectric material can alternatively also be carried out differently. For example, a determination of the threshold voltage would be conceivable. Similar to FLASH memories, for example, the I on / I off current ratio can also be detected or the threshold voltage values can be detected immediately in order to return to the memory state.
Nur kurz sei erwähnt, dass, da bei dem Ausführungsbeispiel von 13 sowohl Wortleitung als auch Bitleitung zum Schreiben verwendet werden, das Schreiben ggf. jeweils nur für eine Speicherzelle des Arrays 42 gleichzeitig stattfindet: nur Wortleitung und Bitleitungen derjenigen Zelle 116 in dem Feld 42 werden zur Einspeicherung einer Dipolvorzugsrichtung mit der Schreibspannung in der informationsabhängigen Spannungsrichtung beaufschlagt, d. h. mit einem hohen bzw. niedrigen Potenzial, und alle anderen Wortleitungen und Bitleitungen werden auf ein mittleres Potenzial zwischen diesen Potenzialen beaufschlagt. Beim Lesen ist es einfacher: hier wird beispielsweise eine Zeile ausgelesen, indem die für diese Zeile von Zellen 116 zugeordnete Wortleitung auf die vorbeschriebene Lesespannung bzw. das vorbeschriebene Lesepotenzial gelegt wird, während die Worteleitungen aller anderen Zeilen nicht beaufschlagt werden. Die Lesespannung ist kleiner als die Schreibspannung im flüchtigen Betriebsmodus, so dass Dipolvorzugsrichtungen nicht oder nur kaum beeinträchtigt werden.Only briefly be mentioned that, there in the embodiment of 13 Both word line and bit line are used for writing, the writing possibly only for one memory cell of the array 42 occurs simultaneously: only word line and bit lines of that cell 116 in the field 42 For the purpose of storing a dipole preferred direction, the write voltage is applied in the information-dependent voltage direction, ie with a high or low potential, and all other word lines and bit lines are subjected to an average potential between these potentials. When reading it is easier: here, for example, a line is read by the cells for that line of cells 116 assigned word line is placed on the above-described read voltage or the above-described read potential, while the word lines of all other lines are not applied. The read voltage is less than the write voltage in the volatile operating mode, so that dipole preferred directions are not or only slightly affected.
Erwähnt werden sollte, dass es sich bei dem flüchtigen Betriebsmodus der 1T-Speicherzelle 116, wie er gerade beschrieben worden ist, eigentlich nur um einen teilweise flüchtigen Betriebsmodus handelt bzw. um einen flüchtigen Betriebsmodus, bei dem die gespeicherte Information länger gehalten wird als bei den vorhergehend beschriebenen Ausführungsbeispielen, bei denen sich der Speicherzustand in einem Ladungszustand niederschlug, aber eben nicht so lange, dass er als nicht-flüchtig bezeichnet werden könnte. Der Grund besteht darin, dass sich die Dipolvorzugsrichtung länger hält als der Ladungszustand der vorhergehend erwähnten Kondensatoren. Der bisher beschriebene Betriebsmodus bringt also mit sich, dass der Speicher gerade mit Leistung versorgt wird, und nur niedrige Spannungen verwendet werden, gleichsam als ein 1T-DRAM-Ersatz mit niedrigerer, aber immer noch notwendiger Auffrischrate und einem kleinen Speicherfenster. Ermöglicht wird dies, da niedrige Spannungen das ferroelektrische Material nicht zu sehr beanspruchen. Das ferroelektrische Material wird hier nur in kleineren Hystereseschleifen bzw. einem Teilschleifenregime betrieben, das nur lediglich eine minimale Beanspruchung auf die Schnittstelle in der MFIS-FET-Konfiguration mit sich bringt. Dies führt zu einer minimalen Verschlechterung der Schnittstelle 126 und zu einer hohen Haltbarkeit.It should be noted that the volatile mode of operation of the 1T memory cell 116 , as has just been described, is actually only a partially volatile operating mode or a volatile operating mode in which the stored information is kept longer than in the previously described embodiments, in which the memory state was reflected in a state of charge, but just not so long that he is referred to as non-volatile could be. The reason is that the dipole preferred direction holds longer than the state of charge of the aforementioned capacitors. Thus, the operating mode described so far implies that the memory is being powered on and only low voltages are used, as a 1T DRAM replacement with a lower but still necessary refresh rate and a small memory window. This is possible because low voltages do not stress the ferroelectric material too much. The ferroelectric material is operated here only in smaller hysteresis loops or a partial loop regime, which brings only minimal stress on the interface in the MFIS-FET configuration. This leads to a minimal deterioration of the interface 126 and to a high durability.
Ist ein Wechsel in den nicht-flüchtigen Betriebsmodus notwendig, weil eine der oben beschriebenen Auslösebedingungen eintritt, so könnte dies auf folgende Art und Weise geschehen.If a change to the non-volatile operating mode is necessary because one of the triggering conditions described above occurs, this could be done in the following manner.
16 zeigt zunächst in einer der 14 entsprechenden Art und Weise einen nichtflüchtig gespeicherten Zustand. In dem nicht-flüchtigen Betriebsmodus entspricht der gespeicherte Zustand nicht nur einer Dipolvorzugsrichtung labiler Art, sondern der Zustand ist stabil. Erreicht wird dies dadurch, dass beim Schreiben einer Information, wie z. B. eines Bits, eine höhere Spannung zwischen Gate-Elektrode 130 und Halbleitermaterial des Substrats 118 angelegt wird, derart dass die angelegte Spannung in dem ferrolelektrischen Material zu einer gesättigten Polarisationshysterese führt. In dem exemplarischen Fall der Existenz der Isolationsschicht 128 ist die Spannung so groß ist, dass sie einen Spannungsabfall über die Schicht 128 bewirkt und der verbleibende Spannungsrest zu der besagten gesättigten Polarisationshysterese führt. Die Spannungsrichtung bestimmt wiederum den gespeicherten Zustand. 16 shows first in one of the 14 corresponding manner a non-volatile stored state. In the non-volatile mode of operation, the stored state not only corresponds to a dipole preferential direction labile, but the state is stable. This is achieved by the fact that when writing information such. As a bit, a higher voltage between the gate electrode 130 and semiconductor material of the substrate 118 so that the applied voltage in the ferrolectric material results in a saturated polarization hysteresis. In the exemplary case of the existence of the isolation layer 128 The tension is so great that it causes a voltage drop across the layer 128 causes and the remaining voltage residue leads to said saturated polarization hysteresis. The voltage direction in turn determines the stored state.
Um einen Sicherungsvorgang vorzunehmen, könnte folgendermaßen vorgegangen werden. Zunächst werden aus allen Zellen jeweils die darin flüchtig gespeicherten Informationen ausgelesen. Sie müssten nur für den Sicherungsvorgang zwischengespeichert werden. Hierdurch wird vermieden, dass bei der Programmierung des nicht-flüchtigen Zustandes die in den anderen Zellen hervorgerufene Störung in den Bereich des flüchtigen Betriebsmodus vordringt und damit den flüchtigen, nur noch gesicherten Speicherzustand gefährdet. Das heißt, dass unter der exemplarischen Annahme, dass man die nichtflüchtige Programmierung bei Vdd durchführt und man ein Vdd/3 Disturb-Inhibit-Betriebsschema für die Nachbarzellen verwendet, die Nachbarzellen trotzdem eine Spannung von Vdd/3 sehen, was dann in etwa den Vdd/3 oder Vdd/2 oder 2Vdd/3 entspräche, die man für die reguläre Programmierung des flüchtigen Modus verwendete. Alternativ wäre es denkbar, Betriebsspannungen zu finden, die auf andere Weise vermeiden, dass während der Sicherung einer Zelle in den nicht-flüchtigen Modus ein noch flüchtigen Modus bzw. Speicherzustand einer Nachbarzelle gefährdet wird. Nach dem Auslesen des zu sichernden Speicherzustands wird beispielsweise wortleitungsweise der gespeicherte Wert in die Zellen nicht-flüchtig zurückgeschrieben, was eigentlich geschieht, wie in dem flüchtigen Betriebsmodus, lediglich mit höheren Spannungen: die Wortleitung und damit die Gate-Elektrode 130 der Speicherzellen der aktuell beschriebenen Zeile wird auf ein sehr hohes Potenzial gelegt, während alle anderen Wortleitungen beispielsweise auf ein mittleres Potential, das höher als das für den flüchtigen Modus ist, gelegt werden. Speicherzellen der aktuellen Zeile, in die ein erster Bitwert zurückgeschrieben werden soll, werden auf das sehr hohe Potential und die anderen auf ein niedriges Potential gelegt, so dass in letzteren die zu speichernde Information sich nicht-flüchtig in einer remanenten Polarisation endet, woraufhin die Wortleitung auf das andere Potential gelegt wird, um die anderen Zellen zu beschreiben. Soll ein Wiederherstellungsvorgang eingeleitet werden, ausgelöst durch Beispiele, wie sie im Vorhergehenden beschrieben wurden, so kann das wieder ähnlich geschehen, wie dies im Vorhergehenden Bezug nehmend auf den flüchtigen Betriebsmodus beschrieben worden ist: die Gate-Elektrode 130 wird auf ein Potenzial gelegt und gleichzeitig wird eine Strommessung über den Kanal bzw. zwischen Drain- und Source-Anschluss des Transistors 116 durchgeführt, und nur dann, wenn die dauerhafte Polarisierung in die reine Richtung weist, übersteigt der Stromwert einen Schwellwert, und anderenfalls nicht, wodurch auf den gespeicherten Wert zurückgeschlossen werden kann.To perform a backup operation, the procedure could be as follows. First of all, the information stored therein is read out of all the cells. They would only have to be cached for the backup process. This avoids that in the programming of the non-volatile state, the interference caused in the other cells penetrates into the range of the volatile operating mode and thus endanger the volatile, only secure memory state. That is, under the exemplary assumption that non-volatile programming is performed at Vdd and a Vdd / 3 Disturb-Inhibit scheme is used for the neighbor cells, the neighbor cells still see a voltage of Vdd / 3, which then approaches about Vdd / 3 or Vdd / 2 or 2Vdd / 3, which was used for regular programming of the volatile mode. Alternatively, it would be conceivable to find operating voltages that would otherwise prevent a still volatile mode or memory state of a neighboring cell from being compromised while a cell is being secured in the non-volatile mode. After reading out the memory state to be backed up, for example, the stored value is written back to the cells non-volatile, which actually happens, as in the volatile operating mode, only with higher voltages: the word line and thus the gate electrode 130 The memory cells of the line currently being written are set to a very high potential, while all other word lines are placed, for example, at an average potential which is higher than that for the volatile mode. Memory cells of the current line, in which a first bit value is to be written back, are set to the very high potential and the others to a low potential, so that in the latter the information to be stored non-volatile ends in a remanent polarization, whereupon the word line is placed on the other potential to describe the other cells. If a recovery operation is to be initiated, triggered by examples as described above, this again can be done similarly as described above with reference to the volatile mode of operation: the gate electrode 130 is set to a potential and at the same time a current measurement via the channel or between the drain and source terminal of the transistor 116 and only if the persistent polarization is in the clean direction does the current value exceed a threshold, otherwise it will not, allowing the stored value to be deduced.
Dieser ausgelesene Wert kann dann wieder in die Zelle 116 in den flüchtigen Betriebsmodus zurückgeschrieben werden.This read value can then be returned to the cell 116 written back to the volatile operating mode.
Das Betreten des nicht-flüchtigen Betriebsmodus, d. h. der Sicherungsvorgang, kann zu Auslösebedingungen durchgeführt werden, wie es im Vorhergehenden Bezug nehmend auf 2 beschrieben worden ist, und ebenso verhält es sich mit Auslösebedingungen für einen Wiederherstellungsvorgang. Beispielsweise wird der nicht-flüchtige Betriebsmodus aktiviert, wenn eine Leistungsversorgung des Speichers ausgeht. Die permanente Speicherung eines Speicherzustandes in der Zelle 116 wird, wie bereits erwähnt, durch einen hohen Spannungspuls an den Ferroelektrisches-Material-basierten FET 116 bewirkt. Der Speicherzustand wird mit einer guten und temperaturstabilen Dauerhaftigkeit und einem großen Speicherfenster gespeichert.Entering the non-volatile mode of operation, ie, the backup operation, may be performed at trigger conditions, as described above 2 has been described, as well as trigger conditions for a recovery operation. For example, the non-volatile mode of operation is activated when a power supply of the memory runs out. The permanent storage of a memory state in the cell 116 is, as already mentioned, by a high voltage pulse to the ferroelectric material-based FET 116 causes. The memory state is stored with a good and temperature stable durability and a large memory window.
17 zeigt eine mögliche Erklärung an, wie es dazu kommt: aufgrund der höheren verwendeten Spannungen zum Schreiben findet eine Ladungsträgerinjektion von dem Kanal 126 in das ferroelektrische Material 34' statt, und zwar durch die Isolationsschicht 128 hindurch, wie es in 17 durch einen Pfeil 150 angedeutet ist, und diese Injektion kann zu einer gegenseitigen Verstärkung der ausgerichteten Dipole in dem Material 34' führen. Die beim Schreiben angelegten hohen Felder über den MFIS-FET bewirken also nicht nur, dass eine gesättigte Polarisierungsschleife beim Schreiben durchlaufen wird, sondern zusätzlich auch eine Stabilisierung des Polarisierungszustandes durch Ladungsinjektion 150. Es sei darauf hingewiesen, dass letztgenannter Effekt nur eine mögliche Erklärung darstellt, dass aber möglicherweise die Stabilität des Polarisierungszustandes auch zustande kommt, wenn eine Ladungsinjektion 150, wie sie anhand von 17 beschrieben worden ist, nicht stattfinden sollte. 17 indicates a possible explanation of how this occurs: due to the higher voltages used for writing, carrier injection from the channel takes place 126 in the ferroelectric material 34 ' instead, through the insulation layer 128 through, as is in 17 through an arrow 150 is indicated, and this injection may result in mutual reinforcement of the aligned dipoles in the material 34 ' to lead. The high fields applied during writing via the MFIS-FET thus not only cause a saturated polarization loop to pass through during writing, but also a stabilization of the polarization state by charge injection 150 , It should be noted that the latter effect represents only one possible explanation, but that possibly the stability of the polarization state also occurs when a charge injection 150 as they are based on 17 has been described, should not take place.
Jedenfalls ist der gespeicherte Zustand durch die hohen verwendeten Schreibspannungen stabil. Das Lesen dieser gespeicherten Zustände kann mit einer anderen oder einer gleichen Spannung an der Gate-Elektrode 130 durchgeführt werden.In any case, the stored state is stable due to the high write voltages used. The reading of these stored states may be at a different or equal voltage at the gate electrode 130 be performed.
Zu den Ausführungsbeispielen von 12 bis 17 wird noch darauf hingewiesen, dass die Ausführung mit Wortleitung und Bitleitungen lediglich exemplarisch war. Auch andere Speicherkonfigurationen mit anderen Anschlüssen könnten verwendet werden. Die Anordnung der Zellen zu einem Feld beispielsweise ist lediglich optional. Letztere Verallgemeinerung gilt natürlich auch für die Ausführungsbeispiele von 1 bis 11.To the embodiments of 12 to 17 It should also be noted that the execution with word line and bit lines was merely exemplary. Other memory configurations with different ports could also be used. The arrangement of the cells into a field, for example, is merely optional. The latter generalization of course also applies to the embodiments of 1 to 11 ,
Bei den Ausführungsbeispielen von 12 bis 17 wurde in dem nicht-flüchtigen Betriebsmodus eine gegenüber dem flüchtigen Betriebsmodus erhöhte Spannung über das Informationsspeicherelement zum Schreiben verwendet, nämlich derart, dass die Spannung über das Informationsspeicherelement in dem nicht-flüchtigen Betriebsmodus zu einer gesättigten Polarisationshysterese und in dem flüchtigen Betriebsmodus nur zu einer ungesättigten Polarisationshysterese führt. Beispielsweise wird die Schreibspannung in dem flüchtigen Modus so eingestellt, dass sich in dem ferroelelektrischen Material eine Feldstärke kleiner oder gleich a1·Ec (Ec = Koerzitivfeldstärke) einstellt, und in dem nicht-flüchtigen Modus so eingestellt, dass sich in dem ferroelektrischen Material eine Feldstärke größer oder gleich a2·Ec (Ec = Koerzitivfeldstärke) einstellt. a1 und a2 sind Faktoren, die beispielsweise abhängig von dem ferrolektrischen Material und der Abruptheit (Pr/Ps Verhältnis, d. h. Verhältnis zwischen remanenter und spontaner Polarisation) des Hystereseverhaltens desselben gewählt werden. Beispielsweise wird 1,2 < a1 ≤ a2 < 2 gewählt. Zusätzlich oder alternativ kann a2 – a1 beispielsweise größer als 0,5·Ec sein. Insbesondere kann beispielsweise a1 = 1.5 und a2 = 2 sein.In the embodiments of 12 to 17 For example, in the non-volatile mode of operation, a voltage increased over the volatile operating mode has been used across the information storage element for writing, such that the voltage across the information storage element in the non-volatile mode of operation results in a saturated polarization hysteresis and in the volatile mode of operation only in an unsaturated polarization hysteresis leads. For example, in the volatile mode, the write voltage is set so that a field strength less than or equal to a 1 · E c (E c = coercive force) is established in the ferroelectric material, and set in the non-volatile mode to be in the ferroelectric Material sets a field strength greater than or equal to a 2 · E c (E c = coercitive field strength). a 1 and a 2 are factors that are chosen, for example, depending on the ferrolectric material and the abruptness (P r / P s ratio, ie ratio between remanent and spontaneous polarization) of its hysteresis behavior. For example, 1.2 <a 1 ≦ a 2 <2 is selected. Additionally or alternatively, a 2 -a 1 may be, for example, greater than 0.5 * E c . In particular, for example, a 1 = 1.5 and a 2 = 2.
Hinsichtlich des Speicherkondensators 80 wird noch darauf hingewiesen, dass es sich von selbst versteht, dass dieser in dem Fall eines Ausfalls der Leistungsversorgung durch beispielsweise eine nicht näher dargestellte Diode oder dergleichen von einer externen Versorgungsspannungsleitung entkoppelt wird, um zu verhindern, dass die Ladung auf diesem Kondensator 80 verlorengeht und aus dem Speicher 44 herausfließt, da ja die darin enthaltene Energie bzw. Ladung dazu vorgesehen ist, um die vorbeschriebenen Sicherungsvorgänge an den Speicherzellen durchzuführen.With regard to the storage capacitor 80 It should be understood that it will be understood that in the event of a power failure, such as by a non-illustrated diode or the like, it is decoupled from an external supply voltage line to prevent the charge on that capacitor 80 gets lost and out of memory 44 flows out, since the energy contained therein or charge is provided to perform the above-described backup operations on the memory cells.
Zusammenfassend beschrieben obige Ausführungsbeispiele also eine Halbleiter-basierte Speicherzelle und einen Speicher, der solche Zellen umfasst. Die obigen Ausführungsbeispiele könnten in einem Umfeld implementiert werden, wie es in 18 dargestellt wurde, allerdings ohne den Zusatzaufwand mit der Doppelstruktur pro Zelle. Die Speicher-Wiederherstellungs-Steuerung und die Leistungssteuerung zusammen mit Notfallhochenergiespeicherkondensatoren würden die Sicherungs- und Wiederherstellungsvorgänge steuern, die im Vorhergehenden beschrieben wurden.In summary, the above exemplary embodiments thus describe a semiconductor-based memory cell and a memory comprising such cells. The above embodiments could be implemented in an environment as shown in FIG 18 but without the overhead of the double structure per cell. The memory recovery control and power control along with emergency high energy storage capacitors would control the backup and restore operations described above.
Zu den 6 und 11 wird noch darauf hingewiesen, dass dortige exemplarisch angegebene Spannungswerte beispielsweise für Schichtdicken des ferroelektrischen Materials vorteilhaft sind, die bei etwa 10 nm liegen.To the 6 and 11 It is also pointed out that local exemplary voltage values, for example, are advantageous for layer thicknesses of the ferroelectric material which are approximately 10 nm.
Für alle Ausführungsbeispiele gilt, dass die jeweilige Zelle bei niedriger Leistung flüchtig und mit einer hohen Haltbarkeit eines DRAM betrieben werden kann, wohingegen immer dann, wenn es notwendig ist, ein nicht-flüchtiger Betrieb ermöglicht wird, in dem das ferroelektrische Umschalten bei hoher Spannung verwendet wird.For all embodiments, the respective cell can be operated at low power, with high durability of a DRAM, whereas whenever necessary, non-volatile operation is enabled by using the high voltage ferroelectric switching becomes.
Vorteilhaft für alle obigen Ausführungsbeispiele ist die Fähigkeit, Hafnium- und/oder Zirkonium-Oxid-basierte Systeme mit Ferroelektrizität ausstatten zu können, weil es sich hier um Materialien handelt, die in ihrem paraelektrischen Zustand bereits extensiv in herkömmlichen Speichersystemen, wie z. B. DRAM, verwendet werden. Dies ermöglicht das Design obiger Ausführungsbeispiele, wie z. B. eben eines DRAM/FeRAM mit einem flüchtigen und einem nicht-flüchtigen Betriebsmodus sowie ohne die Notwendigkeit für zusätzliche NVM-Elemente.Advantageous for all the above embodiments is the ability to equip hafnium and / or zirconium oxide based systems with ferroelectricity, because these are materials that are already extensively used in their paraelectric state in conventional storage systems such. DRAM. This allows the design of the above embodiments, such. B. just a DRAM / FeRAM with a volatile and a non-volatile operating mode and without the need for additional NVM elements.
Unter anderem wurde oben also auch eine Speicherzelle mit einer Kapazität, wie z. B. einem Kondensator oder einer Kapazität zwischen Gate und Kanal eines FET, als Informationsspeicherelement beschrieben, wobei das dielektrische Medium der Informationsspeicherelements ein Ferroelektrisches Material aufweist, wobei die Speicherzelle zu einem Betriebsmodus fähig ist, der flüchtig ist, und einem weiteren Betriebsmodus, der nicht-flüchtig ist, wobei zwischen den Modi gewechselt werden kann. Dabei kann die Zelle ausgebildet sein, eine Änderung des Betriebsmodus durch eine Änderung der Betriebsspannung über das Informationsspeicherelement zu bewirken.Among other things, a memory cell with a capacity such. B. a capacitor or a capacitance between the gate and channel of a FET, described as an information storage element, wherein the dielectric medium of the Information storage element comprises a ferroelectric material, wherein the memory cell is capable of an operating mode, which is volatile, and another operating mode, which is non-volatile, can be changed between the modes. In this case, the cell may be formed to cause a change in the operating mode by a change in the operating voltage via the information storage element.
Abschließend sei noch darauf hingewiesen, dass obige Ausführungsbeispiele nicht für eine bestimmte Technologie eingeschränkt sind. Beispielsweise könnte eine Implementierung in Abweichung einer typischen FRAM Ausführung beispielsweise auch ohne separate Plattenleitungen auskommen. In dieser Hinsicht sei beispielsweise auf Braun et al. ”A Robust 8F2 Ferroelectric RAM Cell with Depletion Device (DeFeRAM)” IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 35, NO. 5, MAY 2000 verwiesen.Finally, it should be noted that the above embodiments are not limited to a particular technology. For example, an implementation other than a typical FRAM implementation could, for example, do without separate disk lines. In this regard, for example Braun et al. "A Robust 8F2 Ferroelectric RAM Cell with Depletion Device (DeFeRAM)" IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 35, NO. 5, MAY 2000 directed.
AbkürzungsverzeichnisList of abbreviations
-
-
SRAMSRAM
-
Static random access memory (statischer Wahlzugriffsspeicher)Static random access memory (static random access memory)
-
DRAMDRAM
-
Dynamic random access memory (dynamischer Wahlzugriffsspeicher)Dynamic random access memory (dynamic random access memory)
-
ICIC
-
Integrated circuit (integrierte Schaltung)Integrated circuit
-
ReRAMReRAM
-
Resistive random access memory (resistiver Wahlzugriffsspeicher)Resistive random access memory (resistive random access memory)
-
STT-MRAMSTT-MRAM
-
Spin-Transfer-Torque magnetic random access memory (magnetoresistiver Speicher)Spin-transfer torque magnetic random access memory (magnetoresistive memory)
-
PC-RAMPC RAM
-
phase change random access memory (Phasenumwandlungsspeicher)phase change random access memory
-
NVMNVM
-
Non volatile memory (nicht-flüchtiger Speicher)Non volatile memory
-
ALDALD
-
Atomic layer deposition (Atomlagenschichtaufbringung)Atomic layer deposition
-
PVDPVD
-
Physical vapor deposition (Gasphasenabscheidung)Physical vapor deposition (vapor deposition)
-
CVDCVD
-
Chemical vapor deposition (chemische Gasphasenabscheidung)Chemical vapor deposition (chemical vapor deposition)
-
MFMMFM
-
Metal-ferroelectric-metal (Metall-Ferroelektrikum-Metall)Metal-ferroelectric-metal (metal-ferroelectric-metal)
-
FRAMFRAM
-
Ferroelectric random access memory (ferroelektrischer Wahlzugriffsspeicher)Ferroelectric random access memory (ferroelectric random access memory)
-
MFISMFIS
-
Metall-Ferroelectric-Insulator-Semiconductor (Metall-Ferroelektrikum-Isolator-Halbleiter Schichtstapel)Metal Ferroelectric Insulator Semiconductor (Metal Ferroelectric Electrical Insulator Semiconductor Layer Stack)
-
MoLMoL
-
mid of linemid of line
-
BEoLBEoL
-
back end of lineback end of line
ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
-
US 8304832 [0032] US 8304832 [0032]
Zitierte Nicht-PatentliteraturCited non-patent literature
-
Braun et al. ”A Robust 8F2 Ferroelectric RAM Cell with Depletion Device (DeFeRAM)” IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 35, NO. 5, MAY 2000 [0099] Braun et al. "A Robust 8F2 Ferroelectric RAM Cell with Depletion Device (DeFeRAM)" IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 35, NO. 5, MAY 2000 [0099]
