DE102014203225A1 - Arrangement and method for dissipating the heat losses of electrical components high pulse power - Google Patents

Arrangement and method for dissipating the heat losses of electrical components high pulse power Download PDF

Info

Publication number
DE102014203225A1
DE102014203225A1 DE201410203225 DE102014203225A DE102014203225A1 DE 102014203225 A1 DE102014203225 A1 DE 102014203225A1 DE 201410203225 DE201410203225 DE 201410203225 DE 102014203225 A DE102014203225 A DE 102014203225A DE 102014203225 A1 DE102014203225 A1 DE 102014203225A1
Authority
DE
Germany
Prior art keywords
heat
power semiconductor
capacity element
heat capacity
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE201410203225
Other languages
German (de)
Inventor
Walter Beyerlein
Stefan Waffler
Thomas Weidinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE201410203225 priority Critical patent/DE102014203225A1/en
Publication of DE102014203225A1 publication Critical patent/DE102014203225A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4056—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to additional heatsink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die Erfindung gibt eine Anordnung mit mindestens einem Leistungshalbleiterbauelement (1) und mit einem Kühlkörper (6) an. Die Anordnung umfasst des Weiteren ein Wärmekapazitätselement (4), das zwischen dem Leistungshalbleiterbauelement (1) und dem Kühlkörper (6) angeordnet und ausgebildet ist, eine von dem Leistungshalbleiterbauelement (1) an den Kühlkörper (6) abzugebende, während der Einschaltdauer des Leistungshalbleiterbauelements (1) entstehende Wärme zu puffern. Ein Verfahren zur Pufferung von Wärmeverlusten eines Leistungshalbleiterbauelement (1) wird ebenfalls angegeben. Die Erfindung bietet den Vorteil, dass durch das während der Einschaltdauer des Pulsbetriebs wirksame Wärmekapazitätselement der transiente thermische Widerstand zwischen der Verlustleistungsquelle und der Kühleinrichtung reduziert wird.The invention specifies an arrangement with at least one power semiconductor component (1) and with a heat sink (6). The arrangement further comprises a heat capacity element (4), which is arranged and configured between the power semiconductor component (1) and the heat sink (6), one of the power semiconductor component (1) to be delivered to the heat sink (6) during the on-time of the power semiconductor component (FIG. 1) to buffer generated heat. A method for buffering heat losses of a power semiconductor device (1) is also given. The invention offers the advantage that the transient thermal resistance between the power loss source and the cooling device is reduced by the effective during the duty cycle of the pulse operation heat capacity element.

Description

Gebiet der Erfindung Field of the invention

Die Erfindung betrifft eine Anordnung mit einem Halbleiterbauelement und einem Kühlkörper sowie ein Verfahren zur Pufferung von Wärmeverlusten eines Halbleiterbauelements. The invention relates to an arrangement with a semiconductor component and a heat sink and to a method for buffering heat losses of a semiconductor component.

Hintergrund der Erfindung Background of the invention

Es ist bekannt, Halbleitermodule, z.B. Insulated Gate Bipolar Transistor(IGBT)-Modulen oder Metal Oxide Semiconductor Field Effect Transistor(MOSFET)-Module, auf einem Kühlkörper oder einer Kühlplatte zu montieren. Typischerweise sind die Halbleiterchips, die in derartigen Modulen eingesetzt werden, auf eine metallisierte Isolationskeramik aufgelötet oder gesintert. Das sorgt für eine elektrische Isolation zum Kühlkörper und/oder zu den weiteren Halbleiterchips im Modul. It is known to use semiconductor modules, e.g. Insulated Gate Bipolar Transistor (IGBT) Modules or Metal Oxide Semiconductor Field Effect Transistor (MOSFET) Modules to mount on a heat sink or a cooling plate. Typically, the semiconductor chips used in such modules are soldered or sintered onto a metallized insulating ceramic. This ensures electrical insulation to the heat sink and / or the other semiconductor chips in the module.

Die Isolationskeramik wiederum ist auf eine Bodenplatte des Moduls aufgebracht. An der Kontaktfläche zwischen der Modulbodenplatte und dem Kühlkörper sorgt eine Wärmeleitpaste für einen möglichst guten Wärmeübergang. Diese Aufbautechnik weist gute Eigenschaften zur Entwärmung bei Beanspruchung im Dauerbetrieb auf. The insulating ceramic in turn is applied to a bottom plate of the module. At the contact surface between the module base plate and the heat sink, a thermal compound ensures the best possible heat transfer. This construction technique has good properties for heat dissipation during use in continuous operation.

In der Patentschrift DE 10 2004 018 476 B4 wird die Abfuhr von Verlustwärme bei Leistungshalbleiterbauelementen mittels Kühlkörpern beschrieben. In the patent DE 10 2004 018 476 B4 the dissipation of heat loss in power semiconductor devices is described by means of heat sinks.

Eigene Untersuchungen haben ergeben, dass sich im Vergleich zu einem Dauerbetrieb bei Pulsbeanspruchung gleicher mittlerer Leistung aber hoher Spitzenleistung die thermischen Eigenschaften verschlechtern. Die Wärmekapazitäten in der Nähe der Halbleiterchips sind nicht ausreichend, um die Verlustenergie zu puffern und diese in der Pause des Pulsbetriebs an den Kühlkörper abzugeben. Our own investigations have shown that the thermal properties deteriorate compared to a continuous operation with pulse stress of the same average power but high peak power. The heat capacities in the vicinity of the semiconductor chips are not sufficient to buffer the loss energy and to deliver this in the pause of the pulse operation to the heat sink.

Obwohl die maximal zulässigen Stromdichten in den Halbleiterbauelementen meist noch nicht erreicht sind, müssen mehrere Module parallel geschaltet werden, um die Kühlung sicher zu stellen. Dadurch entstehen aber hohe Kosten und es resultiert eine geringe Leistungsdichte der Baugruppe. Although the maximum permissible current densities in the semiconductor components are usually not reached yet, several modules must be connected in parallel in order to ensure cooling. However, this results in high costs and results in a low power density of the module.

Zusammenfassung der Erfindung Summary of the invention

Es ist Aufgabe der Erfindung, diesen Nachteil zu umgehen und eine Anordnung und ein Verfahren zur Abfuhr der Wärmeverluste von elektrischen Bauelementen bei hoher Pulsleistung anzugeben. It is an object of the invention to avoid this disadvantage and to provide an arrangement and a method for dissipating the heat losses of electrical components at high pulse power.

Gemäß der Erfindung wird die gestellte Aufgabe mit der Anordnung und dem Verfahren der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen sind in den abhängigen Ansprüchen angegeben. According to the invention, the stated object is achieved with the arrangement and the method of the independent claims. Advantageous developments are specified in the dependent claims.

Die grundlegende Idee der Erfindung besteht darin, eine während der Einschaltdauer des Pulsbetriebs wirksame Wärmekapazität in der Nähe einer Verlustleistungsquelle, z.B. eines Halbleiterbauelements, vorzusehen. Dies erfolgt durch eine gezielte Vergrößerung einer Wärmekapazität und/oder der Verlagerung einer im Pfad des Wärmeflusses befindlichen Schicht, die der elektrischen Isolation dient, von der Verlustleistungsquelle weg. Eine Vergrößerung der Wärmekapazität kann in bekannten Aufbauten entweder durch eine gezielte Vergrößerung eines vorhandenen Wärmekapazitätselements oder durch ein zusätzliches Wärmekapazitätselement erfolgen. The basic idea of the invention is to provide a heat capacity effective during the duty cycle of the pulse operation in the vicinity of a power loss source, e.g. a semiconductor device to provide. This is done by a targeted increase in heat capacity and / or the displacement of a path located in the path of the heat flow layer, which serves the electrical insulation, away from the power loss source. An increase in the heat capacity can be done in known constructions either by a targeted enlargement of an existing heat capacity element or by an additional heat capacity element.

Die Erfindung beansprucht eine Anordnung mit mindestens einem Leistungshalbleiterbauelement und einem Kühlkörper, wobei ein Wärmekapazitätselement zwischen dem Leistungshalbleiterbauelement und dem Kühlkörper angeordnet und ausgebildet ist, eine von dem Leistungshalbleiterbauelement an den Kühlkörper abzugebende, während der Einschaltdauer des Leistungshalbleiterbauelements entstehende Wärme zu puffern bzw. zwischen zu speichern, um sie später an den Kühlkörper abzugeben. The invention claims an arrangement with at least one power semiconductor component and a heat sink, wherein a heat capacity element between the power semiconductor component and the heat sink is arranged and configured to buffer or store between a heat dissipated from the power semiconductor device to the heat sink during the turn-on of the power semiconductor device to later deliver them to the heat sink.

Die Erfindung bietet den Vorteil, dass durch das während der Einschaltdauer des Pulsbetriebs wirksame Wärmekapazitätselement der transiente thermische Widerstand zwischen der Verlustleistungsquelle und der Kühleinrichtung reduziert wird. Bei gleichen Verlusten wie bei bekannten Aufbauten kann dadurch die Sperrschichttemperatur der Leistungsbauelemente und der Temperaturhub bei einer thermischen Wechselbelastung gesenkt werden. Es wird eine höhere Zuverlässigkeit erreicht, da ein Ausfall der Leistungsbauelemente aufgrund thermischer Alterung erst später eintritt. The invention offers the advantage that the transient thermal resistance between the power loss source and the cooling device is reduced by the effective during the duty cycle of the pulse operation heat capacity element. With the same losses as in known structures, the junction temperature of the power devices and the temperature swing can be reduced by a thermal cycling. It is achieved a higher reliability, since a failure of the power devices due to thermal aging occurs later.

Andererseits kann bei gleicher Temperaturbelastung wie bei bekannten Aufbauten die im Leistungsbauelement eingesetzte Chipfläche reduziert werden, ohne dass die maximal zulässige Betriebstemperatur überschritten wird. Dies gibt einerseits einen Kostenvorteil, andererseits lässt sich ein kompakterer Aufbau mit höherer Leistungsdichte und niedrigerem Gewicht realisieren. On the other hand, with the same temperature load as in known structures, the chip area used in the power component can be reduced without the maximum permissible operating temperature being exceeded. On the one hand this gives a cost advantage, on the other hand a more compact construction with higher power density and lower weight can be realized.

In einer Weiterbildung der Erfindung kann das Wärmekapazitätselement aus Metall bestehen. Dadurch wird eine hohe Wärmekapazität bereitgestellt. In a development of the invention, the heat capacity element can be made of metal. This provides a high heat capacity.

In einer weiteren Ausführungsform umfasst die Anordnung eine Wärmeleichtschicht, die zwischen dem Leistungshalbleiterbauelement und dem Wärmekapazitätselement angeordnet ist. In a further embodiment, the arrangement comprises a heat-light layer, which is arranged between the power semiconductor component and the heat-capacity element.

In einer weiteren Ausprägung kann die Wärmeleitschicht aus einer Wärmeleitpaste bestehen. In a further embodiment, the heat-conducting layer may consist of a thermal compound.

Des Weiteren kann die Anordnung eine Isolationsschicht umfassen, die zwischen dem Wärmekapazitätselement und dem Kühlkörper angeordnet ist und das Wärmekapazitätselement von dem Kühlkörper elektrisch isoliert. Furthermore, the arrangement may comprise an insulation layer which is arranged between the heat capacity element and the heat sink and electrically isolates the heat capacity element from the heat sink.

In einer weiteren Ausbildung kann die Isolationsschicht aus einer Isolationsfolie gebildet sein. In a further embodiment, the insulating layer may be formed from an insulating film.

In einer weiteren Ausführungsform kann das Wärmekapazitätselement die Bodenplatte des Leistungshalbleiterbauelements bilden. In a further embodiment, the heat capacity element may form the bottom plate of the power semiconductor component.

Außerdem kann die Anordnung ein elektrisch leitfähiges und thermisch leitendes Zwischenschichtelement umfassen, das zwischen einem Halbleiterchip des Leistungshalbleiterbauelements und der Bodenplatte angeordnet ist und dessen Ausdehnungskoeffizient zwischen dem des Halbleiterchips und dem der Bodenplatte liegt. In addition, the arrangement may comprise an electrically conductive and thermally conductive intermediate layer element which is arranged between a semiconductor chip of the power semiconductor component and the bottom plate and whose coefficient of expansion lies between that of the semiconductor chip and the bottom plate.

Die Erfindung beansprucht auch ein Verfahren zur Pufferung von Wärmeverlusten eines Leistungshalbleiterbauelements, wobei eine von dem Leistungshalbleiterbauelement an einen Kühlkörper abzugebende und während der Einschaltdauer des Leistungshalbleiterbauelements entstehende Wärme durch ein Wärmekapazitätselement gepuffert wird. The invention also claims a method for buffering heat losses of a power semiconductor component, wherein a heat to be emitted by the power semiconductor component to a heat sink and formed during the on-time of the power semiconductor component is buffered by a heat capacity element.

In einer Weiterbildung wird das Verfahren mit einer erfindungsgemäßen Anordnung ausgeführt. In a development, the method is carried out with an inventive arrangement.

Weitere Besonderheiten und Vorteile der Erfindung werden aus den nachfolgenden Erläuterungen mehrerer Ausführungsbeispiele anhand von schematischen Zeichnungen ersichtlich. Other features and advantages of the invention will become apparent from the following explanations of several embodiments with reference to schematic drawings.

Es zeigen: Show it:

1: einen Querschnitt durch eine Anordnung mit einem Wärmekapazitätselement, 1 FIG. 2: a cross section through an arrangement with a heat capacity element, FIG.

2: einen Querschnitt durch eine Anordnung mit einer das Wärmekapazitätselement bildenden Bodenplatte, 2 FIG. 2: a cross section through an arrangement with a bottom plate forming the heat capacity element, FIG.

3: einen Querschnitt durch eine weitere Anordnung mit einer das Wärmekapazitätselement bildenden Bodenplatte und 3 FIG. 2: a cross section through a further arrangement with a bottom plate forming the heat capacity element and FIG

4: einen Querschnitt durch eine weitere Anordnung mit einer das Wärmekapazitätselement bildenden Bodenplatte. 4 FIG. 2: a cross section through a further arrangement with a base plate forming the heat capacity element. FIG.

Detaillierte Beschreibung mehrerer Ausführungsbeispiele Detailed description of several embodiments

1 zeigt einen Querschnitt durch eine Anordnung mit einem Wärmekapazitätselement 4 in einer ersten Ausführung. Dabei werden ein oder mehrere Leistungshalbleiterbauelemente 1 ohne elektrische Isolation zwischen dem Halbleiterchip 2 und der Bodenplatte 3 des Gehäuses eingesetzt, beispielsweise diskrete IGBTs im TO-247-Plastikgehäuse, die bedingt durch ihren Aufbau einen sehr geringen thermischen Widerstand aufweisen. 1 shows a cross section through an arrangement with a heat capacity element 4 in a first embodiment. In this case, one or more power semiconductor components 1 without electrical isolation between the semiconductor chip 2 and the bottom plate 3 used for the housing, for example, discrete IGBTs in the TO-247 plastic housing, which due to their structure have a very low thermal resistance.

Die Leistungshalbleiterbauelemente 1 sind auf einem klotzförmigen Wärmekapazitätselement 4 aufgebracht, das eine Wärmekapazität bereitstellt, die während der Einschaltdauer des Pulsbetriebs des Leistungshalbleiterbauelements 1 wirksam ist. D.h. die entstehende Verlustwärme wird in dem Wärmekapazitätselement 4 gepuffert und währende der Ausschaltdauer des Leistungshalbleiterbauelements 1 an den Kühlkörper 6 einer Kühleinrichtung abgegeben. The power semiconductor components 1 are on a block-shaped heat capacity element 4 applied, which provides a heat capacity during the duty cycle of the pulse operation of the power semiconductor device 1 is effective. That is, the resulting heat loss is in the heat capacity element 4 buffered and during the off duration of the power semiconductor device 1 to the heat sink 6 delivered a cooling device.

Die elektrische Isolation zwischen dem Leistungshalbleiterbauelement und dem Kühlkörper 6 erfolgt nicht an der Grenzfläche 5 zwischen dem Leistungshalbleiterbauelement 1 und dem Wärmekapazitätselement 4 sondern an der Grenzfläche 7 zwischen dem Wärmekapazitätselement 4 und dem Kühlkörper 6. Als Wärmleitschicht 5 kann beispielweise eine Wärmeleitpaste mit guter thermischer Leitfähigkeit zum Einsatz kommen. Die Isolationsschicht 7 ist zum Beispiel eine Isolationsfolie. The electrical insulation between the power semiconductor device and the heat sink 6 does not take place at the interface 5 between the power semiconductor device 1 and the heat capacity element 4 but at the interface 7 between the heat capacity element 4 and the heat sink 6 , As a heat conducting layer 5 For example, a thermal compound with good thermal conductivity can be used. The insulation layer 7 is for example an insulation film.

Das Wärmekapazitätselement 4 ist beispielsweise aus Kupfer und zum Beispiel 4 cm lang, 4 cm breit und 4 cm hoch. Zu sehen sind auch die elektrischen Anschlüsse 9. The heat capacity element 4 is for example made of copper and for example 4 cm long, 4 cm wide and 4 cm high. You can also see the electrical connections 9 ,

Die Ausführungsvariante gemäß 1 hat neben den oben beschriebenen Vorteilen den weiteren Vorteil, dass auch mehrere Standard-Einzelhalbleiter geringerer Stromtragfähigkeit eingesetzt werden können. Mit der Variation der Stückzahl wird eine einfache Möglichkeit zur Einstellung der Nennleistung einer Baugruppe bereit gestellt. The embodiment according to 1 In addition to the advantages described above has the further advantage that also several standard single semiconductor lower current carrying capacity can be used. With the variation of the number of pieces, a simple possibility for setting the nominal output of a module is provided.

2 und 3 zeigen jeweils einen Querschnitt durch eine Anordnung mit einer das Wärmekapazitätselement 4 bildenden Bodenplatte 10 in einer weiteren Ausführungsform. Dabei wird ein herkömmliches Leistungshalbleiterbauelement 1 ohne elektrische Isolation zwischen dem Halbleiterchip 2 und der Bodenplatte 10 modifiziert, indem eine dicke (etwa 2 bis 4 cm) metallene Bodenplatte 10 mit einer hohen Wärmekapazität eingesetzt wird. Diese ist während der Einschaltdauer des Pulsbetriebs der Leistungshalbleiterbauelemente 1 wirksam. Das Leistungshalbleiterbauelement 1 weist die elektrischen Anschlüsse 9 auf. 2 and 3 each show a cross section through an arrangement with a heat capacity element 4 forming bottom plate 10 in a further embodiment. In this case, a conventional power semiconductor device 1 without electrical isolation between the semiconductor chip 2 and the bottom plate 10 modified by placing a thick (about 2 to 4 cm) metal bottom plate 10 is used with a high heat capacity. This is during the duty cycle of the pulse operation of the power semiconductor components 1 effective. The Power semiconductor component 1 has the electrical connections 9 on.

Für eine bessere Anpassung des thermischen Ausdehnungskoeffizienten des Halbleiterchips 2 an den thermischen Ausdehnungskoeffizienten der dickeren Bodenplatte 10 kann, wie in 3 dargestellt, ein elektrisch und thermisch gut leitendes Zwischenschichtelement 11 zwischen dem Halbleiterchip 2 und der Bodenplatte 10 eingebracht werden. Das Zwischenschichtelement 11 hat einen thermischen Ausdehnungskoeffizienten, der zwischen dem des Halbleiterchips 2 und dem der Bodenplatte 10 liegt. For a better adaptation of the thermal expansion coefficient of the semiconductor chip 2 on the thermal expansion coefficient of the thicker bottom plate 10 can, as in 3 represented, an electrically and thermally well conductive intermediate layer element 11 between the semiconductor chip 2 and the bottom plate 10 be introduced. The intermediate layer element 11 has a thermal expansion coefficient between that of the semiconductor chip 2 and the bottom plate 10 lies.

4 zeigt einen Querschnitt durch eine weitere Anordnung mit einer das Wärmekapazitätselement 4 bildenden Bodenplatte 10. Zu sehen ist ein herkömmlicher Modulaufbau, bei dem die elektrische Isolation zwischen dem Halbleiterchip 2 und einer Bodenplatte 10 durch ein schichtförmiges Isolationselement 8 im Modul gebildet wird, beispielsweise als Isolationskeramik ausgebildet. Die Bodenplatte 10 ist gegenüber bekannten Aufbauten modifiziert, indem eine dicke (2 bis 4 cm), metallene Bodenplatte 10 mit hoher Wärmekapazität eingesetzt wird, die während der Einschaltdauer des Pulsbetriebs des Leistungshalbleiterbauelements 1 wirksam ist und die Verlustwärme der Leistungshalbleiterbauelemente 1 speichern kann. 4 shows a cross section through another arrangement with a heat capacity element 4 forming bottom plate 10 , One can see a conventional module structure, in which the electrical insulation between the semiconductor chip 2 and a bottom plate 10 through a layered insulation element 8th is formed in the module, for example, formed as insulation ceramic. The bottom plate 10 is modified from known structures by a thick (2 to 4 cm), metal bottom plate 10 is used with high heat capacity, during the duty cycle of the pulse operation of the power semiconductor device 1 is effective and the heat loss of the power semiconductor devices 1 can save.

Das in den 1 bis 4 beschriebene Wärmekapazitätselement 4, 10 bewirkt, dass die von einem oder mehreren Halbleiterbauelementen 1 an einen Kühlkörper 6 abzugebende Verlustwärme zwischen gespeichert also gepuffert werden kann. Die gepufferte Wärme kann in Ausschaltzeiten der Halbleiterbauelemente an den Kühlkörper 6 abgegeben werden. That in the 1 to 4 described heat capacity element 4 . 10 causes that of one or more semiconductor devices 1 to a heat sink 6 dissipated heat loss between stored so can be buffered. The buffered heat may be in off times of the semiconductor devices to the heat sink 6 be delivered.

Die Größe und die Beschaffenheit des Wärmekapazitätselements 4 sind der Verlustwärme und der Anzahl der Leistungshalbleiterbauelemente 1 angepasst. D.h. je mehr Verlustwärme gebildet wird, umso größer sollte das Wärmekapazitätselement 4 gewählt werden. The size and nature of the heat capacity element 4 are the heat loss and the number of power semiconductor devices 1 customized. That is, the more heat loss is formed, the larger the heat capacity element should be 4 to get voted.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

11
Leistungsbauelement power device
22
Halbleiterchip Semiconductor chip
33
Bodenplatte baseplate
44
Wärmekapazitätselement Heat capacity element
55
Wärmeleitschicht heat conducting
66
Kühlkörper heatsink
77
Isolationsschicht insulation layer
88th
Isolationselement insulation element
99
Elektrischer Anschluss/Pin Electrical connection / pin
1010
Bodenplatte als Wärmekapazitätselement 4 Base plate as heat capacity element 4
1111
Zwischenschichtelement Intermediate layer member

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • DE 102004018476 B4 [0004] DE 102004018476 B4 [0004]

Claims (10)

Anordnung mit – mindestens einem Leistungshalbleiterbauelement (1) und – mindestens einem Kühlkörper (6), gekennzeichnet durch: – mindestens ein Wärmekapazitätselement (4), das zwischen dem Leistungshalbleiterbauelement (1) und dem Kühlkörper (6) angeordnet und ausgebildet ist, eine von dem Leistungshalbleiterbauelement (1) an den Kühlkörper (6) abzugebende, während der Einschaltdauer des Leistungshalbleiterbauelements (1) entstehende Wärme zu puffern. Arrangement with - at least one power semiconductor component ( 1 ) and - at least one heat sink ( 6 ), characterized by: - at least one heat capacity element ( 4 ) connected between the power semiconductor device ( 1 ) and the heat sink ( 6 ) is arranged and formed, one of the power semiconductor device ( 1 ) to the heat sink ( 6 ) during the on-time of the power semiconductor device ( 1 ) buffering generated heat. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass das Wärmekapazitätselement (4) aus Metall gebildet ist. Arrangement according to claim 1, characterized in that the heat capacity element ( 4 ) is formed of metal. Anordnung nach Anspruch 1 oder 2, gekennzeichnet durch: – eine Wärmeleitschicht (5), die zwischen dem Leistungshalbleiterbauelement (1) und dem Wärmekapazitätselement (4) angeordnet ist. Arrangement according to claim 1 or 2, characterized by: a heat conducting layer ( 5 ) connected between the power semiconductor device ( 1 ) and the heat capacity element ( 4 ) is arranged. Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Wärmeleitschicht (5) aus einer Wärmeleitpaste gebildet ist. Arrangement according to claim 3, characterized in that the heat conducting layer ( 5 ) is formed of a thermal compound. Anordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch: – eine Isolationsschicht (7), die zwischen dem Wärmekapazitätselement (4) und dem Kühlköper (6) angeordnet ist und das Wärmekapazitätselement (4) von dem Kühlkörper (6) elektrisch isoliert. Arrangement according to one of the preceding claims, characterized by: - an insulating layer ( 7 ) between the heat capacity element ( 4 ) and the heat sink ( 6 ) and the heat capacity element ( 4 ) from the heat sink ( 6 ) electrically isolated. Anordnung nach Anspruch 5, dadurch gekennzeichnet, dass die Isolationsschicht (7) aus einer Isolationsfolie gebildet ist. Arrangement according to claim 5, characterized in that the insulating layer ( 7 ) is formed from an insulating film. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Wärmekapazitätselement (4) die Bodenplatte (10) des Leistungshalbleiterbauelements (1) bildet. Arrangement according to one of the preceding claims, characterized in that the heat capacity element ( 4 ) the bottom plate ( 10 ) of the power semiconductor device ( 1 ). Anordnung nach Anspruch 7, gekennzeichnet durch: – ein elektrisch leitfähiges und thermisch leitendes Zwischenschichtelement (11), das zwischen einem Halbleiterchip (2) des Leistungshalbleiterbauelement (1) und der Bodenplatte (10) angeordnet ist und dessen Ausdehnungskoeffizient zwischen dem des Halbleiterchips (2) und dem der Bodenplatte (10) liegt. Arrangement according to claim 7, characterized by: - an electrically conductive and thermally conductive intermediate layer element ( 11 ), which is located between a semiconductor chip ( 2 ) of the power semiconductor component ( 1 ) and the bottom plate ( 10 ) and its coefficient of expansion between that of the semiconductor chip ( 2 ) and the bottom plate ( 10 ) lies. Verfahren zur Pufferung von Wärmeverlusten eines Leistungshalbleiterbauelement (1), dadurch gekennzeichnet, dass eine von dem Leistungshalbleiterbauelement (1) an einen Kühlkörper (6) abzugebende und während der Einschaltdauer des Leistungshalbleiterbauelements (1) entstehende Wärme durch ein Wärmekapazitätselement (4) gepuffert wird. Method for buffering heat losses of a power semiconductor component ( 1 ), characterized in that one of the power semiconductor component ( 1 ) to a heat sink ( 6 ) and during the on-time of the power semiconductor device ( 1 ) resulting heat through a heat capacity element ( 4 ) is buffered. Verfahren nach Anspruch 9, mit einer Anordnung nach einem der Ansprüche 1 bis 8.  Method according to Claim 9, with an arrangement according to one of Claims 1 to 8.
DE201410203225 2014-02-24 2014-02-24 Arrangement and method for dissipating the heat losses of electrical components high pulse power Ceased DE102014203225A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201410203225 DE102014203225A1 (en) 2014-02-24 2014-02-24 Arrangement and method for dissipating the heat losses of electrical components high pulse power

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201410203225 DE102014203225A1 (en) 2014-02-24 2014-02-24 Arrangement and method for dissipating the heat losses of electrical components high pulse power

Publications (1)

Publication Number Publication Date
DE102014203225A1 true DE102014203225A1 (en) 2015-01-29

Family

ID=52274200

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201410203225 Ceased DE102014203225A1 (en) 2014-02-24 2014-02-24 Arrangement and method for dissipating the heat losses of electrical components high pulse power

Country Status (1)

Country Link
DE (1) DE102014203225A1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10149093A1 (en) * 2001-02-09 2002-08-29 Mitsubishi Electric Corp Semiconductor component and method for its production
DE10149580A1 (en) * 2001-02-20 2002-09-05 Mitsubishi Electric Corp Semiconductor device
DE10250604A1 (en) * 2002-10-30 2004-05-19 Tyco Electronics Amp Gmbh Integrated circuit system with latent heat storage module
DE10260851A1 (en) * 2002-12-23 2004-07-08 Robert Bosch Gmbh Manufacture of heat sink for power device in motor vehicle electronic control device, by using thermally conductive adhesive to adhere heat sink to baseplate after soldering power device to its surface
DE102004032368A1 (en) * 2004-06-30 2006-01-26 Robert Bosch Gmbh Cooling structure for a circuit layout has a connecting element on a heat sink for transferring the circuit's heat energy onto the heat sink via the connecting element
DE102004018476B4 (en) 2004-04-16 2009-06-18 Infineon Technologies Ag Power semiconductor arrangement with contacting film and pressing device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10149093A1 (en) * 2001-02-09 2002-08-29 Mitsubishi Electric Corp Semiconductor component and method for its production
DE10149580A1 (en) * 2001-02-20 2002-09-05 Mitsubishi Electric Corp Semiconductor device
DE10250604A1 (en) * 2002-10-30 2004-05-19 Tyco Electronics Amp Gmbh Integrated circuit system with latent heat storage module
DE10260851A1 (en) * 2002-12-23 2004-07-08 Robert Bosch Gmbh Manufacture of heat sink for power device in motor vehicle electronic control device, by using thermally conductive adhesive to adhere heat sink to baseplate after soldering power device to its surface
DE102004018476B4 (en) 2004-04-16 2009-06-18 Infineon Technologies Ag Power semiconductor arrangement with contacting film and pressing device
DE102004032368A1 (en) * 2004-06-30 2006-01-26 Robert Bosch Gmbh Cooling structure for a circuit layout has a connecting element on a heat sink for transferring the circuit's heat energy onto the heat sink via the connecting element

Similar Documents

Publication Publication Date Title
DE102014212376B4 (en) Semiconductor device
DE102011104928B4 (en) Cooling structure of a capacitor and inverter with it
DE112014002061T5 (en) Semiconductor module
DE112014005694B4 (en) Semiconductor module
DE102019112935B4 (en) Semiconductor module
DE112018005978T5 (en) SEMICONDUCTOR DEVICE
DE102014213564A1 (en) Semiconductor device and method for its production
DE102012224355A1 (en) power module
DE102016206233A1 (en) Power module with a Ga semiconductor switch and method for its production, inverter and vehicle drive system
DE102009043441A1 (en) Semiconductor module
DE102018206020A1 (en) Cooling arrangement for electrical components, converters with a cooling arrangement and aircraft with a power converter
EP3794641B1 (en) Heat extraction assembly for a semiconductor power module
DE102010061011A1 (en) Semiconductor package and method of making the same
DE102012111458B4 (en) semiconductor device
DE102017216981A1 (en) Semiconductor module
DE112012006842T5 (en) Semiconductor device
DE102014207927A1 (en) Transistor arrangement for a clamping bandage and clamping bandage with at least one such transistor arrangement
DE102014101712A1 (en) Semiconductor device with bypass functionality and method therefor
DE112014001491T5 (en) Semiconductor module
DE102014213545A1 (en) The power semiconductor module
EP2006910B1 (en) Power electronics module
EP3117458B1 (en) Electric component assembly
DE102016208032B4 (en) semiconductor device
DE102014203225A1 (en) Arrangement and method for dissipating the heat losses of electrical components high pulse power
DE102016218817A1 (en) Electronic power module

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R230 Request for early publication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final
R003 Refusal decision now final

Effective date: 20150307