DE102014202054B3

DE102014202054B3 - Circuit arrangement for recovering energy stored in an inductive load

Info

Publication number: DE102014202054B3
Application number: DE201410202054
Authority: DE
Inventors: Christian Weber
Original assignee: Continental Automotive GmbH
Current assignee: Vitesco Technologies GmbH
Priority date: 2014-02-05
Filing date: 2014-02-05
Publication date: 2015-04-02
Anticipated expiration: 2034-02-06

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur Rückgewinnung von in einer geschalteten induktiven Last (L) gespeicherter Energie, wobei die Last (L) in Serie mit einem steuerbaren Schaltelement (T1) zwischen den Potentialen einer Spannungsversorgungsquelle verschaltet ist, wobei der Verbindungsknoten (KN) der Last und des Schaltelements (T1) mit einem Anschluss (Vout) einer die Energie aufnehmenden Senke verbunden ist. Der Verbindungsknoten (KN) ist über einen steuerbaren Widerstand (T2) mit der Senke und der Steueranschluss (G) des Widerstands (T2) mit dem Ausgang einer Steuerschaltung (St) verbunden, deren Eingang mit dem Verbindungsknoten (KN) verbunden ist und die ausgebildet ist, die Spannung (VKN) am Verbindungsknoten (KN) auf einem Verbindungsknotenwert zu halten, der gegenüber dem Wert der Spannung am Anschluss (Vout) der Senke weniger schwankt.The invention relates to a circuit arrangement for recovering energy stored in a switched inductive load (L), the load (L) being connected in series with a controllable switching element (T1) between the potentials of a voltage supply source, the connection node (KN) of the load and the switching element (T1) is connected to a terminal (Vout) of a drain receiving sink. The connection node (KN) is connected via a controllable resistor (T2) to the drain and the control terminal (G) of the resistor (T2) to the output of a control circuit (St) whose input is connected to the connection node (KN) and formed is to maintain the voltage (VKN) at the connection node (KN) at a connection node value which varies less than the value of the voltage at the terminal (Vout) of the sink.

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Rückgewinnung von in einer geschalteten induktiven Last gespeicherter Energie, wobei die Last in Serie mit einem steuerbaren Schaltelement zwischen den Potentialen einer Spannungsversorgungsquelle verschaltet ist, wobei der Verbindungsknoten der Last und des Schaltelements mit einem Anschluss einer die Energie aufnehmenden Senke verbunden ist.The invention relates to a circuit arrangement for recovering energy stored in a switched inductive load, wherein the load is connected in series with a controllable switching element between the potentials of a voltage supply source, wherein the connection node of the load and the switching element connected to a terminal of a power receiving sink is.

Eine solche Schaltungsanordnung ist aus der DE 101 14 770 A1 und der DE 697 11 980 T2 bekannt.Such a circuit arrangement is from the DE 101 14 770 A1 and the DE 697 11 980 T2 known.

Beim Abschalten einer induktiven Last endet der Stromfluss nicht abrupt, sondern die Induktivität hält einen fließenden Strom, den sog. Abmagnetisierungsstrom, solange aufrecht, bis die in der induktiven Last gespeicherte Energie abgebaut ist. Dieser erzwungene Stromfluss erfolgt über oft unerwünschte Pfade und hat u. U. nachteilige Wirkungen. Bei mechanischen Schaltern wird durch diesen Stromfluss beispielsweise ein Lichtbogen erzeugt, der hochfrequente Störungen im Versorgungsnetz zur Folge hat. Außerdem stellt ein Lichtbogen eine hohe thermische Belastung für die mechanischen Kontakte dar.When switching off an inductive load, the current flow does not stop abruptly, but the inductor holds a flowing current, the so-called demagnetization current, until the energy stored in the inductive load has been dissipated. This forced current flow often takes place via undesirable paths and has u. U. adverse effects. In mechanical switches, for example, an electric arc is generated by this current flow, which results in high-frequency disturbances in the supply network. In addition, an arc represents a high thermal load for the mechanical contacts.

Beim Abschalten induktiver Lasten mit Halbleiterschaltern, insbesondere mit MOS-Transistoren, fließt zumindest ein Teil dieses Stromes über die Drain-Gate-Kapazität des Transistors und den Innenwiderstand der Treiberschaltung. Wenn die durch diesen Teilstrom am Innenwiderstand des Treibers erzeugte Spannung zu groß ist, wird die Gate-Source-Schwellspannung des MOSFETs nicht unterschritten und der Transistor nicht oder nur ungenügend gesperrt. Dies hat die bekannten Abschaltverluste zur Folge, die mit dem Laststrom und der Schaltfrequenz erheblich ansteigen und durch die erzeugte Wärme den Halbleiter gefährden. Außerdem wird durch diese Erwärmung auch der Einschaltwiderstand eines MOSFETs erhöht, was wiederum auch die Leitverluste ansteigen lässt. Die teilweise Aktivierung des MOSFET kann auch gewollt sein. So wird nämlich die Drain-Spannung begrenzt und die Energie kontrolliert in Wärme umgesetzt (”Clamping”). Zwischen Drain, Gate und Source wird hierfür eigens eine Schaltung eingebaut, welche die Gate-Spannung entsprechend der gewünschten Drain-Spannung einstellt. Dieses beabsichtigte Verhalten führt derzeit aber auch zu einer ”Überdimensionierung” des Schalters, welche unerwünscht ist.When switching off inductive loads with semiconductor switches, in particular with MOS transistors, at least part of this current flows via the drain-gate capacitance of the transistor and the internal resistance of the driver circuit. If the voltage generated by this partial current at the internal resistance of the driver is too large, the gate-source threshold voltage of the MOSFET is not exceeded and the transistor is not or only insufficiently blocked. This results in the known turn-off losses, which increase significantly with the load current and the switching frequency and jeopardize the semiconductor due to the generated heat. In addition, this heating also increases the on-resistance of a MOSFET, which in turn also increases the conduction losses. The partial activation of the MOSFET may also be intentional. Namely, the drain voltage is limited and the energy controlled in heat converted ("clamping"). Between the drain, gate and source for this purpose, a circuit is specifically built, which adjusts the gate voltage according to the desired drain voltage. However, this intended behavior currently also leads to a "oversizing" of the switch, which is undesirable.

Die DE 101 14 770 A1 schlägt zur Lösung dieses Problems vor, die in der induktiven Last gespeicherte magnetische Energie in einen in Serie zur induktiven Last geschalteten Kondensator als elektrische Energie umzuladen und in der nächsten Ladephase der induktiven Last, die in diesem Kondensator gespeicherte elektrische Energie wiederum in eine weitere Induktivität umzuladen, aus der dann diese magnetische Energie wiederum zurück in eine kapazitive Senke, beispielsweise die Versorgungsspannung der gesamten Anordnung, wieder als elektrische Energie umgeladen wird. Die dafür erforderliche Schaltung zur Durchführung der mehrfachen Umladevorgänge ist jedoch sehr aufwändig und es treten durch die mehrfachen Umladevorgänge nicht unerhebliche Verluste durch Umwandlung in Wärme auf.The DE 101 14 770 A1 proposes to solve this problem, to reload the magnetic energy stored in the inductive load in a connected in series with the inductive load capacitor as electrical energy and in the next charging phase of the inductive load, the electrical energy stored in this capacitor turn into another inductance from which then this magnetic energy in turn is transferred back into a capacitive sink, for example, the supply voltage of the entire arrangement, again as electrical energy. However, the required circuit for carrying out the multiple transhipment operations is very complex and occur due to the multiple transshipment significant losses by conversion to heat.

Bei der DE 697 11 980 T2 sind der Verbindungsknoten der Last und des Schaltelements über einen Feldeffekttransistor mit der Senke und der Steueranschluss des Feldeffekttransistors mit dem Ausgang einer Pegelverschiebungsschaltung verbunden. Eine Steuerschaltung steuert das Schaltelement abhängig von der Spannung am Verbindungsknoten an. Hierdurch wird eine bessere Effizient dieser Steuererhöhungs-Regulierungsschaltung erreicht.In the DE 697 11 980 T2 the connection node of the load and the switching element are connected via a field effect transistor to the drain and the control terminal of the field effect transistor to the output of a level shift circuit. A control circuit controls the switching element depending on the voltage at the connection node. This achieves a better efficiency of this control-increasing regulation circuit.

Bei bestimmten induktiven Lasten, die in kurzen Zeiten geladen und wieder entladen werden müssen, wie dies beispielsweise bei magnetischen Einspritzventilen der Fall ist, müssen bestimmte Zeitbedingungen eingehalten werden. Insbesondere magnetische Einspritzventile sollten möglichst schnell wieder schließen, damit möglichst exakte Einspritzmengen realisiert werden können. Hierdurch ist es jedoch erforderlich, die in der induktiven Last, also beispielsweise der Spule des magnetischen Einspritzventils, gespeicherte magnetische Energie möglichst schnell abzubauen, sie also in einen eine Senke bildenden elektrischen Energiespeicher umzuladen. Dies geht umso schneller, je höher das Energieniveau dieser Senke ist.For certain inductive loads that need to be charged and recharged in short times, as is the case, for example, with magnetic injectors, certain time constraints must be met. In particular, magnetic injection valves should close again as quickly as possible so that the most accurate injection quantities can be realized. In this way, however, it is necessary to reduce the magnetic energy stored in the inductive load, for example, the coil of the magnetic injection valve, as quickly as possible, ie to reload it into an electrical energy store forming a sink. This is the faster, the higher the energy level of this sink.

Eine Senke mit einem hohen Energieniveau steht jedoch nicht immer zur Verfügung. In den meisten Fällen stehen jedoch Senken mit einem niedrigeren Spannungsniveau zur Verfügung, wobei das zur Verfügung stehende Spannungsniveau häufig jedoch zu niedrig ist, um einen schnellen Energieabbau zu ermöglichen oder zu großen Schwankungen unterliegt, wie beispielsweise die Batteriespannung in einem Kraftfahrzeug. Damit lässt sich in vielen Fällen kein ausreichend schneller oder hinsichtlich der Zeitdauer ausreichend reproduzierbarer Abbau der in der induktiven Last gespeicherten Energie verwirklichen.However, a sink with a high energy level is not always available. In most cases, however, sinks are available with a lower voltage level, but the available voltage level is often too low to permit rapid energy dissipation or to undergo large fluctuations, such as battery voltage in a motor vehicle. In many cases, this means that it is not possible to realize a sufficiently fast reduction in the energy stored in the inductive load or sufficiently reproducible with regard to the duration of the time.

Es ist daher die Aufgabe der Erfindung, dieses Problem zu vermeiden.It is therefore the object of the invention to avoid this problem.

Die Aufgabe wird gelöst durch eine gattungsgemäße Schaltungsanordnung, bei der der Verbindungsknoten über einen steuerbaren Widerstand mit der Senke verbunden und der Steueranschluss des Widerstands mit dem Ausgang einer Steuerschaltung verbunden ist, deren Eingang mit dem Verbindungsknoten verbunden ist und die ausgebildet ist, die Spannung am Verbindungsknoten auf einem Wert zu halten, der gegenüber dem Wert der Spannung der Senke weniger schwankt.The object is achieved by a generic circuit arrangement in which the connection node is connected via a controllable resistor to the drain and the control terminal of the resistor to the output of a control circuit is connected, whose input is connected to the connection node and which is adapted to maintain the voltage at the connection node at a value which varies less than the value of the voltage of the drain.

Durch diese als Linearregler ausgebildete Steuerschaltung in Verbindung mit dem steuerbaren Widerstand kann selbst bei einem niederen Wert der Spannung der Senke oder einem stark schwankenden Wert der Spannung dieser Senke eine ausreichend konstante Spannung am Verbindungsknoten eingestellt werden, so dass sich die in der induktiven Last gespeicherte magnetische Energie innerhalb einer vorgegebenen Zeit abbauen kann, indem sie als elektrische Energie in der Senke teilweise zurück gewonnen wird.By this formed as a linear regulator control circuit in conjunction with the controllable resistor, even at a low value of the voltage of the sink or a highly fluctuating value of the voltage of this sink a sufficiently constant voltage can be set at the connection node, so that the magnetic energy stored in the inductive load Can dissipate energy within a given time by being partially recovered as electrical energy in the sink.

In einer vorteilhaften Ausbildung der erfindungsgemäßen Schaltungsanordnung ist die Steuerschaltung mit einem den steuerbaren Widerstand bildenden PMOS-Transistor und mit einer diesen steuernden Gate-Source-Spannungsversorgungsschaltung gebildet, wobei der Source-Anschluss des PMOS-Transistors mit dem Verbindungsknoten und dessen Drain-Anschluss mit dem Senkenanschluss verbunden ist. Der Gate-Anschluss und der Source-Anschluss des PMOS-Transistors sind mit der Gate-Source-Spannungsversorgungsschaltung verbunden. Hierdurch kann auf einfache schaltungstechnische Weise erreicht werden, dass sich die induktive Last in vorgegebenen, reproduzierbaren Zeitintervallen entladen kann.In an advantageous embodiment of the circuit arrangement according to the invention, the control circuit is formed with a controllable resistance forming PMOS transistor and with a controlling gate-source voltage supply circuit, wherein the source terminal of the PMOS transistor with the connection node and its drain terminal with the Lower connection is connected. The gate terminal and the source terminal of the PMOS transistor are connected to the gate-source power supply circuit. As a result, it can be achieved in a simple circuit-technical manner that the inductive load can discharge in predetermined, reproducible time intervals.

In einer ersten Ausführung der Gate-Source-Spannungsversorgungsschaltung weist diese eine Zenerdiode auf, wobei der Wert der Spannung am Verbindungsknoten durch die Durchbruchspannung der Zenerdiode bestimmt wird. Hierdurch ist eine besonders einfache Stabilisierung der Spannung am Verbindungsknoten möglich.In a first embodiment of the gate-source voltage supply circuit, this has a zener diode, wherein the value of the voltage at the connection node is determined by the breakdown voltage of the zener diode. As a result, a particularly simple stabilization of the voltage at the connection node is possible.

In einer zweiten Ausbildung der Gate-Source-Spannungsversorgungsschaltung weist diese eine Regelschaltung auf, durch die die Gate- oder die Source-Spannung des PMOS-Transistors abhängig von einer vorgebbaren Referenzspannung eingestellt werden kann. Diese Schaltung ist zwar etwas aufwändiger, dafür kann die Spannung am Verbindungsknoten und damit die Entladezeit der induktiven Last etwas genauer eingestellt werden.In a second embodiment of the gate-source voltage supply circuit, this has a control circuit, by means of which the gate or the source voltage of the PMOS transistor can be set as a function of a predefinable reference voltage. Although this circuit is a bit more complex, the voltage at the connection node and thus the discharge time of the inductive load can be set somewhat more precisely.

In einer Weiterbildung der ersten Ausbildung der Gate-Source-Spannungsversorgungsschaltung ist diese mit der Serienschaltung eines ersten Widerstands, der Zenerdiode und eines zweiten Widerstands gebildet, die zwischen dem Source-Anschluss des PMOS-Transistors und dem niederen Potential der Spannungsversorgungsquelle verschaltet ist, wobei der Verbindungspunkt des ersten Widerstands und der Zenerdiode mit dem Gate-Anschluss des PMOS-Transistors verbunden ist.In a further development of the first embodiment of the gate-source voltage supply circuit, this is formed with the series connection of a first resistor, the zener diode and a second resistor, which is connected between the source terminal of the PMOS transistor and the low potential of the power source, wherein the Connection point of the first resistor and the zener diode is connected to the gate terminal of the PMOS transistor.

In einer Ausbildung der zweiten Variante der Gate-Source-Spannungsversorgungsschaltung ist diese mit einem Spannungsteiler aus einem dritten, einem vierten und einem fünften steuerbaren Widerstand gebildet, der zwischen dem Source-Anschluss des PMOS-Transistors und dem niederen Potential der Spannungsversorgungsquelle verschaltet ist. Sie weist außerdem eine Regelschaltung auf, die mit ihrem Ausgangsanschluss mit dem Steueranschluss des fünften Widerstands, mit einem ersten Eingangsanschluss mit einer einstellbaren Referenzspannungsquelle und mit einem zweiten Eingangsanschluss mit dem Source- oder dem Gate-Anschluss des PMOS-Transistors verbunden ist.In an embodiment of the second variant of the gate-source voltage supply circuit, this is formed with a voltage divider comprising a third, a fourth and a fifth controllable resistor, which is connected between the source terminal of the PMOS transistor and the low potential of the voltage supply source. It also has a control circuit connected with its output terminal to the control terminal of the fifth resistor, to a first input terminal to an adjustable reference voltage source, and to a second input terminal connected to the source or gate terminal of the PMOS transistor.

Durch diese schaltungstechnischen Ausbildungen kann auf einfache Weise ein Linearregler realisiert werden, dessen Eingangsspannung auf einem nahezu konstanten Wert gehalten wird, indem der von der induktiven Last gelieferte Strom geregelt über die Laststrecke des PMOS-Transistors zur Senke abgeleitet wird.By means of these circuit designs, a linear regulator can be realized in a simple manner, the input voltage of which is kept at a virtually constant value by the control of the current supplied by the inductive load being conducted via the load path of the PMOS transistor to the drain.

In einer vorteilhaften Weiterbildung der erfindungsgemäßen Schaltungsanordnung ist der Eingang der Steuerschaltung über eine in Sperrrichtung gepolte Diode mit dem Verbindungsknoten verbunden. Damit wird eine Rückwirkung der Steuerschaltung und auch des steuerbaren Widerstands auf die induktive Last in dem eingeschalteten Zustand verhindert.In an advantageous development of the circuit arrangement according to the invention, the input of the control circuit is connected to the connection node via a diode polarized in reverse direction. This prevents the control circuit and also the controllable resistor from reacting on the inductive load in the switched-on state.

Die Erfindung soll nachfolgend anhand von Ausführungsbeispielen mit Hilfe von Figuren näher erläutert werden. Dabei zeigen:The invention will be explained in more detail by means of embodiments with the aid of figures. Showing:

1 eine schematische Darstellung der erfindungsgemäßen Schaltungsanordnung, 1 a schematic representation of the circuit arrangement according to the invention,

2 eine erste Variante der Gate-Source-Spannungsversorgungsschaltung und 2 a first variant of the gate-source voltage supply circuit and

3 eine zweite Variante der Gate-Source-Spannungsversorgungsschaltung. 3 a second variant of the gate-source voltage supply circuit.

1 zeigt eine typische Schaltung zur Betätigung einer induktiven Last L, die in Serie mit einem Schaltelement T1, das ein MOS-Transistor oder ein IGBT sein kann, zwischen den Potentialen einer nicht näher dargestellten Versorgungsspannungsquelle verschaltet ist. Im dargestellten Beispiel der 1 handelt es sich bei dem Schaltelement T1 um einen sog. Low-Side-Schalter, da er einen Anschluss der induktiven Last L mit dem niederen Potential der Versorgungsspannungsquelle schaltbar verbindet. Es sind jedoch auch andere Schaltungen zur Betätigung einer induktiven Last L möglich, beispielsweise die Ausbildung des Schaltelements als High-Side-Schalter, der einen Anschluss der induktiven Last L mit dem hohen Potential der Versorgungsspannungsquelle verbindet als auch Halbbrücken- und Vollbrücken-Topologien. 1 shows a typical circuit for actuating an inductive load L, which is connected in series with a switching element T1, which may be a MOS transistor or an IGBT, between the potentials of a supply voltage source, not shown. In the example shown the 1 the switching element T1 is a so-called low-side switch, since it connects a connection of the inductive load L to the low potential of the supply voltage source in a switchable manner. However, other circuits for actuating an inductive load L are possible, For example, the formation of the switching element as a high-side switch, which connects a terminal of the inductive load L with the high potential of the supply voltage source as well as half-bridge and full-bridge topologies.

Der Verbindungsknoten zwischen der induktiven Last L und dem Schaltelement T1 ist über eine Diode D mit einem ersten Anschluss eines steuerbaren Widerstands, der im dargestellten Ausführungsbeispiel als PMOS-Transistor ausgebildet ist, mit dem Anschluss Vout einer Senke für elektrische Energie verbunden. Die Spannung an der Kathode der Diode D entspricht nahezu der Spannung V am Verbindungsknoten und ist auch die Spannung am Eingang einer Steuerschaltung St, die einerseits mit der Kathode der Diode D und andererseits mit dem Steueranschluss des steuerbaren Widerstands bzw. dem Gate-Anschluss des PMOS-Transistors KN verbunden ist. Die Steuerschaltung St ist außerdem mit dem niederen Potential der Versorgungsspannungsquelle verbunden.The connection node between the inductive load L and the switching element T1 is connected via a diode D to a first terminal of a controllable resistor, which is formed in the illustrated embodiment as a PMOS transistor, to the terminal Vout a sink for electrical energy. The voltage at the cathode of the diode D corresponds almost to the voltage V at the connection node and is also the voltage at the input of a control circuit St, on the one hand with the cathode of the diode D and on the other hand with the control terminal of the controllable resistor or the gate terminal of the PMOS Transistor CN is connected. The control circuit St is also connected to the low potential of the supply voltage source.

Der Verbindungspunkt des steuerbaren Widerstands mit der Kathode der Diode D ist im Falle der Verwendung eines PMOS-Transistors dessen Source und ist mit S bezeichnet, der Verbindungspunkt mit dem Anschluss Vout der Senke ist der Drain-Anschluss und mit D bezeichnet und der Steueranschluss ist das Gate des PMOS-Transistors und mit G bezeichnet.The connection point of the controllable resistor with the cathode of the diode D is in the case of using a PMOS transistor whose source and is denoted by S, the connection point to the terminal Vout of the drain is the drain terminal and designated D and the control terminal is the Gate of the PMOS transistor and denoted by G.

Der mit dem Steueranschluss G verbundene Anschluss der Steuerschaltung St ist mit A bezeichnet, der Anschluss der Steuerschaltung St mit dem niederen Potential der Versorgungsspannungsquelle ist mit B bezeichnet und der Anschluss der Steuerschaltung St, der mit der Kathode der Diode D verbunden ist, ist mit C bezeichnet.The connected to the control terminal G terminal of the control circuit St is denoted by A, the terminal of the control circuit St with the low potential of the supply voltage source is denoted by B and the terminal of the control circuit St, which is connected to the cathode of the diode D, with C designated.

Im Falle der oben genannten Verwendung eines High-Side-Schalters zum Betätigen der induktiven Last kann auch ein NMOS Transistor als steuerbarer Widerstand zum Einsatz kommen. Beim Abschalten eines solchen High-Side-Schalters wird der Knoten KN ins Negative gezogen. Der steuerbare Widerstand (hier nun der NMOS-Transistor) begrenzt diese negative Spannung und führt die Ladung einer negativ vorgespannten Leitung zu.In the case of the above-mentioned use of a high-side switch for actuating the inductive load, an NMOS transistor can also be used as a controllable resistor. When switching off such a high-side switch, the node KN is pulled into negative. The controllable resistor (here the NMOS transistor) limits this negative voltage and supplies the charge to a negatively biased line.

2 zeigt eine erste Ausbildung der Steuerschaltung St als Gate-Source-Spannungsversorgungsschaltung für einen PMOS-Transistor als steuerbaren Widerstand T2. Die Steuerschaltung St ist in besonders einfacher Weise als Serienschaltung eines ersten Widerstands R1, einer Zenerdiode ZD und eines zweiten Widerstands R2 gebildet, die zwischen den Anschlüssen C und B geschaltet ist, wobei der Verbindungspunkt des ersten Widerstands R1 und der Kathode der Zenerdiode ZD mit dem Anschluss A der Steuerschaltung St verbunden ist. Damit ein Strom aus der induktiven Last L in die Senke über den steuerbaren Widerstand T2 abgeleitet werden kann, muss die Spannung am Verbindungsknoten V_KN mindestens der Durchbruchspannung der Zenerdiode ZD und dem Spannungsabfall aufgrund eines Stromflusses durch die Serienschaltung der 2 am Widerstand R1 führen, der den PMOS-Transistor soweit aufsteuert, dass ein Strom über dessen Laststrecke in die Senke fließen kann. Ist dieser Wert erreicht, wird er durch die erfindungsgemäße Schaltungsanordnung auf einem nahezu konstanten Wert gehalten, wodurch die Abschaltzeit der induktiven Last L in gewünschter Weise reproduzierbar eingestellt werden kann. 2 shows a first embodiment of the control circuit St as a gate-source voltage supply circuit for a PMOS transistor as a controllable resistor T2. The control circuit St is formed in a particularly simple manner as a series connection of a first resistor R1, a Zener diode ZD and a second resistor R2, which is connected between the terminals C and B, wherein the connection point of the first resistor R1 and the cathode of the Zener diode ZD with the Terminal A of the control circuit St is connected. In order for a current from the inductive load L to be diverted into the drain via the controllable resistor T2, the voltage at the connection _node V _KN must be at least the breakdown voltage of the zener diode ZD and the voltage drop due to a current flow through the series connection of the 2 lead to the resistor R1, which controls the PMOS transistor so far that a current can flow through the load path in the sink. If this value is reached, it is kept at a virtually constant value by the circuit arrangement according to the invention, whereby the turn-off time of the inductive load L can be set reproducibly in the desired manner.

Im Falle der Verwendung eines NMOS-Transistors als steuerbarem Widerstand sind sowohl die Diode D als auch die Zenerdiode ZD in umgekehrter Polung zu verschalten.In the case of using an NMOS transistor as a controllable resistor, both the diode D and the Zener diode ZD are connected in reverse polarity.

Eine etwas aufwändigere Regelschaltung zeigt die 3, in der die Serienschaltung aus einem dritten Widerstand R3, einem vierten Widerstand R4, und einem steuerbaren Widerstand R5 zwischen den Anschlüssen C und B der Steuerschaltung St geschaltet sind. Der Verbindungspunkt des dritten Widerstands R3 und des vierten Widerstands R4 bildet den Anschluss A der Steuerschaltung St. Der Steueranschluss des fünften Widerstands R5 ist mit dem Ausgang einer Regelschaltung RS verbunden, deren erster Eingang mit einer einstellbaren Referenzspannungsquelle und deren zweiter Eingang im dargestellten Ausführungsbeispiel mit dem Anschluss C der Steuerschaltung St verbunden ist. Als Alternative kann er auch, wie strichliert dargestellt ist, mit dem Anschluss A der Steuerschaltung St verbunden sein. Damit kann entweder die Spannung am Source-Anschluss eines mit der Steuerschaltung St verbundenen PMOS-Transistors T2 oder die Spannung an dessen Gate-Anschluss auf den Wert der Referenzspannung Uref eingestellt werden, was durch entsprechende Ansteuerung des fünften Widerstands R5 durch die Regelschaltung RS erfolgt, so dass auch durch diese Schaltung die Spannung V_KN am Verbindungsknoten auf einen gewünschten Wert eingestellt werden kann, wodurch ein vorgegebener, reproduzierbarer Wert der Abschaltzeit der induktiven Last L gewährleistet wird, indem die darin gespeicherte magnetische Energie in vorgegebener Zeit durch einen Stromfluss über den PMOS-Transistor T2 in die Senke – und damit zur Rückgewinnung der zuvor in der induktiven Last L gespeicherten magnetischen Energie – führt.A somewhat more complex control circuit shows the 3 in which the series connection of a third resistor R3, a fourth resistor R4, and a controllable resistor R5 between the terminals C and B of the control circuit St are connected. The connection point of the third resistor R3 and the fourth resistor R4 forms the terminal A of the control circuit St. The control terminal of the fifth resistor R5 is connected to the output of a control circuit RS whose first input with an adjustable reference voltage source and the second input in the illustrated embodiment with the Terminal C of the control circuit St is connected. As an alternative, it may also, as shown in dashed lines, be connected to the terminal A of the control circuit St. Thus, either the voltage at the source terminal of a PMOS transistor T2 connected to the control circuit St or the voltage at the gate terminal thereof can be set to the value of the reference voltage Uref, which is effected by appropriate control of the fifth resistor R5 by the control circuit RS, so that the voltage V _KN at the connection node can also be set to a desired value by this circuit, whereby a predetermined, reproducible value of the turn-off time of the inductive load L is ensured by the stored magnetic energy in a predetermined time by a current flow through the PMOS -Transistor T2 in the sink - and thus for the recovery of the previously stored in the inductive load L magnetic energy - leads.

Die Regelschaltung RS verhindert ein Einschalten des PMOS-Transistors T2, falls die Spannung am Verbindungsknoten V_KN kleiner als der Wert der Referenzspannungsquelle ist und begrenzt die Spannung am Verbindungsknoten V_KN sobald der Zielwert erreicht ist. Der Zielwert und damit auch die Dauer des Abschaltvorgangs für die induktive Last L kann der Regelschaltung RS über die Referenzspannungsquelle auch während des Betriebs variabel von außen vorgegeben werden. Dies ist z. B. von Vorteil, wenn die Betätigungszeit der induktiven Last L unabhängig vom Ansteuersignal des Schaltelements T1 zusätzlich variiert werden soll oder aber Freiheitsgrade erlauben, die Betätigungszeit zugunsten der Verlustleistung im PMOS-Transistor T2 zu verlängern.The control circuit RS prevents turning on of the PMOS transistor T2, if the voltage at the connection _node V _{KN is} smaller than the value of the reference voltage source and limits the voltage at the connection _node V _KN as soon as the target value is reached. The target value and thus also the duration of the switch-off process for the inductive load L, the control circuit RS can be specified via the reference voltage source and during operation variable from the outside. This is z. B. advantageous if the actuation time of the inductive load L is to be additionally varied independently of the drive signal of the switching element T1 or allow degrees of freedom to extend the actuation time in favor of the power dissipation in the PMOS transistor T2.

Claims

Circuit arrangement for recovering energy stored in a switched inductive load (L), wherein the load (L) is connected in series with a controllable switching element (T1) between the potentials of a voltage supply source, the connection node (KN) of the load and of the switching element ( T1) is connected to a terminal (Vout) of an energy absorbing sink, characterized in that the connection node (KN) via a controllable resistor (T2) connected to the drain and the control terminal (G) of the resistor (T2) to the output a control circuit (St) is connected, the input of which is connected to the connection node (KN) and which is designed to maintain the voltage (V _KN ) at the connection node (KN) at a connection node value, which compared to the value of the voltage at the terminal (Vout ) the sink fluctuates less.

Circuit arrangement according to Claim 1, characterized in that the control circuit (St) is connected to a MOS transistor (T2) and to a gate-source voltage supply circuit (St) controlling the latter, the source terminal of the MOS transistor (T2) is connected to the connection node (KN) and its drain terminal (D) to the drain terminal (Vout), and wherein the gate terminal (G) and the source terminal (S) of the MOS transistor (T2) to the gate -Source power supply circuit are connected.

Circuit arrangement according to Claim 2, characterized in that the gate-source voltage supply circuit (St) has a Zener diode and the connection node value is determined by the breakdown voltage of the Zener diode (ZD).

Circuit arrangement according to Claim 2, characterized in that the gate-source voltage supply circuit (St) has a control circuit (RS) through which the gate or source voltage of the MOS transistor (T2) is dependent on a predefinable reference voltage (Uref). can be adjusted.

Circuit arrangement according to Claim 3, characterized in that the gate-source voltage supply circuit (St) is formed with the series connection of a first resistor (R1), the zener diode (ZD) and a second resistor (R2) connected between the source terminal (Z). S) of the MOS transistor (T2) and the low potential of the supply voltage source is connected, wherein the connection point of the first resistor (R1) and the Zener diode (ZD) to the gate terminal (G) of the MOS transistor (T2) is connected ,

Circuit arrangement according to claim 4, characterized in that the gate-source voltage supply circuit (St) with a voltage divider of a third (R3), a fourth (R4) and a fifth controllable resistor (R5) connected between the source terminal of the MOS Transistor (T2) and the low potential of the power source is connected, and a control circuit (RS) is formed, with its output terminal to the control terminal of the fifth resistor (R5), with a first input terminal with an adjustable reference voltage source (Uref) and with a second input terminal is connected to the source (S) or the gate terminal (G) of the MOS transistor (T2).

Circuit arrangement according to one of the preceding claims, that the input of the control circuit (St) via a reverse biased diode (D) to the connection node (CN) is connected.