DE102014117512B4 - Semiconductor device with metal structure in an outermost wiring layer and via - Google Patents

Semiconductor device with metal structure in an outermost wiring layer and via Download PDF

Info

Publication number
DE102014117512B4
DE102014117512B4 DE102014117512.3A DE102014117512A DE102014117512B4 DE 102014117512 B4 DE102014117512 B4 DE 102014117512B4 DE 102014117512 A DE102014117512 A DE 102014117512A DE 102014117512 B4 DE102014117512 B4 DE 102014117512B4
Authority
DE
Germany
Prior art keywords
sense
semiconductor device
metal structure
line
force
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014117512.3A
Other languages
German (de)
Other versions
DE102014117512A1 (en
Inventor
Andreas Spitzer
Christian Kampen
Christoph Kadow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014117512.3A priority Critical patent/DE102014117512B4/en
Publication of DE102014117512A1 publication Critical patent/DE102014117512A1/en
Application granted granted Critical
Publication of DE102014117512B4 publication Critical patent/DE102014117512B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05673—Rhodium [Rh] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

Halbleitervorrichtung, umfassend
eine erste Force-Leitung (401), die elektrisch mit einer Metallstruktur (305) in einer äußersten Verdrahtungsschicht (300) verbunden ist, wobei ein Sense-Via (311) sich von der Metallstruktur (305) durch ein äußerstes Zwischenschichtdielektrikum (210) erstreckt;
eine erste Sense-Leitung (411), die von der ersten Force-Leitung (401) getrennt und elektrisch mit der Metallstruktur (305) verbunden ist;
eine zweite Force-Leitung (402), die elektrisch mit dem Sense-Via (311) über eine Basisoberfläche (311a) des Sense-Vias (311) verbunden ist, wobei die Basisoberfläche (311a) von der Metallstruktur (305) abgewandt und zu einem Halbleiterkörper (100) ausgerichtet ist, der halbleitende Teile von wenigstens einem Halbleiterelement (190) umfasst;
eine zweite Sense-Leitung (412), die elektrisch mit dem Sense-Via (311) durch die Basisoberfläche (311a) verbunden ist; und
Kontaktvias (319), die sich von der Metallstruktur (305) durch das äußerste Zwischenschichtdielektrikum (210) erstrecken und elektrisch mit dem wenigstens einen Halbleiterelement (190) verbunden sind und durch die im eingeschalteten Zustand der Halbleitervorrichtung ein Laststrom fließt.

Figure DE102014117512B4_0000
Semiconductor device comprising
a first force line (401) electrically connected to a metal structure (305) in an outermost wiring layer (300), a sense via (311) extending from the metal structure (305) through an outermost interlayer dielectric (210) ;
a first sense line (411) disconnected from the first force line (401) and electrically connected to the metal structure (305);
a second force line (402) electrically connected to the sense via (311) via a base surface (311a) of the sense vias (311), the base surface (311a) facing away from and away from the metal structure (305) a semiconductor body (100) is aligned, which comprises semiconducting parts of at least one semiconductor element (190);
a second sense line (412) electrically connected to the sense via (311) through the base surface (311a); and
Contact vias (319) extending from the metal structure (305) through the outermost interlayer dielectric (210) and electrically connected to the at least one semiconductor element (190) and through which a load current flows in the on state of the semiconductor device.
Figure DE102014117512B4_0000

Description

HINTERGRUNDBACKGROUND

Halbleiterschaltvorrichtungen schalten einen Laststrom durch eine elektrische Last ein und aus. Eine dicke Metallstruktur, die in die Halbleiterschaltvorrichtung integriert oder an dieser angebracht ist, führt in der Halbleiterschaltvorrichtung erzeugte thermische Energie zur Umgebung ab, beispielsweise durch ein zusätzliches Kühlelement oder eine Wärmesenke. Wenn die Abmessung von Halbleiterschaltvorrichtungen, die für einen spezifischen Laststrom klassifiziert sind, herabgesetzt wird, wird das Gesamtvolumen der Metallstruktur kleiner und eine Wärmeübertragung durch die Metallstruktur wird kritischer, und die Halbleiterschaltvorrichtungen können unter einem Verlust an Zuverlässigkeit leiden. Es ist eine Aufgabe der Ausführungsbeispiele, Halbleiterschaltvorrichtungen vorzusehen, die zuverlässig betrieben werden können.Semiconductor switching devices turn on and off a load current through an electrical load. A thick metal structure integrated into or attached to the semiconductor switching device dissipates thermal energy generated in the semiconductor switching device to the environment, for example, by an additional cooling element or a heat sink. As the size of semiconductor switching devices classified for a specific load current is reduced, the overall volume of the metal structure becomes smaller and heat transfer through the metal structure becomes more critical, and the semiconductor switching devices suffer from a loss of reliability. It is an object of the embodiments to provide semiconductor switching devices that can be reliably operated.

Die Druckschrift US 2011 / 0 042 671 A1 beschreibt eine Vierpunktmessung über einen Test-Via zum Erfassen von Elektromigrationseffekten. Der Test-Via ist beispielsweise im Kerf-Bereich (scribe-line) eines Halbleiterwafers angeordnet. Das Erfassen der Elektromigrationseffekte erfolgt in einer Prüfumgebung für Wafer oder als Package-Level Test.The document US 2011/0 042 671 A1 describes a four-point measurement via a test via for detecting electromigration effects. The test via is arranged, for example, in the kerf region (scribe-line) of a semiconductor wafer. The detection of the electromigration effects takes place in a test environment for wafers or as a package-level test.

ZUSAMMENFASSUNGSUMMARY

Die Aufgabe wird durch die Lehren der unabhängigen Patentansprüche gelöst. Die abhängigen Patentansprüche beziehen sich auf weitere Ausführungsbeispiele.The object is solved by the teachings of the independent claims. The dependent claims relate to further embodiments.

Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung eine erste Force-Leitung, die mit einer Metallstruktur in einer äußersten Verdrahtungsschicht verbunden ist. Ein Sense-Via erstreckt sich von der Metallstruktur durch ein äußerstes Zwischenschichtdielektrikum. Eine erste Sense-Leitung ist von der ersten Force-Leitung getrennt und elektrisch mit der Metallstruktur verbunden. Eine zweite Force-Leitung ist elektrisch mit dem Sense-Via durch eine Basisoberfläche des Sense-Vias verbunden, wobei die Basisoberfläche von der Metallstruktur abgewandt und zu dem Halbleiterkörper ausgerichtet ist, der halbleitende Teile von wenigstens einem Halbleiterelement umfasst. Eine zweite Sense-Leitung ist elektrisch mit dem Sense-Via durch die Basisoberfläche verbunden. Kontaktvias erstrecken sich von der Metallstruktur durch das äußerste Zwischenschichtdielektrikum und sind elektrisch mit dem wenigstens einen Halbleiterelement verbunden. Durch die Kontaktvias fließt im eingeschalteten Zustand der Halbleitervorrichtung ein Laststrom.According to an embodiment, a semiconductor device includes a first force line connected to a metal structure in an outermost wiring layer. A sense via extends from the metal structure through an ultimate interlayer dielectric. A first sense line is disconnected from the first force line and electrically connected to the metal structure. A second force line is electrically connected to the sense via through a base surface of the sense vias, the base surface facing away from the metal structure and aligned with the semiconductor body comprising semiconducting portions of at least one semiconductor element. A second sense line is electrically connected to the sense via through the base surface. Contact vias extend from the metal structure through the outermost interlayer dielectric and are electrically connected to the at least one semiconductor element. Due to the contact vias, a load current flows in the switched-on state of the semiconductor device.

Gemäß einem anderen Ausführungsbeispiel umfasst eine elektrische Schaltung eine erste Halbleitervorrichtung, die eine erste Force-Leitung aufweist, die elektrisch mit einer Metallstruktur in einer äußersten Verdrahtungsschicht verbunden ist. Ein Sense-Via erstreckt sich von der Metallstruktur durch ein äußerstes Zwischenschichtdielektrikum. Eine erste Sense-Leitung ist von der ersten Force-Leitung getrennt und elektrisch mit der Metallstruktur verbunden. Eine zweite Force-Leitung ist elektrisch mit dem Sense-Via durch eine Basisoberfläche des Sense-Vias verbunden, wobei die Basisoberfläche von der Metallstruktur abgewandt und zu einem Halbleiterkörper ausgerichtet ist, der halbleitende Teile von wenigstens einem Halbleiterelement umfasst. Eine zweite Sense-Leitung ist elektrisch mit dem Sense-Via durch die Basisoberfläche verbunden. Die elektrische Schaltung umfasst weiterhin eine zweite Halbleitervorrichtung, die elektrisch mit den ersten und zweiten Force-Anschlüssen und mit den ersten und zweiten Sense-Anschlüssen verbunden ist. Die zweite Halbleitervorrichtung ist gestaltet, um ein Signal auszugeben, das anzeigt, dass ein Spannungsabfall über dem Sense-Via eine vorbestimmte Schwelle überschreitet. Kontaktvias erstrecken sich von der Metallstruktur durch das äußerste Zwischenschichtdielektrikum und sind elektrisch mit dem wenigstens einen Halbleiterelement verbunden. Durch die Kontaktvias fließt im eingeschalteten Zustand der Halbleitervorrichtung ein Laststrom.According to another embodiment, an electrical circuit comprises a first semiconductor device having a first force line electrically connected to a metal structure in an outermost wiring layer. A sense via extends from the metal structure through an ultimate interlayer dielectric. A first sense line is disconnected from the first force line and electrically connected to the metal structure. A second force line is electrically connected to the sense via through a base surface of the sense vias, the base surface facing away from the metal structure and aligned with a semiconductor body comprising semiconductive portions of at least one semiconductor element. A second sense line is electrically connected to the sense via through the base surface. The electrical circuit further comprises a second semiconductor device electrically connected to the first and second force ports and to the first and second sense ports. The second semiconductor device is configured to output a signal indicating that a voltage drop across the sense via exceeds a predetermined threshold. Contact vias extend from the metal structure through the outermost interlayer dielectric and are electrically connected to the at least one semiconductor element. Due to the contact vias, a load current flows in the switched-on state of the semiconductor device.

Gemäß einem weiteren Ausführungsbeispiel umfasst eine elektrische Schaltung eine Halbleitervorrichtung, die eine erste Force-Leitung aufweist, die elektrisch mit einem ersten Force-Anschluss und mit einer Metallstruktur in einer äußersten Verdrahtungsschicht verbunden ist. Ein Sense-Via erstreckt sich von der Metallstruktur durch ein äußerstes Zwischenschichtdielektrikum. Eine erste Sense-Leitung ist von der ersten Force-Leitung getrennt und elektrisch mit einem ersten Sense-Anschluss und mit der Metallstruktur verbunden. Eine zweite Force-Leitung ist elektrisch mit einem zweiten Force-Anschluss und mit dem Sense-Via durch eine Basisoberfläche des Sense-Vias verbunden, wobei die Basisoberfläche von der Metallstruktur abgewandt und zu einem Halbleiterkörper ausgerichtet ist, der halbleitende Teile von wenigstens einem Halbleiterelement umfasst. Eine zweite Sense-Leitung ist elektrisch mit einem zweiten Sense-Anschluss und mit dem Sense-Via durch die Basisoberfläche verbunden. Die elektrische Schaltung umfasst weiterhin einen Anschlussblock, der elektrisch mit den ersten und zweiten Force-Anschlüssen und den ersten und zweiten Sense-Anschlüssen verbunden ist. Kontaktvias erstrecken sich von der Metallstruktur durch das äußerste Zwischenschichtdielektrikum und sind elektrisch mit dem wenigstens einen Halbleiterelement verbunden. Durch die Kontaktvias fließt im eingeschalteten Zustand der Halbleitervorrichtung ein Laststrom.According to a further embodiment, an electrical circuit comprises a semiconductor device having a first force line electrically connected to a first force terminal and to a metal structure in an outermost wiring layer. A sense via extends from the metal structure through an ultimate interlayer dielectric. A first sense line is disconnected from the first force line and electrically connected to a first sense terminal and to the metal structure. A second force line is electrically connected to a second force terminal and to the sense via through a base surface of the sense vias, the base surface facing away from the metal structure and aligned with a semiconductor body comprising semiconductive portions of at least one semiconductor element , A second sense line is electrically connected to a second sense terminal and to the sense via through the base surface. The electrical circuit further comprises a terminal block electrically connected to the first and second force terminals and the first and second sense terminals. Contact vias extend from the metal structure through the outermost interlayer dielectric and are electrically connected to the at least one semiconductor element. Due to the contact vias, a load current flows in the switched-on state of the semiconductor device.

Figurenliste list of figures

Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung der Erfindung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende detaillierte Beschreibung besser verstanden werden.

  • 1A ist eine schematische vertikale Schnittdarstellung eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das auf eine Viereranschlussmessung bzw. Vierpunktmessung eines ohmschen Widerstandes eines Sense-Vias längs einer vertikalen Achse bezogen ist
  • 1B ist ein schematisches Diagramm, das die Änderung eines ohmschen Widerstandes eines Vias längs einer vertikalen Achse als eine Funktion der Anzahl von Schaltzyklen veranschaulicht, um Effekte der Ausführungsbeispiele darzustellen.
  • 1C ist ein schematisches Blockdiagramm einer Überwachungseinheit für eine Viereranschlussmessung in einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • 2A ist eine schematische Draufsicht einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das auf erste Force- und Sense-Leitungen, verbunden mit einer Metallstruktur, sowie zweite Force- und Sense-Leitungen, gebildet in der gleichen Verdrahtungsschicht, bezogen ist.
  • 2B ist eine schematische vertikale Schnittdarstellung eines Teiles der Halbleitervorrichtung von 2A.
  • 2C ist eine schematische vertikale Schnittdarstellung eine Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das LDMOS- (lateral diffundierte Metall-Oxid-Halbleiter) Vorrichtungen betrifft.
  • 2D ist eine schematische vertikale Schnittdarstellung eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das DEMOS- (Drain-ausgedehnte Metall-Oxid-Halbleiter) Vorrichtungen betrifft.
  • 3A ist eine schematische Draufsicht einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das auf erste Force- und Sense-Leitungen, die mit einer Metallstruktur verbunden sind, und zweite Force- und Sense-Leitungen, die in verschiedenen Verdrahtungsschichten gebildet sind, bezogen ist.
  • 3B ist eine schematische vertikale Schnittdarstellung eines Teiles der Halbleitervorrichtung von 3A.
  • 4A ist eine schematische Draufsicht einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, wobei die Force- und Sense-Leitungen zwei Verdrahtungsschichten zugeteilt sind.
  • 4B ist eine schematische vertikale Schnittdarstellung eines Teiles der Halbleitervorrichtung von 4A.
  • 5A ist eine schematische Draufsicht einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, wobei die Force- und Sense-Leitungen in der gleichen Verdrahtungsschicht gebildet sind.
  • 5B ist eine schematische vertikale Schnittdarstellung eines Teiles der Halbleitervorrichtung von 5A.
  • 6 ist eine schematische Draufsicht einer Halbleitervorrichtung mit Force- und Sense-Anschlüssen gemäß einem Ausführungsbeispiel, das auf ein Quad-Flat-Gehäuse bezogen ist.
  • 7 ist ein schematisches Blockdiagramm einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das auf eine integrierte Überwachungseinheit bezogen ist.
  • 8A ist ein schematisches Blockdiagramm eines elektrischen Systems gemäß einem Ausführungsbeispiel, das auf eine erste Halbleitervorrichtung mit Force- und Sense-Anschlüssen und eine zweite Halbleitervorrichtung, die elektrisch mit den Force- und Sense-Anschlüssen der ersten Halbleitervorrichtung gekoppelt ist, bezogen ist.
  • 8B ist ein schematisches Blockdiagramm eines elektrischen Systems gemäß einem Ausführungsbeispiel, das auf eine Halbleitervorrichtung mit Force- und Sense-Anschlüssen sowie einen Anschlussblock, der elektrisch mit den Force- und Sense-Anschlüssen der ersten Halbleitervorrichtung gekoppelt ist, bezogen ist.
The accompanying drawings are included to provide a further understanding of the invention, and are incorporated in and constitute a part of this disclosure. The drawings illustrate the embodiments of the present invention and, together with the description, serve to explain principles of the invention. Other embodiments of the invention and intended advantages will be readily appreciated as they become better understood by reference to the following detailed description.
  • 1A FIG. 12 is a schematic vertical cross-sectional view of a portion of a semiconductor device according to an embodiment related to a four-terminal measurement of an ohmic resistance of a sense vias along a vertical axis. FIG
  • 1B FIG. 12 is a schematic diagram illustrating the change in ohmic resistance of a vias along a vertical axis as a function of the number of switching cycles to illustrate effects of the embodiments. FIG.
  • 1C FIG. 10 is a schematic block diagram of a quadruple terminal measurement monitoring unit in a semiconductor device according to an embodiment. FIG.
  • 2A FIG. 12 is a schematic plan view of a semiconductor device according to an embodiment, which is related to first sense and sense lines connected to a metal structure, and second force and sense lines formed in the same wiring layer.
  • 2 B FIG. 12 is a schematic vertical sectional view of a part of the semiconductor device of FIG 2A ,
  • 2C FIG. 12 is a schematic vertical cross-sectional view of a portion of a semiconductor device according to an embodiment relating to LDMOS (laterally diffused metal-oxide-semiconductor) devices. FIG.
  • 2D FIG. 12 is a schematic vertical cross-sectional view of a portion of a semiconductor device according to an embodiment related to DEMOS (drain-extended metal-oxide-semiconductor) devices. FIG.
  • 3A FIG. 12 is a schematic plan view of a semiconductor device according to an embodiment related to first force and sense lines connected to a metal structure and second force and sense lines formed in different wiring layers. FIG.
  • 3B FIG. 12 is a schematic vertical sectional view of a part of the semiconductor device of FIG 3A ,
  • 4A FIG. 12 is a schematic plan view of a semiconductor device according to an embodiment, wherein the force and sense lines are allocated to two wiring layers. FIG.
  • 4B FIG. 12 is a schematic vertical sectional view of a part of the semiconductor device of FIG 4A ,
  • 5A FIG. 12 is a schematic plan view of a semiconductor device according to an embodiment, wherein the force and sense lines are formed in the same wiring layer. FIG.
  • 5B FIG. 12 is a schematic vertical sectional view of a part of the semiconductor device of FIG 5A ,
  • 6 FIG. 12 is a schematic plan view of a semiconductor device with force and sense terminals according to an embodiment related to a quad-flat package. FIG.
  • 7 FIG. 10 is a schematic block diagram of a semiconductor device according to an embodiment related to an integrated monitoring unit. FIG.
  • 8A FIG. 12 is a schematic block diagram of an electrical system according to an embodiment related to a first semiconductor device having force and sense terminals and a second semiconductor device electrically coupled to the force and sense terminals of the first semiconductor device.
  • 8B FIG. 10 is a schematic block diagram of an electrical system according to an embodiment related to a semiconductor device having force and sense terminals and a terminal block electrically coupled to the force and sense terminals of the first semiconductor device.

DETAILBESCHREIBUNGLONG DESCRIPTION

In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.In the following detailed description, reference is made to the accompanying drawings, which form a part of the disclosure, and in which, for purposes of illustration, specific embodiments are shown in which the invention may be embodied. It should be understood that other embodiments may be utilized and structural or logical changes may be made without departing from the scope of the present invention Deviate from the invention. For example, features illustrated or described for one embodiment may be used in or in connection with other embodiments to yield yet a further embodiment. It is intended that the present invention include such modifications and changes. The drawings are not to scale and are for illustration purposes only. For clarity, the same elements are provided with corresponding reference numerals in the various drawings, unless otherwise stated.

Die Ausdrücke „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Ausdrücke sind offene Ausdrücke, und diese Ausdrücke zeigen das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten und bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.The terms "have," "include," "include," "have," and similar expressions are open-ended terms, and these terms indicate the presence of the identified structures, elements, or features, but do not exclude additional elements or features. The indefinite and definite articles should include both the plural and the singular, if the context does not clearly state otherwise.

Der Ausdruck „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Ausdruck „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischen liegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Widerstände oder Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.The term "electrically connected" describes a permanent low-resistance connection between electrically connected elements, for example a direct contact between the relevant elements or a low-resistance connection via a metal and / or a heavily doped semiconductor. The term "electrically coupled" includes that one or more intermediate elements suitable for signal transmission may be provided between the electrically coupled elements, for example, resistors or elements that are controllable to temporarily provide a low resistance connection in a first state and to provide a high-impedance electrical decoupling in a second state.

Die 1A und 1B beziehen sich auf eine Halbleitervorrichtung 500 mit einem Halbleiterkörper 100, der ein oder mehrere Halbleiterelemente 190 umfasst. Der Halbleiterkörper 100 ist ein kristalliner Halbleiterkristall, beispielsweise kristallines Silizium (Si), Siliziumkarbid (SiC), Germanium (Ge), Silizium-Germanium (SiGe), Galliumnitrid (GaN), Galliumarsenid (GaAs) oder irgendein anderer AIIIBV-Halbleiter. Der Halbleiterkörper 100 hat eine erste Oberfläche 101 an einer Vorder- bzw. Frontseite und eine zweite Oberfläche 102 an einer entgegengesetzten Rückseite. Richtungen orthogonal zu den ersten und zweiten Oberflächen 101, 102 sind vertikale Richtungen, und Richtungen parallel zu den ersten und zweiten Oberflächen 101, 102 sind horizontale Richtungen.The 1A and 1B refer to a semiconductor device 500 with a semiconductor body 100 containing one or more semiconductor elements 190 includes. The semiconductor body 100 is a crystalline semiconductor crystal, for example, crystalline silicon (Si), silicon carbide (SiC), germanium (Ge), silicon germanium (SiGe), gallium nitride (GaN), gallium arsenide (GaAs) or any other A III B V semiconductor. The semiconductor body 100 has a first surface 101 on a front and a front side and a second surface 102 on an opposite back. Directions orthogonal to the first and second surfaces 101 . 102 are vertical directions, and directions parallel to the first and second surfaces 101 . 102 are horizontal directions.

Der Halbleiterkörper 100 umfasst halbleitende Teile von einem oder mehreren Halbleiterelementen 190. Die Halbleiterelemente 190 können logische Schaltungen, analoge Schaltungen oder Leistungshalbleitereinheiten, beruhend beispielsweise auf Halbleiterdioden, IGFETs (Feldeffekttransistoren mit isoliertem gate), JFETs (Junction- Feldeffekttransistoren), BJTs (Bipolar-Junction-Transistoren, IGBTs (Bipolartransistoren mit isoliertem Gate), Widerständen und/oder Thyristoren sein. Gemäß einem Ausführungsbeispiel umfasst der Halbleiterkörper 100 eine Vielzahl von IGFET-Zellen, die elektrisch parallel verbunden sind, sowie weitere analoge und/oder logische Schaltungen, beispielsweise Treiber- bzw. Ansteuerschaltungen zum Ein- und Ausschalten der in dem gleichen Halbleiterkörper 100 integrierten IGFET-Zellen und/oder eine Überstromschutzschaltung. The semiconductor body 100 comprises semiconductive parts of one or more semiconductor elements 190 , The semiconductor elements 190 For example, logic circuits, analog circuits or power semiconductor units based on, for example, semiconductor diodes, IGFETs, JFETs (Junction Field Effect Transistors), BJTs (Bipolar Junction Transistors, IGBTs, resistors, and / or thyristors) may be used According to one embodiment, the semiconductor body comprises 100 a plurality of IGFET cells electrically connected in parallel, as well as other analog and / or logic circuits, for example drive circuits for turning on and off the same in the same semiconductor body 100 integrated IGFET cells and / or an overcurrent protection circuit.

Gemäß einem Ausführungsbeispiel kann der Halbleiterkörper 100 wenigstens zwei IGFET-Zellarrays bzw. -Anordnungen umfassen, die als Low- und High-Side-Schalter in einer Halbbrückenkonfiguration angeordnet sind. Die Halbleitervorrichtung 500 kann weiterhin eine Mikrokontrollereinheit integrieren, um als Schnittstelle mit einer Leistungsschaltfunktionalität zu dienen, wobei ein Zwischenverbindungsbus Status- und Steuernachrichten bzw. -meldungen überträgt.According to an embodiment, the semiconductor body 100 include at least two IGFET cell arrays arranged as low and high side switches in a half-bridge configuration. The semiconductor device 500 may further integrate a microcontroller unit to interface with a power switching functionality, wherein an interconnect bus transmits status and control messages.

Das Halbleiterelement 190 ist elektrisch mit einer Metallstruktur 305 in einer äußersten Verdrahtungsschicht 300 der Halbleitervorrichtung 500 verbunden.The semiconductor element 190 is electric with a metal structure 305 in an outermost wiring layer 300 the semiconductor device 500 connected.

Beispielsweise können sich Kontaktvias bzw. Durchkontaktierungen 319 von der Metallstruktur 305 durch ein äußerstes Zwischenschichtdielektrikum 210 der Halbleitervorrichtung 500 zu einer Anschlussstruktur 315 in einer weiteren Verdrahtungsschicht erstrecken, die sich parallel zu der ersten Oberfläche 101 erstreckt, beispielsweise einer zweiten äußersten Verdrahtungsschicht.For example, contact vias or plated-through holes 319 from the metal structure 305 by an extreme interlayer dielectric 210 the semiconductor device 500 to a connection structure 315 extend in another wiring layer that is parallel to the first surface 101 extends, for example, a second outermost wiring layer.

Wenigstens ein Sense-Via 311 erstreckt sich von der Metallstruktur 305 durch das äußerste Zwischenschichtdielektrikum 210 zu einer der Verdrahtungsschichten der Halbleitervorrichtung 500 zwischen der äußersten Verdrahtungsschicht 300 und dem Halbleiterkörper 100, beispielsweise zu der gleichen Verdrahtungsschicht, zu der sich die Kontaktvias 319 erstrecken. Gemäß einem Ausführungsbeispiel erstrecken sich die Sense- und Kontaktvias 311, 319 von der Metallstruktur 305 zu der zweitäußersten Verdrahtungsschicht. Die zweitäußerste Verdrahtungsschicht kann beispielsweise die zweite, dritte, vierte oder fünfte Verdrahtungsschicht, gezählt von der ersten Oberfläche 101 des Halbleiterkörpers 100, sein.At least a sense-via 311 extends from the metal structure 305 through the outermost interlayer dielectric 210 to one of the wiring layers of the semiconductor device 500 between the outermost wiring layer 300 and the semiconductor body 100 For example, to the same wiring layer to which the contact vias 319 extend. According to one embodiment, the sense and contact vias extend 311 . 319 from the metal structure 305 to the second outermost wiring layer. The second outermost wiring layer may be, for example, the second, third, fourth, or fifth wiring layer counted from the first surface 101 of the semiconductor body 100 , his.

Das Sense-Via 311 kann nahe zu einem Rand der Metallstruktur 305 sein. Beispielsweise kann ein Abstand des Sense-Vias 311 zu dem nächsten bzw. dichtesten Rand der Metallstruktur 305 höchsten 50 µm, beispielsweise höchstens 30 µm oder höchstens 20 µm, sein. Gemäß einem Ausführungsbeispiel kann das Sense-Via 311 das äußerste Via oder eines von mehreren äußersten Vias sein, die den gleichen Abstand zu dem betreffenden Rand haben, so dass keine der Kontaktvias 319 näher zu dem betreffenden Rand der Metallstruktur 305 ist.The scythe-Via 311 can be close to an edge of the metal structure 305 his. For example, a distance of the sense vias 311 to that nearest or densest edge of the metal structure 305 highest 50 microns, for example at most 30 microns or at most 20 microns, be. According to one embodiment, the sense via 311 be the outermost via or one of several outermost vias that are equidistant from the edge in question, so that none of the contact vias 319 closer to the relevant edge of the metal structure 305 is.

Sense- und Kontaktvias 311, 319 können aus dem gleichen Material oder den gleichen Materialkombinationen gebildet sein, können die gleiche Konfiguration haben und können zeitgleich gebildet werden, um dadurch den bzw. die gleichen Abscheidungsprozesse zu teilen. Die Sense- und Kontaktvias 311, 319 umfassen einen Füllteil und können wenigstens einen Liner bzw. eine Auskleidung aus einem Keimliner aus beispielsweise Platin (Pt), Palladium (Pd), Rhodium (Rh) oder Kupfer (Cu), einem Barriereliner aus beispielsweise Wolframtitan (WTi), Titannitrid (TiN) oder Tantalnitrid (TaN) und einer Haftschicht aus beispielsweise Tantal (Ta) oder Titan (Ti) aufweisen, wobei die Liner bzw. Auskleidungen insgesamt eine Dicke von weniger als einer Hälfte der Breite der Sense- und Kontaktvias 311, 319 haben. Der Füllteil der Sense- und Kontaktvias 311, 319 kann beispielsweise Kupfer (Cu), Aluminium (Al), Wolfram (W) oder Legierungen von Aluminium und Kupfer, beispielsweise AlCu oder AlSiCu umfassen oder aus diesen bestehen. Gemäß einem Ausführungsbeispiel können die Sense- und Kontaktvias 311, 319 aus dem gleichen Material bzw. den gleichen Materialien gebildet sein und können die gleiche Schichtkonfiguration wie die Metallstruktur 305 haben. Die Metallstruktur 305, das Sense-Via 311 sowie die Kontaktvias 319 können aus dem gleichen Vorläufermaterial bzw. den gleichen Vorläufermaterialien in einem zusammenhängenden Abscheidungsprozess gebildet werden.Sense and contact vias 311 . 319 may be formed of the same material or combinations of materials, may have the same configuration, and may be formed simultaneously to thereby share the same deposition process (s). The sense and contact vias 311 . 319 comprise a filling member and may comprise at least one liner of a seedliner of, for example, platinum (Pt), palladium (Pd), rhodium (Rh) or copper (Cu), a barrier liner of, for example, tungsten titanium (WTi), titanium nitride (TiN). or tantalum nitride (TaN) and an adhesive layer of, for example, tantalum (Ta) or titanium (Ti), wherein the liners have a total thickness less than one half the width of the sense and contact vias 311 . 319 to have. The filling part of the sense and contact vias 311 . 319 For example, it may comprise or consist of copper (Cu), aluminum (Al), tungsten (W) or alloys of aluminum and copper, for example AlCu or AlSiCu. According to one embodiment, the sense and contact vias 311 . 319 may be formed of the same material or materials and may have the same layer configuration as the metal structure 305 to have. The metal structure 305 , the scythe-Via 311 as well as the contact vias 319 may be formed from the same precursor material (s) in a cohesive deposition process.

Sense- und Kontaktvias 311, 319 können die gleichen horizontalen Querschnittsgebiete und die gleiche vertikale Ausdehnung haben.Sense and contact vias 311 . 319 may have the same horizontal cross-sectional areas and the same vertical extent.

Eine erste Force-Leitung 401 ist elektrisch mit der Metallstruktur 305 verbunden. Die erste Force-Leitung 401 kann einen Bonddraht umfassen, der auf eine Oberfläche der Metallstruktur 305 gebondet bzw. mit dieser verbunden ist. Gemäß anderen einem Ausführungsbeispiel kann die erste Force-Leitung 401 einen Streifenleiter in einer der Verdrahtungsschichten der Halbleitervorrichtung 500 umfassen.A first force line 401 is electrical with the metal structure 305 connected. The first force line 401 may comprise a bonding wire applied to a surface of the metal structure 305 bonded or connected to this. According to another embodiment, the first force line 401 a strip conductor in one of the wiring layers of the semiconductor device 500 include.

Eine zweite Force-Leitung 402 ist elektrisch mit dem Sense-Via 311 über eine Basisoberfläche 311a des Sense-Vias 311 verbunden, wobei die Basisoberfläche 311a zu dem Halbleiterkörper 100 ausgerichtet und von der Metallstruktur 305 abgewandt ist. Beispielsweise kann die zweite Force-Leitung 402 in einer Verdrahtungsschicht, die direkt an die Basisoberfläche 311a angrenzt, oder in einer Verdrahtungsschicht, die von der Basisoberfläche 311a entfernt ist, gebildet werden.A second force line 402 is electric with the sense-via 311 over a base surface 311 the scythe vias 311 connected, the base surface 311 to the semiconductor body 100 aligned and from the metal structure 305 turned away. For example, the second force line 402 in a wiring layer, directly to the base surface 311 adjoins, or in a wiring layer, from the base surface 311 is removed, be formed.

Eine erste Sense-Leitung 411, die strukturell von der ersten Force-Leitung 401 getrennt ist, ist elektrisch mit der Metallstruktur 305 verbunden. Die erste Sense-Leitung 411 kann einen Bonddraht umfassen, der auf eine Oberfläche der Metallstruktur 305 gebondet ist. Gemäß einem anderen Ausführungsbeispiel kann die erste Sense-Leitung 411 einen Streifenleiter in einer der Verdrahtungsschichten der Halbleitervorrichtung 500 umfassen.A first sense line 411 structurally from the first force line 401 is electrically isolated with the metal structure 305 connected. The first sense-line 411 may comprise a bonding wire applied to a surface of the metal structure 305 is bonded. According to another embodiment, the first sense line 411 a strip conductor in one of the wiring layers of the semiconductor device 500 include.

Eine zweite Sense-Leitung 412 ist elektrisch mit dem Sense-Via 311 durch die Basisoberfläche 311a verbunden. Beispielsweise kann die zweite Sense-Leitung 412 in einer direkt an die Basisoberfläche 311a angrenzenden Verdrahtungsschicht oder in einer zu der Basisoberfläche 311a beabstandeten Verdrahtungsschicht gebildet sein.A second sense line 412 is electric with the sense-via 311 through the base surface 311 connected. For example, the second sense line 412 in a directly to the base surface 311 adjacent wiring layer or in one to the base surface 311 spaced wiring layer may be formed.

Durch die ersten und zweiten Force-Anschlüsse 401, 402 wird ein Strom gespeist, der längs einer vertikalen Achse durch das Sense-Via 311 und durch einen Teil der Metallstruktur 305 direkt angrenzend an das Sense-Via 311 fließt. Der eingespeiste Strom erzeugt einen Spannungsabfall über der Metallstruktur 305 und dem Sense-Via 311. Durch die erste und zweite Sense-Leitung 411, 412 wird ein Spannungsabfall, der durch den eingespeisten Strom über das Sense-Via 311 und einem angrenzenden Teil der Metallstruktur 305 induziert ist, erfasst. Die Messung des Spannungsabfalles über dem betreffenden Teil der Metallstruktur 305 und das Sense-Via 311 wird nicht durch einen Spannungsabfall über den Force-Leitungen 401, 402 beeinträchtigt, da die letzteren außerhalb der Sense-Schaltung sind. Da die Spannungsmessung bei hoher Impedanz ausgeführt wird, fließt nahezu kein Strom längs der Sense-Leitungen 411, 412, so dass die Spannungsmessung auch nicht durch einen Spannungsabfall in den Sense-Leitungen 411, 412 beeinträchtigt wird.Through the first and second force ports 401 . 402 A current is fed along a vertical axis through the sense via 311 and through a part of the metal structure 305 directly adjacent to the Sense Via 311 flows. The injected current creates a voltage drop across the metal structure 305 and the scythe-Via 311 , Through the first and second sense line 411 . 412 will be a voltage drop caused by the injected current through the sense via 311 and an adjacent part of the metal structure 305 is induced. The measurement of the voltage drop across the relevant part of the metal structure 305 and the sense-via 311 is not caused by a voltage drop across the force lines 401 . 402 impaired, since the latter are outside the sense circuit. Since the voltage measurement is performed at a high impedance, almost no current flows along the sense lines 411 . 412 Also, the voltage measurement is not caused by a voltage drop in the sense lines 411 . 412 is impaired.

Die Viereranschluss-Anordnung der Force- und Sense-Leitungen 401, 402, 411, 412 erlaubt eine genaue Messung des niederohmigen Verbundes, der durch das Sense-Via 311 und einen angrenzenden Teil der Metallstruktur 305 gebildet ist.The four-port arrangement of the Force and Sense lines 401 . 402 . 411 . 412 allows an accurate measurement of the low-resistance network, through the sense-via 311 and an adjacent part of the metal structure 305 is formed.

Die Force- und Sense-Leitungen 401, 402, 411, 412 erlauben ein Überwachen des niedrigen Widerstandspfades durch das Sense-Via 311 und ein Erfassen von kleinen Widerstandsänderungen in einem typischen Bereich von 100 mΩ bis 5 Ω in einem Pfad durch das Sense-Via 311. Da das Sense-Via 311 wenigstens ähnlich zu den Kontaktvias 319 ist und der gleichen thermischen Beanspruchung bzw. Spannung unterworfen ist, kann aus dem Verhalten des Sense-Vias 311 unter thermischer Beanspruchung das Verhalten der Kontaktvias 319 in-situ abgeschätzt werden, d.h. während eine Betriebes der Halbleitervorrichtung 500.The Force and Sense lines 401 . 402 . 411 . 412 allow monitoring of the low resistance path through the sense via 311 and detecting small changes in resistance in a typical range of 100 milliohms to 5 ohms in a path through the sense via 311 , Because the scythe-Via 311 at least similar to the contact vias 319 is and is subjected to the same thermal stress or voltage, can from the Behavior of the scythe vias 311 under thermal stress the behavior of the contact vias 319 in-situ, that is, during operation of the semiconductor device 500 ,

Das Sense-Via 311 oder mehr als ein Sense-Via 311 kann vorgesehen werden, wo eine maximale thermomechanische Belastung in den Metallisierungsschichten erwartet werden kann, beispielsweise unterhalb zentraler Teile der Metallstruktur 305. Gemäß anderen Ausführungsbeispielen kann das Sense-Via 311 dicht oder nahe zu einem Rand der Metallstruktur 305 angeordnet werden, um den Einfluss auf die Verbindung zwischen dem Halbleiterelement 190 und der Metallstruktur 305 niedrig zu halten.The scythe-Via 311 or more than a sense-via 311 can be provided where a maximum thermomechanical stress in the metallization can be expected, for example, below central parts of the metal structure 305 , According to other embodiments, the sense via 311 close or close to an edge of the metal structure 305 be arranged to influence the connection between the semiconductor element 190 and the metal structure 305 keep low.

Wenn eine Halbleitervorrichtung beispielsweise eine induktive Last schaltet, verbraucht die Halbleitervorrichtung wenigstens teilweise die in dem Magnetfeld der induktiven Last gespeicherte Energie während eines Einschaltzustandes des Halbleiterschalters und überträgt die Energie in thermische Energie. Wenn die Halbleitervorrichtung einen Strom durch die induktive Last wiederholt ein- und ausschaltet, ist die Halbleitervorrichtung wiederholten Heiz- bzw. Erwärmungszyklen unterworfen. Verschiedene Wärmeausdehnungskoeffizienten von Metallen, die die Wärme zu der Umgebungsluft übertragen, des Halbleitermaterials und von dielektrischen Materialien, die Zwischenschichtdielektrika zwischen den Verdrahtungsschichten bilden, resultieren in einer thermomechanischen Beanspruchung, die das Metallisierungssystem der Halbleitervorrichtung mit zunehmender Anzahl von Schaltzyklen verschlechtern kann.For example, when a semiconductor device switches an inductive load, the semiconductor device at least partially consumes the energy stored in the magnetic field of the inductive load during a turn-on state of the semiconductor switch and transfers the energy to thermal energy. When the semiconductor device repeatedly turns on and off a current through the inductive load, the semiconductor device is subjected to repeated heating cycles. Various coefficients of thermal expansion of metals that transfer the heat to the ambient air, the semiconductor material, and dielectric materials that form interlayer dielectrics between the wiring layers result in thermomechanical stress that may degrade the metallization system of the semiconductor device as the number of switching cycles increases.

Die Verschlechterung kann abrupt bis zu einem niedrigen aber beträchtlichen Grad des Widerstandes des Metallisierungssystems zunehmen und dadurch die Stromverteilung innerhalb der Halbleitervorrichtung beeinträchtigen. Als ein Ergebnis kann ein zerstörender Mechanismus einsetzen, der schließlich in einer Fehlfunktion der Halbleitervorrichtung nach einer weiteren Anzahl von Schaltzyklen resultieren kann.The degradation can increase abruptly to a low but significant degree of resistance of the metallization system and thereby affect the distribution of current within the semiconductor device. As a result, a destructive mechanism may be employed which eventually may result in malfunction of the semiconductor device after a further number of switching cycles.

Die Viereranschluss-Messung in der Halbleitervorrichtung 500 erlaubt ein Überwachen der Verschlechterung des Metallisierungssystems und ein frühzeitiges Informieren eines Nutzers oder einer anderen Instanz in einem die Halbleitervorrichtung 500 umfassenden System über einen möglicherweise aufkommenden Vorrichtungsfehler.The four-terminal measurement in the semiconductor device 500 allows monitoring of degradation of the metallization system and early notification of a user or other instance in a semiconductor device 500 comprehensive system of a possibly occurring device error.

In 1B gibt eine Kurve 700 einen ohmschen Widerstand eines Metallisierungssystems, das ein Kontaktvia umfasst, das sich von einer Metallstruktur in einer äußersten Verdrahtungsschicht einer Halbleitervorrichtung durch ein äußerstes Zwischenschichtdielektrikum zu einer zweitäußersten Verdrahtungsschicht erstreckt, als eine Funktion der Anzahl der angelegten Schaltzyklen an. Nach N1 Schaltzyklen nimmt der ohmsche Widerstand abrupt um mehr als 200% zu, verbleibt jedoch vergleichsweise niederohmig, wobei N1 größer als einige Hunderttausend oder mehr sein kann. Kurz nach den N1 Schaltzyklen ist die Halbleitervorrichtung 500 noch betreibbar, wobei jedoch der angehobene ohmsche Widerstand anzeigen kann, dass ein Vorrichtungsfehler mit einiger Wahrscheinlichkeit in nächster Zeit erwartet werden kann. Mit einer Information über die Widerstandsänderung kann eine höhere Instanz in einer Anwendung die betreffende Halbleitervorrichtung 500 mit einer zweiten identischen Vorrichtung, unter Einsatz von Systemredundanz, überbrücken. Gemäß einem anderen Ausführungsbeispiel kann die betreffende Halbleitervorrichtung 500 durch einen Ersatz von einem Nutzer oder Bedienungspersonal ersetzt werden, bevor ein Fehler auftritt.In 1B gives a curve 700 an ohmic resistance of a metallization system comprising a contact extending from a metal structure in an outermost wiring layer of a semiconductor device through an outermost interlayer dielectric to a second outermost wiring layer as a function of the number of applied switching cycles. To N1 Switching cycles, the ohmic resistance increases abruptly by more than 200%, but remains relatively low resistance, with N1 greater than a few hundred thousand or more. Shortly after the N1 Switching cycles is the semiconductor device 500 still operable, however, the increased ohmic resistance may indicate that a device fault is likely to be expected in the near future. With information about the resistance change, a higher instance in an application may designate the subject semiconductor device 500 with a second identical device using system redundancy. According to another embodiment, the subject semiconductor device 500 be replaced by a replacement by a user or operator before an error occurs.

In der Halbleitervorrichtung 500 von 1A erlauben die Force-Leitungen 401, 402 und die Sense-Leitungen 411, 412 eine Viereranschluss-Messung einer Änderung des ohmschen Widerstandes eines Verbundmetallisierungssystems, das ein Sense-Via umfasst, das sich von der äußersten Verdrahtungsschicht 300 durch die äußerste Zwischenschicht zu der zweitäußersten Verdrahtungsschicht 310 erstreckt. Eine Überwachungseinheit außerhalb der Halbleitervorrichtung 500 oder integriert in die Halbleitervorrichtung 500 kann eine Force-Einheit steuern, um einen Strom durch die Force-Anschlüsse 401, 402 und das Verbundmetallisierungssystem zu speisen, das die Metallstruktur 305 und das Sense-Via 311 umfasst. Eine Sense-Einheit kann einen Spannungsabfall messen, der durch den Force-Strom über dem Verbundmetallisierungssystem zwischen den ersten und zweiten Sense-Leitungen 411, 412 verursacht ist. Die Überwachungseinheit kann die Sense-Spannung unter Berücksichtigung eines Betriebsmodus der Halbleitervorrichtung 500 zu der Zeit einer Messung bewerten.In the semiconductor device 500 from 1A allow the force lines 401 . 402 and the scythe lines 411 . 412 a four-terminal measurement of a change in ohmic resistance of a composite metallization system comprising a sense via extending from the outermost wiring layer 300 through the outermost intermediate layer to the second outermost wiring layer 310 extends. A monitoring unit outside the semiconductor device 500 or integrated in the semiconductor device 500 can control a force unit to get a current through the force ports 401 . 402 and to feed the composite metallization system, which is the metal structure 305 and the sense-via 311 includes. A sense unit may measure a voltage drop caused by the force current across the composite metallization system between the first and second sense lines 411 . 412 caused. The monitoring unit may sense the sense voltage in consideration of an operation mode of the semiconductor device 500 rate at the time of a measurement.

Wenn während der Messungsperiode die Halbleitervorrichtung 500 in einem Aus-Zustand ist oder ohne Verbindung zu einer Last ist, kann die Überwachungseinheit ein Prozessieren des Messergebnisses fortsetzen und kann das Messergebnis mit einer vorbestimmten Schwelle, beispielsweise 0.5 Q für das Beispiel von 1B vergleichen. Wenn die Messungsperiode mit einem Ein- bzw. Einschaltzustand der Halbleitervorrichtung 500 überlappt, kann die Überwachungseinheit das Messergebnis verwerfen.If, during the measurement period, the semiconductor device 500 is in an off state or is not connected to a load, the monitoring unit may continue to process the measurement result and may return the measurement result at a predetermined threshold, for example 0.5 Q for the example of 1B to compare. When the measurement period with an on state of the semiconductor device 500 overlaps, the monitoring unit may discard the measurement result.

Wenn die Messung gültig ist und das Messergebnis die vorbestimmte Schwelle überschreitet, kann die Überwachungseinheit ein Signal ausgeben, das einen Beginn einer Verschlechterung des Metallisierungssystems der Halbleitervorrichtung 500 anzeigt. Das Signal kann zu einer weiteren Halbleitervorrichtung oder zu einem akustischen oder optischen Indikator bzw. Anzeiger übertragen werden.If the measurement is valid and the measurement result exceeds the predetermined threshold, the monitoring unit may output a signal indicating a beginning of deterioration of the Metallization system of the semiconductor device 500 displays. The signal may be transmitted to another semiconductor device or to an acoustic or optical indicator.

In dieser Weise kann eine Verschlechterung der Kontaktvias 319 in-situ während eines Betriebes der Halbleitervorrichtung 500 überwacht werden durch Bewerten des Widerstandes über dem Sense-Via 311 in einer Operations- bzw. Betriebsphase ohne Laststromfluss durch die Halbleitervorrichtung 500. Eine höhere Instanz in einem System, das die Halbleitervorrichtung 500 umfasst, oder ein Nutzer kann einen Zusammenbruch des Systems, das die Halbleitervorrichtung 500 aufweist, beispielsweise in einem Automobilsystem, durch Abschalten des Systems und Ersetzen der betreffenden Halbleitervorrichtung 500 vermeiden.In this way, a deterioration of the contact vias 319 in-situ during operation of the semiconductor device 500 be monitored by evaluating the resistance across the sense via 311 in an operational phase without load current flow through the semiconductor device 500 , A higher instance in a system that uses the semiconductor device 500 includes, or a user may be a breakdown of the system that the semiconductor device 500 For example, in an automotive system, by turning off the system and replacing the subject semiconductor device 500 avoid.

Gemäß 1C kann eine smarte Überwachungseinheit 530, die in die Halbleitervorrichtung 500 integriert sein kann oder die elektrisch mit der Halbleitervorrichtung 500 durch Drähte und/oder Verbindungsleitungen verbunden oder gekoppelt sein kann, eine Force-Einheit 510 und eine Sense-Einheit 520 umfassen oder kann elektrisch mit einer Force-Einheit 510 und einer Sense-Einheit 520 verbunden oder gekoppelt sein. In dem dargestellten Ausführungsbeispiel integriert die Überwachungseinheit 530 die Force-Einheit 510, die Sense-Einheit 520 und eine Steuerschaltung 535.According to 1C can be a smart surveillance unit 530 placed in the semiconductor device 500 may be integrated or electrically connected to the semiconductor device 500 can be connected or coupled by wires and / or connecting lines, a force unit 510 and a sense unit 520 include or can be electric with a force unit 510 and a sense unit 520 be connected or coupled. In the illustrated embodiment, the monitoring unit integrates 530 the force unit 510 , the scythe unit 520 and a control circuit 535 ,

Die Steuerschaltung 535 kann durch Anschlüsse G und/oder SNS ein Signal empfangen, das anzeigt, ob oder ob nicht die IGFET-Zellen der Halbleitervorrichtung 500 gerade bzw. derzeitig einen Laststrom leiten. Das Signal kann ein Gatesignal, das durch einen Gatetreiber ausgegeben ist, der die IGFET-Zellen steuert, ein Signal, das von dem Gatesignal abgeleitet ist, oder ein Sense-Signal, das anzeigt, dass ein Strom durch eine Last in einem Lastpfad oder durch einen Nebenschluss in einem Sense-Pfad eine vorbestimmte Schwelle überschreitet, sein. Abhängig von dem empfangenen Signal kann die Steuerschaltung 535 einen Force-Strom durch Force-Anschlüsse F1, F2 ein- und ausschalten, indem die Force-Einheit 510 von wenigstens einem der Force-Anschlüsse F1, F2 verbunden/getrennt wird. Weiterhin kann abhängig von dem empfangenen Signal die Steuerschaltung 535 die Sense-Einheit 520 ein- und ausschalten oder kann ein Ergebnis einer Spannungsmessung der Sense-Einheit 520 über einem elektrisch zwischen Sense-Anschlüsse S1, S2 angeordneten Nebenschluss berücksichtigen oder verwerfen. Wenn während einer Periode mit keinem Laststrom durch die IGFET-Zellen eine durch die Sense-Einheit 520 gemessene Spannung eine vorbestimmte Schwelle überschreitet, kann die Steuereinheit 535 durch einen Ausgangsanschluss CTR ein Indikator- bzw. Anzeigesignal abgeben.The control circuit 535 may receive, through terminals G and / or SNS, a signal indicating whether or not the IGFET cells of the semiconductor device 500 currently or currently conduct a load current. The signal may include a gate signal output by a gate driver that controls the IGFET cells, a signal derived from the gate signal, or a sense signal indicating that a current passes through a load in a load path or through a shunt in a sense path exceeds a predetermined threshold. Depending on the received signal, the control circuit 535 a force flow through force ports F1 . F2 on and off by the force unit 510 from at least one of the force ports F1 . F2 connected / disconnected. Furthermore, depending on the received signal, the control circuit 535 the scythe unit 520 on and off or may be a result of a voltage measurement of the sense unit 520 over an electrically between sense connections S1 . S2 consider or discard arranged shunts. If during a period with no load current through the IGFET cells one through the sense unit 520 measured voltage exceeds a predetermined threshold, the control unit 535 through an output port CTR emit an indicator signal.

Gemäß einem anderen Ausführungsbeispiel sind die Force- und Sense-Leitungen 401, 402, 411, 412 für ein Servicekabel zugänglich, beispielsweise durch einen Anschlussblock, der elektrisch mit der betreffenden Halbleitervorrichtung gekoppelt oder verbunden ist. Die Viereranschluss-Messung kann durch Servicepersonal oder einen Nutzer in regelmäßigen Serviceintervallen ausgeführt werden, wobei die Force- und Sense-Einheiten mit der Halbleitervorrichtung 500 durch den Anschluss- bzw. Verbindungsblock verbunden sind.According to another embodiment, the force and sense lines 401 . 402 . 411 . 412 for a service cable, for example, by a terminal block, which is electrically coupled or connected to the respective semiconductor device. The four-terminal measurement may be performed by service personnel or a user at regular service intervals, with the force and sense units connected to the semiconductor device 500 are connected by the connection or connection block.

Die 2A und 2B sind auf eine Halbleitervorrichtung 500 mit wenigstens zwei Verdrahtungsschichten zwischen der äußersten Verdrahtungsschicht 300 und einem Halbleiterkörper 100 bezogen.The 2A and 2 B are on a semiconductor device 500 with at least two wiring layers between the outermost wiring layer 300 and a semiconductor body 100 based.

2A zeigt eine erste Force-Leitung 401, die einen ersten Bonddraht 701 aufweist, der in einem ersten Verbindungsgebiet 301 auf einer oberen Oberfläche einer Metallstruktur 305 in der äußersten Verdrahtungsschicht 300 gebondet ist, wobei die obere Oberfläche von dem Halbleiterkörper 100 abgewandt ist. Eine erste Sense-Leitung 411 umfasst einen zweiten Bonddraht 702, der in einem zweiten Verbindungsgebiet 302 auf der oberen Oberfläche der Metallstruktur 305 gebondet ist. Das Material der Bonddrähte 701, 702 kann beispielsweise Gold (Au), Silber (Ag), Kupfer (Cu) oder Aluminium (Al) sein. 2A shows a first force line 401 making a first bonding wire 701 that in a first connection area 301 on an upper surface of a metal structure 305 in the outermost wiring layer 300 is bonded, wherein the upper surface of the semiconductor body 100 turned away. A first sense line 411 includes a second bonding wire 702 which is in a second connection area 302 on the upper surface of the metal structure 305 is bonded. The material of the bonding wires 701 . 702 For example, it may be gold (Au), silver (Ag), copper (Cu) or aluminum (Al).

Eine zweite Force-Leitung 402 sowie eine zweite Sense-Leitung 412 sind einem Sense-Via 311 zugeordnet. Kontaktvias 319 können sich von der Metallstruktur 305 durch ein äußerstes Zwischenschichtdielektrikum 210 zu einer Verbindungsstruktur 315 in einer zweitäußersten Verdrahtungsschicht 310 erstrecken.A second force line 402 and a second sense line 412 are a sense-via 311 assigned. contact vias 319 can be different from the metal structure 305 by an extreme interlayer dielectric 210 to a connection structure 315 in a second outermost wiring layer 310 extend.

Die ersten und zweiten Verbindungsgebiete 301, 302 sind auf entgegengesetzten Seiten der Metallstruktur 305 bezüglich dem Sense-Via 311, wobei das erste Verbindungsgebiet 301 zwischen der Metallstruktur 305 und der ersten Force-Leitung 401 entgegengesetzt zu dem zweiten Verbindungsgebiet 302 zwischen der Metallstruktur 305 und der ersten Sense-Leitung 411 bezüglich einer Hilfsleitung 713 durch die Mitte des Sense-Vias 311 und der horizontalen Mitte der Metallstruktur 305 angeordnet ist.The first and second connection areas 301 . 302 are on opposite sides of the metal structure 305 regarding the sense-via 311 , wherein the first connection area 301 between the metal structure 305 and the first force line 401 opposite to the second connection area 302 between the metal structure 305 and the first sense line 411 concerning an auxiliary line 713 through the middle of the scythe vias 311 and the horizontal center of the metal structure 305 is arranged.

Ein Winkel φ zwischen einer ersten Hilfslinie 711, die das Sense-Via 311 mit dem ersten Verbindungsgebiet 301 verbindet, und einer zweiten Hilfslinie 712 durch das Sense-Via 311 und das zweite Verbindungsgebiet 302 ist größer als 30 Grad, beispielsweise größer als 60 Grad. Als ein Ergebnis beeinträchtigt ein Spannungsabfall, der durch den Strom induziert ist, der durch die Force-Leitungen 401, 402 längs der ersten Hilfslinie 711 gespeist ist, nicht oder nur in einem geringen Ausmaß die Spannungsmessung, die die Sense-Leitungen 411, 412 verwendet.An angle φ between a first auxiliary line 711 that the scythe-Via 311 with the first connection area 301 connects, and a second guide 712 through the scythe-Via 311 and the second connection area 302 is greater than 30 degrees, for example, greater than 60 degrees. As a result, a voltage drop induced by the current is affected by the force lines 401 . 402 along the first auxiliary line 711 fed, not or only to a small extent the voltage measurement that the sense lines 411 . 412 used.

Die zweiten Force- und Sense-Leitungen 402, 412 können in der zweiten äußersten Verdrahtungsschicht 310 gebildet sein, die die zweite, dritte oder vierte Verdrahtungsschicht sein kann, wenn von der ersten Oberfläche 101 des Halbleiterkörpers 100 gezählt wird. Die zweiten Force- und Sense-Leitungen 402, 412 grenzen direkt an die Basisoberfläche 311a des Sense-Vias 311 an, wobei die zweiten Force- und Sense-Leitungen 402, 412 räumlich vollständig voneinander getrennt sein können. Gemäß einem Ausführungsbeispiel grenzen erste Enden der zweiten Force- und Sense-Leitungen 402, 412 direkt aneinander längs der Basisoberfläche 311a an. Außerhalb der vertikalen Projektion des Sense-Vias 311 sind die zweiten Force- und Sense-Leitungen 402, 412 strukturell voneinander getrennt, und zweite Enden der zweiten Force- und Sense-Leitungen 402, 412 sind elektrisch mit getrennten Strukturen verbunden.The second force and sense lines 402 . 412 can in the second outermost wiring layer 310 may be formed, which may be the second, third or fourth wiring layer, when from the first surface 101 of the semiconductor body 100 is counted. The second force and sense lines 402 . 412 borders directly to the base surface 311 the scythe vias 311 on, with the second force and sense lines 402 . 412 spatially completely separated from each other. According to one embodiment, first ends of the second force and sense lines are adjacent 402 . 412 directly next to each other along the base surface 311 on. Outside the vertical projection of the scythe vias 311 are the second force and sense lines 402 . 412 structurally separated from each other, and second ends of the second force and sense lines 402 . 412 are electrically connected to separate structures.

Gemäß dem dargestellten Ausführungsbeispiel umfasst das Halbleiterelement 190 eine Vielzahl von IGFET-Zellen TC, die auf Elektrodenstrukturen 150 beruhen, die sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstrecken, wobei die Elektrodenstrukturen 150 eine Gateelektrode 155 und Gatedielektrika umfassen können, die sandwichartig zwischen der Gateelektrode 155 und Halbleiterteilen des Halbleiterkörpers 100 vorgesehen sind. Die Elektrodenstrukturen 150 können weiterhin eine von der Gateelektrode 155 getrennte Feldelektrode 158 sowie ein die Feldelektrode 158 gegenüber dem Halbleiterkörper 100 isolierendes Felddielektrikum 157 aufweisen.According to the illustrated embodiment, the semiconductor element comprises 190 a plurality of IGFET cells TC based on electrode structures 150 that are different from the first surface 101 in the semiconductor body 100 extend, wherein the electrode structures 150 a gate electrode 155 and gate dielectrics sandwiched between the gate electrode 155 and semiconductor parts of the semiconductor body 100 are provided. The electrode structures 150 may further be one of the gate electrode 155 separate field electrode 158 and a field electrode 158 opposite to the semiconductor body 100 insulating field dielectric 157 respectively.

In Halbleitermesas 170 zwischen benachbarten Elektrodenstrukturen 150 können Bodyzonen 115 erste pn-Übergänge pn1 mit einer Driftstruktur 120 und zweite pn-Übergänge pn2 mit Sourcezonen 110 bilden, die von der Driftstruktur 120 durch die Bodyzonen 115 getrennt sind. Die Gatedielektrika 151 koppeln kapazitiv die Gateelektrode 155 mit Kanalteilen der Bodyzonen 115 längs der Elektrodenstrukturen 150. Wenn ein an der Gateelektrode 155 liegendes Potential eine vorbestimmte Schwelle überschreitet, bilden Minoritätsladungsträger in der Bodyzone 115 Inversionskanäle zwischen den Sourcezonen 110 und der Driftstruktur 120 durch die Bodyzonen 115 längs der Gatedielektrika 151, und die IGFET-Zellen TC wechseln von einem Aus-Zustand zu einem Ein-Zustand.In semiconductor mesas 170 between adjacent electrode structures 150 can body zones 115 first pn transitions pn1 with a drift structure 120 and second pn junctions pn2 with source zones 110 form, that of the drift structure 120 through the body zones 115 are separated. The gate dielectrics 151 capacitively couple the gate electrode 155 with channel parts of the body zones 115 along the electrode structures 150 , If one at the gate electrode 155 lying potential exceeds a predetermined threshold, forming minority carriers in the body zone 115 Inversion channels between the source zones 110 and the drift structure 120 through the body zones 115 along the gate dielectrics 151 , and the IGFET cells TC change from an off state to an on state.

Während sich das dargestellte Ausführungsbeispiel auf vertikale IGFET-Zellen TC mit Trenchgates bezieht, können andere Ausführungsbeispiele vertikale oder laterale IFGET-Zellen vorsehen, die auf planaren Gates beruhen, die außerhalb des Halbleiterkörpers 100 längs der ersten Oberfläche 101 gebildet sind, beispielsweise DMOS (doppelt diffundierte MOS) Zellen, LDMOS-Zellen oder DEMOS-Zellen, oder andere laterale Vorrichtungen, wie Halbleiterdioden, Widerstände, BJTs und/oder Thyristoren.While the illustrated embodiment relates to vertical IGFET cells TC With reference to trench gates, other embodiments may provide vertical or lateral IFGET cells based on planar gates external to the semiconductor body 100 along the first surface 101 are formed, for example DMOS (double diffused MOS) cells, LDMOS cells or DEMOS cells, or other lateral devices, such as semiconductor diodes, resistors, BJTs and / or thyristors.

Die Source- und Bodyzonen 110, 115 der IGFET-Zellen TC sind elektrisch mit der Metallstruktur 305 durch verschiedene Verdrahtungsschichten verbunden. Eine innerste Verdrahtungsschicht 380, die die erste Verdrahtungsschicht ist, wenn von dem Halbleiterkörper 100 gezählt wird, kann Sourceverbindungsleitungen oder -platten 385 umfassen. Sourcekontakte 395 können sich von den Sourceverbindungsleitungen oder -platten 385 durch das innerste Zwischenschichtdielektrikum 280 zu dem oder in den Halbleiterkörper 100 erstrecken und direkt an die Source- und Bodyzonen 110, 115 der IGFET-Zellen TC in dem Halbleiterkörper 100 angrenzen.The source and body zones 110 . 115 the IGFET cells TC are electric with the metal structure 305 connected by different wiring layers. An innermost wiring layer 380 which is the first wiring layer when from the semiconductor body 100 may be source interconnects or plates 385 include. source contacts 395 may be different from the source interconnect lines or plates 385 through the innermost interlayer dielectric 280 to or into the semiconductor body 100 extend and directly to the source and body zones 110 . 115 the IGFET cells TC in the semiconductor body 100 adjoin.

Zwischenschichtvias 325 erstrecken sich von der Verbindungsstruktur 315 in der zweitäußersten Verdrahtungsschicht 310 durch ein Zwischenschichtdielektrikum 220 zu den Sourceverbindungsleitungen oder -Platte 385 in der innersten Verdrahtungsschicht 380. Die Zwischenschichtvias 325, die Sourcekontakte 385 sowie die Verbindungsstruktur 315 und die Sourceverbindungsleitungen oder -Platte 385 können als Hauptbestandteil bzw. Hauptbestandteile Titan (Ti), Wolfram (W), Tantal (Ta), Vanadium (V), Silber (Ag), Gold (Au), Aluminium (Al), Kupfer (Cu), Platin (Pt) und/oder Palladium (Pd) enthalten.Zwischenschichtvias 325 extend from the connection structure 315 in the second outermost wiring layer 310 through an interlayer dielectric 220 to the source links or plate 385 in the innermost wiring layer 380 , The interlayer vias 325 , the source contacts 385 as well as the connection structure 315 and the source interconnect lines or plate 385 may contain as main constituent (s) titanium (Ti), tungsten (W), tantalum (Ta), vanadium (V), silver (Ag), gold (Au), aluminum (Al), copper (Cu), platinum (Pt) and / or palladium (Pd).

Die Halbleitervorrichtung 500 kann weiterhin Verdrahtungsschichten zwischen der zweiten äußersten Verdrahtungsschicht 310 und der innersten Verdrahtungsschicht 380 aufweisen, wobei weitere Verbindungsstrukturen in den weiteren Verdrahtungsschichten und weitere Zwischenschichtvias elektrisch die weiteren Verbindungsstrukturen miteinander, mit der Verbindungsstruktur 315 in der zweitäußersten Verdrahtungsschicht 310 und mit den Sourceverbindungsleitungen oder der -Platte 385 verbinden.The semiconductor device 500 may further include wiring layers between the second outermost wiring layer 310 and the innermost wiring layer 380 wherein further connection structures in the further wiring layers and further interlayer vias electrically interconnect the further connection structures with one another, with the connection structure 315 in the second outermost wiring layer 310 and with the source connection lines or the plate 385 connect.

In der Halbleitervorrichtung 500 von 2C sind die IGFET-Zellen TC LDMOS-Zellen, wobei jede LDMOS-Zelle eine Bodyzone 115 aufweist, die eine wannenartige Sourcezone 110 einbettet. Eine Driftstruktur 120 umfasst eine niedrig dotierte Driftzone 121 und eine stark dotierte Drainzone 129 jeweils des Leitfähigkeitstyps der Sourcezone 110. Die Driftzone 121 ist in einem Teil des Halbleiterkörpers 100 ausgerichtet zu der ersten Oberfläche 101 gebildet. Ein Teil der Driftzone 121 trennt lateral die Drainzone 129 von den Body- und Sourcezonen 115, 110. Die Drainzone 129 und die Bodyzone 115 sind als Wannen gebildet, die sich von der ersten Oberfläche 101 in die niedrig dotierte Driftschicht 121 erstrecken.In the semiconductor device 500 from 2C are the IGFET cells TC LDMOS cells, where each LDMOS cell is a bodyzone 115 having a trough-like source zone 110 embeds. A drift structure 120 includes a low doped drift zone 121 and a heavily doped drain zone 129 each of the conductivity type of the source zone 110 , The drift zone 121 is in a part of the semiconductor body 100 aligned to the first surface 101 educated. Part of the drift zone 121 laterally separates the drain zone 129 from the body and source zones 115 . 110 , The drain zone 129 and the bodyzone 115 are formed as tubs extending from the first surface 101 into the low-doped drift layer 121 extend.

Die Drainzonen 129 der IGFET-Zellen TC können elektrisch durch verschiedene Verdrahtungsschichten mit einer Drainmetallstruktur 306 verbunden sein, die einen Drainanschluss D bilden oder mit einem solchen elektrisch verbunden sein kann. Beispielsweise kann die innerste Verdrahtungsschicht 380 eine Drainverbindungsplatte 386 aufweisen. Drainkontakte 396 können sich von der Drainverbindungsplatte 386 durch das innerste Zwischenschichtdielektrikum 280 zu dem oder in den Halbleiterkörper 100 erstrecken und können direkt an die Drainzonen 129 angrenzen. The drain zones 129 the IGFET cells TC can electrically through different wiring layers with a drain metal structure 306 be connected, which has a drain connection D form or may be electrically connected to such. For example, the innermost wiring layer 380 a drain connection plate 386 respectively. drain contacts 396 may be different from the drain connection plate 386 through the innermost interlayer dielectric 280 to or into the semiconductor body 100 extend and can go directly to the drain zones 129 adjoin.

Weitere Zwischenschichtvias 326 erstrecken sich durch das Zwischendielektrikum 220 und verbinden elektrisch die Drainverbindungsplatte 386 in der innersten Verdrahtungsschicht 380 mit einer Drainverbindung 316 in der zweiten äußersten Verdrahtungsschicht 310. Die weiteren Zwischenschichtvias 326, die Drainkontakte 396 sowie die Drainverbindung 316 und die Drainverbindungsplatte 386 können aus dem gleichen Material gebildet sein. Die LDMOS-Zellen können streifenförmig mit Gateelektroden 150 sein, die sich in einer Richtung orthogonal zu der Querschnittsebene erstrecken. Die Halbleitervorrichtung 500 kann weiterhin laterale Transistoren aufweisen, die beispielsweise Logik- und/oder Treiberschaltungen bilden. Für weitere Einzelheiten wird Bezug genommen auf die Beschreibung der vorangehenden Figuren.Further interlayer vias 326 extend through the intermediate dielectric 220 and electrically connect the drain connection plate 386 in the innermost wiring layer 380 with a drain connection 316 in the second outermost wiring layer 310 , The other interlayer vias 326 , the drain contacts 396 as well as the drain connection 316 and the drain connection plate 386 can be made of the same material. The LDMOS cells can be striped with gate electrodes 150 which extend in a direction orthogonal to the cross-sectional plane. The semiconductor device 500 may further comprise lateral transistors forming, for example, logic and / or driver circuits. For further details, reference is made to the description of the preceding figures.

Während in dem dargestellten Ausführungsbeispiel die Force- und Sense-Leitungen 401, 402, 411, 412 elektrisch mit der Metallstruktur 305 verbunden sind, die die Sourcemetallisierung bildet, können andere Ausführungsbeispiele die Source- und Sense-Leitungen 401, 402, 411, 412 vorsehen, die elektrisch mit der Drainmetallstruktur 306 verbunden sind.While in the illustrated embodiment, the force and sense lines 401 . 402 . 411 . 412 electrically with the metal structure 305 Other embodiments may include the source and sense lines, which constitute the source metallization 401 . 402 . 411 . 412 provide that electrically with the drain metal structure 306 are connected.

Ein Rand der Metallstruktur 305 oder der Drainmetallstruktur 306 kann in einem Bereich der Halbleitervorrichtung 500 gebildet sein, der der höchsten thermischen Verspannung ausgesetzt ist, und das Sense-Via 311 kann nahe zu diesem Rand gebildet sein. Beispielsweise kann ein Abstand des Sense-Vias 311 zu dem betreffenden Rand der Metallstruktur 305 oder der Drainmetallstruktur 306 höchstens 50 µm, beispielswiese höchstens 30 µm oder höchstens 20 µm sein. Gemäß einem Ausführungsbeispiel kann das Sense-Via 311 das äußerste Via oder eines von verschiedenen äußersten Vias, die den gleichen Abstand zu dem betreffenden Rand haben, sein.An edge of the metal structure 305 or the drain metal structure 306 may be in a range of the semiconductor device 500 be formed, which is exposed to the highest thermal stress, and the sense via 311 can be made close to this edge. For example, a distance of the sense vias 311 to the relevant edge of the metal structure 305 or the drain metal structure 306 at most 50 microns, for example, be at most 30 microns or at most 20 microns. According to one embodiment, the sense via 311 the outermost via, or one of several outermost vias that are equidistant from the edge in question.

In 2D sind die IGFET-Zellen TC DMOS-Zellen. Die Bodyzonen 155 sind Abschnitte eines dotierten Teiles 115a des Halbleiterkörpers 100, der eine Hintergrunddotierung des Leitfähigkeitstyps der Bodyzone 115 enthält. Die Driftstruktur 120 umfasst eine Driftzone 121, die durch eine niedrig dotierte diffundierte Ausdehnung der Drainzone 129 gebildet ist.In 2D are the IGFET cells TC DMOS cells. The body zones 155 are sections of a doped part 115a of the semiconductor body 100 , which is a background doping of the conductivity type of the body zone 115 contains. The drift structure 120 includes a drift zone 121 caused by a low-doped diffused expansion of the drain zone 129 is formed.

Die 3A und 3B beziehen sich auf eine Halbleitervorrichtung 500, wobei die zweiten Force- und Sense-Leitungen 402, 412 in verschiedenen Verdrahtungsschichten gebildet sind.The 3A and 3B refer to a semiconductor device 500 , where the second force and sense lines 402 . 412 are formed in different wiring layers.

Gemäß 3A sind erste Force- und Sense-Leitungen 401, 402 mit der Metallstruktur 305 gebondet bzw. verbunden, wie dies in Einzelheiten anhand von 2A und 2B beschrieben ist. Eine der zweiten Force- und Sense-Leitungen 402, 412, beispielsweise die zweite Force-Leitung 402, ist in der zweiten äußersten Verdrahtungsschicht 310 gebildet. Die andere Sense- oder Force-Leitung der zweiten Sense- und Force-Leitungen 402, 412, beispielswiese die zweite Sense-Leitung 412, ist in der dritten äußersten Verdrahtungsschicht 320 gebildet. Eine oder mehrere Hilfsvias 321 erstrecken sich von der zweiten Force-Leitung 402 zu der zweiten Sense-Leitung 412. Gemäß einem Ausführungsbeispiel sind die eine oder mehreren Hilfsvias 321 exklusiv in der vertikalen Projektion des Sense-Vias 311 gebildet.According to 3A are first force and sense lines 401 . 402 with the metal structure 305 bonded or bonded, as shown in detail by 2A and 2 B is described. One of the second Force and Sense lines 402 . 412 For example, the second force line 402 , is in the second outermost wiring layer 310 educated. The other sense or force line of the second sense and force lines 402 . 412 For example, the second sense line 412 , is in the third outermost wiring layer 320 educated. One or more auxiliary vias 321 extend from the second force line 402 to the second sense-line 412 , According to one embodiment, the one or more auxiliary vias 321 exclusive in the vertical projection of the scythe vias 311 educated.

Leistungshalbleitervorrichtungen können Transistorzell-Arrays bzw. -anordnungen mit einer Vielzahl von IGFET-Zellen integrieren, die elektrisch parallel mit weiteren Treiber- bzw. Ansteuer- und Überwachungsschaltungen verbunden sind, wobei verschiedene Elemente in den weiteren analogen und logischen Schaltungen durch Streifenleiter in einer, zwei, drei oder mehr verschiedenen Verdrahtungsschichten zwischen der äußersten Verdrahtungsschicht 300 und dem Halbleiterkörper 100 verbunden sind. Jede Verdrahtungsschicht 310, 320 zwischen der äußersten Verdrahtungsschicht 300 und der innersten Verdrahtungsschicht 380 umfasst Verbindungsstrukturen 315, beispielsweise Leitungen oder Platten. Zwischenschichtvias 325 erstrecken sich zwischen den Verbindungsstrukturen 315, 385 von verschiedenen Verdrahtungsschichten 310, 320, 380, um elektrisch die IGFET-Zellen TC mit der Metallstruktur 305 zu verbinden.Power semiconductor devices may incorporate transistor cell arrays having a plurality of IGFET cells electrically connected in parallel with other drive and monitoring circuits, with various elements in the further analog and logic circuits being formed by stripline conductors in one, two , three or more different wiring layers between the outermost wiring layer 300 and the semiconductor body 100 are connected. Every wiring layer 310 . 320 between the outermost wiring layer 300 and the innermost wiring layer 380 includes connection structures 315 For example, cables or plates. Zwischenschichtvias 325 extend between the connection structures 315 . 385 from different wiring layers 310 . 320 . 380 to electrically connect the IGFET cells TC with the metal structure 305 connect to.

Die Halbleitervorrichtung 500 von 3A und 3B verwendet zwei der Verdrahtungsschichten zum Verbinden der zweiten Force- und Sense-Leitungen 402, 412 mit weiteren Elementen, beispielsweise Vorrichtungsanschlüssen und/oder Sense- und Force-Einheiten, die in den Halbleiterkörper 100 integriert sind. Ein horizontales Gebiet, das den zweiten Force- und Sense-Leitungen 402, 412 zugeordnet ist, welche in der vertikalen Projektion zueinander angeordnet sind, ist klein und erlaubt es, eine größere Anzahl von IGFET-Zellen TC direkt mit weiteren Verdrahtungsschichten zu verbinden, so dass der Einfluss des Viereranschluss-Sense-Systems auf das Betriebsverhalten bzw. die Performance des Transistorzellarrays niedrig ist.The semiconductor device 500 from 3A and 3B uses two of the wiring layers to connect the second force and sense lines 402 . 412 with further elements, for example device connections and / or sense and force units, which enter the semiconductor body 100 are integrated. A horizontal area, the second force and sense lines 402 . 412 is assigned, which are arranged in the vertical projection to each other, is small and allows a larger number of IGFET cells TC connect directly to other wiring layers, so that the influence of the four-terminal sense system on the performance of the transistor cell array is low.

In der in 4A und 4B dargestellten Halbleitervorrichtung 500 ist die erste Force-Leitung 401 in der zweitäußersten Verdrahtungsschicht 310 gebildet und grenzt direkt an die Basisoberfläche eines ersten Hilfsvias 312 an, das sich von der Metallstruktur 305 durch das äußerste Zwischenschichtdielektrikum 210 zu der ersten Force-Leitung 401 erstreckt. In the in 4A and 4B illustrated semiconductor device 500 is the first force line 401 in the second outermost wiring layer 310 formed and directly adjacent to the base surface of a first auxiliary vias 312 which is different from the metal structure 305 through the outermost interlayer dielectric 210 to the first force line 401 extends.

Zusätzlich kann die erste Sense-Leitung 411 in der zweitäußersten Verdrahtungsschicht 310 gebildet sein und kann direkt an eine Basisoberfläche eines zweiten Hilfsvias angrenzen, das sich von der Metallstruktur 305 durch das äußerste Zwischenschichtdielektrikum 210 zu der zweiten äußersten Verdrahtungsschicht 310 erstreckt. Gemäß anderen Ausführungsbeispielen kann eine Leitung aus der ersten Force-Leitung 401 und der ersten Sense-Leitung 402 in der zweitäußersten Verdrahtungsschicht 310 gebildet sein, und die andere Leitung kann einen Bonddraht umfassen, der mit einer oberen Oberfläche der Metallstruktur 305 gebondet bzw. verbunden ist.In addition, the first sense line 411 in the second outermost wiring layer 310 may be formed directly adjacent to a base surface of a second auxiliary vias, which differs from the metal structure 305 through the outermost interlayer dielectric 210 to the second outermost wiring layer 310 extends. According to other embodiments, a line from the first force line 401 and the first sense line 402 in the second outermost wiring layer 310 may be formed, and the other line may comprise a bonding wire which is connected to an upper surface of the metal structure 305 bonded or connected.

Zweite Force- und Sense-Leitungen 402, 412 können in der vertikalen Projektion des Sense-Vias 311 gebildet sein, wie dies in Einzelheiten anhand von 3A und 3B beschrieben ist. Mit allen Force- und Sense-Leitungen 401, 402, 411, 412, die in einer Verdrahtungsschicht zwischen der Metallstruktur 305 und dem Halbleiterkörper 100 gebildet sind, ist die Widerstandsmessung gegenüber Änderungen in der internen Struktur der Metallstruktur 305 robuster, die weniger kritisch hinsichtlich einer Vorrichtungszuverlässigkeit sind, und kann stattdessen zuverlässiger Änderungen in dem Widerstand längs der vertikalen Ausdehnung des ersten Hilfsvias 312 erfassen, die hinsichtlich einer Vorrichtungszuverlässigkeit kritischer sind.Second Force and Sense lines 402 . 412 can be in the vertical projection of the scythe vias 311 be formed as shown in detail by 3A and 3B is described. With all Force and Sense lines 401 . 402 . 411 . 412 placed in a wiring layer between the metal structure 305 and the semiconductor body 100 is the resistance measurement against changes in the internal structure of the metal structure 305 more robust, which are less critical to device reliability, and may instead provide more reliable changes in resistance along the vertical extent of the first auxiliary vias 312 which are more critical in terms of device reliability.

Der Halbleiterkörper 100 der 5A und 5B kombiniert das Ausführungsbeispiel der 2A, 2B mit den zweiten Force- und Sense-Leitungen, die in der gleichen Verdrahtungsschicht gebildet sind, mit dem Ausführungsbeispiel der 4A und 4B mit den ersten Force- und Sense-Leitungen, die in einer Verdrahtungsschicht gebildet sind, so dass alle Force- und Sense-Leitungen 401, 402, 411, 412 in der gleichen Verdrahtungsschicht gebildet sind.The semiconductor body 100 the 5A and 5B combines the embodiment of 2A . 2 B with the second force and sense lines formed in the same wiring layer with the embodiment of FIG 4A and 4B with the first force and sense lines, which are formed in a wiring layer, so that all force and sense lines 401 . 402 . 411 . 412 are formed in the same wiring layer.

6 ist eine Draufsicht einer Kontaktseite einer Halbleitervorrichtung 500 in einem Chipgehäuse 505. Das Chipgehäuse kann beispielsweise ein QFP (Quad Flat Gehäuse), beispielsweise ein QFN (Quad Flat No Lead Gehäuse), ein LQFP (Low Profile QFP) oder ein VQFN (Very thin QFN) oder ein DSO (Dual Small Outline) Gehäuse sein. Die Force- und Sense-Leitungen 401, 402, 411, 412 sind elektrisch mit Vorrichtungsanschlüssen 501, 502, 511, 512 der Halbleitervorrichtung 500 verbunden. 6 FIG. 10 is a plan view of a contact side of a semiconductor device. FIG 500 in a chip housing 505 , The chip housing, for example, a QFP (Quad Flat housing), for example a QFN (Quad Flat No Lead Housing), one LQFP (Low Profile QFP) or one VQFN (Very thin QFN) or one DSO (Dual Small Outline) housing. The Force and Sense lines 401 . 402 . 411 . 412 are electrical with device connections 501 . 502 . 511 . 512 the semiconductor device 500 connected.

7 bezieht sich auf eine Halbleitervorrichtung 500, die eine oder mehrere IGFET-Zellarrays in einer Leistungseinheit 570 und eine Smart-Überwachungseinheit 530 integriert, die beispielsweise analoge und logische Schaltungen wie Gatetreiber, Temperatur- und Überstromerfassungsschaltungen aufweist. Gemäß einem Ausführungsbeispiel integriert die Überwachungseinheit 530 eine Force-Einheit 510, eine Sense-Einheit 520 und einen Mikrokontroller, der gestaltet ist, eine Schnittstelle der Halbleitervorrichtung 500 mit einem lokalen Zwischenverbindungsbus zu sein. Die Force- und Sense-Leitungen 401, 402, 411, 412 der Leistungseinheit 570 sind elektrisch mit der eingebetteten Überwachungseinheit 530 gekoppelt oder verbunden, die die Force-Einheit 510 steuert, um während einer Messperiode einen Strom durch die Force-Leitungen 401, 402 zu speisen. Die Überwachungseinheit 530 steuert weiterhin die Sense-Einheit 520, um wiederholt die Spannung über den Sense-Leitungen 411, 412 zu messen, und kann ein Signal ausgeben, das anzeigt, das die gemessene Spannung eine vordefinierte Schwelle überschreitet. Beispielsweise kann die Überwachungseinheit 530 ein Signal durch einen Allgemeinzweck-Ausgangsport bzw. -anschluss ausgeben, der elektrisch mit einem Vorrichtungsausgangsanschluss 531 verbunden ist, der direkt an ein akustisches oder optisches Indikator- bzw. Anzeigeelement angeschlossen sein kann. Gemäß anderen Ausführungsbeispielen ist ein Daten-I/O-Port bzw. Daten-Eingangs/Ausgangs-Anschluss der Überwachungseinheit 530 elektrisch mit einem Vorrichtungs-I/O-Anschluss bzw. Vorrichtungs-Eingangs/Ausgangs-Anschluss 532 verbunden, der beispielsweise ein Vorrichtungsanschluss zur Verbindung mit einem lokalen Zwischenverbindungsnetzwerk sein kann, wobei die Überwachungseinheit 530 ein Kommunikationsprotokoll verwendet, das für einen Datenbus, wie das lokale Zwischenverbindungsnetzwerk definiert ist, um eine Warnnachricht an eine andere, mit dem Datenbus verbundene Vorrichtung zu übertragen. 7 refers to a semiconductor device 500 containing one or more IGFET cell arrays in a power unit 570 and a smart monitoring unit 530 integrated, which has, for example, analog and logic circuits such as gate drivers, temperature and overcurrent detection circuits. According to one embodiment, the monitoring unit integrates 530 a force unit 510 , a sense unit 520 and a microcontroller configured to interface the semiconductor device 500 to be with a local interconnect bus. The Force and Sense lines 401 . 402 . 411 . 412 the power unit 570 are electric with the embedded monitoring unit 530 coupled or connected to the force unit 510 controls a current through the force lines during a measurement period 401 . 402 to dine. The monitoring unit 530 continues to control the scythe unit 520 to repeat the voltage across the sense lines 411 . 412 and may output a signal indicating that the measured voltage exceeds a predefined threshold. For example, the monitoring unit 530 output a signal through a general purpose output port electrically connected to a device output port 531 is connected, which can be connected directly to an acoustic or optical indicator or display element. According to other embodiments, a data I / O port or data input / output port of the monitoring unit 530 electrically with a device I / O port or device input / output port 532 which may be, for example, a device port for connection to a local interconnect network, the monitoring device 530 uses a communication protocol defined for a data bus, such as the local interconnect network, to transmit a warning message to another device connected to the data bus.

8A bezieht sich auf ein elektrisches System 900, das eine erste Halbleitervorrichtung 500 mit den Force- und Sense-Anschlüssen umfasst, die elektrisch mit Vorrichtungsanschlüssen 501, 502, 511, 512 verbunden sind. Eine zweite Halbleitervorrichtung 580 kann eine Forceeinheit 510 umfassen, die das Force-Signal ansteuert und eine Sense-Einheit 520, die den sich ergebenden Spannungsabfall mittels der ersten und zweiten Sense-Leitung misst. Gemäß einem Ausführungsbeispiel können die ersten und zweiten Halbleitervorrichtungen 500, 580 auf der gleichen PCB (Printed Circuit Board) oder einem Ansteuermodul montiert sein. 8A refers to an electrical system 900 that is a first semiconductor device 500 with the Force and Sense connections, which are electrically connected to device ports 501 . 502 . 511 . 512 are connected. A second semiconductor device 580 can be a force unit 510 comprising the force signal and a sense unit 520 measuring the resulting voltage drop by means of the first and second sense lines. According to an embodiment, the first and second semiconductor devices 500 . 580 on the same PCB (Printed Circuit Board) or a control module.

Die Halbleitervorrichtung 500 von 8B umfasst Vorrichtungsanschlüsse 501, 502, 503, 504, die elektrisch mit den Force- und Sense-Leitungen eines Viereranschlusssystems, wie oben beschrieben, gekoppelt oder verbunden sind. Ein Anschluss- bzw. Verbindungsblock 590 ist elektrisch mit den Vorrichtungsanschlüssen 501, 502, 503, 504 verbunden oder gekoppelt. Der Anschluss- bzw. Verbindungsblock 590 kann für Servicepersonal zugänglich sein, beispielsweise kann ein Servicekabel lösbar mit dem Anschluss- bzw. Verbindungsblock 590 verbindbar sein. Das Servicepersonal kann eine Widerstandsmessung gemäß einem Wartungsplan vornehmen, der Wartungsintervalle mittels des zugänglichen Viereranschlusssystems in der Halbleitervorrichtung 500 definiert.The semiconductor device 500 from 8B includes device connections 501 . 502 . 503 . 504 which are electrically coupled or connected to the force and sense lines of a quad connection system as described above. A connection or connection block 590 is electrical with the device connections 501 . 502 . 503 . 504 connected or coupled. The connection or connection block 590 can be accessible to service personnel, for example, a service cable can be detachably connected to the connection or connection block 590 be connectable. The service personnel can make a resistance measurement according to a maintenance schedule, the maintenance intervals by means of the accessible quad connection system in the semiconductor device 500 Are defined.

Claims (25)

Halbleitervorrichtung, umfassend eine erste Force-Leitung (401), die elektrisch mit einer Metallstruktur (305) in einer äußersten Verdrahtungsschicht (300) verbunden ist, wobei ein Sense-Via (311) sich von der Metallstruktur (305) durch ein äußerstes Zwischenschichtdielektrikum (210) erstreckt; eine erste Sense-Leitung (411), die von der ersten Force-Leitung (401) getrennt und elektrisch mit der Metallstruktur (305) verbunden ist; eine zweite Force-Leitung (402), die elektrisch mit dem Sense-Via (311) über eine Basisoberfläche (311a) des Sense-Vias (311) verbunden ist, wobei die Basisoberfläche (311a) von der Metallstruktur (305) abgewandt und zu einem Halbleiterkörper (100) ausgerichtet ist, der halbleitende Teile von wenigstens einem Halbleiterelement (190) umfasst; eine zweite Sense-Leitung (412), die elektrisch mit dem Sense-Via (311) durch die Basisoberfläche (311a) verbunden ist; und Kontaktvias (319), die sich von der Metallstruktur (305) durch das äußerste Zwischenschichtdielektrikum (210) erstrecken und elektrisch mit dem wenigstens einen Halbleiterelement (190) verbunden sind und durch die im eingeschalteten Zustand der Halbleitervorrichtung ein Laststrom fließt.Semiconductor device comprising a first force line (401) electrically connected to a metal structure (305) in an outermost wiring layer (300), a sense via (311) extending from the metal structure (305) through an outermost interlayer dielectric (210) ; a first sense line (411) disconnected from the first force line (401) and electrically connected to the metal structure (305); a second force line (402) electrically connected to the sense via (311) via a base surface (311a) of the sense vias (311), the base surface (311a) facing away from and away from the metal structure (305) a semiconductor body (100) is aligned, which comprises semiconducting parts of at least one semiconductor element (190); a second sense line (412) electrically connected to the sense via (311) through the base surface (311a); and Contact vias (319) extending from the metal structure (305) through the outermost interlayer dielectric (210) and electrically connected to the at least one semiconductor element (190) and through which a load current flows in the on state of the semiconductor device. Halbleitervorrichtung nach Anspruch 1, bei der die zweite Force-Leitung (402) und die zweite Sense-Leitung (412) in einer Verdrahtungsschicht (310) zwischen dem äußersten Zwischenschichtdielektrikum (210) und dem Halbleiterkörper (100) sind und jeweils direkt an die Basisoberfläche (311a) des Sense-Vias (311) angrenzen.Semiconductor device according to Claim 1 wherein the second force line (402) and the second sense line (412) are in a wiring layer (310) between the outermost interlayer dielectric (210) and the semiconductor body (100) and respectively directly to the base surface (311a) of Sense vias (311) are adjacent. Halbleitervorrichtung nach Anspruch 2, bei der ein erstes Ende der zweiten Force-Leitung (402) direkt an ein ersten Ende der zweiten Sense-Leitung (412) angrenzt und ein zweites Ende der zweiten Force-Leitung (402) von einem zweiten Ende der zweiten Sense-Leitung (412) getrennt ist.Semiconductor device according to Claim 2 wherein a first end of the second force line (402) directly adjoins a first end of the second sense line (412) and a second end of the second force line (402) from a second end of the second sense line (412). 412) is separated. Halbleitervorrichtung nach Anspruch 1, bei der (i) eine Leitung aus der zweiten Force-Leitung (402) und der zweiten Sense-Leitung (412) in einer ersten Verdrahtungsschicht (310, 320) zwischen dem äußersten Zwischenschichtdielektrikum (210) und dem Halbleiterkörper (100) ist und direkt an die Basisoberfläche (311a) angrenzt, und (ii) eine Leitung aus der zweiten Force-Leitung (402) und der zweiten Sense-Leitung (412) in einer zweiten Verdrahtungsschicht (320, 310) zwischen der ersten Verdrahtungsschicht (310, 320) und dem Halbleiterkörper (100) ist und elektrisch mit dem Sense-Via (311) durch eine oder mehrere Hilfsvias (321) verbunden ist, die sich von der ersten Verdrahtungsschicht (310, 320) zu der zweiten Verdrahtungsschicht (320, 310) erstrecken.Semiconductor device according to Claim 1 in which (i) a line of the second force line (402) and the second sense line (412) is in a first wiring layer (310, 320) between the outermost interlayer dielectric (210) and the semiconductor body (100) and directly adjacent to the base surface (311a); and (ii) a second force line (402) and second sense line (412) in a second wiring layer (320, 310) between the first wiring layer (310, 320) ) and the semiconductor body (100) and is electrically connected to the sense via (311) through one or more auxiliary vias (321) extending from the first wiring layer (310, 320) to the second wiring layer (320, 310) , Halbleitervorrichtung nach Anspruch 4, bei der die eine oder mehreren Hilfsvias (321) in einer vertikalen Projektion des Sense-Vias (311) bezüglich einer Ausrichtung der Verdrahtungsschichten (300, 310, 320, 330) sind.Semiconductor device according to Claim 4 wherein the one or more auxiliary vias (321) are in a vertical projection of the sense vias (311) with respect to alignment of the wiring layers (300, 310, 320, 330). Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der der Halbleiterkörper (100) eine Transistorzelle (TC) oder eine Vielzahl von elektrisch parallel verbundenen Transistorzellen (TC) aufweist.Semiconductor device according to one of Claims 1 to 5 in which the semiconductor body (100) comprises a transistor cell (TC) or a plurality of transistor cells (TC) electrically connected in parallel. Halbleitervorrichtung nach Anspruch 6, weiterhin umfassend eine innerste Verdrahtungsschicht (380) und ein innerstes Zwischenschichtdielektrikum (280), das sandwichartig zwischen dem Halbleiterkörper (100) und der innersten Verdrahtungsschicht (380) vorgesehen ist, sowie Sourcekontakte (395), die elektrisch die Transistorzellen (TC) mit einem Sourceleiter (385) in der innersten Verdrahtungsschicht (380) verbinden.Semiconductor device according to Claim 6 , further comprising an innermost wiring layer (380) and an innermost interlayer dielectric (280) sandwiched between the semiconductor body (100) and the innermost wiring layer (380), and source contacts (395) electrically connecting the transistor cells (TC) to one another Connect the source conductor (385) in the innermost wiring layer (380). Halbleitervorrichtung nach Anspruch 6 oder 7, bei der die Transistorzellen (TC) laterale Transistorzellen sind, die Sourcezonen (110) und Drainzonen (129) aufweisen, die in dem Halbleiterkörper (100) in einer Ebene parallel zu einer ersten Oberfläche (101) des Halbleiterkörpers (100) gebildet sind, wobei die erste Oberfläche (101) parallel zu der äußersten Verdrahtungsschicht (300) ausgerichtet ist.Semiconductor device according to Claim 6 or 7 in which the transistor cells (TC) are lateral transistor cells having source zones (110) and drain zones (129) formed in the semiconductor body (100) in a plane parallel to a first surface (101) of the semiconductor body (100), wherein the first surface (101) is aligned parallel to the outermost wiring layer (300). Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, bei der die erste Force-Leitung (401) und die erste Sense-Leitung (411) direkt an die Metallstruktur (305) angrenzen.Semiconductor device according to one of Claims 1 to 8th in which the first force line (401) and the first sense line (411) are directly adjacent to the metal structure (305). Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, bei der die Kontaktvias (319) und das Sense-Via (311) aus einem gleichen Material gebildet sind.Semiconductor device according to one of Claims 1 to 9 in which the contact vias (319) and the sense via (311) are formed of a same material. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, bei der die Metallstruktur (305), die Kontaktvias (319) und das Sense-Via (311) aus einem gleichen Material gebildet sind. Semiconductor device according to one of Claims 1 to 10 in which the metal structure (305), the contact vias (319) and the sense via (311) are formed of a same material. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, bei der ein Abstand zwischen dem Sense-Via (311) und einem nächsten Rand der Metallstruktur (305) höchstens 50 µm ist.Semiconductor device according to one of Claims 1 to 11 in which a distance between the sense via (311) and a nearest edge of the metal structure (305) is at most 50 μm. Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, bei der ein Winkel zwischen (i) einer ersten Hilfslinie (711) von einem ersten Verbindungsgebiet (301) zwischen der Metallstruktur (305) und der ersten Force-Leitung (401) zu dem Sense-Via (311) und (ii) einer zweiten Hilfslinie (712) von einem zweiten Verbindungsgebiet (302) zwischen der Metallstruktur (305) und der ersten Sense-Leitung (411) zu dem Sense-Via (311) größer als 30 Grad ist.Semiconductor device according to one of Claims 1 to 12 in that an angle between (i) a first auxiliary line (711) from a first connection region (301) between the metal structure (305) and the first force line (401) to the sense via (311) and (ii) a second auxiliary line (712) from a second connection region (302) between the metal structure (305) and the first sense line (411) to the sense via (311) is greater than 30 degrees. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, bei der (i) ein erstes Verbindungsgebiet (301) zwischen der Metallstruktur (305) und der ersten Force-Leitung (401) und (ii) ein zweites Verbindungsgebiet (302) zwischen der Metallstruktur (305) und der ersten Sense-Leitung (411) auf entgegengesetzten Seiten bezüglich einer Hilfslinie (713) durch eine Mitte der Metallstruktur (305) und dem Sense-Via (311) sind.Semiconductor device according to one of Claims 1 to 13 in which (i) a first connection region (301) between the metal structure (305) and the first force line (401) and (ii) a second connection region (302) between the metal structure (305) and the first sense line ( 411) on opposite sides with respect to an auxiliary line (713) through a center of the metal structure (305) and the sense via (311). Halbleitervorrichtung nach einem der Ansprüche 1 bis 14, bei der wenigstens eine Leitung aus der ersten Force-Leitung und der ersten Sense-Leitung (401, 411) einen Bonddraht (701, 702) umfasst, der auf die Metallstruktur (305) gebondet ist.Semiconductor device according to one of Claims 1 to 14 wherein at least one of the first force line and the first sense line (401, 411) comprises a bonding wire (701, 702) bonded to the metal structure (305). Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, bei der die erste Force-Leitung (401) in einer Verdrahtungsschicht (310, 320) zwischen der äußersten Verdrahtungsschicht (300) und dem Halbleiterkörper (100) ist, und ein erstes Hilfsvia (312) vorgesehen ist, das sich von der Metallstruktur (305) durch wenigstens das äußerste Zwischenschichtdielektrikum (210) zu der ersten Force-Leitung (401) erstreckt.Semiconductor device according to one of Claims 1 to 15 in which the first force line (401) is provided in a wiring layer (310, 320) between the outermost wiring layer (300) and the semiconductor body (100), and a first auxiliary via (312) extending from the metal structure (31) is provided. 305) extends through at least the outermost interlayer dielectric (210) to the first force line (401). Halbleitervorrichtung nach einem der Ansprüche 1 bis 16, bei der die erste Sense-Leitung (411) in einer Verdrahtungsschicht (310, 320) zwischen der äußersten Verdrahtungsschicht (300) und dem Halbleiterkörper (100) ist und ein zweites Hilfsvia (313) vorgesehen ist, das sich von der Metallstruktur (305) durch wenigstens das äußerste Zwischenschichtdielektrikum (210) zu der ersten Sense-Leitung (411) erstreckt.Semiconductor device according to one of Claims 1 to 16 in which the first sense line (411) is provided in a wiring layer (310, 320) between the outermost wiring layer (300) and the semiconductor body (100), and a second auxiliary via (313) extending from the metal structure (305 ) extends through at least the outermost interlayer dielectric (210) to the first sense line (411). Halbleitervorrichtung nach einem der Ansprüche 1 bis 17, weiterhin umfassend: wenigstens einen Anschluss aus (i) einem ersten Force-Anschluss (501), der elektrisch mit der ersten Force-Leitung (401) verbunden ist, und (ii) einem zweiten Force-Anschluss (502), der elektrisch mit der zweiten Force-Leitung (402) verbunden ist.Semiconductor device according to one of Claims 1 to 17 , further comprising: at least one terminal of (i) a first force terminal (501) electrically connected to the first force line (401) and (ii) a second force terminal (502) electrically connected to the second force line (402) is connected. Halbleitervorrichtung nach einem der Ansprüche 1 bis 18, weiterhin umfassend: wenigstens einen Anschluss aus (i) einem ersten Sense-Anschluss (511), der elektrisch mit der ersten Sense-Leitung (411) verbunden ist, und (ii) einem zweiten Sense-Anschluss (512), der elektrisch mit der zweiten Sense-Leitung (412) verbunden ist.Semiconductor device according to one of Claims 1 to 18 , further comprising: at least one terminal of (i) a first sense terminal (511) electrically connected to the first sense line (411), and (ii) a second sense terminal (512) electrically connected to the second sense line (412) is connected. Halbleitervorrichtung nach einem der Ansprüche 1 bis 19, weiterhin umfassend: eine Sense-Einheit (520), die elektrisch mit der ersten und zweiten Sense-Leitung (411, 412) gekoppelt und gestaltet ist, ein Indikatorsignal auszugeben, wenn ein Spannungsabfall über das Sense-Via (311) eine vorbestimmte Schwelle überschreitet.Semiconductor device according to one of Claims 1 to 19 , further comprising: a sense unit (520) electrically coupled to the first and second sense lines (411, 412) and configured to output an indicator signal when a voltage drop across the sense via (311) is a predetermined threshold exceeds. Halbleitervorrichtung nach einem der Ansprüche 1 bis 20, weiterhin umfassend: eine Force-Einheit (510), die elektrisch mit der ersten und zweiten Force-Leitung (401, 402) gekoppelt und gestaltet ist, um einen Strom durch die erste und zweite Force-Leitung (401, 402) zu speisen.Semiconductor device according to one of Claims 1 to 20 , further comprising: a force unit (510) electrically coupled to the first and second force leads (401, 402) and configured to feed a current through the first and second force leads (401, 402) , Halbleitervorrichtung nach Anspruch 21, weiterhin umfassend: eine Überwachungseinheit (530), die gestaltet ist, die Sense- und Force-Einheiten (510, 520) zu steuern, um einen Spannungsabfall über dem Sense-Via (311) zu bewerten, wenn die Halbleitervorrichtung abgeschaltet oder ohne Verbindung zu einer Last ist und kein Laststrom durch die Halbleitervorrichtung (500) fließt.Semiconductor device according to Claim 21 , further comprising: a monitoring unit (530) configured to control the sense and force units (510, 520) to evaluate a voltage drop across the sense via (311) when the semiconductor device is turned off or disconnected is to a load and no load current flows through the semiconductor device (500). Halbleitervorrichtung nach Anspruch 22, weiterhin umfassend: einen Ausgangsanschluss (531, 532), der elektrisch mit der Überwachungseinheit (530) verbunden ist, wobei die Überwachungseinheit (530) gestaltet ist, ein Signal, das anzeigt, dass der Spannungsabfall über dem Sense-Via (311) eine vorbestimmte Schwelle überschreitet, durch den Ausgangsanschluss (531, 532) auszugeben.Semiconductor device according to Claim 22 , further comprising: an output terminal (531, 532) electrically connected to the monitoring unit (530), wherein the monitoring unit (530) is configured, a signal indicating that the voltage drop across the sense via (311) is a exceeds predetermined threshold to output through the output terminal (531, 532). Elektrische Schaltung, umfassend: eine erste Halbleitervorrichtung (500), die aufweist: eine erste Force-Leitung (401), die elektrisch mit einer Metallstruktur (305) in einer äußersten Verdrahtungsschicht (300) verbunden ist, wobei ein Sense-Via (311) sich von der Metallstruktur (305) durch ein äußerstes Zwischenschichtdielektrikum (210) erstreckt, eine erste Sense-Leitung (411), die von der ersten Force-Leitung (401) getrennt und elektrisch mit der Metallstruktur (305) verbunden ist, eine zweite Force-Leitung (402), die elektrisch mit dem Sense-Via (311) durch eine Basisoberfläche (311a) des Sense-Vias (311) verbunden ist, wobei die Basisoberfläche (311a) von der Metallstruktur (305) abgewandt und zu einem Halbleiterkörper (100) ausgerichtet ist, der halbleitende Teile von wenigstens einem Halbleiterelement (190) umfasst, und eine zweite Sense-Leitung (412), die elektrisch mit dem Sense-Via (311) durch die Basisoberfläche (311a) verbunden ist, und Kontaktvias (319), die sich von der Metallstruktur (305) durch das äußerste Zwischenschichtdielektrikum (210) erstrecken und elektrisch mit dem wenigstens einen Halbleiterelement (190) verbunden sind und durch die im eingeschalteten Zustand der Halbleitervorrichtung ein Laststrom fließt; und eine zweite Halbleitervorrichtung (580), die elektrisch mit den ersten und zweiten Force-Anschlüssen (501, 502) und den ersten und zweiten Sense-Anschlüssen (511, 512) verbunden und gestaltet ist, ein Signal auszugeben, das anzeigt, dass ein Spannungsabfall über dem Sense-Via (311) eine vorbestimmte Schwelle überschreitet.An electrical circuit comprising: a first semiconductor device (500) comprising: a first force line (401) electrically connected to a metal structure (305) in an outermost wiring layer (300), a sense via (311) extending from the metal structure (305) through an outermost interlayer dielectric (210), a first sense line (411) separated from the first force line (401) and electrically connected to the metal structure (305), a second force Lead (402) electrically connected to the sense via (311) through a base surface (311a) of the sense vias (311), the base surface (311a) facing away from the metal structure (305) and forming a semiconductor body (311). 100) comprising semiconducting portions of at least one semiconductor element (190), and a second sense line (412) electrically connected to the sense via (311) through the base surface (311a) and contact vias (319); which extend from the metal structure (305) through the outermost interlayer dielectric (210) and are electrically connected to the at least one semiconductor element (190) and through which a load current flows in the on state of the semiconductor device; and a second semiconductor device (580) electrically connected to the first and second force ports (501, 502) and the first and second sense ports (511, 512) and configured to output a signal indicating that Voltage drop across the sense via (311) exceeds a predetermined threshold. Elektrische Schaltung, umfassend: eine erste Halbleitervorrichtung (500), die aufweist: eine erste Force-Leitung (401), die elektrisch mit einem ersten Force-Anschluss (501) und einer Metallstruktur (305) in einer äußerten Verdrahtungsschicht (300) verbunden ist, wobei ein Sense-Via (311) sich von der Metallstruktur (305) durch ein äußerstes Zwischenschichtdielektrikum (210) erstreckt, eine erste Sense-Leitung (411), die von der ersten Force-Leitung (401) getrennt und elektrisch mit einem ersten Sense-Anschluss (511) und mit der Metallstruktur (305) verbunden ist, eine zweite Force-Leitung (402), die elektrisch mit einem zweiten Force-Anschluss (502) und dem Sense-Via (311) durch eine Basisoberfläche (311a) des Sense-Vias (311) verbunden ist, wobei die Basisoberfläche (311a) von der Metallstruktur (305) abgewandt und zu einem Halbleiterkörper (100) ausgerichtet ist, der halbleitende Teile von wenigstens einem Halbleiterelement (190) umfasst, und eine zweite Sense-Leitung (412), die elektrisch mit einem zweiten Sense-Anschluss (512) und mit dem Sense-Via (311) durch die Basisoberfläche (311a) verbunden ist, und Kontaktvias (319), die sich von der Metallstruktur (305) durch das äußerste Zwischenschichtdielektrikum (210) erstrecken und elektrisch mit dem wenigstens einen Halbleiterelement (190) verbunden sind und durch die im eingeschalteten Zustand der Halbleitervorrichtung ein Laststrom fließt; und einen Anschluss- oder Verbindungsblock (590), der elektrisch mit den ersten und zweiten Force-Anschlüssen (501, 502) und den ersten und zweiten Sense-Anschlüssen (511, 512) verbunden ist.Electrical circuit comprising: a first semiconductor device (500) comprising: a first force line (401) electrically connected to a first force terminal (501) and a metal structure (305) in an outer wiring layer (300), a sense via (311) extending from the metal structure (305) ) through an outermost interlayer dielectric (210), a first sense line (411) separated from the first force line (401) and electrically connected to a first sense terminal (511) and to the metal structure (305), a second force line (402) electrically connected to a second force terminal (502) and the sense via (311) through a base surface (311a) of the sense vias (311), the base surface (311a) facing away from the metal structure (305) and aligned with a semiconductor body (100) comprising semiconducting portions of at least one semiconductor element (190), and a second sense line (412) electrically connected to a second sense terminal (512) and to the sense via (311) through the base surface (311a), and Contact vias (319) extending from the metal structure (305) through the outermost interlayer dielectric (210) and electrically connected to the at least one semiconductor element (190) and through which a load current flows in the on state of the semiconductor device; and a connection block (590) electrically connected to the first and second force ports (501, 502) and the first and second sense ports (511, 512).
DE102014117512.3A 2014-11-28 2014-11-28 Semiconductor device with metal structure in an outermost wiring layer and via Active DE102014117512B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102014117512.3A DE102014117512B4 (en) 2014-11-28 2014-11-28 Semiconductor device with metal structure in an outermost wiring layer and via

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014117512.3A DE102014117512B4 (en) 2014-11-28 2014-11-28 Semiconductor device with metal structure in an outermost wiring layer and via

Publications (2)

Publication Number Publication Date
DE102014117512A1 DE102014117512A1 (en) 2016-06-02
DE102014117512B4 true DE102014117512B4 (en) 2019-07-11

Family

ID=55968179

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014117512.3A Active DE102014117512B4 (en) 2014-11-28 2014-11-28 Semiconductor device with metal structure in an outermost wiring layer and via

Country Status (1)

Country Link
DE (1) DE102014117512B4 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110042671A1 (en) * 2007-02-23 2011-02-24 Wolfgang Walter Semiconductor Device Test Structures and Methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110042671A1 (en) * 2007-02-23 2011-02-24 Wolfgang Walter Semiconductor Device Test Structures and Methods

Also Published As

Publication number Publication date
DE102014117512A1 (en) 2016-06-02

Similar Documents

Publication Publication Date Title
DE102015105638B4 (en) Semiconductor device with electrostatic discharge protection structure
DE102013219571B4 (en) Power semiconductor module with vertical shunt resistor
DE102014106825B4 (en) Semiconductor device
EP2478556B1 (en) Electronic device for switching currents
DE102014106025B4 (en) Integration of a current measurement into a wiring structure of an electronic circuit and electronic circuit
DE102016104796B4 (en) SEMICONDUCTOR DEVICE
DE102006041575A1 (en) Semiconductor device
DE102013103378B4 (en) Integrated circuit with power transistor cells and a connection line
DE102012207311A1 (en) Silicon carbide semiconductor device
DE102014113254A1 (en) Semiconductor device with current sensor
DE102011056937A1 (en) The housing
DE102018131999A1 (en) POWER MODULE AND POWER CONVERTER
DE112018002579T5 (en) SEMICONDUCTOR COMPONENT
DE102011003998A1 (en) Current sensor comprising a sintered metal layer
DE102016214132A1 (en) Transistor element and semiconductor device
DE102011076651B4 (en) Current regulation with thermally matched resistors
DE212021000239U1 (en) semiconductor module
DE112021000681T5 (en) ELECTRONIC DEVICE
DE102015108412A1 (en) Integrated temperature sensor
DE10392391T5 (en) Supporting control gate connection on a package using additional connection mounds
DE102014107084B4 (en) Hybrid semiconductor package and method
DE212021000238U1 (en) semiconductor module
DE102014105790A1 (en) Semiconductor device with electrostatic discharge protection structure
DE102008044411B4 (en) Integrated circuit having a power MOS transistor, system and method for switching a load
DE102011052471B4 (en) Integrated circuit with connection levels

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023485000

Ipc: H01L0023620000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative