DE102014107387A1 - SEMICONDUCTOR CHIP WITH IMPROVED BONDABILITY AND METHOD FOR PRODUCING A BOND COMPOUND - Google Patents

SEMICONDUCTOR CHIP WITH IMPROVED BONDABILITY AND METHOD FOR PRODUCING A BOND COMPOUND Download PDF

Info

Publication number
DE102014107387A1
DE102014107387A1 DE102014107387.8A DE102014107387A DE102014107387A1 DE 102014107387 A1 DE102014107387 A1 DE 102014107387A1 DE 102014107387 A DE102014107387 A DE 102014107387A DE 102014107387 A1 DE102014107387 A1 DE 102014107387A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
lateral direction
main electrode
chip according
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102014107387.8A
Other languages
German (de)
Inventor
Wolfgang Wagner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014107387.8A priority Critical patent/DE102014107387A1/en
Publication of DE102014107387A1 publication Critical patent/DE102014107387A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05019—Shape in side view being a non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Aspekt der Erfindung betrifft einen Halbleiterchip (1) mit einem Halbleiterkörper (100), der eine Oberseite (101) und eine der Oberseite (101) entgegengesetzte Unterseite (102) aufweist. In dem Halbleiterkörper (100) ist eine Vielzahl von Bauelementzellen angeordnet, die als Streifenzellen ausgebildet und in einer ersten lateralen Richtung (x) nebeneinander angeordnet sind. Außerdem erstrecken sich die Streifenzellen (10) jeweils in einer von der ersten lateralen Richtung (x) verschiedenen zweiten lateralen Richtung (y). Auf die Oberseite (101) ist eine Hauptelektrode (71) aufgebracht. Zwischen der Hauptelektrode (71) und der Oberseite (101) ist eine Dielektrikumsschicht (30) angeordnet, die als Netz ausgebildet ist und eine Vielzahl von Durchgangsöffnungen (31) aufweist.One aspect of the invention relates to a semiconductor chip (1) having a semiconductor body (100) which has an upper side (101) and a lower side (102) opposite the upper side (101). Arranged in the semiconductor body (100) is a multiplicity of component cells which are designed as strip cells and are arranged next to one another in a first lateral direction (x). In addition, the strip cells (10) each extend in a different from the first lateral direction (x) second lateral direction (y). On the upper side (101), a main electrode (71) is applied. Between the main electrode (71) and the upper side (101) a dielectric layer (30) is arranged, which is formed as a network and has a plurality of passage openings (31).

Description

Die vorliegende Erfindung beschäftigt sich mit der Problematik, dass es beim Bonden von Bonddrähten an eine Metallisierung eines Halbleiterchips häufig zu einer Beschädigung des Halbleiterchips kommt. Besonders ausgeprägt ist diese Problematik dann, wenn es sich bei dem Halbleiterchip um einen Leistungshalbleiterchip handelt, über den hohe Ströme fließen. Wenn diese Ströme über einen oder mehrere elektrisch parallel geschaltete Bonddrähte geführt werden sollen, müssen die Bonddrähte eine entsprechend geeignete Stromtragfähigkeit und mechanische Stabilität aufweisen. The present invention is concerned with the problem that the bonding of bonding wires to a metallization of a semiconductor chip often leads to damage of the semiconductor chip. This problem is particularly pronounced when the semiconductor chip is a power semiconductor chip through which high currents flow. If these currents are to be conducted via one or more bonding wires connected in parallel electrically, the bonding wires must have a correspondingly suitable current carrying capacity and mechanical stability.

Diese lässt sich beispielsweise dadurch erhöhen, dass Bonddrähte mit großem Leiterquerschnitt verwendet werden. Typisch ist z. B. die Verwendung von aluminiumbasierten Bonddrähten mit einem Durchmesser von 300 µm. Mit zunehmendem Querschnitt des Bonddrahtes sind jedoch veränderte Bondparameter nötig, so steigt zum Beispiel die Anpresskraft, mit der der Bonddraht beim Bonden gegen den Halbleiterchip gepresst werden muss, wenn eine langzeitstabile Bondverbindung hergestellt werden soll. Mit zunehmender Kraft steigt aber auch das Risiko einer mechanischen Beschädigung des Halbleiterchips. Das gleiche gilt auch bei einer Veränderung anderer Bondparameter wie der Dauer oder der beim Bonden eingetragenen Ultraschallenergie. Typische Schäden sind Chipausbrüche ("Cratering"), die zu einem Anstieg des Leckstroms des Halbleiterchips oder gar zu dessen vollständigem Ausfall führen kann. This can be increased, for example, by using bonding wires with a large conductor cross-section. Typical is z. Example, the use of aluminum-based bonding wires with a diameter of 300 microns. With increasing cross-section of the bonding wire, however, changed bonding parameters are necessary, for example the contact pressure with which the bonding wire has to be pressed against the semiconductor chip during bonding increases if a bond that is stable over time is to be produced. As the force increases, so does the risk of mechanical damage to the semiconductor chip. The same applies to a change in other bond parameters such as the duration or the ultrasound energy entered during bonding. Typical damages are "chip cratering", which can lead to an increase of the leakage current of the semiconductor chip or even to its complete failure.

Eine Maßnahme zur Erhöhung der Stromtragfähigkeit besteht darin, Bonddrähte zu verwenden, die eine höhere elektrische Leitfähigkeit aufweisen als die herkömmlichen aluminiumbasierten Bonddrähte. Wegen der guten elektrischen und mechanischen Eigenschaften gegenüber Aluminium bieten sich hier besonders kupferbasierte Bonddrähte an. Im Vergleich zu aluminumbasierten Bonddrähten sind kupferbasierte Bonddrähte deutlich härter, was wiederum dazu führt, dass die zum Anbonden eines kupferbasierten Bonddrahtes erforderlichen Bondparameter, z.B. Anpresskraft, Ultraschall-Energie, Dauer des Bondvorgangs, wesentlich höher bzw. länger gewählt werden müssen als bei einem aluminiumbasierten Bonddraht gleichen Querschnitts. Damit aber steigt wie bereits erläutert das Risiko einer mechanischen Beschädigung des Halbleiterchips. One measure for increasing the current carrying capacity is to use bonding wires that have a higher electrical conductivity than the conventional aluminum-based bonding wires. Because of the good electrical and mechanical properties compared to aluminum, copper-based bonding wires are particularly suitable here. Compared to aluminum-based bonding wires, copper-based bonding wires are significantly harder, which in turn results in the bond parameters required to bond a copper-based bonding wire, e.g. Contact force, ultrasonic energy, duration of the bonding process, must be chosen to be much higher or longer than with an aluminum-based bonding wire of the same cross-section. But this increases as already explained the risk of mechanical damage to the semiconductor chip.

Die Aufgabe der vorliegenden Erfindung besteht darin, einen Halbleiterchip bereitzustellen, der nur ein geringes Risiko für das Auftreten einer Beschädigung beim Drahtbonden zeigt. Eine weitere Aufgabe besteht darin, ein Verfahren zur Herstellung einer Drahtbondverbindung zwischen einem Halbleiterchip und einem Bonddraht bereitzustellen, das nur ein geringes Risiko für das Auftreten einer Beschädigung des Halbleiterchips zeigt. Diese Aufgaben werden durch einen Halbleiterchip gemäß Patentanspruch 1 bzw. durch ein Verfahren zur Herstellung einer Drahtbondverbindung gemäß Patentanspruch 16 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen. The object of the present invention is to provide a semiconductor chip showing only a small risk of occurrence of damage in wire bonding. Another object is to provide a method of making a wire bond between a semiconductor chip and a bond wire that presents little risk of damage to the semiconductor chip. These objects are achieved by a semiconductor chip according to patent claim 1 or by a method for producing a wire bond according to patent claim 16. Embodiments and developments of the invention are the subject of dependent claims.

Ein erster Aspekt der Erfindung betrifft einen Halbleiterchip mit einem Halbleiterkörper, der eine Oberseite und eine der Oberseite entgegengesetzte Unterseite aufweist. In dem Halbleiterkörper ist eine Vielzahl von Bauelementzellen angeordnet, die als Streifenzellen ausgebildet sind und in einer ersten lateralen Richtung nebeneinander angeordnet sind. Außerdem erstrecken sich die Streifenzellen jeweils in einer von der ersten lateralen Richtung verschiedenen zweiten lateralen Richtung. Auf die Oberseite ist eine Hauptelektrode aufgebracht. Zwischen der Hauptelektrode und der Oberseite ist eine Dielektrikumsschicht angeordnet, die eine netzförmige Struktur aufweist. Die netzförmige Struktur weist eine Vielzahl von Durchgangsöffnungen auf. A first aspect of the invention relates to a semiconductor chip having a semiconductor body which has an upper side and a lower side opposite to the upper side. In the semiconductor body, a plurality of component cells is arranged, which are formed as strip cells and are arranged side by side in a first lateral direction. In addition, each of the stripe cells extends in a second lateral direction different from the first lateral direction. On top of a main electrode is applied. Between the main electrode and the upper side, a dielectric layer is arranged which has a net-shaped structure. The reticular structure has a plurality of passage openings.

Ein zweiter Aspekt betrifft ein Verfahren zur Herstellung einer Drahtbondverbindung. Dazu werden ein gemäß dem ersten Aspekt ausgebildeter Halbleiterchip bereitgestellt, sowie ein Bonddraht. Zwischen dem Bonddraht und der Hauptelektrode wird eine Drahtbondverbindung hergestellt. A second aspect relates to a method of making a wire bond. For this purpose, a semiconductor chip designed according to the first aspect is provided, as well as a bonding wire. A wire bond is made between the bonding wire and the main electrode.

Die Erfindung wird nachfolgend unter Bezugnahme auf die beigefügten Figuren näher erläutert. Dieselben Bezugszeichen bezeichnen identische oder gleich wirkende Elemente. Es zeigen: The invention will be explained in more detail with reference to the accompanying figures. The same reference numerals designate identical or equivalent elements. Show it:

1 einen Vertikalschnitt durch einen Abschnitt eines Halbleiterchips, der zwischen einem Halbleiterkörper und einer Hauptelektrode eine netzförmige, dielektrische Schicht aufweist; 1 a vertical section through a portion of a semiconductor chip having a net-shaped, dielectric layer between a semiconductor body and a main electrode;

2 einen Vertikalschnitt durch den Halbleiterchip gemäß 1 in einer Schnittebene E1-E1; 2 a vertical section through the semiconductor chip according to 1 in a sectional plane E1-E1;

3 einen Vertikalschnitt durch den Halbleiterchip gemäß 1 in einer Schnittebene E2-E2; 3 a vertical section through the semiconductor chip according to 1 in a sectional plane E2-E2;

4 einen Horizontalschnitt durch den Halbleiterchip gemäß 1 in einer Schnittebene E3-E3; 4 a horizontal section through the semiconductor chip according to 1 in a section plane E3-E3;

5 einen Horizontalschnitt durch den Halbleiterchip gemäß 1 in einer Schnittebene E4-E4; 5 a horizontal section through the semiconductor chip according to 1 in a sectional plane E4-E4;

6 einen Vertikalschnitt durch einen Abschnitt eines weiteren Halbleiterchips, der zwischen einem Halbleiterkörper und einer Hauptelektrode eine netzförmige dielektrische Schicht aufweist; 6 a vertical section through a portion of another semiconductor chip, the between a semiconductor body and a main electrode having a reticular dielectric layer;

7 einen Vertikalschnitt durch den Halbleiterchip gemäß 6 in einer Schnittebene E5-E5; 7 a vertical section through the semiconductor chip according to 6 in a section plane E5-E5;

8 einen Vertikalschnitt durch den Halbleiterchip gemäß 7 in einer Schnittebene E6-E6; 8th a vertical section through the semiconductor chip according to 7 in a section plane E6-E6;

9 einen Horizontalschnitt durch den Halbleiterchip gemäß 8 in einer Schnittebene E7-E7; 9 a horizontal section through the semiconductor chip according to 8th in a section plane E7-E7;

10 einen Horizontalschnitt durch den Halbleiterchip gemäß 9 in einer Schnittebene E8-E8; 10 a horizontal section through the semiconductor chip according to 9 in a section plane E8-E8;

11 eine Draufsicht auf einen Abschnitt eines netzförmig ausgebildeten Dielektrikums; 11 a plan view of a portion of a reticulated dielectric;

12 eine perspektivische Ansicht des Abschnitts gemäß 11; 12 a perspective view of the section according to 11 ;

13 eine Draufsicht auf ein netzförmig ausgebildetes Dielektrikum, das längliche Öffnungen aufweist. 13 a plan view of a reticulated dielectric having elongated openings.

14 eine perspektivische Ansicht eines Abschnitts einer ersten Hauptelektrode. 14 a perspective view of a portion of a first main electrode.

15 eine Draufsicht auf einen Halbleiterchip, in der schematisch der Verlauf der Streifenzellen dargestellt ist. 15 a plan view of a semiconductor chip, in which the course of the stripe cells is shown schematically.

16 eine Ansicht auf einen Halbleiterchip, bei dem die erste laterale Richtung und die zweite laterale Richtung nicht senkrecht zueinander verlaufen. 16 a view of a semiconductor chip, wherein the first lateral direction and the second lateral direction are not perpendicular to each other.

17 eine Ansicht entsprechend 4 mit dem Unterschied, dass die Längen und die Abstände der Fortsätze der ersten Hauptelektrode inhomogen sind. 17 a view accordingly 4 with the difference that the lengths and the distances of the extensions of the first main electrode are inhomogeneous.

18 das Anbonden eines Bonddraht an eine Hauptelektrode eines Halbleiterchips, wobei zwischen der Bondstelle und dem Halbleiterkörper ein netzförmiges Dielektrikum angeordnet ist. 18 the bonding of a bonding wire to a main electrode of a semiconductor chip, wherein a net-shaped dielectric is arranged between the bonding point and the semiconductor body.

19 eine Draufsicht auf einen Halbleiterchip, bei dem senkrecht unterhalb eines einfach zusammenhängenden Oberflächenabschnitts der ersten Hauptelektrode eine Vielzahl von Durchgangsöffnungen angeordnet ist. 19 a top view of a semiconductor chip, in which a plurality of through holes is arranged vertically below a simply continuous surface portion of the first main electrode.

Bei Versuchen, die der vorliegenden Erfindung vorausgegangen waren, wurde festgestellt, dass Halbleiterchips besonders dann eine erhöhte Anfälligkeit für Beschädigungen beim Bonden zeigen, wenn sie eine Zellstruktur mit Streifenzellen aufweisen. Im Lauf der weiteren Untersuchungen wurde festgestellt, dass das Dielektrikum, welches sich üblicherweise zwischen dem Halbleiter und der Metallisierung, an die gebondet wird, befindet, einen wesentlichen höheren Einfluss auf die mechanische Stabilität des Chipaufbaus hat als bisher angenommen. Speziell bei Streifenzellen-Designs besteht das Dielektrikum im Wesentlichen aus zueinander parallelen Streifen. Bei Ausführungsbeispielen der Erfindung ist nun vorgesehen, bei einem Halbleiterchip mit Streifenzellendesign ein netzförmig ausgebildetes Dielektrikum einzusetzen. Aufgrund der Vernetzung besitzt der Chipaufbau mit dem Dielektrikum und der darüber liegenden Metallisierung eine wesentlich höhere mechanische Stabilität, als wenn das Dielektrikum im Wesentlichen nur aus zueinander parallelen Streifen besteht. In experiments that preceded the present invention, it has been found that semiconductor chips exhibit increased susceptibility to damage in bonding, particularly if they have streak cell cell structure. In the course of further investigations, it was found that the dielectric which is usually located between the semiconductor and the metallization to which it is bonded has a substantially higher influence on the mechanical stability of the chip structure than previously assumed. Especially in striped cell designs, the dielectric essentially consists of mutually parallel strips. In embodiments of the invention, it is now provided to use a reticulated dielectric in a semiconductor chip with a strip cell design. Due to the cross-linking, the chip structure with the dielectric and the overlying metallization has a substantially higher mechanical stability than if the dielectric consists essentially only of mutually parallel strips.

1 zeigt einen Vertikalschnitt durch einen Abschnitt eines als Transistor ausgebildeten Halbleiterchips 1. Der Halbleiterchip 1 ist lediglich beispielhaft als planarer MOSFET oder als planarer IGBT ausgebildet. Der Halbleiterchip 1 weist einen Halbleiterkörper 100 mit einer Oberseite 101 und einer der Oberseite 101 entgegengesetzten Unterseite 102 auf. Die Oberseite 101 ist in einer vertikalen Richtung v von der Unterseite 102 beabstandet. Die vertikale Richtung v verläuft im Wesentlichen senkrecht zur Unterseite 102. Der Halbleiterkörper 100 weist eine Driftzone 11, Source- oder Emitterzonen 14, sowie komplementär zu den Source- bzw. Emitterzonen 14 dotierte Bodyzonen 12 auf. Eine jede der Bodyzonen ist zwischen der Driftzone 11 und einer oder mehreren der Sourcezonen 14 angeordnet. Zwischen jeder Source- bzw. Emitterzone 14 und der Driftzone 11 erstreckt sich ein Abschnitt einer zwischen diesen befindlichen Bodyzone 12 in Richtung der Oberseite 101, sowie in Richtung einer von mehreren von der Oberseite 101 beabstandeten Gateelektroden 20, die durch eine Dielektrikumsschicht 30 dielektrisch gegenüber dem Halbleiterkörper 100 isoliert sind. Im Fall eines als MOSFET ausgebildeten Halbleiterchips 1 weist der Halbleiterkörper 100 außerdem eine Drainzone 16 vom Leitungstyp der Driftzone 11 auf, die aber höher dotiert ist als die Driftzone 11. Im alternativen Fall eines als IGBT ausgebildeten Halbleiterchips 1 weist der Halbleiterkörper 100 eine Kollektorzone 16 auf, die einen zum Leitungstyp der Driftzone 11 komplementären Leitungstyp besitzt und die außerdem höher dotiert ist als die Driftzone 11. Bei dem dargestellten Halbleiterchip 1 sind die Source- bzw. Emitterzonen 14 und die Driftzone 11 n-dotiert, während die Bodyzonen 12 p-dotiert sind. Bei einem MOSFET ist eine n-dotierte Drainzone 16 vorhanden, bei einem IGBT eine p-dotierte Kollektorzone 16. Ebenso könnten bei komplementären MOSFETs oder IGBTs die einzelnen Bauelementzonen komplementär zu den dargestellten Bauelementzonen dotiert sein. 1 shows a vertical section through a portion of a semiconductor chip formed as a transistor 1 , The semiconductor chip 1 is merely exemplified as a planar MOSFET or as a planar IGBT. The semiconductor chip 1 has a semiconductor body 100 with a top 101 and one of the top 101 opposite bottom 102 on. The top 101 is in a vertical direction v from the bottom 102 spaced. The vertical direction v is substantially perpendicular to the bottom 102 , The semiconductor body 100 has a drift zone 11 , Source or emitter zones 14 , as well as complementary to the source and emitter zones 14 doped body zones 12 on. Each of the body zones is between the drift zone 11 and one or more of the source zones 14 arranged. Between each source or emitter zone 14 and the drift zone 11 extends a section of a body zone located between them 12 towards the top 101 , as well as towards one of several from the top 101 spaced gate electrodes 20 passing through a dielectric layer 30 dielectric with respect to the semiconductor body 100 are isolated. In the case of a semiconductor chip designed as a MOSFET 1 has the semiconductor body 100 also a drain zone 16 of the conductivity type of the drift zone 11 but which is more highly doped than the drift zone 11 , In the alternative case of a semiconductor chip designed as an IGBT 1 has the semiconductor body 100 a collector zone 16 on, the one to the conductivity type of the drift zone 11 has complementary conductivity type and which is also more highly doped than the drift zone 11 , In the illustrated semiconductor chip 1 are the source and emitter zones 14 and the drift zone 11 n-doped while the body zones 12 p-doped. In a MOSFET is an n-doped drain zone 16 present, in an IGBT a p-doped collector zone 16 , Likewise, in complementary MOSFETs or IGBTs, the individual device regions could be doped complementary to the illustrated device regions.

Wenn im Folgenden von Source, einer Sourcezonen oder einer Sourceelektrode die Rede ist, so ist damit im Fall eines IGBTs Emitter, eine Emitterzone bzw. eine Emitterelektrode gemeint. Entsprechend ist mit Drain, einer Drainzone oder einer Drainelektrode im Fall eines IGBTs Kollektor, eine Kollektorzone bzw. eine Kollektorelektrode gemeint. In the following, when referring to source, a source zones or a source electrode, it is meant in the case of an IGBT emitter, an emitter zone or an emitter electrode. Accordingly, by drain, drain or drain in the case of an IGBT is meant a collector, a collector region and a collector electrode, respectively.

Die Dielektrikumsschicht 30 kann grundsätzlich aus beliebigen dielektrischen Materialien aufgebaut sein und auf beliebige Weise erzeugt werden. Sie kann einheitlich aus demselben dielektrischen Material bestehen, oder aber aus zwei oder mehr verschiedenen dielektrischen Materialien zusammengesetzt sein. The dielectric layer 30 can in principle be constructed of any dielectric materials and produced in any way. It may consist uniformly of the same dielectric material or it may be composed of two or more different dielectric materials.

Die Herstellung der Dielektrikumsschicht 30 kann auch abschnittweise nacheinander erfolgen, d.h. es kann zunächst ein erster Abschnitt der späteren Dielektrikumsschicht 30 hergestellt werden, dann können z. B. darauf die Gateelektroden 20 erzeugt werden, und danach kann auf den Gateelektroden 20 ein zweiter Abschnitt der späteren Dielektrikumsschicht 30 erzeugt werden. The production of the dielectric layer 30 can also be done in sections successively, ie it can first a first portion of the later dielectric layer 30 be prepared, then z. B. on the gate electrodes 20 can be generated, and then on the gate electrodes 20 a second portion of the later dielectric layer 30 be generated.

Auf die Oberseite 101 ist eine erste Hauptelektrode 71 aufgebracht, auf die Unterseite 102 eine zweite Hauptelektrode 72. Außerdem ist eine Steuerelektrode 73 vorhanden, die auf der Oberseite 101 angeordnet ist. Alternativ könnte die Steuerelektrode 73 auch auf der Unterseite 102 angeordnet sein. Die Dielektrikumsschicht 30 ist zwischen der ersten Hauptelektrode 71 und dem Halbleiterkörper 100 angeordnet. In jedem Fall ist die Steuerelektrode 73 gegenüber dem Halbleiterkörper 100 dielektrisch isoliert. Bei der ersten Hauptelektrode 71 handelt es sich im Fall eines MOSFETs um eine Sourceelektrode (S), im Fall eines IGBTs um eine Emitterelektrode (E). Entsprechend handelt es sich bei der zweiten Hauptelektrode 72 im Fall eines MOSFETs um eine Drainelektrode (D) und im Fall eines IGBTs um eine Kollektorelektrode (C). Sowohl bei einem MOSFET als auch bei einem IGBT stellt die Steuerelektrode eine Gateelektrode (G) dar. In 1 wie auch in den anderen Figuren beziehen sich die Angaben in eckigen Klammern auf einen IGBT, d.h. für einen IGBT ist die Angabe unmittelbar vor einer eckigen Klammer durch die Angabe in der eckigen Klammer zu ersetzen. On the top 101 is a first main electrode 71 Applied to the bottom 102 a second main electrode 72 , There is also a control electrode 73 present on the top 101 is arranged. Alternatively, the control electrode could 73 also on the bottom 102 be arranged. The dielectric layer 30 is between the first main electrode 71 and the semiconductor body 100 arranged. In any case, the control electrode 73 opposite to the semiconductor body 100 dielectrically isolated. At the first main electrode 71 In the case of a MOSFET, this is a source electrode (S), in the case of an IGBT, an emitter electrode (E). Accordingly, the second main electrode is concerned 72 in the case of a MOSFET, around a drain electrode (D) and in the case of an IGBT around a collector electrode (C). In both a MOSFET and an IGBT, the control electrode is a gate electrode (G) 1 As in the other figures, the figures in square brackets refer to an IGBT, ie for an IGBT the indication immediately before a square brace must be replaced by the indication in the square brackets.

Der Transistor besitzt weiterhin eine Zellstruktur mit einer Vielzahl von Transistorzellen 10. Eine Transistorzelle 10 weist in jedem Fall wenigstens eine Bodyzone 12 oder wenigstens einen Abschnitt einer Bodyzone 12 auf, wenigstens eine Sourcezone 14 oder wenigstens einen Abschnitt einer Sourcezone 14, sowie wenigstens eine Gateelektrode 20. The transistor further has a cell structure with a plurality of transistor cells 10 , A transistor cell 10 in any case has at least one body zone 12 or at least a section of a bodyzone 12 on, at least one source zone 14 or at least a portion of a source zone 14 , as well as at least one gate electrode 20 ,

Die Transistorzellen 10 liegen in einer (hier beispielhaft zur xy-Ebene parallelen) ebenen Schicht des kartesischen Koordinatensystems, und können elektrisch zueinander parallel geschaltet sein. Hierzu sind die die Source-Zonen 14 elektrisch an die erste Hauptelektrode 71 angeschlossen, die Drain- oder Kollektorzone 16 ist elektrisch an die zweite Hauptelektrode 72 angeschlossen, und die Gateelektroden 20 sind elektrisch leitend mit der Steuerelektrode 73 verbunden. Somit kann eine elektrische Laststrecke, die zwischen der ersten Hauptelektrode 71 und der zweiten Hauptelektrode 72 ausgebildet ist bzw. ein elektrischer Strom durch diese Laststrecke, durch Anlegen eines geeigneten elektrischen Steuerpotenzials an die Steuerelektrode 73 in an sich bekannter Weise gesteuert werden. Die elektrischen Verbindungen zwischen der Steuerelektrode 73 und den Gateelektroden 20 sind außerhalb der Darstellungsebene realisiert und deshalb nur schematisch angedeutet. The transistor cells 10 lie in a (here by way of example parallel to the xy plane) planar layer of the Cartesian coordinate system, and can be electrically connected in parallel to each other. These are the source zones 14 electrically to the first main electrode 71 connected, the drain or collector zone 16 is electrically connected to the second main electrode 72 connected, and the gate electrodes 20 are electrically conductive with the control electrode 73 connected. Thus, an electrical load path between the first main electrode 71 and the second main electrode 72 is formed or an electric current through this load path, by applying a suitable electrical control potential to the control electrode 73 be controlled in a conventional manner. The electrical connections between the control electrode 73 and the gate electrodes 20 are realized outside the presentation level and therefore only indicated schematically.

Die Transistorzellen 10 weisen jeweils eine Bodyzone 12 auf, sowie eine oder mehrere Sourcezonen 14. Weiterhin sind die Transistorzellen 10 als so genannte Streifenzellen ausgebildet. Das bedeutet, die Transistorzellen 10 sind länglich ausgebildet und erstrecken sich parallel zueinander in einer weiteren, zweiten lateralen Richtung y, die sowohl zur ersten lateralen Richtung x als auch zur vertikalen Richtung v senkrecht verläuft. Die Längsrichtung der Transistorzellen 10 ist also in der zweiten lateralen Richtung y orientiert. In 1 verläuft die zweite laterale Richtung y senkrecht zur Zeichenebene. Bei einer jeden der Streifenzellen 10 erstreckt sich die Bodyzone 12 dieser Streifenzelle 10 sowie zumindest eine Sourcezone 14 dieser Streifenzelle 10 jeweils in der zweiten lateralen Richtung y über die gesamte Länge L10 dieser Streifenzelle 10. The transistor cells 10 each have a body zone 12 on, as well as one or more source zones 14 , Furthermore, the transistor cells 10 designed as so-called striped cells. That means the transistor cells 10 are elongated and extend parallel to each other in a further, second lateral direction y, which is perpendicular to both the first lateral direction x and the vertical direction v. The longitudinal direction of the transistor cells 10 is thus oriented in the second lateral direction y. In 1 the second lateral direction y is perpendicular to the plane of the drawing. At each of the strip cells 10 extends the bodyzone 12 this strip cell 10 and at least one source zone 14 this strip cell 10 each in the second lateral direction y over the entire length L10 of this strip cell 10 ,

Die nachfolgenden 2, 3, 4 und 5 zeigen Schnittansichten in den in 1 dargestellten Schnittebenen E1-E1 (2), E2-E2 (3), E3-E3 (4) und E4-E4 (5). Dabei ist in den 2 und 3 in der zweiten lateralen Richtung y, d. h. in der Richtung, in der sich die Transistorzellen 10 erstrecken, derselbe Abschnitt des Halbleiterchips 1 in verschiedenen, zueinander parallelen Schnittebenen E1-E1 und E2-E2 dargestellt. Ebenso ist in den 4 und 5 derselbe Abschnitt des Halbleiterchips 1 in verschiedenen, zueinander parallelen Schnittebenen E3-E3 und E4-E4 dargestellt. The following 2 . 3 . 4 and 5 show sectional views in the in 1 sectional planes E1-E1 ( 2 ), E2-E2 ( 3 ), E3-E3 ( 4 ) and E4-E4 ( 5 ). It is in the 2 and 3 in the second lateral direction y, ie in the direction in which the transistor cells 10 extend, the same portion of the semiconductor chip 1 shown in different, mutually parallel cutting planes E1-E1 and E2-E2. Similarly, in the 4 and 5 the same portion of the semiconductor chip 1 shown in different, mutually parallel cutting planes E3-E3 and E4-E4.

Wie in 2 zu erkennen ist, können die Sourcezonen 14, die Bodyzonen 12 und die Driftzone 11 – unabhängig voneinander – in der zweiten lateralen Richtung y als durchgehende (d.h. ununterbrochene), streifenförmige Halbleiterzonen ausgebildet sein, die sich in der zweiten lateralen Richtung y über die gesamte Länge der jeweiligen Streifenzelle 10 erstrecken. Auch die die Gateelektroden 20 können sich in der zweiten lateralen Richtung y durchgehend (d.h. ununterbrochen) über die gesamte Länge zumindest einer der Streifenzellen 10 erstrecken. As in 2 It can be seen, the source zones 14 , the body zones 12 and the drift zone 11 - independently of each other - be formed in the second lateral direction y as a continuous (ie continuous), stripe-shaped semiconductor zones extending in the second lateral direction y over the entire length of the respective stripe cell 10 extend. Also the gate electrodes 20 may be continuous (ie, uninterrupted) throughout the entire length of at least one of the strip cells in the second lateral direction y 10 extend.

Wie weiterhin aus 3 ersichtlich ist, weist die Dielektrikumsschicht 30 – anders, als dies bei herkömmlichen Bauelementen mit Streifenzellenstruktur der Fall ist – eine netzförmige Struktur mit einer Vielzahl von Durchgangsöffnungen 31 auf, die in der zweiten lateralen Richtung y hintereinander und voneinander beabstandet angeordnet sind und durch die hindurch sich eine Vielzahl voneinander beabstandeter Fortsätze 711 der ersten Hauptelektrode 71 bis zum Halbleiterkörper 100 erstrecken, wo sie an dessen Oberseite 101 jeweils dieselbe der Sourcezonen 14 kontaktieren. Die Durchgangsöffnungen 31 werden daher auch als "Kontaktlöcher" bezeichnet. Eine jede der Durchgangsöffnungen 31 ist vom Material der Dielektrikumsschicht 30 vollständig ringförmig umschlossen. How to continue 3 it can be seen has the dielectric layer 30 Unlike in conventional striped cell structure components, this is a reticulated structure having a plurality of through holes 31 which are arranged one behind the other in the second lateral direction y and spaced from each other and through which a plurality of mutually spaced extensions 711 the first main electrode 71 to the semiconductor body 100 extend where they are at the top 101 each the same of the source zones 14 to contact. The passage openings 31 are therefore also called "contact holes". One of each through holes 31 is of the material of the dielectric layer 30 completely enclosed in a ring.

Die Fortsätze 711 bilden eine Anzahl von zueinander parallelen Reihen, die in der ersten lateralen Richtung x voneinander beabstandet sind (siehe die 1, 4 und 5), wobei eine jede der Reihen eine Vielzahl der Fortsätze 711 aufweist, welche in der zweiten lateralen Richtung y jeweils in einem Abstand d711 voneinander beabstandet angeordnet sind (siehe die 3, 4 und 5). Dabei können verschiedene der Abstände d711 identisch oder voneinander verschieden sein. Entsprechend bilden auch die Durchgangsöffnungen 31 eine Anzahl von zueinander parallelen Reihen, die in der ersten lateralen Richtung x voneinander beabstandet sind (siehe die 1, 4 und 5), wobei eine jede der Reihen eine Vielzahl der Durchgangsöffnungen 31 aufweist, welche in der weiteren zweiten lateralen Richtung y ebenfalls in Abständen d711 voneinander beabstandet angeordnet sind (siehe die 3, 4 und 5). In der zweiten lateralen Richtung y weisen die Fortsätze 711 jeweils eine Länge L711 auf. Dabei können verschiedene der Längen L711 identisch oder voneinander verschieden sein. Außerdem besitzen zwei in der zweiten lateralen Richtung y unmittelbar aufeinander folgende Fortsätze 711 einen Abstand d711. Dabei können verschiedene der Abstände d711 identisch oder voneinander verschieden sein. Entsprechend weisen die Durchgangsöffnungen 31 in der zweiten lateralen Richtung y eine Länge L31 auf und der Abstand zweier in der zweiten lateralen Richtung y unmittelbar aufeinander folgender Durchgangsöffnungen 31 ist d31. Dabei können verschiedene der Abstände d31 identisch oder voneinander verschieden sein, und/oder es können verschiedene der Längen L711 identisch oder voneinander verschieden sein. The extensions 711 form a number of mutually parallel rows spaced apart in the first lateral direction x (see Figs 1 . 4 and 5 ), wherein each of the rows is a plurality of extensions 711 which are spaced apart from each other at a distance d711 in the second lateral direction y (see FIGS 3 . 4 and 5 ). Different distances d711 may be identical or different from each other. Accordingly, the passage openings form 31 a number of mutually parallel rows spaced apart in the first lateral direction x (see Figs 1 . 4 and 5 ), wherein each of the rows has a plurality of through holes 31 which are also spaced apart from each other at intervals d711 in the further second lateral direction y (see FIGS 3 . 4 and 5 ). In the second lateral direction y, the extensions have 711 each have a length L711. Different lengths of L711 may be identical or different from each other. In addition, two have in the second lateral direction y immediately consecutive extensions 711 a distance d711. Different distances d711 may be identical or different from each other. Accordingly, the passage openings 31 in the second lateral direction y on a length L31 and the distance between two in the second lateral direction y directly successive through holes 31 is d31. Here, different ones of the distances d31 may be identical or different from each other, and / or different ones of the lengths L711 may be identical or different from each other.

In den 6 bis 10 ist beispielhaft ein weiterer Halbleiterchip 1 dargestellt, der einen Transistor mit einer Vielzahl von Transistorzellen 10 enthält, die als Streifenzellen ausgebildet und elektrisch zueinander parallel geschaltet sind. In the 6 to 10 is an example of another semiconductor chip 1 shown, a transistor having a plurality of transistor cells 10 contains, which are formed as stripe cells and electrically connected in parallel to each other.

6 zeigt einen Vertikalschnitt durch einen Abschnitt des Halbleiterchips 1. Der Halbleiterchip 1 weist wiederum einen Halbleiterkörper 100 mit einer Oberseite 101 und einer der Oberseite 101 entgegengesetzten Unterseite 102 auf. Die Oberseite 101 ist in einer vertikalen Richtung v von der Unterseite 102 beabstandet. Die vertikale Richtung v verläuft im Wesentlichen senkrecht zur Unterseite 102. Der Halbleiterkörper 100 weist eine Driftzone 11, Sourcezonen 14, sowie komplementär zu den Sourcezonen 14 dotierte Bodyzonen 12 auf. Eine jede der Bodyzonen 12 ist zwischen der Driftzone 11 und einer oder mehreren der Sourcezonen 14 angeordnet. Im Fall eines als MOSFET ausgebildeten Halbleiterchips 1 weist dieser außerdem eine Drainzone 16 vom Leitungstyp der Driftzone 11 auf, die aber höher dotiert ist als die Driftzone 11. Im alternativen Fall eines als IGBT ausgebildeten Halbleiterchips 1 weist der Halbleiterkörper 100 eine Kollektorzone 16 auf, die einen zum Leitungstyp der Driftzone 11 komplementären Leitungstyp besitzt und die außerdem höher dotiert ist als die Driftzone 11. Bei dem dargestellten Halbleiterchip 1 sind die Sourcezonen 14 und die Driftzone 11 n-dotiert, während die Bodyzonen 12 p-dotiert sind. Bei einem MOSFET ist die Drainzone 16 n-dotiert, bei einem IGBT ist die Kollektorzone 16 p-dotiert. Ebenso könnten bei komplementären MOSFETs oder IGBTs die einzelnen Bauelementzonen komplementär zu den dargestellten Bauelementzonen dotiert sein. 6 shows a vertical section through a portion of the semiconductor chip 1 , The semiconductor chip 1 again has a semiconductor body 100 with a top 101 and one of the top 101 opposite bottom 102 on. The top 101 is in a vertical direction v from the bottom 102 spaced. The vertical direction v is substantially perpendicular to the bottom 102 , The semiconductor body 100 has a drift zone 11 , Source zones 14 , as well as complementary to the source zones 14 doped body zones 12 on. One of each of the body zones 12 is between the drift zone 11 and one or more of the source zones 14 arranged. In the case of a semiconductor chip designed as a MOSFET 1 this also has a drain zone 16 of the conductivity type of the drift zone 11 but which is more highly doped than the drift zone 11 , In the alternative case of a semiconductor chip designed as an IGBT 1 has the semiconductor body 100 a collector zone 16 on, the one to the conductivity type of the drift zone 11 has complementary conductivity type and which is also more highly doped than the drift zone 11 , In the illustrated semiconductor chip 1 are the source zones 14 and the drift zone 11 n-doped while the body zones 12 p-doped. For a MOSFET, the drain is 16 n-doped, in an IGBT is the collector zone 16 p-doped. Likewise, in complementary MOSFETs or IGBTs, the individual device regions could be doped complementary to the illustrated device regions.

Auf die Oberseite 101 ist eine erste Hauptelektrode 71 aufgebracht, auf die Unterseite 102 eine zweite Hauptelektrode 72. Außerdem ist eine Steuerelektrode 73 vorhanden, die auf der Oberseite 101 angeordnet ist. Alternativ könnte die Steuerelektrode 73 auch auf der Unterseite 102 angeordnet sein. In jedem Fall ist die Steuerelektrode 73 gegenüber dem Halbleiterkörper 100 dielektrisch isoliert. Bei der ersten Hauptelektrode 71 handelt es sich im Fall eines MOSFETs um eine Sourceelektrode (S), im Fall eines IGBTs um eine Emitterelektrode (E). Entsprechend handelt es sich bei der zweiten Hauptelektrode 72 im Fall eines MOSFETs um eine Drainelektrode (D) und im Fall eines IGBTs um eine Kollektorelektrode (C). Sowohl bei einem MOSFET als auch bei einem IGBT stellt die Steuerelektrode eine Gateelektrode (G) dar. On the top 101 is a first main electrode 71 Applied to the bottom 102 a second main electrode 72 , There is also a control electrode 73 present on the top 101 is arranged. Alternatively, the control electrode could 73 also on the bottom 102 be arranged. In any case, the control electrode 73 opposite to the semiconductor body 100 dielectrically isolated. At the first main electrode 71 In the case of a MOSFET, this is a source electrode (S), in the case of an IGBT, an emitter electrode (E). Accordingly, the second main electrode is concerned 72 in the case of a MOSFET, around a drain electrode (D) and in the case of an IGBT around a collector electrode (C). In both a MOSFET and an IGBT, the control electrode is a gate electrode (G).

Die Source-Zonen 14 sind elektrisch an die erste Hauptelektrode 71 angeschlossen, die Drain- oder Kollektorzone 16 ist elektrisch an die zweite Hauptelektrode 72 angeschlossen, und die Gateelektroden 20 sind elektrisch an die Steuerelektrode 73 angeschlossen. Somit kann eine elektrische Laststrecke, die zwischen der ersten Hauptelektrode 71 und der zweiten Hauptelektrode 72 ausgebildet ist bzw. ein elektrischer Strom durch diese Laststrecke, durch Anlegen eines geeigneten elektrischen Steuerpotenzials an die Steuerelektrode in an sich bekannter Weise gesteuert werden. Die elektrischen Verbindungen zwischen der Steuerelektrode 73 und den Gateelektroden 20 sind außerhalb der Darstellungsebene realisiert und deshalb nur schematisch angedeutet. The source zones 14 are electrically connected to the first main electrode 71 connected, the drain or collector zone 16 is electrically connected to the second main electrode 72 connected, and the gate electrodes 20 are electrically connected to the control electrode 73 connected. Thus, an electrical load path between the first main electrode 71 and the second main electrode 72 is formed or an electric current through this load path to be controlled by applying a suitable electrical control potential to the control electrode in a conventional manner. The electrical connections between the control electrode 73 and the gate electrodes 20 are realized outside the presentation level and therefore only indicated schematically.

Anders als bei dem Halbleiterchip 1 gemäß den 1 bis 5 sind bei dem Halbleiterchip 1 gemäß den 5 bis 10 die Gateelektroden 20 in Gräben 40 angeordnet, von denen sich ein jeder ausgehend von der Oberseite 101 zur Unterseite 102 hin in den Halbleiterkörper 100 hinein erstreckt. In jedem der Gräben 40 ist eine der Gateelektroden 20 angeordnet. Dabei isoliert in jedem der Gräben 40 ein Grabendielektrikum 41 die in dem betreffenden Graben 40 befindliche Gateelektrode 20 elektrisch gegenüber dem Halbleiterkörper 100. Zwischen der ersten Hauptelektrode 71 und der Oberseite 101 ist außerdem eine Dielektrikumsschicht 30 angeordnet, die die erste Hauptelektrode 71 gegenüber den Gateelektroden 20 elektrisch isoliert. Unlike the semiconductor chip 1 according to the 1 to 5 are at the semiconductor chip 1 according to the 5 to 10 the gate electrodes 20 in trenches 40 arranged, each one of them starting from the top 101 to the bottom 102 towards the semiconductor body 100 extends into it. In each of the trenches 40 is one of the gate electrodes 20 arranged. In doing so isolated in each of the trenches 40 a trench dielectric 41 those in the trench in question 40 located gate electrode 20 electrically opposite the semiconductor body 100 , Between the first main electrode 71 and the top 101 is also a dielectric layer 30 arranged, which is the first main electrode 71 opposite to the gate electrodes 20 electrically isolated.

Optional kann in einem jeden der Gräben 40 noch jeweils eine Feldelektrode 21 angeordnet sein, die mit der ersten Hauptelektrode 71 elektrisch leitend verbunden ist. Die entsprechenden elektrischen Verbindungen sind außerhalb der Darstellungsebene realisiert und deshalb nur schematisch angedeutet. Bei jeder der Feldelektroden 21 ist ein Abschnitt des Grabendielektrikums 41 dieser Feldelektrode 21 und dem Halbleiterkörper 100 angeordnet, wodurch ein direkter Kontakt zwischen der Feldelektrode 21 und dem Halbleiterkörper 100 verhindert wird. Optionally, in each of the trenches 40 still one field electrode each 21 be arranged with the first main electrode 71 is electrically connected. The corresponding electrical connections are realized outside the display plane and therefore only indicated schematically. At each of the field electrodes 21 is a section of the tomb dielectric 41 this field electrode 21 and the semiconductor body 100 arranged, whereby a direct contact between the field electrode 21 and the semiconductor body 100 is prevented.

Ebenso wie die Dielektrikumsschicht 30 kann auch das Gatedielektrikum 41 aus beliebigen dielektrischen Materialien aufgebaut sein und auf beliebige Weise erzeugt werden. Es kann einheitlich aus demselben dielektrischen Material bestehen, oder aber aus zwei oder mehr verschiedenen dielektrischen Materialien zusammengesetzt sein. Die Herstellung der Dielektrikumsschicht 30 kann auch abschnittweise nacheinander erfolgen, d.h. es kann zunächst ein erster Abschnitt des späteren Grabendielektrikums 41 hergestellt werden, dann können z. B. darauf die Feldelektroden 41 erzeugt werden, danach kann auf den Feldelektroden 21 ein Abschnitt des Grabendielektrikums 41 erzeugt werden, der später zwischen der Feldelektrode 41 und der in demselben Graben 40 befindlichen Gateelektrode 20 angeordnet ist. As well as the dielectric layer 30 can also be the gate dielectric 41 be constructed of any dielectric materials and produced in any way. It may consist uniformly of the same dielectric material, or it may be composed of two or more different dielectric materials. The production of the dielectric layer 30 can also be done in sections successively, ie it can first a first section of the later trench dielectric 41 be prepared, then z. B. on the field electrodes 41 can be generated, then on the field electrodes 21 a section of the tomb dielectric 41 be generated later between the field electrode 41 and that in the same ditch 40 located gate electrode 20 is arranged.

Die Transistorzellen 10 weisen jeweils eine Bodyzone 12 auf, sowie eine oder mehrere Sourcezonen 14. Die Transistorzellen 10 sind als so genannte Streifenzellen ausgebildet. Das bedeutet, die Transistorzellen 10 sind länglich ausgebildet und sie erstrecken sich parallel zueinander in einer weiteren zweiten lateralen Richtung y, die sowohl zur ersten lateralen Richtung x als auch zur vertikalen Richtung v senkrecht verläuft. In 6 ist also die Verlaufsrichtung y der Streifenzellen 10 senkrecht zur Zeichenebene orientiert. Bei einer jeden der Streifenzellen 10 erstreckt sich die Bodyzone 12 dieser Streifenzelle 10 sowie zumindest eine Sourcezone 14 dieser Streifenzelle 10 in der zweiten lateralen Richtung y über die gesamte Länge L10 dieser Streifenzelle 10. The transistor cells 10 each have a body zone 12 on, as well as one or more source zones 14 , The transistor cells 10 are designed as so-called striped cells. That means the transistor cells 10 are elongated and they extend parallel to each other in a further second lateral direction y, which is perpendicular to both the first lateral direction x and the vertical direction v. In 6 is thus the course direction y of the strip cells 10 oriented perpendicular to the plane of the drawing. At each of the strip cells 10 extends the bodyzone 12 this strip cell 10 and at least one source zone 14 this strip cell 10 in the second lateral direction y over the entire length L10 of this strip cell 10 ,

Die nachfolgenden 7, 8, 9 und 10 zeigen Schnittansichten in den in 6 dargestellten Schnittebenen E5-E5 (7), E6-E6 (8), E7-E7 (9) und E8-E8 (10). Dabei ist in den 7 und 8 in der zweiten lateralen Richtung y, d. h. in der Richtung, in der sich die Transistorzellen 10 erstrecken, derselbe Abschnitt des Halbleiterchips 1 in verschiedenen, zueinander parallelen Schnittebenen E5-E5 und E6-E6 dargestellt. Ebenso ist in den 9 und 10 derselbe Abschnitt des Halbleiterchips 1 in verschiedenen, zueinander parallelen Schnittebenen E7-E7 und E8-E8 dargestellt. The following 7 . 8th . 9 and 10 show sectional views in the in 6 sectional planes E5-E5 ( 7 ), E6-E6 ( 8th ), E7-E7 ( 9 ) and E8-E8 ( 10 ). It is in the 7 and 8th in the second lateral direction y, ie in the direction in which the transistor cells 10 extend, the same portion of the semiconductor chip 1 in different, parallel cutting planes E5-E5 and E6-E6 shown. Similarly, in the 9 and 10 the same portion of the semiconductor chip 1 shown in different, parallel cutting planes E7-E7 and E8-E8.

Wie in 7 zu erkennen ist, können die Sourcezonen 14, die Bodyzonen 12 und die Driftzone 11 – unabhängig voneinander – in der zweiten lateralen Richtung y als durchgehende (d.h. ununterbrochene), streifenförmige Halbleiterzonen ausgebildet sein, die sich in der zweiten lateralen Richtung y über die gesamte Länge der jeweiligen Streifenzelle 10 erstrecken. Auch die die Gateelektroden 20 können sich in der zweiten lateralen Richtung y durchgehend (d.h. ununterbrochen) über die gesamte Länge zumindest einer der Streifenzellen 10 erstrecken. As in 7 It can be seen, the source zones 14 , the body zones 12 and the drift zone 11 - independently of each other - be formed in the second lateral direction y as a continuous (ie continuous), stripe-shaped semiconductor zones extending in the second lateral direction y over the entire length of the respective stripe cell 10 extend. Also the gate electrodes 20 may be continuous (ie, uninterrupted) throughout the entire length of at least one of the strip cells in the second lateral direction y 10 extend.

Wie weiterhin aus 8 ersichtlich ist, weist die Dielektrikumsschicht 30 – wiederum eine Vielzahl von Durchgangsöffnungen 31 auf, die in der zweiten lateralen Richtung y hintereinander und voneinander beabstandet angeordnet sind und durch die hindurch sich eine Vielzahl voneinander beabstandeter Fortsätze 711 der ersten Hauptelektrode 71 in Gräben 70 hinein erstrecken, die von der Oberseite 101 ausgehend in den Halbleiterkörper 100 hinein verlaufen. Dabei kontaktiert ein jeder der Fortsätze 711 zumindest eine der Sourcezonen 14, sowie eine der Bodyzonen 12. How to continue 8th it can be seen has the dielectric layer 30 - Again, a plurality of through holes 31 which are arranged one behind the other in the second lateral direction y and spaced from each other and through which a plurality of mutually spaced extensions 711 the first main electrode 71 in trenches 70 extend into it from the top 101 starting in the semiconductor body 100 into it. Each one of the extensions contacts 711 at least one of the source zones 14 , as well as one of the body zones 12 ,

Die Fortsätze 711 bilden eine Anzahl von zueinander parallelen Reihen, die in der ersten lateralen Richtung x voneinander beabstandet sind (siehe die 6, 9 und 10), wobei eine jede der Reihen eine Vielzahl der Fortsätze 711 aufweist, welche in der zweiten lateralen Richtung y jeweils in einem Abstand d711 voneinander beabstandet angeordnet sind (siehe die 8, 9 und 10). Entsprechend bilden auch die Durchgangsöffnungen 31 eine Anzahl von zueinander parallelen Reihen, die in der ersten lateralen Richtung x voneinander beabstandet sind (siehe die 6, 9 und 10), wobei eine jede der Reihen eine Vielzahl der Durchgangsöffnungen 31 aufweist. The extensions 711 form a number of mutually parallel rows spaced apart in the first lateral direction x (see Figs 6 . 9 and 10 ), wherein each of the rows is a plurality of extensions 711 which are spaced apart from each other at a distance d711 in the second lateral direction y (see FIGS 8th . 9 and 10 ). Accordingly, the passage openings form 31 a number of mutually parallel rows spaced apart in the first lateral direction x (see Figs 6 . 9 and 10 ), wherein each of the rows has a plurality of through holes 31 having.

11 zeigt in Draufsicht nur die Dielektrikumsschicht 30 mit ihren Durchgangsöffnungen 31, wie sie bei den vorangehend erläuterten Halbleiterchips 1 eingesetzt werden kann. Alle weiteren Bestandteile des Halbleiterchips 1 sind nicht dargestellt. 12 zeigt eine perspektivische Ansicht dieser Dielektrikumsschicht 30. 11 shows in plan view only the dielectric layer 30 with their passage openings 31 , as in the above-explained semiconductor chips 1 can be used. All other components of the semiconductor chip 1 are not shown. 12 shows a perspective view of this dielectric layer 30 ,

Wie weiterhin anhand eines in 13 dargestellten Beispiels einer Dielektrikumsschicht 30 erläutert wird, kann eine Durchgangsöffnung 31 optional in der ersten lateralen Richtung x eine maximale Breite B31 aufweisen, sowie in der zweiten lateralen Richtung y eine maximale Länge L31, die größer ist als die Breite B31. Dabei kann die maximale Länge L31 beispielsweise kleiner oder gleich 40 µm gewählt werden, und/oder die maximale Breite B31 beispielsweise kleiner oder gleich 5 µm. As further described by an in 13 illustrated example of a dielectric layer 30 is explained, a through hole 31 optionally in the first lateral direction x have a maximum width B31, and in the second lateral direction y a maximum length L31 which is greater than the width B31. In this case, the maximum length L31 can be selected, for example, less than or equal to 40 μm, and / or the maximum width B31, for example, less than or equal to 5 μm.

In 13 sind die Durchgangsöffnungen 31 zwar als Rechteck-Öffnungen dargestellt, allerdings können sie – wie bei allen anderen Ausgestaltungen der Erfindung – prinzipiell beliebige Formen aufweisen, beispielsweise quadratische, kreisförmige, elliptische, unregelmäßige, und so weiter. Unabhängig von der Form können Durchgangsöffnungen 31 dabei so ausgebildet sein, dass sie jeweils eine Öffnungsfläche A31 aufweisen, die kleiner oder gleich 200 µm2 ist. Als "Öffnungsfläche" A31 ist dabei die Größe der ebenen Fläche anzusehen, die die betreffende Durchgangsöffnung 31 bei Ihrer Orthogonalprojektion auf eine Projektionsebene aufweist, die senkrecht zur vertikalen Richtung v verläuft. In 13 are the passages 31 Although shown as rectangular openings, but they - as in all other embodiments of the invention - in principle, any shapes, for example, square, circular, elliptical, irregular, and so on. Regardless of the shape can through holes 31 be formed so that they each have an opening area A31, which is less than or equal to 200 microns 2 . The "opening area" A31 is the size of the flat area to be considered that the respective passage opening 31 in your orthogonal projection on a projection plane that is perpendicular to the vertical direction v.

14 zeigt eine perspektivische Ansicht einer umgedrehten ersten Hauptelektrode 71 mit den Fortsätzen 711. Alle weiteren Bestandteile des Halbleiterchips 1 sind nicht dargestellt. Hier wie in den 4, 5, 9 und 10 ist schematisch gezeigt, dass die Fortsätze 711 matrixartig angeordnet sein können, so dass mehrere Reihen vorliegen, die sich jeweils in der zweiten lateralen Richtung y erstrecken und jeweils eine Vielzahl von Fortsätzen 711 aufweisen, die in der zweiten lateralen Richtung y hintereinander und voneinander beabstandet angeordnet sind. 14 shows a perspective view of an inverted first main electrode 71 with the extensions 711 , All other components of the semiconductor chip 1 are not shown. Here as in the 4 . 5 . 9 and 10 is shown schematically that the extensions 711 may be arranged in a matrix, so that there are a plurality of rows, each extending in the second lateral direction y and in each case a plurality of extensions 711 which are arranged one behind the other and spaced apart in the second lateral direction y.

Für die vorangehend erläuterten Beispiele wie auch bei allen anderen Ausgestaltungen der Erfindung wird also eine Dielektrikumsschicht 30, die zwischen einer ersten Hauptelektrode 71 und dem Halbleiterkörper 100 angeordnet ist und die eine Vielzahl von Durchgangsöffnungen 31 aufweist und dadurch netzförmig ausgebildet ist, in Kombination mit Bauelementzellen 10 eingesetzt, die als Streifenzellen ausgebildet sind. Die netzförmige Struktur der Dielektrikumsschicht 30 bewirkt eine signifikante Verbesserung der Bondfähigkeit dahingehend, dass die Wahrscheinlichkeit einer durch den Drahtbondvorgang hervorgerufenen Beschädigung des Halbleiterchips 1 gegenüber herkömmlichen Halbleiterchip mit Streifenzellenstruktur deutlich reduziert ist. Dies gilt insbesondere auch für die Bondung kupferbasierter und/oder dicker Bonddrähte. For the examples explained above, as well as in all other embodiments of the invention, therefore, a dielectric layer is formed 30 between a first main electrode 71 and the semiconductor body 100 is arranged and the a plurality of through holes 31 has and is formed net-shaped, in combination with component cells 10 used, which are designed as strip cells. The reticular structure of the dielectric layer 30 causes a significant improvement in the bondability in that the likelihood of damage to the semiconductor chip caused by the wire bonding process 1 compared to conventional semiconductor chip with stripe cell structure is significantly reduced. This applies in particular to the bonding of copper-based and / or thick bonding wires.

Die vorangehend erläuterten Halbleiterchips 1 wie auch alle anderen Halbleiterchips im Sinne der Erfindung können noch weitere Merkmale aufweisen, die nachfolgend erläutert werden und die – sofern nichts Gegenteiliges erwähnt ist – jeweils optional sind und in beliebigen Kombinationen miteinander eingesetzt werden können. The semiconductor chips explained above 1 As well as all other semiconductor chips in the sense of the invention may have further features, which are explained below and - unless otherwise stated - are each optional and can be used in any combination with each other.

Die erste Hauptelektrode 71 kann sehr dick gewählt werden. Sie kann in der vertikalen Richtung v oberhalb der Dielektrikumsschicht 30 eine minimale Schichtdicke D71 (siehe die 1, 2, 3 und 6, 7, 8) von beispielsweise wenigstens 5 µm, wenigstens 10 µm oder wenigstens 20 µm aufweisen. The first main electrode 71 can be chosen very thick. It can be in the vertical direction v above the dielectric layer 30 a minimum layer thickness D71 (see the 1 . 2 . 3 and 6 . 7 . 8th ) of, for example, at least 5 μm, at least 10 μm or at least 20 μm.

Die erste Hauptelektrode 71 kann prinzipiell aus beliebigen elektrisch leitenden Materialien oder elektrisch leitenden Materialkombinationen bestehen oder solche Materialien oder Materialkombinationen aufweisen. Beispielsweise kann die erste Hauptelektrode 71 Aluminium oder eine Aluminiumlegierung aufweisen, und/oder Kupfer oder eine Kupferlegierung, und/oder ein polykristallines Halbleitermaterial wie beispielsweise polykristallines Silizium, oder sie kann – ausgenommen polykristallines Halbleitermaterial – aus einem dieser Materialien bestehen. Insbesondere kann die erste Hauptelektrode 71 zu einem Anteil von wenigstens 90 Gew.% (Gewichtsprozent) aus Kupfer bestehen. The first main electrode 71 may in principle consist of any electrically conductive materials or electrically conductive material combinations or have such materials or combinations of materials. For example, the first main electrode 71 Having aluminum or an aluminum alloy, and / or copper or a copper alloy, and / or a polycrystalline semiconductor material such as polycrystalline silicon, or may - except polycrystalline semiconductor material - consist of one of these materials. In particular, the first main electrode 71 to a proportion of at least 90% by weight (by weight) of copper.

Die erste Hauptelektrode 71 kann z. B. auch so ausgestaltet sein wie, dass die Fortsätze 711 aus dotiertem, polykristallinem Halbleitermaterial bestehen, während die anderen Abschnitte der ersten Hauptelektrode 71 aus einem der oben genannten Metalle oder Metalllegierungen bestehen. The first main electrode 71 can z. B. also be designed as that the extensions 711 of doped polycrystalline semiconductor material, while the other portions of the first main electrode 71 consist of one of the above metals or metal alloys.

Weiterhin kann eine erste Hauptelektrode 71 aus zwei, drei oder mehr als drei elektrisch leitenden Schichten aufgebaut sein, wobei jeweils zwei aneinander angrenzende dieser Schichten aus unterschiedlichen Materialen bestehen. So kann eine erste Hauptelektrode 71 z. B. eine erste Teilschicht aufweisen, sowie eine zwischen der ersten Teilschicht und dem Halbleiterkörper 100 angeordnete zweite Teilschicht. Die zweite Teilschicht kann als Barriereschicht ausgebildet sein, die das Eindringen von Material aus der ersten Teilschicht in den Halbleiterkörper 100 verhindert oder zumindest signifikant. Dies ist besonders relevant, wenn die erste Teilschicht Kupfer enthält oder aus Kupfer besteht, da in den Halbleiterkörper 100 eindringendes Kupfer die Eigenschaften des Halbleiterchips nachteilig beeinflusst. Geeignete Materialien einer Barriereschicht sind z. B. Titan, Wolfram, Titannitrid, Wolframnitrid, Titanwolfram oder beliebigen Kombinationen hiervon. Furthermore, a first main electrode 71 be composed of two, three or more than three electrically conductive layers, each two adjacent these layers consist of different materials. So can a first main electrode 71 z. B. have a first sub-layer, and one between the first sub-layer and the semiconductor body 100 arranged second sub-layer. The second sub-layer may be formed as a barrier layer, which is the penetration of material from the first sub-layer into the semiconductor body 100 prevented or at least significantly. This is particularly relevant if the first sub-layer contains copper or consists of copper, since in the semiconductor body 100 penetrating copper adversely affects the properties of the semiconductor chip. Suitable materials of a barrier layer are z. B. Titanium, tungsten, titanium nitride, tungsten nitride, titanium tungsten or any combination thereof.

Weiterhin kann für eine, mehrere oder eine jede der Durchgangsöffnungen 31 gelten, dass ihre maximale Länge L31, die sie in der zweiten lateralen Richtung y aufweist, nicht größer ist als das 50-fache ihrer in der ersten lateralen Richtung x vorliegenden maximalen Breite B31. Furthermore, for one, several or each of the through holes 31 that their maximum length L31, which they have in the second lateral direction y, is not greater than 50 times their maximum width B31 present in the first lateral direction x.

Gemäß einer weiteren Option kann der Halbleiterchip eine Gesamtzahl von streifenförmigen Gateelektroden 20 aufweisen, die in der zweiten lateralen Richtung y und zueinander parallel verlaufen, und die Anzahl der Fortsätze 711 kann wenigstens das 5-fache der Gesamtzahl der streifenförmigen Gateelektroden 20 betragen. Entsprechend kann auch die Anzahl der Durchgangsöffnungen 31 wenigstens das 5-fache der Gesamtzahl der streifenförmigen Gateelektroden 20 betragen. According to a further option, the semiconductor chip may have a total number of strip-shaped gate electrodes 20 have in the second lateral direction y and parallel to each other, and the number of extensions 711 may be at least 5 times the total number of stripe-shaped gate electrodes 20 be. Accordingly, the number of through holes 31 at least 5 times the total number of stripe-shaped gate electrodes 20 be.

Im Fall eines Transistorbauelements kann eine, mehr als eine oder jede der Bauelementzellen 10 eine Source- oder Emitterzone 14 aufweisen, die als länglicher Streifen ausgebildet ist, dessen Längsrichtung identisch ist mit der zweiten lateralen Richtung y. Dabei kann für eine jede dieser Bauelementzellen 10 eine Vielzahl von N ≥ 5 Fortsätzen 711 vorhanden sein, die in der zweiten lateralen Richtung y in einer Reihe hintereinander angeordnet sind, und von denen sich ein jeder durch eine andere der Durchgangsöffnungen 31 hindurch erstreckt und bis an die Source- oder Emitterzone heranreicht und diese berührt und dabei elektrisch kontaktiert. Die Fortsätze 711 einer Reihe berühren also dieselbe Source- oder Emitterzone 14. Optional kann bei einer, mehreren oder einer jeden der Reihen mit N Fortsätzen der Abstand d711 (siehe die Figuren), den jeweils zwei direkt aufeinander folgende der N Fortsätze 711 in der zweiten lateralen Richtung y aufweisen, im Mittel kleiner sein als 10 µm. In the case of a transistor device, one, more than one or each of the device cells 10 a source or emitter zone 14 which is formed as an elongate strip whose longitudinal direction is identical to the second lateral direction y. It is possible for each of these component cells 10 a plurality of N ≥ 5 extensions 711 be arranged in series in the second lateral direction y, and one each through another of the through holes 31 extends through and reaches up to the source or emitter zone and this touches while electrically contacted. The extensions 711 a row thus touch the same source or emitter zone 14 , Optionally, for one, several or each of the rows of N projections, the distance d711 (see the figures) may be the two directly consecutive ones of the N extensions 711 in the second lateral direction y, on average less than 10 microns.

15 zeigt eine Draufsicht auf einen erfindungsgemäßen Halbleiterchip 1 mit einem Halbleiterkörper 100, in dem eine Vielzahl von Streifenzellen 10 angeordnet ist. Die Streifenzellen 10, welche in der ersten lateralen Richtung x aufeinander folgend angeordnet sind, besitzen jeweils eine längliche Gestalt. Ihre Längsrichtung ist jeweils identisch mit der zweiten lateralen Richtung y. Eine jede der Streifenzellen 10 weist wenigstens eine streifenförmige Source- oder Emitterzone (14 in den 1, 2, 3, 6, 8 und 16) oder wenigstens einen streifenförmigen Abschnitt einer Source- oder Emitterzone auf, sowie wenigstens eine streifenförmige Bodyzone (12 in den 1, 2, 3, 6, 8 und 16) oder wenigstens einen Abschnitt einer streifenförmigen Bodyzone, und eine streifenförmige Gateelektrode (20 in den 1, 2, 5, 6, 7 und 16). Die genannten streifenförmigen Zonen oder deren Abschnitte sowie die streifenförmige Gateelektrode erstrecken sich dabei jeweils über die gesamte Länge L10 der betreffenden Streifenzelle 10. Hieraus folgt, dass jede Schnittebene E, die senkrecht zur zweiten lateralen Richtung y verläuft und eine Streifenzelle 10 schneidet, auch eine zu dieser Streifenzelle 10 gehörige Source- oder Emitterzone (14) schneidet, sowie eine zu dieser Streifenzelle 10 gehörige Bodyzone (12) und eine zu dieser Streifenzelle 10 gehörige Gateelektrode (20). 15 shows a plan view of a semiconductor chip according to the invention 1 with a semiconductor body 100 in which a variety of strip cells 10 is arranged. The strip cells 10 , which are arranged successively in the first lateral direction x, each have an elongated shape. Their longitudinal direction is identical to the second lateral direction y. Each of the strip cells 10 has at least one strip-shaped source or emitter zone ( 14 in the 1 . 2 . 3 . 6 . 8th and 16 ) or at least one strip-shaped section of a source or emitter zone, and at least one strip-shaped body zone ( 12 in the 1 . 2 . 3 . 6 . 8th and 16 ) or at least a portion of a strip-shaped body zone, and a strip-shaped gate electrode ( 20 in the 1 . 2 . 5 . 6 . 7 and 16 ). The aforementioned strip-shaped zones or their sections and the strip-shaped gate electrode each extend over the entire length L10 of the respective strip cell 10 , It follows that each cutting plane E, which is perpendicular to the second lateral direction y and a strip cell 10 cuts, also one to this strip cell 10 associated source or emitter zone ( 14 ) as well as one to this strip cell 10 proper body zone ( 12 ) and one to this strip cell 10 associated gate electrode ( 20 ).

Es wird darauf hingewiesen, dass die Darstellung gemäß 15 nur einige wenige Streifenzellen 10 zeigt und dass in realen Bauelementen die Anzahl der Streifenzellen 10 wesentlich höher sein kann. Beispielsweise kann die Anzahl der Streifenzellen 10 größer sein als 400. It should be noted that the illustration according to 15 only a few strip cells 10 shows and that in real components the number of streak cells 10 can be much higher. For example, the number of stripe cells 10 be greater than 400.

Der Halbleiterkörper 100 weist in der zweiten lateralen Richtung y eine Länge L100 auf, und die Streifenzellen 10 weisen jeweils eine Länge L10 auf. Optional kann eine, mehr als eine oder jede der Streifenzellen 10 des Halbleiterchips 1 eine Länge L10 aufweisen, die wenigstens 80% der Länge L100 des Halbleiterkörpers 100 beträgt. Ebenfalls optional kann eine, mehr als eine oder eine jede der Streifenzellen des Halbleiterchips 1 eine Länge L10 von wenigstens 800 µm aufweisen. The semiconductor body 100 has a length L100 in the second lateral direction y, and the stripe cells 10 each have a length L10. Optionally, one, more than one or each of the strip cells 10 of the semiconductor chip 1 have a length L10 which is at least 80% of the length L100 of the semiconductor body 100 is. Also optionally, one, more than one or each of the stripe cells of the semiconductor chip 1 have a length L10 of at least 800 microns.

Während bei den vorangehend gezeigten Ausgestaltungen die erste laterale Richtung x und die zweite laterale Richtung y senkrecht zueinander verlaufen, schließen diese Richtungen x, y bei dem Ausführungsbeispiel gemäß 16 einen Winkel α von kleiner als 90° ein. While in the embodiments shown above, the first lateral direction x and the second lateral direction y are perpendicular to each other, these directions x, y in the embodiment according to close 16 an angle α of less than 90 °.

Bei den vorangehend gezeigten Ausgestaltungen sind die Abmessungen d31, d711, B31, L31, L711, d10 usw. in sich jeweils identisch. Außerdem verlaufen die erste laterale Richtung x und die zweite laterale Richtung y senkrecht zueinander. Grundsätzlich können die Abmessungen d31, d711, B31, L31, L711, d10 usw. in sich jedoch auch unterschiedlich sein. Das bedeutet zum Beispiel, dass verschiedene Abstände d711 unterschiedlich sein können. Entsprechendes gilt für die anderen der genannten Abmessungen. Als Beispiel hierfür zeigt 17 eine Ansicht entsprechend 4 mit dem Unterschied, dass die Fortsätze 711 inhomogen ausgestaltet sind und unterschiedliche Abstände aufweisen. In the embodiments shown above, the dimensions d31, d711, B31, L31, L711, d10, etc. are each identical. In addition, the first lateral direction x and the second lateral direction y are perpendicular to each other. In principle, however, the dimensions d31, d711, B31, L31, L711, d10, etc. may in themselves be different. This means, for example, that different distances d711 can be different. The same applies to the other of the dimensions mentioned. As an example of this shows 17 a view accordingly 4 with the difference that the extensions 711 are designed inhomogeneous and have different distances.

Abschließend wird unter Bezugnahme auf 18 noch die Herstellung einer Bondverbindung zwischen einem Bonddraht 200 und der ersten Hauptelektrode 71 am Beispiel des in den 6 bis 10 dargestellten Halbleiterchips 1 erläutert. Grundsätzlich kann ein Bonddraht 200 in gleicher Weise an die erste Hauptelektrode 71 eines jeden erfindungsgemäßen Halbleiterchips 1 gebondet werden. In conclusion, referring to 18 nor the production of a bond between a bonding wire 200 and the first main electrode 71 the example of the in the 6 to 10 illustrated semiconductor chips 1 explained. Basically, a bonding wire 200 in the same way to the first main electrode 71 each one inventive semiconductor chips 1 be bonded.

Wenn in diesem Zusammenhang von "Bonden" die Rede ist, ist damit immer "Drahtbonden" gemeint, also eine Verbindungstechnik, bei der eine mechanisch stabile und elektrisch leitende Verbindung dadurch hergestellt wird, dass ein bereitgestellter Bonddraht 200 an einer vorgegebenen Bondstelle auf der ersten Hauptelektrode 71 positioniert wird, so dass er die erste Hauptelektrode 71 berührt, und dass er dann mittels einer Sonotrode 300 mit einer Anpresskraft F gegen die erste Hauptelektrode 71 gepresst wird, während die Sonotrode 300 bei anliegender Anpresskraft F seitlich, beispielsweise mit einer Ultraschallfrequenz, hin und her schwingt, bis eine feste Verbindung zwischen dem Bonddraht 200 und der ersten Hauptelektrode 71 vorliegt. Diese Verbindungstechnik wird auch als Ultraschallbonden bezeichnet. Die Verbindung kann so hergestellt werden, dass nur die Materialien des Bonddrahtes 200 und der ersten Hauptelektrode 71 zur Verbindung beitragen, d.h. es muss kein zusätzliches Verbindungsmittel wie Lot oder Klebstoff zugeführt werden. If in this context of "bonding" is mentioned, it is always meant "wire bonding", ie a connection technique in which a mechanically stable and electrically conductive connection is made by a provided bonding wire 200 at a given bonding point on the first main electrode 71 is positioned so that it is the first main electrode 71 touched, and that he then by means of a sonotrode 300 with a contact force F against the first main electrode 71 is pressed while the sonotrode 300 at applied contact force F side, for example, with an ultrasonic frequency, oscillates back and forth until a firm connection between the bonding wire 200 and the first main electrode 71 is present. This bonding technique is also referred to as ultrasonic bonding. The connection can be made so that only the materials of the bonding wire 200 and the first main electrode 71 contribute to the connection, ie there must be no additional connection means such as solder or glue supplied.

Im Besonderen kann es sich bei der verwendeten Bondtechnik um Wedge-Bonden handeln. Beim Wedge-Bonden wird der bereits angebondete Bonddraht auf einer Seite der Bondstelle abgerissen. Wedge-Bonden eignet sich besonders für dicke Bonddrähte 200, d. h. für Bonddrähte 200, die (außerhalb der Bondstelle bzw. vor dem Bonden) einen Durchmesser D200 von wenigstens 300 µm oder gar von wenigstens 400 µm aufweisen, bzw. die im Fall von Bonddrähten 200, die keinen kreisförmigen Querschnitt aufweisen, (außerhalb der Bondstelle bzw. vor dem Bonden) eine Querschnittsfläche von wenigstens 70000 µm2 (entspricht etwa einem Bonddraht mit kreisförmigen Querschnitt und einem Durchmesser von 300 µm) oder eine Querschnittsfläche von wenigstens 125000 µm2 aufweisen (entspricht etwa einem Bonddraht mit kreisförmigen Querschnitt und einem Durchmesser von 400 µm). Der Querschnittsfläche ist dabei in einer Schnittebene senkrecht zur Verlaufsrichtung des Bonddrahtes zu ermitteln. Als Bonddraht 200 in diesem Sinne werden auch flache Bändchen ("ribbons") angesehen, die einen in etwa rechteckigen Querschitt aufweisen. Grundsätzlich kann die Form des Bonddrahtes 200 jedoch beliebig gewählt werden. Außerdem wird in diesem Sinne nicht nur ein quasi-endlos Bonddraht als Bonddraht 200 angesehen, sondern auch beliebig geformte Drahtabschnitte wie zum Beispiel elektrische Anschlussbleche. In particular, the bonding technique used may be wedge bonding. In wedge bonding, the already bonded bonding wire on one side of the bond is torn off. Wedge bonding is particularly suitable for thick bonding wires 200 ie for bonding wires 200 which have (outside the bonding site or before bonding) a diameter D200 of at least 300 μm or even at least 400 μm, or in the case of bonding wires 200 , which have no circular cross-section, (outside the bonding or before bonding) has a cross-sectional area of at least 70000 microns 2 (corresponds approximately to a bonding wire with a circular cross-section and a diameter of 300 microns) or a cross-sectional area of at least 125000 microns 2 (corresponds about a bonding wire with a circular cross-section and a diameter of 400 microns). The cross-sectional area is to be determined in a sectional plane perpendicular to the direction of the bonding wire. As a bonding wire 200 in this sense, flat ribbons are considered, which have an approximately rectangular Querschitt. Basically, the shape of the bonding wire 200 however, be chosen arbitrarily. Moreover, in this sense, not only a quasi-endless bonding wire as a bonding wire 200 but also arbitrarily shaped wire sections such as electrical connection plates.

Prinzipiell kann der Bonddraht 200 beliebige Materialien aufweisen, beispielsweise Aluminium oder eine Aluminiumlegierung, und/oder Kupfer oder eine Kupferlegierung. Insbesondere kann ein Bonddraht 200 auch einen Anteil von wenigstens 98 Gewichtsprozent Kupfer aufweisen. In principle, the bonding wire 200 have any materials, for example aluminum or an aluminum alloy, and / or copper or a copper alloy. In particular, a bonding wire 200 also a share of at least 98 Have percent by weight of copper.

Es wird darauf hingewiesen, dass die Darstellung gemäß 18 insofern nur schematisch ist, als der Bonddraht 200 und die Sonotrode 300 im Verhältnis zum Halbleiterchip 1 um ein Vielfaches zu klein dargestellt sind. Bei realen (fertig gebondeten) Anordnungen überdeckt die Bondstelle, d.h. der gesamte Oberflächenabschnitt 712 der ersten Hauptelektrode 71, an dem der Bonddraht 200 an einer Bondstelle stoffschlüssig mit der ersten Hauptelektrode 71 verbunden wird oder ist, eine Vielzahl von Durchgangsöffnungen 31 und damit auch eine Vielzahl von Fortsätzen 711. It should be noted that the illustration according to 18 insofar as only schematically, as the bonding wire 200 and the sonotrode 300 in relation to the semiconductor chip 1 are represented too small by a multiple. In real (fully bonded) arrangements, the bond site covers, ie, the entire surface area 712 the first main electrode 71 to which the bonding wire 200 at a bonding site cohesively with the first main electrode 71 is connected or is, a plurality of through holes 31 and therefore also a multiplicity of extensions 711 ,

Ein Beispiel hierfür zeigt 19 anhand eines Halbleiterchips 1 in Draufsicht auf die erste Hauptelektrode 71. Dargestellt ist der im mathematischen Sinn einfach zusammenhängende Oberflächenabschnitt 712, an der später ein (nicht dargestellter) Bonddraht 200 – wie anhand von 18 erläutert – derart an die erste Hauptelektrode 71 gebondet wird, dass der Bonddraht 200 die erste Hauptelektrode 71 an jeder Stelle des Oberflächenabschnitts 712 kontaktiert. An example of this shows 19 on the basis of a semiconductor chip 1 in plan view of the first main electrode 71 , Shown is the in the mathematical sense simply coherent surface section 712 , at the later one (not shown) bonding wire 200 - as based on 18 explained - so to the first main electrode 71 Bonded is that the bonding wire 200 the first main electrode 71 at every point of the surface section 712 contacted.

Senkrecht unterhalb des Oberflächenabschnitts 712 befindet sich eine Vielzahl von Durchgangsöffnungen 31, die durch die erste Hauptelektrode 71 verdeckt und deshalb gestrichelt dargestellt sind. "Senkrecht unterhalb" bezieht sich in diesem Zusammenhang auf die zur vertikalen Richtung v senkrechte Oberfläche der ersten Hauptelektrode 71, also auf die dem Halbleiterkörper 1 abgewandte Seite der ersten Hauptelektrode 71, an die der Bonddraht 200 gebondet wird. Das bedeutet, dass jede zur vertikalen Richtung v parallele Gerade, die eine senkrecht unterhalb des Oberflächenabschnitts 712 befindliche Durchgangsöffnung 31 schneidet, auch den Oberflächenabschnitt 712 schneidet. Vertically below the surface section 712 There is a large number of through holes 31 passing through the first main electrode 71 hidden and therefore shown in phantom. "Vertically below" refers in this context to the vertical direction v vertical surface of the first main electrode 71 , So on the semiconductor body 1 opposite side of the first main electrode 71 to which the bonding wire 200 is bonded. This means that each straight line parallel to the vertical direction v, the one perpendicular to the surface section 712 located passage opening 31 cuts, also the surface section 712 cuts.

Aus Gründen der Darstellbarkeit sind in 19 lediglich dreißig senkrecht unterhalb des einfach zusammenhängenden Oberflächenabschnitts 712 befindliche Durchgangsöffnungen 31 dargestellt. Bei einem realen Halbleiterchip 1 hingegen kann die Anzahl der Durchgangsöffnungen 31, die sich senkrecht unterhalb eines einfach zusammenhängenden Oberflächenabschnitts 712 einer späteren oder bereits existierenden Bondstelle befinden, wesentlich größer gewählt werden. Beispielsweise kann sich senkrecht unterhalb eines einfach zusammenhängenden Oberflächenabschnitts 712 eine Anzahl von wenigstens 4000 Durchgangsöffnungen 31 befinden. Optional können dabei wenigstens 4000 dieser Durchgangsöffnungen 31 jeweils eine Öffnungsfläche A31 aufweisen, die kleiner ist als 200 µm2, wobei die Öffnungsflächen A31 verschiedener Durchgangsöffnungen 31 gleich oder verschieden sein können. For the sake of representability are in 19 only thirty vertically below the simply contiguous surface section 712 located passage openings 31 shown. For a real semiconductor chip 1 however, the number of through holes 31 , which are perpendicular below a simply connected surface section 712 a later or existing bond, are chosen to be much larger. For example, can be vertically below a simply contiguous surface section 712 a number of at least 4000 through holes 31 are located. Optionally, at least 4000 of these through holes 31 each have an opening area A31 which is smaller than 200 microns 2 , wherein the opening areas A31 of different passage openings 31 may be the same or different.

Ebenfalls optional kann das Verhältnis der Anzahl der Durchgangsöffnungen 31, die senkrecht unterhalb eines einfach zusammenhängenden Oberflächenabschnitts 712 der ersten Hauptelektrode 71 angeordnet sind, zur (Grund-)Fläche A712 des einfach zusammenhängenden Oberflächenabschnitts 712 größer gewählt werden als 2000/mm2. Also optionally, the ratio of the number of through holes 31 which are perpendicular below a simply continuous surface section 712 the first main electrode 71 are arranged to the (basic) area A712 of the single-connected surface portion 712 greater than 2000 / mm 2 .

Alternativ oder zusätzlich kann die Fläche A712 beispielsweise wenigstens 0,8 mm2 betragen. Die hohe Flächendichte von mehr als 2000/mm2 kann also beispielsweise nur lokal an den Stellen gewählt werden, an denen später ein Bonddraht 200 an die erste Hauptelektrode 71 gebondet wird. Es ist jedoch ebenso möglich, das Verhältnis der Anzahl der Durchgangsöffnungen 31, die senkrecht unterhalb der ersten Hauptelektrode 71 angeordnet sind, zur Fläche A71 der dem Halbleiterkörper 100 abgewandten Seite der ersten Hauptelektrode 71 größer zu wählen als 2000/mm2. Alternatively or additionally, the area A712 may be, for example, at least 0.8 mm 2 . The high areal density of more than 2000 / mm 2 can thus be selected, for example, only locally at the locations where later a bonding wire 200 to the first main electrode 71 is bonded. However, it is also possible the ratio of the number of through holes 31 perpendicular to the first main electrode 71 are arranged, to the surface A71 of the semiconductor body 100 opposite side of the first main electrode 71 greater than 2000 / mm 2 .

Claims (20)

Halbleiterchip, der aufweist: einen Halbleiterkörper (100) mit einer Oberseite (101) und einer der Oberseite (101) entgegengesetzten Unterseite (102); eine Vielzahl von als Streifenzellen ausgebildeten Bauelementzellen (10), die in einer ersten lateralen Richtung (x) nebeneinander angeordnet sind und die sich jeweils in einer von der ersten lateralen Richtung (x) verschiedenen zweiten lateralen Richtung (y) erstrecken; eine Hauptelektrode (71), die auf die Oberseite (101) aufgebracht ist; eine zwischen der Hauptelektrode (71) und der Oberseite (101) angeordnete Dielektrikumsschicht (30), die eine netzförmige Struktur aufweist, wobei die netzförmige Struktur eine Vielzahl von Durchgangsöffnungen (31) aufweist. A semiconductor chip, comprising: a semiconductor body ( 100 ) with a top side ( 101 ) and one of the top ( 101 ) opposite bottom ( 102 ); a plurality of device cells designed as strip cells ( 10 ) juxtaposed in a first lateral direction (x) and each extending in a second lateral direction (y) different from the first lateral direction (x); a main electrode ( 71 ) on the top ( 101 ) is applied; one between the main electrode ( 71 ) and the top ( 101 ) arranged dielectric layer ( 30 ), which has a net-like structure, wherein the net-like structure has a multiplicity of passage openings ( 31 ) having. Halbleiterchip nach Anspruch 1, bei dem die Hauptelektrode (71) zu wenigstens 90 Gewichtsprozent aus Kupfer besteht. Semiconductor chip according to Claim 1, in which the main electrode ( 71 ) consists of at least 90 percent by weight of copper. Halbleiterchip nach Anspruch 1 oder 2, bei dem für eine, mehr als eine oder jede der Durchgangsöffnungen 31 gilt, dass ihre maximale Länge (L31), die sie in der zweiten lateralen Richtung y aufweist, nicht größer ist als das 50-fache ihrer in der ersten lateralen Richtung (x) vorliegenden maximalen Breite (B31). A semiconductor chip according to claim 1 or 2, wherein for one, more than one or each of the through holes 31 is that its maximum length (L31), which it has in the second lateral direction y, is not greater than 50 times its maximum width (B31) present in the first lateral direction (x). Halbleiterchip nach einem der vorangehenden Ansprüche, bei dem die Hauptelektrode (71) eine Vielzahl von voneinander beabstandeten Fortsätzen (711) aufweist, von denen sich ein jeder in Richtung der Unterseite (102) erstreckt, wobei durch eine der Durchgangsöffnungen (31) ein anderer der Fortsätze (711) hindurchgeführt ist. Semiconductor chip according to one of the preceding claims, in which the main electrode ( 71 ) a plurality of spaced-apart extensions ( 711 ), each of which extends in the direction of the underside ( 102 ), wherein through one of the passage openings ( 31 ) another of the extensions ( 711 ) is passed. Halbleiterchip nach Anspruch 4, bei dem sich durch keine der Durchgangsöffnungen (31) mehr als einer der Fortsätze (711) hindurch erstreckt. Semiconductor chip according to Claim 4, in which none of the through-openings ( 31 ) more than one of the extensions ( 711 ) extends therethrough. Halbleiterchip nach einem der Ansprüche 4 oder 5, der eine Gesamtzahl von streifenförmigen Gateelektroden (20) aufweist, die in der zweiten lateralen Richtung (y) und zueinander parallel verlaufen, wobei die Anzahl der Durchgangsöffnungen (31) wenigstens das 5-fache der Gesamtzahl der streifenförmigen Gateelektroden (20) beträgt. Semiconductor chip according to one of Claims 4 or 5, which has a total number of strip-shaped gate electrodes ( 20 ), which extend in the second lateral direction (y) and parallel to one another, wherein the number of through-openings ( 31 ) at least 5 times the total number of stripe-shaped gate electrodes ( 20 ) is. Halbleiterchip nach einem der Ansprüche 4 bis 6, der eine Gesamtzahl von streifenförmigen Gateelektroden (20) aufweist, die in der zweiten lateralen Richtung (y) und zueinander parallel verlaufen, wobei die Anzahl der Fortsätze (711) wenigstens das 5-fache der Gesamtzahl der streifenförmigen Gateelektroden (20) beträgt. Semiconductor chip according to one of Claims 4 to 6, which has a total number of strip-shaped gate electrodes ( 20 ) running in the second lateral direction (y) and parallel to one another, the number of extensions ( 711 ) at least 5 times the total number of stripe-shaped gate electrodes ( 20 ) is. Halbleiterchip nach einem der Ansprüche 4 bis 7, bei dem eine, mehr als eine oder eine jede der Streifenzellen (10) eine Source- oder Emitterzone (14) aufweist, die als länglicher Streifen ausgebildet ist, dessen Längsrichtung identisch ist mit der zweiten lateralen Richtung (y), wobei für eine jede der Streifenzellen (10) wenigstens 5 der Fortsätze (711) in der zweiten lateralen Richtung (y) in einer Reihe hintereinander angeordnet sind, wobei sich ein jeder der wenigstens 5 Fortsätze (711) dieser Reihe durch eine andere der Durchgangsöffnungen 31 hindurch erstreckt, bis an die Source- oder Emitterzone dieser Streifenzelle (10) heranreicht und diese Source- oder Emitterzone berührt und dabei elektrisch kontaktiert. A semiconductor chip according to any one of claims 4 to 7, wherein one, more than one or each of the stripe cells ( 10 ) a source or emitter zone ( 14 ), which is formed as an elongated strip whose longitudinal direction is identical to the second lateral direction (y), wherein for each of the strip cells ( 10 ) at least 5 of the extensions ( 711 ) are arranged in a row one behind the other in the second lateral direction (y), each of the at least five extensions ( 711 ) of this row through another of the through holes 31 through to the source or emitter zone of this stripe cell ( 10 ) and touches this source or emitter zone while electrically contacting. Halbleiterchip nach Anspruch 8, bei dem für eine jede der Reihen gilt, dass deren wenigstens 5 in der zweiten lateralen Richtung (y) hintereinander angeordneten Fortsätze (711) im Mittel einen Abstand von weniger als 10 µm aufweisen. Semiconductor chip according to Claim 8, in which, for each of the rows, their at least 5 extensions arranged in succession in the second lateral direction (y) ( 711 ) have on average a distance of less than 10 microns. Halbleiterchip nach einem der vorangehenden Ansprüche, bei dem wenigstens eines der drei folgenden Kriterien (i), (ii) und (iii) erfüllt ist: (i) es ist eine Vielzahl von streifenförmigen Gateelektroden (20) vorhanden, von denen eine jede eine Längsrichtung aufweist, die identisch ist mit der zweiten lateralen Richtung (y) und in der sie sich über die gesamte Streifenzelle (10) erstreckt; (ii) in dem Halbleiterkörper (100) sind eine Vielzahl von streifenförmigen Bodyzonen (12) angeordnet ist, von denen eine jede eine Längsrichtung aufweist, die identisch ist mit der zweiten lateralen Richtung (y), und in der sie sich über die gesamte Streifenzelle (10) erstreckt; (iii) in dem Halbleiterkörper (100) sind eine Vielzahl von streifenförmigen Sourcezonen (14) angeordnet ist, von denen eine jede eine Längsrichtung aufweist, die identisch ist mit der zweiten lateralen Richtung (y), und in der sie sich über die gesamte Streifenzelle (10) erstreckt. A semiconductor chip according to any one of the preceding claims, wherein at least one of the following three criteria (i), (ii) and (iii) is satisfied: (i) a plurality of stripe-shaped gate electrodes ( 20 each of which has a longitudinal direction identical to the second lateral direction (y) and in which it spreads over the entire strip cell (FIG. 10 ) extends; (ii) in the semiconductor body ( 100 ) are a variety of striped body zones ( 12 each of which has a longitudinal direction which is identical to the second lateral direction (y) and in which it extends over the entire strip cell (FIG. 10 ) extends; (iii) in the semiconductor body ( 100 ) are a plurality of stripe-shaped source zones ( 14 each of which has a longitudinal direction which is identical to the second lateral direction (y) and in which it extends over the entire strip cell (FIG. 10 ). Halbleiterchip nach Anspruch 10, bei dem zwei oder drei der Kriterien (i), (ii), (iii) erfüllt sind.  The semiconductor chip according to claim 10, wherein two or three of the criteria (i), (ii), (iii) are satisfied. Halbleiterchip nach einem der vorangehenden Ansprüche, bei dem die Streifenzellen elektrisch zueinander parallel geschaltet sind.  Semiconductor chip according to one of the preceding claims, wherein the strip cells are electrically connected in parallel to each other. Halbleiterchip nach einem der vorangehenden Ansprüche, der als MOSFET ausgebildet ist, bei dem die Hauptelektrode (71) einen Source-Anschluss bildet; oder als IGBT ausgebildet ist, bei dem die Hauptelektrode (71) einen Emitter-Anschluss bildet. Semiconductor chip according to one of the preceding claims, which is designed as a MOSFET, in which the main electrode ( 71 ) forms a source terminal; or is designed as an IGBT, in which the main electrode ( 71 ) forms an emitter terminal. Halbleiterchip nach einem der vorangehenden Ansprüche, bei dem die erste Hauptelektrode (71) auf ihrer dem Halbleiterkörper (1) abgewandten Seite einen einfach zusammenhängenden Oberflächenabschnitt (712) mit einer Fläche (A712) aufweist; und das Verhältnis der Anzahl der senkrecht unterhalb des Oberflächenabschnitts (712) angeordneten Durchgangsöffnungen 31 zur (Grund-)Fläche (A712) größer ist als 2000/mm. Semiconductor chip according to one of the preceding claims, in which the first main electrode ( 71 ) on its the semiconductor body ( 1 ) facing away from a simple contiguous surface section ( 712 ) having an area (A712); and the ratio of the number of vertically below the surface portion ( 712 ) arranged through openings 31 to the (basic) area (A712) is greater than 2000 / mm. Halbleiterchip nach Anspruch 14, bei dem die Fläche (A712) des einfach zusammenhängenden Oberflächenabschnitts (712) wenigstens 0,8 mm2 beträgt. A semiconductor chip according to claim 14, wherein the area (A712) of the single-connected surface portion (A712) 712 ) is at least 0.8 mm 2 . Halbleiterchip nach einem der vorangehenden Ansprüche, bei dem die erste Hauptelektrode (71) auf ihrer dem Halbleiterkörper (1) abgewandten Seite einen einfach zusammenhängenden Oberflächenabschnitt (712) mit eine Gesamtfläche (A71) aufweist; und das Verhältnis der Anzahl der senkrecht unterhalb der Hauptelektrode (71) angeordneten Durchgangsöffnungen (31) zur Gesamtfläche (A71) größer ist als 2000/mm. Semiconductor chip according to one of the preceding claims, in which the first main electrode ( 71 ) on its the semiconductor body ( 1 ) facing away from a simple contiguous surface section ( 712 ) having a total area (A71); and the ratio of the number of vertically below the main electrode ( 71 ) arranged passage openings ( 31 ) to the total area (A71) is greater than 2000 / mm. Verfahren zur Herstellung einer Drahtbondverbindung mit folgenden Schritten: Bereitstellen eines gemäß einem der vorangehenden Ansprüche ausgebildeten Halbleiterchips (1); Bereitstellen einen Bonddrahtes (200); Herstellen einer Drahtbondverbindung zwischen dem Bonddraht (200) und der Hauptelektrode (71). Method for producing a wire bond connection comprising the following steps: providing a semiconductor chip (according to one of the preceding claims) ( 1 ); Provide a bonding wire ( 200 ); Making a wire bond between the bonding wire ( 200 ) and the main electrode ( 71 ). Verfahren nach Anspruch 16, bei dem das Herstellen der Drahtbondverbindung durch Wedge-Bonden erfolgt.  The method of claim 16, wherein the wire bonding connection is made by wedge bonding. Verfahren nach Anspruch 17 oder 18, bei dem der Bonddraht (200) zu wenigstens 98 Gewichtsprozent aus Kupfer besteht. A method according to claim 17 or 18, wherein the bonding wire ( 200 ) consists of at least 98 percent by weight of copper. Verfahren nach einem der Ansprüche 17 bis 19, bei dem der Bonddraht (200) vor dem Herstellen der Drahtbondverbindung einen Durchmesser von wenigstens 300 µm aufweist und/oder eine Querschnittsfläche von wenigstens 70000 µm2; oder einen Durchmesser von wenigstens 400 µm aufweist und/oder eine Querschnittsfläche von wenigstens 125000 µm2. Method according to one of Claims 17 to 19, in which the bonding wire ( 200 ) has a diameter of at least 300 μm and / or a cross-sectional area of at least 70,000 μm 2 before producing the wire bond connection; or has a diameter of at least 400 microns and / or a cross-sectional area of at least 125000 microns 2 .
DE102014107387.8A 2014-05-26 2014-05-26 SEMICONDUCTOR CHIP WITH IMPROVED BONDABILITY AND METHOD FOR PRODUCING A BOND COMPOUND Ceased DE102014107387A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102014107387.8A DE102014107387A1 (en) 2014-05-26 2014-05-26 SEMICONDUCTOR CHIP WITH IMPROVED BONDABILITY AND METHOD FOR PRODUCING A BOND COMPOUND

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014107387.8A DE102014107387A1 (en) 2014-05-26 2014-05-26 SEMICONDUCTOR CHIP WITH IMPROVED BONDABILITY AND METHOD FOR PRODUCING A BOND COMPOUND

Publications (1)

Publication Number Publication Date
DE102014107387A1 true DE102014107387A1 (en) 2015-11-26

Family

ID=54431640

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014107387.8A Ceased DE102014107387A1 (en) 2014-05-26 2014-05-26 SEMICONDUCTOR CHIP WITH IMPROVED BONDABILITY AND METHOD FOR PRODUCING A BOND COMPOUND

Country Status (1)

Country Link
DE (1) DE102014107387A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022322A (en) * 1996-06-28 1998-01-23 Denso Corp Semiconductor device
US20100264546A1 (en) * 2007-11-09 2010-10-21 Sanken Electric Co., Ltd. Semiconductor device and manufacturing method thereof
DE102012008068A1 (en) * 2011-04-21 2012-10-25 Fairchild Semiconductor Corp. Multi-level options of a power MOSFET

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022322A (en) * 1996-06-28 1998-01-23 Denso Corp Semiconductor device
US20100264546A1 (en) * 2007-11-09 2010-10-21 Sanken Electric Co., Ltd. Semiconductor device and manufacturing method thereof
DE102012008068A1 (en) * 2011-04-21 2012-10-25 Fairchild Semiconductor Corp. Multi-level options of a power MOSFET

Similar Documents

Publication Publication Date Title
DE102008044408B4 (en) Semiconductor device arrangement with low on-resistance
DE102015220171B4 (en) Reverse conducting semiconductor device
DE10239815B4 (en) Insulated gate semiconductor device and method of making the same
DE19620021B4 (en) Semiconductor device of the trench type
EP1051756B1 (en) Mos field effect transistor with an auxiliary electrode
DE102004055879B4 (en) Semiconductor component with insulated control electrode
DE102010042691A1 (en) Semiconductor device
DE112012000755T5 (en) Silicon carbide semiconductor device and method for manufacturing the same
DE102014112811B4 (en) Super junction semiconductor device
WO2013020590A1 (en) Rectangular solar cell and associated solar cell arrangement
DE112015005000T5 (en) Semiconductor device
DE102015110737A1 (en) A semiconductor device having a contact structure directly adjacent to a mesa section and a field electrode
DE102007024112A1 (en) Semiconductor device i.e. insulated-gate bipolar transistor, has contact regions with section that exhibits small breadth on emitter-doping layers than other sections when breadth extends in direction that cuts ditches
DE102018206482B4 (en) Semiconductor component with a composite clip made of composite material
EP2756509A1 (en) Multi-layer component and method for producing same
DE102016113923B4 (en) Semiconductor device and manufacturing method thereof
DE102014013947A1 (en) Semiconductor device
DE102004021175A1 (en) Semiconductor chip for optoelectronics and method for its production
DE1810322B2 (en) Bipolar transistor for high currents and high current amplification
DE4201183A1 (en) PERFORMANCE DIODE
DE102019129109A1 (en) SEMICONDUCTOR DEVICE
DE10243743B4 (en) Quasi-central semiconductor device
DE102004056772B4 (en) High dielectric strength lateral semiconductor devices and method of making same
DE102014107387A1 (en) SEMICONDUCTOR CHIP WITH IMPROVED BONDABILITY AND METHOD FOR PRODUCING A BOND COMPOUND
EP2162912B1 (en) Semi-conductor component having a ring-shaped closed contact

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final