-
Die Erfindung betrifft ein Verfahren zur Datenflußsteuerung für Mehrkernprozessoren gemäß dem Oberbegriff von Patentanspruch 1.
-
Ein Verfahren gemäß dem Oberbegriff ist beispielsweise bereits aus der
US 20140040575 A1 zu entnehmen. Dieses Verfahren basiert darauf umfangreiche und datenintensive Rechenoperationen zu zerlegen, sie auf eine Vielzahl von Rechenkernen zu verteilen und dort parallelisiert abzuarbeiten. Anschließend werden die Ergebnisse wieder zusammengeführt.
-
Das Problem besteht jedoch darin, dass vor allem im Bereich Automotive viele große Softwareteile mit vielen Legacy-Modulen existieren. Diese Legacy Software ist über einen langen Zeitraum gewachsen und nutzt bzw. unterstützt bis heute keinerlei parallele Design Patterns. In Fahrzeugsteuergeräten werden trotzdem zunehmend Mehrkernprozessoren eingesetzt. Es gibt aber bis dato kein automotiv-zertifiziertes, echtzeitfähiges und sicherheitskritisches Betriebssystem, dass die Datenflußsteuerung und das Loadbalancing auf Mehrkernprozessoren beherrscht oder unterstützt. Bei Standardbetriebssystem für Steuergeräte im Fahrzeug wie z. B. OSEK müssen Datenflußsteuerung und Loadbalancing deshalb bis dato von den Softwareentwicklern händisch vorgenommen werden. Hierzu muss die bestehende Software-Architektur sinnvoll entflechtet werden, sowie globale Variablen und Teilprogramme sinnvoll auf die vorhandenen Kerne verteilt werden. Dies ist bei mehreren zehntausend Verbindungen in der Software-Architektur und zunehmender Anzahl von Kernen in einem Prozessor ein äußerst aufwendiger und fehlerträchtiger Prozess.
-
Es ist die Aufgabe der vorliegenden Erfindung ein Verfahren zur sicheren und automatisierbaren Datenflusssteuerung und ein Loadbalancing für Steuergeräte mit Mehrkernprozessoren zu realisieren.
-
Die Aufgabe wird durch ein Verfahren gemäß Patentanspruch 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind durch die Unteransprüche gegeben.
-
Bei dem erfindungsgemäßen Verfahren werden die einzelnen Teilprogramme zu Komplexen zusammengefasst und auf eine geeignete Anzahl von Kernen eines Mehrkernprozessors verteilt und in Zeitscheiben betrieben, sodass in einer Zeitscheibe alle Komplexe gleichzeitig ausgeführt werden. Dabei muss die Laufzeit der Komplexe im ungünstigsten Fall (WCRT = Worst Case Execution Time) kleiner sein als die Dauer der Zeitscheibe, sodass am Ende einer jeden Zeitscheibe die Ausführung jedes Komplexes vollständig abgeschlossen ist. Dabei werden alle Eingangsvariablen der gebildeten Komplexe aus einem Eingangspuffer des Mehrkernprozessors gelesen und alle Ausgangsvariablen in einen Ausgangspuffer des Mehrkernprozessors geschrieben. Der Berechnungsprozess startet sobald das Betriebssystem diese zeitscheibe im Rahmen des Schedulings aufruft. Der Berechnungsprozess kann aber auch ereignisbasiert gestartet werden, sobald beispielsweise eine vordefinierte Eingangsvariable ihren Wert ändert. Es werden dann in jeder Zeitscheibe wiederholt die in den Kernen implementierten Komplexe durchlaufen. Diese wiederholende Berechnung ist nötig, wenn Komplexe voneinander Abhängig sind und somit eine Ausgangsvariable des einen Komplexes eine Eingangsvariable eines anderen Komplexes darstellt. Durch eine Kennzeichnung der Werte der Variablen hinsichtlich ihrer Gültigkeit kann die zeitlich und seriell richtige Ausführung der Komplexe und damit Datenkonsistenz und Determinismus-Anforderungen, sichergestellt werden. In einer ersten Ausführungsform der Erfindung werden die Werte der Variablen mit einem Label mit logischen Werten, z. B. gij = 0 für ungültig und gij = 1 für gültig behaftet. Zu Beginn sind alle Labels gij = 0. Sobald eine Zeitscheibe ausgeführt wurde, werden die logischen Werte der Label der Eingangsvariablen im Eingangspuffer logisch addiert und das Ergebnis dem Label der Ausgangsvariablen zugeschrieben. Die Berechnung des gesamten Software-Programms ist genau dann beendet, wenn die Werte der Ausgangsvariablen des letzten Komplexes in der seriellen Reihenfolge der Datenabhängigkeiten, einen gültigen Wert belegen und durch ein Label gekennzeichnet sind.
-
Ein zeitlicher Vorteil gegenüber einer seriellen Abarbeitung der einzelnen Komplexe auf einem Kern entsteht sobald unter den Komplexen mindestens ein paralleler Thread enthalten ist. Das bedeutet, dass mindestens nach den Durchlauf einer Zeitscheibe die Werte der Ausgangsvariablen zweier Komplexe gleichzeitig Gültigkeit erlangen. Je mehr parallele Threads enthalten sind, desto größer wird der Zeitvorteil. Ein weiterer Vorteil ist, dass diese Art der Datenflusssteuerung und des Loadbalancing mit rein seriellen Betriebssystemen in den einzelnen Kernen durchgeführt werden kann. Ebenso lässt sich jede bisher rein serielle Softwarearchitektur in Komplexe und damit auf die Kerne eines Mehrkernprozessors aufteilen. Die Komplexbildung kann dazu beispielsweise mit MATLAB-Simulink automatisch auf dem Funktionsgraphen durchgeführt werden. Vorzugsweise werden die Komplexgrenzen solange iterativ verschoben, bis jeder Komplex eine annähernd gleiche Laufzeit aufweist, sodass die Kerne während eines Zeitscheibendurchlaufs möglichst gleich ausgelastet werden.
-
Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispiels sowie anhand der Zeichnungen.
-
Dabei zeigen:
-
1 Komplexbildung bei einer funktionalen Wirkkette eines Software-Programms
-
2 Verteilung der gebildeten Komplexe auf die 5 Kerne eines Multikernprozessors
-
3 Ausführungsbeispiel der Datenflusssteuerung bei der Berechnung des Software-Programms bei einem Multikernprozessor mit 5 Kernen
-
4 Ausführungsbeispiel der Datenflusssteuerung bei der Berechnung des Software-Programms bei einem Multikernprozessor mit 4 Kernen
-
In 1 wird anhand eines einfachen Ausführungsbeispiels eine Komplexbildung bei einem Software-Programm dargestellt, wie sie aus dem heutigen Stand der Technik beispielsweise mittels Graphentheorie oder direkt mittels MATLAB-Simulink aus dem Funktionsgraphen realisiert werden kann. Ausgehend von der Vorgabe, dass ein zur Berechnung des Software-Programms zur Verfügung stehender Mehrkernprozessor aus 5 Kernen besteht, werden dabei die Funktionen f1 bis f13 der funktionalen Wirkkette erfindungsgemäß in 5 abgeschlossene Komplexe C1, C2, C3, C4, C5 ähnlich langer Laufzeit zusammengefasst, sodass die Auslastung der Kerne relativ homogen ist. Die Abhängigkeiten der Komplexe wird durch die gerichteten Kanten mit den Variablen b0, b10, b11, b12, b20, b30, b31, b40, b50 dargestellt.
-
2 zeigt die erfindungsgemäße feste Zuordnung der Komplexe C1 bis C5 aus 1 auf die 5 Kerne, K1 bis K5, des Mehrkernprozessors 12. Über den einzelnen Komplexen C1 bis C5 stehen die jeweiligen Eingangsvariablen des entsprechenden Moduls, die aus dem Eingangspuffer 11 gelesen werden. Unter den jeweiligen Komplexen C1 bis C5 stehen die jeweiligen Ausgangsvariablen die in den Ausgangspuffer 13 geschrieben werden. Während eines Zeitscheibendurchlaufs werden alle Komplexe auf dem entsprechenden Kern ausgeführt. Die Länge der Zeitscheibe richtet sich nach der Dauer der für die Komplexe benötigten Berechnungszeit. Im Ausführungsbeispiel ist die Berechnungszeit der einzelnen Komplexe C1 bis C5 geringfügig kleiner als z. B. 1 ms, weshalb die Komplexe C1 bis C5 vorzugsweise auf einer 1 ms Zeitscheibe durchgeführt werden, sodass am Ende jedes Zeitscheibendurchlaufs die Komplexe C1 bis C5 durchlaufen wurden sind.
-
3 zeigt die erfindungsgemäße Datenflusssteuerung anhand des in 1 dargestellten Ausführungsbeispiels eines Teilprogramms eines Software-Programms das erfindungsgemäß in 5 Komplexe C1 bis C5 aufgeteilt und den 5 Kernen des Mehrkernprozessors fest zugeordnet wurde. In 3 werden mehrere Wertebelegungen der Variablen innerhalb des Eingangspuffers und des Ausgangspuffers vor und nach den Zeitscheibendurchläufen Z1 bis Z4 dargestellt. Die Werte der Variablen Bij gelten als gültig. Die Werte der Variablen bij stellen ungültige Belegungen dar. Die Gültigkeit der Werte der Variablen ist im Ausführungsbeispiel durch den logischen Wert eines Labels gekennzeichnet. Nach jedem Ausführungsschritt beziehungsweise Zeitscheibendurchlauf werden die einzelnen Label der Eingangsvariablen des Eingangspuffers eines jeden Komplexes logisch addiert und das Ergebnis als logischer Wert des Labels der Ausgangsvariablen des entsprechenden Komplexes zugeschrieben. Der Berechnungsprozess des Teilprogramms beginnt, sobald eine vordefinierte Eingangsvariable ihren Wert ändert. Im Ausführungsbeispiel ist diese vordefinierte Eingangsvariable vorzugsweise b0. Infolge der Wertänderung erlangt die Wertebelegung dieser Eingangsvariable Gültigkeit, was in der Darstellung durch B0 ausgedrückt wird. Ausgehend von dieser Startbelegung werden nun in jedem Zeitscheibendurchlauf Z1 bis Z4 gleichzeitig alle Komplexe C1 bis C5 auf Basis ihrer vom Zeitscheibendurchlauf abhängigen Werte der Eingangsvariablen durchlaufen. Beim ersten Durchlauf Z1 wird nur das Komplex C1 auf Basis einer gültigen Input-Puffer-Belegung berechnet. Da die Berechnungen beim Komplex C1 nur vom Wert einer Eingangsvariablen abhängig sind, ist die logische Addition der Labels der Eingangsvariablen trivial. Als Folge sind nach dem ersten Durchlauf Z1 die Werte der Ausgangsvariablen des Komplexes C1, und zwar B10, B11, B12, gültig. Beim zweiten Durchlauf Z2 führen die Berechnungen der Komplexe C2 und C3 gleichzeitig zu den gültigen Ergebnissen B20 und B30, B31. Dabei ist B31 ein gültiges Zwischenergebnis A1, das beispielsweise für Berechnungen anderer, nicht dargestellter Teilprogramme des Software-Programms benötigt wird. Beim dritten Durchlauf Z3 berechnet dann auch der Komplex C4 das gültige Ergebnis B40, sodass beim vierten Durchlauf Z4 der Wert der Ausgangsvariablen von Komplex C5 vollständig gültig ist. Die logische Addition der logischen Werte der Labels der Eingangsvariablen B10, B40, B30 ergibt eine logische 1 und kennzeichnet die Berechnungen von Komplex C5 als ein gültiges Ergebnis B50 bzw. A2. Nach dem vierten Durchlauf Z4 sind die Werte der Ausgangsvariablen des letzten Komplexes in der seriellen Reihenfolge der Datenabhängigkeiten durch ein Label als gültig gekennzeichnet und die Berechnungen des Teilprogramms des Software-Programms auf Basis des Wertes der Startvariablen B0 abgeschlossen. Der Vorteil des in 3 beschriebenen Verfahrens gegenüber einer seriellen Ausführung der 5 Komplexe auf einem Kern ist eine Zeitersparnis sobald ein paralleler Thread im Teilprogramm vorhanden ist. Im Ausführungsbeispiel wird dies durch die gleichzeitigen Berechnungen der Komplexe C2 und C3 im zweiten Durchlauf Z2 ersichtlich. Bei der seriellen Ausführung auf einem Kern wären alle Komplexe C1 bis C5 zeitlich nacheinander ausgeführt worden. Wesentlich ist dabei, dass man sich durch die feste Auf- bzw. Zuteilung von Komplexen aus Teilprogrammen auf die Kerne und die Steuerung durch die Label der globalen Variablen keine Gedanken machen muss, wie man das Software-Programm gliedert und gleichzeitig eine sowohl zeitlich als auch seriell richtige Ausführung der Module und somit Datenkonsistenz- und Determinismusanforderungen sicherstellt. Wichtig ist nur, dass die Teilprogramme des Softwareprogramms eigenständig lauffähige Einheiten wie z. B. Funktionen oder Runables bilden. Somit kann eine einfache Entflechtung der Software-Architektur erzielt werden, bei der jede bisher rein serielle Softwarearchitektur in Komplexe und damit auf die Kerne eines Mehrkernprozessors aufgeteilt werden kann und dadurch automatisch eine Zeitersparnis generiert und eine Lastverteilung realisiert werden kann.
-
4 zeigt ein weiteres Ausführungsbeispiel mit der Verteilung der 5 Komplexe C1 bis C5 aus 1 auf 4 Kerne eines Mehrkernprozessors, und verdeutlicht, dass nicht nur Teilprogramme im Sinne von Funktionen zu Komplexen zusammengefasst in die Kerne eines Mehrkernprozessors implementiert werden können, sondern dass auch mehrere Runables, also eigenständig Lauffähige Funktionscluster, hier C2 und C4; zu einer Einheit zusammengefasst in einem Kern implementiert werden können. Das heißt. dass das Bilden von Komplexen des Software-Programms zur Aufteilung auf die Kerne des Mehrkernprozessors beliebig auf verschiedenen Ebenen durchführbar ist. In diesem Ausführungsbeispiel bilden die Komplexe (C2, C4) und C3 einen parallelen Thread. Dieser parallele Thread wird automatisch parallel abgearbeitet. Die zu 3 analoge Datenflußsteuerung zeigt, dass die Datenkonsistenz- und Determinismusanforderungen immer sichergestellt sind. Somit ist das erfindungsgemäße Verfahren für verschiedenste Software-Programme wiederverwendbar und innerhalb des Software-Programms skalierbar.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
