DE102013219733B4 - Process for the edge coating of a monolithically integrated semiconductor component - Google Patents

Process for the edge coating of a monolithically integrated semiconductor component Download PDF

Info

Publication number
DE102013219733B4
DE102013219733B4 DE201310219733 DE102013219733A DE102013219733B4 DE 102013219733 B4 DE102013219733 B4 DE 102013219733B4 DE 201310219733 DE201310219733 DE 201310219733 DE 102013219733 A DE102013219733 A DE 102013219733A DE 102013219733 B4 DE102013219733 B4 DE 102013219733B4
Authority
DE
Germany
Prior art keywords
semiconductor component
monolithically integrated
integrated semiconductor
mask layer
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE201310219733
Other languages
German (de)
Other versions
DE102013219733A1 (en
Inventor
Christian Schröter
Jan Wrege
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Healthcare GmbH
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE201310219733 priority Critical patent/DE102013219733B4/en
Publication of DE102013219733A1 publication Critical patent/DE102013219733A1/en
Application granted granted Critical
Publication of DE102013219733B4 publication Critical patent/DE102013219733B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

Die vorliegende Erfindung beschreibt Verfahren (1) zur Kantenbeschichtung wenigstens eines monolithisch integrierten Halbleiterbauelementes (10, 10'), wobei das wenigstens eine monolithisch integrierte Halbleiterbauelement (10, 10') vor Ausführung des Verfahrens (1) auf einem Halbleitersubstrat (18) angeordnet ist, welches Halbleitersubstrat (18) das wenigstens eine monolithisch integrierte Halbleiterbauelement (10, 10') auch umgibt. Das Verfahren (1) umfasst folgende Verfahrensschritte: S1) Aufbringen des wenigstens einen Halbleiterbauelementes (10, 10') auf einem Trägersubstrat (12); S2) Aufbringen einer Maskenschicht (6) auf dem wenigstens einen monolithisch integrierten Halbleiterbauelement (10, 10'); S3) Sägen des, das wenigstens eine monolithisch integrierte Halbleiterbauelement (10, 10') umgebende, Halbleitersubstrats (18), der Maskenschicht (6) und teilweise des Trägersubstrats (12) derart, dass eine Sägekante mit der zu beschichtenden Kante (4) des monolithisch integrierten Halbleiterbauelementes (10, 10') zusammenfällt; S4) Aufbringen einer Schutzschicht (2) auf zumindest der Maskenschicht (6), die das wenigstens eine monolithisch integrierte Halbleiterbauelement (10, 10') bedeckt und der zu beschichtenden Kante (4); S5) Entfernen der Maskenschicht (6) und der darüber liegenden Schutzschicht (2); S6) Vereinzelung des wenigstens einen Halbleiterbauelementes (10, 10').The present invention describes methods (1) for edge coating at least one monolithically integrated semiconductor component (10, 10 '), wherein the at least one monolithically integrated semiconductor component (10, 10') is arranged on a semiconductor substrate (18) before the method (1) is carried out , which semiconductor substrate (18) also surrounds the at least one monolithically integrated semiconductor component (10, 10 '). The method (1) comprises the following method steps: S1) applying the at least one semiconductor component (10, 10 ') to a carrier substrate (12); S2) applying a mask layer (6) on the at least one monolithically integrated semiconductor component (10, 10 '); Sawing of, the at least one monolithically integrated semiconductor device (10, 10 ') surrounding semiconductor substrate (18), the mask layer (6) and partially of the carrier substrate (12) such that a saw edge with the edge to be coated (4) of monolithic integrated semiconductor device (10, 10 ') coincides; S4) applying a protective layer (2) on at least the mask layer (6) which covers the at least one monolithically integrated semiconductor component (10, 10 ') and the edge (4) to be coated; S5) removing the mask layer (6) and the overlying protective layer (2); S6) separation of the at least one semiconductor component (10, 10 ').

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Kantenbeschichtung eines monolithisch integrierten Halbleiterbauelementes.The present invention relates to a method for edge coating a monolithically integrated semiconductor device.

Bei der Herstellung von Halbleiterbauelementen oder Halbleiterbauteilen werden zur Vereinzelung der meist auf einer Silizium-Scheibe oder einem Silizium-Wafer angeordneten Bauteile oft Sägeprozesse angewendet. Durch die mechanische Belastung kann es dabei zu einer Rauhigkeit der Sägekanten oder sogar zu Materialausbrüchen, dem sogenannten chipping, kommen. Auch nach dem Sägeprozess kann das Material durch die Vorschädigung an den Kanten für weitere Beschädigungen bzw. Ausbrüche anfällig bleiben. Dies ist insbesondere bei spröden Materialien, wie beispielsweise Cadmiumtellurid, CdTe, oder Cadmiumzinktellurid, Handelsname CZT, kritisch. Bei diesen ist die Problematik noch dadurch verschärft, da es sich um Gefahrstoffe handelt, bei denen Materialausbrüche auch sicherheitsrelevant sein können. Zum Schutz der Kanten von Halbleiterbauelementen werden diese häufig mit einer Schutzschicht beschichtet. Hierbei können verschiedene Materialien zum Einsatz kommen. Insbesondere sind organische Materialien, wie beispielsweise Parylene, geeignet, einen hinreichend mechanischen Schutz bei gleichzeitiger chemischer Stabilität und hoher Isolationsfähigkeit zu gewährleisten. In vielen Fällen ist es jedoch notwendig, Beschichtungen nicht ganzflächig aufzubringen, sondern auf einen bestimmten Bereich zu beschränken. In diesem Fall werden fotolithografische Schritte vor der Beschichtung eingesetzt, um den bestimmten Bereich von denjenigen Bereichen, die beschichtet werden sollen, auszunehmen. Man spricht auch von einer Maskierung. In einigen Fällen, wie z. B. bei Halbleiterdetektoren und insbesondere Halbleiterbilddetektoren, fällt die zu beschichtende Fläche exakt mit einer Kante des Bauteils, also des Halbleiterdetektors, zusammen. Das heißt, die Beschichtung sollte die Seitenkanten zwar vollständig bedecken, jedoch nicht auf den Hauptflächen des Detektors, auch aktive Fläche genannt, fortgeführt werden.In the manufacture of semiconductor devices or semiconductor devices often sawing processes are used to separate the most often arranged on a silicon wafer or a silicon wafer components. The mechanical stress can lead to a roughness of the saw edges or even material chipping, the so-called chipping. Even after the sawing process, the material may remain susceptible to further damage or breakouts due to the pre-damage to the edges. This is especially critical for brittle materials such as cadmium telluride, CdTe, or cadmium zinc telluride, trade name CZT. In these, the problem is exacerbated by the fact that it is hazardous substances, in which material outbreaks can also be safety-relevant. To protect the edges of semiconductor devices, they are often coated with a protective layer. Different materials can be used here. In particular, organic materials, such as parylene, suitable to ensure a sufficient mechanical protection with simultaneous chemical stability and high insulation. In many cases, however, it is necessary to apply coatings not over the entire surface, but to restrict to a certain area. In this case, pre-coating photolithographic steps are used to exclude the particular area of those areas which are to be coated. One speaks also of a masking. In some cases, such as As in semiconductor detectors and in particular semiconductor image detectors, the surface to be coated coincides exactly with an edge of the component, ie the semiconductor detector together. That is, the coating should completely cover the side edges, but should not continue on the main surfaces of the detector, also called the active surface.

In der US 2008/0315434 A1 wird ein Verfahren zur Herstellung von Schutzschichten an Seiten und Kanten für stapelbare Chips gezeigt, wobei durch Sägen Gräben mit Seiten gebildet werden, eine Schutzschicht aus Parylen auf einer Maske und im Graben gebildet wird und anschließend Maske und Schutzschicht im Bereich von Kontaktpads entfernt werden. Vor dem Aufbringen der Schutzschicht kann ein Reinigen erfolgen.In the US 2008/0315434 A1 A method for the production of protective layers on sides and edges for stackable chips is shown, wherein saws form trenches with sides, a protective layer of parylene is formed on a mask and in the trench, and then the mask and protective layer are removed in the region of contact pads. Before applying the protective layer, a cleaning can take place.

Die US 6 423 573 B1 beschreibt Leistungsmodule mit mehreren Bauelementen, wobei auf einem Träger aus SiO2 oder Al2O3 ein Halbleiterwafer mit einer Passivierung aus SiO oder einem Polymer als Maske angeordnet ist. Gräben werden durch Sägen eingebracht, eine Schutzschicht aus einem Polymer oder Epoxy füllt diese Gräben auf und kann im Falle des Überfüllens zurückpoliert werden, um dann auch die Maske zu entfernen.The US Pat. No. 6,423,573 B1 describes power modules with a plurality of components, wherein a semiconductor wafer with a passivation of SiO or a polymer as a mask is arranged on a carrier made of SiO.sub.2 or Al.sub.2O.sub.3. Trenches are introduced by sawing, a protective layer of a polymer or epoxy fills these trenches and can be polished back in case of overfilling to remove the mask.

In der US 5 691 248 A wird ein Verfahren zur Herstellung von Gräben mit einer Isolierschicht in einem Wafer beschrieben, bei dem die Isolierschicht mittels chemischer Gasphasenabscheidung in dem Graben aufgebracht wird, die anschließend mittels chemisch-mechanischen Polierens teilweise wieder entfernt wird. Ein fotolithografischer Prozess kann zusätzlich angewendet werden.In the US 5,691,248 A describes a method for producing trenches with an insulating layer in a wafer, in which the insulating layer is applied by means of chemical vapor deposition in the trench, which is subsequently partially removed by means of chemical-mechanical polishing. A photolithographic process can additionally be used.

Die Aufgabe der vorliegenden Erfindung besteht nun darin, ein Verfahren zur Kantenbeschichtung eines monolithisch integrierten Halbleiterbauelementes anzugeben, das es ermöglicht, eine Kante des monolithisch integrierten Halbleiterbauelementes zu beschichten, wobei die aktive Fläche des monolithisch integrierten Halbleiterbauelementes bis zur Kante reicht und nicht beschichtet wird.The object of the present invention is therefore to specify a method for edge coating of a monolithically integrated semiconductor component, which makes it possible to coat one edge of the monolithically integrated semiconductor component, wherein the active surface of the monolithically integrated semiconductor component extends to the edge and is not coated.

Die Erfindung löst diese Aufgabe mit einem Verfahren zur Kantenbeschichtung eines monolithisch integrierten Halbleiterbauelementes mit den Merkmalen des unabhängigen Patentanspruchs. Vorteilhafte Ausgestaltungen sind in Unteransprüchen beschrieben.The invention achieves this object with a method for edge coating of a monolithically integrated semiconductor component having the features of the independent patent claim. Advantageous embodiments are described in subclaims.

Ein Grundgedanke der Erfindung ist ein Verfahren zur Kantenbeschichtung eines monolithisch integrierten Halbleiterbauelementes. Das wenigstens eine monolithisch integrierte Halbleiterbauelement ist vor Ausführung des Verfahrens auf einem Halbleitersubstrat angeordnet. Das Halbleitersubstrat umgibt das wenigstens eine monolithisch integrierte Halbleiterbauelement. Das Verfahren zur Kantenbeschichtung eines monolithisch integrierten Halbleiterbauelementes umfasst folgende Verfahrensschritte:

  • S1) Aufbringen des wenigstens einen Halbleiterbauelementes auf einem Trägersubstrat;
  • S2) Aufbringen einer Maskenschicht auf dem wenigstens einen monolithisch integrierten Halbleiterbauelement;
  • S3) Sägen des, das wenigstens eine monolithisch integrierte Halbleiterbauelement umgebende, Halbleitersubstrats, der Maskenschicht und teilweise des Trägersubstrats derart, dass eine Sägekante mit der zu beschichtenden Kante des monolithisch integrierten Halbleiterbauelementes zusammenfällt;
  • S4) Aufbringen einer Schutzschicht auf zumindest dem wenigstens einen monolithisch integrierten Halbleiterbauelement und der Kante;
  • S5) Entfernen der Maskenschicht und der darüber liegenden Schutzschicht, wobei das Entfernen mit einem Lift-off-Verfahren erfolgt;
  • S6) Vereinzelung des wenigstens einen Halbleiterbauelementes.
A basic idea of the invention is a method for edge coating of a monolithically integrated semiconductor component. The at least one monolithically integrated semiconductor component is arranged on a semiconductor substrate before the method is carried out. The semiconductor substrate surrounds the at least one monolithically integrated semiconductor component. The method for edge coating of a monolithically integrated semiconductor component comprises the following method steps:
  • S1) applying the at least one semiconductor component to a carrier substrate;
  • S2) applying a mask layer on the at least one monolithically integrated semiconductor device;
  • S3) sawing the semiconductor substrate surrounding the at least one monolithically integrated semiconductor component, the mask layer and partially the carrier substrate such that a saw edge coincides with the edge of the monolithically integrated semiconductor component to be coated;
  • S4) applying a protective layer on at least the at least one monolithically integrated semiconductor device and the edge;
  • S5) removing the mask layer and the overlying protective layer, the removal being effected by a lift-off method;
  • S6) singulation of the at least one semiconductor component.

Allgemein wird eine Vorbereitung des Halbleitermaterials in Kombination mit einem Sägeprozess, einem Beschichtungsschritt und einer Nachbereitung des Halbleitermaterials vorgeschlagen, bei dem die Beschichtung der Seitenflächen vollständig erfolgen kann, ohne jedoch die Hauptflächen des Bauteils zu beschichten.In general, a preparation of the semiconductor material in combination with a sawing process, a coating step and a post-processing of the semiconductor material is proposed, in which the coating of the side surfaces can be carried out completely, but without coating the main surfaces of the component.

Es wird davon ausgegangen, dass das wenigstens eine monolithisch integrierte Halbleiterbauelement vor Ausführung des Verfahrens prozessiert ist und auf einem Halbleitersubstrat angeordnet ist. Das Halbleitersubstrat umgibt das wenigstens eine monolithisch integrierte Halbleiterbauelement. Möglich und in der Praxis wahrscheinlich, befinden sich auf dem Halbleitersubstrat mehrere, voneinander beabstandete, monolithisch integrierte Halbleiterbauelemente.It is assumed that the at least one monolithically integrated semiconductor component is processed prior to execution of the method and is arranged on a semiconductor substrate. The semiconductor substrate surrounds the at least one monolithically integrated semiconductor component. Possibly and in practice, probably, are on the semiconductor substrate a plurality of spaced, monolithically integrated semiconductor devices.

Im ersten Verfahrensschritt wird das wenigstens eine Halbleiterbauelement auf ein Trägersubstrat aufgebracht oder lösbar mit dem Trägersubstrat verbunden. Befinden sich mehrere Halbleiterbauelemente auf dem Halbleitersubstrat, wird vorzugsweise das Halbleitersubstrat flächig auf das Trägersubstrat aufgebracht.In the first method step, the at least one semiconductor component is applied to a carrier substrate or detachably connected to the carrier substrate. If a plurality of semiconductor components are located on the semiconductor substrate, the semiconductor substrate is preferably applied flat to the carrier substrate.

Im zweiten Verfahrensschritt wird eine Maskenschicht flächig auf dem wenigstens einen monolithisch integrierten Halbleiterbauelement aufgebracht. Handelt es sich um mehrere Halbleiterbauelemente, wird die Maskenschicht vorzugsweise flächig auf allen Halbleiterbauelementen aufgebracht.In the second method step, a mask layer is applied in a planar manner to the at least one monolithically integrated semiconductor component. If it concerns several semiconductor devices, the mask layer is preferably applied flat on all semiconductor devices.

Im dritten Verfahrensschritt wird die Maskenschicht, das Halbleitersubstrat, das das wenigstens eine monolithisch integrierte Halbleiterbauelement umgibt, und teilweise das Trägersubstrat gesägt. Das Sägen der Maskenschicht, des Halbleitersubstrats und des Trägersubstrats erfolgt dabei derart, dass eine Sägekante mit der zu beschichtenden Kante des monolithisch integrierten Halbleiterbauelementes zusammenfällt, d. h. die Sägekante definiert die Kante, die in späteren Verfahrensschritten beschichtet wird. Das teilweise Sägen des Trägersubstrats besagt, dass der Sägegraben innerhalb der Trägersubstratschicht endet.In the third method step, the mask layer, the semiconductor substrate, which surrounds the at least one monolithically integrated semiconductor component, and partly the carrier substrate are sawn. The sawing of the mask layer, of the semiconductor substrate and of the carrier substrate takes place in such a way that a sawing edge coincides with the edge of the monolithically integrated semiconductor component to be coated, ie. H. the saw edge defines the edge which will be coated in later steps. The partial sawing of the carrier substrate indicates that the saw trench ends within the carrier substrate layer.

Im vierten Verfahrensschritt wird eine Schutzschicht flächig auf zumindest der Maskenschicht, die das wenigstens eine monolithisch integrierte Halbleiterbauelement bedeckt und auf der zu beschichtenden Kante aufgebracht. Bei mehreren Halbleiterbauelementen und/oder mehreren Sägegräben wird die Schutzschicht vorzugsweise flächig auf der Schutzschicht, die alle Halbleiterbauelemente bedeckt, und auf alle zu beschichtenden Kanten flächig aufgebracht.In the fourth method step, a protective layer is applied in a planar manner to at least the mask layer, which covers the at least one monolithically integrated semiconductor component and is applied to the edge to be coated. In the case of a plurality of semiconductor components and / or a plurality of saw trenches, the protective layer is preferably applied over the entire surface of the protective layer, which covers all the semiconductor components, and on all the edges to be coated.

Im fünften Verfahrensschritt werden die Maskenschicht und die darüber liegende Schutzschicht entfernt.In the fifth method step, the mask layer and the overlying protective layer are removed.

Im sechsten Verfahrensschritt wird das wenigstens eine Halbleiterbauelement vereinzelt. Denkbar ist, dass in einem weiteren Sägeprozess die Schutzschicht neben der beschichteten Kante bis zum Trägersubstrat gesägt wird, um ein leichteres Ablösen des Halbleiterbauelementes von dem Trägersubstrat zu ermöglichen. Bei mehreren Halbleiterbauelementen werden vorzugsweise die Halbleiterbauelemente, beispielsweise durch einen Sägeprozess, voneinander getrennt.In the sixth method step, the at least one semiconductor component is singulated. It is conceivable that in a further sawing process, the protective layer is sawed next to the coated edge to the carrier substrate in order to facilitate an easier detachment of the semiconductor component from the carrier substrate. In the case of a plurality of semiconductor components, the semiconductor components are preferably separated from one another, for example by a sawing process.

Vorzugsweise erfolgt das Sägen in das Trägersubstrat derart, dass die Tragefunktion des Trägersubstrats erhalten bleibt.Sawing into the carrier substrate preferably takes place in such a way that the carrying function of the carrier substrate is maintained.

In Verfahrensschritt S3 wird die Maskenschicht, das Halbleitersubstrat, das das wenigstens eine monolithisch integrierte Halbleiterbauelement umgibt, und teilweise das Trägersubstrat gesägt, wobei der Sägegraben innerhalb der Trägersubstratschicht endet. Ist die Trägersubstratschicht ausreichend dick, kann die Sägetiefe so gewählt werden, dass der Sägegraben in die Trägersubstratschicht reicht und unterhalb des Sägegrabens noch so viel Trägersubstratschichtmaterial erhalten bleibt, dass die Tragefunktion des Trägersubstrats erhalten bleibt, d. h. nachfolgende Verfahrensschritte durchgeführt werden können, ohne dass sich beispielsweise das Trägersubstrat verbiegt oder reißt. Trägersubstratschichtdicke und Sägetiefe können durch Testreihen bestimmt werden.In method step S3, the mask layer, the semiconductor substrate which surrounds the at least one monolithically integrated semiconductor component, and partially saws the carrier substrate, wherein the saw trench terminates within the carrier substrate layer. If the carrier substrate layer is sufficiently thick, the sawing depth can be selected such that the saw trench extends into the carrier substrate layer and so much carrier substrate layer material is still obtained below the saw trench that the carrier function of the carrier substrate is maintained, ie. H. Subsequent process steps can be performed without, for example, the carrier substrate bends or tears. Carrier substrate layer thickness and depth can be determined by testing.

In einer vorteilhaften Weiterbildung erfolgt die Vereinzelung des wenigstens einen Halbleiterbauelementes in Verfahrensschritt S6 durch Lösen des wenigstens einen Halbleiterbauelementes von dem Trägersubstrat.In an advantageous development, the singling of the at least one semiconductor component takes place in method step S6 by detaching the at least one semiconductor component from the carrier substrate.

Dies bedeutet, dass das Halbleiterbauelement mit der beschichteten Kante von dem Trägersubstrat gelöst wird.This means that the semiconductor device with the coated edge is detached from the carrier substrate.

In einer weiteren vorteilhaften Ausgestaltung des Verfahrens wird zwischen Verfahrensschritt S3 und Verfahrensschritt S4 folgender Verfahrensschritt durchgeführt:

  • S31) Reinigen der Oberflächen von zumindest der Maskenschicht und der zu beschichtenden Kante.
In a further advantageous embodiment of the method, the following method step is carried out between method step S3 and method step S4:
  • S31) cleaning the surfaces of at least the mask layer and the edge to be coated.

Durch den Reinigungsprozess können beispielsweise Verunreinigungen durch den Sägeprozess entfernt werden. Through the cleaning process, for example, impurities can be removed by the sawing process.

Es wird vorgeschlagen, dass die Maskenschicht einen Stoff aus der Gruppe von Fotolacke, Silizium und Glas umfasst.It is proposed that the mask layer comprises a substance from the group of photoresists, silicon and glass.

Fotolacke, Silizium und Glas eignen sich durch ihre Materialeigenschaften besonders gut für die Verwendung als Maskenschicht. Vorzugsweise werden Fotolacke aufgeschleudert, Silizium und Glas wird vorzugsweise aufgewachst oder lösbar geklebt.Resins, silicon and glass are particularly suitable for use as a mask layer due to their material properties. Preferably, photoresists are spin-coated, silicon and glass are preferably waxed or detachably glued.

Es hat sich als vorteilhaft erwiesen, wenn die Schutzschicht einen Stoff aus der Gruppe von Parylene, Lacke, Oxide und Nitride umfasst.It has proved to be advantageous if the protective layer comprises a substance from the group of parylene, lacquers, oxides and nitrides.

Parylene, Lacke, Oxide und Nitride eignen sich durch ihre Materialeigenschaften besonders gut für die Verwendung als Schutzschicht. Ein Vorteil von Parylenen besteht darin, dass diese auch dünne Spalte gleichmäßig beschichten. Verwendete Lacke müssen den Löseprozessen für die Maskenschicht und dem Substrat standhalten. Oxide und Nitride werden vorzugsweise gesputtert oder aufgedampft.Parylene, lacquers, oxides and nitrides are particularly suitable for use as a protective layer due to their material properties. An advantage of parylenes is that they evenly coat even thin slits. Used lacquers must withstand the dissolution processes for the mask layer and the substrate. Oxides and nitrides are preferably sputtered or vapor-deposited.

Günstig umfasst das Trägersubstrat einen Stoff aus der Gruppe von Silizium und Glas.Conveniently, the carrier substrate comprises a substance from the group of silicon and glass.

Silizium und Glas eignen sich durch ihre Materialeigenschaften besonders gut für die Verwendung als Trägersubstrat. Silizium-Wafer oder Glasträger werden vorzugsweise aufgewachst oder lösbar geklebt.Due to their material properties, silicon and glass are particularly well suited for use as a carrier substrate. Silicon wafers or glass slides are preferably waxed or releasably adhered.

Die nachfolgend näher geschilderten Ausführungsbeispiele stellen bevorzugte Ausführungsformen der vorliegenden Erfindung dar.The embodiments described in more detail below represent preferred embodiments of the present invention.

Weitere vorteilhafte Weiterbildungen ergeben sich aus den nachfolgenden Figuren samt Beschreibung. Es zeigen:Further advantageous developments will become apparent from the following figures, including description. Show it:

1 eine schematische Darstellung eines Verfahrens zur Kantenbeschichtung nach dem Stand der Technik in einer Draufsicht; 1 a schematic representation of a method for edge coating according to the prior art in a plan view;

2 eine schematische Darstellung eines Verfahrens zur Kantenbeschichtung nach dem Stand der Technik im Querschnitt; 2 a schematic representation of a method for edge coating according to the prior art in cross section;

3 beispielhaft ein Ablaufdiagramm eines erfindungsgemäßen Verfahrens zur Kantenbeschichtung wenigstens eines monolithisch integrierten Halbleiterbauelementes; 3 by way of example, a flow diagram of a method according to the invention for the edge coating of at least one monolithically integrated semiconductor component;

4 eine schematische Darstellung eines Ausführungsbeispiels eines erfindungsgemäßen Verfahrens zur Kantenbeschichtung in einer Draufsicht; 4 a schematic representation of an embodiment of a method according to the invention for edge coating in a plan view;

5 eine schematische Darstellung eines Ausführungsbeispiels eines erfindungsgemäßen Verfahrens zur Kantenbeschichtung im Querschnitt. 5 a schematic representation of an embodiment of a method according to the invention for edge coating in cross section.

1 und 2 zeigen eine schematische Darstellung eines Verfahrens zur Kantenbeschichtung nach dem Stand der Technik, wobei die Verfahrensabfolge in 1 in einer Draufsicht und in 2 im Querschnitt in fünf Phasen dargestellt ist. In der ersten Phase wird durch eine Fotolithografie auf ein monolithisch integriertes Halbleiterbauelement 10 eine Maskenschicht 106 aufgebracht. In der zweiten Phase ist das monolithisch integrierte Halbleiterbauelement 10 und die Maskenschicht 106 mit einer Schutzschicht 102 beschichtet. In der dritten Phase ist durch einen sogenannten „lift-off” Prozess die obere Schicht der Schutzschicht 102 und die Maskenschicht entfernt. In der Draufsicht der 1 ist erkennbar, dass ein Teil der aktiven Schicht 104 von der Schutzschicht 102 bedeckt ist. Im Falle eines Bildsensors wären die Randbildpunkte, die von der Schutzschicht 102 abgedeckt sind, nicht oder nur bedingt verwendbar. 1 and 2 show a schematic representation of a method for edge coating according to the prior art, wherein the process sequence in 1 in a plan view and in 2 is shown in cross section in five phases. In the first phase is by a photolithography on a monolithically integrated semiconductor device 10 a mask layer 106 applied. In the second phase is the monolithically integrated semiconductor device 10 and the mask layer 106 with a protective layer 102 coated. In the third phase, the upper layer of the protective layer is through a so-called "lift-off" process 102 and remove the mask layer. In the plan view of 1 it can be seen that part of the active layer 104 from the protective layer 102 is covered. In the case of an image sensor, the edge pixels would be those of the protective layer 102 are covered, not or only partially usable.

3 zeigt beispielhaft ein Ablaufdiagramm eines erfindungsgemäßen Verfahrens 1 zur Kantenbeschichtung wenigstens eines monolithisch integrierten Halbleiterbauelementes. Das Verfahren 1 umfasst die Verfahrensschritte S1 bis S3, S31 und S4 bis S6. Es beginnt, „Start”, mit Verfahrensschritt S1 und endet, „Ende”, nach Verfahrensschritt S6. Die einzelnen Verfahrensschritte lauten:

  • S1) Aufbringen des wenigstens einen Halbleiterbauelementes auf einem Trägersubstrat;
  • S2) Aufbringen einer Maskenschicht auf dem wenigstens einen monolithisch integrierten Halbleiterbauelement;
  • S3) Sägen des, das wenigstens eine monolithisch integrierte Halbleiterbauelement umgebende, Halbleitersubstrats, der Maskenschicht und teilweise des Trägersubstrats derart, dass eine Sägekante mit der zu beschichtenden Kante des monolithisch integrierten Halbleiterbauelementes zusammenfällt;
  • S31) Reinigen der Oberflächen von zumindest der Maskenschicht und der zu beschichtenden Kante;
  • S4) Aufbringen einer Schutzschicht auf zumindest der Maskenschicht, die das wenigstens eine monolithisch integrierte Halbleiterbauelement bedeckt und der zu beschichtenden Kante;
  • S5) Entfernen der Maskenschicht und der darüber liegenden Schutzschicht, wobei das Entfernen mit einem Lift-off-Verfahren erfolgt;
  • S6) Vereinzelung des wenigstens einen Halbleiterbauelementes.
3 shows an example of a flowchart of a method according to the invention 1 for edge coating at least one monolithically integrated semiconductor component. The procedure 1 comprises the method steps S1 to S3, S31 and S4 to S6. It begins, "start", with method step S1 and ends, "end", after method step S6. The individual process steps are:
  • S1) applying the at least one semiconductor component to a carrier substrate;
  • S2) applying a mask layer on the at least one monolithically integrated semiconductor device;
  • S3) sawing the semiconductor substrate surrounding the at least one monolithically integrated semiconductor component, the mask layer and partially the carrier substrate such that a saw edge coincides with the edge of the monolithically integrated semiconductor component to be coated;
  • S31) cleaning the surfaces of at least the mask layer and the edge to be coated;
  • S4) applying a protective layer on at least the mask layer covering the at least one monolithically integrated semiconductor device and the edge to be coated;
  • S5) removing the mask layer and the overlying protective layer, the removal being effected by a lift-off method;
  • S6) singulation of the at least one semiconductor component.

4 und 5 zeigen schematische Darstellungen eines Ausführungsbeispiels eines erfindungsgemäßen Verfahrens zur Kantenbeschichtung eines monolithisch integrierten Halbleiterbauelementes, wobei die Verfahrensabfolge in 4 in einer Draufsicht und in 5 im Querschnitt dargestellt ist. Die Darstellung des Verfahrens ist in sechs Phasen dargestellt. In der ersten Phase liegen ein monolithisch integriertes Halbleiterbauelement 10 und ein weiteres monolithisch integriertes Halbleiterbauelement 10' mit einem Bereich 14 außerhalb eines Bauteiles vor. Der Doppelpfeil 16 gibt zur Orientierung korrespondierende Bereiche an. Die Halbleiterbauelement 10 und 10' sind auf einem Halbleitersubstrat 18 angeordnet. Die Bezugszeichen 4 geben die zu beschichtenden Kanten an, die zum Beispiel mit einer aktiven Fläche eines Bildsensors zusammenfallen. In der zweiten Phase sind die Halbleiterbauelemente 10 und 10' auf einem Trägersubstrat 12 aufgebracht und die Oberfläche der Halbleiterbauelemente 10 und 10' und der Bereich 14 außerhalb der Bauteile sind mit einer Maskenschicht 6 versehen. In der dritten Phase sind die Maskenschicht 6, der Bereich 14 zwischen den Halbleiterbauelementen 10 und 10' und teilweise das Trägersubstrat 12 gesägt, die Sägekanten fallen mit den zu beschichtenden Kanten 4 der Halbleiterbauelemente 10 und 10' zusammen. In der vierten Phase ist eine Schutzschicht 2 auf der Maskenschicht 6, die die Halbleiterbauelemente 10 und 10' bedeckt, und der zu beschichtenden Kanten 4 aufgebracht. In der fünften Phase sind die Maskenschicht 6 und die darüber liegende Schutzschicht 2 entfernt, wobei die zu beschichtenden Kanten 4 weiterhin bedeckt sind. In der sechsten Phase ist das monolithisch integrierte Halbleiterbauelement 10 vereinzelt, beispielsweise durch Ablösen von dem Trägersubstrat 12. Die zu beschichtenden Kanten 4 sind durch die Schutzschicht 2 beschichtet und geschützt. 4 and 5 show schematic representations of an embodiment of a method according to the invention for the edge coating of a monolithically integrated semiconductor device, wherein the process sequence in 4 in a plan view and in 5 is shown in cross section. The presentation of the process is shown in six phases. In the first phase are a monolithically integrated semiconductor device 10 and another monolithically integrated semiconductor device 10 ' with an area 14 outside of a component. The double arrow 16 indicates corresponding areas for orientation. The semiconductor device 10 and 10 ' are on a semiconductor substrate 18 arranged. The reference numerals 4 indicate the edges to be coated which coincide, for example, with an active area of an image sensor. In the second phase are the semiconductor devices 10 and 10 ' on a carrier substrate 12 applied and the surface of the semiconductor devices 10 and 10 ' and the area 14 outside the components are covered with a mask layer 6 Mistake. In the third phase are the mask layer 6 , the area 14 between the semiconductor devices 10 and 10 ' and partially the carrier substrate 12 sawed, the saw edges fall with the edges to be coated 4 the semiconductor devices 10 and 10 ' together. In the fourth phase is a protective layer 2 on the mask layer 6 that the semiconductor devices 10 and 10 ' covered, and the edges to be coated 4 applied. In the fifth phase are the mask layer 6 and the overlying protective layer 2 removed, with the edges to be coated 4 continue to be covered. In the sixth phase is the monolithically integrated semiconductor device 10 isolated, for example by detachment from the carrier substrate 12 , The edges to be coated 4 are through the protective layer 2 coated and protected.

Zusammenfassend werden weitere Ausgestaltungen und Vorteile der Erfindung beschrieben. Die Erfindung schlägt ein Verfahren zur Kantenbeschichtung eines monolithisch integrierten Halbleiterbauelementes vor. Zunächst wird die Halbleiterscheibe, auch englisch „wafer” genannt, welche die zu vereinzelnden Bauelemente, auch englisch „chips” genannt enthält, lösbar mit einem Trägersubstrat verbunden. Die Oberseite des „wafers” wird vollflächig und lösbar mit einer Maskenschicht beziehungsweise einem Maskenmaterial versehen. In einem Sageschritt wird die obere Maskenschicht, und der „wafer” vollständig durchsägt, das Substrat wird nur angesägt, bleibt also als Einheit intakt. Es erfolgt gegebenenfalls ein Reinigungsschritt. Das Substrat mit den darauf befindlichen Halbleiterbauelementen wird nun vollständig mit der gewünschten Schutzschicht überzogen. Danach wird die Maskenschicht entfernt und die Halbleiterbauelemente vom Substrat gelöst.In summary, further embodiments and advantages of the invention will be described. The invention proposes a method for edge coating of a monolithically integrated semiconductor component. First of all, the semiconductor wafer, also called "wafer" in English, which contains the components to be separated, also called "chips" in English, is detachably connected to a carrier substrate. The top of the "wafers" is provided over the entire surface and detachably with a mask layer or a mask material. In a sagging step, the upper mask layer, and the "wafer" is completely sawed through, the substrate is only sawn, so remains intact as a unit. If necessary, a cleaning step takes place. The substrate with the semiconductor devices thereon is now completely covered with the desired protective layer. Thereafter, the mask layer is removed and the semiconductor devices are released from the substrate.

Die Verwendung des vorgeschlagenen Prozesses erlaubt die exakte Beschichtung der Seitenflächen beziehungsweise der Kanten ohne Beeinträchtigung der Hauptflächen. Die zusätzlichen prozessualen Schritte sind wenig aufwändig, wodurch der Prozess sehr effizient ist.The use of the proposed process allows the exact coating of the side surfaces or the edges without affecting the main surfaces. The additional procedural steps are inexpensive, which makes the process very efficient.

Claims (7)

Verfahren (1) zur Kantenbeschichtung wenigstens eines monolithisch integrierten Halbleiterbauelementes (10, 10'), wobei das wenigstens eine monolithisch integrierte Halbleiterbauelement (10, 10') vor Ausführung des Verfahrens (1) auf einem Halbleitersubstrat (18) angeordnet ist, welches Halbleitersubstrat (18) das wenigstens eine monolithisch integrierte Halbleiterbauelement (10, 10') auch umgibt, und das Verfahren (1) folgende Verfahrensschritte umfasst: S1) Aufbringen des wenigstens einen Halbleiterbauelementes (10, 10') auf einem Trägersubstrat (12); S2) Aufbringen einer Maskenschicht (6) auf dem wenigstens einen monolithisch integrierten Halbleiterbauelement (10, 10'); S3) Sägen des, das wenigstens eine monolithisch integrierte Halbleiterbauelement (10, 10') umgebende, Halbleitersubstrats (18), der Maskenschicht (6) und teilweise des Trägersubstrats (12) derart, dass eine Sägekante mit der zu beschichtenden Kante (4) des monolithisch integrierten Halbleiterbauelementes (10, 10') zusammenfällt; S4) Aufbringen einer Schutzschicht (2) auf zumindest der Maskenschicht (6), die das wenigstens eine monolithisch integrierte Halbleiterbauelement (10, 10') bedeckt und der zu beschichtenden Kante (4); S5) Entfernen der Maskenschicht (6) und der darüber liegenden Schutzschicht (2), wobei das Entfernen mit einem Lift-off-Verfahren erfolgt; S6) Vereinzelung des wenigstens einen Halbleiterbauelementes (10, 10').Procedure ( 1 ) for edge coating at least one monolithically integrated semiconductor component ( 10 . 10 ' ), wherein the at least one monolithically integrated semiconductor component ( 10 . 10 ' ) before carrying out the process ( 1 ) on a semiconductor substrate ( 18 ), which semiconductor substrate ( 18 ) the at least one monolithically integrated semiconductor component ( 10 . 10 ' ) and the process ( 1 ) comprises the following method steps: S1) applying the at least one semiconductor component ( 10 . 10 ' ) on a carrier substrate ( 12 ); S2) application of a mask layer ( 6 ) on the at least one monolithically integrated semiconductor component ( 10 . 10 ' ); S3) sawing the at least one monolithically integrated semiconductor component ( 10 . 10 ' ) surrounding, semiconductor substrate ( 18 ), the mask layer ( 6 ) and partially the carrier substrate ( 12 ) such that a saw edge with the edge to be coated ( 4 ) of the monolithically integrated semiconductor component ( 10 . 10 ' ) coincides; S4) application of a protective layer ( 2 ) on at least the mask layer ( 6 ) comprising the at least one monolithically integrated semiconductor component ( 10 . 10 ' ) and the edge to be coated ( 4 ); S5) removing the mask layer ( 6 ) and the overlying protective layer ( 2 ), wherein the removal takes place with a lift-off method; S6) singulation of the at least one semiconductor component ( 10 . 10 ' ). Verfahren (1) nach Anspruch 1, wobei das Sägen in das Trägersubstrat (12) derart erfolgt, dass die Tragefunktion des Trägersubstrats (12) erhalten bleibt.Procedure ( 1 ) according to claim 1, wherein the sawing into the carrier substrate ( 12 ) such that the carrying function of the carrier substrate ( 12 ) preserved. Verfahren (1) nach Anspruch 1 oder Anspruch 2, wobei die Vereinzelung des wenigstens einen Halbleiterbauelementes (10, 10') in Verfahrensschritt S6 durch Lösen des wenigstens einen Halbleiterbauelementes (10, 10') von dem Trägersubstrat (12) erfolgt.Procedure ( 1 ) according to claim 1 or claim 2, wherein the singulation of the at least one semiconductor component ( 10 . 10 ' ) in method step S6 by releasing the at least one semiconductor component ( 10 . 10 ' ) from the carrier substrate ( 12 ) he follows. Verfahren (1) nach einem der vorangegangenen Ansprüche, wobei zwischen Verfahrensschritt S3 und Verfahrensschritt S4 folgender Verfahrensschritt durchgeführt wird: S31) Reinigen der Oberflächen von zumindest der Maskenschicht (6) und der zu beschichtenden Kante (4). Procedure ( 1 ) according to one of the preceding claims, wherein between method step S3 and method step S4 the following method step is carried out: S31) cleaning the surfaces of at least the mask layer ( 6 ) and the edge to be coated ( 4 ). Verfahren (1) nach einem der vorangegangenen Ansprüche, wobei die Maskenschicht (6) einen Stoff aus der Gruppe von Fotolacke, Silizium und Glas umfasst.Procedure ( 1 ) according to one of the preceding claims, wherein the mask layer ( 6 ) comprises a substance from the group of photoresists, silicon and glass. Verfahren (1) nach einem der vorangegangenen Ansprüche, wobei die Schutzschicht (2) einen Stoff aus der Gruppe von Parylene, Lacke, Oxide und Nitride umfasst.Procedure ( 1 ) according to any one of the preceding claims, wherein the protective layer ( 2 ) comprises a substance from the group of parylene, lacquers, oxides and nitrides. Verfahren (1) nach einem der vorangegangenen Ansprüche, wobei das Trägersubstrat (12) einen Stoff aus der Gruppe von Silizium und Glase umfasst.Procedure ( 1 ) according to one of the preceding claims, wherein the carrier substrate ( 12 ) comprises a substance from the group of silicon and glass.
DE201310219733 2013-09-30 2013-09-30 Process for the edge coating of a monolithically integrated semiconductor component Expired - Fee Related DE102013219733B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201310219733 DE102013219733B4 (en) 2013-09-30 2013-09-30 Process for the edge coating of a monolithically integrated semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201310219733 DE102013219733B4 (en) 2013-09-30 2013-09-30 Process for the edge coating of a monolithically integrated semiconductor component

Publications (2)

Publication Number Publication Date
DE102013219733A1 DE102013219733A1 (en) 2015-04-02
DE102013219733B4 true DE102013219733B4 (en) 2015-05-07

Family

ID=52673028

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310219733 Expired - Fee Related DE102013219733B4 (en) 2013-09-30 2013-09-30 Process for the edge coating of a monolithically integrated semiconductor component

Country Status (1)

Country Link
DE (1) DE102013219733B4 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017203132A1 (en) * 2017-02-06 2018-08-09 Siemens Aktiengesellschaft power module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US20020048903A1 (en) * 1999-05-18 2002-04-25 Katsuya Kosaki Semiconductor device
US6423573B1 (en) * 1998-08-25 2002-07-23 Commissariat A L'energie Atomique Integrated electronic circuit comprising at least an electronic power component
US20080315434A1 (en) * 2007-06-19 2008-12-25 Vertical Circuits, Inc. Wafer level surface passivation of stackable integrated circuit chips

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US6423573B1 (en) * 1998-08-25 2002-07-23 Commissariat A L'energie Atomique Integrated electronic circuit comprising at least an electronic power component
US20020048903A1 (en) * 1999-05-18 2002-04-25 Katsuya Kosaki Semiconductor device
US20080315434A1 (en) * 2007-06-19 2008-12-25 Vertical Circuits, Inc. Wafer level surface passivation of stackable integrated circuit chips

Also Published As

Publication number Publication date
DE102013219733A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
DE102012109484B4 (en) Packed semiconductor device and method for packaging the semiconductor device
DE102015208500A1 (en) Wafer processing method
DE102016101287B4 (en) SEMICONDUCTOR DEVICE STRUCTURE AND FORMATION METHOD
DE102013109881B4 (en) Method for producing a chip arrangement and method for producing a chip assembly
DE102018111574A1 (en) ALIGNING CONTACT HILLS IN A FAN-OUT HOUSING PROCESS
DE102018117689A1 (en) Support info packages to reduce deflection
DE102004052921A1 (en) Process for the production of semiconductor devices with external contacts
DE102019118362A1 (en) STRUCTURING A POLYMER LAYER TO REDUCE TENSION
DE102010017371A1 (en) Test structures and methods for semiconductor devices
DE102014102087A1 (en) DEVICE CONTACT BOTTOM OF PROCESS CONTROL / MONITORING STRUCTURES IN A SEMICONDUCTOR CHIP
DE102010040441A1 (en) Manufacturing method of a semiconductor device
DE102012214817A1 (en) Method for producing a semiconductor device
DE102013219733B4 (en) Process for the edge coating of a monolithically integrated semiconductor component
DE102014117683A1 (en) Adhesive control techniques between a substrate and a die
EP1220010A3 (en) Micromechanical device recoat methods
DE102015104507B4 (en) Integrated fan-out structure with openings in a buffer layer and its manufacturing process
DE102011116988A1 (en) Removable assembly to control the bond distance of substrates
DE102012110606A1 (en) A method for separating a plurality of chips and a processing device for separating a plurality of chips
DE102011018295B4 (en) Method for cutting a carrier for electrical components
DE102013109590A1 (en) A method of processing a wafer and a method of dicing a wafer
DE112015006158B4 (en) Method for manufacturing a semiconductor device
DE102007018854B4 (en) Semiconductor device manufacturing method, semiconductor wafer and semiconductor device
DE102019118681A1 (en) PERFORMANCE METALIZATION STRUCTURE FOR SEMICONDUCTOR DEVICES
DE102016219811B4 (en) Wafer processing process
WO2007093279A2 (en) Method for producing electronic components and pressure sensor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: SIEMENS HEALTHCARE GMBH, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee