DE102013204337A1 - Carrier component with a semiconductor substrate for electronic components and method for its production - Google Patents

Carrier component with a semiconductor substrate for electronic components and method for its production Download PDF

Info

Publication number
DE102013204337A1
DE102013204337A1 DE201310204337 DE102013204337A DE102013204337A1 DE 102013204337 A1 DE102013204337 A1 DE 102013204337A1 DE 201310204337 DE201310204337 DE 201310204337 DE 102013204337 A DE102013204337 A DE 102013204337A DE 102013204337 A1 DE102013204337 A1 DE 102013204337A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
carrier component
cores
layer
coat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201310204337
Other languages
German (de)
Inventor
Harry Hedler
Markus Schieber
Jörg Zapf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Healthcare GmbH
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE201310204337 priority Critical patent/DE102013204337A1/en
Priority to PCT/EP2014/054303 priority patent/WO2014139851A1/en
Publication of DE102013204337A1 publication Critical patent/DE102013204337A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft ein Trägerbauteil (14), welches aus einem Halbleiter-Substrat (11) besteht und Vias (17) zur Durchkontaktierung aufweist. Außerdem betrifft die Erfindung ein Verfahren zur Herstellung eines solchen Trägerbauteils. Erfindungsgemäß ist vorgesehen, dass die Vias bei Raumtemperatur (TR) mit Spiel (t) in die Via-Öffnung eingepasst sind. Dieses Spiel steht für eine Ausdehnung des Via-Kerns im Via (17) zur Verfügung, damit dieser in dem Via-Loch um den Betrag (Δl) gleiten kann, sobald sich das Trägerbauteil (14) infolge von Erwärmung ausdehnt. Die Ausdehnung des Trägerbauteils (14) wird durch Anwendung von Ausgleichsschichten (13a, 13b) beispielsweise aus Silikon so eingestellt, dass diese der axialen Ausdehnung des Via-Kerns genau entspricht. Durch das Spiel (t) sowie sie Ausdehnungskompensation wird sichergestellt, dass die Verbindung, bestehend aus dem Via (17) und Kontaktpads (21) aus Metall, auch bei Betriebstemperatur (TW) frei von Verspannungen bleibt. Dies erhöht vorteilhaft die Bauteilzuverlässigkeit.The invention relates to a carrier component (14) which consists of a semiconductor substrate (11) and has vias (17) for through-hole plating. The invention also relates to a method for producing such a carrier component. According to the invention it is provided that the vias are fitted into the via opening at room temperature (TR) with clearance (t). This clearance is available for an expansion of the via core in the via (17) so that it can slide in the via hole by the amount (Δl) as soon as the carrier component (14) expands as a result of heating. The expansion of the carrier component (14) is adjusted by using equalizing layers (13a, 13b), for example made of silicone, so that it corresponds exactly to the axial expansion of the via core. The play (t) and the expansion compensation ensure that the connection, consisting of the via (17) and contact pads (21) made of metal, remains free from tension even at operating temperature (TW). This advantageously increases the component reliability.

Description

Die Erfindung betrifft ein Trägerbauteil mit einem Halbleiter-Substrat, welches eine erste Seite und eine zweite Seite für eine SMD-Montage aufweist. Unter einer SMD-Montage versteht man eine Montage sogenannter SMD-Bauteile (d. h. Surface Mounted Devices). Außerdem ist das Trägerbauteil mit Vias, bestehend jeweils aus einem die erste Seite mit der zweiten Seite verbindenden Via-Loch und einem elektrisch leitfähigem Via-Kern im Via-Loch, ausgestattet. Vias dienen zur Kontaktierung von Bauelementen und Anschlüssen, die sich jeweils auf unterschiedlichen Seiten des Substrats befinden. Hierzu ist der elektrisch leitfähige Via-Kern vorgesehen. Das Trägerbauteil weist im Allgemeinen einen geringeren Wärmeausdehnungskoeffizienten αsub auf, als die Via-Kerne mit αvia. Dies hängt damit zusammen, dass die Via-Kerne üblicherweise metallisch sind, während das Trägerbauteil aus einem Halbleiter besteht. The invention relates to a carrier component with a semiconductor substrate, which has a first side and a second side for an SMD mounting. An SMD mounting is understood to mean a mounting of so-called SMD components (ie surface mounted devices). In addition, the carrier component is provided with vias, each consisting of a via hole connecting the first side to the second side and an electrically conductive via core in the via hole. Vias serve to contact devices and terminals, each located on different sides of the substrate. For this purpose, the electrically conductive via core is provided. The carrier component generally has a lower thermal expansion coefficient α sub than the via cores with α via . This is related to the fact that the via cores are usually metallic, while the carrier component consists of a semiconductor.

Trägerbauteile für eine SMD-Montage sind an sich bekannt. Beispielsweise ist in der US 2002/0088116 A1 ein solches Trägerbauteil beschrieben, welches als Zwischenbauteil zwischen einer Leiterplatte und Chipbauteilen zum Einsatz kommt. Um diese Chipbauteile mit Kontakten auf der Leiterplatte verbinden zu können, ist in dem Zwischenbauteil eine Vielzahl von Vias vorgesehen, welche jeweils metallische Via-Kerne aufweisen. Das Material des Zwischenbauteils wird so gewählt, dass dieses hinsichtlich seines thermischen Ausdehnungsverhaltens an dasjenige der montierten Chips angepasst ist, so dass die zwischen dem Zwischenbauteil und den Chipbauteilen auftretenden Spannungen begrenzt werden können. Allerdings treten auch innerhalb dieses Zwischenbauteils, welches als Trägerbauteil zum Einsatz kommt, Spannungen auf, die die elektrische Verbindung belasten. Carrier components for SMD mounting are known per se. For example, in the US 2002/0088116 A1 describes such a carrier component, which is used as an intermediate component between a printed circuit board and chip components used. In order to connect these chip components with contacts on the circuit board, a plurality of vias is provided in the intermediate component, which each have metallic via cores. The material of the intermediate component is chosen such that it is adapted to that of the assembled chips with regard to its thermal expansion behavior, so that the voltages occurring between the intermediate component and the chip components can be limited. However, tensions occur within this intermediate component, which is used as a carrier component, which stress the electrical connection.

Die Aufgabe der Erfindung besteht darin, ein Trägerbauteil für die SMD-Montage anzugeben, welches mit Vias ausgestattet ist und welches auch bei einer thermischen Beanspruchung eine hohe Zuverlässigkeit aufweist. The object of the invention is to provide a carrier component for the SMD assembly, which is equipped with vias and which has a high reliability even under thermal stress.

Diese Aufgabe wird mit dem eingangs angegebenen Trägerbauteil erfindungsgemäß dadurch gelöst, dass sich auf dem Halbleiter-Substrat zumindest auf einer der besagten Seiten eine Ausgleichsschicht befindet, die einen Wärmeausdehnungskoeffizienten αcoat aufweist, der größer als der der Via-Kerne αvia ist. Außerdem sind die Via-Kerne in die Via-Löcher mit einer Spielpassung eingepasst. Durch die Kombination dieser beiden erfindungsgemäßen Maßnahmen wird zunächst erreicht, dass die Wärmeausdehnungen des mit der Ausgleichsschicht versehenen Halbleiter-Substrates und der Via-Kerne einander angeglichen werden, wenn man dies mit einer Bauform vergleicht, bei der keine Ausgleichsschicht auf dem Halbleitersubstrat vorgesehen ist. Diese Angleichung erfolgt im Idealfall derart, dass die Ausgleichsschicht eine vollständige Anpassung des Ausdehnungsverhaltens des beschichteten Halbleitersubstrats zum thermischen Wärmeausdehnungsverhalten der Via-Kerne bewirkt. Da die Wärmeausdehnungskoeffizienten der verwendeten Materialien im Wesentlichen linear ausgeprägt sind, kann ein solcher Ausdehungsausgleich unabhängig von einer bestimmten Temperatur erfolgen. Mit der Anpassung des Wärmeausdehnungsverhaltens ist somit ein Axialausgleich für die Wärmedehnungen geschaffen, so dass es axial zu keiner Verspannung der beteiligten Komponenten kommt. Insbesondere kann sich der Via-Kern deswegen nicht stressbedingt von den Kontaktpads ablösen, welche auf der ersten Seite und der zweiten Seite des Halbleiter-Substrats zwecks Kontaktierung bei der SMD-Montage angebracht sind und die Via-Löcher auf den beiden Seiten abdecken. This object is achieved with the carrier component specified above according to the invention in that on the semiconductor substrate at least on one of the said sides is a compensation layer having a thermal expansion coefficient α coat , which is greater than that of the via cores α via . In addition, the via cores are fitted into the via holes with a clearance fit. The combination of these two measures according to the invention first of all ensures that the thermal expansions of the semiconductor substrate provided with the compensation layer and the via cores are matched to one another, if this is compared with a design in which no compensation layer is provided on the semiconductor substrate. This approximation is ideally carried out in such a way that the compensating layer brings about a complete adaptation of the expansion behavior of the coated semiconductor substrate to the thermal thermal expansion behavior of the via cores. Since the thermal expansion coefficients of the materials used are substantially linear, such expansion compensation can take place independently of a certain temperature. With the adaptation of the thermal expansion behavior, an axial compensation for the thermal expansions is thus created so that there is no axial tensioning of the components involved. In particular, the via core can not, due to stress, detach from the contact pads which are mounted on the first side and the second side of the semiconductor substrate for contact during SMD mounting and cover the via holes on both sides.

Die zweite Maßnahme, die Via-Kerne in den Via-Löchern mit einer Spielpassung einzupassen, hat den Vorteil, dass sich die Via-Kerne bei einer Erwärmung innerhalb der Via-Löcher auch radial ausdehnen können und hierbei weder eine Verspannung mit dem Halbleiter-Substrat erfolgt, noch eine Axialbewegung des Via-Kerns aufgrund seiner Wärmedehnung behindert wird. Hierdurch lässt sich vorteilhaft ein weitgehend von Spannungen befreiter Verbund für einen bestimmten Temperaturbereich schaffen. Die Spielpassung liegt dabei bei Raumtemperatur vor, da sich das Trägerbauteil im Betrieb erwärmt und die Maßtoleranzen der Spielpassung in der Folge für eine Ausdehnung zur Verfügung stehen. Vorteilhaft sollte bei Betriebstemperatur aufgrund der stärkeren Wärmeausdehnung des Via-Kerns noch keine Presspassung erzeugt werden, d. h. dass sich der Via-Kern so stark ausgedehnt hat, dass aufgrund des begrenzten Bauraums im Via-Loch bereits eine Verspannung des Via-Kerns mit dem Trägerbauteil erfolgt. The second measure, to fit the via cores in the via holes with a clearance fit, has the advantage that the via cores can also expand radially when heated within the via holes and thereby neither strain with the semiconductor substrate takes place, nor an axial movement of the via core is hindered due to its thermal expansion. As a result, it is advantageously possible to create a largely stress-relieved bond for a specific temperature range. The clearance is present at room temperature, since the carrier component is heated during operation and the dimensional tolerances of the clearance in the sequence for expansion are available. Advantageously, at the operating temperature, due to the greater thermal expansion of the via core, no interference fit should yet be produced; H. that the via core has expanded so much that due to the limited installation space in the via hole already a strain of the via core takes place with the support member.

Als Spielpassung soll im Sinne der deutschen Norm DIN 7157 eine Passung verstanden werden, in der für das Innenmaß lediglich positive Abweichungen vom Nennmaß und vom Außenmaß lediglich negative Abweichungen vom Nennmaß erlaubt sind. Hierdurch wird gewährleistet, dass sich auch unter Berücksichtigung der Tatsache, dass sich bei der Herstellung des Innenmaßes (Via-Loch) und des Außenmaßes (Via-Kern) fertigungsbedingte Toleranzen einstellen, immer ein Spiel zwischen dem Via-Loch und dem Via-Kern vorliegt. As a clearance fit in the sense of the German Standard DIN 7157 a fit can be understood in which only positive deviations from the nominal size and the external dimension only negative deviations from the nominal size are allowed for the internal dimension. This ensures that, even taking into account the fact that set production-related tolerances in the production of the inner dimension (via hole) and the outer dimension (via core), there is always a clearance between the via hole and the via core ,

Erfindungsgemäß ist für die Via-Verbindungen damit sowohl ein Axialausgleich als auch ein Radialausgleich vorgesehen, der das Auftreten von Spannungen bei der Erwärmung des Trägerbauteils verringert oder sogar ausschließt. Das Trägerbauteil dient vorzugsweise als Zwischenbauteil, auf dessen erste Seite Halbleiterbauelemente, wie z. B. Chipbauteile, montiert werden können (SMD-Montage). Außerdem kann das Trägerbauteil selbst auf einer Leiterplatte ebenfalls mittels SMD-Montage montiert werden. Das Halbleiter-Substrat besteht vorzugsweise aus Silizium, wobei die Vias auch als TSV (Through Silicon Via) bezeichnet werden. Innerhalb der Via-Löcher kann eine Schicht aufgebracht werden, die sich zwischen den Via-Kernen und den Wänden der Via-Löcher befindet. Diese kann unterschiedliche Funktionen übernehmen. Die Haftung und Reibung des Via-Kerns im Via-Loch kann mittels der Schicht verringert werden, wobei hierdurch ein Gleiten des Via-Kerns im Via-Loch noch begrenzt möglich ist, wenn sich die Spielpassung aufgrund der Wärmedehnung des Via-Kerns in eine Übergangspassung verwandelt. Außerdem kann die Schicht die Funktion einer elektrischen Isolation zwischen dem Via-Kern und dem umgebenden Halbleiter-Substrat gewährleisten. According to the invention, both an axial compensation and a radial compensation are provided for the via connections, which reduces or even precludes the occurrence of stresses during the heating of the carrier component. The carrier component serves preferably as an intermediate component, on the first side semiconductor devices, such as. B. chip components, can be mounted (SMD assembly). In addition, the support member itself can be mounted on a circuit board by means of SMD mounting. The semiconductor substrate is preferably made of silicon, the vias also being referred to as TSV (Through Silicon Via). Within the via holes, a layer can be applied that is located between the via cores and the walls of the via holes. This can take on different functions. The adhesion and friction of the via core in the via hole can be reduced by means of the layer, whereby thereby a sliding of the via core in the via hole is still limited possible when the clearance due to the thermal expansion of the via core in a transitional fit transformed. In addition, the layer may provide the function of electrical isolation between the via core and the surrounding semiconductor substrate.

Gemäß einer besonderen Ausgestaltung der Erfindung ist vorgesehen, dass für die Dicke dcoat der Ausgleichsschicht im Verhältnis zur Dicke des Halbleiter-Substrates dsub gilt: dcoat = dsub(αvia – αsub)/(αcoat – αvia). According to a particular embodiment of the invention, it is provided that for the thickness d coat of the compensating layer in relation to the thickness of the semiconductor substrate d sub, the following applies: d coat = d sub (α via -αsub ) / (α coat -α via ).

Dabei gilt für dcoat eine Abweichung von +10 % bis –10 %, die noch als zulässig hingenommen werden kann. Innerhalb dieses Toleranzbereichs wird zwar kein vollständiger Ausdehnungsausgleich erreicht, die entstehenden Spannungen sind jedoch so gering, dass der Bauteilverbund durch die Wärmedehnung bis zur Betriebstemperatur nicht gefährdet wird. Andererseits trägt der Toleranzbereich dem Umstand Rechnung, dass Fertigungsprozesse immer mit einer gewissen Fertigungsungenauigkeit verbunden sind. For d coat, a deviation of +10% to -10% applies, which can still be accepted as permissible. Although no complete expansion compensation is achieved within this tolerance range, the resulting stresses are so low that the component bond is not endangered by the thermal expansion up to the operating temperature. On the other hand, the tolerance range takes into account the fact that manufacturing processes are always associated with a certain manufacturing inaccuracy.

Weiterhin wird eine vorteilhafte Ausgestaltung dadurch erhalten, dass die Ausgleichsschicht aus einem Fotolack, wie z. B. SU-8, oder aus einem Silikon besteht. Hierbei handelt es sich um Materialien, die einen vergleichsweise großen Wärmeausdehnungskoeffizienten haben, so dass bereits bei verhältnismäßig geringen Schichtdicken ein Ausdehnungsausgleich für das Halbleitersubstrat, welches insbesondere aus Silizium besteht, geschaffen werden kann. SU-8 ist ein Produkt der Firma Microchem – es handelt sich hierbei um eine Handelsbezeichnung. Furthermore, an advantageous embodiment is obtained in that the compensating layer of a photoresist, such as. B. SU-8, or consists of a silicone. These are materials which have a comparatively large coefficient of thermal expansion, so that even at relatively low layer thicknesses an expansion compensation for the semiconductor substrate, which consists in particular of silicon, can be created. SU-8 is a product of Microchem - it is a trade name.

Gemäß einer besonderen Ausgestaltung der Erfindung ist vorgesehen, dass die Toleranzen t der Spielpassung derart gering sind, dass die Via-Kerne bei Raumtemperatur in den Via-Löchern gehalten werden. Dies bedeutet, dass der Via-Kern bei Raumtemperatur aufgrund der Toleranzen nicht so locker sitzt, dass dessen Eigengewicht ausreicht, damit dieser aus dem Via-Loch herausrutscht. Hierbei ist zu berücksichtigen, dass auch bei Vorsehen einer Spielpassung toleranzbedingt ein Kontakt des Via-Kerns mit den Wänden des Via-Lochs besteht, wobei dieser auch dadurch entstehen kann, dass sich der Via-Kern im Via-Loch etwas verkantet. Durch ein Blockieren des Via-Kerns im Via-Loch wird die Handhabung des Trägerbauteils vor der Herstellung der Via-Kontakte vorteilhaft wesentlich vereinfacht. Um geeignete Toleranzen t für eine solche Bauform zu erhalten, können bevorzugt Toleranzen gemäß DIN 7157 vorgesehen werden, die einen Gleitsitz oder einen engen Laufsitz hervorrufen. According to a particular embodiment of the invention it is provided that the tolerances t of the clearance fit are so small that the via cores are held at room temperature in the via holes. This means that the Via core is not so loose at room temperature due to the tolerances that its own weight is sufficient for it to slip out of the via hole. It should be noted that even with the provision of a clearance due to tolerances due to a contact of the via core with the walls of the via hole, which may also be caused by the fact that the via core is slightly tilted in the via hole. By blocking the via core in the via hole, the handling of the carrier component prior to the production of the via contacts is advantageously considerably simplified. In order to obtain suitable tolerances t for such a design, tolerances can preferably according to DIN 7157 be provided, which cause a sliding fit or a tight running seat.

Um eine einfache Kontaktierung zu ermöglichen, ist es außerdem vorteilhaft, wenn auf der Ausgleichsschicht eine Kontaktschicht aus einem elektrisch leitfähigen Material aufgebracht wird, die im Bereich der Vias mit den Via-Kernen in Kontakt steht. Diese Kontaktschicht kann in geeigneter Weise prozessiert werden, so dass Kontaktpads und Leiterbahnen auf der Ausgleichsschicht entstehen. Selbstverständlich kann eine solche Kontaktschicht auch auf derjenigen Seite, auf der auf dem Halbleiter-Substrat keine Ausgleichsschicht vorhanden ist, direkt auf dem Halbleiter-Substrat aufgebracht werden. Sollte das Halbleiter-Substrat sowohl auf der ersten als auch auf der zweiten Seite mit einer Ausgleichsschicht versehen sein, so kann besonders vorteilhaft auch auf beiden Ausgleichsschichten eine Kontaktschicht vorgesehen werden. In order to allow a simple contacting, it is also advantageous if a contact layer of an electrically conductive material is applied to the compensation layer, which is in contact with the via cores in the region of the vias. This contact layer can be processed in a suitable manner, so that contact pads and printed conductors are formed on the compensating layer. Of course, such a contact layer can also be applied directly to the semiconductor substrate on the side on which no compensation layer is present on the semiconductor substrate. If the semiconductor substrate is provided with a compensation layer both on the first and on the second side, a contact layer can be provided particularly advantageously on both compensation layers.

Weiterhin bezieht sich die Erfindung auf ein Verfahren zum Erzeugen eines Trägerbauteils aus einem Halbleiter-Substrat mit einer ersten Seite und einer zweiten Seite für die SMD-Montage. Bei diesem Verfahren wird das Hableiter-Substrat mit Via-Löchern versehen, welche jeweils die erste Seite mit der zweiten Seite verbinden. In den Via-Löchern werden elektrisch leitfähige Via-Kerne hergestellt. Das Halbleiter-Substrat weist einen geringeren Wärmeausdehnungskoeffizienten auf, als die Via-Kerne (αsub < αvia). Ein solches Verfahren, welches ebenfalls im eingangs angegebenen Stand der Technik beschrieben ist, ist zur Herstellung des eingangs erwähnten Trägerbauteils bekannt. Die Herstellung von Via-Kernen in Via-Löchern kann beispielsweise gemäß der DE 10 2009 043 414 A1 erfolgen. Hierbei handelt es sich um ein Verfahren, mit dem die Löcher in einem Substrat mit einem flüssigen Metall ausgefüllt werden können, welches in den Löcher anschließend erstarrt, auch wenn dieses Verfahren gemäß dem Stand der Technik nicht zum Ausfüllen von Via-Löchern Verwendung findet. Furthermore, the invention relates to a method for producing a carrier component from a semiconductor substrate having a first side and a second side for SMD mounting. In this method, the semiconductor substrate is provided with via holes, which respectively connect the first side to the second side. In the via holes electrically conductive via cores are produced. The semiconductor substrate has a lower coefficient of thermal expansion than the Via cores (α sub <α via). Such a method, which is also described in the initially cited prior art, is known for the production of the carrier component mentioned in the introduction. The production of via cores in via holes can be performed, for example, according to the DE 10 2009 043 414 A1 respectively. This is a method by which the holes in a substrate can be filled with a liquid metal which subsequently solidifies in the holes, even though this prior art method is not used to fill via holes.

Eine weitere Aufgabe der Erfindung liegt damit darin, das angegebene Verfahren dahingehend zu verbessern, dass sich mit diesem eine gegenüber thermischen Beanspruchungen unempfindliche Struktur des Trägerbauteils erzeugen lässt. Another object of the invention is thus to improve the specified method in that with this one can produce insensitive to thermal stresses structure of the carrier component.

Diese Aufgabe wird mit dem genannten Verfahren erfindungsgemäß dadurch gelöst, dass auf dem Halbleiter-Substrat zumindest auf einer der besagten Seiten eine Ausgleichsschicht hergestellt wird, die einen Wärmeausdehnungskoeffizienten αcoat aufweist, der größer ist, als derjenige der Via-Kerne αvia. Die Funktion dieser Ausgleichsschicht, die das thermische Ausdehnungsverhalten des Trägerbauteils in Richtung seiner Dickenausdehnung an die Längenausdehnung des zugehörigen Via-Kerns anpasst, ist bereits erläutert worden. Außerdem ist erfindungsgemäß vorgesehen, dass der Verbund aus Halbleiter-Substrat und Ausgleichs-Substrat erwärmt wird, bevor die Via-Kerne hergestellt werden. Unter einer Erwärmung im Sinne der Erfindung ist gemeint, dass der Verbund aus Halbleiter-Substrat und Ausgleichsschicht eine Temperatur aufweisen soll, die höher als die Raumtemperatur ist. Bevorzugt soll der Verbund aus Halbleiter-Substrat und Ausgleichsschicht sogar auf eine Temperatur gebracht werden, die gleich oder höher als die vorgesehene Betriebstemperatur des Trägerbauteils ist. Hierdurch wird vorteilhaft sichergestellt, dass der Via-Kern bei der Herstellung das Via-Loch vollständig ausfüllen kann, ohne dass die erfindungsgemäß geforderte Spielpassung direkt hergestellt werden muss. Wird anschließend der Verbund aus Trägerbauteil und Via-Kern abgekühlt, so schrumpft der Via-Kern in radialer Richtung stärker als das Via-Loch, so dass sich bei der Abkühlung auf Raumtemperatur ein Spalt zwischen den Wänden des Via-Lochs und dem Via-Kern einstellt. Hierdurch entsteht automatisch eine Spielpassung, wobei beim Betrieb des Trägerbauteils nach SMD-Montage und Erreichen der Betriebstemperatur dieses Spiel wegen der stärkeren Radialdehnung des Via-Kerns wieder aufgebraucht wird. In Axialrichtung des Via-Kerns ist die Schrumpfung aufgrund der Abkühlung ähnlich oder gleich derjenigen des umgebenden Trägerbauteils (d. h. dem Halbleiter-Substrat inklusive der Ausgleichsschicht), da dieses erfindungsgemäß mit einem „Ausdehnungsausgleich“ über die Ausgleichsschicht erreicht. This object is achieved with the mentioned method according to the invention in that on the semiconductor substrate at least on one of the said sides a compensation layer is produced, which has a thermal expansion coefficient α coat , which is greater than that of the via cores α via . The function of this compensation layer, which adapts the thermal expansion behavior of the carrier component in the direction of its thickness expansion to the longitudinal extent of the associated via core, has already been explained. In addition, it is provided according to the invention that the composite of semiconductor substrate and compensation substrate is heated before the via cores are produced. Under a heating in the context of the invention is meant that the composite of semiconductor substrate and leveling layer should have a temperature that is higher than the room temperature. Preferably, the composite of semiconductor substrate and leveling layer should even be brought to a temperature which is equal to or higher than the intended operating temperature of the carrier component. In this way, it is advantageously ensured that the via core can completely fill the via hole during production without the clearance required by the invention having to be produced directly. If the composite of carrier component and via core is then cooled, the via core shrinks more strongly in the radial direction than the via hole, so that when cooled to room temperature, a gap exists between the walls of the via hole and the via core established. This automatically creates a clearance fit, wherein the operation of the carrier component after SMD assembly and reaching the operating temperature of this game is used up because of the stronger radial expansion of the via core. In the axial direction of the via core, the shrinkage due to the cooling is similar or equal to that of the surrounding carrier component (ie, the semiconductor substrate including the leveling layer), as this achieves the invention with an "expansion compensation" on the compensation layer.

Vorteilhaft können die Via-Kerne galvanisch hergestellt werden. Das Metall wird dann auf den Wänden der Via-Löcher abgeschieden. Dies wird auch als galvanische Füllung bezeichnet, die stromgebunden oder stromlos erfolgen kann. Hierbei ist eine Abscheidung bei Temperaturen von 80°C bis 150°C möglich. Mit Hilfe dieser Elektrolyttemperaturen kann ein lateraler Stress bei höheren Betriebstemperaturen zwar nicht vollständig verhindert, jedoch immer noch in genügender Weise reduziert werden. Dabei muss die Haftung des elektrisch abgeschiedenen Via-Kerns an der Wandung gering sein. Hierbei kann eine Startschicht für die Galvanik zur Anwendung kommen, die gleichzeitig die Aufgaben einer elektrischen Isolierung und einer Haftungsverminderung erfüllen kann (zum Beispiel eine Kunststoffschicht mit eingelagerten Metallpartikeln zur Initiierung der elektrochemischen Abscheidung). Advantageously, the via cores can be produced galvanically. The metal is then deposited on the walls of the via holes. This is also referred to as galvanic filling, which can be current-bound or de-energized. Here, a deposition at temperatures of 80 ° C to 150 ° C is possible. Although these electrolyte temperatures do not completely prevent lateral stress at higher operating temperatures, they still reduce it sufficiently. The adhesion of the electrically deposited via core to the wall must be low. In this case, a starting layer for electroplating can be used, which can simultaneously fulfill the tasks of electrical insulation and a reduction in adhesion (for example a plastic layer with embedded metal particles for initiating the electrochemical deposition).

Gemäß einer anderen Ausgestaltung des erfindungsgemäßen Verfahrens kann auch vorgesehen werden, dass die Via-Kerne durch Auffüllen der Via-Löcher mit verflüssigtem, metallischem Material hergestellt werden. Diese Methode ist in der oben genannten DE 10 2009 043 414 A1 beschrieben und kann daher als dem Stand der Technik zugehörig bezeichnet werden. Hierbei wird bei hoher Temperatur eine geschmolzene leitfähige Flüssigkeit in die Vias eingefüllt, wobei diese nicht benetzende Wände hat. Dort ist also eine Adhäsion nach dem Erstarren und Erkalten der Via-Kerne nicht gegeben, so dass diese sich von den Wänden der Via-Löcher lösen. Da das Metall der Vias schmelzflüssig in die Via-Löcher eingebracht wird, sind überdies hohe Temperaturen von 500 bis 800°C beispielsweise bei Kupfer- oder Aluminiumlegierungen möglich. Hierdurch lässt sich vorteilhaft im Vergleich zur Raumtemperatur eine starke Ausdehnung/Schrumpfung bei der Fertigung der Via-Kerne erreichen, so dass vorteilhaft Spielpassungen mit ausreichend großen Abweichungen von dem Maß hergestellt werden können. Die Wände der Via-Löcher können beispielsweise aus Siliziumoxid, Siliziumnitrid, aus Polymeren oder Keramiken hergestellt werden. Die Metalllegierungen, aus denen die Via-Kerne hergestellt werden sollen, sind im Vergleich hierzu schwer benetzend. According to another embodiment of the method according to the invention can also be provided that the via cores are made by filling the via holes with liquefied, metallic material. This method is in the above DE 10 2009 043 414 A1 described and therefore can be referred to as belonging to the prior art. Here, at high temperature, a molten conductive liquid is filled in the vias, which has non-wetting walls. So there is no adhesion after the solidification and cooling of the via cores, so that they dissolve from the walls of the via holes. Since the metal of the vias is introduced molten into the via holes, high temperatures of 500 to 800 ° C, for example, in copper or aluminum alloys are also possible. As a result, it is advantageously possible to achieve a high expansion / shrinkage in the production of the via cores compared with the room temperature, so that clearance fits with sufficiently large deviations from the dimension can advantageously be produced. The walls of the via holes may be made of silicon oxide, silicon nitride, polymers or ceramics, for example. The metal alloys from which the via cores are to be made are, in comparison, difficult to wetting.

Weitere Einzelheiten der Erfindung werden nachfolgend anhand der Zeichnung beschrieben. Gleiche oder sich entsprechende Zeichnungselemente sind jeweils mit den gleichen Bezugszeichen versehen und werden nur insoweit mehrfach erläutert, wie sich Unterschiede zwischen den einzelnen Figuren ergeben. Es zeigen: Further details of the invention are described below with reference to the drawing. Identical or corresponding drawing elements are each provided with the same reference numerals and will only be explained several times as far as there are differences between the individual figures. Show it:

1 bis 3 ausgewählte Stadien eines Ausführungsbeispiels des erfindungsgemäßen Trägerbauteils bei der Anwendung eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens jeweils im Schnitt, 1 to 3 Selected stages of an embodiment of the carrier component according to the invention in the application of an embodiment of the method according to the invention in each case in section,

4 ein fertiggestelltes weiteres Ausführungsbeispiel des erfindungsgemäßen Trägerbauteils ähnlich der 1 bis 3 bei unterschiedlichen Temperaturen (TR = Raumtemperatur, TW = Arbeitstemperatur) im Schnitt und 4 a finished further embodiment of the support member according to the invention similar to 1 to 3 at different temperatures (T R = room temperature, T W = working temperature) in section and

5 die Seitenansicht eines Trägerbauteils, montiert auf einem Substrat und zwei Chipbauteile tragend. 5 the side view of a support member mounted on a substrate and two chip components supporting.

Ein Halbleiter-Substrat 11 wird unter Ausbildung einer ersten Seite 12 mit einer Ausgleichsschicht 13 beschichtet. Bei dem Schichtmaterial kann es sich beispielsweise um eine Polymerfolie handeln, die auf das Halbleitersubstrat 11 auflaminiert wird. Alternativ kann auch eine Lackierung mit einem Fotolack (beispielsweise SU-8) erfolgen. Anschließend wird in das aus dem Halbleiter-Substrat 11 und der Ausgleichsschicht 13 gebildete Trägerbauteil 14 ein Via-Loch 15 (und weitere nicht dargestellte) eingebracht, welches die erste Seite 12 des Trägerbauteils mit der zweiten Seite 16 verbindet. Das Via-Loch 15 kann beispielsweise mittels Ätzen in an sich bekannter Weise in dem Halbleiter-Substrat hergestellt werden. Hierzu wird in nicht näher dargestellter Weise eine Maskierung der bei der Ätzbehandlung oben liegenden Seite 16 des Halbleiter-Substrats 11 vorgenommen, wobei die Ätzbehandlung durch geeignete Maskenöffnungen hindurch geführt wird. Dieser Prozess an sich ist allgemein bekannt. A semiconductor substrate 11 is under training a first page 12 with a leveling layer 13 coated. In the layer material can it may be, for example, a polymer film which is applied to the semiconductor substrate 11 is laminated. Alternatively, a coating with a photoresist (for example, SU-8) take place. Subsequently, in the from the semiconductor substrate 11 and the leveling layer 13 formed carrier component 14 a via-hole 15 (and other not shown) introduced, which is the first page 12 the carrier component with the second side 16 combines. The via hole 15 For example, it can be produced in the semiconductor substrate by means of etching in a manner known per se. For this purpose, in a manner not shown a masking of the top in the etching treatment 16 of the semiconductor substrate 11 made, wherein the etching treatment is passed through suitable mask openings. This process itself is well known.

In 2 ist zu erkennen, wie das Via-Loch bei einer Produktionstemperatur TP größer als der Arbeitstemperatur des montierten Trägerbauteils TW hergestellt wird. Hierbei wird das bereits angesprochene Verfahren eines Ausfüllens der Via-Löcher 15 (vgl. 1) mit einem flüssigen Metall verwendet. Hierbei entsteht je ein Via-Kern 17 aus Kupfer oder Aluminium, der sich an Wänden 18 der Via-Löcher 15 anschmiegt. In 2 It can be seen how the via hole is produced at a production temperature T P greater than the operating temperature of the mounted carrier component T W. This is the already mentioned method of filling the via holes 15 (see. 1 ) with a liquid metal. This creates a via core each 17 made of copper or aluminum, which adhere to walls 18 the via holes 15 snugly.

Wie 3 zu entnehmen ist, wird sich der Via-Kern 17 bei der Abkühlung des Trägerbauteils 14 auf Raumtemperatur TR radial (d. h. in lateraler Richtung) zusammenziehen, so dass zwischen dem Trägerbauteil 14 und dem Via-Kern 17 ein ringförmiger Spalt 19 entsteht, der ein Toleranzmaß t einer Spielpassung definiert. Dieser ermöglicht dem Via-Kern 17, in dem Via-Loch 15 zu gleiten. Die Stirnseiten 20 der Via-Kerne 17 sind auf der ersten Seite 12 und auf der zweiten Seite 16 mit elektrisch leitfähigen Kontaktschichten verbunden, aus denen im weiteren Herstellungsverlauf nicht näher dargestellte Kontaktpads oder Leiterbahnen hergestellt werden können. Diese ermöglichen dann die intendierte SMD-Montage. Somit kann ein elektrischer Strom von der einen Kontaktschicht 21 über den Via-Kern 17 in die andere Kontaktschicht 21 geleitet werden. As 3 it can be seen, the via core becomes 17 during cooling of the carrier component 14 contract to room temperature T R radially (ie in the lateral direction), so that between the support member 14 and the Via core 17 an annular gap 19 arises, which defines a tolerance measure t of a clearance. This allows the via core 17 in the via-hole 15 to glide. The front ends 20 the via-cores 17 are on the first page 12 and on the second page 16 connected to electrically conductive contact layers, from which in the further course of manufacture not shown contact pads or printed conductors can be produced. These then enable the intended SMD assembly. Thus, an electric current from the one contact layer 21 over the via core 17 in the other contact layer 21 be directed.

In 4 ist das fertiggestellte Trägerbauteil 14 zu erkennen. Dieses ist in verschiedenen Zuständen, nämlich bei Raumtemperatur TR und bei Betriebstemperatur TW dargestellt. Die beiden Zustände sind über eine Bruchlinie 22 voneinander getrennt, wobei somit ein und dasselbe Via in unterschiedlichen Zuständen dargestellt wird. Außerdem ist zu erkennen, dass die Wand diesseits und jenseits der Buchlinie durch eine Schicht 23 gebildet wird. Diese Schicht stellt zunächst eine elektrische Isolation zum Siliziummaterial des Halbleiter-Substrats 11 her. Außerdem erleichtert diese Schicht das Gleiten des Via-Kerns 17 im Via-Loch 15. In 4 is the finished carrier component 14 to recognize. This is shown in various states, namely at room temperature T R and at operating temperature T W. The two states are over a break line 22 separated, thus one and the same via is shown in different states. In addition, it can be seen that the wall on both sides of the book line through a layer 23 is formed. This layer initially provides electrical isolation to the silicon material of the semiconductor substrate 11 ago. In addition, this layer facilitates the sliding of the via core 17 in the via hole 15 ,

Links der Bruchlinie weist das Trägerbauteil 14 Raumtemperatur TR auf. Es ist zu erkennen, dass der Via-Kern 17 unter Ausbildung eines Spalts 19 von der Wand 18 des Via-Lochs beabstandet ist. Der Via-Kern weist weiterhin eine Längsausdehnung auf, welche der Dicke des Trägerbauteils 14 genau entspricht. Die Dicke d des Trägerbauteils entspricht dabei der Dicke dsub des Halbleiter-Substrats 11 zuzüglich der Dicke der beiden Ausgleichsschichten dcoat gemäß 4. Gemäß 4 ist im Unterschied zu 3 die Ausgleichsschicht in zwei Teilausgleichsschichten 13a, 13b unterteilt, wobei sich jeweils auf der ersten Seite 12 und der zweiten Seite 16 eine solche Teilausgleichsschicht befindet. On the left of the fault line has the carrier component 14 Room temperature T R on. It can be seen that the via core 17 under formation of a gap 19 from the wall 18 the via hole is spaced. The via core also has a longitudinal extent, which corresponds to the thickness of the carrier component 14 exactly corresponds. The thickness d of the carrier component corresponds to the thickness d sub of the semiconductor substrate 11 plus the thickness of the two compensating layers d coat according to 4 , According to 4 is different from 3 the compensation layer in two partial compensation layers 13a . 13b divided, each on the first page 12 and the second page 16 such a partial compensation layer is located.

Rechts der Bruchlinie ist das Trägerbauteil bei Betriebstemperatur TW dargestellt. Es wird deutlich, dass sich das Trägerbauteil ausgedehnt hat, so dass es nun eine größere Dicke d aufweist. Die Länge des Via-Kerns hat sich um denselben Betrag wie das Trägerbauteil ausgedehnt (vgl. 4: um den Betrag von jeweils Δl), so dass die Verbindung zwischen dem Via-Kern 17 und der Kontaktschicht 21 weitgehend verspannungsfrei vorliegt. Außerdem hat sich der Via-Kern 17 auch in lateraler Richtung ausgedehnt, wobei sich der Spalt t zurückgebildet hat. Der Via-Kern liegt nun auf der Schicht 19 auf. Betrachtet man den Via-Kern 17 an seinen Kanten k, die die Mantelfläche begrenzen, so kann man hier eindeutig die Verschiebung Δl durch einen Vergleich der rechten und linken Teilfigur erkennen. Dabei wird auch deutlich, dass sich die Kanten k um diesen Betrag bewegen, wobei der Via-Kern 17 im Via-Loch kräftefrei gleitet, während sich der Via-Kern 17 ausdehnt. To the right of the fracture line, the carrier component is shown at operating temperature T W. It will be appreciated that the support member has expanded so that it now has a greater thickness d. The length of the via core has expanded by the same amount as the carrier component (cf. 4 : by the amount of each Δl), leaving the connection between the via core 17 and the contact layer 21 largely free of tension exists. Also, the via core has 17 also extended in the lateral direction, wherein the gap t has receded. The via core is now on the layer 19 on. Looking at the via core 17 At its edges k, which limit the lateral surface, it is possible to clearly recognize the displacement Δl by comparing the right and left partial figures. It also becomes clear that the edges k move by this amount, the via core 17 slips in the via hole without force, while the via core 17 expands.

Der 5 ist ein Montagebeispiel für das Trägerbauteil 14 zu entnehmen. Das Halbleiter-Substrat 11 und die Ausgleichsschicht 13 sind in der Seitenansicht zu erkennen. Außerdem sind die Kontaktpads 24 dargestellt, welche aus den jeweiligen Kontaktschichten 21 (vgl. 3) prozessiert werden. Diese Kontaktpads bilden mit den korrespondierenden Kontaktpads 25 des Substrats Lötverbindungen 26. Über diese ist das Trägerbauteil 14 auf einen Substrat 28 (beispielsweise einer Leiterplatte) befestigt. Außerdem sind auf den Kontaktpads 24 auf der ersten Seite 12 des Trägerbauteils zwei Chipbauteile 29 befestigt. Die elektrische Kontaktierung der Chipbauteile 29 zum Substrat 28 erfolgt durch die in 5 nicht dargestellten Vias im Inneren des Trägerbauteils 11. Of the 5 is an example of mounting the carrier component 14 refer to. The semiconductor substrate 11 and the leveling layer 13 can be seen in the side view. In addition, the contact pads 24 represented, which from the respective contact layers 21 (see. 3 ) are processed. These contact pads form with the corresponding contact pads 25 of the substrate solder joints 26 , About this is the carrier component 14 on a substrate 28 (For example, a circuit board) attached. Besides, on the contact pads 24 on the first page 12 the carrier component has two chip components 29 attached. The electrical contacting of the chip components 29 to the substrate 28 done by the in 5 Vias not shown in the interior of the carrier component 11 ,

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • US 2002/0088116 A1 [0002] US 2002/0088116 A1 [0002]
  • DE 102009043414 A1 [0013, 0017] DE 102009043414 A1 [0013, 0017]

Zitierte Nicht-PatentliteraturCited non-patent literature

  • Norm DIN 7157 [0006] Standard DIN 7157 [0006]
  • DIN 7157 [0011] DIN 7157 [0011]

Claims (10)

Trägerbauteil mit einem Halbleiter-Substrat (11), welches – eine erste Seite (12) und eine zweite Seite (16) für eine SMD-Montage aufweist, – mit Vias, bestehend jeweils aus einem die erste Seite mit der zweiten Seite verbindenden Via-Loch (15) und einem elektrisch leitfähigen Via-Kern (17) im Via-Loch, ausgestattet ist und – einen geringeren Wärmeausdehnungskoeffizienten αsub aufweist als die Via-Kerne (17) mit αvia dadurch gekennzeichnet, dass – sich auf dem Halbleiter-Substrat (11) zumindest auf einer der besagten Seiten (12, 16) eine Ausgleichsschicht (13) befindet die einen Wärmeausdehnungskoeffizienten αcoat aufweist, der größer ist, als der der Via-Kerne (17) αvia und – dass die Via-Kerne (17) in die Via-Löcher (15) mit einer Spielpassung eingepasst sind. Carrier component with a semiconductor substrate ( 11 ), which - a first page ( 12 ) and a second page ( 16 ) for an SMD mounting, with vias each consisting of a via hole connecting the first side to the second side ( 15 ) and an electrically conductive via core ( 17 ) in the via hole, and - has a lower thermal expansion coefficient α sub than the via cores ( 17 ) with α via characterized in that - on the semiconductor substrate ( 11 ) at least on one of the said pages ( 12 . 16 ) a leveling layer ( 13 ) which has a thermal expansion coefficient α coat which is greater than that of the via cores ( 17 ) α via and - that the via cores ( 17 ) into the via holes ( 15 ) are fitted with a clearance fit. Trägerbauteil nach Anspruch 1, dadurch gekennzeichnet, dass für die Dicke dcoat der Ausgleichsschicht (13) im Verhältnis zur Dicke des Halbleiter-Substrates (11) dsub dcoat = dsub(αvia – αsub)/(αcoat – αvia) gilt, wobei für dcoat eine Abweichung von +10 % bis –10 % zulässig ist. Carrier component according to claim 1, characterized in that for the thickness d coat of the compensating layer ( 13 ) in relation to the thickness of the semiconductor substrate ( 11 ) d sub d coat = d sub (α via -αsub ) / (α coat -α via ) applies, whereby for d coat a deviation of +10% to -10% is permissible. Trägerbauteil nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Ausgleichsschicht (13) aus einem Fotolack wie SU-8 oder aus einem Silikon besteht. Carrier component according to one of the preceding claims, characterized in that the compensating layer ( 13 ) consists of a photoresist like SU-8 or a silicone. Trägerbauteil einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Toleranzen t der Spielpassung derart gering sind, dass die Via-Kerne (17) bei Raumtemperatur in den Via-Löchern (15) gehalten werden. Carrier component according to one of claims 1 to 3, characterized in that the tolerances t of the clearance fit are so small that the via cores ( 17 ) at room temperature in the via holes ( 15 ) being held. Trägerbauteil nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass sich auf der Ausgleichsschicht (13) und/oder auf dem Halbleiter-Substrat (11) eine Kontaktschicht (23) aus einem elektrisch leitfähigen Material befindet, die im Bereich der Vias mit den Via-Kernen (17) in Kontakt steht. Carrier component according to one of the preceding claims, characterized in that on the compensation layer ( 13 ) and / or on the semiconductor substrate ( 11 ) a contact layer ( 23 ) is made of an electrically conductive material, which in the region of the vias with the via cores ( 17 ) is in contact. Trägerbauteil nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass auf den Wänden der Via-Löcher (15) eine Schicht (23) aufgebracht ist. Carrier component according to one of the preceding claims, characterized in that on the walls of the via holes ( 15 ) a layer ( 23 ) is applied. Verfahren zum Erzeugen eines Trägerbauteils aus einem Halbleiter-Substrat (11) mit einer ersten Seite (12) und einer zweiten Seite (16) für eine SMD-Montage, bei dem – das Halbleiter-Substrat (11) mit Via-Löchern (15) versehen wird, welche jeweils die erste Seite mit der zweiten Seite verbinden und – in den Via-Löchern (15) elektrisch leitfähige Via-Kerne (17) hergestellt werden, wobei das Halbleiter-Substrat (11) einen geringeren Wärmeausdehnungskoeffizienten αsub aufweist als die Via-Kerne (17) mit αvia dadurch gekennzeichnet, dass – auf dem Halbleiter-Substrat (11) zumindest auf einer der besagten Seiten (12, 16) eine Ausgleichsschicht (13) hergestellt wird, die einen Wärmeausdehnungskoeffizienten αcoat aufweist, der größer ist, als der der Via-Kerne (17) αvia und – der Verbund aus Halbleiter-Substrat (11) und Ausgleichsschicht (13) erwärmt wird, bevor die Via-Kerne (17) hergestellt werden. Method for producing a carrier component from a semiconductor substrate ( 11 ) with a first page ( 12 ) and a second page ( 16 ) for an SMD mounting, in which - the semiconductor substrate ( 11 ) with via holes ( 15 ), each connecting the first side to the second side and - in the via holes ( 15 ) electrically conductive via cores ( 17 ), wherein the semiconductor substrate ( 11 ) has a lower thermal expansion coefficient α sub than the via cores ( 17 ) with α via characterized in that - on the semiconductor substrate ( 11 ) at least on one of the said pages ( 12 . 16 ) a leveling layer ( 13 ), which has a thermal expansion coefficient α coat which is greater than that of the via cores ( 17 ) α via and - the composite of semiconductor substrate ( 11 ) and leveling layer ( 13 ) is heated before the via cores ( 17 ) getting produced. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der Verbund aus Halbleiter-Substrat (11) und Ausgleichsschicht (13) auf eine Temperatur gebracht wird, die gleich oder höher als die vorgesehene Betriebstemperatur des Trägerbauteils ist. Method according to claim 7, characterized in that the composite of semiconductor substrate ( 11 ) and leveling layer ( 13 ) is brought to a temperature which is equal to or higher than the intended operating temperature of the carrier component. Verfahren nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, dass die Via-Kerne (17) galvanisch hergestellt werden. Method according to one of claims 7 or 8, characterized in that the via cores ( 17 ) are galvanically produced. Verfahren nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, dass die Via-Kerne (17) durch Auffüllen der Via-Löcher (15) mit verflüssigtem metallischen Material hergestellt werden. Method according to one of claims 7 or 8, characterized in that the via cores ( 17 ) by filling in the via holes ( 15 ) are made with liquefied metallic material.
DE201310204337 2013-03-13 2013-03-13 Carrier component with a semiconductor substrate for electronic components and method for its production Withdrawn DE102013204337A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE201310204337 DE102013204337A1 (en) 2013-03-13 2013-03-13 Carrier component with a semiconductor substrate for electronic components and method for its production
PCT/EP2014/054303 WO2014139851A1 (en) 2013-03-13 2014-03-06 Carrier component having a semiconductor substrate for electronic components and method for producing said carrier component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201310204337 DE102013204337A1 (en) 2013-03-13 2013-03-13 Carrier component with a semiconductor substrate for electronic components and method for its production

Publications (1)

Publication Number Publication Date
DE102013204337A1 true DE102013204337A1 (en) 2014-09-18

Family

ID=50343748

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310204337 Withdrawn DE102013204337A1 (en) 2013-03-13 2013-03-13 Carrier component with a semiconductor substrate for electronic components and method for its production

Country Status (2)

Country Link
DE (1) DE102013204337A1 (en)
WO (1) WO2014139851A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109389903B (en) 2017-08-04 2021-01-29 京东方科技集团股份有限公司 Flexible substrate, processing method thereof and processing system thereof

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135595A (en) * 1988-03-11 1992-08-04 International Business Machines Corporation Process for fabricating a low dielectric composite substrate
US5454928A (en) * 1994-01-14 1995-10-03 Watkins Johnson Company Process for forming solid conductive vias in substrates
US20020088116A1 (en) 2000-09-19 2002-07-11 International Business Machines Corporation Method of making a CTE compensated chip interposer
DE10243961A1 (en) * 2001-09-20 2004-01-08 Fujikura Ltd. Metal filling method and object comprising metal filled holes
DE10308855A1 (en) * 2003-02-27 2004-09-16 Infineon Technologies Ag Semiconductor wafer for electronic components, with integrated circuits in lines and columns for semiconductor chips on wafer top surface with strip-shaped dividing regions between chip integrated circuits
US20110108988A1 (en) * 2009-11-09 2011-05-12 Dong-Chan Lim Via structures and semiconductor devices having the via structures
DE102009043414A1 (en) 2009-09-29 2011-06-09 Siemens Aktiengesellschaft Three-dimensional microstructure, arrangement with at least two three-dimensional micro-structures, method for producing the micro-structure and use of the micro-structure
US20110204517A1 (en) * 2010-02-23 2011-08-25 Qualcomm Incorporated Semiconductor Device with Vias Having More Than One Material
US20120001330A1 (en) * 2010-06-30 2012-01-05 Globalfoundries Inc. Semiconductor Device Comprising Through Hole Vias Having a Stress Relaxation Mechanism
US20130026645A1 (en) * 2011-07-29 2013-01-31 Tessera, Inc. Low stress vias

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0805614B1 (en) * 1995-11-17 2005-04-13 Kabushiki Kaisha Toshiba Multilayered wiring board, prefabricated material for multilayered wiring board, process of manufacturing multilayered wiring board, electronic parts package, and method for forming conductive pillar
JP5578808B2 (en) * 2009-05-15 2014-08-27 新光電気工業株式会社 Semiconductor package

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135595A (en) * 1988-03-11 1992-08-04 International Business Machines Corporation Process for fabricating a low dielectric composite substrate
US5454928A (en) * 1994-01-14 1995-10-03 Watkins Johnson Company Process for forming solid conductive vias in substrates
US20020088116A1 (en) 2000-09-19 2002-07-11 International Business Machines Corporation Method of making a CTE compensated chip interposer
DE10243961A1 (en) * 2001-09-20 2004-01-08 Fujikura Ltd. Metal filling method and object comprising metal filled holes
DE10308855A1 (en) * 2003-02-27 2004-09-16 Infineon Technologies Ag Semiconductor wafer for electronic components, with integrated circuits in lines and columns for semiconductor chips on wafer top surface with strip-shaped dividing regions between chip integrated circuits
DE102009043414A1 (en) 2009-09-29 2011-06-09 Siemens Aktiengesellschaft Three-dimensional microstructure, arrangement with at least two three-dimensional micro-structures, method for producing the micro-structure and use of the micro-structure
US20110108988A1 (en) * 2009-11-09 2011-05-12 Dong-Chan Lim Via structures and semiconductor devices having the via structures
US20110204517A1 (en) * 2010-02-23 2011-08-25 Qualcomm Incorporated Semiconductor Device with Vias Having More Than One Material
US20120001330A1 (en) * 2010-06-30 2012-01-05 Globalfoundries Inc. Semiconductor Device Comprising Through Hole Vias Having a Stress Relaxation Mechanism
US20130026645A1 (en) * 2011-07-29 2013-01-31 Tessera, Inc. Low stress vias

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DIN 7157
Norm DIN 7157

Also Published As

Publication number Publication date
WO2014139851A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
AT515101B1 (en) Method for embedding a component in a printed circuit board
DE102009042600B4 (en) Manufacturing method for a power semiconductor module
EP2973671B1 (en) Method for the production of an electronic sub-assembly
DE19615395A1 (en) Electrostatic protection device and process for its manufacture
DE112015005836T5 (en) POWER MODULE
DE102006003137A1 (en) Electronic package for mobile telephone, has encapsulating medium e.g. epoxy resin, to connect upper and lower substrates such that substrates engage with one another and encapsulate electronic components
DE102011105346A1 (en) Electronic assembly and method of making the same
EP3026703B1 (en) Method for producing a substrate adapter, substrate adapter and method for contacting a semiconductor element
EP3167480B1 (en) Cooling device, method for producing a cooling device and power circuit
DE112016003985T5 (en) Multi-layer substrate and method of making the same
DE102014117410A1 (en) Electrical contact element, press-fit pin, socket and leadframe
DE102015110013A1 (en) Printed circuit board and manufacturing method thereof
DE102014008853A1 (en) Plastic-coated conductor track structure and method for producing the plastic-coated conductor track structure
EP3599636A1 (en) Ceramic circuit carrier and electronic unit
DE102014220138A1 (en) Semiconductor device and method of manufacturing the semiconductor device
DE102018215689A1 (en) Printed Circuit Board and Planner Transformer Area of the Invention
DE102013204337A1 (en) Carrier component with a semiconductor substrate for electronic components and method for its production
DE102014112678A1 (en) Electrical component, component arrangement and method for producing an electrical component and a component arrangement
DE102014005941A1 (en) Method for producing an electrical contact element for avoiding tin whisker formation, and contact element
DE102011005978A1 (en) Integrated circuit with an electrical feedthrough and method for producing an electrical feedthrough
DE102018215686A1 (en) Printed Circuit Board and Planner Transformer Area of the Invention
DE102016102890A1 (en) Oil-water heat exchanger, in particular for the internal combustion engine of a motor vehicle
EP3345217B1 (en) Cooling device, method for producing a cooling device and power circuit
DE102015204905A1 (en) Electronic control device
DE102017207329A1 (en) Electronic assembly with a built between two substrates component and method for its preparation

Legal Events

Date Code Title Description
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023373000

Ipc: H01L0023500000

R163 Identified publications notified
R081 Change of applicant/patentee

Owner name: SIEMENS HEALTHCARE GMBH, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee