DE102013109163B4 - Process for the production of polycrystalline silicon layers with 3D structures of uniform thickness - Google Patents

Process for the production of polycrystalline silicon layers with 3D structures of uniform thickness Download PDF

Info

Publication number
DE102013109163B4
DE102013109163B4 DE102013109163.6A DE102013109163A DE102013109163B4 DE 102013109163 B4 DE102013109163 B4 DE 102013109163B4 DE 102013109163 A DE102013109163 A DE 102013109163A DE 102013109163 B4 DE102013109163 B4 DE 102013109163B4
Authority
DE
Germany
Prior art keywords
layer
silicon
silicon layer
substrate
procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102013109163.6A
Other languages
German (de)
Other versions
DE102013109163A1 (en
Inventor
Daniel Amkreutz
Veit Preidel
Tobias Sontheimer
Bernd Rech
Christiane Becker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Helmholtz Zentrum Berlin fuer Materialien und Energie GmbH
Original Assignee
Helmholtz Zentrum Berlin fuer Materialien und Energie GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Helmholtz Zentrum Berlin fuer Materialien und Energie GmbH filed Critical Helmholtz Zentrum Berlin fuer Materialien und Energie GmbH
Priority to DE102013109163.6A priority Critical patent/DE102013109163B4/en
Priority to EP14783764.5A priority patent/EP3036756A1/en
Priority to PCT/DE2014/100294 priority patent/WO2015024559A1/en
Publication of DE102013109163A1 publication Critical patent/DE102013109163A1/en
Application granted granted Critical
Publication of DE102013109163B4 publication Critical patent/DE102013109163B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Verfahren zur Herstellung polykristalliner, 3D-Strukturen aufweisender Siliziumschichten gleichmäßiger Dicke, wobei die 3D-Strukturen eine Höhe von bis zu 30 µm aufweisen, wobei zunächst eine Siliziumschicht auf ein Substrat aufgebracht, danach die Siliziumschicht aufgeschmolzen und beim Abkühlen kristallisiert und vor dem Aufschmelzen eine Deckschicht auf die Siliziumschicht aufgebracht wird,dadurch gekennzeichnet, dass- vor dem Aufbringen der Siliziumschicht auf ein Substrat in dieses Substrat oder in eine auf dem Substrat aufgebrachte Schicht eine Struktur mit einer Autokorrelationslänge zwischen 10 nm und 30 µm und einer Amplitude zwischen 100 nm und 30 µm eingebracht wird,- die Siliziumschicht mit einer gleichmäßigen Dicke von 10 nm bis 50 µm auf die strukturierte Oberfläche strukturkonform aufgebracht wird,- die Deckschicht in einer Dicke von 10 nm bis 50 µm aufgebracht wird, wobei die Deckschicht einen höheren Schmelzpunkt als die Siliziumschicht aufweist, und- abschließend die Siliziumschicht mittels Flüssigphasenkristallisation kristallisiert wird, wobei eine Leistungsdichte zwischen 20 W/cm und 200 W/cm aufweisende Elektronenstrahl-Linienquelle mit einer Ziehgeschwindigkeit von bis zu 50 mm/s oder ein Laserstrahl linienförmig über die Siliziumschicht geführt wird.Process for the production of polycrystalline, 3D structures having silicon layers of uniform thickness, the 3D structures having a height of up to 30 µm, with a silicon layer first being applied to a substrate, the silicon layer then being melted and crystallizing on cooling, and a cover layer being melted is applied to the silicon layer, characterized in that before the silicon layer is applied to a substrate, a structure with an autocorrelation length between 10 nm and 30 µm and an amplitude between 100 nm and 30 µm is embedded in this substrate or in a layer applied to the substrate is applied, - the silicon layer is applied to the structured surface with a uniform thickness of 10 nm to 50 µm in conformance with the structure, - the cover layer is applied in a thickness of 10 nm to 50 µm, with the cover layer having a higher melting point than the silicon layer, and- finally the Silicon layer is crystallized by means of liquid phase crystallization, with a power density between 20 W/cm and 200 W/cm having an electron beam line source with a drawing speed of up to 50 mm/s or a laser beam being linearly guided over the silicon layer.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung polykristalliner, 3D-Strukturen aufweisender Siliziumschichten gleichmäßiger Dicke, wobei die 3D-Strukturen eine Höhe von bis zu 30 µm aufweisen.The invention relates to a method for producing polycrystalline silicon layers having 3D structures of uniform thickness, the 3D structures having a height of up to 30 μm.

Dem Stand der Technik nach sind - hier nur beispielhaft genannt - zur Erzeugung von 3D-Strukturen in einer Siliziumschicht das nasschemische Ätzen oder Trockenätzen, das Sandstrahlen, das Schleifen, das Strukturieren mittels Laser oder die Erzeugung der Struktur auf einem lackbeschichteten Substrat mit anschließender Übertragung dieser Struktur in die Siliziumschicht mittels Elektronenstrahl bekannt.According to the state of the art - only mentioned here as an example - for the production of 3D structures in a silicon layer, wet-chemical etching or dry etching, sandblasting, grinding, structuring by means of laser or the production of the structure on a lacquer-coated substrate with subsequent transfer of this Structure in the silicon layer known by means of electron beam.

Die Firma SCHOTT stellt strukturierte Glassubstrate u.a. mittels NIL (Nanolmprint-Lithografie)-Technologie, einer mechanischen Nanoprägetechnik, her. Darauf können dann die weiteren Schichten aufgebracht werden.SCHOTT manufactures structured glass substrates using, among other things, NIL (Nanolmprint Lithography) technology, a mechanical nano-embossing technique. The further layers can then be applied on top of this.

In DE 10 2011 111 629 A1 ist ein Verfahren zur Herstellung periodischer kristalliner Silizium-Nanostrukturen, insbesondere photonischer Kristalle, beschrieben, bei dem zunächst eine periodische Struktur auf einem Substrat erzeugt und darauf Silizium mittels eines gerichteten Abscheideverfahrens aufgebracht wird. Anschließend wird die abgeschiedene Siliziumschicht zwecks Festphasenkristallisation thermisch bei Temperaturen zwischen 570 °C und 1.400 °C behandelt. Bei dem Verfahren entstandene poröse Gebiete werden in einem nasschemischen Ätzschritt entfernt, wodurch im Ergebnis aber keine gleichmäßige Bedeckung der Struktur mit der Siliziumschicht erreicht wird.In DE 10 2011 111 629 A1 describes a method for producing periodic crystalline silicon nanostructures, in particular photonic crystals, in which a periodic structure is first produced on a substrate and silicon is applied thereto by means of a directional deposition method. The deposited silicon layer is then thermally treated at temperatures between 570 °C and 1,400 °C for the purpose of solid-phase crystallization. Porous areas created during the process are removed in a wet-chemical etching step, but the result is that the structure is not evenly covered with the silicon layer.

Polykristalline Halbleiter-Bauelemente sollten für einen akzeptablen Wirkungsgrad große kristalline Bereiche oder polykristalline Schichten aufweisen, deren Korngröße größer als die Schichtdicke selbst ist. Um dies zu erreichen ist bekannt, zunächst eine amorphe oder kristalline Silizium-Schicht abzuscheiden, in einem zweiten Schritt aufzuschmelzen und zu (re)kristallisieren, damit sich große Körner in der Silizium-Schicht bilden. Nachteilig dabei ist, dass sich wegen der hohen Oberflächenspannung von Silizium die Schmelze auf dem Substrat zusammenzieht. Um dieses Zusammenziehen zu vermeiden, wird dem Stand der Technik nach die Silizium-Schicht mit einer dünnen Schicht aus einem anderen Material abgedeckt und anschließend in einem Zonenschmelz-Prozess aufgeschmolzen und kristallisiert. Die dünne Schicht kann beispielsweise aus Siliziumdioxid gebildet sein. Nach der Kristallisation weist die Silizium-Schicht große einkristalline Bereiche auf. Die Deckschicht wird danach entfernt, die freigelegte kristallisierte Siliziumschicht kann dann weiter epitaktisch verdickt werden. Zonenschmelzverfahren mittels Laser oder Elektronenstrahl sind dem Fachmann bekannt (s. beispielsweise DE 42 29 702 C2 und WO95/20694 A1 ). Bei dem in DE 42 29 702 C2 beschriebenen Kristallisationsprozess wird als Vorteil beschrieben, dass während des Prozesses die Oberflächenrauigkeit der Siliziumschicht eingeebnet wird.For an acceptable efficiency, polycrystalline semiconductor components should have large crystalline regions or polycrystalline layers whose grain size is larger than the layer thickness itself. In order to achieve this, it is known to first deposit an amorphous or crystalline silicon layer, to melt it in a second step and to (re)crystallize it so that large grains form in the silicon layer. The disadvantage here is that because of the high surface tension of silicon, the melt contracts on the substrate. In order to avoid this contraction, according to the prior art, the silicon layer is covered with a thin layer of another material and then melted and crystallized in a zone melting process. The thin layer can be formed of silicon dioxide, for example. After crystallization, the silicon layer has large single-crystal areas. The cover layer is then removed, the exposed crystallized silicon layer can then be further epitaxially thickened. Zone melting processes using lasers or electron beams are known to those skilled in the art (see, for example, DE 42 29 702 C2 and WO95/20694 A1 ). At the in DE 42 29 702 C2 described crystallization process is described as an advantage that the surface roughness of the silicon layer is leveled during the process.

In der US 5 094 714 A ist ein Verfahren zur Herstellung einkristalliner Siliziumschichten gleichmäßiger Dicke offenbart, wobei die Schichten eine Höhe von bis zu 30 µm aufweisen. Es wird im Verfahren zunächst ein Substrat aus einkristallinem Silizium bereitgestellt, welches mit Gräben versehen ist, die mit Siliziumdioxid verfüllt sind und wobei diese Anordnung mit einer weiteren Siliziumdioxidschicht überdeckt wird. Hierrauf wird anschließend eine amorphe oder polykristalline Siliziumschischt abgeschieden, die von einer Deckschicht bedeckt sein kann. Danach wird die Siliziumschicht bei 1220° C bis 1300° C aufgeschmolzen und rekristallisiert um eine einkristalline Schicht zu bilden.In the U.S. 5,094,714A discloses a method for producing monocrystalline silicon layers of uniform thickness, the layers having a height of up to 30 μm. In the method, a substrate made of monocrystalline silicon is first provided, which is provided with trenches that are filled with silicon dioxide and this arrangement is covered with a further silicon dioxide layer. An amorphous or polycrystalline silicon layer, which can be covered by a cover layer, is then deposited on top of this. Thereafter, the silicon layer is melted at 1220°C to 1300°C and recrystallized to form a monocrystalline layer.

Ein ähnliches Verfahren ist in der EP 0 442 565 A1 offenbart. Hier wird eine amorphe Siliziumschicht, die aufgebracht ist auf Schichten von Siliziumdioxid auf einem einkristallinen Siliziumsubtrat, mindestens an einer Öffnung, über die die amorphe Siliziumschicht mit dem Substrat verbunden ist, bis zur Einrkistallinität durch erhitzen rekristalliert. Die amorphe Siliziumschicht kann auch hier mit einer Deckschicht versehen sein.A similar procedure is in EP 0 442 565 A1 disclosed. Here, an amorphous silicon layer, which is applied to layers of silicon dioxide on a monocrystalline silicon substrate, is recrystallized by heating to monocrystallinity at least at an opening via which the amorphous silicon layer is connected to the substrate. The amorphous silicon layer can also be provided with a cover layer here.

In Appl. Phys. Lett. 37 (5), 17 June 1980, 454-456 ist ein Verfahren vorgestellt, in dem auf ein mit einer Gitterstruktur versehens Substrat aus Siliziumdioxid eine Schicht aus amorphem Silizium aufgetragen wird, welche von einer Deckschicht bedeckt ist. Die Schicht aus amorphem Silizium wird hier in einem Ofen zwischen Heizbändern kristallisiert. Es entsteht eine epitaktische, einkristalline Siliziumschicht, die das Gitter des Substrats nachbildet.in appl. Phys. Latvia 37 (5), 17 June 1980, 454-456, a method is presented in which a layer of amorphous silicon, which is covered by a cover layer, is applied to a silicon dioxide substrate provided with a lattice structure. Here, the layer of amorphous silicon is crystallized in an oven between heating bands. An epitaxial, single-crystal silicon layer is created, which imitates the lattice of the substrate.

In Appl. Phys. Lett. 47 (2), 15 July 1985, 157-159 wird über ein Verfahren zur Verbesserung der Kristallperfektion während des Zonenschmelzens einer mit einer SiO2-Schicht abgedeckten Silizium-Schicht berichtet. Bei Versuchen wurde nämlich festgestellt, dass in die Abdeckschicht eingebrachte Schlitze die Rekristallisation der darunterliegenden Siliziumschicht verbessern. Es wird vermutet, dass die eingebrachten Schlitze die Flexibilität der Deckschicht während des Schmelzens erhöhen und so das Zusammenziehen der Schmelze verringern. Außerdem können Verunreinigungen (erwähnt wird überschüssiger Sauerstoff in der Schmelze) vor der Rekristallisation entweichen.in appl. physics Latvia 47 (2), 15 July 1985, 157-159 a method for improving the crystal perfection during zone melting of a silicon layer covered with a SiO 2 layer is reported. In experiments, it was found that slits made in the cover layer improve the recrystallization of the underlying silicon layer. It is assumed that the slits introduced increase the flexibility of the top layer during melting and thus reduce the contraction of the melt. In addition, impurities (excess oxygen in the melt is mentioned) can escape before recrystallization.

Die Herstellung eines Feldeffekttransistors, wie sie in DE 689 16 401 T2 beschrieben ist, umfasst auch Verfahrensschritte zur Ausbildung einkristalliner Silizium-Abschnitte entsprechend der gewünschten Struktur des herzustellenden Feldeffekttransistors. Die gewünschte Struktur bezieht sich hierbei auf Strukturen zur Realisierung der Funktionen eines Feldeffekttransistors. Dabei wird auf eine polykristalline Siliziumschicht eine Deckschicht aufgebracht und die Siliziumschicht durch Rastern einer Elektronenstrahl-Punktquelle rekristallisiert. Eine gleichmäßige Dicke der entstandenen einkristallinen Siliziumschicht bzw. der einkristallinen Silizium-Abschnitte ist für den weiteren Herstellungsprozess eines Feldeffekttransistors in dieser Lösung nicht gefordert, da in Folgeschritten die gewünschte Dicke der Siliziumschicht durch Planschleifen oder Ätzen erzeugt wird.The manufacture of a field effect transistor as described in DE 689 16 401 T2 is described, also includes process steps for the formation of monocrystalline silicon sections corresponding to the desired structure of the field effect transistor to be produced. In this case, the desired structure relates to structures for realizing the functions of a field effect transistor. A cover layer is applied to a polycrystalline silicon layer and the silicon layer is recrystallized by scanning an electron beam point source. A uniform thickness of the resulting monocrystalline silicon layer or the monocrystalline silicon sections is not required for the further manufacturing process of a field effect transistor in this solution since the desired thickness of the silicon layer is produced in subsequent steps by plane grinding or etching.

In DE 10 2010 030 301 A1 ist ein Substrat für eine oberflächlich strukturierte Flächenelektrode angegeben, bei dem die Oberflächenstruktur der Elektrodenschicht indirekt über eine mit nanoskaliger Oberflächenstruktur abgeschiedene Unterschicht erzeugt wird. Darauf ist dann die Elektrodenschicht konform abgeschieden. Eine Flüssigphasenkristallisation der zu den Elektroden benachbarten Absorberschicht ist in dieser Anordnung nicht möglich.In DE 10 2010 030 301 A1 a substrate is specified for a surface-structured surface electrode, in which the surface structure of the electrode layer is produced indirectly via a sub-layer deposited with a nanoscale surface structure. The electrode layer is then conformally deposited thereon. A liquid phase crystallization of the absorber layer adjacent to the electrodes is not possible in this arrangement.

Das in US 2007/0034251 A1 beschriebene Halbleiter-Bauelement weist in der ca. 700 µm dicken Halbleiterschicht Zonen unterschiedlicher SauerstoffKonzentration auf, wobei diese Zonen eine Tiefe/Höhe zur darunterliegenden Oberfläche von mindestens 75 µm (bis 200 µm) aufweisen.This in US 2007/0034251 A1 The semiconductor component described has zones of different oxygen concentrations in the approximately 700 μm thick semiconductor layer, these zones having a depth/height to the underlying surface of at least 75 μm (up to 200 μm).

Bei dem in DE 100 05 484 B4 beschriebenen Verfahren zum Ausbilden einer gleichmäßigen dünnen, polykristallinen Siliziumschicht, das den nächsten Stand der Technik für die Erfindung bildet, ist eine, wie auch oben erwähnte Deckschicht durch eine eigensteife abnehmbare Abdeckung (Quarzplatte) ersetzt. Diese Abdeckung wird vor der Kristallisation auf die Siliziumschicht aufgelegt, nach erfolgter Kristallisation entfernt und kann wieder verwendet werden. 3D-Strukturen in der zu kristallisierenden Schicht sind nicht erwähnt. Die zu kristallisierende Schicht wird auch hier auf ein Substrat aufgebracht und dann durch Zonenheizen geschmolzen, wonach sie beim Abkühlen kristallisiert.At the in DE 100 05 484 B4 In the method described for forming a uniform, thin, polycrystalline silicon layer, which forms the closest prior art for the invention, a cover layer, as also mentioned above, is replaced by an inherently rigid, removable cover (quartz plate). This cover is placed on the silicon layer before crystallization, removed after crystallization has taken place and can be used again. 3D structures in the layer to be crystallized are not mentioned. Here too, the layer to be crystallized is applied to a substrate and then melted by zone heating, after which it crystallizes on cooling.

Aufgabe der Erfindung ist es nun, ein Verfahren zur Herstellung polykristalliner, 3D-Strukturen aufweisender Siliziumschichten anzugeben, die eine gleichmäßige Dicke aufweisen. Bei der Zonenschmelzkristallisation der Siliziumschichten soll auch der Einsatz inhomogener Energiequellen möglich sein. Die 3D-Strukturen sollen insbesondere bei der weiteren Prozessierung für die Erzeugung von Lichteinfangstrukturen verwendet werden können.The object of the invention is now to specify a method for producing polycrystalline silicon layers which have 3D structures and have a uniform thickness. In the zone melting crystallization of the silicon layers, the use of inhomogeneous energy sources should also be possible. The 3D structures should be able to be used in particular in the further processing for the production of light trapping structures.

Die Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst.The object is solved by the features of claim 1.

Die Erfindung sieht vor, zunächst eine beliebige Struktur im nm-Bereich in ein Substrat oder in eine auf einem Substrat aufgebrachte Schicht einzubringen, anschließend eine Siliziumschicht - amorph oder polykristallin - mit einer Dicke von 10 nm bis 50 µm, insbesondere von 1 µm bis 10µm, auf die strukturierte Oberfläche strukturkonform - beispielsweise mittels Elektronenstrahlaufdampfen, CVD und PVD sowie Spin- und Spraycoating oder Siebdruck - aufzubringen, darauf eine 10 nm bis 50 µm, insbesondere eine 50 nm bis 1 µm, dicke Deckschicht abzuscheiden, wobei die Deckschicht einen höheren Schmelzpunkt als die Siliziumschicht aufweist, und abschließend die Siliziumschicht mittels Flüssigphasenkristallisation kristallisiert wird, wobei eine eine Leistungsdichte zwischen 20 W/cm und 200 W/cm aufweisende Elektronenstrahl-Linienquelle mit einer Ziehgeschwindigkeit von bis zu 50 mm/s, vorzugsweise 3 mm/s bis 10 mm/s, oder ein Laserstrahl linienförmig über die Siliziumschicht über die Siliziumschicht geführt wird.The invention envisages first introducing any structure in the nm range into a substrate or into a layer applied to a substrate, then a silicon layer - amorphous or polycrystalline - with a thickness of 10 nm to 50 μm, in particular from 1 μm to 10 μm to apply to the structured surface in conformance with the structure - for example by means of electron beam vapor deposition, CVD and PVD as well as spin and spray coating or screen printing - to deposit a 10 nm to 50 µm, in particular a 50 nm to 1 µm thick top layer, the top layer having a higher melting point as the silicon layer, and finally the silicon layer is crystallized by means of liquid phase crystallization, with an electron beam line source having a power density between 20 W/cm and 200 W/cm and a drawing speed of up to 50 mm/s, preferably 3 mm/s to 10 mm/s, or a laser beam linearly across the silicon layer across the silicon is kept in shifts.

Die meisten der für die Zonenschmelzkristallisation eingesetzten kostengünstigen Strahlquellen weisen eine konstruktionsbedingte Inhomogenität des Wärmeeintrags entlang der Länge des Strahls von ~10% auf. Dieser lokal unterschiedliche Wärmeeintrag führt bei der Kristallisation zu einer Schwankung der Schichtdicke des Siliziumfilms von bis zu 30%, da das Silizium beginnt zusammenzulaufen. Werden nun die Materialien der Deckschicht und ihre Dicke entsprechend ausgewählt, reduziert sich diese Varianz auf einen Wert, der bisher nur mit Strahlquellen, die eine Homogenität <1% aufweisen, erreicht wurde. Hierdurch ergibt sich auf anlagentechnischer Seite ein deutlicher Kostenvorteil. Außerdem kann damit ein gleichmäßiger Energieeintrag in die zu kristallisierende Siliziumschicht eingestellt werden, wodurch eine Erhöhung der Gleichmäßigkeit der Schichtdicke des kristallisierten Siliziumfilms bewirkt wird.Most of the inexpensive beam sources used for zone melting crystallization show a construction-related inhomogeneity of the heat input along the length of the beam of ~10%. This locally different heat input leads to a fluctuation in the layer thickness of the silicon film of up to 30% during crystallization, since the silicon begins to run together. If the materials of the cover layer and their thickness are selected accordingly, this variance is reduced to a value that was previously only achieved with beam sources that have a homogeneity of <1%. This results in a clear cost advantage on the plant engineering side. In addition, a uniform input of energy into the silicon layer to be crystallized can thus be adjusted, as a result of which the uniformity of the layer thickness of the crystallized silicon film is increased.

Durch die beidseitige Strukturierung der kristallisierten Siliziumschicht - die Struktur bleibt unter der Deckschicht erhalten - werden Lichteinfangstrukturen gebildet, die zu einer Verbesserung des Absorptionsverhaltens dieser Schicht im langwelligen Bereich führen.By structuring the crystallized silicon layer on both sides - the structure remains under the cover layer - light trapping structures are formed which lead to an improvement in the absorption behavior of this layer in the long-wave range.

Für bestimmte Anwendungszwecke kann es vorteilhaft sein, die Strukturen der beiden Oberflächen der Siliziumschicht unterschiedlich auszubilden. Hierfür wird die dem Substrat abgewandte Oberfläche der Siliziumschicht vor dem Aufbringen der Deckschicht erneut strukturiert (z. B. mittels Ätzen).For specific applications, it can be advantageous to design the structures of the two surfaces of the silicon layer differently. For this purpose, the surface of the silicon layer facing away from the substrate is structured again (e.g. by means of etching) before the cover layer is applied.

Das erfindungsgemäße Verfahren umfasst auch die Möglichkeit, die Oberfläche der auf einer planaren Fläche (des Substrats oder einer darauf angeordneten Schicht) aufgebrachten Siliziumschicht zu strukturieren und darauf die Deckschicht abzuscheiden. Eine gleichmäßige Dicke der strukturierten Siliziumschicht ist wichtig z. B. für die weitere Prozessierung zu Solarzellen, da es sich hierbei um ein Flächenbauelement handelt und die elektronische Qualität des Bauteils auf konstante Materialparameter über die gesamte aktive Fläche angewiesen ist.The method according to the invention also includes the possibility of structuring the surface of the silicon layer applied to a planar surface (of the substrate or of a layer arranged thereon) and of depositing the cover layer thereon. A uniform thickness of the structured silicon layer is important e.g. B. for further processing into solar cells, since this is a surface component and the electronic quality of the component depends on constant material parameters over the entire active surface.

Die Erfindung sieht zudem bezüglich der 3D-Struktur eine periodische Struktur und/oder eine Struktur mit einer Autokorrelationslänge zwischen 10 nm und 30 µm und einer Amplitude zwischen 100 nm und 30 µm vor, die in das Substrat oder in die auf das Substrat aufgebrachte Schicht einzubringen ist. Das erfindungsgemäße Verfahren ist aber auch auf ein planares Substrat bzw. auf eine Schicht mit planarer Oberfläche anwendbar.With regard to the 3D structure, the invention also provides a periodic structure and/or a structure with an autocorrelation length between 10 nm and 30 μm and an amplitude between 100 nm and 30 μm, which is to be introduced into the substrate or into the layer applied to the substrate is. However, the method according to the invention can also be used on a planar substrate or on a layer with a planar surface.

Als Substrat wird in der Erfindung Glas oder Keramik oder eine Metallfolie verwendet.In the invention, glass or ceramic or a metal foil is used as the substrate.

Die folgenden Ausführungsformen betreffen die Deckschicht. Dabei wird als Material für die Deckschicht SiNx oder SiCx oder SiOx oder eine Kombination oder eine Mehrfachschicht aus diesen Materialien verwendet.The following embodiments relate to the top layer. The material used for the top layer is SiN x or SiC x or SiO x or a combination or a multiple layer of these materials.

Außerdem kann die Deckschicht mit Bereichen unterschiedlicher Dicke aufgebracht werdenIn addition, the cover layer can be applied with areas of different thicknesses

Je nach Art des Substrats kann das Aufbringen einer Barriereschicht auf dem Substrat notwendig sein. Diese wird dann mit einer Dicke von 10 nm bis 10 µm aufgebracht. Als Material für die Barriereschicht können Siliziumoxid, Siliziumnitrid, Siliziumcarbid oder Kombinationen hiervon sowie Refraktärmetalle, Metallnitride oder Metalloxide verwendet werden. Die Materialien für Barriereschicht und Deckschicht können gleich sein, da für beide Schichten eine hohe Temperaturstabilität erforderlich ist. Unterschiede können allerdings in der Dicke liegen. So kann die Barriereschicht auch mehrere µm dick sein, die Deckschicht i.d.R. allerdings <1 µm.Depending on the type of substrate, it may be necessary to apply a barrier layer to the substrate. This is then applied with a thickness of 10 nm to 10 μm. Silicon oxide, silicon nitride, silicon carbide or combinations thereof as well as refractory metals, metal nitrides or metal oxides can be used as the material for the barrier layer. The materials for the barrier layer and top layer can be the same, since high temperature stability is required for both layers. However, there may be differences in thickness. The barrier layer can also be several µm thick, but the cover layer is usually <1 µm.

Da festgestellt wurde, dass das Aufbringen einer Deckschicht auch eine Vergrößerung des nutzbaren Parameterbereiches bei der Kristallisation bewirkt, ist es nun möglich, auch Materialien als Barriere einzusetzen, auf denen bisher nicht erfolgreich kristallisiert werden konnte. Bisher musste in den meisten Fällen dem Stand der Technik eine SiC-Schicht als Benetzungsschicht aufgebracht werden, da eine direkte Kristallisation der Siliziumschicht auf SiOx/SiNx aufgrund der Inhomogenität der Quelle und der Strahlbreite nicht möglich war. Dies ist mit dem erfindungsgemäßen Verfahren nicht notwendig.Since it was found that the application of a cover layer also causes an increase in the usable parameter range during crystallization, it is now possible to use materials as a barrier on which crystallization has not been successful before. Previously, in most prior art cases, a SiC layer had to be applied as a wetting layer, since direct crystallization of the silicon layer on SiO x /SiN x was not possible due to the inhomogeneity of the source and the beam width. This is not necessary with the method according to the invention.

Wird bei dem erfindungsgemäßen Verfahren die gewünschte Struktur mit Höhen von bis zu 30 µm in eine auf dem Substrat aufgebrachte Schicht eingebracht, kann diese Schicht auch die Barriereschicht sein.If, in the method according to the invention, the desired structure is introduced with heights of up to 30 μm into a layer applied to the substrate, this layer can also be the barrier layer.

Die Verwendung von Quarzglas als Substrat erfordert beispielsweise keine Barriereschicht.For example, the use of quartz glass as a substrate does not require a barrier layer.

Das erfindungsgemäße Verfahren umfasst auch die Auswahl der Dicke der Deckschicht in der Art, dass sie gleichzeitig den Anforderungen einer Antireflexionsschicht oder einer verspiegelten Schicht entspricht. Die Dicke liegt typischerweise hierfür zwischen 80 nm und 100 nm. Damit wäre ein Entfernen der Deckschicht für die weitere Prozessierung nicht mehr notwendig. Das Entfernen der Deckschicht ist aber auch in einer weiteren Ausführungsform der Erfindung vorgesehen, wenn nämlich ein Gesamtkonzept, beispielsweise eine Solarzelle mit Heteroübergang, verfolgt wird, das das Aufbringen von dünnen teils dotierten nicht temperaturstabilen Siliziumschichten auf dem Silizium erfordert.The method according to the invention also includes the selection of the thickness of the cover layer in such a way that it simultaneously meets the requirements of an antireflection layer or a mirrored layer. The thickness for this is typically between 80 nm and 100 nm. It would then no longer be necessary to remove the cover layer for further processing. However, the removal of the cover layer is also provided in a further embodiment of the invention, namely if an overall concept is pursued, for example a solar cell with a heterojunction, which requires the application of thin, partially doped, non-temperature-stable silicon layers on the silicon.

Die Erfindung soll in folgendem Ausführungsbeispiel anhand von Figuren näher erläutert werden.The invention will be explained in more detail in the following exemplary embodiment with reference to figures.

Dabei zeigen

  • 1: eine SEM-Aufnahme einer ohne Deckschicht kristallisierten Siliziumschicht,
  • 2: eine SEM-Aufnahme einer mit einer Deckschicht kristallisierten Siliziumschicht,
  • 3: Absorptionskurven für planare und beidseitig strukturierte Siliziumschichten,
  • 4: eine TEM-Aufnahme einer ohne (oberes Bild) und mit (unteres Bild) Deckschicht kristallisierten Siliziumschicht auf einem planaren Substrat,
  • 5: ein Diagramm, das die Abängigkeit der Energiedichte des beim Kristallisieren verwendenten Strahls von der Dicke der Deckschicht zeigt.
show it
  • 1 : an SEM image of a silicon layer crystallized without a top layer,
  • 2 : an SEM image of a silicon layer crystallized with a top layer,
  • 3 : Absorption curves for planar and double-sided structured silicon layers,
  • 4 : a TEM image of a silicon layer crystallized without (upper image) and with (lower image) a cap layer on a planar substrate,
  • 5 : a diagram showing the dependence of the energy density of the beam used in crystallization on the thickness of the top layer.

Zunächst wird auf einem NIL-strukturierten Glas-Substrat eine SiO2-Barrierenschicht in einer Dicke von 200 nm, darauf eine 10 µm dicke Siliziumschicht und darauf eine 200 nm dicke SiO2-Deckschicht strukturkonform abgeschieden. Weitere Möglichkeiten für die Erzeugung von 3D-Strukturen sind - beispielhaft genannt - Sandstrahlen, Schleifen, Ätzen, Fotolithografie. Die Barriereschicht dient der Erhöhung der Reinheit der Siliziumschicht durch Verhinderung der Ausdiffusion von Verunreinigungen. Es werden solche Abscheideprozesse eingesetzt, mit denen sich die Textur des Substrats auf die zu kristallisierende Siliziumschicht überträgt.First, a SiO 2 barrier layer with a thickness of 200 nm, a 10 μm thick silicon layer and then a 200 nm thick SiO 2 top layer are deposited on a NIL-structured glass substrate in a structure-conforming manner. Other possibilities for the creation of 3D structures are - mentioned by way of example - sandblasting, grinding, etching, photolithography. The barrier layer serves to increase the purity of the silicon layer by preventing impurities from diffusing out. Such separation processes are used with which the texture of the substrate is transferred to the silicon layer to be crystallized.

Da der Schmelzpunkt der Deckschicht höher ist als der der Siliziumschicht, bleibt die Deckschicht während der Kristallisation fest, und die Oberflächenstruktur des Glases prägt sich durch den Kontakt SiO2:Si in die Siliziumschicht.Since the melting point of the top layer is higher than that of the silicon layer, the top layer remains solid during crystallization and the surface structure of the glass is imprinted on the silicon layer by the SiO 2 :Si contact.

In diesem Ausführungsbeispiel wird für die Kristallisation ein Elektronenstrahl mit einer Energie von 1 J/mm2 linienförmig über den Schichtstapel geführt, der Schichtstapel mit einer Ziehgeschwindigkeit von 1 cm/s aufgeschmolzen und somit kristallisiert.In this exemplary embodiment, an electron beam with an energy of 1 J/mm 2 is guided linearly over the stack of layers for the crystallization, the stack of layers is melted at a drawing speed of 1 cm/s and thus crystallized.

Wird nun zusätzlich ein Gradient in der Dicke der Deckschicht erzeugt, kommt es zur Ausbildung eines Temperaturgradienten in der Siliziumschicht und somit zu einem veränderten Energieeintrag. Dadurch können in Ziehrichtung bei der Kristallisation besonders große homogene Kristalle erzielt werden. Nach der Kristallisation kann die Deckschicht nass-chemisch entfernt werden, um die Prozessierung des Bauelements abzuschließen.If a gradient is now also generated in the thickness of the cover layer, a temperature gradient is formed in the silicon layer and thus the energy input changes. As a result, particularly large, homogeneous crystals can be achieved in the drawing direction during crystallization. After crystallization, the cover layer can be removed wet-chemically to complete the processing of the device.

In 1 ist eine SEM-Aufnahme der Seitenansicht einer ohne Deckschicht kristallisierten Siliziumschicht zu sehen, die auf ein 0,7 mm dickes Glassubstrat aufgebracht wurde. Das Glassubstrat weist eine Sol-Gel-Struktur mit einer Höhe von 800 nm auf. Darauf wurde eine 200 nm dicke SiOx-Barriereschicht und dann eine 50 nm dicke SiCx-Schicht als Benetzungshilfe während des Kristallisationsprozesses abgeschieden. Die zu kristallisierende Siliziumschicht wird dann in einer Dicke von 6 µm aufgebracht und mit einem linearen Elektronenstrahl mit einer Leistung von etwa 60 W/cm und bei einer Ziehgeschwindigkeit von 6 mm/s kristallisiert.In 1 Figure 1 shows a SEM image of the side view of an uncapped silicon film deposited on a 0.7 mm thick glass substrate. The glass substrate has a sol-gel structure with a height of 800 nm. A 200 nm thick SiO x barrier layer and then a 50 nm thick SiC x layer were deposited as a wetting aid during the crystallization process. The silicon layer to be crystallized is then applied with a thickness of 6 μm and crystallized with a linear electron beam with a power of about 60 W/cm and at a drawing speed of 6 mm/s.

2 zeigt zum Vergleich eine SEM-Aufnahme einer mit einer 200 nm dicken konform abgeschiedenen SiO2-Deckschicht versehenen kristallisierten Siliziumschicht. Das Aufbringen einer Schicht zwecks Benetzungshilfe war hierfür nicht notwendig, die anderen Schichtparameter entsprechen denen des Schichtstapels für 1. Gut zu erkennen ist in 2 der Erhalt der Struktur im Gegensatz zu 1, wo eine planare Oberfläche zu sehen ist. 2 shows for comparison an SEM image of a crystallized silicon layer provided with a 200 nm thick conformally deposited SiO 2 top layer. The application of a layer for the purpose of wetting was not necessary for this, the other layer parameters correspond to those of the layer stack for 1 . It is easy to see in 2 the preservation of the structure in contrast to 1 , where a planar surface can be seen.

3 zeigt Absorptionskurven von beidseitig strukturierten und planaren Siliziumschichten im Vergleich. Die Siliziumschichten wurden - wie zu 1 bzw. 2 beschrieben - erzeugt. Damit weist die Siliziumschicht eine beidseitig identische Struktur auf. Erkennbar ist die Verbesserung der Absorption im Falle der beidseitigen Strukturierung (obere durchgezogen und gestrichelte Kurven) - wodurch Licheinfangstrukturen gebildet wurden - im Vergleich zu einer planaren Oberfläche der Siliziumschicht. 3 shows a comparison of the absorption curves of silicon layers structured on both sides and of planar ones. The silicon layers were - how to 1 respectively. 2 described - created. The silicon layer thus has a structure that is identical on both sides. The improvement in absorption can be seen in the case of structuring on both sides (upper solid and dashed curves)—through which light trapping structures were formed—compared to a planar surface of the silicon layer.

4 zeigt einen ähnlichen Vergleich, allerdings für ein planares Substrat. Das obere Teilbild zeigt die mittels Elektronenstrahl ohne Deckschicht kristallisierte Siliziumschicht, die auf einem planaren 1,1 mm dicken Glassubstrat aufgebracht wurde. Auf dem Substrat wurde eine 200 nm dicke SiOx-Barrierenschicht abgeschieden, darauf eine 10 nm dicke SiCx-Schicht als Benetzungshilfe und danach eine 10 µm dicke Siliziumschicht, die wiederum mit einem linearen Elektronenstrahl mit einer Leistung von etwa 60 W/cm und bei einer Ziehgeschwindigkeit von 6 mm/s kristallisiert wurde. Zu erkennen sind Unregelmäßigkeiten/Schwankungen in der Schichtdicke der Siliziumschicht, da der Emissionsstrom des Elektronenstrahls entlang der abgerasterten Linien nicht konstant ist. Dieses Emissionsprofil bildet sich in der kristallisierten Siliziumschicht ab. Dagegen zeigt das untere Bild eine gleichmäßige Fläche, was auf eine gute Gleichmäßigkeit in der Dicke der Siliziumschicht hinweist. Dies konnte durch das Aufbringen einer 200 nm dicken SiO2-Deckschicht gewährleistet werden, da die Deckschicht den Wärmeeintrag in die Siliziumschicht angleicht. 4 shows a similar comparison, but for a planar substrate. The top image shows the silicon layer crystallized by electron beam without a top layer, which was deposited on a planar 1.1 mm thick glass substrate. A 200 nm thick SiO x barrier layer was deposited on the substrate, followed by a 10 nm thick SiC x layer as a wetting aid and then a 10 µm thick silicon layer, which in turn was coated with a linear electron beam with a power of around 60 W/cm and at was crystallized at a pulling speed of 6 mm/s. Irregularities/fluctuations in the layer thickness of the silicon layer can be seen, since the emission current of the electron beam is not constant along the scanned lines. This emission profile is reflected in the crystallized silicon layer. In contrast, the bottom image shows a uniform area, indicating good thickness uniformity of the silicon layer. This could be guaranteed by applying a 200 nm thick SiO 2 cover layer, since the cover layer equalizes the heat input into the silicon layer.

5 zeigt ein Diagramm, in dem die Energiedichte des beim Kristallisieren verwendenten Strahls von der Dicke der Deckschicht aufgetragen ist. Die untere Kurve gibt die minimal notwenige Energie an, um langgezogene, makroskopische Körner zu erreichen. Unterhalb dieser Energie bilden sich durch partielles Schmelzen nur Kristalle bis zu einer Größe von 20 µm aus. Die obere Kurve stellt den maximal zulässigen Energieeintrag dar, bei dessen Überschreitung das Schichtsystem zerstört wird. Der nutzbare Prozessbereich ist entsprechend zwischen den Kurven dargestellt. 5 Fig. 12 shows a diagram in which the energy density of the beam used in crystallization is plotted against the thickness of the top layer. The lower curve indicates the minimum energy required to achieve elongated, macroscopic grains. Below this energy, only crystals up to a size of 20 µm form due to partial melting. The upper curve represents the maximum permissible energy input, which, if exceeded, will destroy the layer system. The usable process range is shown accordingly between the curves.

Damit zeigt 5, dass mit dem erfindungsgemäßen Verfahren der nutzbare Parameterraum bei der Zonenschmelzkristallisation vergrößert wird und ein breiteres Prozessfenster zur Verfügung steht, wodurch die Prozesskontrolle vereinfacht wird. Die Vergrößerung des nutzbaren Parameterbereiches bei der Kristallisation ermöglicht es auch, Materialien als Barriere einzusetzen, auf denen bisher nicht erfolgreich kristallisiert werden konnte.With that shows 5 that with the method according to the invention the usable parameter space is increased in zone melting crystallization and a wider process window is available, which simplifies process control. The enlargement of the usable parameter range during crystallization also makes it possible to use materials as barriers on which crystallization has not been successful so far.

Claims (12)

Verfahren zur Herstellung polykristalliner, 3D-Strukturen aufweisender Siliziumschichten gleichmäßiger Dicke, wobei die 3D-Strukturen eine Höhe von bis zu 30 µm aufweisen, wobei zunächst eine Siliziumschicht auf ein Substrat aufgebracht, danach die Siliziumschicht aufgeschmolzen und beim Abkühlen kristallisiert und vor dem Aufschmelzen eine Deckschicht auf die Siliziumschicht aufgebracht wird, dadurch gekennzeichnet, dass - vor dem Aufbringen der Siliziumschicht auf ein Substrat in dieses Substrat oder in eine auf dem Substrat aufgebrachte Schicht eine Struktur mit einer Autokorrelationslänge zwischen 10 nm und 30 µm und einer Amplitude zwischen 100 nm und 30 µm eingebracht wird, - die Siliziumschicht mit einer gleichmäßigen Dicke von 10 nm bis 50 µm auf die strukturierte Oberfläche strukturkonform aufgebracht wird, - die Deckschicht in einer Dicke von 10 nm bis 50 µm aufgebracht wird, wobei die Deckschicht einen höheren Schmelzpunkt als die Siliziumschicht aufweist, und - abschließend die Siliziumschicht mittels Flüssigphasenkristallisation kristallisiert wird, wobei eine Leistungsdichte zwischen 20 W/cm und 200 W/cm aufweisende Elektronenstrahl-Linienquelle mit einer Ziehgeschwindigkeit von bis zu 50 mm/s oder ein Laserstrahl linienförmig über die Siliziumschicht geführt wird.Process for the production of polycrystalline, 3D structures having silicon layers of uniform thickness, the 3D structures having a height of up to 30 µm, with a silicon layer first being applied to a substrate, the silicon layer then being melted and crystallizing on cooling, and a cover layer being melted is applied to the silicon layer, characterized in that - before applying the silicon layer to a substrate a structure with an autocorrelation length between 10 nm and 30 µm and an amplitude between 100 nm and 30 µm is introduced into this substrate or into a layer applied to the substrate, - the silicon layer with a uniform thickness of 10 nm to 50 µm onto the structured surface is applied in conformance with the structure, - the cover layer is applied in a thickness of 10 nm to 50 µm, with the cover layer having a higher melting point than the silicon layer, and - finally the silicon layer is crystallized by means of liquid phase crystallization, with a power density of between 20 W/cm and a 200 W/cm electron beam line source with a drawing speed of up to 50 mm/s or a laser beam is guided linearly over the silicon layer. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Siliziumschicht mit einer Dicke von 1 µm bis 10 µm auf die strukturierte Oberfläche strukturkonform aufgebracht wird.procedure after claim 1 , characterized in that the silicon layer is applied to the structured surface with a thickness of 1 µm to 10 µm in conformance with the structure. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Elektronenstrahl-Linienquelle mit einer Ziehgeschwindigkeit von 3 mm/s bis 10 mm/s über die Siliziumschicht geführt wird.procedure after claim 1 , characterized in that the electron beam line source is guided over the silicon layer at a drawing speed of 3 mm/s to 10 mm/s. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine periodische Struktur in das Substrat oder in die auf das Substrat aufgebrachte Schicht eingebracht wird.procedure after claim 1 , characterized in that a periodic structure is introduced into the substrate or into the layer applied to the substrate. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Siliziumschicht vor dem Aufbringen der Deckschicht strukturiert wird.procedure after claim 1 , characterized in that the silicon layer is structured before the application of the cover layer. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Substrat Glas oder Keramik oder eine Metallfolie verwendet wird.procedure after claim 1 , characterized in that glass or ceramic or a metal foil is used as the substrate. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Material für die Deckschicht SiNx oder SiCx oder SiOx oder eine Kombination oder eine Mehrfachschicht aus diesen Materialien verwendet wird.procedure after claim 1 , characterized in that the material used for the cover layer is SiN x or SiC x or SiO x or a combination or a multiple layer of these materials. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Dicke der Deckschicht derart ausgewählt wird, dass sie gleichzeitig den Anforderungen einer Antireflexionsschicht oder einer verspiegelten Schicht entspricht.procedure after claim 1 , characterized in that the thickness of the cover layer is selected in such a way that it simultaneously meets the requirements of an anti-reflection layer or a mirrored layer. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Deckschicht mit Bereichen unterschiedlicher Dicke aufgebracht wird.procedure after claim 1 , characterized in that the top layer is applied with areas of different thickness. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Deckschicht nach der Kristallisation der Siliziumschicht entfernt wird.procedure after claim 1 , characterized in that the cover layer is removed after the crystallization of the silicon layer. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf dem Substrat zusätzlich eine Barriereschicht mit einer Dicke von 10 nm bis 10 µm aufgebracht wird.procedure after claim 1 , characterized in that a barrier layer with a thickness of 10 nm to 10 µm is additionally applied to the substrate. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass als Material für die Barriereschicht Siliziumoxid, Siliziumnitrid, Siliziumcarbid oder Kombinationen hiervon sowie Refraktärmetalle, Metallnitride oder Metalloxide verwendet werden.procedure after claim 11 , characterized in that silicon oxide, silicon nitride, silicon carbide or combinations thereof as well as refractory metals, metal nitrides or metal oxides are used as the material for the barrier layer.
DE102013109163.6A 2013-08-23 2013-08-23 Process for the production of polycrystalline silicon layers with 3D structures of uniform thickness Expired - Fee Related DE102013109163B4 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102013109163.6A DE102013109163B4 (en) 2013-08-23 2013-08-23 Process for the production of polycrystalline silicon layers with 3D structures of uniform thickness
EP14783764.5A EP3036756A1 (en) 2013-08-23 2014-08-20 Method for producing polycrystalline silicon layers of uniform thickness provided with 3d-structures
PCT/DE2014/100294 WO2015024559A1 (en) 2013-08-23 2014-08-20 Method for producing polycrystalline silicon layers of uniform thickness provided with 3d-structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013109163.6A DE102013109163B4 (en) 2013-08-23 2013-08-23 Process for the production of polycrystalline silicon layers with 3D structures of uniform thickness

Publications (2)

Publication Number Publication Date
DE102013109163A1 DE102013109163A1 (en) 2015-02-26
DE102013109163B4 true DE102013109163B4 (en) 2022-05-12

Family

ID=51690779

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013109163.6A Expired - Fee Related DE102013109163B4 (en) 2013-08-23 2013-08-23 Process for the production of polycrystalline silicon layers with 3D structures of uniform thickness

Country Status (3)

Country Link
EP (1) EP3036756A1 (en)
DE (1) DE102013109163B4 (en)
WO (1) WO2015024559A1 (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0442565A1 (en) 1990-02-12 1991-08-21 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
US5094714A (en) 1985-09-17 1992-03-10 Mitsubishi Denki Kabushiki Kaisha Wafer structure for forming a semiconductor single crystal film
DE4229702C2 (en) 1992-09-05 1994-09-29 Joerg Prof Dr Ing Mueller Process for the production of silicon / iron disilicide thin-film solar cells on graphite substrates by electron beam recrystallization
DE68916401T2 (en) 1988-10-03 1994-11-17 Toshiba Kawasaki Kk Field effect transistor on an insulator and method for its production.
WO1995020694A1 (en) 1994-01-31 1995-08-03 Siemens Aktiengesellschaft Process for producing a polycrystalline layer on an amorphous substrate
DE10005484B4 (en) 2000-02-08 2004-07-29 Rwe Schott Solar Gmbh Process for forming a thin crystallized layer
US20070034251A1 (en) 2003-07-25 2007-02-15 Ge Energy (Usa) Llc Semiconductor elements having zones of reduced oxygen
DE102010030301A1 (en) 2010-06-21 2011-12-22 Solayer Gmbh Substrate with superficially structured surface electrode
DE102011111629A1 (en) 2011-08-25 2013-02-28 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Process for producing periodic crystalline silicon nanostructures

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5094714A (en) 1985-09-17 1992-03-10 Mitsubishi Denki Kabushiki Kaisha Wafer structure for forming a semiconductor single crystal film
DE68916401T2 (en) 1988-10-03 1994-11-17 Toshiba Kawasaki Kk Field effect transistor on an insulator and method for its production.
EP0442565A1 (en) 1990-02-12 1991-08-21 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
DE4229702C2 (en) 1992-09-05 1994-09-29 Joerg Prof Dr Ing Mueller Process for the production of silicon / iron disilicide thin-film solar cells on graphite substrates by electron beam recrystallization
WO1995020694A1 (en) 1994-01-31 1995-08-03 Siemens Aktiengesellschaft Process for producing a polycrystalline layer on an amorphous substrate
DE10005484B4 (en) 2000-02-08 2004-07-29 Rwe Schott Solar Gmbh Process for forming a thin crystallized layer
US20070034251A1 (en) 2003-07-25 2007-02-15 Ge Energy (Usa) Llc Semiconductor elements having zones of reduced oxygen
DE102010030301A1 (en) 2010-06-21 2011-12-22 Solayer Gmbh Substrate with superficially structured surface electrode
DE102011111629A1 (en) 2011-08-25 2013-02-28 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Process for producing periodic crystalline silicon nanostructures

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GEIS, M. W., et al.: Silicon graphoepitaxy using a strip-heater oven. Applied Physics Letters, Vol. 37, Nr. 5, 1980, S. 454-456. DOI: 10.1063/1.91962

Also Published As

Publication number Publication date
WO2015024559A1 (en) 2015-02-26
DE102013109163A1 (en) 2015-02-26
EP3036756A1 (en) 2016-06-29

Similar Documents

Publication Publication Date Title
DE69325764T2 (en) Process for the production of an improved solar cell from columnar, granular, polycrystalline silicon
EP0021087B1 (en) Method of preparing macrocrystalline or monocrystalline films of metals or alloys and application of the method to the manufacture of semiconductor circuits and contact electrodes
DE3779672T2 (en) METHOD FOR PRODUCING A MONOCRISTALLINE SEMICONDUCTOR LAYER.
EP1314208B1 (en) Multicrystalline laser-crystallized silicon thin layer solar cell deposited on a glass substrate
DE1933690C3 (en) Method for producing an at least regionally monocrystalline film on a substrate
DE69133416T2 (en) Method for crystallizing a non-single crystal semiconductor by means of heating
DE102019114131A1 (en) FIELD EFFECT TRANSISTOR USING TRANSITION METAL DICHALCOGENIDE AND METHOD FOR THE PRODUCTION THEREOF
DE2850805C2 (en) Process for the production of disk-shaped or ribbon-shaped silicon crystals with a columnar structure for solar cells
DE2754652A1 (en) METHOD FOR PRODUCING SILICON PHOTO ELEMENTS
DE10017137A1 (en) Novel silicon structure, used for solar cells or LCD TFTs, comprises a crystalline textured silicon thin film over a biaxially textured lattice-matched diffusion barrier buffer layer on a thermal expansion-matched inert substrate
DE102009036412A1 (en) Relaxation of a layer of tensioned material using a stiffening agent
DE4134261A1 (en) Semiconductor layers, for use in solar cells, grown on flexible tape - using crystallisation from solvent in small, unconnected areas on the tape to give single crystalline regions in a continuous process
DE102007009924A1 (en) Continuous coating apparatus comprises vacuum chamber containing PVD unit for coating surface of substrate and laser crystallization system which illuminates section being coated
DE102012102597A1 (en) Process for producing a directionally solidified material body, in particular a metal or semimetal body, and uses thereof
DE68922293T2 (en) METHOD FOR PRODUCING SEMICONDUCTOR ARRANGEMENTS.
DE112019000182T5 (en) Crystallization furnace for crystalline silicon grown by directional solidification and its application
DE3112186A1 (en) METHOD AND DEVICE FOR PRODUCING SINGLE-CRYSTAL SILICON FILMS
DE102012209706B4 (en) A method of fabricating two device wafers from a single base substrate by using a controlled cleavage process
DE112018002540T5 (en) SIC epitaxial wafer and method of manufacturing the same
DE4427715C1 (en) Composite structure with a semiconductor layer arranged on a diamond layer and / or a diamond-like layer and a method for their production
DE102013109163B4 (en) Process for the production of polycrystalline silicon layers with 3D structures of uniform thickness
DE102012218229B4 (en) A method of manufacturing a silicon single crystal seed and a silicon wafer, silicon wafer, and silicon solar cell
DE102004060737B4 (en) Process for the preparation of semiconducting or photovoltaically active films
DE102011111629B4 (en) Process for producing periodic crystalline silicon nanostructures
DE3124456A1 (en) Semiconductor component and method of producing it

Legal Events

Date Code Title Description
R086 Non-binding declaration of licensing interest
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee