DE102013015960A1 - Power module for motor cars, has electrical terminals arranged on upper surface of semiconductor chip, which is provided under carrier and embedded into cavity, and carrier provided with circuit board - Google Patents

Power module for motor cars, has electrical terminals arranged on upper surface of semiconductor chip, which is provided under carrier and embedded into cavity, and carrier provided with circuit board Download PDF

Info

Publication number
DE102013015960A1
DE102013015960A1 DE201310015960 DE102013015960A DE102013015960A1 DE 102013015960 A1 DE102013015960 A1 DE 102013015960A1 DE 201310015960 DE201310015960 DE 201310015960 DE 102013015960 A DE102013015960 A DE 102013015960A DE 102013015960 A1 DE102013015960 A1 DE 102013015960A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
power module
circuit board
sintered
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201310015960
Other languages
German (de)
Inventor
Richard Randoll
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mercedes Benz Group AG
Original Assignee
Daimler AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimler AG filed Critical Daimler AG
Priority to DE201310015960 priority Critical patent/DE102013015960A1/en
Publication of DE102013015960A1 publication Critical patent/DE102013015960A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/8284—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

The module (2) has electrical terminals arranged on an upper surface of a semiconductor chip. The semiconductor chip is provided under a silvered carrier i.e. copper layer, and embedded into a cavity. The carrier is provided with a circuit board. An O-shaped copper layer is located at the upper surface of the semiconductor chip. A gate (6) and an emitter (4) are arranged on different planes. An independent claim is also included for a method for manufacturing a power module.

Description

Die Erfindung betrifft ein Leistungsmodul, insbesondere für Kraftfahrzeuge, sowie ein Verfahren zur Herstellung eines Leistungsmoduls. Das Leistungsmodul weist wenigstens einen Halbleiterchip auf, der mittels elektrischer Anschlüsse auf einer Oberseite des Halbleiterchips kontaktiert ist, wobei der Halbleiterchip auf einer Unterseite auf einen Träger gesintert ist.The invention relates to a power module, in particular for motor vehicles, and to a method for producing a power module. The power module has at least one semiconductor chip, which is contacted by means of electrical connections on an upper side of the semiconductor chip, wherein the semiconductor chip is sintered on a lower side onto a carrier.

Leistungsmodule der eingangs genannten Art sind im Stand der Technik bekannt. Derartige Leistungsmodule finden im Kraftfahrzeugbau vielfach Verwendung, unter anderem zur Verwirklichung von elektrischen Antrieben. Die Erhöhung der erreichbaren Leistungsdichten leistungselektronischer Bauelemente ist eine der Schlüsselaufgaben zur Erhöhung der Integrationsdichte von leistungselektronischen Bauelementen. Da die leistungselektronischen Bauelemente im Betrieb Verlustleistung produzieren, die in Wärme umgesetzt wird, ist eine effektive Kühlung von entscheidender Bedeutung und einer der limitierenden Faktoren bei der Erhöhung der Leistungsdichte.Power modules of the type mentioned are known in the art. Such power modules are widely used in automotive engineering, including the realization of electric drives. Increasing the achievable power densities of power electronic components is one of the key tasks for increasing the integration density of power electronic components. Since the power electronic devices produce power dissipation during operation, which is converted into heat, effective cooling is crucial and one of the limiting factors in increasing the power density.

Des Weiteren ist bekannt, dass im Betrieb von Kraftfahrzeugen mechanische Belastungen auftreten, die im Laufe der Zeit zu Defekten der im Kraftfahrzeug verbauten Bauteile, auch leistungselektronischer Bauteile, führen können. Darüber hinaus sind Leistungsmodule auch durch Wärmeausdehnung mechanisch belastet.Furthermore, it is known that in the operation of motor vehicles mechanical loads occur that can lead over time to defects in the motor vehicle components, including power electronic components. In addition, power modules are also mechanically stressed by thermal expansion.

Aus der DE 10 2007 005 223 A1 ist ein Leistungsmodul mit mindestens einem auf einem Substrat angeordneten Halbleiterchip mit nach außen geführten elektrischen Anschlüssen offenbart. Der auf dem Substrat angeordnete Halbleiterchip und die Anschlüsse sind teilweise mit gut wärmeleitendem, elektrisch isolierendem nach außen abdichtendem Material thermisch eng gekoppelt. Dieses Material ist um den Halbleiterchip mit Substrat derart angeordnet, dass sich ein Flachbaukörper ergibt, der bis auf die Seite mit den nach außen geführten Kontakten mit einem Kühlmedium koppelbar ist.From the DE 10 2007 005 223 A1 is a power module with at least one arranged on a substrate semiconductor chip disclosed with outwardly directed electrical connections. The semiconductor chip and the terminals arranged on the substrate are in some cases thermally closely coupled with good heat-conducting, electrically insulating, externally sealing material. This material is arranged around the semiconductor chip with substrate in such a way that results in a flat body which can be coupled to the side with the outwardly guided contacts with a cooling medium.

Aus der DE 10 2007 005 234 A1 ist ein leistungselektronisches Modul mit mindestens einem Halbleiterelemente aufweisenden Halbleiterchip und mit elektrischen Leitungen bekannt, der die mit den Halbleiterelementen elektrisch verbunden sind und in Bezug auf das Modul als Kontakte nach außen geführt sind. Der Halbleiterchip ist mit Keramikteilen verbunden, was über einen Sinterprozess geschehen kann.From the DE 10 2007 005 234 A1 is a power electronic module with at least one semiconductor element semiconductor chip and known with electrical lines, which are electrically connected to the semiconductor elements and are guided in relation to the module as contacts to the outside. The semiconductor chip is connected to ceramic parts, which can be done via a sintering process.

Aufgabe der Erfindung ist es somit, ein Leistungsmodul sowie ein Verfahren zur Herstellung eines Leistungsmoduls der eingangs genannten Art dahingehend zu verbessern, dass eine hohe Packungs- und Leistungsdichte mit hoher mechanischer Stabilität verbunden wird.The object of the invention is therefore to improve a power module and a method for producing a power module of the type mentioned in such a way that a high packing and power density is associated with high mechanical stability.

Die Aufgabe wird gelöst durch ein Leistungsmodul gemäß Anspruch 1 sowie durch ein Verfahren zur Herstellung eines Leistungsmoduls gemäß dem nebengeordneten Anspruch 6. Weitere Ausgestaltungen der Erfindung sind Gegenstand der abhängigen Ansprüche.The object is achieved by a power module according to claim 1 and by a method for producing a power module according to the independent claim 6. Further embodiments of the invention are the subject of the dependent claims.

Ein erfindungsgemäßes Leistungsmodul, welches insbesondere für den Einsatz in Kraftfahrzeugen vorgesehen ist, weist wenigstens einen Halbleiterchip auf, der mittels elektrischer Anschlüsse auf einer Oberseite des Halbleiterchips kontaktiert wird. Ein entsprechender Halbleiterchip kann beispielsweise ein Leistungselement sein, beispielsweise ein Halbleiterverstärker, wie etwa ein Transistor. Im Rahmen der Erfindung ist es nicht notwendig, dass sämtliche Anschlüsse, beispielsweise Gate, Emitter und Basis, von der Oberseite des Halbleiterchips kontaktiert werden, es ist ebenso möglich, Teile der Anschlüsse auf die Unterseite des Halbleiterchips zu verlegen.An inventive power module, which is intended in particular for use in motor vehicles, has at least one semiconductor chip, which is contacted by means of electrical connections on an upper side of the semiconductor chip. A corresponding semiconductor chip may for example be a power element, for example a semiconductor amplifier, such as a transistor. In the context of the invention, it is not necessary that all terminals, such as gate, emitter and base are contacted by the top of the semiconductor chip, it is also possible to lay parts of the terminals on the underside of the semiconductor chip.

Der Halbleiterchip ist auf der Unterseite auf einen Träger gesintert, wobei die betreffenden elektrischen Anschlüsse auf der Oberseite ebenfalls auf den Halbleiterchip gesintert sind. Sintern ist eine gegenüber anderen elektrischen Verbindungen stabile Verbindungsmethode, die mechanischen Belastungen gut standhält. Des Weiteren sind elektrische Sinterschichten gut leitend ausführbar, sodass Einschaltswiderstände reduziert werden können sowie eine gute Wärmeableitung sichergestellt werden kann.The semiconductor chip is sintered on the underside on a carrier, wherein the relevant electrical connections on the upper side are also sintered on the semiconductor chip. Sintering is a stable connection method compared to other electrical connections, which withstands mechanical stresses well. Furthermore, electrical sintered layers can be carried out with good conductivity, so that turn-on resistances can be reduced and good heat dissipation can be ensured.

Im Rahmen der Erfindung ist vorgesehen, dass der Halbleiterchip auf seiner Unterseite in eine Kavität des Trägers gesintert und in einer Leiterplatte eingebettet ist. Auf diese Weise lässt sich der Halbleiterchip noch besser vor mechanischen Belastungen schützen als bei im Stand der Technik bekannten Vorrichtungen. Bei in Leiterplatten eingebetteten Halbleiterchips wurde die Kontaktierung im Stand der Technik mittels anderer Verfahren hergestellt, die nicht so stabil sind wie gesinterte Anschlüsse. Solche Leistungsmodule fallen üblicherweise dadurch aus, dass sich die Leiterplatte mitsamt der elektrischen Anschlüsse von dem Halbleiterchip durch mechanische Belastung abgehoben haben. Mit Hilfe der Erfindung ist es erstmals möglich, eine vollständige Systemintegration mit hoher mechanischer Festigkeit zu kombinieren.In the context of the invention, it is provided that the semiconductor chip is sintered on its underside into a cavity of the carrier and embedded in a printed circuit board. In this way, the semiconductor chip can be even better protected against mechanical stresses than known in the prior art devices. In printed circuit board embedded semiconductor chips, prior art bonding has been made by other methods that are not as stable as sintered leads. Such power modules are usually characterized by the fact that the printed circuit board, together with the electrical connections, have lifted off the semiconductor chip due to mechanical stress. With the aid of the invention it is now possible to combine a complete system integration with high mechanical strength.

Gemäß einer ersten möglichen weiteren Ausgestaltung der Erfindung ist vorgesehen, dass der Halbleiterchip auf der Oberseite und/oder der Unterseite versilbert ist. Die Versilberung erleichtert einerseits das Sintern des Halbleiterchips und hat andererseits Vorteile bei den im Zusammenhang mit dem Verfahren zur Herstellung eines entsprechenden Leistungsmoduls eingehender erläuterten Herstellungsschritten.According to a first possible further embodiment of the invention it is provided that the semiconductor chip is silvered on the top and / or the bottom. The silvering facilitates on the one hand, the sintering of the semiconductor chip and on the other hand has advantages in the detailed in connection with the method for producing a corresponding power module explained manufacturing steps.

Gemäß einer weiteren möglichen Ausgestaltung des erfindungsgemäßen Leistungsmoduls kann vorgesehen sein, dass auf die Oberseite des Halbleiterchips eine U-förmige oder O-förmige Kupferschicht gesintert ist. Mit Hilfe der Aussparung des U's oder des O's wird das Vorsehen von Kontakten für Gate und Emitter vereinfacht.According to another possible embodiment of the power module according to the invention, it can be provided that a U-shaped or O-shaped copper layer is sintered on the top side of the semiconductor chip. With the help of the recess of the U or the O, the provision of contacts for gate and emitter is simplified.

Gemäß einer weiteren möglichen Ausgestaltung der Erfindung kann vorgesehen sein, dass Träger eine Kupferschicht ist. Kupfer ist sehr gut elektrisch leitend und ebenso ein sehr guter Wärmeleiter.According to another possible embodiment of the invention can be provided that carrier is a copper layer. Copper is very good electrical conductor and also a very good conductor of heat.

Gemäß einer weiteren möglichen Ausgestaltung der Erfindung kann vorgesehen sein, dass die Anschlüsse Gate und Emitter aufweisen, wobei Gate und Emitter auf unterschiedlichen Ebenen angeordnet sind. Dies kann eine seitliche Herausführung der Kontakte vereinfachten.According to a further possible embodiment of the invention, it may be provided that the terminals have gate and emitter, wherein gate and emitter are arranged on different levels. This can simplify lateral removal of the contacts.

Alternativ dazu können Gate und Emitter auf einer Ebene angeordnet sein. Dann empfiehlt es sich, wenn eine auf die Oberseite des Halbleiterchips gesinterte Kupferschicht U-förmig ist, damit das Gate in den Freiraum des U's geführt werden kann.Alternatively, the gate and emitter may be arranged on a plane. It is then recommended that a copper layer sintered on top of the semiconductor chip is U-shaped, so that the gate can be guided into the free space of the U.

Ein erster unabhängiger Gegenstand der Erfindung betrifft ein Verfahren zur Herstellung eines Leistungsmoduls, bei dem ein Halbleiterchip mit einer Unterseite des Halbleiterchips in eine Kavität eines Trägers gesintert wird, in der Folge in eine Leiterplatte eingebettet wird, danach Anschlüsse auf eine Oberseite des Halbleiterchips gesintert und anschließend einlaminiert werden. Auf diese Weise ist es möglich, ein Leistungsmodul herzustellen, das gleichzeitig integriert ist und beidseitig gesintert für hohe Stabilität.A first independent subject matter of the invention relates to a method for producing a power module, in which a semiconductor chip is sintered with a lower side of the semiconductor chip into a cavity of a carrier, is subsequently embedded in a printed circuit board, then terminals are sintered on an upper side of the semiconductor chip and subsequently be laminated. In this way it is possible to produce a power module that is integrated at the same time and sintered on both sides for high stability.

Gemäß einer ersten möglichen Ausgestaltung des erfindungsgemäßen Verfahrens kann vorgesehen sein, dass ein sich auf dem Halbleiterchip befindlicher Teil der Leiterplatte entfernt wird. Alternativ dazu kann die Leiterplatte von Vornherein vor dem Einbetten entsprechende Ausschnitte aufweisen.According to a first possible embodiment of the method according to the invention, provision may be made for a part of the printed circuit board located on the semiconductor chip to be removed. Alternatively, the circuit board from the outset before embedding have corresponding cutouts.

Gemäß einer weiteren möglichen Ausgestaltung des erfindungsgemäßen Verfahrens kann vorgesehen sein, dass der Halbleiterchip vor dem Sintern zumindest an der Oberseite und/oder an der Unterseite versilbert wird. Auf diese Weise lässt sich die Ausbildung einer Sinterschicht vereinfachen. Darüber hinaus erleichtert die Silberschicht das möglicherweise notwendige Entfernen eines auf dem Halbleiterchip befindlichen Teils der Leiterplatte.According to a further possible embodiment of the method according to the invention, provision can be made for the semiconductor chip to be silvered at least at the top side and / or at the bottom side before sintering. In this way, the formation of a sintered layer can be simplified. In addition, the silver layer facilitates the possibly necessary removal of a part of the printed circuit board located on the semiconductor chip.

Gemäß einer weiteren möglichen Ausgestaltung des erfindungsgemäßen Verfahrens kann zur Herstellung von Anschlüssen eine U-förmige oder O-förmige Kupferschicht auf den Halbleiterchip gesintert werden. Die Aussparung des U's bzw. O's kann dann zur Kontaktierung beispielsweise eines Gates herangezogen werden.According to another possible embodiment of the method according to the invention, a U-shaped or O-shaped copper layer can be sintered onto the semiconductor chip for the purpose of producing connections. The recess of the U or O can then be used for contacting, for example, a gate.

Gemäß einer weiteren möglichen Ausgestaltung des Verfahrens kann vorgesehen sein, dass nach dem Einlaminieren eine Leiterplattenschicht aufgebracht wird. Auf diese Weise ist das Leistungsmodul vollständig integrierbar.According to another possible embodiment of the method, provision may be made for a printed circuit board layer to be applied after lamination. In this way, the power module is fully integrated.

Gemäß einer weiteren möglichen Ausgestaltung des erfindungsgemäßen Verfahrens können für einen oder mehrere Anschlüsse Durchkontaktierungen in die Leiterplattenschicht eingebracht werden.According to a further possible embodiment of the method according to the invention, vias can be introduced into the circuit board layer for one or more connections.

Die Erfindung wird anhand von Ausführungsbeispielen erläutert. Dabei zeigen schematisch:The invention will be explained with reference to exemplary embodiments. Here are shown schematically:

1a bis d ein Leistungsmodul gemäß einer ersten Ausführungsform, 1a to d a power module according to a first embodiment,

2a bis c ein erfindungsgemäßes Leistungsmodul gemäß einer zweiten Ausführungsform sowie 2a to c, an inventive power module according to a second embodiment and

3a bis e Verfahrensschritte zur Herstellung eines erfindungsgemäßen Leistungsmoduls. 3a to e process steps for producing a power module according to the invention.

In den nachfolgenden Figuren werden gleiche oder gleich wirkende Bauteile zur besseren Lesbarkeit mit gleichen Bezugszeichen versehen.In the following figures, identical or equivalent components are provided with the same reference numerals for better readability.

Die 1a bis 1d zeigen ein Leistungsmodul 2 gemäß einer ersten Ausführungsform.The 1a to 1d show a power module 2 according to a first embodiment.

1a zeigt eine Draufsicht auf eine Oberseite 2.1 des erfindungsgemäßen Leistungsmoduls 2. Auf der Oberseite 2.1 des Leistungsmoduls 2 sind ein Emitter 4 sowie ein Gate 6 angeordnet. Der Emitter 4 schließt das Gate 6 U-förmig ein. Emitter 4 und Gate 6 sind somit auf einer gemeinsamen Ebene angeordnet. 1a shows a plan view of an upper side 2.1 the power module according to the invention 2 , On the top 2.1 of the power module 2 are an emitter 4 as well as a gate 6 arranged. The emitter 4 closes the gate 6 U-shaped one. emitter 4 and gate 6 are thus arranged on a common plane.

1b zeigt einen Schnitt durch das erfindungsgemäße Leistungsmodul 2 entlang der Schnittlinie A-A gemäß 1a. 1b shows a section through the power module according to the invention 2 along the section line AA according to 1a ,

Ein Halbleiterchip 8, beispielsweise ein Feldeffekttransistor, ist auf eine untere Kupferschicht 10 gesintert, wodurch eine Sinterschicht 12 ausgebildet ist. Über die untere Kupferschicht 10 kann ein Anschluss verwirklicht sein, z. B. die Basis eines Feldeffekttransistors.A semiconductor chip 8th For example, a field effect transistor is on a lower copper layer 10 sintered, creating a sintered layer 12 is trained. Over the lower copper layer 10 a connection can be realized, for. B. the basis of a field effect transistor.

Der Halbleiterchip 8 ist in einer Leiterplatte 14 integriert. Die Leiterplatte 14 kann beispielsweise aus faserverstärktem Kunststoff bestehen. Auf die Oberseite des Halbleiterchips 8 ist eine U-förmige Kupferschicht 16 gesintert, wodurch sich eine dazwischenliegende U-förmige Sinterschicht 18 ausbildet. The semiconductor chip 8th is in a circuit board 14 integrated. The circuit board 14 may for example consist of fiber-reinforced plastic. On top of the semiconductor chip 8th is a U-shaped copper layer 16 sintered, resulting in an intermediate U-shaped sintered layer 18 formed.

Der Halbleiterchip 8 kann eine Silberschicht aufweisen, die das Sintern und die in 3 erläuterte Durchführung des erfindungsgemäßen Herstellungsverfahrens erleichtert.The semiconductor chip 8th may have a silver layer, the sintering and the in 3 explained implementation of the inventive manufacturing process easier.

Die U-förmige Kupferschicht 16 ist auf der dem Halbleiterchip 8 abgewandten Oberseite mit einer Kupferfolie versintert, die damit Teil des Emitters 4 ist.The U-shaped copper layer 16 is on the the semiconductor chip 8th opposite top sintered with a copper foil, which thus part of the emitter 4 is.

In der U-förmigen Aussparung 5 ist ein Isolator 20, beispielsweise aus Leiterplattenmaterial angeordnet, um einen Kurzschluss vom Gate 6 und Emitter 4 zu verhindern. In den Isolator 20 ist eine Durchkontaktierung 22 eingebracht, die mit Kupfer verfüllt ist und die einen Anschluss für das Gate 6 darstellt.In the U-shaped recess 5 is an insulator 20 , For example, arranged from printed circuit board material to a short circuit from the gate 6 and emitter 4 to prevent. In the insulator 20 is a via 22 which is filled with copper and which has a connection for the gate 6 represents.

1c zeigt einen Schnitt durch das erfindungsgemäße Leistungsmodul 2 entlang der Schnittlinie B-B aus 1a. 1c shows a section through the power module according to the invention 2 along the section line BB 1a ,

Die Leiterplatte 14 weist eine ebenfalls U-förmige Aussparung zur Einbringung der U-förmigen Kupferschicht 16 auf. Dadurch ist der Halbleiterchip 8 weitgehend in die Leiterplatte 14 integriert, die den Halbleiterchip 8 rechterhand teilweise überdeckt.The circuit board 14 has a likewise U-shaped recess for introducing the U-shaped copper layer 16 on. This is the semiconductor chip 8th largely in the circuit board 14 integrated, which is the semiconductor chip 8th partially covered on the right side.

1d zeigt die U-förmige Kupferschicht 16, die den Emitter 4 bildet, in perspektivischer Ansicht. Die U-förmige Kupferschicht 16 ist folienartig mit einer wesentlich geringeren Höhe als Länge und Breite. Im vorliegenden Ausführungsbeispiel beträgt die Höhe ein Zehntel der Länge und ein Zehntel der Breite. 1d shows the U-shaped copper layer 16 that the emitter 4 forms, in perspective view. The U-shaped copper layer 16 is like a foil with a much lower height than length and width. In the present embodiment, the height is one tenth of the length and one tenth of the width.

Die 2a bis 2c zeigen ein Leistungsmodul 2' gemäß einer zweiten Ausführungsform.The 2a to 2c show a power module 2 ' according to a second embodiment.

Das Leistungsmodul 2' gemäß den 2a bis 2c ist mit Emitter 4 und Gate 6 auf unterschiedlichen Ebenen angeordnet. Der Emitter 4 umgibt das Gate 6 in dieser Ausführungsform O-förmig.The power module 2 ' according to the 2a to 2c is with emitter 4 and gate 6 arranged on different levels. The emitter 4 surrounds the gate 6 O-shaped in this embodiment.

Im Schnitt A-A gemäß 2a zeigt 2b die zweilagige Anordnung von Gate 6 und Emitter 4. Zur Verwirklichung dieser Anordnung ist eine zusätzliche Lage einer Leiterplatte 24 vorgesehen, durch die das Gate 6 in der gewählten Darstellung oberhalb des Emitters 4 anordenbar ist. Die zusätzliche Leiterplattenlage 24 reicht bis auf den Halbleiterchip 8 und weist eine Durchkontaktierung 26 auf, die mit Kupfer verfüllt ist.On average AA according to 2a shows 2 B the two-layer arrangement of gate 6 and emitter 4 , To achieve this arrangement is an additional layer of a circuit board 24 provided by the gate 6 in the selected representation above the emitter 4 can be arranged. The additional circuit board position 24 extends to the semiconductor chip 8th and has a via 26 which is filled with copper.

In 2c ist die O-förmige Kupferschicht 28 in perspektivischer Darstellung gezeigt. Die O-förmige Kupferschicht 28 weist eine Durchgangsausnehmung 30 auf und ist wie die U-förmige Kupferschicht 16 aus 1d folienartig.In 2c is the O-shaped copper layer 28 shown in perspective. The O-shaped copper layer 28 has a through-hole 30 on and is like the U-shaped copper layer 16 out 1d film-like.

Die 3a bis 3e zeigen Schritte des Herstellungsverfahrens zur Herstellung eines Leistungsmoduls 2 gemäß der zweiten Ausführungsform.The 3a to 3e show steps of the manufacturing process for making a power module 2 according to the second embodiment.

Wie in 3a dargestellt ist, wird in einem ersten Schritt der Halbleiterchip 8 in eine Kavität 32 der unteren Kupferschicht 10 eingesintert, wodurch die Sinterschicht 12 entsteht.As in 3a is shown, in a first step, the semiconductor chip 8th in a cavity 32 the lower copper layer 10 sintered, causing the sintered layer 12 arises.

Im Anschluss wird gemäß 3b der eingesinterte Halbleiterchip 8 in eine Leiterplatte 14 eingebettet. In dem dargestellten Ausführungsbeispiel ist die Leiterplatte 14 durchgehend und bedeckt somit die Oberseite des Halbleiterchips 8. In dem in 3b dargestellten Schritt wird die Leiterplatte 14 im Bereich des Halbleiterchips 8 entfernt. Die Form und Größe des freigelegten Bereichs entspricht im Wesentlichen dem danach aufzubringenden Kupferelement.Following is in accordance with 3b the sintered semiconductor chip 8th in a circuit board 14 embedded. In the illustrated embodiment, the circuit board 14 through and thus covers the top of the semiconductor chip 8th , In the in 3b illustrated step is the circuit board 14 in the area of the semiconductor chip 8th away. The shape and size of the exposed area substantially corresponds to the copper element to be applied thereafter.

In dem in 3c dargestellten Schritt wird die O-förmige Kupferschicht 28 auf den Halbleiterchip 8 gesintert.In the in 3c The illustrated step is the O-shaped copper layer 28 on the semiconductor chip 8th sintered.

In dem Verfahrensschritt nach 3d wird mit Leiterplattenmaterial neu einlaminiert, sodass eine ebene Oberfläche entsteht und anschließend eine Kupferschicht aufgebracht, die den Emitter 4 kontaktiert. Im Anschluss an das Aufbringen der Kupferschicht wird das Leiterplattenmaterial 24 angebohrt, um eine Durchgangsausnehmung zu schaffen (nicht dargestellt).In the process step after 3d is re-laminated with circuit board material to form a flat surface and then a copper layer is applied to the emitter 4 contacted. Following application of the copper layer, the circuit board material becomes 24 drilled to provide a through-hole (not shown).

Gemäß 3e wird eine weitere Leiterplattenlage 24 auflaminiert, die sich mit der zuvor aufgebrachten Leiterplattenlage verbindet. Die Leiterplattenlage 24 wird angebohrt, um die Durchkontaktierung 22 nach oben hin freizumachen, die Durchkontaktierung 22 wird mit Kupfer verfüllt und anschließend eine Kupferlage 34 aufgebracht.According to 3e will be another PCB layer 24 laminated, which connects to the previously applied printed circuit board layer. The PCB situation 24 is drilled to the feedthrough 22 to clear up, the via 22 is filled with copper and then a copper layer 34 applied.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

2, 2'2, 2 '
Leistungsmodulpower module
2.12.1
Oberseitetop
44
Emitteremitter
55
Aussparungrecess
66
Gategate
88th
HalbleiterchipSemiconductor chip
1010
untere Kupferschichtlower copper layer
1212
untere Sinterschichtlower sintered layer
1414
Leiterplattecircuit board
1616
U-förmige KupferschichtU-shaped copper layer
1818
obere Sinterschichtupper sintered layer
20 20
Isolatorinsulator
2222
Durchkontaktierungvia
2424
Leiterplattecircuit board
2626
Durchkontaktierungvia
2828
O-förmige KupferschichtO-shaped copper layer
3030
Durchgangsausnehmungthrough recess
3232
Kavitätcavity
3434
Kupferlagecopper sheet

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • DE 102007005223 A1 [0004] DE 102007005223 A1 [0004]
  • DE 102007005234 A1 [0005] DE 102007005234 A1 [0005]

Claims (10)

Leistungsmodul, insbesondere Kraftfahrzeugleistungsmodul (2; 2'), mit wenigstens einem Halbleiterchip (8), der mittels elektrischer Anschlüsse (4, 6) auf einer Oberseite des Halbleiterchips (8) kontaktiert ist, wobei der Halbleiterchip (8) auf einer Unterseite auf einen Träger (10) gesintert ist, wobei die elektrischen Anschlüsse (4, 6) auf den Halbleiterchip (8) gesintert sind, dadurch gekennzeichnet, dass der Halbleiterchip (8) in eine Kavität (32) des Trägers (10) gesintert und in einer Leiterplatte (14, 24) eingebettet ist.Power module, in particular motor vehicle power module ( 2 ; 2 ' ), with at least one semiconductor chip ( 8th ), which by means of electrical connections ( 4 . 6 ) on an upper side of the semiconductor chip ( 8th ), wherein the semiconductor chip ( 8th ) on a base on a support ( 10 ) is sintered, the electrical connections ( 4 . 6 ) on the semiconductor chip ( 8th ) are sintered, characterized in that the semiconductor chip ( 8th ) into a cavity ( 32 ) of the carrier ( 10 ) sintered and in a circuit board ( 14 . 24 ) is embedded. Leistungsmodul nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiterchip (8) auf seiner Oberseite und/oder der Unterseite versilbert ist.Power module according to claim 1, characterized in that the semiconductor chip ( 8th ) is silvered on its top and / or bottom. Leistungsmodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass auf die Oberseite des Halbleiterchips (8) eine U-förmige oder O-förmige Kupferschicht (16; 28) gesintert ist.Power module according to claim 1 or 2, characterized in that on the upper side of the semiconductor chip ( 8th ) a U-shaped or O-shaped copper layer ( 16 ; 28 ) is sintered. Leistungsmodul nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der Träger eine Kupferschicht (10) ist.Power module according to one of the preceding claims, characterized in that the carrier has a copper layer ( 10 ). Leistungsmodul nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Anschlüsse Gate (6) und Emitter (4) aufweisen, wobei Gate (6) und Emitter (4) auf unterschiedlichen Ebenen angeordnet sind.Power module according to one of the preceding claims, characterized in that the terminals gate ( 6 ) and emitter ( 4 ), wherein Gate ( 6 ) and emitter ( 4 ) are arranged at different levels. Verfahren zur Herstellung eines Leistungsmoduls (2, 2'), bei dem ein Halbleiterchip (8) mit einer Unterseite des Halbleiterchips (8) in eine Kavität (32) eines Trägers (10) gesintert wird, in der Folge in eine Leiterplatte (14) eingebettet wird, danach Anschlüsse (4, 6) auf eine Oberseite des Halbleiterchips (8) gesintert und anschließend einlaminiert werden.Method for producing a power module ( 2 . 2 ' ), in which a semiconductor chip ( 8th ) with a lower side of the semiconductor chip ( 8th ) into a cavity ( 32 ) of a carrier ( 10 ) is sintered, subsequently in a printed circuit board ( 14 ), then connections ( 4 . 6 ) on an upper side of the semiconductor chip ( 8th ) are sintered and then laminated. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der Halbleiterchip (8) vor dem Sintern zumindest an der Unterseite und/oder Oberseite versilbert wird.Method according to claim 6, characterized in that the semiconductor chip ( 8th ) is silvered at least at the bottom and / or top before sintering. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass zur Herstellung von Anschlüssen (4, 6) eine U-förmige oder O-förmige Kupferschicht (14; 24) auf den Halbleiterchip (8) gesintert wird.Method according to claim 6 or 7, characterized in that for the production of connections ( 4 . 6 ) a U-shaped or O-shaped copper layer ( 14 ; 24 ) on the semiconductor chip ( 8th ) is sintered. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass nach dem Einlaminieren eine Leiterplattenschicht (24) aufgebracht wird.Method according to one of claims 6 to 8, characterized in that after the lamination a circuit board layer ( 24 ) is applied. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass für einen oder mehrere Anschlüsse (4, 6) Durchkontaktierungen (26, 30) in die Leiterplattenschicht (14, 24) eingebracht werden.Method according to claim 9, characterized in that for one or more connections ( 4 . 6 ) Vias ( 26 . 30 ) in the circuit board layer ( 14 . 24 ) are introduced.
DE201310015960 2013-09-25 2013-09-25 Power module for motor cars, has electrical terminals arranged on upper surface of semiconductor chip, which is provided under carrier and embedded into cavity, and carrier provided with circuit board Withdrawn DE102013015960A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201310015960 DE102013015960A1 (en) 2013-09-25 2013-09-25 Power module for motor cars, has electrical terminals arranged on upper surface of semiconductor chip, which is provided under carrier and embedded into cavity, and carrier provided with circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201310015960 DE102013015960A1 (en) 2013-09-25 2013-09-25 Power module for motor cars, has electrical terminals arranged on upper surface of semiconductor chip, which is provided under carrier and embedded into cavity, and carrier provided with circuit board

Publications (1)

Publication Number Publication Date
DE102013015960A1 true DE102013015960A1 (en) 2014-04-10

Family

ID=50337077

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310015960 Withdrawn DE102013015960A1 (en) 2013-09-25 2013-09-25 Power module for motor cars, has electrical terminals arranged on upper surface of semiconductor chip, which is provided under carrier and embedded into cavity, and carrier provided with circuit board

Country Status (1)

Country Link
DE (1) DE102013015960A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018102144A1 (en) * 2018-01-31 2019-08-01 Tdk Electronics Ag Electronic component

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007005223A1 (en) 2006-02-10 2007-09-13 Continental Teves Ag & Co. Ohg Motor-pump unit
DE102007005234A1 (en) 2007-01-30 2008-07-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Power electronic module for manufacturing converter, has electrical lines electrically connected with semiconductor elements, where semiconductor chip and attached electrical lines are held in electrical isolating ceramic casing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007005223A1 (en) 2006-02-10 2007-09-13 Continental Teves Ag & Co. Ohg Motor-pump unit
DE102007005234A1 (en) 2007-01-30 2008-07-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Power electronic module for manufacturing converter, has electrical lines electrically connected with semiconductor elements, where semiconductor chip and attached electrical lines are held in electrical isolating ceramic casing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018102144A1 (en) * 2018-01-31 2019-08-01 Tdk Electronics Ag Electronic component
US11462476B2 (en) 2018-01-31 2022-10-04 Tdk Electronics Ag Electronic device

Similar Documents

Publication Publication Date Title
EP1772902B1 (en) Power semiconductor modul with intermediate isolating layer und method of manufacturing
DE102008017454B4 (en) Power semiconductor module with hermetically sealed circuit arrangement and manufacturing method for this purpose
EP2973671B1 (en) Method for the production of an electronic sub-assembly
DE102014213564A1 (en) Semiconductor device and method for its production
DE102013213073A1 (en) Method for producing an optoelectronic component
DE102018121403A1 (en) Method of making a stabilized board
EP1508167A2 (en) High-frequency power semiconductor module with a hollow housing and method for the production thereof
DE10232788B4 (en) Electronic component with a semiconductor chip on a system carrier, system carrier and method for producing an electronic component
DE102006060533A1 (en) Method for producing a first layer with an electrical line and arrangement with a contact layer
DE102007010731A1 (en) Method for arranging electronic chip in circuit board, involves forming of cavity in circuit board and base of cavity is structured for forming connection point
DE102008039921B4 (en) Method of manufacturing an electronic device with a discrete component
DE102008058003A1 (en) Semiconductor module and method for its production
DE102020125705A1 (en) Power semiconductor device
DE102013015960A1 (en) Power module for motor cars, has electrical terminals arranged on upper surface of semiconductor chip, which is provided under carrier and embedded into cavity, and carrier provided with circuit board
DE102016103354A1 (en) OPTOELECTRONIC COMPONENT WITH A LADDER FRAME
DE102020209752A1 (en) Electronic circuit module
DE102011010362A1 (en) Semiconductor device has planar conductor that is formed on insulation layer in opposite side of substrate, where lateral edge of conductor is contacted and covered with metal film
DE102014109385A1 (en) Electronic component arrangement
EP3503694B1 (en) Method for producing a heat-conducting connection between a power component and a metallic layer of a circuit carrier
DE102019105123B4 (en) Semiconductor device, laminated semiconductor device and method of manufacturing a semiconductor device
DE102011005933A1 (en) Method for producing molding compound surrounded by circuit substrate, involves performing connection by bonding wire prior to encapsulation of substrate facing end of conductor track foil having tying up region on circuit substrate
DE102018204553B4 (en) Power electronics module for automotive applications
EP1291917A2 (en) Electric circuit element, especially power module and associated process of manufacturing
DE102018104144B4 (en) Process for contacting and packaging a semiconductor chip
DE102023200119A1 (en) Chip package and method for packaging a component

Legal Events

Date Code Title Description
R230 Request for early publication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee