Stand der TechnikState of the art
Die vorliegende Erfindung betrifft ein Verfahren zur Datenübertragung zwischen mindestens zwei integrierten Bausteinen. Ferner betrifft die Erfindung eine Kommunikationsverbindung zwischen zwei integrierten Bausteinen.The present invention relates to a method for data transmission between at least two integrated components. Furthermore, the invention relates to a communication connection between two integrated components.
Integrierte Bausteine werden heutzutage häufig über ein sogenanntes Serial Peripheral Interface (SPI) oder SPI-ähnliche Kommunikationsverbindungen miteinander verbunden. Dies gilt insbesondere dann, wenn die integrierten Bausteine steuergeräteinterne Bausteine eines Steuergerätes sind. Hauptmerkmale einer solchen SPI- bzw. SPI-ähnlichen Kommunikationsverbindung sind hierbei Bus-, Stern- bzw. Punkt-zu-Punkt-Topologien, eine Datentaktleitung (CLK), eine oder mehrere Datenleitungen sowie eine Chip Select(CS)-Leitung pro Baustein.Nowadays, integrated components are often interconnected via a so-called Serial Peripheral Interface (SPI) or SPI-like communication links. This applies in particular when the integrated components are ECU-internal components of a control unit. The main features of such an SPI or SPI-like communication connection are bus, star or point-to-point topologies, a data clock line (CLK), one or more data lines and a chip select (CS) line per block.
Ferner sind aus dem Stand der Technik 1-Bit-serielle Kommunikationsverbindungen zur Datenübertragung zwischen integrierten Bausteinen bekannt. Hierbei erfolgt eine Datentaktrückgewinnung und/oder eine Synchronisation durch separate Takt-/Synch-Leitungen oder durch zusätzliche Bits im Datenstrom, die zusammen mit dem Nutzdaten über die Kommunikationsverbindung übertragen werden. Beispiele für 1-Bit-serielle Protokolle sind beispielsweise Biphase, das einen Zweiphasenmarkierungscode (biphase mark-code) verwendet, oder digRF, dass zur Übertragung von Videodaten eingesetzt wird.Furthermore, 1-bit serial communication links for data transmission between integrated components are known from the prior art. In this case, a data clock recovery and / or synchronization by separate clock / synch lines or by additional bits in the data stream, which are transmitted together with the user data via the communication connection. Examples of 1-bit serial protocols are, for example, Biphase, which uses a biphase mark-code, or digRF, which is used to transmit video data.
In der Regel erfordern die meisten integrierten Bausteine, die mittels einer Kommunikationsverbindung zur Datenübertragung miteinander verbunden sind, einen zusätzlichen externen Systemtakt bzw. besitzen einen internen Oszillator zur Taktgenerierung aus zusätzlich zu den Nutzdaten übertragenen Bits.In general, most integrated components that are connected to one another by means of a communication connection for data transmission require an additional external system clock or have an internal oscillator for clock generation from bits transmitted in addition to the user data.
Eine Kommunikationsverbindung nach dem SPI-Protokoll zur Datenübertragung zwischen integrierten Bausteinen hat die folgenden Einschränkungen bzw. Nachteile:
- – Es kann lediglich eine relativ geringe Datenrate realisiert werden, da die Datenleitung zwischen den integrierten Bausteinen bidirektional genutzt wird, mit einer Datentaktleitung.
- – An den integrierten Bausteinen ist eine große Anzahl von Pins und Leitungen erforderlich, insbesondere wenn mehr als zwei Bausteine miteinander verbunden werden sollen.
- – Da das Datentaktsignal nur während des tatsächlichen Datentransfers anliegt, ist ein zusätzlicher Systemtakt in dem Baustein notwendig. Damit liegen mindestens zwei unterschiedliche Taktdomänen in dem empfangenen Baustein an (Datentakt der Datenübertragung und Systemtakt), so dass eine aufwendige Datensynchronisation erforderlich ist.
- – Eine Auskopplung einzelner Bausteine (zum Beispiel für Versuchsträger) ist nicht oder nur mit extrem hohem Aufwand möglich, da bei dem SPI-Protokoll die Datenlaufzeit nie größer als die Hälfte der Datentaktperiode sein darf. Somit ist eine Verlängerung der Zuleitung mit einer Reduzierung der Datenrate verbunden. Und dies, obwohl zum Beispiel durch Einsatz von Low Voltage Differential Signaling(LVDS)-Treiberbausteinen die Erzielung einer höheren Bandbreite theoretisch möglich wäre.
- – Die Übertragung eines Datenpakets (in der Regel 8, 16 bzw. 32 Bit) kann nicht unterbrochen werden, beispielsweise zur Übertragung eiliger Daten. Die eiligen Daten können frühestens nach der Übertragung des vollständigen Datenpakets übertragen werden.
A communication connection according to the SPI protocol for data transmission between integrated components has the following limitations or disadvantages: - - It can only be realized a relatively low data rate, since the data line between the integrated modules is used bidirectionally, with a data clock line.
- - The integrated devices require a large number of pins and lines, especially if more than two devices are to be connected.
- - Since the data clock signal is present only during the actual data transfer, an additional system clock in the block is necessary. This is at least two different clock domains in the received block (data clock of data transfer and system clock), so that a complex data synchronization is required.
- - A decoupling of individual blocks (for example, for test carriers) is not possible or only with extremely high effort, as in the SPI protocol, the data runtime may never be greater than half of the data clock period. Thus, an extension of the supply line is associated with a reduction of the data rate. And this, although, for example, by using Low Voltage Differential Signaling (LVDS) driver chips, theoretically, achieving a higher bandwidth would be possible.
- - The transmission of a data packet (usually 8, 16 or 32 bits) can not be interrupted, for example, for transmitting urgent data. The urgent data can be transmitted at the earliest after the transmission of the complete data packet.
Die Verbindung von integrierten Bausteinen mittels einer 1-Bit-seriellen Kommunikationsverbindung hat die folgenden Einschränkungen bzw. Nachteile:
- – Es ist ein zusätzlicher Systemtakt notwendig, um das Einlesen des seriellen Datenprotokolls zu gewährleisten. Der Systemtakt muss dabei entweder um ein Vielfaches größer als der Datentakt sein oder es muss zusätzlich eine aufwendige Phasenregelschleife(sog. Phase-Locked Loop, PLL)-Schaltung zur Datentaktrückgewinnung vorhanden sein.
- – Es sind zusätzliche Bits im Datenstrom notwendig, um die Rückgewinnung von Daten, Synchronisation und Datentakt zu ermöglichen (wie beispielsweise bei CAN). Dadurch ergibt sich eine geringere Nutzdatenrate bzw. Netto-Datenrate.
- – Damit nach dem 1-Bit-seriellen Protokoll mit Taktrückgewinnung zum ersten Mal Daten übertragen werden können, ist eine Aufstartphase notwendig, bei der die Rückgewinnung von Daten, Synchronisation und Datentakt kalibriert wird.
- – Bei Störungen in dem übertragenen Signal (Verlust der Synchronisierung) ist eine zeitaufwendige Resynchronisierungsphase erforderlich.
- – Es liegen zwei separate Taktdomänen (Datentakt und Systemtakt) vor, so dass eine Datensynchronisierung erforderlich ist.
- – Der Aufwand für die Datentaktrückgewinnung wächst überproportional mit dem maximal möglichen Datentakt.
- – Es ist eine hohe Technologieanforderung bezüglich der Realisierung der Taktrückgewinnung erforderlich, insbesondere bei hohen Datenraten.
The connection of integrated components by means of a 1-bit serial communication connection has the following limitations or disadvantages: - - An additional system clock is necessary to ensure reading of the serial data protocol. The system clock must either be many times greater than the data clock or it must additionally be a complex phase-locked loop (so-called phase-locked loop, PLL) circuit for data clock recovery available.
- - Additional bits in the data stream are necessary to allow recovery of data, synchronization and data clock (as in CAN). This results in a lower payload data rate or net data rate.
- In order for data to be transferred for the first time after the 1-bit clock-recovery serial protocol, a start-up phase is necessary in which the recovery of data, synchronization and data clock is calibrated.
- - In case of disturbances in the transmitted signal (loss of synchronization) a time-consuming resynchronization phase is required.
- - There are two separate clock domains (data clock and system clock), so data synchronization is required.
- - The effort for data clock recovery grows disproportionately with the maximum possible data clock.
- - There is a high technology demand for the implementation of clock recovery required, especially at high data rates.
Offenbarung der ErfindungDisclosure of the invention
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine neuartige Datenübertragung zwischen integrierten Bausteinen vorzuschlagen, die nicht den Beschränkungen der heute gebräuchlichen Verfahren unterliegt. Insbesondere soll mit der vorliegenden Erfindung eine Reduzierung der Pinanzahl, der Komplexität und der Größe der integrierten Bausteine sowie des Verdrahtungsaufwands zwischen den Bausteinen und gleichzeitig eine Erhöhung der möglichen Datenrate bei reduzierter Komplexität erzielt werden. Weitere Aufgaben der vorliegenden Erfindung sind die Erhöhung der Protokollrobustheit und die Möglichkeit zur Auskopplung von Bausteinen über längere Strecken hinweg. The present invention is based on the object, a novel data transmission between integrated building blocks that is not subject to the limitations of today's common practice. In particular, with the present invention, a reduction in the number of pins, the complexity and the size of the integrated components as well as the wiring effort between the components and at the same time an increase in the possible data rate with reduced complexity can be achieved. Other objects of the present invention are increasing protocol robustness and the ability to extract devices over longer distances.
Zur Lösung dieser Aufgabe wird ausgehend von dem Verfahren zur Datenübertragung der eingangs genannten Art vorgeschlagen, dass zur Datenübertragung in eine Richtung zwischen Bausteinen zwei Leitungen genutzt werden, dass über jede der zwei Leitungen ein binärer Datenstrom übertragen wird und dass pro Übertragungsschritt ein Symbol übertragen wird, das durch die Werte der binären Datenströme zu dem Übertragungsschritt definiert ist. To solve this problem, it is proposed on the basis of the data transmission method of the type mentioned above that two lines are used for data transmission in one direction between blocks, that a binary data stream is transmitted via each of the two lines and that one symbol is transmitted per transmission step, which is defined by the values of the binary data streams to the transmission step.
Mit der vorliegenden Erfindung wird also eine 2-Bit-serielle Schnittstelle bzw. Kommunikationsverbindung realisiert, bei der auf jeder der beiden Leitungen ein binärer Datenstrom ausgegeben wird. Durch geeignete Codierung der Bitwerte der beiden Datenströme kann pro Übertragungsschritt ein Symbol übertragen werden, das mehr Informationen als die Bitwerte der beiden Datenströme enthalten kann. Insbesondere kann jedes der Symbole bei Bitwerten von 0 oder 1 vier verschiedene Werte annehmen. Aufgrund der Codierung können über die beiden Leitungen Daten, Datentakt und eine Frame-Start Information (zur Kennzeichnung des Anfangs eines Übertragungsrahmens) übertragen werden. Die Übertragung erfolgt durch sequentielle Ausgabe der einzelnen Symbole auf den zwei Leitungen. Statische Muster werden dadurch verhindert, dass statt der Wiederholung eines Symbols ein spezielles "Repeat" Symbol ausgegeben wird, das andere Bitwerte umfasst als das zuvor übertragene Symbol. Die Codierung basiert vorzugsweise auf vier Symbolen "0", "1", "Repeat", und "Frame-Start", die über die beiden Leitungen übertragen werden können. With the present invention, therefore, a 2-bit serial interface or communication connection is realized in which a binary data stream is output on each of the two lines. By suitable coding of the bit values of the two data streams, one symbol can be transmitted per transmission step, which can contain more information than the bit values of the two data streams. In particular, each of the symbols may assume four different values for bit values of 0 or 1. Due to the coding, data, data clock and frame start information (for identifying the beginning of a transmission frame) can be transmitted via the two lines. The transmission takes place by sequential output of the individual symbols on the two lines. Static patterns are prevented by outputting, instead of repeating a symbol, a special "repeat" symbol that includes other bit values than the previously transmitted symbol. The coding is preferably based on four symbols "0", "1", "Repeat", and "Frame Start", which can be transmitted over the two lines.
Dadurch ist sichergestellt, dass mindestens auf einer der beiden Übertragungsleitungen ein Pegelwechsel pro ausgegebenem Symbol, das heißt pro Übertragungsschritt stattfindet. Pro Übertragungsschritt wird also ein Symbol auf die zwei Leitungen gelegt. Da damit ein Pegelwechsel pro übertragenem Symbol erfolgt, ist die Datentakt-Rückgewinnung bzw. Decodierung mit einfacher Logik möglich. Vorzugsweise kann dabei der rückgewonnene Datentakt als Systemtakt des Empfängerbausteins genutzt werden. This ensures that at least one of the two transmission lines, a level change per output symbol, that is, per transfer step takes place. For each transfer step, a symbol is placed on the two lines. Since this is a level change per transmitted symbol, the data clock recovery or decoding with simple logic is possible. Preferably, the recovered data clock can be used as a system clock of the receiver module.
Der Beginn einer Datenübertragungseinheit (eines sog. Übertragungsrahmens) ist vorzugsweise durch ein definiertes Symbol "Frame-Start" gekennzeichnet. Damit ist die Grundstruktur des Datenübertragungsprotokolls bereits auf der physikalischen Codierung verfügbar. Dies ermöglicht, zum Beispiel nach einem Übertragungsfehler eine sofortige Fortsetzung der Datenübertragung mit der nächsten Datenübertragungseinheit. Eine zeitaufwendige Aufstartphase ist deshalb nicht notwendig. Start Up-Zeiten zur Synchronisierung der Taktkalibrierung bzw. zum Finden von Synchronisationsmustern, wie dies bei der 1-Bit-seriellen Codierung erforderlich ist, sind bei der vorliegenden Erfindung nicht notwendig. Dadurch wird ein sehr einfaches und robustes Datenübertragungsprotokoll ermöglicht, das zur Erzielung einer relativ hohen Netto-Datenübertragungsrate geeignet ist. The beginning of a data transmission unit (a so-called transmission frame) is preferably characterized by a defined "frame start" symbol. Thus, the basic structure of the data transmission protocol is already available on the physical coding. This allows, for example after a transmission error, an immediate continuation of the data transmission with the next data transmission unit. A time-consuming start-up phase is therefore not necessary. Start up times for synchronizing clock calibration or finding synchronization patterns, as required in 1-bit serial encoding, are not necessary in the present invention. This enables a very simple and robust data transmission protocol suitable for achieving a relatively high net data transmission rate.
Eine geeignete Codierung muss sicherstellen, dass jedem Symbol "0", "1", "Repeat", "Frame-Start" jeweils ein eindeutiger Signalpegel an den beiden Signalleitungen zugeordnet ist. Dabei gibt es eine Vielzahl möglicher Codierungen bei der Übertragung von vier Symbolen über zwei Leitungen. So wäre es beispielsweise denkbar, dass das Symbol "0" durch (0, 0) (die Werte in Klammern bedeuten: Bitwert auf der ersten Signalleitung, Bitwert auf der zweiten Signalleitung), das Symbol "1" durch (1, 1), das Symbol "Repeat" durch (1, 0) und das Symbol "Frame-Start" durch (0, 1) codiert ist. Eine Vielzahl anderer Codierungsmöglichkeiten ist denkbar. Die logische Schnittstellen-Funktion ist dabei bei allen möglichen Codierungen sichergestellt. Die Wahl einer bestimmten Codierung kann vorteilhaft sein, wenn dadurch zum Beispiel das elektromagnetische Abstrahlungsverhalten der Kommunikationsverbindung positiv beeinflusst wird. Ferner kann beispielsweise die Symbolauftretungswahrscheinlichkeit als Kriterium für die Wahl einer bestimmten Codierung genutzt werden ("Frame-Start" tritt beispielsweise weniger häufig auf als andere Symbole). Ebenso kann bei der Wahl einer geeigneten Codierung die Eigenschaft ausgenutzt werden, dass der Übergang von "Frame-Start" auf "Repeat" nicht zwingend benötigt wird. Grundsätzlich sind also viele verschiedene Codierungen möglich, unter Berücksichtigung vorgegebener Randbedingungen und Anforderungen der Kommunikationsverbindung können aber bestimmte Codierungen vorteilhafter gegenüber anderen Codierungen sein.A suitable coding must ensure that each symbol "0", "1", "Repeat", "Frame Start" is assigned a unique signal level on the two signal lines. There are a variety of possible codings in the transmission of four symbols over two lines. For example, it would be conceivable for the symbol "0" to denote (0, 0) (the values in parentheses mean: bit value on the first signal line, bit value on the second signal line), the symbol "1" through (1, 1), the symbol "Repeat" is encoded by (1, 0) and the symbol "frame start" by (0, 1). A variety of other coding options is conceivable. The logical interface function is ensured for all possible encodings. The choice of a specific coding can be advantageous if, for example, the electromagnetic radiation behavior of the communication connection is thereby positively influenced. Further, for example, the symbol occurrence probability may be used as a criterion for choosing a particular encoding ("frame start", for example, occurs less frequently than other symbols). Likewise, when selecting a suitable coding, the property can be exploited that the transition from "frame start" to "repeat" is not absolutely necessary. In principle, therefore, many different codings are possible, but taking into account predetermined boundary conditions and requirements of the communication connection, certain codings may be more advantageous than other codings.
Die vorliegende Erfindung hat den Vorteil, dass Daten auf jeder Flanke, das heißt bei jedem Übertragungsschritt, anliegen, so dass sich eine Reduzierung der maximalen Datentaktfrequenz bei gleichbleibender Datenübertragungsrate ergibt. Das wiederum kann zu einer Reduzierung der elektromagnetischen Interferenz (EMI) durch Reduzierung der Flankensteilheit führen. Ferner bietet die vorliegende Erfindung die Möglichkeit, während der Datenübertragung die Datentaktfrequenz zu variieren, da die Datenübertragung nur an den Pegelwechseln hängt. Dadurch kann zum Beispiel eine Reduzierung der elektromagnetischen Abstrahlung erreicht werden.The present invention has the advantage that data is present on each edge, that is to say in each transmission step, so that there is a reduction of the maximum data clock frequency while the data transmission rate remains constant. This in turn can lead to a reduction in electromagnetic interference (EMI) by reducing edge steepness. Furthermore, the present offers Invention the ability to vary during data transmission, the data clock frequency, since the data transfer depends only on the level changes. As a result, for example, a reduction of the electromagnetic radiation can be achieved.
Weitere Vorteile im Vergleich zu einer 1-Bit-seriellen Schnittstelle ergeben sich durch die Reduzierung des Aufwands der Datentaktrekonstruktion im Empfängerbaustein. Eine separate Taktversorgung (Datentaktleitung und PLL bzw. Quarz und Oszillator) im Empfängerbaustein können eingespart werden. Außerdem weist die Erfindung eine geringere Empfindlichkeit bezüglich der Flankensteilheit im Vergleich zu üblichen 1-Bit-seriellen Protokollen auf. Dadurch ist das Potential zur Reduzierung der elektromagnetischen Abstrahlung größer als bei einer 1-Bit-seriellen Schnittstelle. Dank des dedizierten "Frame-Start"-Symbols ist die Basisstruktur des Übertragungsprotokolls auf der untersten Ebene (Physical Layer) bekannt. Es ist kein zusätzlicher Overhead notwendig, um den Anfang eines Frames (einer Datenübertragungseinheit) zu detektieren. Bei der Erfindung werden gewissermaßen der Physical Layer und der logische Layer zusammengeführt. Darüber hinaus ist bei der Erfindung kein expliziter Start Up notwendig, da die Datenübertragung bereits nach dem ersten Frame steht. Eventuelle Störungen der Datenübertragung sind auf ein Frame begrenzt. Ferner erfolgt bei der vorliegenden Erfindung eine kontinuierliche Resynchronisierung während der Datenübertragung. Bei gleicher Logikkomplexität ist mit der vorliegenden Erfindung eine höhere Frequenz möglich als bei 1-Bit-seriellen Realisierungen, da die Empfängerschaltung deutlich einfacher zu realisieren ist und mit geringerer Verzögerung arbeitet. Schließlich ergibt sich mit der vorliegenden Erfindung eine deutliche Reduzierung der zusätzlichen Synchronisations-Informationen im Vergleich zu herkömmlichen 1-Bit-seriellen Schnittstellen. Damit kann eine höhere Nettodatenrate erzielt werden. Further advantages compared to a 1-bit serial interface result from the reduction of the expense of data clock reconstruction in the receiver module. A separate clock supply (data clock line and PLL or quartz and oscillator) in the receiver module can be saved. In addition, the invention has less sensitivity to edge steepness compared to conventional 1-bit serial protocols. As a result, the potential for reducing the electromagnetic radiation is greater than for a 1-bit serial interface. Thanks to the dedicated "Frame Start" symbol, the base structure of the transmission protocol is known at the lowest level (Physical Layer). There is no additional overhead necessary to detect the beginning of a frame (a data transfer unit). In the invention, so to speak, the physical layer and the logical layer are merged. In addition, no explicit start-up is necessary in the invention, since the data transmission is already after the first frame. Possible disturbances of the data transmission are limited to one frame. Further, in the present invention, continuous resynchronization occurs during data transmission. With the same logic complexity, a higher frequency is possible with the present invention than with 1-bit serial implementations, since the receiver circuit is much easier to implement and works with less delay. Finally, the present invention results in a significant reduction of the additional synchronization information compared to conventional 1-bit serial interfaces. Thus, a higher net data rate can be achieved.
Im Vergleich zu herkömmlichen SPI-Schnittstellen hat die vorliegende Erfindung den Vorteil, dass bei steuergeräteinternen integrierten Bausteinen die Pinanzahl im Steuergerät reduziert werden kann. Außerdem kann die Datenrate bei gleicher Taktfrequenz gegenüber SPI erhöht werden. Aufgrund der unidirektionalen Verbindung bei der vorliegenden Erfindung ist die Geschwindigkeit der Datenübertragung nur durch die Technologie der integrierten Bausteine (zum Beispiel eines ASIC) begrenzt. Die Grenze der Übertragungsgeschwindigkeit ist begrenzt durch die zeitliche Auflösung der Flanken und die maximale Taktfrequenz der synchronen Logik im integrierten Baustein. Auf den beiden Signalleitungen darf keine große Phasendifferenz (Laufzeitdifferenz) auftreten. In comparison with conventional SPI interfaces, the present invention has the advantage that the number of pins in the control unit can be reduced in the case of integrated device integrated circuit devices. In addition, the data rate at the same clock frequency compared to SPI can be increased. Due to the unidirectional connection in the present invention, the speed of data transmission is limited only by the technology of integrated devices (for example, an ASIC). The limit of the transmission speed is limited by the time resolution of the edges and the maximum clock frequency of the synchronous logic in the integrated module. No large phase difference (transit time difference) may occur on the two signal lines.
Nachfolgend werden anhand der Figuren weitere Vorteile und Merkmale von einigen beispielhaften Ausführungsformen der vorliegenden Erfindung näher erläutert. Dabei kann die vorliegende Erfindung die angegebenen Vorteile und Merkmale auch in anderen als den ausdrücklich erwähnten Kombinationen aufweisen. Es zeigen:Hereinafter, further advantages and features of some exemplary embodiments of the present invention will be explained in more detail with reference to FIGS. In this case, the present invention may have the stated advantages and features in other than the expressly mentioned combinations. Show it:
1 ein Beispiel für ein System mit zwei systeminternen integrierten Bausteinen, die mittels einer erfindungsgemäßen Kommunikationsverbindung zum Zwecke einer Datenübertragung miteinander in Verbindung stehen; 1 an example of a system with two intrinsic integrated components that communicate with each other by means of a communication link according to the invention for the purpose of data transmission;
2 Signalverläufe von binären Datenströmen, die über die zwei Leitungen der Kommunikationsverbindung aus 1 übertragen werden; 2 Waveforms of binary data streams flowing over the two lines of the communication link 1 be transmitted;
3 ein Beispiel für ein System mit zwei systeminternen integrierten Bausteinen, die mittels einer SPI-Kommunikationsverbindung zum Zwecke einer Datenübertragung miteinander in Verbindung stehen; 3 an example of a system with two intrinsic integrated building blocks communicating with each other via an SPI communication link for the purpose of data transfer;
4 Signalverläufe von binären Datenströmen, auf den Leitungen der SPI-Kommunikationsverbindung aus 3; 4 Waveforms of binary data streams, on the lines of the SPI communication link off 3 ;
5 ein Beispiel für eine mögliche Codierung von über die Kommunikationsverbindung übertragenen Symbolen; 5 an example of a possible coding of transmitted over the communication link symbols;
6 die Signalverläufe der binären Datenströme auf den zwei Leitungen der erfindungsgemäßen Kommunikationsverbindung bei einer Codierung gemäß 5; 6 the signal waveforms of the binary data streams on the two lines of the communication link according to the invention in a coding according to 5 ;
7 ein Zustandsdiagramm für das erfindungsgemäße Verfahren zur Datenübertragung; 7 a state diagram for the inventive method for data transmission;
8 ein Beispiel für eine Empfänger-Schaltung zur Taktrückgewinnung für das erfindungsgemäße Verfahren zur Datenübertragung; 8th an example of a receiver circuit for clock recovery for the inventive method for data transmission;
9 die entsprechenden Signalverläufe in der Schaltung zur Taktrückgewinnung gemäß 8; 9 the corresponding signal waveforms in the clock recovery circuit according to 8th ;
10 ein erstes Ausführungsbeispiel für eine mögliche Topologie von zwei integrierten Bausteinen, die mittels der erfindungsgemäßen Kommunikationsverbindung zur Datenübertragung miteinander in Verbindung stehen; 10 a first embodiment of a possible topology of two integrated components, which communicate with each other by means of the communication connection according to the invention for data transmission;
11 ein weiteres Beispiel für eine mögliche Topologie zweier integrierter Bausteine, die über eine erfindungsgemäße Kommunikationsverbindung miteinander in Verbindung stehen; 11 a further example of a possible topology of two integrated components, which are connected to one another via a communication connection according to the invention;
12 ein weiteres Beispiel für eine mögliche Topologie von drei integrierten Bausteinen, die mittels mehrerer erfindungsgemäßer Kommunikationsverbindungen zur Datenübertragung miteinander in Verbindung stehen; 12 another example of a possible topology of three integrated building blocks that be in communication with each other by means of a plurality of communication links according to the invention for data transmission;
13 eine weitere mögliche Topologie von drei integrierten Bausteinen, die mittels mehrerer erfindungsgemäßer Kommunikationsverbindungen zur Datenübertragung miteinander in Verbindung stehen; 13 another possible topology of three integrated components, which communicate with each other by means of a plurality of communication links according to the invention for data transmission;
14 ein weiteres Beispiel für eine Topologie von drei integrierten Bausteinen, die mittels mehrerer erfindungsgemäßer Kommunikationsverbindungen miteinander in Verbindung stehen; 14 a further example of a topology of three integrated components, which are interconnected by means of a plurality of communication links according to the invention;
15 ein beispielhafter Aufbau einer funktionalen Einheit aus Sende- und Empfangsschnittstelle eines Bausteins, der mittels einer erfindungsgemäßen Kommunikationsverbindung an einen anderen Baustein zur Datenübertragung angeschlossen werden kann; und 15 an exemplary structure of a functional unit of transmitting and receiving interface of a block which can be connected by means of a communication link according to the invention to another block for data transmission; and
16 verschiedene Beispiele von Codierungsmöglichkeiten bei einer Übertragung von vier Symbolen über zwei Leitungen der Kommunikationsverbindung. 16 various examples of coding possibilities in a transmission of four symbols over two lines of the communication link.
3 zeigt eine aus dem Stand der Technik bekannte SPI-Kommunikationsverbindung. Diese ist in ihrer Gesamtheit mit dem Bezugszeichen 1 bezeichnet. Die SPI-Verbindung 1 verbindet zwei integrierte Bausteine 2, 3, die Bestandteil eines übergeordneten Systems 4 sind, zum Zwecke einer Datenübertragung miteinander. Das übergeordnete System 4 ist beispielsweise ein Steuergerät, insbesondere ein Kraftfahrzeugsteuergerät, beispielsweise ein Steuergerät zur Realisierung einer ABS(Antiblockiersystem)- oder einer ESP(elektronisches Stabilitätsprogramm)-Funktionalität. Bei den Bausteinen 2, 3 handelt es sich somit vorzugsweise um steuergeräteinterne, integrierte Bausteine. Einer der Bausteine, beispielsweise der Sender-Baustein 2, kann als ein Mikrocontroller ausgebildet sein. Der andere Baustein, beispielsweise der Empfängerbaustein 3, kann als eine Treiberendstufe, ein Systembaustein, ein Sensor oder ein Aktor ausgebildet sein. Am Beispiel eines ESP-Steuergeräts 4 kann der Empfänger-Baustein 3 beispielsweise eine elektromagnetische Spule oder mehrerer solcher Spulen zur Ansteuerung von einem oder mehreren Hydraulikventilen der Bremskreisläufe der einzelnen Fahrzeugräder aufweisen. 3 shows a known from the prior art SPI communication link. This is in its entirety by the reference numeral 1 designated. The SPI connection 1 connects two integrated components 2 . 3 that form part of a parent system 4 are, for the purpose of data transmission with each other. The parent system 4 For example, a control device, in particular a motor vehicle control unit, for example, a control unit for the realization of an ABS (anti-lock braking system) - or an ESP (electronic stability program) - functionality. At the building blocks 2 . 3 Thus, it is preferably to ECU internal, integrated blocks. One of the components, for example the transmitter module 2 , may be formed as a microcontroller. The other building block, for example the receiver building block 3 , may be configured as a driver output stage, a system module, a sensor or an actuator. Using the example of an ESP control unit 4 can be the receiver block 3 For example, have an electromagnetic coil or more such coils for controlling one or more hydraulic valves of the brake circuits of the individual vehicle wheels.
Zwischen den integrierten Bausteinen 2, 3 ist – wie gesagt – die SPI-Kommunikationsverbindung 1 angeordnet, die in dem dargestellten Beispiel eine Punkt-zu-Punkt-Topologie aufweist. Die SPI-Kommunikationsverbindung 1 umfasst eine Datentaktleitung (CLK), eine oder mehrere Datenleitungen (SIMO: Slave In Master Out, SOMI: Slave Out Master In) sowie eine Chip Select-Leitung (CS) pro Empfänger-Baustein 3. Between the integrated components 2 . 3 is - as I said - the SPI communication link 1 arranged, which has a point-to-point topology in the illustrated example. The SPI communication connection 1 comprises a data clock line (CLK), one or more data lines (SIMO: Slave In Master Out, SOMI: Slave Out Master In) and a chip select line (CS) per receiver block 3 ,
In 4 sind die Signalverläufe auf den Leitungen CLK, SOMI, SIMO, CS, der SPI-Kommunikationsverbindung 1 beispielhaft dargestellt. Auf der x-Achse ist die Zeit t aufgetragen, wobei über die Zeit t verteilt angeordnete vertikale Linien die einzelnen Übertragungsschritte der Datenübertragung kennzeichnen. Sobald die Chip Select-Leitung CS von "High" auf "Low" wechselt, weiß der Empfänger-Baustein, dass die auf den Datenleitungen SIMO, SOMI übertragenen Daten für den Empfänger-Baustein 3 bestimmt sind (Datenleitung SIMO) bzw. von diesem stammen (Datenleitung SOMI). Die über die Datenleitungen SIMO, SOMI übertragenen Daten sind so lange für den Empfänger-Baustein 3 bestimmt bzw. stammen so lange von diesem, wie die Chip Select-Leitung auf "Low" liegt. Die Datentaktleitung CLK gibt den Datentakt vor, aber nur während die Chip Select-Leitung auf "Low" liegt, und definiert so die einzelnen Übertragungsschritte. In 4 are the waveforms on the lines CLK, SOMI, SIMO, CS, the SPI communication link 1 exemplified. The time t is plotted on the x-axis, wherein vertical lines distributed over the time t mark the individual transmission steps of the data transmission. As soon as the chip select line CS changes from "high" to "low", the receiver module knows that the data transmitted on the data lines SIMO, SOMI for the receiver module 3 are determined (data line SIMO) or derived from this (data line SOMI). The data transmitted via the data lines SIMO, SOMI are so long for the receiver block 3 determine or come from this as long as the chip select line is "low". The data clock line CLK specifies the data clock, but only while the chip select line is low, thus defining the individual transmission steps.
1 zeigt dagegen eine erfindungsgemäße Kommunikationsverbindung 11, die zwischen zwei integrierten Bausteinen 12, 13 angeordnet ist und diese zur Datenübertragung miteinander verbindet. Die Datenübertragung erfolgt dabei lediglich in einer Richtung, nämlich von dem Sender-Baustein 12 zu dem Empfänger-Baustein 13. Es handelt sich also um eine unidirektionale Kommunikationsverbindung 11. Auch bei der vorliegenden Erfindung können die über die Kommunikationsverbindung 11 miteinander verbundenen integrierten Bausteine 12, 13 Bestandteil eines übergeordneten Systems 14 sein, das beispielsweise als ein Steuergerät, insbesondere als ein beliebiges Kraftfahrzeugsteuergerät ausgebildet ist. 1 on the other hand shows a communication connection according to the invention 11 that exist between two integrated building blocks 12 . 13 is arranged and this connects to each other for data transmission. The data transmission takes place only in one direction, namely by the transmitter module 12 to the receiver module 13 , It is therefore a unidirectional communication link 11 , Also in the present invention, the over the communication link 11 interconnected integrated components 12 . 13 Part of a higher-level system 14 be, for example, is designed as a control unit, in particular as any vehicle control unit.
Wie in 1 dargestellt, sind bei der erfindungsgemäßen Kommunikationsverbindung 11 zur Datenübertragung in eine Richtung zwischen den zwei Bausteinen 12, 13 zwei Leitungen a, b, vorgesehen. Über jede der zwei Leitungen a, b wird ein binärer Datenstrom übertragen, wie dies beispielhaft in 2 dargestellt ist. Dabei definieren auch hier die über die Zeitachse t verteilt angeordneten vertikalen Linien die einzelnen Übertragungsschritte 15. Pro Übertragungsschritt 15 wird bei der erfindungsgemäßen Kommunikationsverbindung 11 ein Symbol 16 übertragen, das durch die Werte der binären Datenströme (a, b in 2) zu dem entsprechenden Übertragungsschritt 15 definiert bzw. codiert ist.As in 1 are shown in the communication connection according to the invention 11 for data transmission in one direction between the two blocks 12 . 13 two lines a, b, provided. About each of the two lines a, b, a binary data stream is transmitted, as exemplified in 2 is shown. Here, too, the vertical lines distributed over the time axis t define the individual transmission steps 15 , Per transfer step 15 is in the communication connection according to the invention 11 a symbol 16 transmitted by the values of the binary data streams (a, b in 2 ) to the corresponding transfer step 15 is defined or coded.
Durch Übertragung eines binären Datenstroms (0 oder 1) über die zwei Leitungen a, b der Kommunikationsverbindung 11 kann das in einem Übertragungsschritt 15 übertragene Symbol 16 einen von vier verschiedenen Werten annehmen. In dem vorliegenden Beispiel kann das Symbol 16 beispielsweise die Werte "0" und "1" annehmen. Ferner kann das Symbol 16 den Zustand "Frame-Start" („F“) oder "Repeat" („R“) annehmen.By transmitting a binary data stream (0 or 1) over the two lines a, b of the communication link 11 This can be done in a transfer step 15 transmitted symbol 16 take one of four different values. In the present example, the symbol 16 For example, assume the values "0" and "1". Furthermore, the symbol 16 assume the status "frame start"("F") or "repeat"("R").
Ein beispielhafter Aufbau einer funktionalen Einheit als Bestandteil eines Bausteins, bspw. eines Bausteins 12; 13, zum Senden und Empfangen von Daten an bzw. von einem anderen Baustein, bspw. eines Bausteins 13; 12, ist in 15 dargestellt und in ihrer Gesamtheit mit dem Bezugszeichen 22 bezeichnet. Die funktionale Einheit 22 umfasst eine Sendeschnittstelle 20 (Tx) und eine Empfangsschnittstelle 21 (Rx). Sie ferner eine Schaltung 23 zur Taktaufbereitung auf den über die Leitungen a1, b1 empfangenen Signalen und zur Generierung eines Systemtakts 24. Außerdem verfügt die funktionale Einheit 22 über eine Datenverarbeitungseinrichtung 25, welche die über die Leitungen a1, b1 empfangnen Daten weiterverarbeitet und/oder die für eine Datenübertragung über die Leitungen a2, b2 vorgesehenen Daten generiert und/oder aufbereitet. Ein für die Datenübertragung über die Leitungen a2, b2 erforderlicher Datentakt 26 steht in der funktionalen Einheit 22 zur Verfügung. Er wird entweder in der funktionalen Einheit 22 generiert oder von außerhalb zugeführt. An exemplary structure of a functional unit as a component of a block, for example. A block 12 ; 13 , for sending and receiving data to or from another block, for example a block 13 ; 12 , is in 15 represented and in its entirety by the reference numeral 22 designated. The functional unit 22 includes a transmission interface 20 (Tx) and a receive interface 21 (Rx). You also have a circuit 23 for clock processing on the signals received via lines a1, b1 and for generating a system clock 24 , It also has the functional unit 22 via a data processing device 25 which further processes the data received via the lines a1, b1 and / or generates and / or prepares the data intended for data transmission via the lines a2, b2. A data clock required for data transmission via lines a2, b2 26 is in the functional unit 22 to disposal. He will either be in the functional unit 22 generated or supplied from outside.
Die Decodierung der empfangenen Daten erfolgt in einem Decodierer 27. Dieser rekonstruiert aus den Pegelwechseln auf den Leitungen a1, b1 sowohl den Datentakt als auch die einzelnen Datenbits. Eine Daten-Deserialisierungseinrichtung 28 verwendet den Datentakt und die Datenbits, um ein entsprechendes Datenwort zu erzeugen. Aus den seriell eingehenden Datenbits kann beispielsweise mittels eines Schieberegisters ein entsprechendes Datenwort erzeugt werden. Der Datentakt 26 kann zum Beispiel über die Taktaufbereitungsschaltung 23 weiterverarbeitet werden und dann als Systemtakt 24 verwendet werden. Die Taktaufbereitungsschaltung 23 kann zum Beispiel den Datentakt 26 unverändert weitergeben oder herunterteilen oder diesen erhöhen. Die von der Deserialisierungseinrichtung 28 gelieferten Daten werden dann zum Beispiel über einen Datenbus der weiteren Datenverarbeitung in der Datenverarbeitungseinrichtung 25 zur Verfügung gestellt. Die Sendeschnittstelle 20 wandelt Datenworte aus der Datenverarbeitungseinrichtung 25 mittels einer Daten-Serialisierungseinrichtung 29 und dem Datentakt 26 in einen Bitstrom um. Dieser Bitstrom wird von der Codierungsschaltung 30 unter Zuhilfenahme des Datentakts 26 in entsprechende Pegelwechsel an den Leitungen a2, b2 gewandelt. Der von der Sendeschnittstelle 20 verwendete Datentakt 26 muss nicht identisch zu dem von der Empfängerschnittstelle 21 rekonstruierten Datentakt 26 sein. The decoding of the received data takes place in a decoder 27 , This reconstructs from the level changes on the lines a1, b1 both the data clock and the individual data bits. A data deserializer 28 uses the data clock and the data bits to generate a corresponding data word. From the serially incoming data bits, for example by means of a shift register, a corresponding data word can be generated. The data clock 26 For example, via the clock conditioning circuit 23 be processed and then as a system clock 24 be used. The clock conditioning circuit 23 can, for example, the data clock 26 pass it on or divide it down or increase it. The deserializer 28 supplied data are then, for example via a data bus of further data processing in the data processing device 25 made available. The send interface 20 converts data words from the data processing device 25 by means of a data serializer 29 and the data clock 26 into a bitstream. This bitstream is from the coding circuit 30 using the data clock 26 converted into corresponding level changes on the lines a2, b2. The one from the send interface 20 used data clock 26 does not have to be identical to that of the receiver interface 21 reconstructed data clock 26 be.
Bei dem System zur Datenübertragung zwischen mindestens zwei integrierten Bausteinen 12, 13 gemäß der vorliegenden Erfindung handelt es sich also um ein selbstsynchronisierendes System. Da bei der vorliegenden Erfindung nicht einzelne Bits, sondern Symbole übertragen werden, kann einfach ein Symbol "F" zu einem beliebigen Zeitpunkt übersandt werden. Dies bewirkt ein Löschen des Schieberegisters, in dem Datenbits des derzeit empfangenen Datenwortes abgespeichert sind. Unmittelbar danach kann sofort mit der Übertragung des ersten Datenbits eines eiligen Datenwortes begonnen werden, das dann an der entsprechenden Stelle in dem Schieberegister abgespeichert wird.In the system for data transmission between at least two integrated modules 12 . 13 according to the present invention is thus a self-synchronizing system. Since in the present invention, not single bits, but symbols are transmitted, simply a symbol "F" can be sent at any time. This causes a clearing of the shift register, are stored in the data bits of the currently received data word. Immediately thereafter, the transmission of the first data bit of an urgent data word can be started immediately, which is then stored at the corresponding location in the shift register.
In den 10 bis 14 sind beispielhaft verschiedene Topologien für eine Datenübertragungsanordnung nach dem erfindungsgemäßen Verfahren unter Verwendung der erfindungsgemäßen Kommunikationsverbindung dargestellt. Auch bei den Ausführungsbeispielen der 10 bis 14 können die verschiedenen Bausteine, die über eine Kommunikationsverbindung 11 miteinander in Verbindung stehen, Bestandteil eines übergeordneten Systems 14 sein, beispielsweise eines Steuergeräts, insbesondere eines Kraftfahrzeugsteuergeräts. Im einfachsten Fall erfolgt gemäß 10 eine Datenübertragung in einer Richtung von einem sendenden Baustein 12 zu einem empfangenden Baustein 13. Der sendende Baustein 12 verfügt über die Sender-Schnittstelle 20, und der empfangende Baustein 13 verfügt über die Empfänger-Schnittstelle 21. Zwischen den Schnittstellen 20, 21 ist die Kommunikationsverbindung 11 umfassend zwei Leitungen a, b angeordnet. Die Datenübertragung erfolgt in 10 somit mittels einer 2-Leitungs Übertragungsstrecke gerichtet (unidirektional) von dem sendenden Baustein 12 zu dem empfangenden Baustein 13. In the 10 to 14 exemplary different topologies for a data transmission arrangement according to the inventive method using the communication connection according to the invention are shown. Also in the embodiments of the 10 to 14 You can use the various building blocks that have a communication connection 11 communicate with each other, part of a higher-level system 14 be, for example, a control device, in particular a motor vehicle control unit. In the simplest case, according to 10 a data transmission in one direction from a sending block 12 to a receiving module 13 , The sending block 12 has the transmitter interface 20 , and the receiving device 13 has the receiver interface 21 , Between the interfaces 20 . 21 is the communication connection 11 comprising two lines a, b arranged. The data transmission takes place in 10 thus directed by a 2-wire transmission link (unidirectional) of the sending block 12 to the receiving module 13 ,
Um zusätzlich eine Übertragung in einer entgegengesetzten Richtung von dem Baustein 13 zu dem Baustein 12 zu erhalten, ist eine weitere Kommunikationsverbindung 11' (Rückverbindung) in Form einer weiteren 2-Leitungs Übertragungsstrecke von dem Baustein 13 zu dem Baustein 12 erforderlich, wie dies beispielhaft in 11 dargestellt ist. Die Topologie aus 11 zeigt zwei integrierte Bausteine 12, 13, die über eine Kommunikationsverbindung 11 und die Rückverbindung 11' miteinander in Verbindung sind. Durch die beiden Kommunikationsverbindungen 11, 11' kann eine bi-direktionale Datenübertragung zwischen den Bausteinen 12, 13 realisiert werden. Insgesamt zeigt 11 den einfachsten Fall einer Ringtopologie. Die weitere Kommunikationsverbindung 11‘ umfasst die zwei Leitungen a2, b2. Jeder der integrierten Bausteine 12, 13 verfügt in diesem Fall über eine Sender-Schnittstelle 20 sowie über eine Empfänger-Schnittstelle 21. Vorzugsweise ist die Datenübertragung über die weitere Kommunikationsverbindung 11', das heißt die Datenübertragung von dem Baustein 13 zu dem Baustein 12, ebenfalls von dem Baustein 12 initiiert. Das heißt, für jeden Übertragungsrahmen (sogenanntes Frame), den der Baustein 12 über die Kommunikationsverbindung 11 sendet, sendet der Baustein 13 über die weitere Kommunikationsverbindung 11' einen Übertragungsrahmen an den Baustein 12. Es ist jedoch ebenfalls denkbar, dass die beiden Bausteine 12, 13 die beiden 2-Leitungs Übertragungsstrecken 11, 11' völlig unabhängig voneinander betreiben. In addition, a transmission in an opposite direction from the block 13 to the building block 12 to receive is another communication link 11 ' (Reconnect) in the form of another 2-wire transmission path from the block 13 to the building block 12 required, as exemplified in 11 is shown. The topology off 11 shows two integrated components 12 . 13 that have a communication connection 11 and the back link 11 ' communicate with each other. Through the two communication links 11 . 11 ' can be a bi-directional data transfer between the building blocks 12 . 13 will be realized. Overall shows 11 the simplest case of a ring topology. The further communication connection 11 ' includes the two lines a2, b2. Each of the integrated components 12 . 13 has a transmitter interface in this case 20 as well as via a receiver interface 21 , The data transmission is preferably via the further communication connection 11 ' that is, the data transfer from the device 13 to the building block 12 , also from the building block 12 initiated. That is, for each transmission frame (so-called frame), the block 12 over the communication connection 11 sends, sends the block 13 over the further communication connection 11 ' a transmission frame to the block 12 , However, it is also conceivable that the two building blocks 12 . 13 the two 2- Line transmission lines 11 . 11 ' operate completely independently of each other.
Das erfindungsgemäße Verfahren ist sowohl in einer Ringtopologie (12) als auch in einer Sterntopologie (vgl. 14) oder in einer Bustopologie (vgl. 13) realisierbar. Dabei zeigen die 12 bis 14 jeweils eine beispielhafte Ausgestaltung mit drei Bausteinen 12, 13, 17. Es wird allerdings angemerkt, dass die Anzahl der möglichen Bausteine, die mittels einer erfindungsgemäßen Kommunikationsverbindung 11, 11' bzw. 11" zur Datenübertragung in Verbindung stehen, beliebig sein kann. xxxThe method according to the invention is both in a ring topology ( 12 ) as well as in a star topology (cf. 14 ) or in a bus topology (cf. 13 ) feasible. The show 12 to 14 each an exemplary embodiment with three blocks 12 . 13 . 17 , It is noted, however, that the number of possible components, by means of a communication connection according to the invention 11 . 11 ' respectively. 11 " for data transmission, can be arbitrary. xxx
Vorzugsweise ist der integrierte Baustein 12 ein Mikrocontroller und sind die Bausteine 13, 17 anwendungsspezifische integrierte Bausteine (ASICs). Generell ist die Verbindung der unterschiedlichsten Bausteine 12, 13, 17 denkbar, solange die entsprechenden Schnittstellen 20, 21 vorhanden sind. Heutzutage gebräuchliche integrierte Bausteine sind beispielsweise Treiberendstufen, Systembausteine, Sensoren, Aktoren und so weiter. Preferably, the integrated component 12 a microcontroller and are the building blocks 13 . 17 application-specific integrated components (ASICs). In general, the connection of the most diverse components 12 . 13 . 17 conceivable as long as the appropriate interfaces 20 . 21 available. Nowadays common integrated components are for example driver output stages, system modules, sensors, actuators and so on.
In 5 ist beispielhaft eine Codierungstabelle für die Übertragung von Symbolen über die zwei Leitungen a, b nach dem erfindungsgemäßen Verfahren dargestellt. So können die verschiedenen Codes der übertragenen Symbole derart codiert werden, dass der Code "0" durch die Übertragung eines Bits "High" oder "1" auf der Leitung a und die Übertragung eines Bits "Low" oder "0" auf der Leitung b charakterisiert ist. Der Code "1" kann dann beispielsweise durch ein Bit "High" oder "1" auf beiden Leitungen a, b charakterisiert sein. Der Code "Repeat" oder "R" ist durch ein Bit "Low" oder "0" auf der Leitung a und durch ein Bit "High" oder "1" auf der Leitung b charakterisiert. Der Code "Frame-Start" oder "F" ist dann durch ein Bit "Low" oder "0" sowohl auf der Leitung a als auch auf der Leitung b charakterisiert. Selbstverständlich sind eine Vielzahl anderer Codierungsmöglichkeiten denkbar. Weitere Beispiele für mögliche Codierungen können der 16 entnommen werden, wobei in den Spalten beispielsweise (01) bedeutet, dass auf der Leitung a ein Bit "Low" oder "0" und auf der Leitung b ein Bit "High" oder "1" übertragen wird. Aber auch die Aufzählung in 16 ist nicht vollständig und abschließend, und es sind weitere Codierungsmöglichkeiten denkbar, die hier nicht explizit aufgeführt sind. Die Wahl einer geeigneten Codierung der übertragenen Symbole kann beispielsweise auch von äußeren Randbedingungen oder von speziellen Anforderungen an die Kommunikationsverbindung 11 abhängen mit dem Ziel, beispielsweise die elektromagnetische Interferenz (EMI), das heißt das Störverhalten der Datenübertragung und dessen Auswirkung auf andere elektronische Komponenten des Steuergeräts, zu minimieren.In 5 By way of example, an encoding table for the transmission of symbols via the two lines a, b according to the method of the invention is shown. Thus, the various codes of the transmitted symbols can be coded such that the code "0" by the transmission of a bit "high" or "1" on the line a and the transmission of a bit "low" or "0" on the line b is characterized. The code "1" can then be characterized for example by a bit "high" or "1" on both lines a, b. The code "Repeat" or "R" is characterized by a bit "Low" or "0" on the line a and by a bit "High" or "1" on the line b. The code "frame start" or "F" is then characterized by a bit "low" or "0" both on the line a and on the line b. Of course, a variety of other coding options are conceivable. Further examples of possible codings can be the 16 For example, (01) in the columns means that a bit "low" or "0" is transmitted on the line a and a bit "high" or "1" is transmitted on the line b. But also the enumeration in 16 is not complete and conclusive, and there are further coding possibilities conceivable, which are not explicitly listed here. The choice of a suitable coding of the transmitted symbols can, for example, also be based on external boundary conditions or on special requirements for the communication connection 11 with the aim, for example, to minimize electromagnetic interference (EMI), that is the disturbance behavior of the data transmission and its effect on other electronic components of the control unit.
In 6 sind beispielhaft Signalverläufe für die über die Leitungen a, b übertragenen binären Datenströme und der aus den zu einem bestimmten Zeitpunkt oder Übertragungsschritt übertragenen Bits resultierende Codewert der übertragenen Symbole aufgetragen. Dabei wird auf die Codierung gemäß 5 Bezug genommen. Eine Übertragung eines Bits "Low" oder "0" sowohl auf der Leitung a als auch auf der Leitung b resultiert in einem Code "F" für das Symbol (vgl. den ersten Übertragungsschritt in 6). Die Übertragung eines Bits "High" oder "1" auf der Leitung a und eines Bits "Low" oder "0" auf der Leitung b resultiert in einem Code "0" des Symbols (vgl. den zweiten Übertragungsschritt in 6). Die Übertragung eines Bits "High" oder "1" sowohl auf der Leitung a als auch auf der Leitung b resultiert in einem Code-Wert "1" des Symbols (vgl. den dritten Übertragungsschritt in 6). Die Übertragung eines Bits "Low" bzw. "0" auf der Leitung a und eines Bits "High" oder "1" auf der Leitung b resultiert schließlich in einem Code "R" des Symbols (vgl. den vierten Übertragungsschritt in 6). So ergeben sich auch für die nachfolgenden Übertragungsschritte in Abhängigkeit von dem in dem jeweiligen Übertragungsschritt über die Leitungen a, b übertragenen Bits entsprechende Symbole bzw. Code-Werte. In der unteren Zeile der Tabelle ist der resultierende übertragene Wert angegeben. So bedeutet bspw. das Symbol „R“, dass der Symbolwert des vorangegangenen Übertragungsschritts wiederholt wird.In 6 For example, signal curves for the binary data streams transmitted via the lines a, b and the code value of the transmitted symbols resulting from the bits transmitted at a specific time or transmission step are plotted. It is on the coding according to 5 Referenced. A transmission of a bit "Low" or "0" both on the line a and on the line b results in a code "F" for the symbol (see the first transmission step in FIG 6 ). The transmission of a bit "High" or "1" on the line a and a bit "Low" or "0" on the line b results in a code "0" of the symbol (see the second transmission step in FIG 6 ). The transmission of a bit "High" or "1" both on the line a and on the line b results in a code value "1" of the symbol (see the third transmission step in FIG 6 ). The transmission of a bit "Low" or "0" on the line a and a bit "High" or "1" on the line b finally results in a code "R" of the symbol (see the fourth transmission step in FIG 6 ). Thus, corresponding symbols or code values also result for the subsequent transmission steps as a function of the bits transmitted in the respective transmission step via the lines a, b. The bottom line of the table shows the resulting transmitted value. For example, the symbol "R" means that the symbol value of the previous transfer step is repeated.
In 7 sind die verschiedenen Zustände bzw. möglichen Codes der Symbole des erfindungsgemäßen Datenübertragungsverfahrens sowie die verschiedenen möglichen Übergänge zwischen den verschiedenen Zuständen dargestellt. Der Übergang von dem Symbol "F" auf das Symbol "R" wird nicht zwingend zur Kodierung benötigt. Er könnte deshalb für weiterführende bzw. andere Funktionen verwendet werden. Ebenso kann festgestellt werden, dass verschiedene Übergänge von einem Zustand in einen anderen Zustand häufiger auftreten werden als andere. So ist beispielsweise davon auszugehen, dass in der Praxis ein Übergang von dem Code-Wert "1" oder dem Code-Wert "0" auf den Code "F" nicht so häufig auftreten wird wie ein Übergang zwischen den Code-Werten "1" und "0" und/oder ein Übergang zwischen einem der Code-Werte "1" oder "0" auf den Code "R". Diese Auftrittswahrscheinlichkeit der verschiedenen Übergänge in der Praxis kann dazu benutzt werden, die Codierung der Symbole zu optimieren, um bestimmte äußere Randbedingungen, beispielsweise eine Reduzierung der EMI, besser erfüllen zu können.In 7 the various states or possible codes of the symbols of the data transmission method according to the invention as well as the various possible transitions between the different states are shown. The transition from the symbol "F" to the symbol "R" is not necessarily required for coding. It could therefore be used for further or other functions. It may also be noted that various transitions from one state to another will occur more frequently than others. For example, it may be assumed that in practice a transition from the code value "1" or the code value "0" to the code "F" will not occur as frequently as a transition between the code values "1". and "0" and / or a transition between one of the code values "1" or "0" to the code "R". This probability of occurrence of the various transitions in practice can be used to optimize the coding of the symbols in order to be able to better fulfill certain external boundary conditions, for example a reduction of the EMI.
In 8 ist ein Beispiel für eine Schaltung zur Taktrückgewinnung dargestellt, wie sie beispielsweise in einer Decodierungsschaltung 27 einer Empfänger-Schnittstelle 21 Anwendung findet. In dem dargestellten Beispiel einer Schaltung werden die auf den Leitungen a, b eingehenden binären Datenströme einerseits auf ein Verzögerungsglied 40 mit der Verzögerungszeit und andererseits auf ein XOR-Gatter 41 geführt. Die Verzögerungszeit Τ (tau) der Verzögerungsglieder 40 sollte deutlich kürzer gewählt sein als die Bitrate des empfangenen binären Datenstroms. Mit anderen Worten, die Verzögerungszeit Τ sollte deutlich kürzer sein als eine Periode des Datentaktsignals CLK. Vorzugsweise beträgt die Verzögerungszeit Τ höchstens ein Drittel der Bitrate. Der um die Verzögerungszeit Τ verzögerte binäre Datenstrom von der Leitung a bzw. b wird dann an einen zweiten Eingang des XOR-Gatters 41 angelegt. Das XOR-Gatter 41 liefert am Ausgang den Wert "0", wenn an beiden Eingängen der Wert "0" oder der Wert "1" anliegt. In 8th an example of a clock recovery circuit is shown, such as in a decoder circuit 27 a receiver interface 21 Application finds. In the illustrated example of a circuit on the lines a, b incoming binary data streams on the one hand to a delay element 40 with the delay time and on the other hand on an XOR gate 41 guided. The delay time Τ (tau) of the delay elements 40 should be much shorter than the bit rate of the received binary data stream. In other words, the delay time Τ should be significantly shorter than one period of the data clock signal CLK. The delay time Τ is preferably at most one third of the bit rate. The delayed by the delay time Τ binary data stream from the line a or b is then to a second input of the XOR gate 41 created. The XOR gate 41 supplies the value "0" at the output if the value "0" or the value "1" is present at both inputs.
In 9 ist ein beispielhafter Signalverlauf für die binären Datenströme auf den Leitungen a, b dargestellt. Die Signalverläufe der Ausgangssignale a‘, b‘ der XOR-Gatter 41, die sich aus den binären Datenströmen auf den Leitungen a, b und einer beispielhaft eingestellten Verzögerungszeit Τ ergeben, sind ebenfalls in 9 dargestellt. Die Ausgangssignale a‘, b‘ der beiden XOR-Gatter 41 werden dann an die Eingänge eines OR-Gatters 42 angelegt. Das OR-Gatter 42 liefert am Ausgang immer eine "1", es sei denn, an beiden Eingängen a‘, b‘ liegt eine "0" an. Das Ausgangssignal clk0 des OR-Gatters 42 hat bereits eine große Ähnlichkeit mit dem Datentaktsignal CLK 26. Mittels einer Konditionierungseinrichtung 43 wird aus dem Ausgangssignal clk0 ein "sauberes" Taktsignal CLK 26 generiert. Beispielsweise wird durch die Konditionierungseinrichtung 43 versucht, das Erfordernis zu erfüllen, dass 50% des Taktsignals 26 auf "High" bzw. "Low" liegen sollten. Das resultierende, konditionierte Taktsignal CLK 26 ist in 9 ebenfalls dargestellt. In 9 is an exemplary waveform for the binary data streams on the lines a, b shown. The signal curves of the output signals a ', b' of the XOR gates 41 , which result from the binary data streams on the lines a, b and an exemplary set delay time Τ, are also in 9 shown. The output signals a ', b' of the two XOR gates 41 are then sent to the inputs of an OR gate 42 created. The OR gate 42 always supplies a "1" at the output, unless a "0" is present at both inputs a ', b'. The output signal clk0 of the OR gate 42 already has a great similarity with the data clock signal CLK 26 , By means of a conditioning device 43 becomes the output signal clk0 a "clean" clock signal CLK 26 generated. For example, by the conditioning device 43 trying to meet the requirement that 50% of the clock signal 26 should be high or low. The resulting conditioned clock signal CLK 26 is in 9 also shown.
Bei bitseriellen Übertragungen nach dem Stand der Technik dauert die Suche nach einem Synchronisierungsmuster lange. Somit werden bei dem aus dem Stand der Technik bekannten Protokollen eine Vielzahl von Datenbits übertragen, ohne dass das System synchronisiert wäre und ohne dass die übertragenen Datenbits empfangen werden könnten. Dadurch ergibt sich aufgrund der erforderlichen Synchronisierung bzw. Resynchronisierung des Systems 4 eine relativ große Verzögerung. Bei der vorliegenden Erfindung muss kein Synchronisierungsmuster gefunden und aus den übertragenen Daten extrahiert werden. Die vorliegende Erfindung schlägt eine kontinuierliche, sofort einsatzbereite Taktrückgewinnung vor. In prior art bit serial transmissions, the search for a sync pattern takes a long time. Thus, in the prior art protocols, a plurality of data bits are transmitted without the system being synchronized and without the transmitted data bits being received. This results from the required synchronization or resynchronization of the system 4 a relatively big delay. In the present invention, no synchronization pattern needs to be found and extracted from the transmitted data. The present invention proposes a continuous, ready-to-use clock recovery.
Ein ganz besonderer Vorteil der Schaltung zur Taktrückgewinnung, wie sie im Rahmen der vorliegenden Erfindung eingesetzt werden kann und in 8 gezeigt ist, ist die rasche Generierung des Taktsignals 26 ohne große Verzögerungen. Als einzige Verzögerung treten die Gatterlaufzeiten auf. Insbesondere gehen keine empfangene Datenbits verloren, da bereits zum Empfang des ersten Datenbits über die Leitungen a, b die erforderliche Datentaktrate 26 vorliegt. Dies ist ein entscheidender Vorteil gegenüber dem Stand der Technik, wo erst das Taktsignal auf den Datenstrom auf synchronisiert und ein Phasenregelkreis (PLL) arretiert werden muss, bevor mit dem Empfang von Datenbits begonnen werden kann. Die vorliegende Erfindung erlaubt somit eine extrem schnelle Synchronisierung des empfangenden Bausteins 13. A very particular advantage of the clock recovery circuit, as it can be used in the context of the present invention and in 8th is shown is the rapid generation of the clock signal 26 without big delays. The only delays are the gate delays. In particular, no received data bits are lost since the required data clock rate is already available for receiving the first data bit via the lines a, b 26 is present. This is a significant advantage over the prior art, where the clock signal must first be synchronized to the data stream and a phase locked loop (PLL) locked before data bits can begin to be received. The present invention thus allows extremely fast synchronization of the receiving device 13 ,
Das hat wiederum den Vorteil, dass die Empfänger-Schnittstelle 21 oder sogar der gesamte empfangende Baustein, bspw. der Baustein 13, stillgelegt (in einen „Sleep Mode“ versetzt) werden kann, wenn es auf absehbare Zeit nicht benutzt wird. Bei Bedarf kann die Schnittstelle 21 bzw. der Baustein 13 dann innerhalb kürzester Zeit „aufgeweckt“ werden und ist sofort synchronisiert und steht sofort für einen Datenempfang zur Verfügung. Dadurch wird eine Energieeinsparung möglich, die insbesondere in Kraftfahrzeugen von großer Bedeutung ist, da die Fahrzeugbatterie geschont wird. This in turn has the advantage of having the receiver interface 21 or even the entire receiving module, eg the module 13 , be shut down (put in a "sleep mode"), if it is not used for the foreseeable future. If necessary, the interface can 21 or the block 13 then "woken up" within a very short time and is immediately synchronized and is immediately available for data reception. This energy saving is possible, which is particularly important in motor vehicles of great importance, since the vehicle battery is spared.
Die vorliegende Erfindung bietet somit ein besonders robustes Protokoll zur Datenübertragung zwischen integrierten Bausteinen 12, 13. Das Gesamtsystem 14, insbesondere die Datenübertragung zwischen den Bausteinen 12, 13 bzw. 17, kann mit einer geringen Komplexität realisiert werden. Außerdem bietet das erfindungsgemäße Protokoll die Möglichkeit, zu einem beliebigen Zeitpunkt ein "Frame-Start" Symbol zu senden, wobei die bisher übertragenen Datenbits eines Datenwortes verworfen werden und mit der Übertragung der Datenbits eines neuen Datenwortes begonnen wird. Durch das Senden eines "Frame-Start" Symbols zu einem beliebigen Zeitpunkt ist es möglich, eine laufende Datenübertragung zu einem beliebigen Zeitpunkt, bspw. innerhalb eines übertragenen Datenwortes, zu unterbrechen, um beispielsweise besonders eilige Daten sofort bzw. mit äußerst geringer Verzögerung zu übertragen. Dadurch ergibt sich ein wesentlicher Sicherheitsvorteil, da bei dem aus dem Stand der Technik bekannten Protokollen zunächst die laufende Datenübertragung für eine gewisse Zeit noch fortgesetzt werden muss (zumindest muss bis zum Ende der Übertragung des Datenwortes gewartet werden), bevor mit der Übertragung der Datenbits eines neuen, eiligen Datenwortes begonnen werden kann. The present invention thus provides a particularly robust protocol for data transmission between integrated components 12 . 13 , The overall system 14 , in particular the data transmission between the blocks 12 . 13 respectively. 17 , can be realized with a low complexity. In addition, the protocol according to the invention offers the possibility of sending a "frame start" symbol at any time, whereby the previously transmitted data bits of a data word are discarded and the transmission of the data bits of a new data word is started. By sending a "frame-start" symbol at any time, it is possible to interrupt a current data transmission at any time, for example within a transmitted data word, for example to transmit particularly urgent data immediately or with extremely little delay , This results in a significant security advantage, since in the protocols known from the prior art, the current data transmission for a certain time still needs to be continued (at least it must be waited until the end of the transmission of the data word), before with the transmission of the data bits new, urgent data word can be started.
Ein weiterer Vorteil der vorliegenden Erfindung ergibt sich dadurch, dass die Datentaktrate 26 nahezu beliebig variiert werden kann. Insbesondere ist es denkbar, beispielsweise bei den Ausführungsbeispielen der 12 bis 14, bei einer Datenübertragung von dem Baustein 12 an den Baustein 13 eine erste Datentaktrate 26 zu verwenden und bei der Datenübertragung von dem Baustein 12 an den anderen Baustein 17 eine andere, von der ersten Datentaktrate 26 abweichende Datentaktrate zu verwenden. Dies kann beispielsweise erforderlich sein, falls die Bausteine 13, 17 mit unterschiedlichen Datentaktraten arbeiten. Die Übertragung von Daten mit unterschiedlichen Datentaktraten ist bei der vorliegenden Erfindung möglich, da die Datentaktrate durch die in 8 gezeigte Schaltung oder eine ähnliche Schaltung zur Datentaktrückgewinnung kontinuierlich ermittelt wird.Another advantage of the present invention results from the fact that the data clock rate 26 can be varied almost arbitrarily. In particular, it is conceivable, for example, in the embodiments of 12 to 14 , in a data transfer from the block 12 to the building block 13 a first data clock rate 26 to use and during data transfer from the device 12 to the other building block 17 another, from the first data clock rate 26 to use different data clock rates. This may be necessary, for example, if the blocks 13 . 17 work with different data clock rates. The transmission of data with different data timing rates is possible in the present invention, since the data clock rate is determined by the data rates in the 8th shown circuit or a similar circuit for data clock recovery is continuously determined.
Die vorliegende Erfindung nutzt die maximal mögliche Entropie auf der Logikebene aus, indem über die zwei Signalleitungen a, b bei binärer Logik ein Symbol übertragen werden kann, das bis zu vier verschiedene Codes ("0", "1", "F", "R") annehmen kann. Pro Übertragungsschritt 15 bzw. pro Flankenwechsel wird also ein Symbol 16 übertragen, das vier verschiedene Codewerte annehmen kann.The present invention exploits the maximum possible entropy at the logic level by transmitting, via the two signal lines a, b in binary logic, a symbol containing up to four different codes ("0", "1", "F", " R ") can accept. Per transfer step 15 or per edge change is therefore a symbol 16 which can accept four different code values.
Voraussetzung für die vorliegende Erfindung ist, dass in unmittelbar aufeinanderfolgenden Übertragungsschritten 15 unterschiedliche Symbole 16 übertragen werden. Dies ist bei der vorliegenden Erfindung dadurch realisiert, dass statt einer nochmaligen Übertragung des gleichen Symbols "0" oder "1" aus dem vorangegangenen Übertragungsschritt einfach ein von „0“ bzw. „1“ abweichendes, anderes Symbol "R" übertragen wird. A prerequisite for the present invention is that in immediately successive transfer steps 15 different symbols 16 be transmitted. This is realized in the present invention in that instead of a renewed transmission of the same symbol "0" or "1" from the previous transmission step, a different symbol "R" deviating from "0" or "1" is simply transmitted.
