DE102012209706A1 - A method of fabricating two device wafers from a single base substrate by using a controlled cleavage process - Google Patents

A method of fabricating two device wafers from a single base substrate by using a controlled cleavage process Download PDF

Info

Publication number
DE102012209706A1
DE102012209706A1 DE102012209706A DE102012209706A DE102012209706A1 DE 102012209706 A1 DE102012209706 A1 DE 102012209706A1 DE 102012209706 A DE102012209706 A DE 102012209706A DE 102012209706 A DE102012209706 A DE 102012209706A DE 102012209706 A1 DE102012209706 A1 DE 102012209706A1
Authority
DE
Germany
Prior art keywords
base substrate
layer
device layers
layers
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012209706A
Other languages
German (de)
Other versions
DE102012209706B4 (en
Inventor
Stephen W. Bedell
Keith E. Fogel
Paul A. Lauro
Devendra K. Sadana
Davood Shahrjerdi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE102012209706A1 publication Critical patent/DE102012209706A1/en
Application granted granted Critical
Publication of DE102012209706B4 publication Critical patent/DE102012209706B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Photovoltaic Devices (AREA)

Abstract

Die vorliegende Offenbarung stellt ein Verfahren bereit, um zwei Bauelement-Wafer aus einem einzelnen Basissubstrat zu bilden. Bei diesem Verfahren wird zunächst eine Struktur bereitgestellt, umfassend ein Basissubstrat mit auf oder innerhalb einer obersten Oberfläche und einer untersten Oberfläche des Basissubstrats aufgebrachten Bauelementschichten. Das Basissubstrat kann doppelseitig polierte Oberflächen aufweisen. Die Struktur mit den Bauelementschichten wird innerhalb eines bestimmten Bereichs des Basissubstrats gespalten, der zwischen den Bauelementschichten liegt. Durch das Spalten entsteht ein erster Bauelement-Wafer mit einem Teil des Basissubstrats und einer der Bauelementschichten, sowie ein zweiter Bauelement-Wafer mit einem anderen Teil des Basissubstrats und der anderen Bauelementschicht.The present disclosure provides a method to form two device wafers from a single base substrate. In this method, a structure is first provided, comprising a base substrate with component layers applied on or within an uppermost surface and a lowermost surface of the base substrate. The base substrate can have double-sided polished surfaces. The structure with the component layers is split within a certain area of the base substrate that lies between the component layers. The splitting creates a first component wafer with part of the base substrate and one of the component layers, and a second component wafer with another part of the base substrate and the other component layer.

Description

HINTERGRUNDBACKGROUND

Die vorliegende Erfindung bezieht sich auf die Herstellung von Halbleiterbauelementen, genauer genommen, auf ein Verfahren zur Herstellung von zwei Bauelement-Wafern aus einem einzelnen Basissubstrat.The present invention relates to the fabrication of semiconductor devices, more particularly to a method of manufacturing two device wafers from a single base substrate.

Eine der herkömmlichen Methoden zur Herstellung von fortschrittlichen Halbleiterbauelementen ist es, durch epitaktisches Wachstum eine oder mehrere kristalline Halbleiterschichten auf dem Basissubstrat aufwachsen zu lassen. Die Zusammensetzung und Dotierung der epitaktischen aufgewachsenen kristallinen Halbleiterschichten können hierbei gesteuert werden, um eine spezifische elektronische oder optoelektronische Funktion zu erhalten. Beispiele der epitaktischen aufgewachsenen kristallinen Halbleiterschichten können Quantenmulden-Strukturen sein, die für Halbleiterlaser genutzt werden, multiple heteroepitaktische p-n-Übergänge, wie sie bei hocheffizienten photovoltaischen Strukturen verwendet werden oder bei einfachen p-n-Übergängen.One of the conventional methods of fabricating advanced semiconductor devices is to grow one or more crystalline semiconductor layers on the base substrate by epitaxial growth. The composition and doping of the epitaxially grown crystalline semiconductor layers can in this case be controlled in order to obtain a specific electronic or optoelectronic function. Examples of the epitaxially grown crystalline semiconductor layers may be quantum well structures used for semiconductor lasers, multiple heteroepitaxial p-n junctions as used in high efficiency photovoltaic structures, or simple p-n junctions.

Allgemein gesagt, ist die Herstellung und das Aufwachsen dieser hochspezialisierten Strukturen, die einen Einkristallhalbleiter enthalten, Kosten- und Zeitintensiv. Zusätzlich sind die Substrate mit Einzelkristallhalbleiter selbst relativ teuer und normalerweise kann man aus einem Substrat einen Bauelement-Wafer herstellen. Typischerweise sind für die teuersten epitaxialen Strukturen Halbleiter mit III-V oder II-VI Komponenten notwendig, die im Allgemeinen durch metallorganische Gasphasenabscheidung (MOCVD) oder Molekular-Strahl-Epitaxie (MBE) gewannen werden. In beiden Fällen findet das Wachstum nur auf einer Seite des Basissubstrats statt. Bei anderen Wachstumsmethoden, die gewöhnlicher Weise beim Kristallwachstum für die Gruppe IV verwendet werden, wie das Verfahren der chemischen Gasphasenabscheidung bei Unterdruck (LPCVD) oder der der chemischen Gasphasenabscheidung im Ultrahochvakuum in einem Chargenreaktor, findet typischerweise ein Wachstum auf beiden Seiten des Substrats statt. Die hohen Kosten der Basissubstrate und des Wachstumsprozesses limitieren erheblich die Durchsatzleistung und die Herstellungskosten dieser Epitaxialschichten.Generally speaking, the fabrication and growth of these highly specialized structures containing a single crystal semiconductor is costly and time consuming. In addition, the single crystal semiconductor substrates themselves are relatively expensive and normally one can fabricate a device wafer from a substrate. Typically, the most expensive epitaxial structures require semiconductors with III-V or II-VI components, which are generally obtained by metal-organic vapor deposition (MOCVD) or molecular beam epitaxy (MBE). In both cases, growth occurs only on one side of the base substrate. Other growth methods commonly used in Group IV crystal growth, such as the low pressure chemical vapor deposition (LPCVD) or ultrahigh vacuum chemical vapor deposition in a batch reactor, typically exhibit growth on both sides of the substrate. The high cost of the base substrates and the growth process significantly limits the throughput and manufacturing cost of these epitaxial layers.

ZUSAMMENFASSUNGSUMMARY

Die vorliegende Offenbarung zeigt eine Methode auf, um zwei Bauelement-Wafer aus einem einzelnen Basissubstrat herzustellen. Das Verfahren beinhaltet zunächst die Bereitstellung einer Struktur umfassend ein Basissubstrat mit auf oder innerhalb einer obersten Oberfläche und einer untersten Oberfläche des Basissubstrats aufgebrachten Bauelementschichten. Das Basissubstrat kann doppelseitig polierte Oberflächen aufweisen. Die Struktur einschließlich der Bauelementschichten wird innerhalb einer bestimmten Region des Basissubstrats gespalten.The present disclosure illustrates a method to fabricate two device wafers from a single base substrate. The method first includes providing a structure comprising a base substrate having device layers deposited on or within a topmost surface and a bottom surface of the base substrate. The base substrate may have double-sided polished surfaces. The structure, including the device layers, is cleaved within a particular region of the base substrate.

Durch das Abspalten entsteht ein erster Bauelement-Wafer einschließlich eines Teils des Basissubstrats und eines Teils der Bauelementschicht sowie ein zweiter Bauelement-Wafer, der einen weiteren Teil des Basissubstrats und dem anderen Teil der Bauelementschicht enthält. Der Vorteil der zuvor erwähnten Herangehensweise liegt darin, dass jedes Basissubstrat zwei einzelne Bauelement-Wafer hervorbringt und gleichzeitig die Wachstumsrate verdoppelt wird. Die teilweise oder vollständige Herstellung von Bauelementen auf den Bauelementschichten kann vor dem Abspalten erfolgen.The cleaving results in a first device wafer including a part of the base substrate and a part of the device layer, and a second device wafer containing another part of the base substrate and the other part of the device layer. The advantage of the aforementioned approach is that each base substrate yields two single device wafers while doubling the growth rate. The partial or complete production of components on the component layers can be done before cleavage.

In einem weiteren Aspekt betrifft die Erfindung ein Verfahren zur Herstellung von zwei Bauelement-Wafern unter Verwendung eines einzigen Basissubstrats, wobei das Verfahren umfasst:
Bereitstellen einer Struktur umfassend ein Basissubstrat mit auf oder innerhalb einer obersten Oberfläche und einer untersten Oberfläche des Basissubstrats aufgebrachten Bauelementschichten; und
Abspalten des Basissubstrats in einem Bereich zwischen den Bauelementschichten, wobei durch das Abspalten ein erster Bauelement-Wafer gewonnen wird mit einem Teil des Basissubstrats und einer der Bauelementschichten und ein zweiter Bauelement-Wafer mit einem anderen Teil des Basissubstrats und der anderen Bauelementschicht.In a further aspect, the invention relates to a method of manufacturing two device wafers using a single base substrate, the method comprising:
Providing a structure comprising a base substrate having device layers deposited on or within an uppermost surface and a bottom surface of the base substrate; and
Cleaving the base substrate in an area between the device layers, wherein by cleaving a first device wafer is obtained with a part of the base substrate and one of the device layers and a second device wafer with another part of the base substrate and the other device layer.

Nach einer Ausführungsform der Erfindung umfasst das Abspalten Bilden mindestens einer Zugspannungsschicht auf mindestens einem der Bauelementschichten und Spalten des Basissubstrats bei Raumtemperatur oder unterhalb der Raumtemperatur.According to one embodiment of the invention, the cleaving comprises forming at least one tensile layer on at least one of the device layers and columns of the base substrate at room temperature or below room temperature.

Nach einer Ausführungsform der Erfindung umfasst das ferner Bilden einer metallhaltigen Adhäsionsschicht zwischen der mindestens einen Bauelementschicht und der Zugspannungsschicht.According to one embodiment of the invention, the method further comprises forming a metal-containing adhesion layer between the at least one device layer and the tensile stress layer.

Nach einer Ausführungsform der Erfindung ist die Zugspannungsschicht ein Metall, das aus Ni, Cr, Fe, W und Legierungen derselben ausgewählt wird und wobei die metallhaltige Adhäsionsschicht aus Ti/W, Ti, Cr, Ni oder irgendeiner Kombination hiervon ausgewählt wird.According to one embodiment of the invention, the tensile stress layer is a metal selected from Ni, Cr, Fe, W, and alloys thereof, and wherein the metal-containing adhesion layer is selected from Ti / W, Ti, Cr, Ni, or any combination thereof.

Nach einer Ausführungsform der Erfindung wird die Zugspannungsschicht aus einem Metall, einem Polymer oder irgendeiner Kombination hiervon ausgewählt.According to one embodiment of the invention, the tensile stress layer is selected from a metal, a polymer or any combination thereof.

Nach einer Ausführungsform der Erfindung wird die Zugspannungsschicht ein Metall ist und das Metall aus Ni, Cr, Fe, W und einer Legierung hiervon ausgewählt.According to one embodiment of the invention, the tensile layer is a metal and the Metal selected from Ni, Cr, Fe, W and an alloy thereof.

Nach einer Ausführungsform der Erfindung wird die Zugspannungsschicht ein Polymer ist und das Polymer aus einem Polyimid, einem Polyester, einem Polyolefin, einem Polyacrylat, Polyurethan, Polyvinylacetat und Polyvinylchlorid ausgewählt.According to one embodiment of the invention, the tensile layer is a polymer and the polymer is selected from a polyimide, a polyester, a polyolefin, a polyacrylate, polyurethane, polyvinyl acetate and polyvinyl chloride.

Nach einer Ausführungsform der Erfindung wird das Polymer ein Klebeband ist, durch das das Abspalten hervorgerufen.According to one embodiment of the invention, the polymer is an adhesive tape, caused by the cleavage.

Nach einer Ausführungsform der Erfindung umfasst das Verfahren ferner ein Ausbilden eines Handhabungs-Substrats auf der Zugspannungsschicht.According to an embodiment of the invention, the method further comprises forming a handling substrate on the tensile stress layer.

Nach einer Ausführungsform der Erfindung beträgt die Temperatur unterhalb der Raumtemperatur 77 K oder weniger.In one embodiment of the invention, the temperature below room temperature is 77 K or less.

KURZE BESCHREIBUNG DER ZEICHNUNGENBRIEF DESCRIPTION OF THE DRAWINGS

1 ist eine bildhafte Darstellung (in einer Querschnittsansicht), die ein Basissubstrat darstellt, das in einer Ausführungsform der vorliegenden Offenbarung verwendet werden kann. 1 FIG. 10 is a pictorial representation (in a cross-sectional view) illustrating a base substrate that may be used in an embodiment of the present disclosure. FIG.

2A ist eine bildhafte Darstellung (in einer Querschnittsansicht), die das Basissubstrat der 1 zeigt, nachdem eine Bauelementschicht auf einer untersten Oberfläche des Basissubstrats gebildet wurde und nachdem eine andere Bauelementschicht auf einer obersten Oberfläche des Basissubstrats gebildet wurde. 2A is a pictorial representation (in a cross-sectional view), the base substrate of the 1 shows after a device layer has been formed on a lowermost surface of the base substrate and after another device layer has been formed on an uppermost surface of the base substrate.

2B ist eine bildhafte Darstellung (in einer Querschnittsansicht), die das Basissubstrat der 1 zeigt, nachdem eine Bauelementschicht innerhalb einer untersten Oberfläche des Basissubstrats gebildet wurde und nachdem eine andere Bauelementschicht innerhalb einer obersten Oberfläche des Basissubstrats gebildet wurde. 2 B is a pictorial representation (in a cross-sectional view), the base substrate of the 1 shows after a device layer has been formed within a bottom surface of the base substrate and after another device layer has been formed within an uppermost surface of the base substrate.

3A ist eine bildhafte Darstellung (in einer Querschnittsansicht), die die Struktur von 2A zeigt, nachdem eine optionale metallhaltige Adhäsionsschicht auf einer Oberfläche einer der Bauelementschichten aufgebracht worden ist. 3A is a pictorial representation (in a cross-sectional view) illustrating the structure of 2A shows after an optional metal-containing adhesion layer has been applied to a surface of one of the component layers.

3B ist eine bildhafte Darstellung (in einer Querschnittsansicht), die die Struktur von 2B zeigt nachdem eine optionale metallhaltige Adhäsionsschicht auf. einer Oberfläche einer der Bauelementschichten aufgebracht worden ist. 3B is a pictorial representation (in a cross-sectional view) illustrating the structure of 2 B after showing an optional metal-containing adhesion layer. a surface of one of the component layers has been applied.

4A ist eine bildhafte Darstellung (in einer Querschnittsansicht), die die Struktur von 3A zeigt, nachdem eine Verspannungsschicht auf einer Oberfläche der optionalen metallhaltigen Adhäsionsschicht aufgebracht worden ist. 4A is a pictorial representation (in a cross-sectional view) illustrating the structure of 3A shows after a stress layer on a surface of the optional metal-containing adhesion layer has been applied.

4B ist eine bildhafte Darstellung (in einer Querschnittsansicht), die die Struktur von 3A zeigt, nachdem eine Verspannungsschicht auf einer Oberfläche der. optionalen metallhaltigen Adhäsionsschicht aufgebracht worden ist. 4B is a pictorial representation (in a cross-sectional view) illustrating the structure of 3A shows after a stress layer on a surface of. optional metal-containing adhesion layer has been applied.

5A ist eine bildhafte Darstellung (in einer Querschnittsansicht), die die Struktur von 4A zeigt, nachdem ein optionales Handhabungs-Substrat auf der Verspannungsschicht aufgebracht worden ist. 5A is a pictorial representation (in a cross-sectional view) illustrating the structure of 4A shows after an optional handling substrate has been applied to the stress layer.

5B ist eine bildhafte Darstellung (in einer Querschnittsansicht), die die Struktur von 4B zeigt, nachdem ein optionales Handhabungs-Substrat auf der Verspannungsschicht aufgebracht worden ist. 5B is a pictorial representation (in a cross-sectional view) illustrating the structure of 4B shows after an optional handling substrate has been applied to the stress layer.

6A ist eine bildhafte Darstellung (in einer Querschnittsansicht), die die Struktur von 5A nach dem Abspalten zeigt. 6A is a pictorial representation (in a cross-sectional view) illustrating the structure of 5A after splitting off shows.

6B ist eine bildhafte Darstellung (in einer Querschnittsansicht), die die Struktur von 5B nach dem Abspalten zeigt. 6B is a pictorial representation (in a cross-sectional view) illustrating the structure of 5B after splitting off shows.

7A ist eine bildhafte Darstellung (in einer Querschnittsansicht), die die Struktur von 6A zeigt nachdem das optionale Handhabungs-Substrat, die Verspannungsschicht und die optionale metallhaltige Adhäsionsschicht entfernt worden ist. 7A is a pictorial representation (in a cross-sectional view) illustrating the structure of 6A after the optional handling substrate, stress layer and optional metal-containing adhesion layer have been removed.

7B ist eine bildhafte Darstellung (in einer Querschnittsansicht), die die Struktur von 7B zeigt, nachdem das optionale Handhabungs-Substrat, die Verspannungsschicht und die optionale metallhaltige Adhäsionsschicht entfernt worden ist. 7B is a pictorial representation (in a cross-sectional view) illustrating the structure of 7B after the optional handling substrate, stress layer and optional metal-containing adhesion layer have been removed.

8 ist eine bildhafte Darstellung (in einer Querschnittsansicht), die ein Beispiel einer Struktur zeigt, die in einer Ausführungsform gebildet werden kann, bei der auf beiden Seiten einer Struktur Verspannungsschichten vorhanden sind, einschließlich eines Basissubstrats sowie obere und untere Bauelementschichten. 8th 10 is a pictorial representation (in a cross-sectional view) showing an example of a structure that may be formed in an embodiment having stress layers on both sides of a structure, including a base substrate and upper and lower device layers.

DETAILLIERTE BESCHREIBUNGDETAILED DESCRIPTION

Die vorliegende Offenbarung, die ein Herstellungsverfahren für zwei Bauelement-Wafer zeigt, die aus einem einzigem Basissubstrat gewonnen werden, soll nachfolgend ausführlicher beschrieben werden, indem auf die Erläuterungen und Zeichnung Bezug genommen wird, die die vorliegende Anmeldung begleiten. Es wird darauf hingewiesen, dass die Zeichnungen nur zur Verdeutlichung dienen und nicht maßstabsgetreu sind. Auch werden in den Zeichnungen zur Beschreibung gleicher Elemente gleiche Bezugsnummern verwendet.The present disclosure, which shows a fabrication process for two device wafers derived from a single base substrate, will now be described in more detail by referring to the explanations and drawing accompanying the present application. It should be noted that the drawings are for illustration only and are not to scale. Also be in the Drawings for the description of the same elements used the same reference numbers.

In der nachfolgenden Beschreibung werden viele Besonderheiten aufgeführt, wie beispielsweise spezifische Strukturen, Komponenten, Materialien, Dimensionen, Verfahrensschritte und Techniken, um die vorliegende Erfindung darzustellen. Fachleute werden jedoch feststellen, dass die verschiedenen Ausführungsformen der vorliegenden Offenbarung auch ohne diese spezifischen Details oder mit anderen umgesetzt werden können. Ansonsten sind bekannte Strukturen oder Verfahrensschritte nicht im Einzelnen beschrieben worden, um die verschiedenen Ausführungsformen der vorliegenden Offenbarung nicht zu verschleiern.In the following description, many specifics are listed, such as specific structures, components, materials, dimensions, process steps, and techniques to illustrate the present invention. However, those skilled in the art will recognize that the various embodiments of the present disclosure may be practiced without these specific details or with others. Otherwise, well-known structures or method steps have not been described in detail so as not to obscure the various embodiments of the present disclosure.

Es gilt, dass wenn auf ein Element, wie eine Schicht, einen Bereich oder ein Substrat als „auf” oder „über” einem anderem Element befindlich beschrieben wird, es sich direkt auf dem anderem Element befinden kann oder auch noch andere dazwischenliegende Elements vorhanden sein können. Im Gegensatz dazu sind keine dazwischenliegende Elemente beteiligt, wenn ein Element als „direkt auf” oder „direkt über” einem anderen Element liegend beschrieben wird. Auch gilt, dass wenn ein Element als mit einem anderen Element „verbunden” oder „verkoppelt” beschrieben wird, es direkt mit dem anderem Element verbunden oder verkoppelt sein kann oder auch noch andere dazwischenliegende Elements vorhanden sein können. Im Gegensatz dazu sind keine sonstigen dazwischenliegende Elemente beteiligt, wenn ein Element als „direkt auf” oder „direkt über” einem anderen Element beschrieben wird.It is understood that when an element, such as a layer, region, or substrate, is described as being "on" or "above" another element, it may be directly on the other element, or other intervening elements may be present can. In contrast, there are no intervening elements involved when describing an element as being "directly on top" or "directly above" another element. Also, when an element is described as being "connected" or "coupled" to another element, it may be directly connected or coupled to the other element, or even other intervening elements may be present. In contrast, no other intervening elements are involved when an element is described as "directly on" or "directly above" another element.

Wie oben erwähnt, stellt die vorliegende Offenbarung ein Verfahren bereit, wie man zwei Bauelement-Wafer aus einem einzelnen Basissubstrat herstellen kann. Bei diesem Verfahren wird zunächst eine Struktur umfassend ein Basissubstrat mit auf oder innerhalb einer obersten Oberfläche und einer untersten Oberfläche des Basissubstrats aufgebrachten Bauelementschichten bereitgestellt. Die Struktur einschließlich der Bauelementschichten wird innerhalb eines bestimmten Bereichs des Basissubstrats abgespalten. Durch die Abspaltung entsteht ein erster Bauelement-Wafer einschließlich eines Teils des Basissubstrats und eines Teils der Bauelementschicht sowie ein zweiter Bauelement-Wafer, der einen weiteren Teil des Basissubstrats und den anderen Teil der Bauelementschicht enthält.As mentioned above, the present disclosure provides a method of making two device wafers from a single base substrate. In this method, first, a structure comprising a base substrate having device layers deposited on or within an uppermost surface and a lowermost surface of the base substrate is provided. The structure including the device layers is cleaved within a certain area of the base substrate. The cleavage forms a first device wafer including a portion of the base substrate and a portion of the device layer, and a second device wafer containing another portion of the base substrate and the other portion of the device layer.

Zunächst wird Bezug auf 1 genommen, wo ein Basissubstrat 10 abgebildet ist, das eine obere (d. h. oberste) Oberfläche 12 und eine untere (d. h. unterste) Oberfläche 14 hat, das in der vorliegenden Offenbarung verwendet werden kann. Das Basissubstrat 10, das in der vorliegenden Offenbarung verwendet wird, kann aus einem Halbleitermaterial, Glas, Keramik oder irgendeinem sonstigem Material bestehen, dessen Bruchzähigkeit geringer ist als die der Verspannungsschicht, die danach hergestellt wird.First, reference is made 1 taken where a base substrate 10 that is an upper (ie uppermost) surface 12 and a bottom (ie bottom) surface 14 which can be used in the present disclosure. The base substrate 10 used in the present disclosure may be made of a semiconductor material, glass, ceramic or any other material whose fracture toughness is lower than that of the stress layer that is subsequently produced.

Bruchzähigkeit ist eine Eigenschaft, die die Fähigkeit eines Materials beschreibt bei einem bestehenden Riss nicht zu brechen. Bruchzähigkeit wird in KIc angegeben. Die tiefer gestellten Zeichen Ic bezeichnet den Modus I der Rissöffnung unter normaler Zugspannung, die senkrecht zu dem Riss einwirkt und c bedeutet, dass es sich hierbei um einen kritischen Wert handelt. Modus I Bruchzähigkeit ist typischerweise der wichtigste Wert, da der Abspaltbruch normalerweise an einem Ort in dem Substrat auftritt, an dem die Modus-II-Spannung (Scherspannung) gleich Null ist und die Modus-III-Spannung (Reißspannung) im Allgemeinen bei den Belastungsbedingungen unberücksichtigt bleibt. Bruchzähigkeit ist eine quantitative Weise, um den Widerstand eines Materials gegenüber Sprödbruch auszudrücken, wenn ein Riss vorhanden ist.Fracture toughness is a property that does not break the ability of a material to crack when it rips. Fracture toughness is given in K Ic . The subscript Ic denotes the mode I of crack opening under normal tensile stress acting perpendicular to the crack and c means that this is a critical value. Mode I fracture toughness is typically the most important value, as the breakaway fracture normally occurs at a location in the substrate where the mode II stress (shear stress) is zero and the mode III stress (tear stress) generally under the stress conditions disregarded. Fracture toughness is a quantitative way to express the resistance of a material to brittle fracture when a crack is present.

Wenn das Basissubstrat 10 ein Halbleitermaterial enthält, kann das Halbleitermaterial, ohne darauf beschränkt zu sein, beispielsweise Si, Ge, SiGe, SiGeC, SiC, Ge-Legierungen, GaSb, GaP, GaAs, InAs, InP und sonstige III-V bzw. II-VI Verbindungshalbleiter beinhalten. In einigen Ausführungsformen besteht das Basissubstrat 10 aus einem massiven Halbleiter. In anderen Ausführungsformen besteht das Basissubstrat 10 aus einem schichtartigen Halbleitermaterial, wie beispielsweise einem Halbleiter-auf-Isolator oder einem Halbleiter auf einem polymeren Substrat. Beispiele eines Halbleiter-auf-Isolator-Substrats das als Basissubstrat 10 verwendet werden kann umfassen Silicium-auf-Isolator oder Silicium-Germanium-auf-Isolator.When the base substrate 10 For example, without limitation, the semiconductor material may include, for example, Si, Ge, SiGe, SiGeC, SiC, Ge alloys, GaSb, GaP, GaAs, InAs, InP, and other III-V and II-VI compound semiconductors, respectively , In some embodiments, the base substrate is 10 from a massive semiconductor. In other embodiments, the base substrate is 10 of a layered semiconductor material such as a semiconductor on insulator or a semiconductor on a polymeric substrate. Examples of a semiconductor on insulator substrate as the base substrate 10 silicon-on-insulator or silicon-germanium-on-insulator may be used.

Wenn das Basissubstrat 10 ein Halbleitermaterial enthält, dann kann das Halbleitermaterial dotiert sein, undotiert sein oder dotierte Bereiche und undotierte Bereiche aufweisen.When the base substrate 10 contains a semiconductor material, then the semiconductor material may be doped, undoped or have doped regions and undoped regions.

In einer Ausführungsform kann das Halbleitermaterial, das als Basissubstrat 10 genutzt wird, monokristallin sein (d. h. aus einem Material bestehen, bei dem das Kristallgitter der gesamten Probe durchgängig und ungebrochen bis zu den Außenkanten der Probe ist, ohne irgendwelche Korngrenzen). In einer anderen Ausführungsform ist das Halbleitersubstrat, das als Basissubstrat 10 dienen kann, polykristallin (d. h. es besteht aus einem Material, das sich aus vielen Kristallliten unterschiedlicher Größe und Ausrichtung zusammensetzt; die unterschiedliche Ausrichtung kann zufällig sein (auch als regellose Textur bezeichnet) oder geordnet, je nach den Wachstums- und Verarbeitungsbedingungen). In einer noch anderen Ausführungsform der vorliegenden Offenbarung kann das als Basissubstrat 10 eingesetzte Halbleitermaterial amorph sein (d. h. ein nicht-kristallines Material, das keine kristalltypische Fernordnung ausbilden kann). Typischerweise handelt es sich bei dem Halbleitermaterial, das als Basissubstrat 10 verwendet wird, um ein monokristallines Material.In an embodiment, the semiconductor material used as the base substrate 10 be monocrystalline (ie, consist of a material in which the crystal lattice of the entire sample is continuous and unbroken to the outside edges of the sample, without any grain boundaries). In another embodiment, the semiconductor substrate is the base substrate 10 polycrystalline (ie, it is composed of a material composed of many crystallites of different size and orientation, the different orientation may be random (also referred to as random texture) or ordered, depending on the conditions of growth and processing). In still another embodiment of the present disclosure, as the base substrate 10 used semiconductor material may be amorphous (ie a non-crystalline material that can not form a crystal-like long-range order). Typically, the semiconductor material is the base substrate 10 used to be a monocrystalline material.

Wenn das Basissubstrat 10 Glas umfasst, kann es sich dabei um Glas auf Basis von SiO2 handeln, das undotiert oder mit einem entsprechenden Dotierstoff dotiert ist. Beispiele für Gläser auf SiO2-Basis, die als Basissubstrat 10 verwendet werden können, sind undotiertes Silikatglas, Borosilikatglas, Phosphosilikatglas, Flourosilikatglas und Borophosphosilikatglas.When the base substrate 10 Glass, it can be glass based on SiO 2 , which is undoped or doped with a corresponding dopant. Examples of SiO 2 -based glasses used as the base substrate 10 can be used are undoped silicate glass, borosilicate glass, phosphosilicate glass, fluorosilicate glass and borophosphosilicate glass.

Wenn das Basissubstrat 10 eine Keramik umfasst, dann handelt es sich bei der Keramik aus einem anorganischen, nicht-metallischen Festkörper wie beispielsweise ein Oxid, darunter, ohne darauf beschränkt zu sein, Aluminiumoxid, Berylliumoxid, Ceroxid und Zirkoniumoxid, ein Nichtoxid, darunter ohne darauf beschränkt zu sein, ein Karbid, ein Band, ein Nitrid oder ein Silicid; oder aus Zusammensetzungen, die eine Kombination von Oxiden und Nichtoxiden enthalten.When the base substrate 10 ceramic, then the ceramic is an inorganic non-metallic solid such as, but not limited to, alumina, including, but not limited to, alumina, beryllia, ceria and zirconia, a non-oxide; a carbide, a band, a nitride or a silicide; or from compositions containing a combination of oxides and non-oxides.

In einigen Ausführungsformen der vorliegenden Offenbarung kann die obere Oberfläche 12 und die untere Oberfläche 14 des Basissubstrats 10 vor der weiteren Verarbeitung gesäubert werden, um Oberflächenoxide und/oder andere Verunreinigungen zu entfernen. In einer Ausführungsform der vorliegenden Offenbarung, wird das Basissubstrat 10 dadurch gereinigt, indem auf das Basissubstrat 10 ein Lösungsmittel, wie zum Beispiel Aceton oder Isopropanol aufgebracht wird, das die Verunreinigungen und/oder Oberflächenoxide von der oberen Oberfläche 12 und der unteren Oberfläche 14 des Basissubstrats 10 entfernen kann.In some embodiments of the present disclosure, the upper surface 12 and the bottom surface 14 of the base substrate 10 be cleaned prior to further processing to remove surface oxides and / or other contaminants. In one embodiment of the present disclosure, the base substrate becomes 10 thereby purified by applying to the base substrate 10 a solvent such as acetone or isopropanol is applied which removes the impurities and / or surface oxides from the top surface 12 and the lower surface 14 of the base substrate 10 can remove.

In einer anderen Ausführungsform werden sowohl die obere Oberfläche 12 als auch die untere Oberfläche 14 vor der weiteren Verarbeitung poliert. Das Polieren kann durch ein chemisch-mechanisches Polierverfahren erfolgen.In another embodiment, both the upper surface 12 as well as the lower surface 14 polished before further processing. The polishing can be done by a chemical-mechanical polishing process.

In 2A ist die Struktur der 1 aufgezeigt, nachdem eine Bauelementschicht 18 auf der unteren Oberfläche 14 des Basissubstrats 10 gebildet worden ist und nachdem eine weitere Bauelementschicht 16 auf der oberen Oberfläche 12 des Basissubstrats 10 in Übereinstimmung mit einer Ausführungsform der vorliegenden Offenbarung gebildet wurde. In einigen Ausführungsformen stellen die Bauelementschichten 16, 18, die ausgebildet werden, einen elektrischen Übergang (d. h. einen p-n- oder n-p-Übergang) an der Grenzfläche zwischen der Bauelementschicht und dem Basissubstrat 10 zur Verfügung.In 2A is the structure of 1 shown after a device layer 18 on the bottom surface 14 of the base substrate 10 has been formed and after another component layer 16 on the upper surface 12 of the base substrate 10 was formed in accordance with an embodiment of the present disclosure. In some embodiments, the device layers 16 . 18 which are formed, an electrical junction (ie, a pn or np junction) at the interface between the device layer and the base substrate 10 to disposal.

In der in 2A gezeigten Ausführungsform können die Bauelementschichten 16, 18 aus dem gleichen oder einem unterschiedlichem Halbleitermaterial bestehen. In einer Ausführungsform kann das Halbleitermaterial der Bauelementschichten 16, 18 aus dem gleichen Material wie das Basissubstrat 10 bestehen. In einer anderen Ausführungsform besteht mindestens eine der Bauelementschichten, typischerweise jedoch beide, aus einem Halbleitermaterial, das sich von dem Basissubstrat 10 unterscheidet. Beispiele für Halbleitermaterialien, die als Bauelementschichten 16, 18 verwendet werden können sind, ohne darauf beschränkt zu sein, Si, Ge, SiGe, SiGeC, SiC, Ge-Legierungen, GaSb, GaP, GaAs, InAs, InP und alle sonstigen III-V oder II-VI Verbundhalbleiter.In the in 2A In the embodiment shown, the component layers can 16 . 18 consist of the same or a different semiconductor material. In an embodiment, the semiconductor material of the device layers 16 . 18 from the same material as the base substrate 10 consist. In another embodiment, at least one of the device layers, but typically both, is composed of a semiconductor material extending from the base substrate 10 different. Examples of semiconductor materials used as device layers 16 . 18 Si, Ge, SiGe, SiGeC, SiC, Ge alloys, GaSb, GaP, GaAs, InAs, InP and all other III-V or II-VI compound semiconductors may be used.

In einer Ausführungsform kann das Halbleitermaterial, das als Bauelementschichten 16, 18 genutzt wird, monokristallin sein (d. h. aus einem Material bestehen, bei dem das Kristallgitter der gesamten Probe durchgängig und ungebrochen bis zu den Außenkanten der Probe ist, ohne irgendwelche Korngrenzen). In einer anderen Ausführungsform kann das Halbleitermaterial, das als Bauelementschichten 16, 18 genutzt wird, polykristallin sein (d. h. es besteht aus einem Material, das sich aus vielen Kristalliten unterschiedlicher Größe und Ausrichtung zusammensetzt; die unterschiedliche Ausrichtung kann zufällig sein (auch als regellose Textur bezeichnet) oder geordnet, je nach den Wachstums- und Verarbeitungsbedingungen). In einer noch anderen Ausführungsform der vorliegenden Offenbarung kann das Halbleitermaterial, das als Bauelementschichten 16, 18 genutzt wird, amorph sein (d. h. ein nicht-kristallines Material, das keine kristalltypische Fernordnung ausbilden kann). Typischerweise handelt es sich bei dem Halbleitermaterial, das als Bauelementschichten 16, 18 verwendet wird, um ein monokristallines Material.In one embodiment, the semiconductor material may be used as device layers 16 . 18 be monocrystalline (ie, consist of a material in which the crystal lattice of the entire sample is continuous and unbroken to the outside edges of the sample, without any grain boundaries). In another embodiment, the semiconductor material may be used as device layers 16 . 18 polycrystalline material (ie, it is composed of a material composed of many crystallites of different size and orientation, the different orientation may be random (also referred to as random texture) or ordered, depending on the conditions of growth and processing). In yet another embodiment of the present disclosure, the semiconductor material that may be used as device layers 16 . 18 is amorphous (ie a non-crystalline material that can not form a crystal-like long-range order). Typically, the semiconductor material is the component layers 16 . 18 used to be a monocrystalline material.

Die Bauelementschichten 16, 18, die auf der obersten Oberfläche (d. h. obere Oberfläche 12) und der untersten Oberfläche (d. h. untere Oberfläche 14) des Basissubstrat 10 gebildet werden, können durch einen physikalischen oder Wachstums-Abscheidungsprozess gebildet werden, bei dem mindestens ein Halbleiter-Vorprodukt verwendet wird. In einigen Ausführungsformen kann ein Dotierstoff, wie beispielsweise ein p-Typ-Dotierstoff (typischerweise ein Element der Gruppe IIIA des Periodensystems) oder ein n-Typ-Dotierstoff (typischerweise ein Element der Gruppe VA des Periodensystems) in das Reaktionsgas eingebracht werden, welches das Halbleiter-Vorprodukt enthält. In noch anderen Ausführungsformen, kann der Dotierstoff nach der Bildung der Bauelementschichten 16, 18 durch Ionenimplantation, Gasphasendotierung oder durch Ausdiffusion von einer dotierten Opferschicht eingeführt werden.The component layers 16 . 18 placed on the topmost surface (ie upper surface 12 ) and the lowest surface (ie lower surface 14 ) of the base substrate 10 may be formed by a physical or growth deposition process using at least one semiconductor precursor. In some embodiments, a dopant, such as a p-type dopant (typically a Group IIIA element of the Periodic Table) or an n-type dopant (typically a Group VA element of the Periodic Table) may be incorporated into the reaction gas containing the Semiconductor precursor contains. In yet other embodiments, the dopant may be after the formation of the device layers 16 . 18 by ion implantation, gas phase doping or by outdiffusion from a doped sacrificial layer.

In einer Ausführungsform werden die Bauelementschichten 16, 18 durch einen epitaktischen Wachstumsprozess gebildet. Wenn ein epitaktischer Wachstumsprozess verwendet wird, dann werden die Bauelementschichten 16, 18 epitaktisch an der darunterliegenden Oberfläche des Basissubstrats 10 ausgerichtet. In one embodiment, the device layers become 16 . 18 formed by an epitaxial growth process. If an epitaxial growth process is used, then the device layers become 16 . 18 epitaxially on the underlying surface of the base substrate 10 aligned.

In einer Ausführungsform werden die Bauelementschichten 16, 18 eine nach der anderen gebildet. Das heißt, eine der Bauelementschichten 16 oder 18 wird zuerst gebildet und anschließend wird die andere der Bauelementschichten 16 oder 18 gebildet. In einer solchen Ausführungsform können die Bauelementschichten 16, 18 in einem MOCVD- oder MBE-Reaktor gebildet werden. In einer anderen Ausführungsform kann ein Schichttransferprozess zur Herstellung der Bauelementschichten 16, 18 genutzt werden.In one embodiment, the device layers become 16 . 18 formed one by one. That is, one of the component layers 16 or 18 is formed first and then the other of the device layers 16 or 18 educated. In such an embodiment, the device layers 16 . 18 be formed in a MOCVD or MBE reactor. In another embodiment, a layer transfer process may be used to fabricate the device layers 16 . 18 be used.

In einer anderen Ausführungsform werden die Bauelementschichten 16, 18 gleichzeitig gebildet. Das heißt, dass die Bauelementschichten 16, 18 gleichzeitig gebildet werden. In einer solchen Ausführungsform können die Bauelementschichten 16, 18 in einem Serien-Reaktor hergestellt werden, zum Beispiel in einem LPCVD- oder UHVCVD-Reaktor.In another embodiment, the device layers 16 . 18 formed at the same time. This means that the component layers 16 . 18 be formed at the same time. In such an embodiment, the device layers 16 . 18 in a series reactor, for example in an LPCVD or UHVCVD reactor.

In einer Ausführungsform haben die Bauelementschichten 16,18, die auf den obersten und untersten Oberflächen des Basissubstrates 10 gebildet werden, jeweils eine Dicke, die typischerweise zwischen 50 nm bis 50 μm liegt. In einer anderen Ausführungsform haben die Bauelementschichten 16, 18, die auf den obersten und untersten Oberflächen des Basissubstrates 10 gebildet werden, jeweils eine Dicke, die typischerweise zwischen 1 μm bis 20 μm liegt. Andere Dicken der Bauelementschichten 16, 18, die oberhalb und/oder unterhalb der zuvor erwähnten Bereiche liegen, können ebenfalls verwendet werden.In one embodiment, the device layers 16 . 18 located on the top and bottom surfaces of the base substrate 10 are formed, each having a thickness which is typically between 50 nm to 50 microns. In another embodiment, the device layers 16 . 18 located on the top and bottom surfaces of the base substrate 10 are formed, each having a thickness which is typically between 1 .mu.m to 20 .mu.m. Other thicknesses of the device layers 16 . 18 which are above and / or below the aforementioned ranges can also be used.

In 2B ist die Struktur der 1 aufgezeigt, nachdem eine Bauelementschicht 18' auf der unteren Oberfläche 14 des Basissubstrats 10 gebildet worden ist und nachdem eine weitere Bauelementschicht 16' auf der oberen Oberfläche 12 des Basissubstrats 10 übereinstimmend mit einer Ausführungsform der vorliegenden Offenbarung gebildet wurde. In der in 2B gezeigten Ausführungsform können die Bauelementschichten 16' und 18' durch Ionenimplantation, Gasphasendotierung oder durch Ausdiffusion von einer dotierten Opferschicht gebildet werden. In dieser Ausführungsform können die Bauelementschichten 16' und 18' den gleichen oder einen unterschiedlichen Dotierstoff enthalten. Das heißt, die Bauelementschichten 16' und 18' können einen p-Typ-Dotierstoff (d. h. ein Element aus der Gruppe IIIA des Periodensystems) oder einen n-Typ-Dotierstoff (d. h. ein Element aus der Gruppe VA des Periodensystems) beinhalten.In 2 B is the structure of 1 shown after a device layer 18 ' on the bottom surface 14 of the base substrate 10 has been formed and after another component layer 16 ' on the upper surface 12 of the base substrate 10 was formed in accordance with an embodiment of the present disclosure. In the in 2 B In the embodiment shown, the component layers can 16 ' and 18 ' be formed by ion implantation, gas phase doping or by outdiffusion of a doped sacrificial layer. In this embodiment, the device layers 16 ' and 18 ' contain the same or a different dopant. That is, the device layers 16 ' and 18 ' may include a p-type dopant (ie, an element of group IIIA of the periodic table) or an n-type dopant (ie, an element of group VA of the periodic table).

In jeder der oben genannten Ausführungsformen kann ein Halbleiterbauelement einschließlich beispielsweise eines Transistors, eines Kondensators, einer Diode, eines BiCMOS teilweise oder vollständig auf den Bauelementschichten vor dem Abspalten des Basissubstrats 10 gebildet werden. In einigen Ausführungsformen sind die Bauelementschichten Bestandteile einer photovoltaischen Zelle, wie zum Beispiel einer Solarzelle. In einer solchen Ausführungsform können andere Komponenten der Solarzelle auf den Bauelementschichten vor dem Abspalten gebildet werden.In any of the above embodiments, a semiconductor device including, for example, a transistor, a capacitor, a diode, a BiCMOS may be partially or completely formed on the device layers prior to cleaving the base substrate 10 be formed. In some embodiments, the device layers are components of a photovoltaic cell, such as a solar cell. In such an embodiment, other components of the solar cell may be formed on the device layers prior to cleavage.

Wenn man jetzt 3A bis 3B betrachtet, dann ist die Struktur von 2A beziehungsweise 2B zu sehen, nachdem eine optionale metallhaltige Adhäsionsschicht 20 auf mindestens einer der Bauelementschichten gebildet worden ist. In den Zeichnungen ist die optionale metallhaltige Adhäsionsschicht 20 auf der Bauelementschicht 16 in 3A und auf der Bauelementschicht 16' in 3B aufgebracht. Obwohl die Zeichnung zeigt, dass die optionale metallhaltige Adhäsionsschicht 20 nur auf der Bauelementschicht 16, 16' gebildet wurde, kann die optionale metallhaltige Adhäsionsschicht 20 in einer anderen Ausführungsform nur auf der Bauelementschicht 18, 18' gebildet werden. In einer noch anderen Ausführungsform kann die optionale, metallhaltige Adhäsionsschicht 20 auf beiden Bauelementschichten 16 und 18 in der in 2A dargestellten Struktur ausgebildet werden oder auf beiden in 2B dargestellten Bauelementschichten 16' und 18'.If you are now 3A to 3B considered, then the structure of 2A respectively 2 B after seeing an optional metal-containing adhesion layer 20 has been formed on at least one of the component layers. In the drawings, the optional metal-containing adhesion layer 20 on the device layer 16 in 3A and on the device layer 16 ' in 3B applied. Although the drawing shows that the optional metal-containing adhesion layer 20 only on the component layer 16 . 16 ' may be formed, the optional metal-containing adhesion layer 20 in another embodiment, only on the device layer 18 . 18 ' be formed. In yet another embodiment, the optional metal-containing adhesion layer 20 on both component layers 16 and 18 in the in 2A be formed structure or on both in 2 B shown component layers 16 ' and 18 ' ,

Die optionale metallhaltige Adhäsionsschicht 20 kann in Ausführungsformen eingesetzt werden, bei denen die Verspannungsschicht, die im Nachhinein gebildet wird, nur schlecht an dem Material der Bauelementschichten haftet. Typischerweise wird die optionale metallhaltige Adhäsionsschicht 20 verwendet, wenn eine Verspannungsschicht aus Metall eingesetzt wird.The optional metal-containing adhesion layer 20 can be used in embodiments in which the stress layer, which is subsequently formed, adheres poorly to the material of the device layers. Typically, the optional metal-containing adhesion layer becomes 20 used when a metal stress layer is used.

Die optionale metallhaltige Adhäsionsschicht 20, die in der vorliegenden Offenbarung verwendet wird, beinhaltet irgendein metallisches Adhäsionsmaterial, wie beispielsweise, ohne darauf beschränkt zu sein, Ti/W, Ti, Cr, Ni oder irgendeine Kombination daraus. Die optionale metallhaltige Adhäsionsschicht 20 kann aus einer einzigen Schicht bestehen oder kann eine vielschichtige Struktur aufweisen, wobei mindestens zwei Schichten aus unterschiedlichen metallischen Adhäsionsmaterialien bestehen.The optional metal-containing adhesion layer 20 used in the present disclosure includes any metallic adhesive material such as, but not limited to, Ti / W, Ti, Cr, Ni, or any combination thereof. The optional metal-containing adhesion layer 20 may consist of a single layer or may have a multi-layered structure wherein at least two layers consist of different metallic adhesion materials.

Die optionale metallhaltige Adhäsionsschicht 20 kann bei oder oberhalb Raumtemperatur (15°C bis 40°C) gebildet werden. In einer Ausführungsform wird die optionale metallhaltige Schicht 20 bei einer Temperatur gebildet, die zwischen 20°C und 180°C liegt. In einer Ausführungsform wird die optionale metallhaltige Adhäsionsschicht 20 bei einer Temperatur zwischen 20°C und 60°C gebildet.The optional metal-containing adhesion layer 20 can be formed at or above room temperature (15 ° C to 40 ° C). In one embodiment becomes the optional metal-containing layer 20 formed at a temperature which is between 20 ° C and 180 ° C. In one embodiment, the optional metal-containing adhesion layer becomes 20 formed at a temperature between 20 ° C and 60 ° C.

Die optionale metallhaltige Adhäsionsschicht 20 kann gebildet werden, indem man Dispositionstechniken verwendet, die im Fachgebiet hinreichend bekannt sind. Beispielsweise kann die optionale metallhaltige Adhäsionsschicht 20 gebildet werden durch Sputtern, chemische Gasphasenabscheidung, plasmaunterstützte chemische Gasphasenabscheidung, Abscheidung einer chemischen Lösung, physikalische Gasphasenabscheidung und Galvanisieren. Wenn das Sputterverfahren angewendet wird, kann das Sputtern darüber hinaus in situ als Sputter-Reinigungsverfahren vor dem Aufbringen einer Schicht dienen. In Ausführungsformen, bei denen die optionale metallhaltige Adhäsionsschicht auf beiden Bauelementschichten vorliegt (d. h. Schichten 16 und 18 oder Schichten 16' und 18', kann die optionale metallhaltige Adhäsionsschicht zuerst auf einer der Bauelementschichten gebildet werden und dann auf der anderen Bauelementschicht oder die optionale metallhaltige Adhäsionsschicht kann auf beiden Bauelementschichten gleichzeitig gebildet werden.The optional metal-containing adhesion layer 20 can be formed using disposition techniques well known in the art. For example, the optional metal-containing adhesion layer 20 are formed by sputtering, chemical vapor deposition, plasma enhanced chemical vapor deposition, chemical solution deposition, physical vapor deposition and electroplating. In addition, when the sputtering method is used, sputtering may serve in situ as a sputtering cleaning method before applying a layer. In embodiments where the optional metal-containing adhesion layer is on both device layers (ie, layers 16 and 18 or layers 16 ' and 18 ' For example, the optional metal-containing adhesion layer may first be formed on one of the device layers and then on the other device layer or the optional metal-containing adhesion layer may be formed on both device layers simultaneously.

Bei dieser Anwendung hat die optionale metallhaltige Adhäsionsschicht 20 typischerweise eine Dicke von 5 nm bis 200 nm, wobei eine Dicke von 100 nm bis 150 nm jedoch noch üblicher ist. Sonstige Schichtdicken der optionalen metallhaltigen Adhäsionsschicht 20, die unterhalb und/oder oberhalb der zuvor genannten Dicken liegen, können in der vorliegenden Offenbarung ebenfalls eingesetzt werden.In this application has the optional metal-containing adhesion layer 20 typically a thickness of 5 nm to 200 nm, but a thickness of 100 nm to 150 nm is more common. Other layer thicknesses of the optional metal-containing adhesion layer 20 , which are below and / or above the aforementioned thicknesses, may also be used in the present disclosure.

Wenn man jetzt 4A bis 4B betrachtet, dann ist die Struktur von 3A beziehungsweise 3B zu sehen, nachdem eine Verspannungsschicht 22 auf einer oberen Oberfläche der optionalen metallhaltigen Adhäsionsschicht 20 gebildet worden ist. In einigen Ausführungsformen, bei denen es keine optionale metallhaltige Adhäsionsschicht 20 gibt, kann die Verspannungsschicht 22 direkt auf die obere Oberfläche 12 und/oder die untere Oberfläche 14 des Basissubstrats 10 aufgebracht werden; diese beiden besonderen Ausführungsformen sind nicht in den Zeichnungen abgebildet, können jedoch leicht aus den Zeichnungen der vorliegenden Anwendung abgeleitet werden.If you are now 4A to 4B considered, then the structure of 3A respectively 3B after seeing a tension layer 22 on an upper surface of the optional metal-containing adhesion layer 20 has been formed. In some embodiments, where there is no optional metal-containing adhesion layer 20 There, the stress layer can 22 directly on the upper surface 12 and / or the lower surface 14 of the base substrate 10 be applied; these two particular embodiments are not illustrated in the drawings, but may be readily deduced from the drawings of the present application.

Die in der vorliegenden Offenbarung verwendete Verspannungsschicht 22 enthält irgendein Material, dass unter Zugspannung steht, während es oben auf dem Basissubstrat 10 bei der Abspalttemperatur vorhanden ist. Fallbeispiele solcher Materialien, die als Verspannungsschicht 22 dienen können, sind beispielsweise, ohne darauf beschränkt zu sein, ein Metall, ein Polymer, wie eine Klebebandschicht, die das Abspalten hervorruft, oder irgendeine Kombination daraus. Die Verspannungsschicht 22 kann aus einer einzigen Verspannungsschicht bestehen oder eine mehrschichtige Verspannungsstruktur aufweisen, wobei mindestens zwei Schichten aus unterschiedlichem Verspannungsmaterial genutzt werden können.The stress layer used in the present disclosure 22 contains some material that is under tension while standing on top of the base substrate 10 is present at the cleavage temperature. Case examples of such materials as a stress layer 22 For example, but not limited to, a metal, a polymer, such as an adhesive tape layer that causes the release, or any combination thereof. The stress layer 22 may consist of a single stress layer or have a multilayer bracing structure, wherein at least two layers of different bracing material can be used.

In einer Ausführungsform ist die Verspannungsschicht 22 ein Metall und das Metall wird auf die obere Oberfläche der optionalen metallhaltigen Adhäsionsschicht 20 aufgebracht. In einer anderen Ausführungsform ist die Verspannungsschicht 20 ein das Abspalten hervorrufendes Klebeband und dieses das Abspalten hervorrufende Klebeband wird auf mindestens eine der Oberflächen (d. h. die obere und/oder die untere) des Basissubstrats 10 aufgebracht. In einer anderen Ausführungsform kann zum Beispiel die Verspannungsschicht 22 aus einer zweiteiligen Verspannungsschicht bestehen, die einen unteren und einen oberen Teil umfasst. Der obere Teil der zweiteiligen Verspannungsschicht kann aus einer das Abspalten hervorrufenden Klebebandschicht bestehen.In one embodiment, the stress layer is 22 a metal and the metal becomes on the upper surface of the optional metal-containing adhesion layer 20 applied. In another embodiment, the stress layer is 20 a releasing adhesive tape and this releasing adhesive tape are applied to at least one of the surfaces (ie, upper and / or lower) of the base substrate 10 applied. In another embodiment, for example, the stress layer 22 consist of a two-part bracing layer comprising a lower and an upper part. The upper part of the two-part bracing layer may consist of a splitting-off adhesive layer.

Wenn als Verspannungsschicht 22 ein Metall verwendet wird, kann dieses Metall beispielsweise Ni, Cr, Fe oder W beinhalten. Legierungen dieser Metalle können ebenfalls verwendet werden. In einer Ausführungsform umfasst die Verspannungsschicht 22 mindestens eine Schicht, die aus Ni besteht.When as a stress layer 22 When a metal is used, this metal may include, for example, Ni, Cr, Fe or W. Alloys of these metals can also be used. In an embodiment, the stress layer comprises 22 at least one layer consisting of Ni.

Wenn ein Polymer als Verspannungsschicht 22 verwendet wird, ist das Polymer ein großes Makromolekül, des sich aus wiederholenden Struktureinheiten zusammensetzt. Diese Untereinheiten sind typischerweise durch kovalente chemische Bindungen verbunden. Fallbeispiele für Polymere, die als Verspannungsschicht 22 verwendet werden können sind, ohne darauf beschränkt zu sein, Polyimide, Polyester, Polyolefine, Polyacrylate, Polyurethan, Polyvinylacetat und Polyvinylchlorid.If a polymer as a stress layer 22 is used, the polymer is a large macromolecule composed of repeating structural units. These subunits are typically linked by covalent chemical bonds. Case studies for polymers used as stress layer 22 polyimides, polyesters, polyolefins, polyacrylates, polyurethane, polyvinyl acetate and polyvinyl chloride may be used.

Wenn eine Klebebandschicht, die ein Abspalten hervorruft, als Verspannungsschicht 22 eingesetzt wird, dann ist die das Abspalten hervorrufende Klebebandschicht ein druckempfindliches Klebeband, das flexibel, weich und spannungsfrei bei der Herstellungstemperatur des Klebebandes ist, jedoch stark, dehnbar und zugbelastbar bei der Temperatur ist, die während des Abspaltens verwendet wird. Mit „druckempfindlichem Klebeband” ist ein Klebeband gemeint, des durch Andrücken haften bleibt, ohne dass ein Lösungsmittel, Hitze oder Wasser diesen Vorgang auslösen muss. Zugspannung entsteht in dem Klebeband bei der Abspalttemperatur hauptsächlich wegen des thermischen Unterschieds zwischen dem Basissubstrat 10 (mit einem geringeren thermischen Ausdehnungskoeffizienten) und dem Klebeband (mit einem höheren thermischen Ausdehnungskoeffizienten).When an adhesive tape layer that causes splitting, as a stress layer 22 is used, then the releasing adhesive tape layer is a pressure-sensitive adhesive tape which is flexible, soft and stress-free at the manufacturing temperature of the adhesive tape but strong, stretchable and tensile at the temperature used during the release. By "pressure-sensitive adhesive tape" is meant an adhesive tape that sticks to it without solvent, heat or water causing this process. Tensile stress arises in the adhesive tape at the cleavage temperature mainly due to the thermal difference between the base substrate 10 (with a lower coefficient of thermal expansion) and the adhesive tape (with a higher thermal expansion coefficient).

Typischerweise hat das in der vorliegenden Offenbarung als Verspannungsschicht 22 verwendete druckempfindliche Klebeband mindestens eine Adhäsionsschicht und eine Basisschicht. Materialien für die Adhäsionsschicht und die Basisschicht des druckempfindlichen Klebebandes bestehen aus polymeren Materialien, wie beispielsweise Polyacrylen, Polyester, Polyolefinen und Polyvinylen mit oder ohne geeignetem Plastifizierungsmittel. Plastifizierungsmittel sind Zusätze, die die Plastizität des polymeren Materials erhöhen, denen sie zugesetzt werden. Typically, this has as a stress layer in the present disclosure 22 used pressure-sensitive adhesive tape at least one adhesion layer and a base layer. Adhesive layer and base layer materials of the pressure-sensitive adhesive tape are made of polymeric materials such as polyacrylics, polyesters, polyolefins, and polyvinyls, with or without a suitable plasticizer. Plasticizers are additives that increase the plasticity of the polymeric material to which they are added.

In einer Ausführungsform wird die Verspannungsschicht 22 in der vorliegenden Offenbarung bei einer Temperatur verwendet, die der Raumtemperatur (15°C bis 40°C) entspricht. In einer anderen Ausführungsform, bei der eine Klebebandschicht verwendet wird, kann die Klebebandschicht bei einer Temperatur gebildet werden, die zwischen 15°C und 60°C liegt.In one embodiment, the stress layer becomes 22 used in the present disclosure at a temperature corresponding to the room temperature (15 ° C to 40 ° C). In another embodiment, where an adhesive tape layer is used, the adhesive tape layer may be formed at a temperature that is between 15 ° C and 60 ° C.

Wenn die Verspannungsschicht 22 aus einem Metall oder Polymer besteht, kann die Verspannungsschicht 22 durch Dispositionstechniken gebildet werden, die auf dem Fachgebiet hinreichend bekannt sind wie beispielsweise Tauchbeschichtung, Aufschleudern, Bürstenstreichverfahren, Sputtern, chemische Gasphasenabscheidung, plasmaunterstützte chemische Gasphasenabscheidung, Abscheidung einer chemischen Lösung, physikalische Gasphasenabscheidung und Galvanisieren.When the stress layer 22 is made of a metal or polymer, the stress layer can 22 are formed by disposition techniques well known in the art, such as dip coating, spin coating, brush coating, sputtering, chemical vapor deposition, plasma enhanced chemical vapor deposition, chemical solution deposition, physical vapor deposition and electroplating.

Wenn die Verspannungsschicht 22 eine das Abspalten hervorrufende Klebebandschicht ist, kann die Klebebandschicht von Hand oder mechanisch auf die Struktur aufgebracht werden. Das Klebeband, welches das Abspalten hervorruft, kann durch in Fachkreisen bekannte Techniken hergestellt werden oder kann gewerblich von bekannten Herstellern von Klebebändern erworben werden. Einige Beispiele für das Abspalten hervorrufende Klebebänder, die in der vorliegenden Offenbarung als Verspannungsschicht 22 verwendet werden können sind beispielsweise Nitto Denko 3193MS thermisch lösbares Klebeband, Kapton KPT-1 und Diversified Biotech's CLEAR-170 (Acrylklebend, auf Vinylbasis).When the stress layer 22 is a splitting tape layer, the tape layer may be applied by hand or mechanically to the structure. The adhesive tape which causes the cleavage may be made by techniques known in the art or may be purchased commercially by known manufacturers of adhesive tapes. Some examples of the release tapes, in the present disclosure, as a stress layer 22 For example, Nitto Denko 3193MS thermal release tape, Kapton KPT-1, and Diversified Biotech's CLEAR-170 (vinyl-based acrylic adhesive) can be used.

In einer Ausführungsform kann eine zweiteilige Verspannungsschicht auf der Oberfläche eines Basissubstrats gebildet werden, wobei ein unterer Teil der zweiteiligen Verspannungsschicht bei einer ersten Temperatur hergestellt wird, die gleich der Raumtemperatur ist oder leicht darüber liegt (z. B. von 15°C bis 60°C) und wobei ein oberer Teil der zweiteiligen Verspannungsschicht aus einer Klebebandschicht besteht, die das Abspalten hervorruft und bei einer Hilfstemperatur gebildet wird, die der Raumtemperatur entspricht.In one embodiment, a two-part stress layer may be formed on the surface of a base substrate with a lower portion of the two-part stress layer being made at a first temperature that is equal to or slightly above room temperature (eg, from 15 ° C to 60 ° C) C) and wherein an upper part of the two-part bracing layer consists of an adhesive tape layer, which causes the splitting off and is formed at an auxiliary temperature which corresponds to the room temperature.

Wenn die Verspannungsschicht 22 metallischer Natur ist, hat sie typischerweise eine Dicke von 3 μm bis 50 μm, wobei eine Dicke von 4 μm bis 8 μm jedoch noch üblicher ist. Sonstige Schichtdicken für eine metallische Verspannungsschicht, die unterhalb und/oder oberhalb der zuvor genannten Dicken liegen, können in der vorliegenden Offenbarung ebenfalls verwendet werden. Die Schichtdicke der Verspannungsschicht 22 kann gewählt werden, um die gewünschte Bruchtiefe innerhalb des Basissubstrats 10 zu erzielen. Wenn zum Beispiel Ni für die Verspannungsschicht 22 gewählt wird, dann erfolgt der Bruch in einer Tiefe von ungefähr 2 bis 3 mal der Ni-Dicke unterhalb der Verspannungsschicht. Der Belastbarkeitswert für die Verspannungsschicht 22 wird dann so gewählt, dass die kritische Bedingung für den Abspaltbruch erfüllt wird. Diese kann abgeschätzt werden, indem man die empirische Formel t* = {(2.5 × 106 (KIC 3/2)]/σ2 umkehrt, wobei t* die entscheidende Dicke der Verspannungsschicht (in Mikrometer) ist, KIC die Bruchfestigkeit (in Einheiten von MPa·m1/2) des Basissubstrats 10 und σ der Belastbarkeitswert der Verspannungsschicht ist (in MPa oder Megapascal).When the stress layer 22 Metallic in nature, it typically has a thickness of 3 microns to 50 microns, but a thickness of 4 microns to 8 microns is more common. Other layer thicknesses for a metallic stress layer that are below and / or above the aforementioned thicknesses may also be used in the present disclosure. The layer thickness of the stress layer 22 can be selected to the desired depth of fracture within the base substrate 10 to achieve. For example, if Ni is the stress layer 22 is chosen, then the break occurs at a depth of about 2 to 3 times the Ni thickness below the stress layer. The load capacity value for the stress layer 22 is then chosen so that the critical condition for the Abspaltbruch is met. This can be estimated by reversing the empirical formula t * = {(2.5 × 10 6 (K IC 3/2 )] / σ 2 , where t * is the critical thickness of the stress layer (in microns), K IC is the fracture strength (in units of MPa · m 1/2 ) of the base substrate 10 and σ is the stress value of the stress layer (in MPa or megapascals).

Wenn die Verspannungsschicht 22 aus einem Polymer besteht, hat sie typischerweise eine Dicke von 10 μm bis 200 μm, wobei eine Dicke von 50 μm bis 100 μm jedoch noch üblicher ist. Sonstige Schichtdicken für eine polymere Verspannungsschicht, die unterhalb und/oder oberhalb der zuvor genannten Dicken liegen, können in der vorliegenden Offenbarung ebenfalls verwendet werden.When the stress layer 22 is made of a polymer, it typically has a thickness of 10 microns to 200 microns, with a thickness of 50 microns to 100 microns, however, is more common. Other layer thicknesses for a polymeric stress layer that are below and / or above the aforementioned thicknesses may also be used in the present disclosure.

Wenn man jetzt 5A bis 5B betrachtet, dann ist die Struktur von 4A beziehungsweise 4B zu sehen, nachdem ein optionales Handhabungs-Substrat 24 oben auf der Verspannungsschicht 22 gebildet worden ist. Das optionale Handhabungs-Substrat 24, das in der vorliegenden Offenbarung verwendet wird, umfasst irgendein flexibles Material, das einen Mindestkrümmungsradius von weniger als 30 cm aufweist. Erläuternde Beispiele für flexible Materialen, die man als optionales Handhabungs-Substrat 24 verwenden kann, sind beispielsweise eine Metallfolie oder eine Polyimidfolie.If you are now 5A to 5B considered, then the structure of 4A respectively 4B after seeing an optional handling substrate 24 on top of the stress layer 22 has been formed. The optional handling substrate 24 used in the present disclosure includes any flexible material having a minimum radius of curvature of less than 30 cm. Illustrative examples of flexible materials that can be used as an optional handling substrate 24 can be used, for example, a metal foil or a polyimide film.

Das optionale Handhabungs-Substrat 24 kann dazu eingesetzt werden, eine bessere Bruchkontrolle zu erhalten sowie mehr Möglichkeiten, die abgespaltenen Teile des Basissubstrats 10 zu handhaben. Darüber hinaus, kann das optionale Handhabungs-Substrat 24 dazu verwendet werden, die Rissausbreitung während des Abspaltprozesses bei der vorliegenden Offenbarung zu steuern. Das optionale Handhabungs-Substrat 24 der vorliegenden Offenbarung wird normalerweise, jedoch nicht zwangsläufig, bei Raumtemperatur (15°C bis 40°C) gebildet.The optional handling substrate 24 can be used to get a better fracture control and more possibilities, the split-off parts of the base substrate 10 to handle. In addition, the optional handling substrate 24 can be used to control crack propagation during the cleavage process in the present disclosure. The optional handling substrate 24 The present disclosure is normally, but not necessarily, formed at room temperature (15 ° C to 40 ° C).

Das optionale Handhabungs-Substrat 24 kann durch Dispositionstechniken gebildet werden, die auf dem Fachgebiet hinreichend bekannt sind, wie beispielsweise Tauchbeschichtung, Aufschleudern, Bürstenstreichverfahren, Sputtern, chemische Gasphasenabscheidung, plasmaunterstützte chemische Gasphasenabscheidung, Abscheidung einer chemischen Lösung, physikalische Gasphasenabscheidung und Galvanisieren. In einigen Ausführungsformen kann das optionale Handhabungs-Substrat 24 ein UV-Lösbares oder thermisch lösbares Klebeband sein, ein Klebeband auf Polyimidbasis oder ein sonstiges Klebeband.The optional handling substrate 24 can be formed by disposition techniques, well known in the art, such as dip coating, spin coating, brush coating, sputtering, chemical vapor deposition, plasma assisted chemical vapor deposition, chemical solution deposition, physical vapor deposition, and electroplating. In some embodiments, the optional handling substrate may be 24 a UV-releasable or thermally-releasable adhesive tape, a polyimide-based adhesive tape or other adhesive tape.

Das optionale Handhabungs-Substrat 24 hat typischerweise eine Dicke von 10 μm bis zu einigen mm, wobei eine Dicke von 50 μm bis 120 μm üblicher ist. Sonstige Schichtdicken für das optionale Handhabungs-Substrat 24, die unterhalb und/oder oberhalb der zuvor genannten Dicken liegen, können in der vorliegenden Offenbarung ebenfalls verwendet werden.The optional handling substrate 24 typically has a thickness of 10 microns to several mm, with a thickness of 50 microns to 120 microns is more common. Other layer thicknesses for the optional handling substrate 24 , which are below and / or above the aforementioned thicknesses, may also be used in the present disclosure.

Wenn man 6A bis 6B betrachtet, dann ist die Struktur von 5A beziehungsweise 5B zu sehen, nachdem ein gesteuerter Abspaltprozess stattgefunden hat. Mit einem „gesteuerten Abspaltprozess” ist die Entstehung, Ausbreitung eines Risses und das Spalten innerhalb eines Bereichs des Basissubstrats 10 gemeint. In den Zeichnungen wird durch den Abspaltprozess ein erster Bauelement-Wafer erstellt, der einen ersten Teil 10' des Basissubstrats 10 und eine Bauelementschicht 16 umfasst sowie ein zweiter Bauelement-Wafer, der einen zweiten Teil 10” des Basissubstrats 10 und eine Bauelementschicht 18 umfasst.If 6A to 6B considered, then the structure of 5A respectively 5B after a controlled spin-off process has occurred. With a "controlled cleavage process" is the formation, propagation of a crack, and cleavage within a region of the base substrate 10 meant. In the drawings, a first device wafer is created by the cleavage process, the first part 10 ' of the base substrate 10 and a device layer 16 and a second device wafer comprising a second part 10 " of the base substrate 10 and a device layer 18 includes.

Der gesteuerte Abspaltprozess beinhaltet die Rissbildung und deren Ausbreitung, die bei Raumtemperatur ausgelöst werden oder bei einer Temperatur, die unterhalb der Raumtemperatur liegt. In einer Ausführungsform geschieht das Abspalten bei Raumtemperatur (d. h. 20°C bis 40°C). Bei einer anderen Ausführungsform findet das Abspalten bei einer Temperatur unterhalb von 20°C statt. In einer weiteren Ausführungsform findet das Abspalten bei einer Temperatur von 77 K oder darunter statt. In einer noch anderen Ausführungsform findet das Abspalten bei einer Temperatur unterhalb von 206 K statt. In einer weiteren Ausführungsform findet das Abspalten bei einer Temperatur zwischen 175 K bis 130 K statt.The controlled cleavage process involves cracking and propagation, which are initiated at room temperature or at a temperature below room temperature. In one embodiment, cleavage occurs at room temperature (i.e., 20 ° C to 40 ° C). In another embodiment, the cleavage takes place at a temperature below 20 ° C. In a further embodiment, the cleavage takes place at a temperature of 77 K or below. In yet another embodiment, the cleavage takes place at a temperature below 206K. In a further embodiment, the cleavage takes place at a temperature between 175 K to 130 K.

Wenn eine Temperatur unterhalb der Raumtemperatur verwendet wird, kann der unterhalb der Raumtemperatur erfolgende Abspaltprozess bewirkt werden, indem man die Struktur durch Einsatz von Kühlmitteln auf unterhalb der Raumtemperatur abkühlt. So kann beispielsweise eine Kühlung erreicht werden, indem man die Struktur in ein Bad mit Flüssigstickstoff taucht oder in ein Bad mit flüssigem Helium, in ein Eisbad, Trockeneisbad, in ein Bad mit Flüssigkeiten im überkritischen. Zustand oder in eine sonstige flüssige oder gasförmige kryogene Umgebung.If a temperature below room temperature is used, the cleavage process below the room temperature can be effected by cooling the structure to below room temperature by the use of coolants. For example, cooling can be achieved by dipping the structure in a bath of liquid nitrogen or in a liquid helium bath, in an ice bath, dry ice bath, in a supercritical fluid bath. Condition or in any other liquid or gaseous cryogenic environment.

Wenn das Abspalten bei einer Temperatur unterhalb Raumtemperatur stattfindet, werden die abgespaltenen Strukturen auf Raumtemperatur zurückgeführt, indem die abgespaltenen Strukturen dadurch langsam auf Raumtemperatur erwärmt werden, indem sie bei Raumtemperatur verbleiben. Alternativ können die abgespaltenen Strukturen durch Verwendung von Heizmitteln auf Raumtemperatur erwärmt werden.When cleavage occurs at a temperature below room temperature, the cleaved structures are returned to room temperature by slowly heating the cleaved structures to room temperature by remaining at room temperature. Alternatively, the cleaved structures can be heated to room temperature by use of heating means.

In einigen Ausführungsformen der vorliegenden Offenbarung und wie in den 7A bis 7B gezeigt, können das optionale Handhabungs-Substrat 24, die Verspannungsschicht 22 und die optionale metallhaltige Adhäsionsschicht 20 von dem ersten Bauelement-Wafer entfernt werden (d. h. der erste Teil 10' des Basissubstrats 10 und der Bauelementschicht 16). Wenn das optionale Handhabungs-Substrat 24, die Verspannungsschicht 22 und die optionale metallhaltige Adhäsionsschicht 14 von dem ersten Bauelement-Wafer entfernt werden, kann das Entfernen mit den fachüblichen Techniken vorgenommen werden. Zum Beispiel kann in einer Ausführungsform aqua regia (HNO3/HCl) zum Entfernen des optionalen Handhabungs-Substrats 24, der Verspannungsschicht 22 und der optionalen metallhaltigen Adhäsionsschicht 20 vom ersten Bauelement-Wafer genutzt werden. In einem anderen Beispiel wird eine UV- oder Hitzebehandlung eingesetzt, um das optionale Handhabungs-Substrat 24 zu entfernen. Anschließend erfolgt ein chemisches Ätzverfahren, um die Verspannungsschicht 22 zu entfernen, gefolgt von einem anderen Ätzverfahren, um die optionale metallhaltige Adhäsionsschicht 20 zu entfernen.In some embodiments of the present disclosure and as shown in FIGS 7A to 7B may be the optional handling substrate 24 , the stress layer 22 and the optional metal-containing adhesion layer 20 be removed from the first device wafer (ie, the first part 10 ' of the base substrate 10 and the device layer 16 ). If the optional handling substrate 24 , the stress layer 22 and the optional metal-containing adhesion layer 14 can be removed from the first device wafer, the removal can be made by the usual techniques. For example, in one embodiment, aqua regia (HNO 3 / HCl) may be used to remove the optional handling substrate 24 , the tension layer 22 and the optional metal-containing adhesion layer 20 be used by the first device wafer. In another example, a UV or heat treatment is used to control the optional handling substrate 24 to remove. This is followed by a chemical etching process to the stress layer 22 followed by another etching process to remove the optional metal-containing adhesion layer 20 to remove.

Wie beschrieben und dargestellt, stellt das Verfahren der vorliegenden Offenbarung vor, wie zwei Bauelement-Wafer aus einem Basissubstrat hergestellt werden können. Das Verfahren der vorliegenden Offenbarung erhöht daher die Anzahl der Bauelement-Wafer, die hergestellt werden können im Vergleich zu herkömmlichen Techniken, bei denen das Abspaltverfahren nicht angewendet wird.As described and illustrated, the method of the present disclosure provides how two device wafers can be made from a base substrate. The method of the present disclosure therefore increases the number of device wafers that can be manufactured compared to conventional techniques where the cleavage process is not employed.

8 zeigt eine beispielhafte Struktur, die in einer Ausführungsform gebildet werden kann, bei der die optionale metallhaltige Adhäsionsschicht 14, 14', die Verspannungsschichten 22, 22' und die optionalen Handhabungs-Substrate 24, 24' auf beiden Seiten der Struktur vorhanden sind, sowie ein Basissubstrat 10 und obere und untere Bauelementschichten (d. h. Schichten 16 bzw. 18). Die in 8 gezeigte Struktur wird hergestellt, indem die oben genannten grundlegenden Verfahrensschritte befolgt werden. In dieser Ausführungsform bleibt nach dem Spaltungsprozess ein Teil 11 des Originalbasissubstrats 10 übrig. In dieser Ausführungsform wird ein erster Bauelement-Wafer erstellt, der einen ersten Teil 10' des Basissubstrats 10 und die Bauelementschicht 16 umfasst sowie ein zweiter Bauelement-Wafer, der einen zweiten Teil 10” des Basissubstrats 10 und die Bauelementschicht 18 umfasst. 8th FIG. 10 shows an exemplary structure that may be formed in an embodiment in which the optional metal-containing adhesion layer. FIG 14 . 14 ' , the tension layers 22 . 22 ' and the optional handling substrates 24 . 24 ' are present on both sides of the structure, as well as a base substrate 10 and upper and lower device layers (ie, layers 16 respectively. 18 ). In the 8th The structure shown is made by following the above basic process steps. In this embodiment, a part remains after the cleavage process 11 of the original base substrate 10 left. In this embodiment, a first device wafer is created, which is a first part 10 ' of the base substrate 10 and the device layer 16 and a second device wafer comprising a second part 10 " of the base substrate 10 and the device layer 18 includes.

In der in 8 dargestellten Ausführungsform können die optionale metallhaltige Adhäsionsschicht 14, 14', die Verspannungsschichten 22, 22' und die optionalen Handhabungs-Substrate 24, 24' aus dem gleichen oder einem unterschiedlichen Material zusammengesetzt werden. Auch können die optionale metallhaltige Adhäsionsschicht 14, 14', die Verspannungsschichten 22, 22' und die optionalen Handhabungs-Substrate 24, 24' unter Verwendung derselben oder mit einer anderen Technik gebildet werden.In the in 8th In the embodiment shown, the optional metal-containing adhesion layer 14 . 14 ' , the tension layers 22 . 22 ' and the optional handling substrates 24 . 24 ' be composed of the same or a different material. Also, the optional metal-containing adhesion layer 14 . 14 ' , the tension layers 22 . 22 ' and the optional handling substrates 24 . 24 ' be formed using the same or with another technique.

Diese Ausführungsform der vorliegenden Offenbarung stellt ebenfalls zwei Bauelement-Wafer aus einem einzigen Basissubstrat bereit, sowie einen verbleibenden Teil 11 eines Basissubstrats, das bei Bedarf wiederverwendet werden kann. Das Verfahren der vorliegenden Offenbarung hat daher die Anzahl der herstellbaren Bauelement-Wafer im Vergleich zu herkömmlichen Techniken erhöht, bei denen das Abspaltverfahren nicht angewendet wird.This embodiment of the present disclosure also provides two device wafers from a single base substrate, as well as a remaining portion 11 a base substrate that can be reused as needed. The method of the present disclosure has therefore increased the number of fabricatable device wafers as compared to conventional techniques where the cleavage process is not employed.

Die vorliegende Offenbarung kann zur Herstellung verschiedener Arten von Dünnschichtbauelementen genutzt werden, wie zum Beispiel zur Herstellung von Halbleiterbauelementen und photovoltaischer Bauelemente.The present disclosure may be used to fabricate various types of thin film devices, such as semiconductor device fabrication and photovoltaic device fabrication.

In einigen Ausführungsformen der vorliegenden Offenbarung befindet sich die Verspannungsschicht 22, 22' nur oben auf einem Teil des Basissubstrats 10. In einer solchen Ausführungsform kann die Verspannungsschicht 22, 22' erst wie oben beschrieben gebildet werden und dann mit einem Muster versehen werden. In einigen Ausführungsformen können die Muster durch Lithographie oder Ätzen erzeugt werden. In dieser besonderen Hinsicht kann das oben beschriebene Abspaltverfahren dazu verwendet werden, um nur einen Teil des Basissubstrats und der Bauelementschicht abzuspalten, auf dem die mit einem Muster versehene Verspannungsschicht angeordnet ist. Diese alternative Ausführungsform der vorliegenden Offenbarung kann genutzt werden, um Chiplets (d. h. CMOS-Bauelemente) oder einzelne Solarzellen von einem Wafer abzuspalten.In some embodiments of the present disclosure, the stress layer is located 22 . 22 ' only on top of a part of the base substrate 10 , In such an embodiment, the stress layer 22 . 22 ' first formed as described above and then patterned. In some embodiments, the patterns may be generated by lithography or etching. In this particular regard, the cleavage method described above may be used to cleave only a portion of the base substrate and the device layer on which the patterned stress layer is disposed. This alternative embodiment of the present disclosure may be used to split chips (ie, CMOS devices) or individual solar cells from a wafer.

Während die vorliegende Offenbarung insbesondere unter Bezug auf deren bevorzugte Ausführungsformen gezeigt und beschrieben wurde, ist dem Fachmann klar, dass der oben dargelegte Prozess ausgeführt werden kann und an den Formen und Einzelheiten andere Änderungen vorgenommen werden können, ohne von Geist und Geltungsbereich der vorliegenden Offenbarung abzuweichen. Deshalb soll die vorliegende Offenbarung nicht auf genau auf die beschriebenen und veranschaulichten Formen und Einzelheiten beschränkt sein, sondern in den Geltungsbereich der angehängten Ansprüche fallen.While the present disclosure has been particularly shown and described with reference to the preferred embodiments thereof, it will be understood by those skilled in the art that the process set forth above may be practiced and other changes may be made in the forms and details without departing from the spirit and scope of the present disclosure , Therefore, the present disclosure should not be limited to the precise forms and details described and illustrated, but within the scope of the appended claims.

Claims (16)

Verfahren zur Herstellung von zwei Bauelement-Wafern unter Verwendung eines einzigen Basissubstrats, wobei das Verfahren umfasst: Bereitstellen einer Struktur umfassend ein Basissubstrat mit auf oder innerhalb einer obersten Oberfläche und einer untersten Oberfläche des Basissubstrats aufgebrachten Bauelementschichten; und Abspalten des Basissubstrats in einem Bereich zwischen den Bauelementschichten, wobei durch das Abspalten ein erster Bauelement-Wafer gewonnen wird mit einem Teil des Basissubstrats und einer der Bauelementschichten und ein zweiter Bauelement-Wafer mit einem anderen Teil des Basissubstrats und der anderen Bauelementschicht.A method of making two device wafers using a single base substrate, the method comprising: Providing a structure comprising a base substrate having device layers deposited on or within an uppermost surface and a bottom surface of the base substrate; and Cleaving the base substrate in an area between the device layers, wherein by cleaving a first device wafer is obtained with a part of the base substrate and one of the device layers and a second device wafer with another part of the base substrate and the other device layer. Verfahren nach Anspruch 1, wobei die Bauelementschichten auf der obersten Oberfläche und der untersten Oberfläche des Basissubstrats gebildet werden, indem physikalische oder Wachstums-Abscheidungsverfahren verwendet werden.The method of claim 1, wherein the device layers are formed on the uppermost surface and the lowermost surface of the base substrate by using physical or growth deposition methods. Verfahren nach Anspruch 2, wobei die Bauelementschichten eine nach der anderen gebildet werden.The method of claim 2, wherein the device layers are formed one at a time. Verfahren nach Anspruch 3, wobei die Bauelementschichten aus dem gleichem Halbleitermaterial gebildet werden.The method of claim 3, wherein the device layers are formed of the same semiconductor material. Verfahren nach Anspruch 3, wobei die Bauelementschichten aus unterschiedlichen Halbleitermaterialien gebildet werden.The method of claim 3, wherein the device layers are formed of different semiconductor materials. Verfahren nach Anspruch 2, wobei die Bauelementschichten gleichzeitig gebildet werden und aus dem gleichem Halbleitermaterial bestehen.The method of claim 2, wherein the device layers are formed simultaneously and consist of the same semiconductor material. Verfahren nach Anspruch 1, wobei die Bauelementschichten aus einem monokristallinen Halbleitermaterial bestehen.The method of claim 1, wherein the device layers consist of a monocrystalline semiconductor material. Verfahren nach Anspruch 1, wobei die Bauelementschichten aus einem amorphem Halbleitermaterial bestehen.The method of claim 1, wherein the device layers are made of an amorphous semiconductor material. Verfahren nach Anspruch 1, wobei die Bauelementschichten aus einem polykristallinem Halbleitermaterial bestehen.The method of claim 1, wherein the device layers consist of a polycrystalline semiconductor material. Verfahren nach Anspruchs 1, wobei die Bauelementschichten innerhalb der obersten Oberfläche und der untersten Oberfläche des Basissubstrats durch Ionenimplantationsverfahren, Gasphasendotierung oder Ausdiffusion von einer dotierten Opferschicht gebildet werden.The method of claim 1, wherein the device layers are located within the uppermost surface and the lowest surface of the Base substrate by ion implantation method, gas phase doping or outdiffusion of a doped sacrificial layer are formed. Verfahren nach Anspruch 1, wobei das Abspalten Bilden mindestens einer erster Zugspannungsschicht auf einer der Bauelementschichten und Bilden mindestens einer zweiten Zugspannungsschicht auf den anderen Bauelementschichten umfasst.The method of claim 1, wherein the cleaving comprises forming at least one first strain layer on one of the device layers and forming at least one second strain layer on the other device layers. Verfahren nach Anspruch 11, das ferner Bilden einer ersten metallhaltigen Adhäsionsschicht zwischen der ersten Zugspannungsschicht und der einen der Bauelementschichten und Bilden einer zweiten metallhaltigen Adhäsionsschicht zwischen der zweiten Zugspannungsschicht und den anderen Bauelementschichten umfasst.The method of claim 11, further comprising forming a first metal-containing adhesion layer between the first tensile layer and the one of the device layers and forming a second metal-containing adhesion layer between the second tensile layer and the other device layers. Verfahren nach Anspruch 11, das ferner Bilden eines ersten Handhabungs-Substrats auf der ersten Zugspannungsschicht und Bilden eines zweiten Handhabungs-Substrats auf der zweiten Zugspannungsschicht umfasst.The method of claim 11, further comprising forming a first handle substrate on the first tensile layer and forming a second handle substrate on the second layer of tensile layer. Verfahren nach Anspruch 11, wobei das Abspalten ferner einen verbleibenden reinen Teil des Basissubstrats bereitstellt.The method of claim 11, wherein the cleaving further provides a remaining clean part of the base substrate. Verfahren nach Anspruch 1, wobei ein Halbleiterbauelement teilweise oder vollständig auf jeder Bauelementschicht vor dem Abspalten gebildet wird.The method of claim 1, wherein a semiconductor device is partially or completely formed on each device layer prior to cleavage. Verfahren nach Anspruch 1, wobei das Basissubstrat aus einem Material ist, dessen Bruchfestigkeit niedriger ist als die der Zugspannungsschicht.The method of claim 1, wherein the base substrate is made of a material whose breaking strength is lower than that of the tension layer.
DE102012209706.6A 2011-06-14 2012-06-11 A method of fabricating two device wafers from a single base substrate by using a controlled cleavage process Expired - Fee Related DE102012209706B4 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/159,877 2011-06-14
US13/159,877 US8841203B2 (en) 2011-06-14 2011-06-14 Method for forming two device wafers from a single base substrate utilizing a controlled spalling process

Publications (2)

Publication Number Publication Date
DE102012209706A1 true DE102012209706A1 (en) 2012-12-20
DE102012209706B4 DE102012209706B4 (en) 2016-11-10

Family

ID=47228645

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012209706.6A Expired - Fee Related DE102012209706B4 (en) 2011-06-14 2012-06-11 A method of fabricating two device wafers from a single base substrate by using a controlled cleavage process

Country Status (3)

Country Link
US (1) US8841203B2 (en)
CN (1) CN102832104B (en)
DE (1) DE102012209706B4 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8936961B2 (en) * 2012-05-26 2015-01-20 International Business Machines Corporation Removal of stressor layer from a spalled layer and method of making a bifacial solar cell using the same
US9679772B2 (en) * 2015-10-15 2017-06-13 International Business Machines Corporation Method for handling thin brittle films
CN109166790B (en) * 2018-07-28 2022-04-22 西安交通大学 Method for stripping perovskite oxide piezoelectric film on graphene by using metal stress layer
US10622220B1 (en) 2018-11-10 2020-04-14 International Business Machines Corporation Nanofluidic channel fabrication by controlled spontaneous fracturing
CN110491827B (en) * 2019-08-13 2021-02-12 北京工业大学 Transfer method of semiconductor thin film layer and preparation method of composite wafer
CN115241048B (en) * 2022-09-15 2022-12-09 苏州华太电子技术股份有限公司 Method for manufacturing semiconductor device and semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481994B1 (en) * 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 Stripping method, transfer method of thin film device, and thin film device, thin film integrated circuit device and liquid crystal display device manufactured using the same
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US20010007790A1 (en) * 1998-06-23 2001-07-12 Henley Francois J. Pre-semiconductor process implant and post-process film separation
US6326285B1 (en) * 2000-02-24 2001-12-04 International Business Machines Corporation Simultaneous multiple silicon on insulator (SOI) wafer production
FR2861497B1 (en) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator METHOD FOR CATASTROPHIC TRANSFER OF A FINE LAYER AFTER CO-IMPLANTATION
US7754008B2 (en) * 2005-07-19 2010-07-13 The Regents Of The University Of California Method of forming dislocation-free strained thin films
EP1863100A1 (en) * 2006-05-30 2007-12-05 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for the production of thin substrates
EP2218098B1 (en) * 2007-11-02 2018-08-15 President and Fellows of Harvard College Production of free-standing solid state layers by thermal processing of substrates with a polymer
EP2105972A3 (en) * 2008-03-28 2015-06-10 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and method for manufacturing the same
EP2157602A1 (en) * 2008-08-20 2010-02-24 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method of manufacturing a plurality of fabrication wafers
MX2011006750A (en) * 2008-12-23 2011-09-06 Siltectra Gmbh Method for producing thin, free-standing layers of solid state materials with structured surfaces.
US8802477B2 (en) 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
KR101145074B1 (en) * 2010-07-02 2012-05-11 이상윤 Method for fabricating a semiconductor substrate and Method for fabricating a semiconductor device by using the same

Also Published As

Publication number Publication date
DE102012209706B4 (en) 2016-11-10
US20120322230A1 (en) 2012-12-20
CN102832104A (en) 2012-12-19
CN102832104B (en) 2015-11-18
US8841203B2 (en) 2014-09-23

Similar Documents

Publication Publication Date Title
DE102012209708B4 (en) Method for controlled layer transfer
DE102012209891B4 (en) A method for controlled removal of a semiconductor element layer from a base substrate
EP1604390B1 (en) Method for the production of stress-relaxed layer structure on a non-lattice adapted substrate and utilization of said layer system in electronic and/or optoelectronic components
DE102012209706B4 (en) A method of fabricating two device wafers from a single base substrate by using a controlled cleavage process
DE10137369B4 (en) A semiconductor substrate, a field effect transistor, a method of forming a SiGe layer, and a method of forming a strained Si layer using the same, and methods of fabricating a field effect transistor
DE69333152T2 (en) Method of manufacturing a semiconductor substrate
DE69430550T2 (en) Improvements in heteroepitaxy through large surface levels
DE69332511T2 (en) Method for producing a semiconductor substrate
EP2150970B1 (en) Nitride semi-conductor component layer structure on a group iv substrate surface and fabrication method
DE102014205466B4 (en) Single crystal 4H-SiC substrate and process for its preparation
Zubia et al. Nanoheteroepitaxial growth of GaN on Si by organometallic vapor phase epitaxy
DE69225520T2 (en) Object including a semiconductor heterostructure mismatched in lattice layers
DE102019114131A1 (en) FIELD EFFECT TRANSISTOR USING TRANSITION METAL DICHALCOGENIDE AND METHOD FOR THE PRODUCTION THEREOF
DE112013006661B4 (en) Method of making a SIC epitaxial wafer
DE102007047231B4 (en) Silicon carbide semiconductor device and process for its production
DE102014118336B4 (en) COMPOSITE STRUCTURE AND METHOD FOR FORMING A COMPOSITE STRUCTURE
DE69422229T2 (en) Method for producing a semiconductor thin film and method for producing a Hall effect arrangement
DE68921559T2 (en) Method for producing a semiconductor layer electrically insulated from the substrate.
EP1727190A1 (en) Semiconductor layer structure and method of fabricating it
DE112012002305T5 (en) Method for spontaneous spalling of material at low temperature
DE202022101103U1 (en) Compound semiconductor layered structure
DE112010001477B4 (en) Method for adjusting the lattice parameter of a seed layer of stressed material
DE102013209513B4 (en) Separation using partial areas of a stressor layer
DE102013208429A1 (en) Surface morphology production and transfer by means of separation
EP4139129B1 (en) Carrier substrate, method for producing a carrier substrate, and method for transferring a transfer layer from a carrier substrate to a product substrate

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES , US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R018 Grant decision by examination section/examining division
R006 Appeal filed
R007 Decision rectified on appeal
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee