DE102011089759B4 - Method for producing a semiconductor component and semiconductor component - Google Patents
Method for producing a semiconductor component and semiconductor component Download PDFInfo
- Publication number
- DE102011089759B4 DE102011089759B4 DE102011089759.3A DE102011089759A DE102011089759B4 DE 102011089759 B4 DE102011089759 B4 DE 102011089759B4 DE 102011089759 A DE102011089759 A DE 102011089759A DE 102011089759 B4 DE102011089759 B4 DE 102011089759B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconductor layer
- carrier substrate
- silicon
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 203
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 145
- 238000000034 method Methods 0.000 claims abstract description 87
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 63
- 239000010703 silicon Substances 0.000 claims abstract description 63
- 238000000151 deposition Methods 0.000 claims abstract description 22
- 239000002159 nanocrystal Substances 0.000 claims abstract description 20
- 238000000137 annealing Methods 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 63
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 41
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 31
- 230000036961 partial effect Effects 0.000 claims description 23
- 239000000377 silicon dioxide Substances 0.000 claims description 21
- 235000012239 silicon dioxide Nutrition 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 239000000919 ceramic Substances 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 6
- 238000007740 vapor deposition Methods 0.000 claims description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 239000002904 solvent Substances 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 334
- 238000005530 etching Methods 0.000 description 41
- 239000011229 interlayer Substances 0.000 description 20
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 18
- 239000002096 quantum dot Substances 0.000 description 18
- 229910052681 coesite Inorganic materials 0.000 description 13
- 229910052906 cristobalite Inorganic materials 0.000 description 13
- 229910052682 stishovite Inorganic materials 0.000 description 13
- 229910052905 tridymite Inorganic materials 0.000 description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 238000005538 encapsulation Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 229910004205 SiNX Inorganic materials 0.000 description 10
- 230000008021 deposition Effects 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 230000000873 masking effect Effects 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 150000003377 silicon compounds Chemical class 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 235000011007 phosphoric acid Nutrition 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005496 tempering Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- BJAARRARQJZURR-UHFFFAOYSA-N trimethylazanium;hydroxide Chemical compound O.CN(C)C BJAARRARQJZURR-UHFFFAOYSA-N 0.000 description 2
- 101150012842 BIO2 gene Proteins 0.000 description 1
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000012791 sliding layer Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
- H01L31/0384—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including other non-monocrystalline materials, e.g. semiconductor particles embedded in an insulating material
- H01L31/03845—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including other non-monocrystalline materials, e.g. semiconductor particles embedded in an insulating material comprising semiconductor nanoparticles embedded in a semiconductor matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
- H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
- H01L31/0463—PV modules composed of a plurality of thin film solar cells deposited on the same substrate characterised by special patterning methods to connect the PV cells in a module, e.g. laser cutting of the conductive or active layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02601—Nanoparticles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Sustainable Development (AREA)
- Life Sciences & Earth Sciences (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Sustainable Energy (AREA)
- Manufacturing & Machinery (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Photovoltaic Devices (AREA)
Abstract
Verfahren zur Herstellung eines Halbleiterbauelements, folgende Verfahrensschritte umfassend: 0 Bereitstellen eines Trägersubstrates (1), A Abscheiden mindestens einer Zwischenschicht (2, 2') auf das Trägersubstrat (1) und Abscheiden mindestens einer Halbleiterschicht (3) auf die Zwischenschicht, welche Halbleiterschicht ein siliziumbasiertes Dielektrikum umfasst und B Tempern der Halbleiterschicht bei einer Temperatur von mindestens 700°C für eine Zeitdauer von mindestens 15 Minuten, wobei in den auf Verfahrensschritt A folgenden Verfahrensschritten Silizium-Nanokristalle in der Halbleiterschicht ausgebildet werden und wobei nach Verfahrensschritt B in einem Verfahrensschritt C das Trägersubstrat (1) und die Zwischenschicht (2, 2') zumindest teilweise entfernt wird, um mindestens einen Zugang zu der Halbleiterschicht an einer dem Trägersubstrat zugewandten Rückseite der Halbleiterschicht auszubilden.A method for producing a semiconductor component, comprising the following method steps: providing a carrier substrate (1), A depositing at least one intermediate layer (2, 2 ') on the carrier substrate (1) and depositing at least one semiconductor layer (3) on the intermediate layer, which semiconductor layer is a comprises silicon-based dielectric and B annealing of the semiconductor layer at a temperature of at least 700 ° C for a period of at least 15 minutes, with silicon nanocrystals being formed in the semiconductor layer in the process steps following process step A, and with process step B in process step C the The carrier substrate (1) and the intermediate layer (2, 2 ') are at least partially removed in order to form at least one access to the semiconductor layer on a rear side of the semiconductor layer facing the carrier substrate.
Description
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß Anspruch 1 sowie ein Halbleiterbauelement gemäß Anspruch 12.The invention relates to a method for producing a semiconductor component according to
Für eine Vielzahl von Halbleiterbauelementen ist die Herstellung einer dünnen Halbleiterschicht Voraussetzung. Die Schichtdicken sind hierbei kleiner 50 μm und liegen je nach Schichtmaterial typischerweise zwischen 10 nm bis 10 μm oder 0,5 μm bis 50 μm.For a large number of semiconductor components, the production of a thin semiconductor layer is a prerequisite. The layer thicknesses here are less than 50 μm and, depending on the layer material, are typically between 10 nm and 10 μm or 0.5 μm and 50 μm.
Zur Herstellung solcher dünner Halbleiterschichten werden typischerweise Prozesse verwendet, welche Temperaturschritte mit Temperaturen > 1000°C aufweisen. Weiterhin sind die Halbleiterschichten während dieser Hochtemperaturschritte typischerweise auf einem Trägersubstrat aufgebracht. Entsprechend hoch sind die Anforderungen an das Trägersubstrat insbesondere hinsichtlich der Temperaturstabilität und des Ausdehnungskoeffizienten.For the production of such thin semiconductor layers, processes are typically used which have temperature steps with temperatures> 1000 ° C. Furthermore, during these high-temperature steps, the semiconductor layers are typically applied to a carrier substrate. Correspondingly high are the requirements for the carrier substrate, in particular with regard to the temperature stability and the expansion coefficient.
Beispielsweise werden vorgenannte dünne Halbleiterschichten auf einem Silizium-Trägersubstrat abgeschieden, um eine Quantenpunktsolarzelle (Quantum Dot Solar Cell) herzustellen, wie beispielsweise in P. Löper et al., „CARRIER CONFINEMETNT AND TRANSPORT IN HIGH BAND GAP MATERIALS WITH EMBEDDED SI QUANTUM DOTS”, 25th European Photovoltaic Solar Energy Conference and Exhibition/5th Conference an Photovoltaic Energy Conversion, 6–10 September 2010, Venlencia, Spain beschrieben.For example, the aforementioned thin semiconductor layers are deposited on a silicon carrier substrate to produce a Quantum Dot Solar Cell, as described, for example, in P. Löper et al., CARRIER CONFINEMETNT AND TRANSPORT IN HIGH BAND GAP MATERIALS WITH EMBEDDED SI QUANTUM DOTS. 25th European Photovoltaic solar Energy Conference and Exhibition / th Conference described 5 on Photovoltaic Energy Conversion, 6-10 September 2010. Venlencia, Spain.
Darüber hinaus werden solche dünnen Halbleiterschichten verwendet, um Dünnschichttransistoren („TFT-Transistoren”) oder Speicherelemente (Memories) oder Lichtemittierende Dioden („LED”) herzustellen.Moreover, such thin semiconductor layers are used to fabricate thin-film transistors ("TFT transistors") or memory elements ("memories") or light-emitting diodes ("LEDs").
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer dünnen Halbleiterschicht und ein Halbleiterbauelement umfassend solch eine dünne Halbleiterschicht zu schaffen, um einen erweiterten Verwendungsbereich der dünnen Halbleiterschicht zu ermöglichen.It is an object of the present invention to provide a method of manufacturing a thin semiconductor layer and a semiconductor device comprising such a thin semiconductor layer to enable an expanded area of use of the thin semiconductor layer.
Gelöst ist diese Aufgabe durch ein Verfahren gemäß Anspruch 1 sowie durch ein Halbleiterbauelement gemäß Anspruch 12. Vorzugsweise Ausführungsformen des erfindungsgemäßen Verfahrens finden sich in den Ansprüchen 2 bis 11. Vorzugsweise Ausgestaltungen des erfindungsgemäßen Halbleiterbauelementes finden sich in den Ansprüchen 13 bis 15.This object is achieved by a method according to
Das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterbauelements umfasst folgende Verfahrensschritte:
In einem Verfahrensschritt 0 wird ein Trägersubstrat bereitgestellt.The method according to the invention for producing a semiconductor component comprises the following method steps:
In a method step 0, a carrier substrate is provided.
In einem Verfahrensschritt A erfolgt ein Abscheiden mindestens einer Halbleiterschicht.In a method step A, at least one semiconductor layer is deposited.
Im Rahmen dieser Patentanmeldung wird unter dem Begriff „Halbleiterschicht” eine Schicht aus einem Halbleitermaterial verstanden. Solch eine Schicht kann homogen sein oder auch als Kompositschicht aus mehreren Teilschichten bestehen. Im Falle der Ausbildung als Kompositschicht weisen die Teilschichten vorzugsweise Dicken im Bereich von 0,1 nm bis 100 nm auf. Der Begriff „Halbleiter” bezeichnet im Rahmen dieser Anmeldung Materialien, deren Fermienergie in der Bandlücke liegt und deren Bandlücke, gemessen z. B. durch optische Absorptionsmessungen, vorzugsweise im Bereich 0,5 eV bis 5 eV liegt.In the context of this patent application, the term "semiconductor layer" is understood to mean a layer of a semiconductor material. Such a layer may be homogeneous or even consist of a composite layer of several partial layers. In the case of the formation as a composite layer, the partial layers preferably have thicknesses in the range from 0.1 nm to 100 nm. The term "semiconductor" in the context of this application refers to materials whose Fermi energy lies in the band gap and whose band gap, measured for. B. by optical absorption measurements, preferably in the range 0.5 eV to 5 eV.
In einem Verfahrensschritt B erfolgt ein Tempern der Halbleiterschicht bei einer Temperatur von mindestens 700°C für eine Zeitdauer von mindestens 15 Minuten.In a method step B, the semiconductor layer is annealed at a temperature of at least 700 ° C. for a period of at least 15 minutes.
Dies entspricht den typischen vorbenannten Verfahren insbesondere umfassend einen Hochtemperaturschritt gemäß Verfahrensschritt B.This corresponds to the typical aforementioned method, in particular comprising a high-temperature step according to method step B.
In den auf Verfahrensschritt A folgenden Schritten bilden sich Silizium-Nanokristalle in der Halbleiterschicht aus. Vorzugsweise ist Verfahrensschritt B in Zusammenwirkung mit der in Verfahrensschritt A aufgebrachten Halbleiterschicht derart ausgebildet, dass die genannte Ausbildung von Silizium-Nanokristallen in der Hableiterschicht erfolgt. Insbesondere ist es vorteilhaft, Verfahrensschritte A und B derart auszubilden, dass die Silizium-Nanokristalle in ein siliziumbasiertes Dielektrikum eingebettet sind. Die Ausbildung einer Halbleiterschicht umfassend Silizium-Nanokristalle ist an sich bekannt und wird vorteilhafterweise durch eine Halbleiterschicht umfassend abwechselnd eine SiO2-Schicht und eine Schicht mit Siliziumüberschuss (z. B. SiO) realisiert, wobei die Halbleiterschicht vorzugsweise eine Vielzahl der vorgenannten Schichten in abwechselnder Anordnung übereinander umfasst. In the steps following step A, silicon nanocrystals are formed in the semiconductor layer. Preferably, method step B, in cooperation with the semiconductor layer applied in method step A, is designed in such a way that said formation of silicon nanocrystals takes place in the semiconductor layer. In particular, it is advantageous to form method steps A and B such that the silicon nanocrystals are embedded in a silicon-based dielectric. The formation of a semiconductor layer comprising silicon nanocrystals is known per se and is advantageously realized by a semiconductor layer comprising alternately an SiO 2 layer and a layer with silicon excess (eg SiO), wherein the semiconductor layer preferably comprises a plurality of the aforementioned layers in alternating Arrangement comprises one above the other.
Wesentlich ist, dass in Verfahrensschritt A zunächst mindestens eine Zwischenschicht auf das Trägersubstrat abgeschieden und die Halbleiterschicht auf die Zwischenschicht abgeschieden wird, und dass nach Verfahrensschritt B in einem Verfahrensschritt C das Trägersubstrat und die Zwischenschicht zumindest teilweise entfernt wird, um mindestens einen Zugang zu der Halbleiterschicht an einer dem Trägersubstrat zugewandten Rückseite der Halbleiterschicht auszubilden.It is essential that, in method step A, first at least one intermediate layer is deposited on the carrier substrate and the semiconductor layer is deposited on the intermediate layer, and after method step B in a method step C, the carrier substrate and the intermediate layer is at least partially removed to at least one access to the semiconductor layer on a back side of the semiconductor layer facing the carrier substrate.
Die Erfindung ist in Erkenntnis begründet, dass bei bisherigen Halbleiterbauelementen basierend auf dünnen Halbleiterschichten das Design des Halbleiterbauelementes stets derart gewählt wurde, dass eine elektrische Kontaktierung ausschließlich von der dem Trägersubstrat abgewandten Seite (her und nachfolgend Vorderseite genannt) der Halbleiterschicht erfolgt oder dass in aufwändigen Verfahrensschritten zwischen Trägersubstrat und Halbleiterschicht Strukturen zur lateralen Ladungsträgerzuführung oder Abführung ausgebildet werden.The invention is based on the knowledge that in previous semiconductor components based on thin semiconductor layers, the design of the semiconductor component has always been chosen such that an electrical contacting takes place exclusively from the side facing away from the carrier substrate (hereafter referred to as the front side) of the semiconductor layer or in complex process steps between the carrier substrate and the semiconductor layer structures for lateral charge carrier supply or discharge are formed.
Das erfindungsgemäße Verfahren ermöglicht erstmals, eine dünne Halbleiterschicht umfassend in ein Dielektrikum eingebettete Silizium-Nanokristalle nach deren Erzeugung auch rückseitig (das heißt auf der dem Trägersubstrat zugewandten Rückseite der Halbleiterschicht) lokal zu bearbeiten und insbesondere rückseitig elektrisch zu kontaktieren. Dies ist beispielsweise notwendig, um über die Wahl des Kontaktmaterials und Kontaktierungsverfahrens für die rückseitige Kontaktierung die elektronischen Eigenschaften der rückseitigen Kontakte (insbesondere die Differenzen der Austrittsarbeit zwischen Halbleitermaterial und Kontaktierungsmaterial, Banddiskontinuitäten, und/oder Zustandsdichten) beeinflussen zu können.The method according to the invention makes it possible for the first time to locally process a thin semiconductor layer comprising silicon nanocrystals embedded in a dielectric after they have been generated on the back (ie on the rear side of the semiconductor layer facing the carrier substrate) and, in particular, to electrically contact them on the back side. This is necessary, for example, in order to be able to influence the electronic properties of the rear-side contacts (in particular the differences in the work function between semiconductor material and contacting material, band discontinuities, and / or state densities) via the choice of the contact material and contacting method for the back contact.
Durch das zumindest teilweise Entfernen des Trägersubstrates von der Halbleiterschicht im Verfahrensschritt C wird somit ein Zugang zur Rückseite der Halbleiterschicht für nachfolgende Verfahrensschritte gewährt.The at least partial removal of the carrier substrate from the semiconductor layer in method step C thus provides access to the rear side of the semiconductor layer for subsequent method steps.
Das erfindungsgemäße Verfahren bietet insbesondere Vorteile zur Herstellung von Solarzellen, ebenso zu prinzipiell verwandten Herstellungsverfahren für Leuchtdioden, insbesondere Leuchtdioden und Laser umfassend Si-Quantenpunkte. Ebenso ist das erfindungsgemäße Verfahren vorteilhaft anwendbar für Speicherbauelemente und Transistoren, insbesondere auf der Basis von Si-Nanokristallen.The inventive method offers particular advantages for the production of solar cells, as well as in principle related manufacturing method for light-emitting diodes, in particular light emitting diodes and laser comprising Si quantum dots. Likewise, the inventive method is advantageously applicable for memory devices and transistors, in particular based on Si nanocrystals.
Vorzugsweise wird das erfindungsgemäße Verfahren zur Herstellung von siliziumbasierten Halbleiterbauelementen angewendet. In Verfahrensschritt A wird daher vorzugsweise als Halbleiterschicht eine siliziumenthaltende Schicht, vorzugsweise eine amorphe oder feinkristalline Schicht einer Siliziumverbindung, oder ein Multischichtsystem aus Biliziumverbindungen, vorzugsweise abwechselnd jeweils eine Schicht einer Siliziumverbindung mit Siliziumüberschuss und eine stöchiometrische Schicht einer Siliziumverbindung aufgebracht. Die Siliziumverbindungen sind vorzugsweise Siliziumdioxid, Siliziumkarbid oder Siliziumnitrid.The method according to the invention is preferably used for the production of silicon-based semiconductor components. In method step A, a silicon-containing layer, preferably an amorphous or fine-crystalline layer of a silicon compound, or a multilayer system of bilicon compounds, preferably alternately one layer each of a silicon compound with silicon excess and a stoichiometric layer of a silicon compound, is preferably applied as the semiconductor layer. The silicon compounds are preferably silicon dioxide, silicon carbide or silicon nitride.
Insbesondere ist es vorteilhaft, in Verfahrensschritt A die Halbleiterschicht aus der Gasphase abzuscheiden. Hierbei liegt es in dem Rahmen der Erfindung, an sich bekannte Verfahren zur Gasphasenabscheidung einer Halbleiterschicht zu verwenden, insbesondere zumindest eines der Verfahren PECVD (Plasma Enhanced Chemical Vapour Deposition), CVD (Chemical Vapour Deposition), Sputtern, Aufdampfen, ALD (Atomic Layer Deposition), MBE (Molecular Beam Epitaxy) und MOVPE (Molecular Organic Vapour Phase Epitaxy).In particular, it is advantageous to deposit the semiconductor layer from the gas phase in method step A. It is within the scope of the invention to use per se known methods for the vapor deposition of a semiconductor layer, in particular at least one of the methods PECVD (Plasma Enhanced Chemical Vapor Deposition), CVD (Chemical Vapor Deposition), sputtering, vapor deposition, ALD (Atomic Layer Deposition ), MBE (Molecular Beam Epitaxy) and MOVPE (Molecular Organic Vapor Phase Epitaxy).
Es liegt im Rahmen der Erfindung, als Trägersubstrat ein Fremdsubstrat, vorzugsweise ein Keramiksubstrat zu verwenden. Vorteilhaft ist es hierbei, ein verkapseltes Keramiksubstrat zu verwenden, so dass aufgrund der Kapselschicht ein Ausdiffundieren von Verunreinigungen aus dem Trägersubstrat in die Halbleiterschicht vermieden wird. Insbesondere ist eine Verkapselung mittels Siliziumnitrid, Siliziumkarbid oder Siliziumdioxd oder einer Kombination dieser Materialien vorteilhaft.It is within the scope of the invention to use a foreign substrate, preferably a ceramic substrate, as the carrier substrate. It is advantageous in this case to use an encapsulated ceramic substrate, so that due to the capsule layer outdiffusion of impurities from the carrier substrate is avoided in the semiconductor layer. In particular, encapsulation by means of silicon nitride, silicon carbide or silicon dioxide or a combination of these materials is advantageous.
Die Verwendung eines Keramiksubstrats als Trägersubstrat ist insbesondere zu bevorzugen, um mittels der Halbleiterschicht eines der folgenden Bauelemente zu erzeugen: Dünnschichtsolarzelle oder Photodiode, insbesondere aus kristallinem Silizium oder Siliziumkarbid; Tandemsolarzelle oder Tandemphotodiode, welche vorzugsweise eine Dünnschichtsolarzelle aus Silizium und eine Dünnschichtsolarzelle aus Siliziumkarbid enthält. Bei diesen Anwendungen nimmt die kostengünstige Realisierbarkeit des Bauteils eine zentrale Rolle ein. The use of a ceramic substrate as the carrier substrate is particularly preferable in order to produce one of the following components by means of the semiconductor layer: thin-film solar cell or photodiode, in particular of crystalline silicon or silicon carbide; Tandem solar cell or tandem photodiode, which preferably contains a silicon thin film solar cell and a silicon carbide thin film solar cell. In these applications, the cost-effective feasibility of the component plays a central role.
Ebenso liegt es im Rahmen der Erfindung, als Trägersubstrat ein siliziumbasiertes Substrat, insbesondere einen Siliziumwafer zu verwenden, bevorzugt ein monokristallines oder multikristallines Siliziumsubstrat. Dies ist insbesondere bei Herstellung eines der Bauelemente Tandemsolarzelle, Leuchtdiode oder Photodiode zu bevorzugen. Auch hier kann die Verwendung eines verkapselten Siliziumwafers vorteilhaft sein, da beispielsweise aufgrund der Barrierenwirkung der Verkapselung in diesem Fall keine besonderen Anforderungen an die Reinheit des verwendeten Sililziumwafers gestellt werden müssen. Die Anwendungen der Halbleiterschicht auf einem Siliziumwafer zielen auf Anwendungen die eine hohe Deviceperformance erfordern, bei denen die Herstellungskosten aber weniger im Vordergrund stehen.It is likewise within the scope of the invention to use a silicon-based substrate, in particular a silicon wafer, as the carrier substrate, preferably a monocrystalline or multicrystalline silicon substrate. This is to be preferred in particular when producing one of the components tandem solar cell, light-emitting diode or photodiode. Again, the use of an encapsulated silicon wafer may be advantageous because, for example, due to the barrier effect of the encapsulation in this case, no special requirements must be made of the purity of the Sililziumwafers used. The applications of the semiconductor layer on a silicon wafer are aimed at applications which require a high device performance, but where the manufacturing costs are less important.
Die zwischen Halbleiterschicht und Trägersubstrat angeordnete Zwischenschicht kann vorzugsweise als Schutzschicht analog zur vorgenannten Verkapselungsschicht ausgebildet sein, um beispielsweise die Diffusion von Verunreinigungen aus dem Substrat in die Halbleiterschicht zu verhindern. Ebenso oder zusätzlich kann die Zwischenschicht Funktionen für das zu erzeugende Halbleiterbauelement erfüllen, insbesondere passivierende Eigenschaften hinsichtlich der Ladungsträgerrekombination an der Grenzfläche Zwischenschicht/Halbleiterschicht, optische Eigenschaften, wie beispielsweise eine spiegelnde Funktion hinsichtlich von der Vorderseite in die Halbleiterschicht eintretender elektromagnetischer Strahlung und/oder die elektrische Isolierung vom Substrat.The intermediate layer arranged between the semiconductor layer and the carrier substrate may preferably be formed as a protective layer analogous to the aforementioned encapsulation layer in order, for example, to prevent the diffusion of impurities from the substrate into the semiconductor layer. Likewise or additionally, the intermediate layer can fulfill functions for the semiconductor component to be produced, in particular passivating properties with respect to the charge carrier recombination at the interface / semiconductor layer, optical properties, such as a reflective function with respect to electromagnetic radiation entering the semiconductor layer from the front side and / or the electrical Isolation from the substrate.
Die zwischen Halbleiterschicht und Trägersubstrat angeordnete Zwischenschicht ist vorzugsweise mit einem Ätzmedium ätzbar, welches das Trägersubstrat und die Halbleiterschicht nicht angreift. Vorzugsweise besteht die Zwischenschicht aus zwei oder mehr Zwischenschichten, von denen mindestens eine Schicht mit einem Ätzmedium ätzbar ist, welches die Halbleiterschicht nicht angreift und von denen die andere mit einem Ätzmedium ätzbar ist, welches das Substrat nicht angreift.The intermediate layer arranged between the semiconductor layer and the carrier substrate is preferably etchable with an etching medium which does not attack the carrier substrate and the semiconductor layer. Preferably, the intermediate layer consists of two or more intermediate layers, of which at least one layer is etchable with an etching medium, which does not attack the semiconductor layer and of which the other is etchable with an etching medium, which does not attack the substrate.
Vorzugsweise ist die Zwischenschicht als dielektrische Schicht, bevorzugt als Siliziumoxidschicht, Siliziumkarbidschicht oder Siliziumnitridschicht ausgebildet.Preferably, the intermediate layer is formed as a dielectric layer, preferably as a silicon oxide layer, silicon carbide layer or silicon nitride layer.
Die Zwischenschicht ist vorzugsweise mit einem thermischen Ausdehnungskoeffizienten ausgebildet, welcher zwischen dem thermischen Ausdehnungskoeffizienten des Trägersubstrates und dem thermischen Ausdehnungskoeffizienten der Halbleiterschicht liegt. Hierdurch werden mechanische Spannungen während des Herstellungsprozesses, insbesondere bei Hochtemperaturschritten, verringert und somit das Risiko einer Beschädigung der Halbleiterschicht ebenfalls verringert.The intermediate layer is preferably formed with a coefficient of thermal expansion which lies between the thermal expansion coefficient of the carrier substrate and the thermal expansion coefficient of the semiconductor layer. As a result, mechanical stresses during the manufacturing process, in particular at high-temperature steps, are reduced and thus the risk of damage to the semiconductor layer is likewise reduced.
Besonders vorteilhaft ist es, wenn die in Verfahrensschritt A abgeschiedene Zwischenschicht aus einem Material ausgebildet wird, welches Material eine selektive Strukturierbarkeit zu der Halbleiterschicht und/oder zu dem Trägersubstrat, vorzugsweise eine selektive Strukturierbarkeit hinsichtlich eines Ätzmittels aufweist. Insbesondere ist es vorteilhaft, wenn die in Verfahrensschritt A abgeschiedene Zwischenschicht aus einem Material ausgebildet wird, welches Material eine selektive Strukturierbarkeit sowohl zu der Halbleiterschicht, als auch zu dem Trägersubstrat aufweist.It is particularly advantageous if the intermediate layer deposited in method step A is formed from a material which material has a selective structurability to the semiconductor layer and / or to the carrier substrate, preferably a selective structurability with respect to an etchant. In particular, it is advantageous if the intermediate layer deposited in method step A is formed from a material, which material has a selective structurability both to the semiconductor layer and to the carrier substrate.
Hierdurch ist in einfacher Weise das zumindest teilweise Entfernen des Trägersubstrates in Verfahrensschritt B möglich: Durch die selektive Strukturierbarkeit kann zunächst ein erster Entfernungsmechanismus angewandt werden, welcher lediglich das Trägersubstrat zumindest teilweise, nicht jedoch die Zwischenschicht entfernt. Anschließend kann ein zweiter Entfernungsmechansimus verwendet werden, um die Zwischenschicht zumindest teilweise, nicht jedoch die Halbleiterschicht zu entfernen.As a result, the at least partial removal of the carrier substrate in method step B is possible in a simple manner. First, a first removal mechanism can be used by the selective structurability, which only removes the carrier substrate at least partially, but not the intermediate layer. Subsequently, a second distance mechanism may be used to at least partially remove the interlayer but not the semiconductor layer.
Die vorgenannte selektive Strukturierbarkeit ist insbesondere durch Verwenden eines Ätzvorgangs als Entfernungsmechanismus vorteilhaft, da hier eine Mehrzahl von Materialien und Ätzmitteln kombiniert werden können, wie in nachfolgender Tabelle mit vorteilhaften Materialien und Materialkombinationen dargestellt:
Hierbei ist in Spalte [1] das Material, aus welchem die Basisschicht zumindest teilweise ausgebildet ist angegeben, in Spalte [2] das vorzugsweise verwendete Ätzmittel und in Spalte [3] das Material, aus welchem vorzugsweise die Zwischenschicht zumindest teilweise ausgebildet ist, um gegenüber dem korrespondierenden Ätzmittel gemäß Spalte [2] als Ätzstopp zu wirken.Here, in column [1], the material from which the base layer is at least partially formed, in column [2] the preferably used etchant and in column [3] the material of which preferably the intermediate layer is at least partially formed to to act as etch stop the corresponding etchant according to column [2].
Insbesondere ist es vorteilhaft, die Zwischenschicht als Kompositschicht umfassend mehrere Teilzwischenschichten auszubilden, wobei die Teilzwischenschichten sich hinsichtlich ihrer Eigenschaften hinsichtlich der Ätzmittel, gegenüber denen sie als Ätzstopp wirken, unterscheiden. Auf diese Weise kann die zuunterst, d. h. dem Trägersubstrat zugewandte Teilzwischenschicht als Ätzstopp für ein erstes Ätzmittel ausgebildet werden, mittels welchen ersten Ätzmittels das Trägersubstrat zumindest teilweise entfernt wird und die zuoberst, d. h. der Halbleiterschicht zugewandte Teilzwischenschicht kann als Ätzstopp für ein zweites Ätzmittel ausgebildet werden, mittels welchen zweiten Ätzmittels die untere Teilzwischenschicht zumindest teilweise entfernt wird, vorzugsweise in den Bereichen, in denen zuvor das Trägersubstrat entfernt wurde. In einem dritten Ätzschritt kann nun die zuoberst, d. h die der Halbleiterschicht zugewandte Zwischenschicht mittels eines Ätzmediums entfernt werden, welchem gegenüber die Halbleiterschicht als Ätzstopp wirkt. Insbesondere ist es vorteilhaft, die Zwischenschicht umfassend zwei Teilzwischenschichten auszubilden.In particular, it is advantageous to form the intermediate layer as a composite layer comprising a plurality of partial intermediate layers, wherein the partial intermediate layers differ with regard to their properties with respect to the etchants against which they act as an etch stop. In this way, the lowest, d. H. The partial substrate layer facing the carrier substrate can be formed as an etch stop for a first etchant, by means of which first etchant the carrier substrate is at least partially removed and the uppermost, d. H. The partial intermediate layer facing the semiconductor layer can be formed as an etch stop for a second etchant, by means of which second etchant, the lower part of the intermediate layer is at least partially removed, preferably in the areas in which previously removed the carrier substrate. In a third etching step, the uppermost, d. h, the intermediate layer facing the semiconductor layer are removed by means of an etching medium, to which the semiconductor layer acts as an etching stop. In particular, it is advantageous to form the intermediate layer comprising two partial intermediate layers.
Eine Kompositschicht als Zwischenschicht, bestehend aus mehreren Schichten, ist insbesondere vorteilhaft wenn die Halbleiterschicht durch eines der Ätzmedien mit welchen das Substrat oder die zuunterste, d. h. dem Trägersubstrat zugewandte, Zwischenschicht entfernt werden, ebenfalls angegriffen wird. Die Verwendung mindestens zweier Zwischenschichten erlaubt die schonende rückseitige Freilegung der Halbleiterschicht, indem zuerst mittels eines Ätzmediums, welches das Trägersubstrat, aber die dem Trägersubstrat zugewandte Zwischenschicht nicht entfernt, das Trägersubstrat verwendet wird und dann in einem weiteren Schritt die zuunterst liegende Zwischenschicht mittels eine Ätzmediums, welches die obere Zwischenschicht nicht entfernt, zumindest teilweise entfernt wird. Somit liegt die zuoberst liegende Zwischenschicht frei und kann mittels eines Ätzmediums, welches die Halbleiterschicht nicht angreift, zumindest teilweise entfernt werden. Durch die Verwendung zweier Zwischenschichten ist es nicht notwendig, dass beide Schichten alle Funktionen erfüllen. Vorzugsweise kann eine Zwischenschicht leitend sein, während durch die andere Zwischenschicht die Isolierung der Halbleiterschicht vom Substrat gewährleistet wird. In einer vorzugsweisen Ausführung ist eine Zwischenschicht mit denselben Ätzmedien wie die Halbleiterschicht entfernbar. Durch die Verwendung der zweiten Zwischenschicht wird jedoch die selektive Ätzbarkeit erreicht. In einer vorzugsweisen Ausführung besteht die Halbleiterschicht zu großen Volumenanteilen aus SiO2. Ebenfalls kann SiO2 für die Zwischenschicht verwendet werden, um etwa Isolierung vom Substrat zu ermöglichen und außerdem mechanische Spannungen zwischen Halbleiterschicht und Trägersubstrat abzubauen. Durch die zweiten Zwischenschicht kann SiO2 als Zwischenschicht und in der Halbleiterschicht verwendet werden und dennoch die Zwischenschichten rückseitig schrittweise entfernt werden ohne die Halbleiterschicht anzugreifen.A composite layer as an intermediate layer, consisting of several layers, is particularly advantageous if the semiconductor layer is replaced by one of the etching media with which the substrate or the lowest, ie. H. the carrier substrate facing, intermediate layer are removed, is also attacked. The use of at least two intermediate layers allows the gentle exposure of the semiconductor layer, by first using the carrier substrate by means of an etching medium, which does not remove the carrier substrate but the intermediate layer facing the carrier substrate, and then, in a further step, the lowest intermediate layer by means of an etching medium. which does not remove the upper intermediate layer, at least partially removed. Thus, the uppermost intermediate layer is exposed and can be at least partially removed by means of an etching medium, which does not attack the semiconductor layer. By using two intermediate layers, it is not necessary that both layers fulfill all functions. Preferably, an intermediate layer may be conductive, while the isolation of the semiconductor layer from the substrate is ensured by the other intermediate layer. In a preferred embodiment, an intermediate layer with the same etching media as the semiconductor layer is removable. However, the use of the second interlayer achieves selective etchability. In a preferred embodiment, the semiconductor layer consists of large proportions by volume of
Nachfolgend werden zwei besonders vorteilhafte Ausführungsformen beschrieben:
In einer vorteilhaften Ausführungsform 1 ist die Halbleiterschicht umfassend Silizium-Nanokristalle in Siliziumkarbid als Dielektrikum ausgebildet. Die Zwischenschicht ist aus Siliziumoxid oder Siliziumnitrid ausgebildet zur elektrischen Isolierung der Halbleiterschicht vom Substrat und außerdem als Diffusionsbarriere zum Schutz vor aus dem Substrat ausdiffundierenden Verunreinigungen. Zusätzlich ist die Zwischenschicht als Ätzstoppschicht ausgebildet, um nach dem Durchätzen des Substrates den Ätzvorgang zu stoppen bevor die Halbleiterschicht erreicht wird.Two particularly advantageous embodiments are described below:
In an
Vorteile der Ausführungsform 1: Diese Ausführungsform ist konzipiert für den Einsatz einer Halbleiterschicht welche durch Flusssäure nicht geätzt wird. Dies ist beispielsweise bei Siliziumkarbid oder Silizium der Fall. Somit kann als Zwischenschicht ein Material welches mit Flusssäure strukturiert werden kann, verwendet werden.Advantages of Embodiment 1: This embodiment is designed for the use of a semiconductor layer which is not etched by hydrofluoric acid. This is the case, for example, with silicon carbide or silicon. Thus, as an intermediate layer, a material which can be structured with hydrofluoric acid can be used.
In einer vorteilhaften Ausführungsform 2 ist die Halbleiterschicht umfassend Silizium-Nanokristalle in Siliziumoxid als Dielektrikum ausgebildet. In an
Die Zwischenschicht ist vorzugsweise als Kompositschicht umfassend eine erste, dem Trägersubstrat zugewandte, und eine zweite, der Halbleiterschicht zugewandte Teilzwischenschicht ausgebildet.The intermediate layer is preferably formed as a composite layer comprising a first, the carrier substrate facing, and a second, the semiconductor layer facing part of the intermediate layer.
Die erste Teilzwischenschicht ist vorzugsweise aus Siliziumoxid oder Siliziumkarbid ausgebildet zur elektrischen Isolierung der Halbleiterschicht vom Substrat und außerdem als Diffusionsbarriere zum Schutz vor aus dem Substrat ausdiffundierenden Verunreinigungen und als Schicht, welche thermische Spannungen zwischen Halbleiterschicht und Substrat abbaut.The first partial interlayer is preferably formed of silicon oxide or silicon carbide for electrical insulation of the semiconductor layer from the substrate and also as a diffusion barrier for protection against impurities diffusing out of the substrate and as a layer which degrades thermal stresses between the semiconductor layer and the substrate.
Nach dem Ätzen des Trägersubstrates stoppt die erste Teilzwischenschicht den Ätzvorgang bevor die zweite Teilzwischenschicht oder die Halbleiterschicht erreicht wird.After the etching of the carrier substrate, the first partial interlayer stops the etching before the second sub-interlayer or the semiconductor layer is reached.
Die zweite Teilzwischenschicht ist vorzugsweise aus Siliziumnitrid oder Siliziumkarbid ausgebildet, zur elektrischen Isolierung und als Ätzstoppschicht, Zusätzlich ist die zweite Teilzwischenschicht als Ätzstoppschicht ausgebildet, um nach dem Durchätzen der ersten Teilzwischenschicht von der Rückseite aus den Ätzvorgang zu stoppen bevor die Halbleiterschicht wird.The second sub-interlayer is preferably formed of silicon nitride or silicon carbide for electrical isolation and as an etch stop layer. Additionally, the second sub-interlayer is formed as an etch stop layer to stop etching after the first interlayer is etched through from the backside before the semiconductor layer becomes.
Vorteile der Ausführungsform 2: Der Einsatz eines im Wesentlichen aus Siliziumoxid bestehenden Materials stellt besondere Anforderungen an den Herstellungsprozess. So kann beispielsweise Flusssäure nur sehr eingeschränkt verwendet werden, da diese Siliziumoxid ätzt. Gelöst wird dies durch den Einsatz eines Doppel- oder Mehrschichtsystems als Zwischenschicht. Dies trennt die Anforderung der selektiven Ätzbarkeit bezüglich Substrat und Halbleiterschicht auf: Für die erste Teilzwischenschicht ist nur die Selektivität zum Trägersubstrat, für die zweite Teilzwischenschicht nur die Selektivität zur Halbleiterschicht erforderlich.Advantages of Embodiment 2: The use of a material consisting essentially of silicon oxide makes special demands on the manufacturing process. For example, hydrofluoric acid can only be used to a very limited extent since it etches silicon oxide. This is achieved by using a double or multi-layer system as an intermediate layer. This separates the requirement of the selective etchability with respect to substrate and semiconductor layer: For the first partial interlayer only the selectivity to the carrier substrate is required, for the second partial interlayer only the selectivity to the semiconductor layer.
Die Verwendung zweier Teilzwischenschichten erfordert insbesondere jedoch auch, dass die Abscheidung und Temperung der Halbleiterschicht auf den Zwischenschichten erfolgt. Die hohen Temperaturen stellen hierbei wiederum besondere Anforderungen an die Zwischenschicht. Eine vorzugsweise Ausführungsform beinhaltet Siliziumdioxid als erste Teilzwischenschicht sowie wasserstofffreies Siliziumnitrid als zweite Teilzwischenschicht. Letzteres ist beispielsweise mittels Sputtering herstellbar und insbesondere durch heiße Phosphorsäure oder trockenchemisch strukturierbar.In particular, however, the use of two partial interlayers also requires that the deposition and annealing of the semiconductor layer take place on the intermediate layers. The high temperatures in turn make special demands on the intermediate layer. A preferred embodiment includes silicon dioxide as the first partial interlayer and hydrogen-free silicon nitride as the second interlayer. The latter can be produced, for example, by means of sputtering and, in particular, can be structured by hot phosphoric acid or dry-chemical.
in einer vorzugsweisen Ausführungsform des erfindungsgemäßen Verfahrens wird in Verfahrensschritt C das Trägersubstrat vollständig von der Halbleiterschicht entfernt. Bei dieser vorzugsweisen Ausführungsform ist somit nach Durchführen von Verfahrensschritt C die vollständige Rückseite der Halbleiterschicht in weiteren Verfahrensschritten zugänglich. Diese vorzugsweise Ausführungsform des erfindungsgemäßen Verfahrens ist insbesondere vorteilhaft zur Herstellung von ultradünnen, flexiblen Bauelementen oder Bauelementen welche auf einem zweiten Substrat, dessen Temperaturstabilität geringer als die des ersten Substrates ist, weiterprozessiert werden.In a preferred embodiment of the method according to the invention, the carrier substrate is completely removed from the semiconductor layer in method step C. In this preferred embodiment, therefore, after performing method step C, the complete back side of the semiconductor layer is accessible in further method steps. This preferred embodiment of the method according to the invention is particularly advantageous for producing ultrathin, flexible components or components which are further processed on a second substrate whose temperature stability is lower than that of the first substrate.
Eine besonders vorteilhafte Ausgestaltung der vorgenannten vorteilhaften Ausführungsform des erfindungsgemäßen Verfahrens ergibt sich, indem ein Trägersubstrat verwendet wird, welches eine Mehrzahl von Ausnehmungen aufweist und in den in Verfahrensschritt C das Trägersubstrat von der Halbleiterstruktur gelöst wird, indem ein Lösungsmittel durch die Mehrzahl von Ausnehmungen geleitet wird. In dieser vorzugsweisen Ausführungsform kann somit das Trägersubstrat wiederverwendet werden, da ein nicht zerstörendes Ablösen des Trägersubstrates von der Halbleiterschicht aufgrund der Durchleitung von Lösungsmittel durch die Mehrzahl von Ausnehmungen des Trägersubstrates erfolgt.A particularly advantageous embodiment of the aforementioned advantageous embodiment of the method according to the invention is obtained by using a carrier substrate which has a plurality of recesses and in which in step C the carrier substrate is detached from the semiconductor structure by passing a solvent through the plurality of recesses , In this preferred embodiment, the carrier substrate can thus be reused, since a non-destructive detachment of the carrier substrate from the semiconductor layer due to the passage of solvent through the plurality of recesses of the carrier substrate.
Vorzugsweise wird hierbei ein ätzendes Lösungsmittel verwendet, so dass bei dem Ablösevorgang die Halbleiterschicht rückseitig mittels des durch die Ausnehmungen in dem Trägersubstrat zugeführten ätzenden Lösungsmittels unterätzt wird.Preferably, a corrosive solvent is used in this case, so that during the detachment process, the semiconductor layer is undercut by means of the corrosive solvent supplied through the recesses in the carrier substrate.
Die zuvor beschriebene, der Erfindung zugrundeliegende Aufgabe ist weiterhin wie vorhergehend bereits beschrieben durch eine Halbleiterbauelement gemäß Anspruch 11 gelöst.The above-described, the invention is based task is further solved as previously described by a semiconductor device according to claim 11.
Das Halbleiterbauelement umfasst eine Halbleiterschicht, welche mittelbar oder unmittelbar auf einem Trägersubstrat angeordnet ist und welche Halbleiterschicht in ein Dielektrikum eingebettete Silizium-Nanokristalle umfasst.The semiconductor component comprises a semiconductor layer which is arranged directly or indirectly on a carrier substrate and which semiconductor layer comprises silicon nanocrystals embedded in a dielectric.
Wesentlich ist, dass das Trägersubstrat eine Mehrzahl von Ausnehmungen aufweist, in welchen Ausnehmungen elektrisch leitende Kontaktierungselemente zum elektrischen Kontaktieren der dem Trägersubstrat zugewandten Rückseite der Halbleiterschicht angeordnet sind. Die Kontaktierungselemente sind vorzugsweise als dotierte Halbleiterschichten oder metallische Kontaktierungselemente ausgebildet. It is essential that the carrier substrate has a plurality of recesses, in which recesses electrically conductive contacting elements for electrical contacting of the carrier substrate facing back of the semiconductor layer are arranged. The contacting elements are preferably formed as doped semiconductor layers or metallic contacting elements.
Des erfindungsgemäße Halbleiterbauelement realisiert somit erstmals die Kombination einer auf einem Trägersubstrat – gegebenenfalls unter Zwischenschaltung weiterer Zwischenschichten angeordneten Halbleiterschicht umfassend Silizium-Nanokristalle, welche Halbleiterschicht rückseitig durch Ausnehmungen in dem Trägersubstrat mittels Kontaktierungselementen kontaktiert ist.The semiconductor component according to the invention thus realizes for the first time the combination of a semiconductor layer comprising silicon nanocrystals arranged on a carrier substrate, optionally with interposition of further intermediate layers, which semiconductor layer is contacted on the back by recesses in the carrier substrate by means of contacting elements.
Vorzugsweise ist die Halbleiterschicht als eine Silizium enthaltende Schicht, insbesondere bevorzugt eine amorphe oder feinkristalline Siliziumschicht ausgebildet. Ebenso liegt es im Rahmen der Erfindung, dass die Halbleiterschicht als Kompositschicht umfassend Siliziumkristalle, vorzugsweise Siliziumkristalle in Siliziumoxid oder Siliziumcarbid gebildet ist.Preferably, the semiconductor layer is formed as a silicon-containing layer, particularly preferably an amorphous or fine-crystalline silicon layer. It is likewise within the scope of the invention that the semiconductor layer is formed as a composite layer comprising silicon crystals, preferably silicon crystals in silicon oxide or silicon carbide.
Die Halbleiterschicht weist vorzugsweise eine Dicke im Bereich 10 nm bis 1000 nm auf sofern sie zu großen Teilen aus Siliziumoxid besteht oder eine Dicke im Bereich von 0,5 μm bis 50 μm auf.The semiconductor layer preferably has a thickness in the range of 10 nm to 1000 nm, provided that it consists to a large extent of silicon oxide or has a thickness in the range from 0.5 μm to 50 μm.
Vorzugsweise ist das Trägersubstrat als Siliziumsubstrat oder als Keramiksubstrat ausgebildet, insbesondere bevorzugt als verkapseltes Keramiksubstrat; die Verkapselung erfolgt vorzugsweise mittels einer oder mehrerer der folgenden Schichten: Siliziumnitrid, Siliziumoxid, Siliziumcarbid, Titandioxid.Preferably, the carrier substrate is formed as a silicon substrate or as a ceramic substrate, particularly preferably as an encapsulated ceramic substrate; the encapsulation is preferably carried out by means of one or more of the following layers: silicon nitride, silicon oxide, silicon carbide, titanium dioxide.
Zur Vorderseitenkontaktierung des Halbleiterbauelements sind vorzugsweise auf der dem Trägersubstrat abgewandten Vorderseite der Halbleiterschicht mittelbar und unmittelbar eine Mehrzahl weiterer elektrisch leitender Leitungselemente zum elektrischen Kontaktieren der Halbleiterschicht angeordnet, insbesondere bevorzugt metallische Kontaktierungselemente.For the front-side contacting of the semiconductor component, a plurality of further electrically conductive line elements for electrically contacting the semiconductor layer are preferably arranged indirectly and directly on the front side of the semiconductor layer remote from the carrier substrate, in particular preferably metallic contacting elements.
In einer vorzugsweisen Ausführungsform des erfindungsgemäßen Verfahrens wird vor Verfahrensschritt A wie zuvor beschrieben das Trägersubstrat mit einer als Schutzschicht ausgebildeten Zwischenschicht belegt, welche vorzugsweise als Siliziumoxidschicht ausgebildet ist. Anschließend wird die Halbleiterschicht im Verfahrensschritt A abgeschieden, welche vorzugsweise als amorphe oder teilkristalline Siliziumkarbid-Mehrfachschicht ausgebildet ist, bevorzugt mittels plasmaunterstützer gasphasenabscheidung (PECVD) oder Atmosphärendruck Gasphasenabscheidung (APCVD), wobei nach Abscheiden der Siliziumkarbid-Mehrfachschicht vorzugsweise mittels PECVD oder APCVD anschließend die aufgebrachte Schicht in an sich bekannter Weise in einer Temperung rekristallisiert wird.In a preferred embodiment of the method according to the invention, the carrier substrate is coated with an intermediate layer formed as a protective layer before process step A, as described above, which is preferably formed as a silicon oxide layer. Subsequently, the semiconductor layer is deposited in process step A, which is preferably formed as an amorphous or partially crystalline silicon carbide multilayer, preferably by plasma assisted vapor deposition (PECVD) or atmospheric pressure vapor deposition (APCVD), wherein after deposition of the silicon carbide multiple layer preferably by PECVD or APCVD subsequently applied Layer is recrystallized in a conventional manner in a heat treatment.
Anschließend wird das Trägersubstrat vorzugsweise von der Rückseite maskiert und die Vorderseite der Halbleiterschicht vorzugsweise ebenfalls mit einer Schutzschicht versehen. Das vorzugsweise als Siliziumwafer ausgebildete Trägersubstrat wird anschließend mittels eines Ätzmittels, beispielsweise KOH oder einer CP-Ätzmischung an den von der Maskierungsschicht ausgesparten Stellen bis zu der beispielsweise als Siliziumoxidschicht ausgebildeten Zwischenschicht entfernt. Anschließend wird die Siliziumoxidschicht ebenfalls geöffnet. Somit ist nun die Halbleiterschicht von ihrer Rückseite durch die Ausnehmungen in dem Trägersubstrat frei zugänglich.Subsequently, the carrier substrate is preferably masked from the rear side and the front side of the semiconductor layer is preferably likewise provided with a protective layer. The carrier substrate, which is preferably designed as a silicon wafer, is subsequently removed by means of an etchant, for example KOH or a CP etching mixture, at the points recessed by the masking layer up to the intermediate layer formed, for example, as a silicon oxide layer. Subsequently, the silicon oxide layer is also opened. Thus, the semiconductor layer is now freely accessible from its rear side through the recesses in the carrier substrate.
Ebenso liegt es im Rahmen der Erfindung, keine Zwischenschicht zwischen Trägersubstrat und Halbleiterschicht vorzusehen und gezielt eine Diffusion von Dotierstoffen aus dem Trägersubstrat in die Halbleiterschicht zur rückseitigen Dotierung der Halbleiterschicht auszunutzen.Likewise, it is within the scope of the invention to provide no intermediate layer between carrier substrate and semiconductor layer and to exploit specifically a diffusion of dopants from the carrier substrate into the semiconductor layer for doping the back of the semiconductor layer.
Insbesondere ist es vorteilhaft, die Zwischenschicht umfassend mehrere Teilzwischenschichten, vorzugsweise zwei Teilzwischenschichten auszubilden, wie zuvor bei der vorzugsweisen Ausgestaltung des Verfahrens erläutert.In particular, it is advantageous to form the intermediate layer comprising a plurality of partial intermediate layers, preferably two partial intermediate layers, as explained above in the preferred embodiment of the method.
In einer weiteren vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens wird die Halbleiterschicht lateral seitlich mittels eines Ätzmittels angeätzt und elektrisch kontaktiert. Dies ist insbesondere vorteilhaft, sofern die erzeugte Halbleiterschicht bessere elektrische Leitungseigenschaften in lateraler als in vertikaler Richtung aufweist. Im Rahmen dieser Anmeldung bezeichnet lateral eine Richtung, welche sich im Wesentlichen parallel zur Grenzschicht Trägersubstrat/Halbleiterschicht erstreckt und entsprechend bezeichnet vertikal eine Richtung, welche in etwa senkrecht zur Grenzschicht Trägersubstrat/Halbleiterschicht steht.In a further advantageous embodiment of the method according to the invention, the semiconductor layer is etched laterally laterally by means of an etchant and electrically contacted. This is particularly advantageous if the semiconductor layer produced has better electrical conduction properties in the lateral than in the vertical direction. In the context of this application, a direction which extends essentially parallel to the boundary layer of carrier substrate / semiconductor layer and accordingly vertically denotes a direction which is approximately perpendicular to the boundary layer carrier substrate / semiconductor layer.
Bei der vorgenannten vorteilhaften Ausgestaltung mittels seitlichem Anätzen ist es insbesondere vorteilhaft, zusätzlich eine optische Antireflexschicht vorzusehen. Die optische Antireflexschicht kann somit ausschließlich hinsichtlich der gewünschten optischen Eigenschaften optimiert sein, da die elektrische Kontaktierung seitlich erfolgt. In the aforementioned advantageous embodiment by means of lateral etching, it is particularly advantageous to additionally provide an optical antireflection layer. The optical antireflection layer can thus be optimized exclusively with regard to the desired optical properties, since the electrical contacting takes place laterally.
Wie zuvor beschrieben, ist mittels des erfindungsgemäßen Verfahrens und bei dem erfindungsgemäßen Halbleiterbauelement erstmals nach Ausbilden der Halbleiterschicht ein rückseitiger Zugang zu der Halbleiterschicht möglich, insbesondere zur rückseitigen elektrischen Kontaktierung der Halbleiterschicht, welche auch unabhängig von dem verwendeten Trägersubstrat ausgestaltet werden und mit beliebigen Kontaktmaterialien erfolgen kann. Wird darüber hinaus, wie zuvor in einer vorzugsweisen Ausführungsvariante beschrieben, das Trägersubstrat in Verfahrensschritt C vollständig entfernt, so können beliebige elektrische oder optisch wirksame Schichten rückseitig vollflächig auf die Halbleiterschicht aufgebracht werden.As described above, by means of the method according to the invention and the semiconductor component according to the invention, back access to the semiconductor layer is possible for the first time after the semiconductor layer has been formed, in particular for backside electrical contacting of the semiconductor layer, which are also designed independently of the carrier substrate used and can be made with any desired contact materials , If, in addition, as described above in a preferred embodiment variant, the carrier substrate is completely removed in method step C, then any electrically or optically active layers can be applied to the entire surface of the semiconductor layer on the reverse side.
Vorzugsweise ist bei dem erfindungsgemäßen Verfahren das Tempern in Verfahrensschritt B derart ausgebildet, dass nach dem Tempern die Halbleiterschicht eine Wasserstoffkonzentration kleiner 1 Volumenprozent enthält.In the method according to the invention, the tempering in method step B is preferably designed in such a way that after annealing, the semiconductor layer contains a hydrogen concentration of less than 1% by volume.
Weitere vorzugsweise Merkmale und Ausführungsformen werden im Folgenden anhand von Ausführungsbeispielen und den Figuren beschrieben. Dabei zeigt:Further preferred features and embodiments are described below with reference to exemplary embodiments and the figures. Showing:
Sämtliche Figuren stellen schematische Darstellungen von Teilausschnitten dar, wobei sich die jeweiligen Strukturen lateral nach rechts und links jeweils in ähnlicher Form fortsetzen. Zur besseren Darstellbarkeit sind die Schemazeichnungen nicht maßstabsgetreu wiedergegeben und ein Trägersubstrat
Die zu
Die in
Das Trägersubstrat
Auf dem Trägersubstrat
Auf dem transparenten Kontaktmaterial
Das grundsätzliche Funktionsprinzip der in
Durch diese neuartige Solarzellentruktur ist somit erstmals eine einfache und effiziente rückseitige Kontaktierung, das heißt elektrische Kontaktierung des Absorbers der Solarzelle, möglich.By virtue of this novel solar cell structure, a simple and efficient back-side contacting, that is to say electrical contacting of the absorber of the solar cell, is thus possible for the first time.
Die Quantenpunktsolarzelle gemäß
Das als Siliziumwfer ausgebildete Trägersubstrat
The silicon wafer formed as a
Anschließend erfolgt das Abscheiden der siliziumbasierten Quantenpunktschicht auf die Ätzstoppschicht, das heißt die Ätzstoppschicht bildet eine Zwischensicht zwischen Trägersubstrat
Hierauf erfolgt ein Temperaturschritt („Temperung”) um die Quantenpunkte auszubilden.This is followed by a temperature step ("annealing") to form the quantum dots.
Anschließend erfolgt eine Wasserstoffpassivierung. Hierauf wird die n-dotierte amorphe Siliziumschicht
Anschließend wird sowohl auf die Vorder- als auch auf die Rückseite eine Maskierungsschicht abgeschieden. Diese Maskierungsschicht kann beispielsweise als Siliziumnitrid ausgebildet werden. Die Maskierungsschicht dient in dem nachfolgenden Ätzschritt rückseitig als Ätzmaske. Auf der Vorderseite dient die Maskierungsschicht als Stabilisierungs- und Schutzschicht während des Ätzvorgangs. Vorzugsweise kann vor der Aufbringung der Maskierungschicht auch eine weitere Schicht, vorzugsweise aus Siliziumoxid, zur mechanischen Stabilisierung auf die n-dotierte Schicht aufgebracht werden.Subsequently, a masking layer is deposited on both the front and the back. This masking layer can be formed, for example, as silicon nitride. The masking layer is used in the subsequent etching step back as an etching mask. On the front, the masking layer serves as a stabilizing and protective layer during the etching process. Preferably, prior to the application of the masking layer, it is also possible to apply a further layer, preferably of silicon oxide, to the n-doped layer for mechanical stabilization.
Anschließend erfolgt ein Ätzvorgang, z. B. mittels KOH (Kalilauge), CP (Chemical polishing), EDP (Ethylenediamine und Pyrocatechol) TMAH (Trimethylammoniumhydroxid) oder trockenchemischem Ätzen, insbesondere Plasmaätzen. Bei diesem Ätzvorgang werden die Ausnehmungen A in dem Trägersubstrat
Anschließend wird rückseitig eine Isolierungsschicht
Die rückseitige Isolierungsschicht und die Verkapselungsschicht werden strukturiert, des heißt teilweise entfernt. Hierbei werden die Isolierungsschicht und die Verkapselungsschicht an den Stellen entfernt, an welchen in einem nachfolgenden Schritt die p-dotierte amorphe Siliziumschicht
Nach Abscheiden der p-dotierten amorphen Siliziumschicht
Schließlich werden auf Vorder- und Rückseite die metallischen Kontaktierungsstrukturen
Die zweite Quantenpunktsolarzelle gemäß
The second quantum dot solar cell according to
Nachfolgend werden zwei Ausführungsbeispiele und vorzugsweise Ausführungen des erfindungsgemäßen Verfahrens in Tabelle 1 dargestellt, wobei die mittlere Spalte ein Ausführungsbeispiel betrifft, zur Herstellung einer Struktur gemäß
In Tabelle 2 werden nachfolgend vorzugsweise Parameter für eine Halbleiterstruktur gemäß
In Tabelle 3 werden nachfolgend vorzugsweise Parameter für eine Halbleiterstruktur gemäß
In
Hierzu wird auf dem Trägersubstrat
Anschließend wird auf das Trägersubstrat
Aufgrund des Unterätzens kann die Halbleiterschicht
Auch die Quantenpunktsolarzelle gemäß
Also, the quantum dot solar cell according to
Die n-dotierte amorphe Siliziumschicht
Auf der n-dotierten amorphen Siliziumschicht
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102011089759.3A DE102011089759B4 (en) | 2011-12-23 | 2011-12-23 | Method for producing a semiconductor component and semiconductor component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102011089759.3A DE102011089759B4 (en) | 2011-12-23 | 2011-12-23 | Method for producing a semiconductor component and semiconductor component |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE102011089759A1 DE102011089759A1 (en) | 2013-06-27 |
| DE102011089759B4 true DE102011089759B4 (en) | 2014-08-07 |
Family
ID=48575364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102011089759.3A Expired - Fee Related DE102011089759B4 (en) | 2011-12-23 | 2011-12-23 | Method for producing a semiconductor component and semiconductor component |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE102011089759B4 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005076370A2 (en) * | 2004-02-06 | 2005-08-18 | Unaxis Balzers Ag | Back contact and back reflector for thin film silicon solar cells |
| US20080178794A1 (en) * | 2007-01-25 | 2008-07-31 | Au Optronics Corporation | Methods of forming silicon nanocrystals by laser annealing |
| US20090009675A1 (en) * | 2007-01-25 | 2009-01-08 | Au Optronics Corporation | Photovoltaic Cells of Si-Nanocrystals with Multi-Band Gap and Applications in a Low Temperature Polycrystalline Silicon Thin Film Transistor Panel |
| US20100213440A1 (en) * | 2009-02-26 | 2010-08-26 | National Applied Research Laboratories | Silicon-Quantum-Dot Semiconductor Near-Infrared Photodetector |
-
2011
- 2011-12-23 DE DE102011089759.3A patent/DE102011089759B4/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005076370A2 (en) * | 2004-02-06 | 2005-08-18 | Unaxis Balzers Ag | Back contact and back reflector for thin film silicon solar cells |
| US20080178794A1 (en) * | 2007-01-25 | 2008-07-31 | Au Optronics Corporation | Methods of forming silicon nanocrystals by laser annealing |
| US20090009675A1 (en) * | 2007-01-25 | 2009-01-08 | Au Optronics Corporation | Photovoltaic Cells of Si-Nanocrystals with Multi-Band Gap and Applications in a Low Temperature Polycrystalline Silicon Thin Film Transistor Panel |
| US20100213440A1 (en) * | 2009-02-26 | 2010-08-26 | National Applied Research Laboratories | Silicon-Quantum-Dot Semiconductor Near-Infrared Photodetector |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102011089759A1 (en) | 2013-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69734860T2 (en) | Manufacturing process of integrated thin-film solar cells | |
| DE112015001529T5 (en) | Metallization of solar cells | |
| DE102010006315B4 (en) | Method for local high doping and contacting a semiconductor structure, which is a solar cell or a precursor of a solar cell | |
| DE102009005168A1 (en) | Solar cell and method for producing a solar cell from a silicon substrate | |
| EP1968123A2 (en) | Method for manufacturing silicon solar cells | |
| DE112011101439T5 (en) | Process for the preparation of an n + pp + -type or p + nn + -type structure on silicon wafers | |
| DE102015209291A1 (en) | Process for producing a solar cell and solar cell | |
| DE102010026960A1 (en) | Photovoltaic solar cell and method for producing a photovoltaic solar cell | |
| DE102013219564A1 (en) | Method for producing a photovoltaic solar cell with a heterojunction | |
| WO2013017526A2 (en) | Method for producing a solar cell and solar cell | |
| DE102014205350B4 (en) | Photoactive semiconductor component and method for producing a photoactive semiconductor component | |
| EP2583313A2 (en) | Method for producing a selective doping structure in a semiconductor substrate in order to produce a photovoltaic solar cell | |
| WO2011116762A2 (en) | Method for producing a semiconductor solar cell | |
| WO2015044342A1 (en) | Method for producing a solar cell | |
| DE102010044348A1 (en) | Photovoltaic solar cell has base and back surface field (BSF) structure whose doping concentrations are greater than that of base | |
| DE102020001980A1 (en) | Method and system for the production of a starting material for a silicon solar cell with passivated contacts | |
| DE102011089759B4 (en) | Method for producing a semiconductor component and semiconductor component | |
| WO2011141139A2 (en) | Method for producing a solar cell that can be contacted on one side from a silicon semiconductor substrate | |
| DE102015209668A1 (en) | solar cell | |
| DE102019122637B4 (en) | Process for producing a metallic contacting structure of a photovoltaic solar cell | |
| DE102013219565A1 (en) | Photovoltaic solar cell and method for producing a photovoltaic solar cell | |
| DE112010003152T5 (en) | Photoelectric conversion device | |
| EP1993142A1 (en) | Semiconductor element with reflective coating, method for its manufacture and its application | |
| DE102011015283B4 (en) | Production of a Semiconductor Device by Laser-Assisted Bonding and Semiconductor Device Manufactured Therewith | |
| DE102014218948A1 (en) | Solar cell with an amorphous silicon layer and method for producing such a photovoltaic solar cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R012 | Request for examination validly filed | ||
| R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0021285000 Ipc: H01L0021200000 |
|
| R016 | Response to examination communication | ||
| R016 | Response to examination communication | ||
| R016 | Response to examination communication | ||
| R018 | Grant decision by examination section/examining division | ||
| R020 | Patent grant now final | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |