Ein Digital/Zeit-Wandler (DTC, digital to time converter) ist eine elektrische Schaltung, die einen digitalen Bitstrom in einen abgehenden Signalverlauf übersetzt. Typische DTCs wandeln beispielsweise einen digitalen Bitstrom von logischen „1”en und „0”en in einen abgehenden Signalverlauf um, sodass die Frequenz und/oder Phase des Signalverlaufs zeitlich variiert, um das Bitmuster des eingehenden digitalen Bitstroms zu spiegeln.A digital-to-time converter (DTC) is an electrical circuit that translates a digital bit stream into an outgoing waveform. For example, typical DTCs convert a digital bitstream of logic "1" s and "0" s into an outgoing waveform such that the frequency and / or phase of the waveform varies with time to mirror the bit pattern of the incoming digital bitstream.
Obwohl DTCs vielfach verwendet werden, weisen existierende DTCs mehrere Unzulänglichkeiten auf. Beispielsweise erzielen manche DTCs keinen Hochauflösungsphasenabgleich zwischen der in dem eingehenden Digitalsignal enthaltenen Phase und der Phase des abgehenden Signalverlaufs. Andere DTCs stützen sich auf eine komplexe analoge Schaltungsanordnung, die viel Oberfläche auf einem Chip erfordern kann und ein beträchtliches Maß an Leistung verbrauchen kann. Um diese und andere Unzulänglichkeiten einzugrenzen, haben die Erfinder verbesserte DTC-Systeme mit einem Hochauflösungsphasenabgleich entwickelt, wie sie hierin dargelegt werden.Although DTCs are widely used, existing DTCs have several shortcomings. For example, some DTCs do not achieve high resolution phase matching between the phase contained in the incoming digital signal and the phase of the outgoing waveform. Other DTCs rely on complex analog circuitry that can require a lot of surface area on a chip and consume a significant amount of power. To limit these and other shortcomings, the inventors have developed improved high resolution phase matching DTC systems as set forth herein.
In (Pavlovic, N.; Bergervoet, J.; A 5.3 GHz Digital-to-Time-Converter-Based Fractional-N All-Digital PLL. In: IEEE Solid-State Circuits Conference Digest of Technical Papers (ISSCC) February 2011, S. 54–56) wird eine voll digitale PLL mit einem Digital/Zeit-Wandler beschrieben.In (Pavlovic, N., Bergervoet, J .; A 5.3GHz Digital-to-Time Converter-Based Fractional-N All-Digital PLL. In: IEEE Solid-State Circuits Conference Digest of Technical Papers (ISSCC) February 2011, Pp. 54-56), a fully digital PLL with a digital / time converter is described.
In (Chen, P.; Chen, P.-Y.; Chen, Y.-J.; FPGA Vernier Digital-to-Time Converter with 1.58 ps Resolution and 59.3 Minutes Operation Range. In: IEEE Transactions on Circuits and Systems I, Vol. 57, Issue 6, June 2010, S. 1134–1142) wird ein FPGA-basierter Digital/Zeit-Wandler beschrieben.(Chen, P .; Chen, P.Y .; Chen, Y.-J; FPGA Vernier Digital-to-Time Converter with 1.58ps Resolution and 59.3 Minutes Operation Range. In: IEEE Transactions on Circuits and Systems I , Vol. 57, Issue 6, June 2010, pp. 1134-1142), an FPGA-based digital / time converter is described.
Die US 2010/0 260 242 A1 zeigt einen Zeit/Digital-Wandler und eine digitale PLL.The US 2010/0 260 242 A1 shows a time / digital converter and a digital PLL.
In (Choi, Y.-C.; Yoo, S.-S.; Yoo, H.-J.; A fully digital polar transmitter using a digital-to-time converter for high data rate system. In: IEEE Radio-Frequency Integration Technology RFIT 2009, January 2009, S. 56–59) wird ein voll digitaler Polarsender unter Nutzung eines Digital/Zeit-Wandlers beschrieben.In (Choi, Y.-C .; Yoo, S.-S .; Yoo, H.-J., A fully digital polar transmitter using a digital-to-time converter for high data rate system. In: IEEE Radio Frequency Integration Technology RFIT 2009, January 2009, pp. 56-59), a fully digital polar transmitter using a digital-to-time converter is described.
Die US 2008/0 317 188 A1 zeigt eine digitale PLL.The US 2008/0317188 A1 shows a digital PLL.
Die US 2010/0 323 643 A1 zeigt einen Frequenzsynthesizer.The US 2010/0 323 643 A1 shows a frequency synthesizer.
Die US 2011/0 064 150 A1 zeigt eine PLL-Schaltung mit einer Phasenunterschieddetektion.The US 2011/0 064 150 A1 shows a PLL circuit with a phase difference detection.
Die US 2009/0 190 694 A1 zeigt eine integrierte Kommunikationshalbleiterschaltung.The US 2009/0 190 694 A1 shows an integrated communication semiconductor circuit.
Die US 2011/0 148 490 A1 zeigt eine digitale PLL.The US 2011/0 148 490 A1 shows a digital PLL.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine Sendeanordnung sowie Phasenabgleichschaltungen mit verbesserten Charakteristika zu liefern.The object of the present invention is to provide a transmitting device as well as phasing circuits with improved characteristics.
Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weiterbildungen finden sich in den abhängigen Ansprüchen.The object is solved by the features of the independent claims. Further developments can be found in the dependent claims.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:Preferred embodiments of the present invention will be explained in more detail below with reference to the accompanying drawings. Show it:
1 ein Blockdiagramm, das eine Sendeanordnung veranschaulicht, die manche Unzulänglichkeiten aufweist; 1 a block diagram illustrating a transmission arrangement having some deficiencies;
2 einen Sender, der eine Hochauflösungsphasenabgleichschaltung gemäß manchen Ausführungsbeispielen nutzt; 2 a transmitter utilizing a high resolution phase matching circuit according to some embodiments;
3 eine Hochauflösungsphasenabgleichschaltung gemäß manchen Ausführungsbeispielen; 3 a high resolution phase matching circuit according to some embodiments;
4 eine Hochauflösungsphasenabgleichschaltung gemäß manchen Ausführungsbeispielen; 4 a high resolution phase matching circuit according to some embodiments;
5 ein Signalverlaufsdiagramm, das ein Beispiel dafür veranschaulicht, wie eine Kalibrierung für eine Hochauflösungsphasenabgleichschaltung gemäß manchen Ausführungsbeispielen durchgeführt werden kann; 5 FIG. 10 is a waveform diagram illustrating an example of how calibration may be performed for a high resolution phase matching circuit according to some embodiments; FIG.
6 ein Blockdiagramm, das eine Rechenvorrichtung, beispielsweise ein Mobiltelefon, gemäß manchen Ausführungsbeispielen veranschaulicht; 6 a block diagram illustrating a computing device, such as a mobile phone, according to some embodiments;
7 ein Blockdiagramm, das ein drahtloses Netzwerk gemäß manchen Ausführungsbeispielen veranschaulicht; und 7 10 is a block diagram illustrating a wireless network in accordance with some embodiments; and
8 ein Blockdiagramm eines Frequenzzählers gemäß manchen Ausführungsbeispielen. 8th a block diagram of a frequency counter according to some embodiments.
Nun werden eine oder mehrere Implementierungen der vorliegenden Erfindung unter Bezugnahme auf die angehängten Zeichnungen beschrieben, bei denen durchgehend gleiche Bezugszeichen verwendet werden, um auf gleiche Elemente Bezug zu nehmen. Die Zeichnungen sind nicht unbedingt maßstabsgetreu gezeichnet.One or more implementations of the present invention will now be described with reference to the attached drawings, wherein like reference numerals are used throughout to refer to like elements. The drawings are not necessarily drawn to scale.
1 zeigt ein Blockdiagramm für eine Sendeanordnung 100, die manche Unzulänglichkeiten aufweist. Die Sendeanordnung umfasst einen Referenzgenerator 102, um ein Referenzsignal SREF, das beispielsweise eine Trägerwelle darstellen kann, zu liefern; und umfasst ferner einen Modulationsgenerator 104, der ein Modulationssteuerwort SMOD, das beispielsweise eine an die Trägerwelle anzulegende Modulation angibt, liefern kann. Das Referenzsignal SREF und das Modulationssteuerwort SMOD werden einem Digital/Zeit-Wandler (DTC) 106 bereitgestellt, der eine Anzahl von Verzögerungselementen umfasst, die in einer Reihe angeordnet sind, um eine Verzögerungskette 108 zu bilden. Die Verzögerungselemente in der Verzögerungskette 108 verzögern nacheinander das Referenzsignal SREF, um eine Anzahl von sukzessiv verzögerten Signalen (T0, T1, ..., TN) zu liefern. Auf der Basis des Modulationssteuerworts SMOD bewirkt eine DTC-Steuerung 110 Änderungen eines Auswahlblocks 112 bei dem DTC, wobei der Auswahlblock 112 dann verschiedene Flanken oder Pulse der verzögerten Signale (T0, T1, ..., TN) auswählt, um die gewünschte Modulation bei einem DTC-Ausgangssignal SDTC zu implementieren. Das DTC-Ausgangssignal kann dann einem Übertragungsweg 114 bereitgestellt werden, der das SDTC-Signal verstärkt und optional filtert, bevor er ein HF-Signal, das dem SDTC-Signal entspricht, über eine HF-Antenne 116 sendet. 1 shows a block diagram for a transmission arrangement 100 which has some shortcomings. The transmission arrangement comprises a reference generator 102 to provide a reference signal S REF , which may represent a carrier wave, for example; and further comprises a modulation generator 104 which can supply a modulation control word S MOD indicating, for example, a modulation to be applied to the carrier wave. The reference signal S REF and the modulation control word S MOD are applied to a digital / time converter (DTC). 106 provided comprising a number of delay elements arranged in a row around a delay chain 108 to build. The delay elements in the delay chain 108 successively delay the reference signal S REF to provide a number of successively delayed signals (T0, T1, ..., TN). On the basis of the modulation control word S MOD , a DTC control is effected 110 Changes to a selection block 112 at the DTC, with the selection block 112 then selects different edges or pulses of the delayed signals (T0, T1, ..., TN) to implement the desired modulation on a DTC output signal S DTC . The DTC output signal may then be a transmission path 114 which amplifies and optionally filters the S DTC signal before passing an RF signal corresponding to the S DTC signal via an RF antenna 116 sends.
Obwohl die Sendeanordnung 100 der 1 in vielen Fällen ausreichend ist, erkannten die Erfinder, dass eine derartige Sendeanordnung insofern eine Unzulänglichkeit aufweist, als sich die Phase und/oder Frequenz der bei dem DTC-Ausgangssignal vorliegenden tatsächlichen Modulation etwas von der gewünschten Modulation (wie sie beispielsweise in dem Modulationssteuerwort SMOD angegeben ist, unterscheiden kann. Beispielsweise kann das DTC-Ausgangssignal einen tatsächlichen Phasenversatz (oder eine tatsächliche Frequenz) aufweisen, der (die) etwas geringer oder etwas größer ist, als in dem Modulationssteuerwort SMOD angegeben ist. Derartige Differenzen können in manchen Fällen aufgrund von Herstellungsschwankungen innerhalb einer Charge von Chips mit darauf befindlichen Sendeanordnungen aufgrund einer normalen Prozessschwankung in der Herstellungsanlage entstehen.Although the transmission arrangement 100 of the 1 is sufficient in many cases, the inventors have recognized that such a transmission arrangement has a deficiency in that the phase and / or frequency of the actual modulation present at the DTC output is somewhat different from the desired modulation (as for example in the modulation control word S MOD For example, the DTC output signal may have an actual phase offset (or an actual frequency) which is slightly less or slightly greater than indicated in the modulation control word S MOD of manufacturing variations within a batch of chips having transmitter assemblies thereon due to normal process variation in the manufacturing equipment.
2 zeigt ein Blockdiagramm für eine Sendeanordnung 200, die eine Hochauflösungsphasenabgleichschaltung 202 gemäß der vorliegenden Offenbarung nutzt. Um die in 1 erörterten Unzulänglichkeiten und/oder andere Unzulänglichkeiten zu beheben, umfasst diese Sendeanordnung 200 eine Rückkopplungsstrecke 204, die einen Phasen- und/oder Frequenzmessblock 206 und einen Phasen- und/oder Frequenzkorrekturblock 208 umfasst. Bei vielen Ausführungsbeispielen trägt die Rückkopplungsstrecke 204 dazu bei, ein Phasen- und/oder Frequenzkorrekturwort zu bestimmen, das auf das ursprüngliche Modulationssteuerwort SMOD angewendet werden kann, um das ursprüngliche Modulationswort abzustimmen oder zu korrigieren, bevor es den DTC 106 erreicht. Somit kann das resultierende angepasste Modulationssteuerwort SAMOD (das auf dem ursprünglichen Modulationssteuerwort SMOD und dem Phasen- oder Frequenzkorrekturwort beruht) Herstellungsschwankungen und/oder andere Umstände berücksichtigen, die die Frequenz oder Phase (z. B. Temperatur oder Versorgungsspannung) beeinflussen. Auf diese Weise ermöglicht die Sendeanordnung einen extrem präzisen Phasenabgleich und leistet einen Beitrag, eine extrem präzise Signalübertragung zu erzielen. 2 shows a block diagram for a transmission arrangement 200 , which is a high-resolution phase-matching circuit 202 according to the present disclosure. To the in 1 This shortcoming includes deficiencies and / or other inadequacies discussed 200 a feedback path 204 comprising a phase and / or frequency measurement block 206 and a phase and / or frequency correction block 208 includes. In many embodiments, the feedback path carries 204 to determine a phase and / or frequency correction word that can be applied to the original modulation control word S MOD to tune or correct the original modulation word before it sets the DTC 106 reached. Thus, the resulting adjusted modulation control word S AMOD (based on the original modulation control word S MOD and the phase or frequency correction word ) may take into account manufacturing variations and / or other circumstances affecting the frequency or phase (eg, temperature or supply voltage). In this way, the transmission arrangement enables extremely precise phase adjustment and contributes to achieving extremely precise signal transmission.
Während des Betriebs arbeitet die Sendeanordnung 200 in zwei verschiedenen Modi: einem Kalibrierungsmodus und einem aktiven Modus (z. B. Sendemodus (Übertragungsmodus)). Insbesondere liefert der DTC-Steuerblock 110 während des Kalibrierungsmodus das Steuersignal Sctrl gemäß einem vorbestimmten Stimulusmuster, das verschiedene Frequenzen oder Phasenversätze bewirkt, die erwarteten Modulationssignalen SMOD entsprechen. Das Steuersignal wendet dieses vorbestimmte Stimulusmuster an, indem es verschiedene Kombinationen von Flanken oder Pulsen aus den verzögerten Signalen (T0, T1, ..., TN) auswählt und dadurch verschiedene Frequenzen und/oder Phasenänderungen an einem DTC-Ausgang ausgibt. Für jede Kombination ausgewählter Flanken misst der Phasen-/Frequenzmessblock 206, der oft als Digitalfrequenzzähler implementiert ist, die Phase und/oder Frequenz des resultierenden DTC-Signals über eine vorbestimmte Torsteuerungszeit hinweg. Der Phasenkorrekturblock 208 vergleicht anschließend die durch den Phasen- oder Frequenzmessblock 206 gemessenen tatsächlichen Frequenzen oder Phasen mit der in dem Steuersignal (das erwartete Modulationssignale SMOD nachahmt) angegebenen ursprünglichen Frequenz und/oder Phase. Der Phasenkorrekturblock 208 speichert anschließend die Differenzen zwischen den ursprünglich angegebenen Werten und den tatsächlichen Werten zur späteren Verwendung. Diese Differenzen zwischen den ursprünglich angegebenen und den tatsächlichen Frequenz- und/oder Phasenwerten können in so manchem Zusammenhang auch als „Kalibrierungswerte” bezeichnet werden und werden in einem Speicherelement, beispielsweise einer Nachschlagtabelle in dem Phasenkorrekturblock 208, gespeichert. Da die verschiedenen Kombinationen von Flanken während des Kalibrierungsmodus an der tatsächlichen Sendeanordnung 200 gemessen werden, sind die gemessenen Frequenzen- und/oder Phasendifferenzen insofern extrem präzise, als sie Prozessschwankungen und sonstige Effekte, die für die individuell kalibrierte Sendeanordnung 200 spezifisch sind, berücksichtigen.During operation, the transmission arrangement works 200 in two different modes: a calibration mode and an active mode (eg transmission mode (transmission mode)). In particular, the DTC control block provides 110 during the calibration mode, the control signal S ctrl according to a predetermined stimulus pattern that causes different frequencies or phase offsets, the expected modulation signals S correspond to MOD. The control signal applies this predetermined stimulus pattern by selecting different combinations of edges or pulses from the delayed signals (T0, T1, ..., TN) thereby outputting different frequencies and / or phase changes to a DTC output. For each combination of selected edges, the phase / frequency measurement block measures 206 which is often implemented as a digital frequency counter, the phase and / or frequency of the resulting DTC signal over a predetermined gating time. The phase correction block 208 then compare the through the phase or frequency measurement block 206 measured actual frequencies or phases with the original frequency and / or phase indicated in the control signal (mimicking the expected modulation signal S MOD ). The phase correction block 208 then stores the differences between the originally specified values and the actual values for later use. These differences between the original and actual frequency and / or phase values may also be referred to as "calibration values" in some respects, and are stored in a memory element, for example a look-up table in the phase correction block 208 , saved. Because the different combinations of edges during the calibration mode are due to the actual transmission arrangement 200 are measured, the measured frequency and / or phase differences are extremely precise in that they are process variations and other effects that affect the individually calibrated transmission arrangement 200 are specific.
Anschließend kann der Modulationsgenerator 104 während des aktiven Modus ein Modulationssteuerwort SMOD bereitstellen, das eine an das Referenzsignal SREF anzulegende Modulation angibt. Beispielsweise kann das Modulationssteuerwort eine Frequenzmodulation oder Phasenmodulation und/oder Kombinationen derselben spezifizieren. Nach Empfang des ursprünglichen Modulationssteuerworts SMOD kann der Phasenkorrekturblock 208 dann den Umfang einer Anpassung, falls überhaupt eine Anpassung vorliegt, bestimmen, die die während der Kalibrierung gemessenen Bedingungen berücksichtigen. Beispielsweise kann der Phasenkorrekturblock 208 bei manchen Ausführungsbeispielen einen Addierer (oder sonstigen arithmetischen Block) aufweisen, der das ursprüngliche Modulationssteuerwort SMOD und einen in einem Nachschlagtabellenwert gespeicherten entsprechenden Kalibrierungswert addiert, um ein angepasstes Modulationssteuerwort SAMOD zu liefern. Da das angepasste Modulationssteuerwort SAMOD Phasen und/oder Frequenzen berücksichtigt, die mit extrem hoher Genauigkeit während der Kalibrierung gemessen werden, können von der Sendeanordnung 200 extrem präzise Signale gesendet werden. Dies begrenzt die Anzahl von Übertragungsfehlern und verbessert dadurch die Kommunikation. Subsequently, the modulation generator 104 during the active mode, provide a modulation control word S MOD indicating a modulation to be applied to the reference signal S REF . For example, the modulation control word may specify a frequency modulation or phase modulation and / or combinations thereof. Upon receipt of the original modulation control word S MOD , the phase correction block 208 then determine the extent of adjustment, if any, to fit the conditions measured during the calibration. For example, the phase correction block 208 in some embodiments, having an adder (or other arithmetic block) that adds the original modulation control word S MOD and a corresponding calibration value stored in a look-up table value to provide a matched modulation control word S AMOD . Since the adjusted modulation control word S AMOD takes into account phases and / or frequencies that are measured with extremely high accuracy during the calibration, the transmit device can 200 extremely precise signals are sent. This limits the number of transmission errors, thereby improving communication.
Ein Vorteil dieser Sendeanordnung 200 besteht darin, dass der DTC 106 in der Lage ist, das DTC-Signal SDTC mit einer hohen Frequenz (z. B. Hochfrequenz), jedoch trotzdem mit extrem hoher Genauigkeit, auszugeben. Deshalb benötigt der Übertragungsweg 114 keine Mischer oder sonstigen Hochmischelemente, um die Frequenz des DTC-Signals hochzumischen. Im Vergleich zu herkömmlichen Lösungen spart dies Chipfläche und Leistung. Außerdem kann die Hochauflösungsphasenabgleichschaltung 102 aufgrund der rationellen Architektur der Sendeanordnung 200 bei manchen Implementierungen als einzelne integrierte Schaltung implementiert werden. Bei anderen Implementierungen kann die Hochauflösungsphasenabgleichschaltung 102 jedoch auch als Anzahl von integrierten Schaltungen implementiert werden, die beispielsweise in einem Integrierte-Schaltung-Gehäuse oder auf einer gedruckten Schaltungsplatine angeordnet sind.An advantage of this transmission arrangement 200 is that the DTC 106 is capable of outputting the DTC signal S DTC at a high frequency (eg, high frequency) but still with extremely high accuracy. Therefore, the transmission path is needed 114 no mixers or other high mixing elements to mix up the frequency of the DTC signal. Compared to conventional solutions, this saves chip area and performance. In addition, the high resolution phase matching circuit 102 due to the rational architecture of the transmission arrangement 200 implemented in some implementations as a single integrated circuit. In other implementations, the high resolution phase matching circuit 102 however, may also be implemented as a number of integrated circuits arranged, for example, in an integrated circuit package or on a printed circuit board.
Obwohl die Hochauflösungsphasenabgleichschaltung 102 der 1 im Zusammenhang mit einer Sendeanordnung 100 veranschaulicht und beschrieben wurde, bei der der DTC eine Hochmischung durchführt, wird man erkennen, dass Hochauflösungsphasenabgleichschaltungen nicht auf Sendeanordnungen oder Hochmischungsanwendungen beschränkt sind, sondern für jegliches System verwendet werden können, bei dem ein Hochauflösungsphasenabgleich verwendet wird. Beispielsweise ist die Hochauflösungsphasenabgleichschaltung 102 gleichermaßen auf Heruntermischtechniken anwendbar, bei denen die durchschnittliche HF-Ausgangsfrequenz an dem DTC-Ausgang zumindest etwas geringer (niedrige Frequenz = LF, low frequency) und möglicherweise viel geringer ist als die HF-Eingangsfrequenz (z. B. Referenzsignal SREF). Somit stellt die Sendeanordnung 100 der 1 ein praktisches Beispiel dar, bei dem die Techniken eines Hochauflösungsphasenabgleichs zur Hochmischung verwendet werden können, schränkt jedoch die potentiellen Anwendungen der offenbarten Techniken eines Hochauflösungsphasenabgleichs keinesfalls ein.Although the high-resolution phase-matching circuit 102 of the 1 in connection with a transmission arrangement 100 As illustrated and described in which the DTC performs a high-mix, it will be appreciated that high-resolution phase-matching circuits are not limited to transmit devices or high-mix applications, but can be used for any system that uses high-resolution phase matching. For example, the high-resolution phase-matching circuit 102 equally applicable to downmixing techniques in which the average RF output frequency at the DTC output is at least somewhat lower (low frequency = LF, and possibly much lower than the RF input frequency (eg, reference signal S REF ). Thus, the transmission arrangement 100 of the 1 however, a practical example in which high resolution phase matching techniques can be used for upmixing does not in any way limit the potential applications of the disclosed techniques of high resolution phase matching.
3 zeigt eine weitere Implementierung einer Hochauflösungsphasenabgleichschaltung 300 gemäß manchen Ausführungsbeispielen. Diese Phasenabgleichschaltung 300 weist einen Phasenmessblock 302 auf, der einen Zähler 304 umfasst, der eine durch einen N-Bitteiler 306 und einen Referenztakt 307 festgelegte Zählperiode aufweist. Dieser Zähler 304 ist im Vergleich zu herkömmlichen Lösungsansätzen eine besonders effektive Art und Weise, Phasen und/oder Frequenzen zu messen. Beispielsweise kann ein binäres Ergebnis des Zählers die Frequenz (jedoch nicht die Phase) messen, während zwei binäre Ergebnisse die Frequenz und/oder Phase messen können. 3 shows another implementation of a high resolution phase matching circuit 300 according to some embodiments. This phasing circuit 300 has a phase measuring block 302 on, the one meter 304 comprising one by an N-bit divider 306 and a reference clock 307 has fixed counting period. This counter 304 is a particularly effective way to measure phases and / or frequencies compared to traditional approaches. For example, a binary result of the counter may measure the frequency (but not the phase) while two binary results may measure the frequency and / or phase.
Wie die Implementierung der 2 umfasst die Abgleichschaltung 300 einen Referenzsignalgenerator 308. Bei dem Beispiel der 2 ist der Referenzsignalgenerator 308 ein digital gesteuerter Oszillator (DCO, digitally controlled oscillator), der ein DCO-Signal an einen ersten Eingangsanschluss 310A eines DTC 310 liefert. Bei manchen Ausführungsbeispielen stellt das Referenzsignal eine Trägerwelle dar und kann bei einer Frequenz von beispielsweise etwa 4 GHz liegen.How to implement the 2 includes the matching circuit 300 a reference signal generator 308 , In the example of 2 is the reference signal generator 308 a digitally controlled oscillator (DCO) that provides a DCO signal to a first input terminal 310A a DTC 310 supplies. In some embodiments, the reference signal represents a carrier wave and may be at a frequency of, for example, about 4 GHz.
Ein Phasensteuerblock 312 steuert den Ausgangszustand eines Multiplexers 320 in Abhängigkeit davon, ob sich die Abgleichschaltung 300 in einem Kalibrierungsmodus oder einem aktiven Modus befindet. Während der Kalibrierung entspricht der Ausgang des Multiplexers 320 einem parallelen Zähler oder einem endlichen Zustandsautomaten 314, der vorbestimmte Stimulusmuster an einen zweiten Eingangsanschluss 310B des DTC 310 anlegt. Diese vorbestimmten Stimulusmuster bewirken, dass ein Auswahlblock 317 in dem DTC 310 vorbestimmte Kombinationen von Pulsen oder Flanken von Verzögerungselementen in der Verzögerungskette 318 ausgibt. Dies erzeugt ein entsprechendes DTC-Signal an einem Ausgangsanschluss 310C des DTC, bei dem das DTC-Signal eine zeitlich variierende Frequenz oder Phase aufweist, je nach den Flanken oder Pulsen, die ausgewählt wurden. Obwohl erwartet wird, dass die vorbestimmten Kombinationen von Flanken eine vorbestimmte Phase und/oder Frequenz aufweisen, kann sich die Phase und/oder Frequenz aufgrund von Prozessschwankungen, Temperaturschwankungen, Versorgungsspannungsschwankungen und anderen in der Realität von dieser vorbestimmten Phase und/oder Frequenz unterscheiden. Deshalb zählt der Zähler 304 die Pulse in dem DTC-Signal während eines gewissen vorbestimmten Zeitraums, um die tatsächliche Phase und/oder Frequenz des DTC-Signals mit hoher Genauigkeit zu messen. Diese Zählwerte können anschließend in einem RAM, Register, einer Tabelle, einem binären Puffer oder einem anderen Speicherelement gespeichert werden; und einer gewissen Verarbeitung (z. B. Formel auf Seite 8 in dem vorliegenden Dokument) unterzogen werden, um ein Phasen- oder Frequenzkorrekturwort zu erhalten. Dieses Phasen- oder Frequenzsteuerwort wird anschließend in einer Nachschlagtabelle oder einem anderen Speicherelement gespeichert und kann anschließend durch den Phasensteuerblock 312 verwendet werden.A phase control block 312 controls the output state of a multiplexer 320 depending on whether the matching circuit 300 is in a calibration mode or an active mode. During calibration, the output of the multiplexer is the same 320 a parallel counter or a finite state machine 314 , the predetermined stimulus pattern to a second input terminal 310B of the DTC 310 invests. These predetermined stimulus patterns cause a selection block 317 in the DTC 310 predetermined combinations of pulses or edges of delay elements in the delay chain 318 outputs. This generates a corresponding DTC signal at an output terminal 310C of the DTC, where the DTC signal has a time varying frequency or phase, depending on the edges or pulses selected. Although it is expected that the predetermined combinations of edges have a predetermined phase and / or frequency, the phase and / or or frequency due to process variations, temperature variations, supply voltage fluctuations, and others in reality from this predetermined phase and / or frequency. That's why the meter counts 304 the pulses in the DTC signal for a certain predetermined period of time to measure the actual phase and / or frequency of the DTC signal with high accuracy. These counts can then be stored in a RAM, register, table, binary buffer, or other memory element; and some processing (eg, formula on page 8 in the present document) to obtain a phase or frequency correction word. This phase or frequency control word is then stored in a look-up table or other memory element and can then be passed through the phase control block 312 be used.
Während des aktiven Sendemodus wird der Ausgang des Multiplexers 320 dahin gehend geschaltet, einer Modulationssteuerung 316, beispielsweise einer Basisbandsteuerung, zu entsprechen. Diese Modulationssteuerung 316 liefert ein Modulationssteuerwort, Phi, an den Phasensteuerblock 312. Der Phasensteuerblock 312 greift anschließend auf die Nachschlagtabelle zu, die Werte für das Modulationssteuerwort und entsprechende Phasen- oder Frequenzkorrekturworte, die während des Kalibrierungsmodus erhalten wurden, enthält. Der Phasensteuerblock passt anschließend das aktuelle Modulationssteuerwort auf der Basis des entsprechenden Phasen- oder Frequenzkorrekturwortes an und leitet das resultierende angepasste Modulationssteuerwort an den DTC. Der Auswahlblock 317 bestimmt anschließend auf der Basis des angepassten Modulationssteuerwortes, welche Pulse oder Flanken aus dem DTC 310 ausgewählt werden sollen, um ein DTC-Signal zu liefern, dessen Phase und/oder Frequenz durch das ursprüngliche Modulationssteuerwort spezifiziert wurden.During active transmit mode, the output of the multiplexer becomes 320 switched there, a modulation control 316 , for example a baseband control. This modulation control 316 supplies a modulation control word, Phi, to the phase control block 312 , The phase control block 312 then access the look-up table which contains values for the modulation control word and corresponding phase or frequency correction words obtained during the calibration mode. The phase control block then adjusts the current modulation control word based on the corresponding phase or frequency correction word and passes the resulting adjusted modulation control word to the DTC. The selection block 317 then determines which pulses or edges from the DTC based on the adjusted modulation control word 310 should be selected to provide a DTC signal whose phase and / or frequency has been specified by the original modulation control word.
4 zeigt Signalverläufe, die ein Beispiel dafür veranschaulichen, wie ein Kalibrierungsmodus durchgeführt werden kann. Bei diesen Signalverlauf-Diagrammen werden vorbestimmte Stimulusmuster an den DTC angelegt, um ausgewählte verschiedene Kombinationen von Pulsen oder Flanken zu erzeugen, die jeweilige Frequenzen und/oder Phasen aufweisen. Diese Frequenzen und/oder Phasen werden gemessen und tabelliert, um die Verzögerung der Verzögerungselemente in der Verzögerungskette zu ermitteln, sodass dass die gemessenen Phasen und/oder Frequenzen bei einer späteren Übertragung verwendet werden können. Man wird erkennen, dass die Signalverläufe in 4 lediglich ein nicht-einschränkendes Beispiel dafür sind, wie Pulse oder Flanken gemäß vorbestimmter Muster während der Kalibrierung eingestellt werden können, und auch andere Beispiele sind möglich. 4 shows waveforms illustrating an example of how a calibration mode can be performed. In these waveform diagrams, predetermined stimulus patterns are applied to the DTC to produce selected different combinations of pulses or edges having respective frequencies and / or phases. These frequencies and / or phases are measured and tabulated to determine the delay of the delay elements in the delay chain so that the measured phases and / or frequencies can be used in a later transmission. It will be seen that the waveforms in 4 merely a non-limiting example of how pulses or flanks can be adjusted according to predetermined patterns during calibration, and other examples are possible.
Wie gezeigt ist, weist ein Referenzsignal S_ref 402, das durch einen Referenzgenerator (z. B. den Referenzgenerator 102 in 2) bereitgestellt werden kann, eine Frequenz von etwa 3,90625 GHz auf. Dieses Referenzsignal S_ref kann einem ersten Eingangsanschluss eines DTC-Blocks (z. B. 106 in 2) bereitgestellt werden.As shown, a reference signal S_ref 402 generated by a reference generator (eg the reference generator 102 in 2 ) can be provided at a frequency of about 3.90625 GHz. This reference signal S_ref may be applied to a first input terminal of a DTC block (e.g. 106 in 2 ) to be provided.
Ausgehend von diesem Referenzsignal stellen Verzögerungselemente in einer DTC-Verzögerungskette jeweilige verzögerte Signale T1, T2, ..., T15 bereit. Beispielsweise wird ein erstes verzögertes Signal T1 um ungefähr eine vorbestimmte Zeit (z. B. 16 Pikosekunden (ps)) relativ zu dem Referenzsignal S_ref verzögert, weist jedoch trotzdem noch eine Periode von etwa 256 Pikosekunden auf, was der Referenzfrequenz von etwa 3,90625 GHz entspricht. Ein zweites verzögertes Signal T2 ist um etwa 16 ps relativ zu dem ersten verzögerten Signal T1 verzögert; ein drittes verzögertes Signal T3 ist um etwa 16 ps relativ zu dem zweiten verzögerten Signal T2 verzögert; und so weiter, bis das Ende der Verzögerungskette erreicht ist. Somit kann durch die Verzögerungskette eine Anzahl verzögerter Signale T1, ... T15 bereitgestellt werden, wobei jedes der verzögerten Signale dieselbe Frequenz aufweist wie das Referenzsignal, die verzögerten Signale jedoch relativ zueinander sukzessiv verzögert sind.From this reference signal, delay elements in a DTC delay chain provide respective delayed signals T1, T2, ..., T15. For example, a first delayed signal T1 is delayed by about a predetermined time (eg, 16 picoseconds (ps)) relative to the reference signal S_ref, but still has a period of about 256 picoseconds, which is the reference frequency of about 3.90625 GHz corresponds. A second delayed signal T2 is delayed by about 16 ps relative to the first delayed signal T1; a third delayed signal T3 is delayed by about 16 ps relative to the second delayed signal T2; and so on, until the end of the delay chain is reached. Thus, a number of delayed signals T1, ... T15 can be provided by the delay chain, each of the delayed signals having the same frequency as the reference signal, but the delayed signals being successively delayed relative to one another.
Ein DTC-Ausgangssignal, S_DTC 404, ist aus Pulsen oder Flanken von den verzögerten Signalen (T1, ..., T15) gebildet. Somit ändert S_DTC seine Frequenz und Phase je nachdem, welche Pulse oder Flanken ausgewählt werden. S_DTC kann erzeugt werden, wenn ein Steuerblock (z. B. der DTC-Steuerblock 110 in 2) ein Steuersignal an einen Auswahlblock (z. B. den Auswahlblock 112 in 2) liefert, um ein oder mehrere der verzögerten Signale auszuwählen.A DTC output, S_DTC 404 , is formed of pulses or edges of the delayed signals (T1, ..., T15). Thus, S_DTC changes its frequency and phase depending on which pulses or edges are selected. S_DTC can be generated when a control block (eg the DTC control block 110 in 2 ) a control signal to a selection block (eg the selection block 112 in 2 ) to select one or more of the delayed signals.
Beispielsweise umfasst S_DTC während eines ersten Zeitraums 406 lediglich das erste verzögerte Signal T1, und die anderen verzögerten Signale T2–T15 sind nicht zur Aufnahme in S_DTC ausgewählt. Somit ist das S_DTC während des ersten Zeitraums 406 aus Pulsen gebildet, die um ~ 256 ps auseinander liegen und die eine Frequenz von 3,90625 GHz festlegen. Da S_DTC dem ersten verzögerten Signal T1 während des ersten Zeitraums 406 entspricht, kann der Zeitraum 406 auch als „Keine-Modulation”-Modus bezeichnet werden.For example, S_DTC includes during a first time period 406 only the first delayed signal T1, and the other delayed signals T2-T15 are not selected for inclusion in S_DTC. Thus, the S_DTC is during the first period 406 formed by pulses which are ~ 256 ps apart and which set a frequency of 3.90625 GHz. Since S_DTC the first delayed signal T1 during the first period 406 equals, the period can be 406 Also referred to as "no-modulation" mode.
Während eines zweiten Zeitraums 408 ändert der Auswahlblock das angelegte Steuersignal, um das erste verzögerte Signal T1 in einem ersten groben (engl.: coarse) Zyklus, das zweite verzögerte Signal T2 in einem zweiten groben Zyklus, ein drittes verzögertes Signal T3 in dem dritten groben Zyklus und so weiter weiterzuleiten. Somit liegen während des zweiten Zeitraums 402 benachbarte Pulse des DTC-Signals nun um ~ 272 ps auseinander, sodass das DTC-Ausgangssignal eine Frequenz von ~ 3,6764 GHz aufweist. Dieser Zeitraum 408 kann auch als kontinuierlich inkrementierender Modus (FINC_CONT) bezeichnet werden.During a second period 408 the selection block changes the applied control signal to the first delayed signal T1 in a first coarse cycle, the second delayed signal T2 in a second coarse cycle, to pass a third delayed signal T3 in the third coarse cycle and so on. Thus lie during the second period 402 adjacent pulses of the DTC signal are now ~ 272 ps apart such that the DTC output signal has a frequency of ~ 3.6764 GHz. This period 408 can also be referred to as a continuously incrementing mode (F INC_CONT ).
Während eines dritten Zeitraums 410 ändert der Auswahlblock wiederum das Steuersignal, um das an den DTC angelegte Stimulusmuster zu ändern. In diesem Zeitraum 410 umfasst S_DTC ein erstes verzögertes Signal T1 in einem ersten groben Zyklus, umfasst keine verzögerten Signale in einem zweiten groben Zyklus (z. B. Signale werden „übersprungen”), umfasst ein drittes verzögertes Signal T3 in einen dritten Zyklus, umfasst ein viertes verzögertes Signal T4 in einem vierten Zyklus und so weiter. Somit wird während des dritten Zeitraums 410 lediglich ein Puls (z. B. T2) übersprungen, sodass das S_DTC-Signal eine Frequenz von ~ 3,66300 GHz aufweist. Dies kann auch als Inkrementalmodus mit übersprungenen Pulsen (FINC_SKIP) bezeichnet werden.During a third period 410 In turn, the selection block changes the control signal to change the stimulus pattern applied to the DTC. During this period 410 For example, S_DTC includes a first delayed signal T1 in a first coarse cycle, does not include delayed signals in a second coarse cycle (eg, signals are "skipped"), includes a third delayed signal T3 in a third cycle, includes a fourth delayed signal T4 in a fourth cycle and so on. Thus, during the third period 410 only one pulse (eg T2) is skipped so that the S_DTC signal has a frequency of ~ 3.66300 GHz. This can also be referred to as an incremental mode with skipped pulses (F INC_SKIP ).
Für jeden Zeitraum 406, 408, 410 zählt ein Phasen-/Frequenzmessblock (z. B. 206 in 2), der einen Frequenzzähler umfassen kann, die Pulse von S_DTC für jeweilige Zeiträume. Somit hat der Zähler (z. B. 304 in 3), der für jeden Puls auf S_DTC inkrementiert, am Ende des ersten Zeitraums 406 einen Wert von 15 angesammelt. Dieser Wert kann in einem Speicherelement als FNO_MOD gespeichert werden und kann dazu verwendet werden, die Gesamtverzögerung des DTC anzupassen. Desgleichen zählt der Zähler für den zweiten Zeitraum 408 wiederum die Pulse von S_DTC für einen Zeitraum, wobei er einen Wert von 14 ansammelt. Dieser Wert kann als FINC_CONT in einem Speicherelement gespeichert werden. Desgleichen werden für den dritten Zeitraum 410 (von dem lediglich ein kleiner Teil in 4 veranschaulicht ist) die Pulse von S_DTC gezählt, und sie können als FINC_SKIP gespeichert werden. Bei typischen Implementierungen wird FINC_SKIP für jedes einzelne Verzögerungselement in der Verzögerungskette gemessen.For every period 406 . 408 . 410 counts a phase / frequency measurement block (eg 206 in 2 ), which may include a frequency counter, the pulses of S_DTC for respective periods of time. Thus, the counter (eg. 304 in 3 ), which increments to S_DTC for each pulse, at the end of the first period 406 accumulated a value of 15. This value can be stored in a memory element as F NO_MOD and can be used to adjust the overall delay of the DTC. Likewise counts the counter for the second period 408 again the pulses from S_DTC for a period, accumulating a value of 14. This value can be stored as F INC_CONT in a memory element . Likewise, for the third period 410 (of which only a small part in 4 illustrated), the pulses of S_DTC are counted, and they can be stored as F INC_SKIP . In typical implementations, F INC_SKIP is measured for each individual delay element in the delay chain .
Nachdem FINC_CONT und FINC_SKIP gemessen wurden, kann die genaue Verzögerung für eine Verzögerungseinheit des DTC gemäß TVerzögerungseinheit = 1/(FINC_CONT – FINC_SKIP) (delayunit = Verzögerungseinheit) ermittelt werden. Bei typischen Implementierungen kann, wenn FINC_SKIP für jedes einzelne Verzögerungselement gemessen wird, die präzise Verzögerung für jede Verzögerungseinheit ermittelt werden. Nachdem die Verzögerungen für jede Verzögerungseinheit bekannt sind, können sie anschließend dazu verwendet werden, Phasen- und/oder Frequenzkorrekturwerte zu ermitteln, die dazu verwendet werden, das ursprüngliche Modulationssteuerwort anzupassen, um geringe Unterschiede in Bezug auf erwartete Frequenzen und/oder Phasen zu berücksichtigen.After F INC_CONT and F INC_SKIP have been measured, the exact delay for a delay unit of the DTC may be determined according to T delay unit = 1 / (F INC_CONT - F INC_SKIP ) (delay unit = delay unit) can be determined. In typical implementations, when F INC_SKIP is measured for each individual delay element , the precise delay for each delay unit can be determined. Once the delays for each delay unit are known, they can then be used to determine phase and / or frequency correction values that are used to adjust the original modulation control word to account for minor differences in expected frequencies and / or phases.
Diese Technik kann auch auf komplexere DTCs angewendet werden. 5 zeigt eine weitere Implementierung einer Hochauflösungsphasenabgleichschaltung 500, die einen komplexeren DTC gemäß manchen Ausführungsbeispielen aufweist. Diese Schaltung 500 umfasst einen DTC-Block 502, der Grobabstimmelemente 504 und Feinabstimmelemente (fein = engl. fine) 506 aufweist. Die Grobabstimmelemente 504 sind als Anzahl von Verzögerungselementen 506a, 506b, ..., 506p implementiert, die in einer Reihe angeordnet sind, um eine Verzögerungskette 510 zu bilden. Die Verzögerungselemente 506 verzögern sukzessiv ein Referenzsignal von einem DCO 512, um eine Anzahl von sukzessiv verzögerten Signalen (T0, T1, ..., T15) bereitzustellen. Ein Auswahlblock 514 wählt verschiedene Kombinationen von Flanken der sukzessiv verzögerten Signale (T0, T1, ..., TN) aus, um ein grobes DTC-Signal SDTCC zu erzeugen. Das grobe DTC-Signal wird anschließend einer Feinkondensatormatrix 516 bereitgestellt, die ein weiteres Feinabstimmen der Phase und/oder Frequenz liefert, damit diese besser mit der gewünschten Phase und/oder Frequenz des Referenzsignals oder modulierten Referenzsignals übereinstimmt. Dieses feinabgestimmte DTC-Signal kann anschließend einem Übertragungsweg 418 zur drahtlosen Übertragung über eine Antenne bereitgestellt werden.This technique can also be applied to more complex DTCs. 5 shows another implementation of a high resolution phase matching circuit 500 , which has a more complex DTC according to some embodiments. This circuit 500 includes a DTC block 502 , the coarse tuning elements 504 and fine tuning elements (fine = fine) 506 having. The coarse tuning elements 504 are as number of delay elements 506a . 506b , ..., 506p implemented, which are arranged in a row, around a delay chain 510 to build. The delay elements 506 successively delay a reference signal from a DCO 512 to provide a number of successively delayed signals (T0, T1, ..., T15). A selection block 514 selects different combinations of edges of the successively delayed signals (T0, T1, ..., TN) to generate a coarse DTC signal S DTCC . The coarse DTC signal then becomes a fine capacitor matrix 516 which provides further fine-tuning of the phase and / or frequency to better match the desired phase and / or frequency of the reference signal or modulated reference signal. This fine-tuned DTC signal can then follow a transmission path 418 be provided for wireless transmission via an antenna.
Da die Schaltung 500 unvorhersehbare Phasen- oder Frequenzschwankungen aufgrund von Prozessschwankungen, Temperaturschwankungen, Versorgungsspannungsschwankungen und dergleichen aufweisen kann, nutzt die Schaltung 500 einen Kalibrierungsmodus, um diese Schwankungen zu begrenzen. Um also die Phasen- und Frequenzübereinstimmungsanpassung zu verbessern, misst ein Phasen- oder Frequenzmessblock 520 die Frequenzen und/oder Phasen des DTC-Signals in Bezug auf die Zeit während der Kalibrierung; und ein Phasensteuerblock 522 speichert die verschiedenen Kombinationen von Flanken und ihren entsprechenden gemessenen Frequenzen zur späteren Verwendung.Because the circuit 500 may have unpredictable phase or frequency variations due to process variations, temperature variations, supply voltage variations, and the like, the circuit utilizes 500 a calibration mode to limit these variations. So to improve the phase and frequency match adjustment, a phase or frequency measurement block measures 520 the frequencies and / or phases of the DTC signal with respect to time during calibration; and a phase control block 522 stores the various combinations of edges and their corresponding measured frequencies for later use.
Während der Kalibrierung legt ein paralleler Zähler oder ein endlicher Zustandsautomat 522 in dem Phasensteuerblock vorbestimmte Strukturen von Steuersignalen an einen zweiten Anschluss des DTC an, um den DTC dazu zu veranlassen, vorbestimmte Kombinationen von Flanken aus verzögerten Signalen in dem DTC auszugeben. Dies erzeugt ein entsprechendes DTC-Signal an einem Ausgangsanschluss des DTC, wobei das DTC-Signal eine zeitlich variierende Frequenz oder Phase aufweist, je nach den ausgewählten Flanken. Obwohl erwartet wird, dass die vorbestimmten Kombinationen von Flanken eine vorbestimmte Phase und/oder Frequenz aufweisen, kann die Phase und/oder Frequenz in Wirklichkeit aufgrund von unter anderem Prozessschwankungen, Temperaturschwankungen und Versorgungsspannungsschwankungen variieren. Deshalb zählt ein Zähler 524 die Pulse in dem DTC-Signal, um die Phase und/oder Frequenz des DTC-Signals mit hoher Genauigkeit zur späteren Verwendung zu messen.During calibration sets a parallel counter or a finite state machine 522 in the phase control block, predetermine structures of control signals to a second terminal of the DTC to cause the DTC to output predetermined combinations of edges of delayed signals in the DTC. This generates a corresponding DTC signal at an output terminal of the DTC, the DTC signal has a time varying frequency or phase, depending on the selected edges. Although it is expected that the predetermined combinations of edges have a predetermined phase and / or frequency, the phase and / or frequency may in fact vary due to, among other things, process variations, temperature variations, and supply voltage variations. That's why a meter counts 524 the pulses in the DTC signal to measure the phase and / or frequency of the DTC signal with high accuracy for later use.
Anschließend kann ein Modulationsgenerator 526 während eines aktiven Übertragungsmodus ein Modulationssignal SMOD liefern, das eine Modulation angibt, die an das Referenzsignal SREF angelegt werden soll. Nach Empfang des Modulationssignals SMOD kann der Phasensteuerblock 522 die erforderliche Phase und/oder Frequenz für einen gegebenen Zeitraum auf der Basis des Modulationssignals ermitteln und kann anschließend eine Kombination von Flanken nachschlagen, die der benötigten Phase und/oder Frequenz entspricht. Da der Kalibrierungsmodus die Phasen und/oder Frequenzen mit extrem hoher Präzision ermittelt, kann der aktive Übertragungsmodus diese extrem genauen Messungen nutzen. Dies führt zur Übertragung präziser Signale von der Sendeanordnung 500.Subsequently, a modulation generator 526 during an active transmission mode, provide a modulation signal S MOD indicating a modulation to be applied to the reference signal S REF . Upon receipt of the modulation signal S MOD , the phase control block 522 determine the required phase and / or frequency for a given period of time on the basis of the modulation signal and can then look up a combination of edges corresponding to the required phase and / or frequency. Since the calibration mode detects the phases and / or frequencies with extremely high precision, the active transmission mode can use these extremely accurate measurements. This results in the transmission of precise signals from the transmitting device 500 ,
8 zeigt ein Beispiel dafür, wie ein Frequenzzähler 800 (ADIV-Zähler 304 in 3 oder 524 in 5) implementiert werden kann. Wie in dem oberen Abschnitt der 8 gezeigt ist, umfasst der Frequenzzähler 800 einen HF-Frequenzzähler 802, beispielsweise einen synchronen Zähler, wie er als Kette von Flip-Flops implementiert ist. Der Frequenzzähler 802 weist einen Rückstellanschluss und einen N-Bit-Binärausgang 804 mit Bits R0, ..., RN auf. Der Binärausgang 804 ist mit einem N-Bit-Ausgangs-Latch 806 mit Latchelementen Q0, ..., QN gekoppelt. 8th shows an example of how a frequency counter 800 (ADIV counter 304 in 3 or 524 in 5 ) can be implemented. As in the upper section of the 8th is shown includes the frequency counter 800 an RF frequency counter 802 For example, a synchronous counter as implemented as a chain of flip-flops. The frequency counter 802 has a reset terminal and an N-bit binary output 804 with bits R0, ..., RN. The binary output 804 is with an N-bit output latch 806 coupled with latch elements Q0, ..., QN.
Während des Betriebs wird das SDTC-Ausgangssignal einem Eingangsanschluss eines Torsteuerungselements 808 (z. B. eines logischen UND-Gatters) bereitgestellt, das auch ein Frequenzzähler-Laufsignal ADIV_run empfängt. Das ADIV-Laufsignal bleibt über einen vorbestimmten Zeitraum, während dessen Pulse des SDTC-Signals gezählt werden sollen, in einem aktiven Zustand (z. B. hoher Zustand im unteren Abschnitt der 8). Während dieses vorbestimmten Zeitraums inkrementiert der HF-Frequenzzähler 802 den binären Ausgangswert 804 für jeden Puls des SDTC-Signals. Nachdem das ADIV_run-Signal am Ende des vorbestimmten Messzeitraums deaktiviert wird, hört der HF-Frequenzzähler 802 aufgrund seines inaktiven Taktes (engl.: clock, CLK) auf zu inkrementieren, und die Digitalsteuerung 810 pulst das Latchsignal, um den Ausgangslatch 806 dazu zu veranlassen, den vorliegenden binären Ausgangswert R0, ..., RN zu speichern. Anschließend kann die Steuerung 810 den Zähler 802 zurücksetzen, indem sie das Rücksetzsignal aktiviert, was den Frequenzzählerwert zurücksetzt, sodass die Frequenz des nächsten vorbestimmten Messzeitraums gemessen werden kann.During operation, the S DTC output signal becomes an input terminal of a gating element 808 (eg, a logical AND gate) which also receives a frequency counter run signal ADIV_run. The ADIV run signal remains over a predetermined period during which pulses of the S DTC signal to be counted (in an active state, for. Example, a high state in the lower portion of the 8th ). During this predetermined period of time, the RF frequency counter increments 802 the binary output value 804 for each pulse of the S DTC signal. After the ADIV_run signal is deactivated at the end of the predetermined measurement period, the RF frequency counter stops 802 due to its inactive clock (CLK) to increment and digital control 810 pulses the latch signal to the output latch 806 to cause the present binary output value R0, ..., RN to be stored. Subsequently, the controller 810 the counter 802 reset by activating the reset signal, which resets the frequency counter value so that the frequency of the next predetermined measurement period can be measured.
6 und die folgende Erörterung liefern eine kurze, allgemeine Beschreibung einer geeigneten Rechenvorrichtung zum Implementieren von Ausführungsbeispielen einer oder mehrerer der hierin dargelegten Vorgaben. Die Rechenvorrichtung der 6 ist lediglich ein Beispiel einer geeigneten Betriebsumgebung und soll keinerlei Einschränkung bezüglich des Umfangs der Verwendung oder Funktionalität der Betriebsumgebung nahe legen. Beispielhafte Rechenvorrichtungen umfassen, sind aber nicht beschränkt auf, Mobilvorrichtungen (z. B. Mobiltelefone, persönliche digitale Assistenten (PDAs – personal digital assistants), Mediaplayer und dergleichen), Tabletts, Personal-Computer, Server-Computer, in der Hand zu haltende oder Laptop-Vorrichtungen, Multiprozessorsysteme, Unterhaltungselektronik, Minicomputer, Großrechner, verteilte Rechenumgebungen, die jegliche der obigen Systeme oder Vorrichtungen umfassen, und dergleichen. 6 and the following discussion provides a brief, general description of a suitable computing device for implementing embodiments of one or more of the specifications set forth herein. The computing device of 6 is merely an example of a suitable operating environment and is not intended to suggest any limitation on the scope of use or functionality of the operating environment. Exemplary computing devices include, but are not limited to, mobile devices (eg, cell phones, personal digital assistants (PDAs), media players, and the like), tablets, personal computers, server computers, handheld, or the like Laptop devices, multiprocessor systems, consumer electronics, minicomputers, mainframes, distributed computing environments comprising any of the above systems or devices, and the like.
6 veranschaulicht ein Beispiel eines Systems 600, das eine Rechenvorrichtung 602 aufweist, die dazu konfiguriert ist, ein oder mehrere hierin bereitgestellte Ausführungsbeispiele zu implementieren. Bei einer Konfiguration umfasst die Rechenvorrichtung 602 zumindest eine Verarbeitungseinheit 604 und einen Speicher 606. Je nach der genauen Konfiguration und Art der Rechenvorrichtung kann der Speicher 606 flüchtig (z. B. ein RAM), nichtflüchtig (z. B. ein ROM, Flash-Speicher usw.) oder eine Kombination der beiden sein. Der Speicher 606 kann auswechselbar und/oder nicht-auswechselbar sein und kann ferner eine magnetische Speicherung, optische Speicherung und dergleichen umfassen, ist jedoch nicht hierauf beschränkt. Bei manchen Ausführungsbeispielen können computerlesbare Anweisungen in Form von Software oder Firmware 608, um ein oder mehrere hierin bereitgestellte Ausführungsbeispiele zu implementieren, in dem Speicher 606 gespeichert sein. Der Speicher 606 kann auch andere computerlesbare Anweisungen zum Implementieren eines Betriebssystems, eines Anwendungsprogramms und dergleichen speichern. Computerlesbare Anweisungen können in den Speicher 606 zur Ausführung beispielsweise durch die Verarbeitungseinheit 604 geladen werden. Andere Peripheriegeräte wie beispielsweise eine Leistungsversorgung 610 (z. B. Batterie) und eine Kamera 612 können ebenfalls vorhanden sein. 6 illustrates an example of a system 600 that is a computing device 602 configured to implement one or more embodiments provided herein. In one configuration, the computing device includes 602 at least one processing unit 604 and a memory 606 , Depending on the exact configuration and type of computing device, the memory may 606 be volatile (eg, a RAM), non-volatile (eg, a ROM, flash memory, etc.) or a combination of the two. The memory 606 may be interchangeable and / or non-interchangeable, and may further include, but is not limited to, magnetic storage, optical storage, and the like. In some embodiments, computer-readable instructions may be in the form of software or firmware 608 in order to implement one or more embodiments provided herein, in the memory 606 be saved. The memory 606 may also store other computer readable instructions for implementing an operating system, application program, and the like. Computer readable instructions can be stored in memory 606 for execution by, for example, the processing unit 604 getting charged. Other peripherals such as a power supply 610 (eg battery) and a camera 612 can also be present.
Die Verarbeitungseinheit 604 und der Speicher 606 arbeiten auf koordinierte Weise zusammen mit einem Sender und/oder Empfänger 614, um mit anderen Vorrichtungen drahtlos zu kommunizieren. Um diese drahtlose Kommunikation zu ermöglichen, ist eine drahtlose Antenne 616 mit dem Sender/Empfänger 614 gekoppelt. Während der drahtlosen Kommunikation kann der Sender/Empfänger 614 Frequenzmodulation, Amplitudenmodulation, Phasenmodulation und/oder Kombinationen derselben verwenden, um Signale an eine andere drahtlose Vorrichtung, beispielsweise eine Basisstation, zu übermitteln. Die zuvor beschriebenen Techniken eines Hochauflösungsphasenabgleichs sind oft in dem Prozessor 604 und/oder Sender/Empfänger 614 (möglicherweise in Verbindung mit dem Speicher 606 und der Software/Firmware 608) implementiert, um eine präzise Datenkommunikation zu ermöglichen. Jedoch könnten die Techniken eines Hochauflösungsphasenabgleichs auch bei anderen Teilen der Rechenvorrichtung verwendet werden.The processing unit 604 and the memory 606 work in a coordinated manner with a sender and / or receiver 614 . to communicate wirelessly with other devices. To enable this wireless communication is a wireless antenna 616 with the transmitter / receiver 614 coupled. During wireless communication, the transmitter / receiver 614 Frequency modulation, amplitude modulation, phase modulation and / or combinations thereof to transmit signals to another wireless device, such as a base station. The techniques of high resolution phase matching described above are often in the processor 604 and / or transmitter / receiver 614 (possibly in conjunction with the memory 606 and the software / firmware 608 ) to enable accurate data communication. However, high resolution phase matching techniques could also be used with other parts of the computing device.
Um die Interaktion eines Nutzers mit der Rechenvorrichtung 602 zu verbessern, kann die Rechenvorrichtung 602 auch eine Anzahl von Schnittstellen umfassen, die es der Rechenvorrichtung 602 ermöglichen, Informationen mit der externen Umgebung auszutauschen. Diese Schnittstellen können unter anderem eine oder mehrere Nutzerschnittstelle(n) 618 und eine oder mehrere Vorrichtungsschnittstelle(n) 620 umfassen.To the interaction of a user with the computing device 602 can improve the computing device 602 Also include a number of interfaces that make it the computing device 602 allow to exchange information with the external environment. These interfaces may include, but are not limited to, one or more user interface (s). 618 and one or more device interfaces 620 include.
Falls vorhanden, kann eine Nutzerschnittstelle 618 eine beliebige Anzahl von Nutzereingängen 622 umfassen, die es einem Nutzer ermöglichen, Informationen in die Rechenvorrichtung 602 einzugeben, und sie kann außerdem eine beliebige Anzahl von Nutzerausgängen 624 umfassen, die es einem Nutzer ermöglichen, Informationen von der Rechenvorrichtung 602 zu empfangen. Bei manchen Mobiltelefon-Ausführungsbeispielen können die Nutzereingänge 622 einen Audioeingang 626 (z. B. ein Mikrophon) und/oder einen Berührungseingang 628 (z. B. Drucktasten und/oder eine Tastatur) umfassen. Bei manchen Mobiltelefon-Ausführungsbeispielen können die Nutzerausgänge 624 unter anderem einen Audioausgang 630 (z. B. einen Lautsprecher), einen visuellen Ausgang 632 (einen LCD- oder LED-Bildschirm) und/oder einen Berührungsausgang 634 (z. B. einen vibrierenden Summer) umfassen.If available, a user interface 618 any number of user inputs 622 include that allow a user information in the computing device 602 and it can also have any number of user exits 624 include that allow a user to obtain information from the computing device 602 to recieve. In some mobile phone embodiments, the user inputs 622 an audio input 626 (eg a microphone) and / or a touch input 628 (eg, pushbuttons and / or a keyboard). In some mobile phone embodiments, the user exits 624 including an audio output 630 (eg a speaker), a visual output 632 (an LCD or LED screen) and / or a touch output 634 (eg a vibrating buzzer).
Die Vorrichtungsschnittstelle 620 ermöglicht es der Vorrichtung 612, mit anderen elektronischen Vorrichtungen zu kommunizieren. Die Vorrichtungsschnittstelle 620 kann ein Modem, eine Netzschnittstellenkarte (NIC – network interface card), eine Integriertes-Netzwerk-Schnittstelle, einen Hochfrequenz-Sender/Empfänger, ein Infrarottor, eine USB-Verbindung oder andere Schnittstellen zum Verbinden der Rechenvorrichtung 602 mit anderen Rechenvorrichtungen umfassen, ist jedoch nicht beschränkt auf diese. Die Vorrichtungsverbindung(en) 620 kann bzw. können eine verdrahtete Verbindung oder eine drahtlose Verbindung umfassen. Die Vorrichtungsverbindung(en) 620 kann bzw. können Kommunikationsmedien senden und/oder empfangen.The device interface 620 allows the device 612 to communicate with other electronic devices. The device interface 620 may include a modem, a network interface card (NIC), an integrated network interface, a radio frequency transceiver, an infrared port, a USB connection, or other interfaces for connecting the computing device 602 include, but is not limited to, other computing devices. The device connection (s) 620 may include a wired connection or a wireless connection. The device connection (s) 620 can and / or can send and / or receive communication media.
7 zeigt ein Ausführungsbeispiel eines drahtlosen Netzwerks 700, über das eine Rechenvorrichtung (z. B. die Rechenvorrichtung 600 in 6) gemäß der vorliegenden Offenbarung kommunizieren kann. Das drahtlose Netzwerk 700 ist in eine Anzahl von Zellen (z. B. 702a, 702b, ..., 702d) unterteilt, wobei jede Zelle eine oder mehrere Basisstationen (z. B. 704a, 704b, ..., bzw. 704d) aufweist. Jede Basisstation kann über eine oder mehrere Drahtleitungen 708 mit dem Netzwerk 706 eines Trägers (z. B. einem paketvermittelten Netz oder einem leitungsvermittelten Netz wie beispielsweise dem öffentlichen Telefonwählnetz (PSTN – public switched telephone network)) gekoppelt sein. 7 shows an embodiment of a wireless network 700 via which a computing device (eg the computing device 600 in 6 ) according to the present disclosure. The wireless network 700 is in a number of cells (e.g. 702a . 702b , ..., 702d ), each cell having one or more base stations (e.g. 704a . 704b , ..., respectively. 704d ) having. Each base station can have one or more wire lines 708 with the network 706 a carrier (e.g., a packet switched network or a circuit switched network such as the public switched telephone network (PSTN)).
Ein mobiles Handgerät 710 oder eine andere Mobilvorrichtung kann, während es bzw. sie in einer gegebenen Zelle vorhanden ist, über einen oder mehrere Frequenzkanäle, die zur Kommunikation in dieser Zelle verwendet werden, eine Kommunikation mit der Basisstation innerhalb dieser Zelle herstellen. Die Kommunikation zwischen einem mobilem Handgerät oder einer sonstigen Mobilvorrichtung 610 und einer entsprechenden Basisstation erfolgt oft gemäß einem etablierten standardmäßigen Kommunikationsprotokoll, z. B. LTE, GSM, CDMA oder anderen. Wenn eine Basisstation eine Kommunikation mit einem mobilen Handgerät oder einer sonstigen Mobilvorrichtung herstellt, kann die Basisstation eine Kommunikation mit einer anderen externen Vorrichtung über das Netzwerk 706 des Trägers herstellen, das anschließend die Kommunikation durch das Telefonnetz leiten kann.A mobile handset 710 or another mobile device, while in a given cell, may establish communication with the base station within that cell via one or more frequency channels used for communication in that cell. The communication between a mobile handset or other mobile device 610 and a corresponding base station is often in accordance with an established standard communication protocol, e.g. LTE, GSM, CDMA or others. When a base station establishes communication with a mobile handset or other mobile device, the base station may communicate with another external device over the network 706 of the carrier, which can then conduct the communication through the telephone network.
Fachleuten wird einleuchten, dass Rechenvorrichtungen wie z. B. Mobiltelefone in vielen Fällen computerlesbare Anweisungen durch die Basisstationen in ein Netzwerk hochladen oder von einem solchen herunterladen können. Beispielsweise kann ein mobiles Handgerät oder eine sonstige Mobilvorrichtung 710, auf das bzw. auf die über das Netzwerk 706 zugegriffen werden kann, computerlesbare Anweisungen speichern, um ein oder mehrere hierin bereitgestellte Ausführungsbeispiele zu implementieren. Das mobile Handgerät oder die sonstige Mobilvorrichtung 710 kann auf ein Netzwerk zugreifen und einen Teil der oder die gesamten computerlesbaren Anweisungen zur Ausführung herunterladen.Those skilled in the art will appreciate that computing devices such as For example, mobile phones may in many cases upload or download computer readable instructions from the base stations to a network. For example, a mobile handset or other mobile device 710 , on or over the network 706 can be used to store computer readable instructions to implement one or more embodiments provided herein. The mobile handset or other mobile device 710 can access a network and download some or all of the computer-readable instructions for execution.
Der Begriff „computerlesbare Medien”, wie er hierin verwendet wird, umfasst Computerspeicherungsmedien. Computerspeicherungsmedien umfassen flüchtige und nichtflüchtige, auswechselbare und nicht-auswechselbare Medien, die in einem beliebigen Verfahren oder einer beliebigen Technologie zur Speicherung von Informationen wie z. B. computerlesbaren Anweisungen oder sonstigen Daten implementiert sind. Ein Speicher (z. B. 618 in 6) ist ein Beispiel von Computerspeicherungsmedien. Computerspeicherungsmedien umfassen, sind aber nicht beschränkt auf, RAM, ROM, EEPROM, Flash-Speicher oder sonstige Speichertechnologie, CD-ROM, digitale Video-Disks (DVDs) oder sonstige optische Speicherung, magnetische Kassetten, magnetisches Band, magnetische Plattenspeicherung oder sonstige magnetische Speicherungsvorrichtungen oder jegliches sonstige Medium, das zum Speichern der gewünschten Informationen verwendet werden kann. Der Begriff „computerlesbares Medium” kann auch Kommunikationsmedien umfassen. Kommunikationsmedien verkörpern üblicherweise computerlesbare Anweisungen oder sonstige Daten in einem „modulierten Datensignal” wie z. B. einer Trägerwelle oder sonstigen Transportkomponente und umfassen beliebige Informationsbereitstellungsmedien. Der Begriff „moduliertes Datensignal” kann ein Signal umfassen, bei dem ein oder mehrere seiner Charakteristika dahin gehend eingestellt oder geändert werden, Informationen in dem Signal zu codieren.The term "computer-readable media" as used herein includes computer storage media. Computer storage media include volatile and nonvolatile, replaceable and non-removable media that may be used in any method or technology for storing information, such as storage media. As computer-readable instructions or other data are implemented. A memory (eg 618 in 6 ) is an example of computer storage media. Computer storage media include, but are not limited to, RAM, ROM, EEPROM, flash memory or other storage technology, CD-ROM, digital video discs (DVDs) or other optical storage, magnetic cassettes, magnetic tape, magnetic disk storage or other magnetic storage devices or any other medium that can be used to store the desired information. The term "computer readable medium" may also include communication media. Communication media typically embody computer-readable instructions or other data in a "modulated data signal" such as data. B. a carrier wave or other transport component and include any information delivery media. The term "modulated data signal" may include a signal in which one or more of its characteristics are set or changed to encode information in the signal.
Obwohl die Offenbarung in Bezug auf eine oder mehrere Implementierungen gezeigt und beschrieben wurde, werden Fachleuten auf der Basis einer Lektüre und eines Verständnisses der vorliegenden Spezifikation und der angehängten Zeichnungen äquivalente Änderungen und Modifikationen einfallen. Ferner wird einleuchten, dass Identifizierer wie beispielsweise „erste(r, s)” und „zweite(r, s)” keinerlei Reihenfolge oder Platzierung bezüglich anderer Elemente bedeuten; vielmehr sind „erste(r, s)” und „zweite(r, s)” und andere, ähnliche Identifizierer lediglich generische Identifizierer. Außerdem wird einleuchten, dass der Begriff „gekoppelt” ein direktes und indirektes Koppeln umfasst. Die Offenbarung umfasst alle derartigen Modifikationen und Änderungen und wird lediglich durch den Schutzumfang der folgenden Patentansprüche beschränkt. Unter besonderer Bezugnahme auf die verschiedenen Funktionen, die die oben beschriebenen Komponenten (z. B. Elemente und/oder Ressourcen) erfüllen, sollen die zum Beschreiben derartiger Komponenten verwendeten Begriffe dann, wenn nichts anderes angegeben ist, jeglicher Komponente entsprechen, die die angegebene Funktion der beschriebenen Komponente erfüllt (z. B. die funktionell äquivalent ist), auch wenn sie nicht strukturell äquivalent zu der offenbarten Struktur ist, die die Funktion bei den hierin veranschaulichten exemplarischen Implementierungen der Offenbarung erfüllt. Obwohl außerdem ein bestimmtes Merkmal der Offenbarung in Bezug auf lediglich eine von mehreren Implementierungen offenbart worden sein mag, kann solch ein Merkmal mit einem oder mehreren anderen Merkmalen der anderen Implementierungen kombiniert werden, wie dies für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein mag. Außerdem sollen die Artikel „ein”, „eine”, „einer”, wie sie bei der vorliegenden Anmeldung und in den angehängten Patentansprüchen verwendet werden, in der Bedeutung „ein(e, r) oder mehr” ausgelegt werden.Although the disclosure has been shown and described with respect to one or more implementations, equivalent changes and modifications will occur to those skilled in the art based on a reading and understanding of the present specification and appended drawings. It will also be understood that identifiers such as "first (r, s)" and "second (r, s)" do not represent any order or placement relative to other elements; rather, "first (r, s)" and "second (r, s)" and other similar identifiers are merely generic identifiers. It will also be understood that the term "coupled" includes direct and indirect coupling. The disclosure includes all such modifications and alterations, and is limited only by the scope of the following claims. With particular reference to the various functions that the components described above (e.g., elements and / or resources) accomplish, the terms used to describe such components, unless otherwise indicated, are intended to correspond to any component having the stated function Although not structurally equivalent to the disclosed structure, which fulfills the function in the exemplary implementations of the disclosure illustrated herein, it satisfies (eg, is functionally equivalent). Moreover, although a particular feature of the disclosure may have been disclosed with respect to only one of several implementations, such feature may be combined with one or more other features of the other implementations as may be desired and advantageous for a given or particular application. In addition, the articles "a," "an," "an" as used in the present application and in the appended claims are intended to be interpreted as meaning "one (e, r) or more".
In dem Maße, wie die Begriffe „umfasst”, „haben”, „hat”, „mit” oder Varianten derselben entweder in der ausführlichen Beschreibung oder in den Patentansprüchen verwendet werden, sollen derartige Begriffe ferner auf ähnliche Weise wie der Begriff „aufweisen” einschließlich sein.To the extent that the terms "comprising," "having," "having," "having," or variants thereof are used either in the detailed description or in the claims, such terms shall also be construed in a manner similar to the term "having" including.
