DE102011083648A1 - Method for manufacturing complementary metal-oxide-semiconductor circuit, involves applying layer web made of layer material with certain width predetermined by layout of polymer electronics on carrier by nozzle - Google Patents
Method for manufacturing complementary metal-oxide-semiconductor circuit, involves applying layer web made of layer material with certain width predetermined by layout of polymer electronics on carrier by nozzle Download PDFInfo
- Publication number
- DE102011083648A1 DE102011083648A1 DE102011083648A DE102011083648A DE102011083648A1 DE 102011083648 A1 DE102011083648 A1 DE 102011083648A1 DE 102011083648 A DE102011083648 A DE 102011083648A DE 102011083648 A DE102011083648 A DE 102011083648A DE 102011083648 A1 DE102011083648 A1 DE 102011083648A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- nozzle
- carrier
- polymer electronics
- web
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf Verfahren und Vorrichtungen zur Herstellung einer Polymerelektronik mittels Aufbringen von mindestens einer Schichtbahn sowie auf ein Verfahren zur Herstellung einer CMOS-Schaltung mittels Aufbringen einer Vielzahl von Schichtbahnen. Insbesondere beziehen sich Ausführungsbeispiele der vorliegenden Erfindung auf Verfahren und Vorrichtungen zum Aufbringen von Schichtmaterial, wie z. B. einem organischen Halbleitermaterial mittels einer Düse auf einen bandförmigen Träger.Embodiments of the present invention relate to methods and devices for producing polymer electronics by applying at least one layer web and to a method for producing a CMOS circuit by applying a plurality of layer webs. In particular, embodiments of the present invention relate to methods and apparatus for applying layered material, such as e.g. B. an organic semiconductor material by means of a nozzle on a band-shaped carrier.
Auf Basis von organischen Halbleitermaterialien sind Anwendungen, wie z. B. eine integrierte Schaltungen oder im Speziellen organische Leuchtdioden (OLEDs) oder organische Feldeffekttransistoren (OFETs), realisierbar. Ein wesentlicher Vorteil dieser sogenannten organischen Elektronik bzw. Polymerelektronik ist eine kostengünstige Herstellung. Bei dieser werden, analog zu konventionellen Herstellungsverfahren für beispielsweise Sibasierte integrierte Schaltungen, organische Halbleitermaterialen auf einen Träger, wie z. B. eine flexible Folie, aufgebracht und strukturiert.On the basis of organic semiconductor materials are applications such. As an integrated circuits or in particular organic light emitting diodes (OLEDs) or organic field effect transistors (OFETs), realized. An essential advantage of this so-called organic electronics or polymer electronics is a cost-effective production. In this, analogous to conventional manufacturing methods for example Sibasierte integrated circuits, organic semiconductor materials on a support such. As a flexible film, applied and structured.
Das Aufbringen organischer Halbleitermaterialien bzw. Schichtmaterialien, wie z. B. Perylen-basierte Halbleiter (PDI), auf den Träger erfolgt beispielsweise mittels Rotationsbeschichtung oder mittels Stempeldruckverfahren. Ein weiteres Verfahren ist die vollflächige Beschichtung eines Trägers mittels einer Düse, deren Auslassöffnung das gesamte Substrat überspannt. Bei nachfolgenden Verfahrensschritten werden Teile der Beschichtung bzw. des Schichtmaterials mittels Strukturierungs- bzw. Lithographieverfahren wieder abgetragen, wenn das jeweilige Schichtmaterial nur in bestimmten Bereichen der aufgetragenen Schicht eingesetzt werden soll. Hierbei entsteht ein erheblicher Materialverschnitt durch das vollflächige Auftragen und anschließende, partielle Abtragen der organischen Schichtmaterialien, welche teilweise sehr kostenintensiv sind.The application of organic semiconductor materials or layer materials, such as. As perylene-based semiconductors (PDI), for example, by means of spin coating or by means of stamp printing process on the carrier. Another method is the full-surface coating of a carrier by means of a nozzle whose outlet opening spans the entire substrate. In subsequent process steps, parts of the coating or of the layer material are removed again by means of patterning or lithography processes, if the respective layer material is to be used only in certain regions of the applied layer. This results in a considerable material waste through the full-surface application and subsequent, partial removal of the organic layer materials, which are sometimes very expensive.
Die Aufgabe der vorliegenden Erfindung ist es, ein kostenoptimiertes Herstellungsverfahren für Polymerelektronik zu schaffen.The object of the present invention is to provide a cost-optimized production method for polymer electronics.
Die Aufgabe der vorliegenden Erfindung wird durch ein Verfahren gemäß Anspruch 1, ein Verfahren gemäß Anspruch 9 und eine Vorrichtung gemäß Anspruch 11 gelöst.The object of the present invention is achieved by a method according to
Ausführungsbeispiele der vorliegenden Erfindung schaffen ein Verfahren zur Herstellung einer Polymerelektronik mit einem Schritt des Aufbringen von mindestens einer Schichtbahn aus einem Schichtmaterial, wie z. B. einem Dielektrikum, einem organischen p-Typ-Halbleitermaterial und/oder einem organischen n-Typ-Halbleitermaterial, mit einer durch ein Layout der Polymerelektronik vorgegebenen Breite auf einen Träger. Das Aufbringen erfolgt mittels einer Düse, die eine Auslassöffnung aufweist, deren Breite von der Breite der aufzubringenden Schichtbahn abhängig ist.Embodiments of the present invention provide a method for producing a polymer electronics comprising a step of applying at least one layer web of a layer material, such. As a dielectric, an organic p-type semiconductor material and / or an organic n-type semiconductor material having a predetermined by a layout of the polymer electronics width on a support. The application is effected by means of a nozzle which has an outlet opening whose width depends on the width of the layer web to be applied.
Ausführungsbeispiele der Erfindung basieren auf der Erkenntnis, dass eine oder mehrere Schichtbahnen in ihrer finalen Form, die bei konventionellen Herstellungsverfahren durch das Strukturieren einer vollflächigen Schicht erzeugt wird, direkt auf einem Träger erzeugt werden können. Hierbei wird die Schichtbahn mittels partiellen Beschichtens eines Schichtmaterials auf den Träger aufgebracht, so dass die finale Form bzw. Geometrie der Schichtbahn, d. h. quasi strukturiert, ausgebildet wird. Die partielle Beschichtung des Trägers wird durch eine Düse mit einer Auslassöffnung realisiert, die in ihren Abmessungen an die aufzubringende Schichtbahn und insbesondere an die Breite derselben angepasst ist. Hierbei ist es vorteilhaft, dass gegenüber einer vollständig aufgebrachten Schicht wesentlich weniger Schichtmaterial eingesetzt wird.Embodiments of the invention are based on the recognition that one or more layer webs in their final form, which is produced by structuring a full-surface layer in conventional production methods, can be produced directly on a support. Here, the layer web is applied by means of partial coating of a layer material on the carrier, so that the final shape or geometry of the layer web, d. H. quasi structured, is formed. The partial coating of the carrier is realized by a nozzle with an outlet opening which is adapted in its dimensions to the layer web to be applied and in particular to the width thereof. In this case, it is advantageous that substantially less layer material is used in comparison with a completely applied layer.
Durch die durch dieses Herstellungsverfahren resultierende Materialersparnis sowie durch den Wegfall des Strukturierungsprozesses ergibt sich ein erheblicher Kostenvorteil, der insbesondere bei großen Stückzahlen z. B. im Bereich der Polymerelektronik zum Tragen kommt. Ein weiterer Vorteil bei diesem Verfahren ist es, insbesondere bei der Verwendung von empfindlichen, organischen Halbleitern, dass mögliche Beschädigungen derselben durch das Entfernen von lithographischen Schutzschichten während der Strukturierungsprozesse ausgeschlossen werden können. Dieses Herstellungsverfahren bietet einen weiteren Vorteil hinsichtlich der elektrischen Eigenschaften der herzustellenden Polymerelektronik bzw. integrierten Schaltungen, wie z. B. einer CMOS-Schaltung. Beispielsweise können für einen organischen Feldeffekttransistor Verbesserungen hinsichtlich Gate-Spannung, Schwellspannung, Elektronenmobilität und Übertragungscharakteristik erreicht werden. Hierzu tragen die konstante Schichtdicke der mittels des beschriebenen Verfahrens erzeugten Schichtbahn und eine gleichförmige Ausrichtung der Moleküle des organischen Schichtmaterials bei.By resulting by this manufacturing process material savings and by eliminating the structuring process results in a significant cost advantage, especially for large quantities z. B. comes into play in the field of polymer electronics. Another advantage of this method, especially when using sensitive organic semiconductors, is that potential damage to them can be eliminated by removing lithographic protective layers during patterning processes. This manufacturing method provides a further advantage in terms of the electrical properties of the polymer electronics or integrated circuits to be produced, such. B. a CMOS circuit. For example, improvements in gate voltage, threshold voltage, electron mobility, and transfer characteristics can be achieved for an organic field effect transistor. For this purpose, the constant layer thickness of the layer web produced by the method described and a uniform orientation of the molecules of the organic layer material contribute.
Entsprechend weiteren Ausführungsbeispielen wird der Träger relativ zu der Düse in eine Richtung entlang der aufzubringenden Schichtbahn gleichzeitig während des Aufbringens der Schichtbahn bewegt, so dass eine Schichtbahn über eine bestimmte Länge erstreckt wird. Die Länge hängt hierbei von der Relativbewegung und dem Volumenstrom des Schichtmaterials durch die Auslassöffnung ab. Entsprechend weiteren Ausführungsbeispielen kann vorteilhafterweise die Länge der Schichtbahn durch Öffnen und Schließen der Auslassöffnung der Düse gesteuert werden. Des Weiteren ist es durch die geeignete Wahl der Relativgeschwindigkeit und des Volumenstroms möglich, die Schichtdicke der Schichtbahn einzustellen. Hierbei werden beispielsweise Dicken zwischen 100 nm bis 10 μm realisiert, wobei der Vorteil besteht, dass sehr dünne Schichtbahnen, insbesondere mit konstanten Schichtdicken (im Vergleich zu konventionellen Herstellungsverfahren) und geringer Oberflächenrauheit herstellbar sind. Entsprechend weiteren Ausführungsbeispielen kann der Träger, der z. B. eine Bandform aufweist, mittels einer Rolle bewegt werden. Dies ist insbesondere für die Herstellung großer Stückzahlen vorteilhaft, da so eine Vielzahl von Polymerelektroniken hintereinander, mittels des sogenannten Rolle-zu-Rolle-Prinzips, auf einem bandförmigen Träger bzw. auf einem Art Endlosband herstellbar ist.According to further embodiments, the carrier is moved relative to the nozzle in a direction along the layer web to be applied simultaneously during the application of the film web, so that a film web is extended over a certain length. The length depends on the relative movement and the volume flow of the layer material through the outlet opening. According to further embodiments, advantageously, the length of the layer web be controlled by opening and closing the outlet opening of the nozzle. Furthermore, it is possible by adjusting the relative velocity and the volume flow to adjust the layer thickness of the layer web. In this case, for example, thicknesses between 100 nm to 10 .mu.m realized, with the advantage that very thin film webs, in particular with constant layer thicknesses (compared to conventional manufacturing processes) and low surface roughness can be produced. According to further embodiments, the carrier, the z. B. has a band shape, be moved by means of a roller. This is particularly advantageous for the production of large numbers, since so a plurality of polymer electronics in a row, by means of the so-called roll-to-roll principle, on a band-shaped carrier or on a kind of endless belt can be produced.
Weitere Ausführungsbeispiele der Erfindung schaffen eine entsprechende Vorrichtung zum Herstellen der Polymerelektronik mit einer Düse, die eine Auslassöffnung aufweist, deren Breite von einer Breite einer auf einen Träger aufzubringenden Schichtbahn der Polymerelektronik abhängig ist. Die Auslassöffnung der Düse ist von einer Oberfläche des Trägers beabstandet in einem Bereich der aufzubringenden Schicht positioniert.Further embodiments of the invention provide a corresponding device for producing the polymer electronics with a nozzle which has an outlet opening, the width of which is dependent on a width of a layer web of the polymer electronics to be applied to a carrier. The outlet opening of the nozzle is positioned at a distance from a surface of the carrier in a region of the layer to be applied.
Entsprechend weiteren Ausführungsbeispielen kann bei dem Herstellungsverfahren der Polymerelektronik eine oder mehrere weitere Schichtbahnen gleichzeitig auf den Träger aufgebracht werden. Hierbei wird eine Vorrichtung mit einer oder mehreren weiteren Düsen eingesetzt. Vorteilhafterweise können so mehrere Schichtbahnen einer Polymerelektronik, ggf. mit verschieden Schichtmaterialien, gleichzeitig hergestellt werden können. Weitere Ausführungsbeispiele schaffen ein Verfahren zur Herstellung einer CMOS-Schaltung, bei dem der Schritt des Aufbringens der Schichtbahn für eine Vielzahl der Schichtbahnen gleichzeitig ausgeführt wird, so dass das Layout der CMOS-Schaltung, z. B. ein Transistor oder eine Diode, direkt, auf dem Träger geformt wird.According to further embodiments, in the manufacturing process of the polymer electronics, one or more further layer webs can be applied simultaneously to the carrier. In this case, a device with one or more further nozzles is used. Advantageously, it is thus possible to produce several layer webs of polymer electronics, optionally with different layer materials, at the same time. Further embodiments provide a method of fabricating a CMOS circuit in which the step of depositing the film web is performed simultaneously for a plurality of the film webs so that the layout of the CMOS circuit, e.g. As a transistor or a diode, directly, is formed on the carrier.
Ausführungsbeispiele der Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:Embodiments of the invention are explained below with reference to the accompanying drawings. Show it:
Bevor nachfolgend Ausführungsbeispiele der vorliegenden Erfindung im Detail anhand der Zeichnungen näher erläutert werden, wird darauf hingewiesen, dass identische, funktionsgleiche oder gleichwirkende Elemente in den unterschiedlichen Figuren mit den gleichen Bezugszeichen versehen sind, so dass die bei den unterschiedlichen Ausführungsbeispielen dargestellten Beschreibungen der mit gleichen Bezugszeichen versehenen Elemente untereinander austauschbar sind bzw. aufeinander angewendet werden können.Before embodiments of the present invention will be explained in detail with reference to the drawings, it is pointed out that identical, functionally identical or equivalent elements in the different figures are provided with the same reference numerals, so that the descriptions shown in the different embodiments with the same reference numerals provided elements are interchangeable or can be applied to each other.
Im Folgenden werden ein Verfahren sowie eine Vorrichtung zur Herstellung einer Polymerelektronik mit einem Schritt des Aufbringens einer Schichtbahn der Polymerelektronik erläutert. Eine Polymerelektronik wird typischerweise durch eine Vielzahl von unterschiedlichen Schichtbahnen bzw. Polymerstreifen gebildet, die beispielsweise nebeneinander angeordnet sind bzw. aneinander angrenzen. Die Schichtbahnen unterscheiden sich hierbei hinsichtlich Schichtmaterial, Form, und/oder Anordnung relativ zueinander. Die Anordnung dieser Schichtbahnen zueinander bzw. die Form, Breite und Länge derselben wird durch das Layout der Polymerelektronik festgelegt. Um unterschiedliche Schichtbahnen mit unterschiedlichen Schichtmaterialien und unterschiedlichen Geometrieparametern nebeneinander auf einem Träger anzuordnen, werden bei konventionellen Herstellungsverfahrenen die einzelnen Schichtmaterialien vollflächig, z. B. mittels Rotationsbeschichten, Siebdruck, Mikrozerstäuben oder Spritzgießen, nacheinander bzw. schichtweise aufgebracht, wobei zwischen den einzelnen Schritten des Aufbringens die jeweilige Schicht ein Strukturierung derselben erfolgt. Beim Strukturieren wird die jeweilige Schicht bzw. das Schichtmaterial partiell wieder entfernt, so dass nur die gewünschte Schichtbahn auf dem Träger verbleibt und neben dieser eine weitere Schichtbahn durch Aufbringen der nächsten Schicht aufgebracht werden kann. Hierdurch entsteht allerdings ein hoher Materialverschnitt und damit hohe Kosten. Aufgrund dessen besteht, insbesondere bei kostenintensiven organischen Halbleitermaterialien, der Bedarf an einem verbesserten Herstellungsverfahren, welches sich durch einen sparsameren Materialeinsatz auszeichnet.In the following, a method and an apparatus for producing polymer electronics with a step of applying a layer web of the polymer electronics will be explained. Polymer electronics are typically formed by a multiplicity of different layer webs or polymer strips which are arranged, for example, next to one another or adjoin one another. The layered webs differ in terms of layer material, shape, and / or arrangement relative to each other. The arrangement of these layer webs to each other or the shape, width and length thereof is determined by the layout of the polymer electronics. In order to arrange different layer webs with different layer materials and different geometry parameters side by side on a support, in conventional manufacturing processes, the individual layer materials over the entire surface, for. B. by spin coating, screen printing, microdischarge or injection molding, applied successively or in layers, wherein between the individual steps of applying the respective layer structuring the same takes place. During structuring, the respective layer or the layer material is partially removed, so that only the desired layer web remains on the support and next to this a further layer web can be applied by applying the next layer. However, this results in a high material waste and thus high costs. Because of this, there is a need for an improved production method, which is characterized by a more economical use of materials, in particular in the case of expensive organic semiconductor materials.
Bei der Herstellung der Polymerelektronik wird das Schichtmaterial
Entsprechend weiteren Ausführungsbeispielen weist die Schichtbahn
Bezug nehmend auf
Das Schichtmaterial
Bezug nehmend auf
Entsprechend weiteren Ausführungsbeispielen können die zwei Schichtbahnen
Alternativ können die zwei Düsen
Bezug nehmend auf
Auch wenn die oben beschriebenen Ausführungsbeispiele im Zusammenhang mit Schichtmaterialien auf Basis organischer Halbleiter beschrieben wurden, wird an dieser Stelle angemerkt, dass mit den beschriebenen Verfahren bzw. Vorrichtungen auch andere Materialien, wie z. B. Dielektrika oder metallische Tinten, aufbringbar sind.Although the embodiments described above have been described in connection with layer materials based on organic semiconductors, it is noted at this point that with the described methods or devices, other materials such. As dielectrics or metallic inks can be applied.
Auch wenn bei oben beschriebenen Ausführungsbeispielen Aspekte im Kontext des Aufbringens von Schichtbahnen einer Polymerelektronik bzw. von Polymerstreifen beschrieben wurden, wird dieser Stelle angemerkt, dass eine Polymerelektronik beispielsweise eine integrierte Schaltung umfassen kann oder eine integrierte Schaltung ist. Infolgedessen beziehen sich die hier beschriebenen Aspekte sowohl auf ein Verfahren zur Herstellung einer integrierten Schaltung als auch auf eine Vorrichtung zur Herstellung einer integrierten Schaltung.Even though aspects have been described in the context of the application of layered webs of polymer electronics or of polymer strips in the above-described exemplary embodiments, it is noted that polymer electronics may comprise, for example, an integrated circuit or an integrated circuit. As a result, the aspects described herein relate to both an integrated circuit fabrication process and an integrated circuit fabrication device.
Auch wenn bei den vergangenen Ausführungsbeispielen insbesondere Aspekte hinsichtlich einer Vorrichtung zur Herstellung einer Polymerelektronik beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, so dass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschritts zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem Verfahrensschritt oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar.Although particular aspects of a device for producing a polymer electronics have been described in the past embodiments, it is understood that these aspects also represent a description of the corresponding method, so that a block or a component of a device as a corresponding method step or as a Feature of a process step is to understand. Similarly, aspects described in connection with a method step or as a method step also represent a description of a corresponding block or detail or feature of a corresponding apparatus.
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011083648A DE102011083648A1 (en) | 2011-09-28 | 2011-09-28 | Method for manufacturing complementary metal-oxide-semiconductor circuit, involves applying layer web made of layer material with certain width predetermined by layout of polymer electronics on carrier by nozzle |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011083648A DE102011083648A1 (en) | 2011-09-28 | 2011-09-28 | Method for manufacturing complementary metal-oxide-semiconductor circuit, involves applying layer web made of layer material with certain width predetermined by layout of polymer electronics on carrier by nozzle |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102011083648A1 true DE102011083648A1 (en) | 2013-03-28 |
Family
ID=47827779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102011083648A Withdrawn DE102011083648A1 (en) | 2011-09-28 | 2011-09-28 | Method for manufacturing complementary metal-oxide-semiconductor circuit, involves applying layer web made of layer material with certain width predetermined by layout of polymer electronics on carrier by nozzle |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102011083648A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013109140A1 (en) * | 2013-08-23 | 2015-02-26 | Osram Opto Semiconductors Gmbh | Method for producing organic light emitting diodes and organic light emitting diode |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60019417T2 (en) * | 1999-10-19 | 2005-09-22 | Matsushita Electric Industrial Co., Ltd., Kadoma | METHOD FOR PRODUCING A PLASMA DISPLAY PANEL, PLASMA INDICATOR PANEL AND DEVICE FOR COATING WITH PHOSPHORESCENT INK |
US7393081B2 (en) * | 2003-06-30 | 2008-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Droplet jetting device and method of manufacturing pattern |
-
2011
- 2011-09-28 DE DE102011083648A patent/DE102011083648A1/en not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60019417T2 (en) * | 1999-10-19 | 2005-09-22 | Matsushita Electric Industrial Co., Ltd., Kadoma | METHOD FOR PRODUCING A PLASMA DISPLAY PANEL, PLASMA INDICATOR PANEL AND DEVICE FOR COATING WITH PHOSPHORESCENT INK |
US7393081B2 (en) * | 2003-06-30 | 2008-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Droplet jetting device and method of manufacturing pattern |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013109140A1 (en) * | 2013-08-23 | 2015-02-26 | Osram Opto Semiconductors Gmbh | Method for producing organic light emitting diodes and organic light emitting diode |
DE102013109140B4 (en) * | 2013-08-23 | 2017-04-27 | Osram Oled Gmbh | Method for producing organic light emitting diodes and organic light emitting diode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1409251B1 (en) | Continuous screen printing of organic light-emitting diodes | |
DE10352515B4 (en) | Organic electroluminescent display and method of making the same | |
DE10240105B4 (en) | Production of organic electronic circuits by contact printing techniques | |
EP2135286A1 (en) | Semiconductor component and method for producing the same | |
DE112008003142T5 (en) | Organic thin film transistors, organic optical active matrix devices and methods of making the same | |
WO2006061000A2 (en) | Organic field effect transistor gate | |
EP2387076A1 (en) | Field effect transistor and electric circuit | |
DE112012001647T5 (en) | Pixel capacitors | |
CH706837A1 (en) | A method for producing a dielectric Elastomerstapelaktors. | |
DE602004006256T2 (en) | STRUCTURE OF A SEMICONDUCTOR ARRANGEMENT AND A METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT | |
DE102005044306A1 (en) | Electronic circuit and method for producing such | |
EP3200253B1 (en) | Method for producing a vertical organic field effect transistor and vertical organic field effect transistor | |
DE112014005617T5 (en) | Reduction of unwanted capacitive coupling in transistor device | |
EP1911108B1 (en) | Method for producing an electronic component | |
DE102011083648A1 (en) | Method for manufacturing complementary metal-oxide-semiconductor circuit, involves applying layer web made of layer material with certain width predetermined by layout of polymer electronics on carrier by nozzle | |
EP1704606B1 (en) | Method for the production of an organic transistor comprising a self-adjusting gate electrode | |
DE102007049315B4 (en) | Apparatus and method for processing a substrate | |
DE102005024920B4 (en) | Organic field effect transistor and method for its production | |
DE102015011066B4 (en) | Substrate, in particular for the construction of stretchable electronics and method for its manufacture | |
EP1859493B1 (en) | Stamping method for producing electronic units form a multi-layered starting structure | |
DE112016000497T5 (en) | Method of fabricating a thin film transistor and thin film transistor | |
DE102007062944B4 (en) | Electronic switch | |
DE3731000C2 (en) | Integrated semiconductor device with p-channel and n-channel field effect transistors | |
DE102005035590A1 (en) | Electronic component has flexible substrate and stack of layers including function layer on substratesurface | |
DE112016000485T5 (en) | Method of fabricating a thin film transistor and thin film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20150401 |