DE102011056266B4

DE102011056266B4 - Method and circuit arrangement for acquiring measured values with a digital signal processor with integrated analog / digital converter

Info

Publication number: DE102011056266B4
Application number: DE201110056266
Authority: DE
Inventors: Frank Papenfuß; Alexander Nuss; Thomas Müller; Gerd Wollenhaupt
Original assignee: SMA Solar Technology AG
Current assignee: SMA Solar Technology AG
Priority date: 2011-12-12
Filing date: 2011-12-12
Publication date: 2014-02-20
Anticipated expiration: 2031-12-13
Also published as: WO2013087460A1; DE102011056266A1; CN104054268A

Abstract

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Erfassung von Messwerten mit einem DSP (10) mit integriertem A/D-Wandler (11), wobei der DSP (10) mit einem externen Speicherbaustein (20) verbunden ist und einen Steuereingang (15) zur Steuerung eines Zugriffs auf den externen Speicherbaustein (20) aufweist. Das Verfahren zeichnet sich dadurch aus, dass ein Signal an einem Digitalausgang (16) des DSP (10) ausgegeben wird, das auf den Steuereingang (15) des DSP (10) zurückgekoppelt wird, so dass ein Zugriff auf den externen Speicherbaustein (20) für mindestens die Dauer einer Messwerteerfassung durch den A/D-Wandler (11) unterbunden wird. Bei einer zur Durchführung des Verfahrens geeigneten Schaltungsanordnung wirkt der Digitalausgang (16) des DSP (10) direkt oder indirekt auf den Steuereingang (15) des DSP (10) ein.The invention relates to a method and a circuit arrangement for acquiring measured values using a DSP (10) with an integrated A / D converter (11), the DSP (10) being connected to an external memory module (20) and a control input (15) for controlling access to the external memory module (20). The method is characterized in that a signal is output at a digital output (16) of the DSP (10), which is fed back to the control input (15) of the DSP (10) so that access to the external memory module (20) is prevented for at least the duration of a measured value acquisition by the A / D converter (11). In the case of a circuit arrangement suitable for carrying out the method, the digital output (16) of the DSP (10) acts directly or indirectly on the control input (15) of the DSP (10).

Description

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Erfassung von Messwerten mit einem digitalen Signalprozessor (DSP) mit integriertem Analog/Digital(A/D)-Wandler, wobei der DSP mit einem externen Speicherbaustein verbunden ist.The invention relates to a method and a circuit arrangement for acquiring measured values with a digital signal processor (DSP) with an integrated analog / digital (A / D) converter, wherein the DSP is connected to an external memory module.

Zur Messung von analogen Größen werden in elektronischen Geräten häufig A/D-Wandler eingesetzt, die in digitalen Signalprozessoren integriert sind. Der Vorteil gegenüber separaten A/D-Wandlern ist, dass die erfassten Messgrößen unmittelbar weiterverarbeitet werden können. Eine Anordnung zur Messung und Weiterverarbeitung von analogen Größen mit einem DSP ist beispielsweise aus der Druckschrift US 2009/0287428 A1 bekannt.To measure analog quantities, electronic devices often use A / D converters that are integrated into digital signal processors. The advantage over separate A / D converters is that the acquired measured quantities can be further processed immediately. An arrangement for measuring and further processing analog variables with a DSP is known, for example, from the document US 2009/0287428 A1 known.

Bei Wechselrichtern, beispielsweise für Solaranlagen, wird der eingespeiste Strom derart geregelt, dass er möglichst exakt sinusförmig ist und damit der Netzspannung folgt. Die Regelgenauigkeit hängt dabei wesentlich von der exakten Messung der analogen Größen ab, also der Genauigkeit, mit der die Momentanwerte von Strom und Spannung innerhalb des Regelzyklus erfasst, digitalisiert und weiterverarbeitet werden. Aufgrund der Komplexität der Verarbeitung der Daten werden zu diesem Zweck in Wechselrichtern häufig die genannten DSP mit A/D-Wandlern eingesetzt. Solche DSPs weisen üblicherweise zudem Schnittstellen zum Anschluss eines externen Speicherbausteins auf. Ein solcher Speicherbaustein erweitert einen intern vorgesehen Speicher und ermöglicht es, komplexere Algorithmen auszuführen. Insbesondere ermöglicht er die Programmierung und Ausführung eines Betriebssystems auf dem DSP.In the case of inverters, for example for solar plants, the fed-in current is regulated in such a way that it is as sinusoidal as possible and thus follows the mains voltage. The control accuracy depends essentially on the exact measurement of the analog quantities, ie the accuracy with which the instantaneous values of current and voltage within the control cycle are recorded, digitized and further processed. Due to the complexity of processing the data, the aforementioned DSPs with A / D converters are often used in inverters for this purpose. Such DSPs usually also have interfaces for connecting an external memory module. Such a memory device expands an internal memory and makes it possible to execute more complex algorithms. In particular, it enables the programming and execution of an operating system on the DSP.

Detaillierte Messungen haben gezeigt, dass A/D-Wandlungen, die innerhalb eines solchen Systems durchgeführt werden, Störungen in Form von fehlerhaften Digitalwerten aufweisen, wobei teilweise Ergebnisse der A/D-Wandlungen beobachtet werden, die physikalisch nicht plausibel sind. Derartige Störungen konnten nicht beobachtet werden, wenn ein vergleichbares System ohne Nutzung eines externen Speicherbausteins durch das Betriebssystem eingesetzt wird.Detailed measurements have shown that A / D conversions performed within such a system have distortions in the form of erroneous digital values, with partial results of A / D conversions being observed that are not physically plausible. Such interference could not be observed if a comparable system is used without the use of an external memory device by the operating system.

Die Speicherzugriffe werden bei der Verwendung eines Betriebssystems durch dieses ausgelöst, wobei aufgrund des kontinuierlichen Ablaufs des Betriebssystems keine Möglichkeit besteht, solche Speicherzugriffe programmtechnisch gezielt auszusetzen, d. h. insbesondere während der A/D-Wandlung zu vermeiden. Ein Verzicht auf den externen Speicherbaustein ist mit einer signifikanten Beschränkung der Leistungsfähigkeit und der Programmierbarkeit des Systems verbunden und stellt daher ebenfalls keine akzeptable Lösung dar. Eine weitere bekannte Lösung besteht darin, separate A/D-Wandler zu verwenden, was jedoch mit einem erhöhten Teile- und Herstellungsaufwand verbunden ist und damit kostenintensiver ist. Schließlich besteht eine weitere Lösung darin, einen zu messenden Wert mehrfach abzutasten und anschließend fehlerhafte Messwerte zu identifizieren und zu eliminieren, oder die Auswirkung eines Fehlers durch eine Mittlung zu verringern. Diese Lösung verringert jedoch nur Symptome des beobachteten Fehlverhaltens und stellt von daher keine zufriedenstellende Alternative dar. Zudem wird eine erhöhte Rechenleistung für die Fehlererkennung und/oder die Mittlung der Messwerte benötigt, die für andere Aufgaben dann nicht mehr zur Verfügung steht.The memory accesses are triggered by the use of an operating system, which due to the continuous operation of the operating system, there is no way to deliberately suspend such memory access programmatically, d. H. especially during A / D conversion. Dispensing with the external memory device is associated with a significant limitation on the performance and programmability of the system and, therefore, is also not an acceptable solution. Another known solution is to use separate A / D converters, but with increased parts - And manufacturing effort is connected and thus more expensive. Finally, another solution is to repeatedly sample a value to be measured and then identify and eliminate erroneous readings, or reduce the effect of an averaging error. However, this solution only reduces symptoms of observed misconduct and therefore does not provide a satisfactory alternative. In addition, increased computing power is needed for error detection and / or averaging of the measurements, which is then no longer available for other tasks.

Es ist daher eine Aufgabe der vorliegenden Erfindung, eine störungsfreie A/D-Wandlung innerhalb eines mit einem Betriebssystem programmierten DSP mit angeschlossenem Speicherbaustein sicherzustellen, ohne einen externen A/D-Wandler zu verwenden und ohne dass ein erheblicher Mehraufwand für die Programmierung des DSP anfällt.It is therefore an object of the present invention to ensure a trouble-free A / D conversion within a programmed with an operating system DSP with attached memory device, without using an external A / D converter and without incurring a significant overhead for the programming of the DSP ,

Diese Aufgabe wird gelöst durch ein Verfahren gemäß Anspruch 1 und eine Schaltungsanordnung gemäß Anspruch 7. Vorteilhafte Weiterbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche.This object is achieved by a method according to claim 1 and a circuit arrangement according to claim 7. Advantageous developments and refinements are the subject matter of the dependent claims.

Ein erfindungsgemäßes Verfahren zur Erfassung von Messwerten mit einem DSP mit integriertem A/D-Wandler bezieht sich auf einen DSP, der mit einem externen Speicherbaustein verbunden ist und einen Steuereingang zur Steuerung eines Zugriffs auf den externen Speicherbaustein aufweist. Das Verfahren zeichnet sich dadurch aus, dass ein Signal an einem Digitalausgang des DSP ausgegeben und auf den Steuereingang des DSP zurückgekoppelt wird, so dass ein Zugriff auf den externen Speicherbaustein für mindestens die Dauer einer Messwerteerfassung durch den A/D-Wandler unterbunden bzw. blockiert wird.A method according to the invention for acquiring measured values with a DSP with integrated A / D converter relates to a DSP which is connected to an external memory module and has a control input for controlling access to the external memory module. The method is characterized in that a signal is output at a digital output of the DSP and fed back to the control input of the DSP, so that inhibits access to the external memory module for at least the duration of a measured value acquisition by the A / D converter becomes.

Es hat sich gezeigt, dass fehlerhafte Messwerte nur dann auftreten, wenn ein Zugriff auf den externen Speicherbaustein während der A/D-Wandlung stattfindet. Durch das Verfahren ist gewährleistet, dass während der gesamten Dauer der A/D-Wandlung kein Zugriff auf den externen Speicherbaustein erfolgt und damit die A/D-Wandlung nicht gestört wird und keine fehlerhaften Digitalwerte ausgibt.It has been shown that erroneous measured values only occur if access to the external memory module takes place during the A / D conversion. The procedure ensures that no access is made to the external memory module during the entire duration of the A / D conversion, so that the A / D conversion is not disturbed and does not output erroneous digital values.

In einer vorteilhaften Ausgestaltung des Verfahrens wird das Signal am Digitalausgang unmittelbar auf den Steuereingang des DSP zurückgekoppelt, wobei das Signal vom DSP vor Beginn der Messwerteerfassung gesetzt und nach dem Ende der Messwerteerfassung zurückgesetzt wird. Auf diese Weise kann das Verfahren mit dem geringstmöglichen Hardwareaufwand umgesetzt werden.In an advantageous embodiment of the method, the signal at the digital output is fed back directly to the control input of the DSP, wherein the signal is set by the DSP before the beginning of the measured value acquisition and reset after the end of the measured value acquisition. To this The method can be implemented with the least possible hardware outlay.

In einer weiteren vorteilhaften Ausgestaltung des Verfahrens wird das Signal am Digitalausgang über ein Zeitglied auf den Steuereingang des DSP zurückgekoppelt, wobei das Signal am Digitalausgang pulsförmig ist und vom DSP vor Beginn der Messwerteerfassung ausgegeben wird, und wobei das Signal durch das externe Zeitglied so verlängert wird, dass der Steuereingang nach dem Ende der Messwerteerfassung zurückgesetzt wird. Auf diese Weise kann das Verfahren durchgeführt werden, auch wenn vom DSP nur ein solches Signal ausgegeben werden kann, das den Beginn einer Messwerteerfassung kennzeichnet.In a further advantageous embodiment of the method, the signal at the digital output is fed back via a timer to the control input of the DSP, wherein the signal at the digital output is pulse-shaped and output by the DSP before the start of the measured value detection, and wherein the signal is so extended by the external timer in that the control input is reset after the end of the measured value acquisition. In this way, the method can be performed, even if only such a signal can be output by the DSP that marks the beginning of a measured value acquisition.

In einer weiteren vorteilhaften Ausgestaltung des Verfahrens werden Zugriffe auf den externen Speicherbaustein programmtechnisch bei dem DSP auf einen Zeitabschnitt konzentriert, der jeweils möglichst unmittelbar vor der Messwerteerfassung liegt. Auf diese Weise werden die neben der Messwerteerfassung vom DSP durchgeführten Aufgaben möglichst wenig durch die Blockierung des Speicherzugriffs behindert.In a further advantageous embodiment of the method, accesses to the external memory module are program-technically concentrated in the DSP to a time segment that lies in each case as directly as possible before the measured value acquisition. In this way, the tasks performed by the DSP in addition to the measured value acquisition are hindered as little as possible by blocking the memory access.

In einer weiteren vorteilhaften Ausgestaltung des Verfahrens wird dieses innerhalb eines Wechselrichters, insbesondere im Rahmen eines PWM-Regelverfahrens ausgeführt. Zum einen erfordert das PWM-Regelverfahren höchste Messgenauigkeiten bei der Messwerteerfassung und zum anderen eignet sich die Zeitstruktur des PWM-Regelverfahrens gut zur Durchführung des Verfahrens.In a further advantageous embodiment of the method, this is carried out within an inverter, in particular in the context of a PWM control method. On the one hand, the PWM control method requires the highest measurement accuracy in the acquisition of measured values, and on the other hand, the time structure of the PWM control method is well suited to carrying out the method.

Bei einer erfindungsgemäßen Schaltungsanordnung zur Erfassung von Messwerten mit einem DSP mit integriertem A/D-Wandler ist der DSP mit einem externen Speicherbaustein verbunden und weist einen Steuereingang zur Steuerung eines Zugriffs auf den externen Speicherbaustein auf. Die Schaltungsanordnung zeichnet sich dadurch aus, dass ein Digitalausgang des DSP direkt oder indirekt mit dem Steuereingang des DSP verbunden ist. Es ergeben sich für die Schaltungsanordnung die gleichen Vorteile wie bei dem zuvor beschriebenen Verfahren.In a circuit arrangement according to the invention for acquiring measured values with a DSP with integrated A / D converter, the DSP is connected to an external memory module and has a control input for controlling access to the external memory module. The circuit arrangement is characterized in that a digital output of the DSP is connected directly or indirectly to the control input of the DSP. This results in the same advantages for the circuit arrangement as in the method described above.

Im Folgenden wird die Erfindung anhand eines Ausführungsbeispiels mithilfe von zwei Figuren näher erläutert.In the following, the invention will be explained in more detail with reference to an embodiment with reference to two figures.

Es zeigen:Show it:

1 eine Schaltungsanordnung mit einem DSP und 1 a circuit arrangement with a DSP and

2 ein Diagramm zur Illustration eines Zeitablaufs eines Verfahrens zur Erfassung von Messwerten. 2 a diagram illustrating a timing of a method for acquiring measured values.

1 zeigt eine Schaltungsanordnung zur Messung von analogen Größen mittels eines DSP 10 in einem Blockschaltbild. Der DSP 10 weist dazu mindestens einen A/D-Wandler 11 auf, dem über einen Analogeingang 12 eine zu messende Größe zugeführt wird. Beispielhaft und ohne die Einsatzmöglichkeiten der dargestellten Schaltungsanordnung einzuschränken, wird die Schaltungsanordnung in einem Wechselrichter eingesetzt, um die Ansteuerung einer Wechselrichterbrücke so anzusteuern, dass an einem Wechselstromausgang des Wechselrichters ein möglichst sinusförmig verlaufender Strom zur Einspeisung in ein Energieversorgungsnetz ausgegeben wird. 1 shows a circuit arrangement for measuring analog quantities by means of a DSP 10 in a block diagram. The DSP 10 has at least one A / D converter 11 on, via an analogue input 12 a quantity to be measured is supplied. By way of example and without restricting the possible uses of the illustrated circuit arrangement, the circuit arrangement is used in an inverter to control the drive of an inverter bridge so that at an AC output of the inverter as sinusoidally running current is output for feeding into a power grid.

Der DSP 10 weist weiter einen Adressbus 13 und einen Datenbus 14 auf, der auch als kombinierter Adress-/Datenbus ausgeführt sein kann, über die er mit einem externen Speicherbaustein 20 verbunden ist. Der Speicherbaustein 20 kann z. B. zur kurzfristigen und/oder dauerhaften Speicherung von Mess- und/oder Betriebsdaten verwendet werden.The DSP 10 also has an address bus 13 and a data bus 14 on, which can also be implemented as a combined address / data bus, over which he with an external memory device 20 connected is. The memory chip 20 can z. B. for short-term and / or permanent storage of measurement and / or operating data can be used.

Weiter ist bei dem DSP 10 ein Steuereingang 15 vorgesehen, über den Zugriffe auf den Adressbus 13 und/oder den Datenbus 14 durch den DSP gesteuert werden können. Ein solcher Eingang kann zur Zugriffssteuerung auf den externen Speicherbaustein 20 eingesetzt werden, beispielsweise wenn dieser nur eine begrenzte Schreib-/Leserate zulässt. Bei üblichen DSP 10 sind meist zwei unterschiedliche derartige Steuereingänge 15 vorhanden. Einer der beiden steuert bei aktivem Pegel den Zugriff auf den externen Speicherbaustein 20 unmittelbar (XINTF: XREADY), wohingegen der andere den Zugriff nach Beendigung bereits eingeleiteter Zugriffe steuert (XINTF: XHOLD). Beide sind im Rahmen der Anmeldung als Steuereingang 15 geeignet, einen Zugriff auf den externen Speicherbaustein für mindestens die Dauer einer Messwerteerfassung durch den A/D-Wandler zu unterbinden bzw. zu blockieren.Next is the DSP 10 a control input 15 provided via the accesses to the address bus 13 and / or the data bus 14 can be controlled by the DSP. Such an input can be used to control access to the external memory device 20, for example, if this allows only a limited write / read rate. With usual DSP 10 are usually two different such control inputs 15 available. One of them controls access to the external memory module when the level is active 20 immediately (XINTF: XREADY), whereas the other one controls access after completion of already initiated accesses (XINTF: XHOLD). Both are in the context of the application as a control input 15 suitable for blocking or blocking access to the external memory module for at least the duration of a measured value acquisition by the A / D converter.

Anmeldungsgemäß wird der Steuereingang 15 direkt oder indirekt mit einem Digitalausgang 16 des DSP 10 verbunden. In dem in der 1 dargestellten Beispiel ist diese Verbindung über ein Zeitglied 30 ausgeführt. Das Zeitglied 30 ist als Monoflop ausgebildet, das auf einen Startimpuls am Eingang mit einem Puls am Ausgang antwortet, der eine vorgegebene Länge aufweist.According to the application the control input becomes 15 directly or indirectly with a digital output 16 of the DSP 10 connected. In the in the 1 As shown, this connection is via a timer 30 executed. The timer 30 is designed as a monoflop, which responds to a start pulse at the input with a pulse at the output, which has a predetermined length.

Ein anmeldungsgemäßes Verfahren zum Erfassen von Messwerten wird im Folgenden anhand eines Zeitdiagramms erläutert. Das Verfahren kann beispielsweise mit der in 1 gezeigten Schaltungsanordnung ausgeführt werden. Im Folgenden benutzte Bezugszeichen beziehen sich auf die 1.A method according to the application for acquiring measured values according to the application will be explained below on the basis of a time diagram. The method can be used, for example, with the in 1 shown circuit arrangement are executed. The following reference numerals refer to the 1 ,

2 zeigt im unteren Teil den zeitlichen Verlauf eines Zählers 40, der in einem Wechselrichter als Zeitbasis zur Bestimmung von Pulslängen zur Ansteuerung von Schaltelementen einer Ausgangsschaltbrücke des Wechselrichters, auch Wechselrichterbrücke genannt, eingesetzt wird. Durch variierende Pulslängen wird der gewünschte sinusförmige Ausgangsspannungsverlauf bei dem Wechselrichter nachgefahren (Pulsweitenmodulation – PWM). Wegen des dreieckförmigen Verlaufs des Zählerwertes wird diese Ausgestaltung des PWM-Regelverfahrens Sinus-Dreieck-Modulation genannt. Zählwerte n des Zählers sind in der 2 in willkürlichen Einheiten (a. u. – arbitrary units) angegeben, die Zeit t in Vielfachen einer Periodendauer t₀ = 1/f₀, wobei f₀ die Wiederholfrequenz für das PWM-Regelverfahren darstellt. Die Wiederholfrequenz f₀ liegt üblicherweise in einem Bereich von einigen kHz (Kilohertz) bis einigen zehn kHz. 2 shows in the lower part the time course of a counter 40 in one Inverter is used as a time base for determining pulse lengths for driving switching elements of an output switching bridge of the inverter, also called inverter bridge. By varying pulse lengths, the desired sinusoidal output voltage curve in the inverter is traced (pulse width modulation - PWM). Because of the triangular course of the counter value, this embodiment of the PWM control method is called sine-delta modulation. Counts n of the counter are in the 2 in arbitrary units (au - arbitrary units) indicated the time t in multiples of a period length t ₀ = 1 / f _0, where f ₀ represents the repetition frequency for the PWM control method. The repetition frequency f ₀ is usually in a range of several kHz (kilohertz) to several tens of kHz.

Am Anfang jeder Periode werden Messwerte verschiedener Sensoren für das PWM-Regelverfahren benötigt, wobei an die Qualität der Messwerte, insbesondere ihre Genauigkeit und Stabilität erhöhte Anforderungen gestellt werden. Die Messwerte werden innerhalb eines Messblocks der Dauer Δt von dem mindestens einen A/D-Wandler 11 des DSP 10 ermittelt. In der 2 sind der Startzeitpunkt t_S und der Endzeitpunkt t_E des Messblocks für die bei t = 1·t₀ beginnende Periode angegeben. Die Ermittlung der Messwerte nimmt in der Regel nur wenige Mikrosekunden in Anspruch; beispielsweise wird der Einspeisestrom eines Wechselrichters innerhalb von ca. 3,5 μs gemessen und bei einem 8 kHz Regelzyklus alle 125 μs aktualisiert.At the beginning of each period, measured values of various sensors are required for the PWM control method, whereby the quality of the measured values, in particular their accuracy and stability, are set higher requirements. The measured values are within a measuring block of duration Δt from the at least one A / D converter 11 of the DSP 10 determined. In the 2 the start time t _S and the end time t _{E of} the measuring block are given for the period starting at t = 1 · t ₀ . The determination of the measured values usually takes only a few microseconds; For example, the feed current of an inverter is measured within approx. 3.5 μs and updated every 125 μs with an 8 kHz control cycle.

Bei dem anmeldungsgemäßen Verfahren wird für die Dauer der Messwerteerfassung (Messblock) über den Steuereingang 15 ein Zugriff des DSP 10 auf den externen Speicher 20 unterbunden. Dazu wird zu Beginn des Messblocks ein Signal am Digitalausgang 16 ausgegeben, welches entweder aufgrund eines Programmablaufes im DSP 10 im Rahmen des Betriebssystems zusammen mit der Initiierung der AD-Wandlung erzeugt wird oder auch unabhängig vom Programmablauf als Hardware-Signal, das den Start der AD-Wandlung anzeigt, vom DSP 10 intern erzeugt wird und am Digitalausgang 16 anliegt. Dieses Signal am Digitalausgang 16 startet das Zeitglied 30, welches den Steuereingang 15 für eine vorgewählte Zeitdauer ansteuert. Die Zeitdauer wird so gewählt, dass sie die Dauer Δt des Messblocks möglichst gerade umfasst. Im oberen Teil der 2 ist der sich ergebende Signalverlauf am Steuereingang 15 als Kurve 41 wiedergegeben. Ein Wert von logisch „1” steht für eine Unterdrückung des Zugriffs auf den externen Speicherbaustein 20, bei einem Wert von logisch „0” ist der Zugriff möglich. Es versteht sich, dass das Verfahren mit entsprechend logisch komplementären Pegeln auch bei einer umgekehrten Logik des Steuereingang 15 eingesetzt werden kann.In the method according to the application, for the duration of the measured value detection (measuring block) via the control input 15 an access of the DSP 10 on the external memory 20 prevented. For this purpose, a signal at the digital output is at the beginning of the measuring block 16 issued, which either due to a program flow in the DSP 10 is generated in the context of the operating system together with the initiation of the AD conversion or independent of the program sequence as a hardware signal indicating the start of AD conversion, from the DSP 10 generated internally and at the digital output 16 is applied. This signal at the digital output 16 starts the timer 30 which is the control input 15 for a preselected period of time. The time duration is selected such that it comprises the duration Δt of the measuring block as straight as possible. In the upper part of the 2 is the resulting waveform at the control input 15 as a curve 41 played. A value of logical "1" stands for a suppression of access to the external memory module 20 , with a value of logical "0" access is possible. It is understood that the method with correspondingly logically complementary levels even with an inverse logic of the control input 15 can be used.

Es hat sich gezeigt, dass fehlerhafte Messwerte nur auftreten, wenn ein Zugriff auf den externen Speicherbaustein während der A/D-Wandlung stattfindet. Durch das anmeldungsgemäße Verfahren ist gewährleistet, dass während der gesamten Dauer der A/D-Wandlung kein Zugriff auf den externen Speicherbaustein erfolgt und damit die A/D-Wandlung nicht gestört wird.It has been shown that erroneous measured values only occur if access to the external memory module takes place during the A / D conversion. The method according to the application ensures that no access is made to the external memory module during the entire duration of the A / D conversion and therefore that the A / D conversion is not disturbed.

Sofern das Betriebssystem des DSP 10 während der Blockierung des Speicherzugriffs auf den Speicher zugreifen will, kann es zu einer Verzögerung des Programmablaufes kommen. Nach abgeschlossener Wandlung wird die Blockierung des Speicherzugriffs durch den Ablauf des Zeitglieds 30 aufhoben, so dass der Programmablauf des Betriebssystems fortgesetzt werden kann und die Messwerte weiterverarbeitet werden können. Die Verzögerung des Programmablaufs muss bei der Programmierung berücksichtigt werden; da die Verzögerung maximal der Dauer der A/D-Wandlung und der daraus folgenden Blockierung des Speicherzugriffs entspricht, ist abzuwägen, ob die Performance-Einbußen aufgrund dieser Verzögerung für den gesamten Programmablauf akzeptabel sind. In einem System, dass zwar regelmäßig Messwerte benötigt, deren Ermittlung aber nur eine kurze Zeit im Vergleich zur Periode der Wiederholrate in Anspruch nimmt, stellt das Verfahren einen geeigneten Weg dar, die Störungen bei der Messwerteerfassung zu verhindern.Unless the operating system of the DSP 10 During the blocking of the memory access wants to access the memory, it can lead to a delay of the program flow. Upon completion of the conversion, the block access of the memory access is blocked by the expiration of the timer 30 so that the program flow of the operating system can be continued and the measured values can be further processed. The delay of the program sequence must be taken into account during programming; since the delay is at most equal to the duration of the A / D conversion and the consequent blocking of the memory access, it has to be considered whether the performance losses due to this delay are acceptable for the entire program execution. In a system that requires measured values on a regular basis, but only takes a short time compared to the repetition rate period, the method provides a suitable way to prevent the measurement errors from occurring.

In einer alternativen Ausführung der Schaltungsanordnung ist vorgesehen, den Steuereingang 15 unmittelbar mit dem Digitalausgang 16 zu verbinden. Bei dem Verfahren ist der Digitalausgang 16 des DSP 10 dann während der gesamten Dauer Δt der A/D-Wandlung aktiviert. Bei dieser Ausführung kann das Zeitglied 30 entfallen, wobei die Dauer Δt der A/D-Wandlung und damit die Dauer des Anliegens des aktivierten Signals am Steuereingang 15 durch die Programmierung des DSP vorgegeben sein kann oder aus den Einstellungen des AD-Wandlers ermittelt werden kann. Damit ist zudem gegeben, dass der DSP 10 trotz blockiertem Zugriff auf den externen Speicherbaustein 20 in der Lage ist, den Digitalausgang 16 nach der Messwerteerfassung wieder zu deaktivieren, um die Blockade des Speicherzugriffs wieder aufzuheben.In an alternative embodiment of the circuit arrangement is provided, the control input 15 directly with the digital output 16 connect to. The method is the digital output 16 of the DSP 10 then activated throughout the duration Δt of the A / D conversion. In this embodiment, the timer 30 omitted, the duration .DELTA.t of the A / D conversion and thus the duration of the concern of the activated signal at the control input 15 can be predetermined by the programming of the DSP or can be determined from the settings of the AD converter. This is also given that the DSP 10 despite blocked access to the external memory module 20 is capable of the digital output 16 after the measured value acquisition again to deactivate, to unblock the memory access again.

Bevorzugt können Speicherzugriffe durch eine entsprechende Programmierung des DSP 10 auf einen Zeitraum gegen Ende einer Periode konzentriert werden, so dass während der zu Beginn einer Regelperiode stattfindenden Messblock etwaige Speicherzugriffe auf den externen Speicherbaustein 20 und damit die aus deren Blockierung resultierenden Unterbrechungen des Programmablaufs möglichst reduziert werden.Memory accesses may be preferred by appropriate programming of the DSP 10 be concentrated to a period towards the end of a period, so that during the measurement block taking place at the beginning of a control period any memory accesses to the external memory module 20 and thus the interruptions of the program sequence resulting from their blocking are reduced as far as possible.

Claims

Method for acquiring measured values with a DSP ( 10 ) with integrated A / D converter ( 11 ), where the DSP ( 10 ) with an external memory module ( 20 ) and a control input ( 15 ) to control access to the external memory device ( 20 ), characterized in that a signal at a digital output ( 16 ) of the DSP ( 10 ) and to the control input ( 15 ) of the DSP ( 10 ) is returned, so that access to the external memory device ( 20 ) for at least the duration of a measured value acquisition by the A / D converter ( 11 ) is prevented.

Method according to Claim 1, in which the signal at the digital output ( 16 ) directly on the control input ( 15 ) of the DSP ( 10 ), the signal from the DSP ( 10 ) is set before the measured value acquisition starts and is reset after the end of the measured value acquisition.

Method according to Claim 1, in which the signal at the digital output ( 16 ) via a timer ( 30 ) on the control input ( 15 ) of the DSP ( 10 ), whereby the signal at the digital output ( 16 ) is pulsed and received by the DSP ( 10 ) is output before the start of the measured value detection, and wherein the signal is output by the external timer ( 30 ) is extended so that the control input ( 15 ) is reset after the end of the measured value acquisition.

Method according to one of claims 1 to 3, wherein a measured value detection is made periodically.

Method according to Claim 4, in which accesses to the external memory module ( 20 ) programmatically with the DSP ( 10 ) are concentrated on a period of time which is as close as possible to the acquisition of the measured values.

Method according to one of claims 1 to 5, carried out within an inverter, in particular in the context of a PWM control method.

Circuit arrangement for acquiring measured values with a DSP ( 10 ) with integrated A / D converter ( 11 ), where the DSP ( 10 ) with an external memory module ( 20 ) and a control input ( 15 ) to control access to the external memory device ( 20 ), characterized in that a digital output ( 16 ) of the DSP ( 10 ) directly or indirectly with the control input ( 15 ) of the DSP ( 10 ) connected is.

Circuit arrangement according to Claim 7, in which the digital output ( 16 ) directly to the control input ( 15 ) connected is.

Circuit arrangement according to Claim 7, in which the digital output ( 16 ) via a monostable timer ( 30 ) with the control input ( 15 ) connected is.

Circuit arrangement according to one of claims 7 to 9, used in an inverter.