DE102010046539A1

DE102010046539A1 - Circuit arrangement for operating cascode circuit of inverter for operating motor circuit, has backup line with latch circuit for supplying closing signal to normally-off semiconductor switch when voltage criterion is satisfied

Info

Publication number: DE102010046539A1
Application number: DE201010046539
Authority: DE
Inventors: Oliver Prior; Holger Ludwig
Original assignee: SMA Solar Technology AG
Current assignee: SMA Solar Technology AG
Priority date: 2010-09-27
Filing date: 2010-09-27
Publication date: 2012-03-29

Abstract

The circuit arrangement has a driver circuit (13) for transmission of control signals via a control line (12) to a control electrode of self-conducting semiconductor switch (10). A monitoring circuit (14) is provided for supplying the supply voltage of driver circuit via a backup line (19) connected with the self-locking semiconductor switch. The backup line is equipped with a latch circuit (15) for supplying the closing signal to normally-off semiconductor switch (11) when the voltage criterion of a source electrode (18) of normally-off semiconductor switch is satisfied.

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Betrieb einer Kaskodenschaltung, sowie einen Wechselrichter mit einer solchen Schaltungsanordnung.The invention relates to a circuit arrangement for operating a cascode circuit, as well as an inverter with such a circuit arrangement.

Eine Kaskode umfasst eine Kombination aus einem selbstleitenden und einem selbstsperrenden Schalter. Hierbei hat der selbstsperrende Schalter die Aufgabe, bei fehlender Ansteuerung der Kaskode diese zuverlässig in einen sperrenden Zustand zu versetzen. Typische selbstleitende Halbleiterschalter können JFETs (Junction Field-Effect-Transistor), für selbstsperrende Halbleiterschalter werden in Kaskoden typischerweise MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistor) eingesetzt.A cascode comprises a combination of a self-conducting and a normally-off switch. Here, the self-locking switch has the task, in the absence of control of the cascode to put them reliably in a blocking state. Typical self-conducting semiconductor switches can JFETs (junction field-effect transistor), for self-locking semiconductor switches are cascaded typically MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistor) used.

Aus der Druckschrift DE 10 2006 029 928 ist ein Kaskodentreiber bekannt, der zur Ansteuerung eines MOSFET der Kaskode ein weiteres Steuermittel aufweist, dass nach dem Einschalten einer Schaltungseinrichtung des Kaskodentreibers ein zeitverzögertes Einschalten des MOSFET bewirken kann, so dass sichergestellt ist, dass der JFET korrekt durch die Erzeugung eines entsprechenden Ansteuersignales durch das Steuermittel in einem sperrenden Zustand ist. Nachteilig ist hierbei, dass die Zeitverzögerung fest eingestellt werden muss, und keine Kontrolle möglich ist, ob sich der JFET im Moment des Einschaltens des MOSFETs wirklich im gesperrten Zustand befindet.From the publication DE 10 2006 029 928 a cascode driver is known, which has a further control means for driving a MOSFET of the cascode, that after switching on a circuit device of the cascode driver can cause a time-delayed switching of the MOSFET, so as to ensure that the JFET correctly by the generation of a corresponding drive signal through the Control means is in a blocking state. The disadvantage here is that the time delay must be set permanently, and no control is possible, whether the JFET is really in the moment of turning on the MOSFETs in the locked state.

Eine erfindungsgemäße Aufgabe ist somit die Bereitstellung einer Schaltungsanordnung zum Betrieb einer Kaskodentreibers, die nach einer Sperrung des selbstsperrenden Halbleiterschalters zuverlässig und schnell diese Sperrung wieder aufzuheben vermag, sobald die notwendigen elektrischen Voraussetzungen in Form eines ausreichenden Sperrzustandes des selbstleitenden Halbleiterschalters vorliegen.An object of the invention is thus to provide a circuit arrangement for operating a cascode driver, which is able to reliably and quickly cancel this blockage after a blocking of the normally-off semiconductor switch, as soon as the necessary electrical requirements are present in the form of a sufficient blocking state of the normally-on semiconductor switch.

Die Aufgabe wird gelöst durch die Schaltungsanordnung nach Hauptanspruch 1. Ausführungen der Erfindung sind in den Unteransprüchen aufgeführt.The object is achieved by the circuit arrangement according to main claim 1. Embodiments of the invention are listed in the subclaims.

Ohne Einschränkung der Anwendbarkeit der hier vorgestellten technischen Lehre war im Rahmen der Charakterisierung von selbstleitenden JFETs auf der Basis von Siliziumkarbid (SiC) ein Treiber zu entwickeln, der in der Lage ist, eine Kaskode aus einem selbstleitenden JFET (z. B. 1200 V Typ) und einem selbstsperrenden p-MOSFET (z. B. 30 V Typ), insbesondere einem Niederspannungs-MOSFET anzusteuern, um diese als Brückenschalter in Stromrichtern, bzw. Wechselrichtern einsetzen zu können. Daher ist die folgende Beschreibung lediglich als beispielhafte Umsetzung der erfinderischen Lehre anhand dieser konkreten Anwendung zu verstehen, die zum besseren Verständnis konkrete Bauelementetypen und durch diese bedingte Spannungsverhältnisse aufführt, ohne dass diese konkrete Nennung eine Beschränkung des erfindungsgemäßen Gedankens auf die der Beschreibung zu Grunde liegenden Anwendung oder die aufgeführten Bauelementetypen bewirken soll. Insofern ist soll im Folgenden der Begriff JFET repräsentativ für selbstleitende Halbleiterschalter, und der Begriff MOSFET repräsentativ für selbstsperrende Halbleiterschalter gemeint sein.Without limiting the applicability of the present teachings, in the context of the characterization of silicon carbide (SiC) self-conducting JFETs, a driver capable of providing a cascode of a normally-on JFET (e.g., 1200V type ) and a self-blocking p-MOSFET (eg 30 V type), in particular a low-voltage MOSFET, in order to be able to use these as bridge switches in converters or inverters. Therefore, the following description is to be understood merely as exemplary implementation of the inventive teaching with reference to this specific application that lists concrete types of components and voltage conditions caused by them for better understanding, without this specific mention limiting the inventive concept to the underlying application of the description or should cause the listed types of components. In this respect, the term JFET is to be understood as representative of normally-off semiconductor switches, and the term MOSFET is to be understood as representative of normally-off semiconductor switches.

Die Schaltung und deren Wirkungsweise werden im Folgenden mittels Figuren illustriert, die zur leichteren Erklärung dienen, nicht aber zur Beschränkung interpretiert werden sollen. Es zeigen:The circuit and its mode of action are illustrated below by means of figures, which serve to facilitate explanation, but are not to be interpreted as limiting. Show it:

1 ein Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung zum Betrieb einer Kaskodenschaltung, 1 a block diagram of a circuit arrangement according to the invention for operating a cascode circuit,

2 eine erste Schaltungsanordnung zur Umsetzung einer erfindungsgemäßen Schaltungsanordnung, und 2 a first circuit arrangement for implementing a circuit arrangement according to the invention, and

3 eine zweite Schaltungsanordnung zur Umsetzung einer erfindungsgemäßen Schaltungsanordnung 3 a second circuit arrangement for implementing a circuit arrangement according to the invention

Das Blockschaltbild gemäß 1 zeigt eine Kaskodenschaltung umfassend einen selbstsperrenden Halbleiterschalter 11, der mit seiner Source-Elektrode mit einem selbstleitenden Halbleiterschalter 10 verbunden ist. Der selbstleitende Halbleiterschalter 10 ist über eine Steuerelektrode und eine Steuerleitung 12 mit einer Treiberschaltung 13 verbunden. Die Treiberschaltung 13 wird durch eine positive Versorgungsspannung 16, die auch mit einer Source-Elektrode der selbstleitende Halbleiter Schalter 10 verbunden ist, und einer Treiber-Masse 17 versorgt. Die positive Versorgungsspannung 16 und die Treiber-Masse 17 sind mit einer Überwachungseinheit 14 verbunden, um in dem Fall, dass die Versorgungsspannung einen kritischen Wert erreicht, ein Öffnen-Signal über eine Sicherungsleitung 19 an eine Steuerelektrode des selbstsperrenden Halbleiterschalters 11 zu übermitteln.The block diagram according to 1 shows a cascode circuit comprising a self-locking semiconductor switch 11 , which uses its source electrode with a normally-on semiconductor switch 10 connected is. The self-conducting semiconductor switch 10 is via a control electrode and a control line 12 with a driver circuit 13 connected. The driver circuit 13 is due to a positive supply voltage 16 that also switches to a self-conducting semiconductor with a source electrode 10 connected, and a driver ground 17 provided. The positive supply voltage 16 and the driver ground 17 are with a monitoring unit 14 to open in the event that the supply voltage reaches a critical value, an open signal via a fuse line 19 to a control electrode of the normally-off semiconductor switch 11 to convey.

Die Sicherungsleitung 19 umfasst eine Verriegelungseinheit 15, die derart eingerichtet ist, dass sie das Öffnen-Signal in jedem Fall an die Steuerelektrode des selbstsperrenden Halbleiterschalters 11 überträgt. Ein Schliess-Signal, das von der Überwachungseinheit 14 in dem Fall erzeugt wird, wenn die Versorgungsspannung oberhalb des kritischen Wertes liegt, wird von der Verriegelungseinheit 15 nur in dem Fall auf die Steuerelektrode des selbstsperrender Halbleiterschalters 11 übertragen, wenn ein Spannungskriterium an der Source-Elektrode 18 erfüllt ist. Hierzu ist die Verriegelungseinheit 15 mit der Source-Elektrode 18 verbunden. Das Spannungskriterium wird vorzugsweise so gewählt, dass es nur erfüllt ist, wenn der selbstleitende Halbleiterschalter 10 sich in einem sperrenden Zustand befindet.The fuse line 19 includes a locking unit 15 , which is arranged such that in each case the opening signal to the control electrode of the self-locking semiconductor switch 11 transfers. A closing signal coming from the monitoring unit 14 is generated in the case when the supply voltage is above the critical value is from the locking unit 15 only in the case of the control electrode of the self-locking semiconductor switch 11 transmitted when a voltage criterion at the source electrode 18 is satisfied. For this purpose, the locking unit 15 with the Source electrode 18 connected. The voltage criterion is preferably chosen so that it is only satisfied if the normally-on semiconductor switch 10 is in a locked state.

In der in den 2 und 3 gezeigten Anwendungen ist die Kaskode mit einem Zwischenkreis, gebildet durch einen oder mehrere Zwischenkreiskondensatoren 24, des Wechselrichters verbunden, so dass die Kaskode in der Lage sein muss, Spannungen in der Höhe der Zwischenkreisspannung (z. B. 600 V) zuverlässig zu sperren. Eine zweite Kaskode, die gemeinsam mit der ersten Kaskode einen Brückenzweig des Wechselrichters bildet, ist nur der Vollständigkeit halber gezeigt, wobei diese zweite Kaskode mit einer vergleichbaren Schaltungsanordnung betrieben werden kann.In the in the 2 and 3 Applications shown is the cascode with a DC link, formed by one or more DC link capacitors 24 , connected to the inverter, so that the cascode must be able to reliably block voltages in the amount of DC link voltage (eg 600 V). A second cascode, which forms a bridge branch of the inverter together with the first cascode, is shown only for the sake of completeness, wherein this second cascode can be operated with a comparable circuit arrangement.

Die Kombination der beiden Schalter der Kaskode muss sich im Falle nicht ausreichender Treiberversorgungsspannung, bei dem der selbstleitende Halbleiterschalter 10 leitend werden könnte, wie ein selbstsperrender Schalter verhalten. Das korrekte Zusammenspiel beider Schalter wird durch die gezeigten Schaltungsanordnungen realisiert. Weiterhin sollte das Fehlerereignis einer nicht ausreichenden Treiberversorgungsspannung über eine Fehlerleitung korrekt signalisiert werden, damit eine angeschlossene Steuerschaltung darauf entsprechend reagieren kann.The combination of the two switches of the cascode must be in case of insufficient driver supply voltage, in which the normally-on semiconductor switch 10 could become conductive as a self-locking switch behavior. The correct interaction of both switches is realized by the circuit arrangements shown. Furthermore, the error event of an insufficient driver supply voltage should be correctly signaled via an error line so that a connected control circuit can respond accordingly.

Die erfindungsgemäße Schaltungsanordnung zum Betrieb der Kaskode steuert die Schalterkombination aus selbstleitendem JFET 10 und selbstsperrendem p-MOSFET 11 an. Der JFET 10 wird über die Eingangspulse geschaltet und der p-MOSFET 11 abhängig von der dem JFET-Treiber 13 zur Verfügung stehenden Spannung.The circuit arrangement according to the invention for operating the cascode controls the switch combination of normally-on JFET 10 and self-blocking p-MOSFET 11 at. The JFET 10 is switched via the input pulses and the p-MOSFET 11 depending on the JFET driver 13 available voltage.

Tritt der Fall auf, dass die Treiberspannung unter eine Spannung fällt, bei der gerade noch eine abschnürende Wirkung des Strompfades durch den selbstleitenden JFET 10 aufgrund der Ausdehnung seiner Raumladungszone auftritt, die sogenannte Pinch-off Spannung des JFETs, so könnte dieser in den leitenden Zustand übergehen. Um in diesem Fall einen Brückenkurzschluss zu vermeiden, reagiert der Treiber frühzeitig, d. h. bei Unterschreiten einer vorgegebenen Abschaltschwelle, auf die fallende Treiberversorgungsspannung 16 und öffnet (bzw. sperrt) den p-MOSFET 11 der betroffenen Kaskode. Dadurch steigt das Spannungspotential an der Source-Elektrode des zugehörigen JFETs 10, so dass der JFET 10 auch bei fehlender oder zusammenbrechender Treiberversorgungsspannung sicher abgeschaltet werden kann. Des Weiteren darf der p-MOSFET 11 nicht erneut eingeschaltet werden (z. B. weil die Versorgungsspannung des Kaskodentreibers kurzfristig wieder über eine Abschaltschwelle angestiegen ist), solange der JFET 10 nicht zuverlässig sperrt, da sonst der Zwischenkreis 24 kurzgeschlossen wäre. Dafür ist eine entsprechende Verriegelung des Treibersignals des p-MOSFET nötig.If the case occurs that the drive voltage falls below a voltage, with just a throttling effect of the current path through the normally-on JFET 10 Due to the expansion of its space charge zone occurs, the so-called pinch-off voltage of the JFET, so this could go into the conductive state. In order to avoid a bridge short-circuit in this case, the driver responds early, ie falls below a predetermined switch-off threshold, to the falling driver supply voltage 16 and opens (locks) the p-MOSFET 11 the affected cascode. This increases the voltage potential at the source of the associated JFET 10 , so the JFET 10 can be switched off safely even in the absence or collapse driver supply voltage. Furthermore, the p-MOSFET 11 can not be turned on again (eg because the supply voltage of the cascode driver has briefly risen again above a switch-off threshold), as long as the JFET 10 not reliably locks, otherwise the DC link 24 would be shorted. For a corresponding locking of the drive signal of the p-MOSFET is necessary.

Es sei an dieser Stelle zusätzlich erwähnt, dass ein zweiter Fehlerfall, bei dem der p-MOSFET 11 während eines leitenden Zustandes des JFET 10 abgeschaltet und hierbei aufgrund seiner geringen maximalen Sperrspannung durch die Zwischenkreisspannung zerstört wird, eigentlich nur bei Versagen von Bauteilen tritt, nicht aber durch während des normalen Betriebs auftretende Schaltreihenfolgen auftritt.It should also be mentioned at this point that a second error case in which the p-MOSFET 11 during a conducting state of the JFET 10 switched off and this is destroyed due to its low maximum blocking voltage by the intermediate circuit voltage, actually occurs only in case of failure of components, but does not occur due to occurring during normal operation switching sequences.

Jedem JFET 10 ist ein zugehöriger Kaskoden-MOSFET 11 zugeordnet. Beide Schalter werden durch den Kaskode-Treiber angesteuert. Somit setzt sich der Kaskodentreiber aus dem Treiber 13 für den JFET 10, dem Treiber für den p-MOSFET 11 und der Treiberspannungsüberwachung 14 zusammen. Der JFET-Treiber 13 und der MOSFET-Treiber sind mit der Treiberspannungsüberwachung 14 gekoppelt, da diese im Fehlerfall den Abschnürvorgang des JFETs 10 einleitet. Die Treiberspannungsüberwachung 14 generiert mittels eines Bauteils, das über eine Referenzspannung die Schaltschwelle definiert (nicht gezeigt), im Falle der ausreichenden Spannung einen LOW Pegel am Ausgang, im Fall nicht ausreichender Spannung einen HIGH Pegel. Bemerkenswert ist, dass die Referenzspannung, die die Schaltschwelle festlegt, nicht von der momentan anliegenden Treiberspannung 16 abhängig ist. Durch die Spannungsüberwachung wird der Treiber des p-MOSFETs 11 angesteuert, der im Fehlerfall einen HIGH Pegel ausgibt, also genau die Spannung, die als verbleibende Treiberversorgungsspannung 16 auch an der Source-Elektrode des p-MOSFETs 11 anliegt, wodurch dieser sperrt. Tritt ein Öffnen des p-MOSFETs 11 als Folge eines Fehlerfalls auf, so ist die Steuerelektrode des JFETs 10 auf Treiber-Masse 17 zu ziehen. Das Herunterziehen der Steuerelektrode des JFETs 10 ist notwendig, da bei anliegendem Treiber-HIGH-Pegel die Steuerelektrode mit der Spannung an der Source-Elektrode des JFETs 10, auf das sich auch die Treiberversorgungsspannung 16 bezieht, dieselbe Potentialverschiebung erfahren würde und der JFET 10 nicht abgeschnürt werden könnte. Dies wird auch durch den Kaskodentreiber realisiert.Every JFET 10 is an associated cascode MOSFET 11 assigned. Both switches are controlled by the cascode driver. Thus, the cascode driver is removed from the driver 13 for the JFET 10 , the driver for the p-MOSFET 11 and the driver voltage monitoring 14 together. The JFET driver 13 and the MOSFET driver are with the driver voltage monitor 14 coupled, as these in the event of error, the constriction of the JFETs 10 initiates. Driver voltage monitoring 14 generated by means of a component which defines the switching threshold via a reference voltage (not shown), in the case of sufficient voltage, a LOW level at the output, in the case of insufficient voltage a HIGH level. It is noteworthy that the reference voltage that defines the switching threshold does not depend on the currently applied drive voltage 16 is dependent. Voltage monitoring becomes the driver of the p-MOSFET 11 controlled, which outputs a HIGH level in the event of a fault, that is, exactly the voltage which is the remaining driver supply voltage 16 also at the source of the p-MOSFET 11 is applied, whereby this locks. Occurs when opening the p-MOSFET 11 as a result of an error, the control electrode of the JFET is 10 on driver ground 17 to draw. Pulling down the control electrode of the JFET 10 is necessary because at the applied driver HIGH level, the control electrode with the voltage at the source electrode of the JFET 10 , which also affects the driver supply voltage 16 , would experience the same potential shift and the JFET 10 could not be cut off. This is also realized by the cascode driver.

Weiterhin wird durch die Treiberspannungsüberwachung 14 eine Fehlerleitung auf der Primärseite des Treibers angesteuert, die den Fehlerfall signalisiert, zum Beispiel, indem im Fehlerfall das Leitungspotential nach GND gezogen wird. Dadurch kann der Fehler durch eine Logik der Betriebsführung erfasst werden.Furthermore, by the driver voltage monitoring 14 an error line on the primary side of the driver is triggered, which signals the error case, for example, by the line potential is pulled to GND in case of error. Thus, the error can be detected by a logic of management.

Die Verriegelung des p-MOSFET Treibers ist über eine Überwachung der Spannung über dem p-MOSFET 11 realisiert. Diese ist auch deswegen wichtig, da der p-MOSFET 11 nicht eingeschaltet werden sollte, wenn eine gegebenenfalls parallel liegende Kapazität 20 geladen ist. Solange die Spannung über dem p-MOSFET 11 größer oder gleich der Pinch-off Spannung des JFETs 10 ist, ist dies ein Indiz dafür, dass der JFET 10 durch den JFET-Treiber 13 noch nicht aktiv gesperrt worden ist und der p-MOSFET 11 nicht eingeschaltet werden darf.The locking of the p-MOSFET driver is via monitoring the voltage across the p-MOSFET 11 realized. This is also because of it important because of the p-MOSFET 11 should not be switched on, if an optionally parallel lying capacity 20 loaded. As long as the voltage is above the p-mosfet 11 greater than or equal to the pinch-off voltage of the JFET 10 is, this is an indication that the JFET 10 through the JFET driver 13 has not been actively disabled and the p-MOSFET 11 can not be switched on.

Der JFET Treiber 13 kann, wie in 2 dargestellt, als zweistufiger Treiber ausgeführt sein. Die erste Stufe 22 übernimmt dann die galvanische Trennung und die Rückmeldung einiger Statussignale des Treibers. Für die zweite Stufe 23 wird ein Treiber verwendet, der einen höheren Strompeak als der Treiber der ersten Stufe 22 liefern kann und den JFET 10 somit schneller ein- und ausschalten kann. Im Fehlerfall wird die Steuerelektrode des JFETs 10 auf das Potential der Treiber-Masse 17 gezogen, damit der JFET 10 auch in der Lage ist, sich abzuschnüren. Dazu wird der zweiten Treiberstufe 23 das Eingangssignal entzogen. Dies wird durch einen am Eingang der zweiten Treiberstufe befindlichen MOSFET als Blockierschaltung 21 realisiert, der von der Treiberspannungsüberwachung 14 oder der Verriegelungsschaltung 15 angesteuert wird. Dies funktioniert nur bei einem zweistufigen Treiberkonzept.The JFET driver 13 can, as in 2 represented as a two-stage driver. The first stage 22 then takes over the galvanic isolation and the feedback of some status signals of the driver. For the second stage 23 a driver is used that has a higher current peak than the first stage driver 22 can deliver and the JFET 10 thus faster on and off. In the event of a fault, the control electrode of the JFET 10 to the potential of the driver ground 17 pulled, so the JFET 10 also able to unbind itself. This is the second driver stage 23 the input signal deprived. This is done by a MOSFET located at the input of the second driver stage as a blocking circuit 21 realized by the driver voltage monitoring 14 or the latch circuit 15 is controlled. This only works with a two-step driver concept.

Eine weitere Möglichkeit, die Steuerelektrode des JFETs 10 vom HIGH Pegel des Treibers der ersten Stufe zu trennen (und seine Ansteuerung durch die Treiberschaltung 13 dadurch zu blockieren), der auch bei einem einstufigen Treiber verwendet werden könnte, ist der Einsatz eines bidirektionalen Schalters als Blockierschaltung 21 integriert in die Steuerleitung 12 nach der Treiberstufe, der in dem Ausführungsbeispiel gemäß 3 durch zwei MOSFETs realisiert ist. Dieser wird von der Überwachungseinheit 14 bzw. durch die Verriegelungseinheit 15 angesteuert, und im Fehlerfall wird die Leitung vom Treiber zum Gate so aufgetrennt, dass der JFET 10 abgeschnürt werden kann. Diese Variante hat den Vorteil, dass der JFET 10 komplett von der Treiberschaltung 13 getrennt wird und sämtliches Fehlverhalten, insbesondere Potentialverschiebungen in der Treiberschaltung 13 den Abschnürvorgang des JFETs 10 nicht beeinflussen können.Another option is the control electrode of the JFET 10 from the HIGH level of the first stage driver (and its drive through the driver circuit 13 thereby blocking), which could also be used in a single-stage driver, is the use of a bidirectional switch as a blocking circuit 21 integrated in the control line 12 according to the driver stage, which in the embodiment according to 3 realized by two MOSFETs. This is provided by the monitoring unit 14 or by the locking unit 15 in the event of a fault, the line from the driver to the gate is disconnected so that the JFET 10 can be cut off. This variant has the advantage that the JFET 10 completely from the driver circuit 13 is disconnected and all misconduct, in particular potential shifts in the driver circuit 13 the constriction process of the JFET 10 can not influence.

Durch ein Bauteil zur Erzeugung einer Spannungsreferenz und einen Operationsverstärker ist ein Schaltkreis realisiert, der bei ausreichender Treiberversorgungsspannung 16 einen LOW Pegel und im Falle der zu geringen Spannung einen HIGH Pegel, der der momentan anliegenden Treiberversorgungsspannung 16 entspricht, ausgibt. Der normale Betriebszustand wird durch eine eingebaute Schaltschwellenhysterese erst bei nahezu vollständig anliegender erwarteter Treiberversorgungsspannung erreicht. Mit diesen beiden Potentialen können direkt der p-MOSFET Treiber sowie der MOSFET 21 zur Sperrung des JFET Treibers 13 angesteuert werden.By a component for generating a voltage reference and an operational amplifier, a circuit is realized which, with sufficient driver supply voltage 16 a LOW level and in the case of too low voltage a HIGH level, that of the currently applied driver supply voltage 16 corresponds, spends. The normal operating state is achieved by a built-in switching threshold hysteresis only at almost fully applied expected driver supply voltage. With these two potentials can directly the p-MOSFET driver and the MOSFET 21 to block the JFET driver 13 be controlled.

Die Meldung des Fehlers der zu geringen Treiberspannung erfolgt beispielsweise über einen Optokoppler auf die Primärseite des Treibers, wo damit eine Fehlerleitung auf GND gezogen werden kann. In diesem Fall kann auch eine Kopplung mit den Statussignalen des Treibers der ersten Stufe erfolgen, wodurch dann durch die zu geringe Treiberspannung ein READY Signal über den Optokoppler auf GND gezogen wird, was allerdings auf den Fehlerstatus des Treibers der ersten Stufe keinerlei Einfluss hat, aber von einer externen Logik der Betriebsführung, die das READY Signal auswertet, erkannt wird.The message of the error of the driver voltage is too low, for example, via an optocoupler on the primary side of the driver, where so that a fault line can be pulled to GND. In this case, a coupling with the status signals of the driver of the first stage can be carried out, which then pulls a READY signal through the optocoupler to GND due to the low drive voltage, but this has no effect on the error status of the driver of the first stage, but is detected by an external logic of the plant management that evaluates the READY signal.

Für den p-MOSFET Treiber kommt ein einstufiger Treiber zum Einsatz, der über einen nicht galvanisch getrennten Treiberbaustein realisiert ist. Die galvanische Trennung ist hier nicht nötig, da die Treiberspannungsüberwachung, die diesen Treiber ansteuert, auf dasselbe Potential bezogen ist. Steuer- und Source-Elektrode des p-MOSFETs 11 sind über einen Widerstand verbunden, sodass der Treiber das die Stuerelektrode des p-MOSFET 11 aktiv auf Treiber GND ziehen muss, was nur möglich ist, wenn die Spannungsüberwachung 14 im Normalbetrieb einen LOW Pegel liefert. Weiterhin ist durch eine Zener-Diode am Treiberausgang sichergestellt, dass bei fehlender oder zu niedriger Versorgungsspannung 16 der Treiber nicht in der Lage ist, die Steuerelektrode des p-MOSFETs 11 auf das Potential der Treiber-Masse 17 zu ziehen und den p-MOSFET 11 bei nicht ausreichender Treiberversorgungsspannung 16 auch nicht einschalten kann.For the p-MOSFET driver, a single-stage driver is used which is implemented via a non-galvanically isolated driver module. Galvanic isolation is not necessary here because the drive voltage monitoring that controls this driver is based on the same potential. Control and source electrode of the p-MOSFET 11 are connected via a resistor, so that the driver is the perturbation electrode of the p-MOSFET 11 must actively pull on driver GND, which is only possible if the voltage monitoring 14 in normal operation delivers a LOW level. Furthermore, it is ensured by a Zener diode at the driver output that in case of missing or too low supply voltage 16 the driver is unable to control the gate of the p-mosfet 11 to the potential of the driver ground 17 to pull and the p-MOSFET 11 if the driver supply voltage is insufficient 16 also can not turn on.

Die Überwachung der Spannung über dem p-MOSFET 11 ist mittels eines Spannungsteilers und einem optionalen Kondensator 20 realisiert, die beide parallel zum p-MOSFET 11 liegen. Der Spannungsteiler dient ggf. gleichzeitig auch als Entladewiderstand für den Kondensator 20, der sich bei sperrendem JFET 10 nicht mehr aus dem Zwischenkreis 24 nachladen kann. Somit kann der p-MOSFET 11 nach einer Verzögerungszeit durch das Entladen (die bei fehlendem Kondensator 20 entfällt) spannungslos eingeschaltet werden. Solange der Kondensator 20 noch geladen ist (bzw. bei fehlendem Kondensator 20 zu jeder Zeit) wird über den Spannungsteiler ein zusätzlicher Verriegelungsschalter, in diesem Fall ebenfalls als p-MOSFET ausgeführt, angesteuert, der die an der Source-Elektrode des p-MOSFETs 11 der Kaskode anliegende Spannung auf den p-MOSFET Treiber gibt, wodurch dieser einen HIGH Pegel ausgibt und der p-MOSFET sperrt. Damit der Pegel der Verriegelungsschaltung 15 nicht von der Treiberspannungsüberwachung 14 beeinflusst wird, ist die Treiberspannungsüberwachung 14 über einen Widerstand an die Verriegelungsschaltung 15 angebunden. Darüber muss im Normalbetrieb der Eingang des p-MOSFET Treibers heruntergezogen werden, was nur dann funktioniert, wenn keine Spannung mehr über dem zum p-MOSFET 11 parallel liegenden Kondensator 20 anliegt und der zusätzliche Verriegelungsschalter sperrt.Monitoring the voltage across the p-MOSFET 11 is by means of a voltage divider and an optional capacitor 20 realized, both parallel to the p-MOSFET 11 lie. If necessary, the voltage divider also simultaneously serves as a discharge resistor for the capacitor 20 that is blocking JFET 10 no longer from the DC link 24 can reload. Thus, the p-MOSFET 11 after a delay time due to discharging (the case of missing capacitor 20 not applicable) are switched off without voltage. As long as the capacitor 20 is still charged (or in the absence of a capacitor 20 at any time) is via the voltage divider an additional interlock switch, in this case also designed as a p-MOSFET, driven, which at the source of the p-MOSFET 11 the cascode voltage is applied to the p-MOSFET driver, whereby this outputs a high level and the p-MOSFET blocks. Thus the level of the latch circuit 15 not from the driver voltage monitoring 14 is the driver voltage monitoring 14 via a resistor to the latch circuit 15 tethered. In addition, in normal operation, the input of the p-MOSFET driver must be pulled down, which works only when no voltage is higher than that to the p-MOSFET 11 parallel capacitor 20 is applied and the additional locking switch locks.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

1010: selbstleitender Halbleiterschalterself-conducting semiconductor switch
1111: selbstsperrender Halbleiterschalterself-locking semiconductor switch
1212: Steuerleitungcontrol line
1313: Treiberschaltungdriver circuit
1414: Überwachungsschaltungmonitoring circuit
1515: Verriegelungsschaltunglocking circuit
1616: positive Versorgungsspannungpositive supply voltage
1717: Treiber-MasseDriver mass
1818: Source-Elektrode des selbstsperrenden HalbleiterschaltersSource electrode of the self-locking semiconductor switch
1919: Sicherungsleitungfuse line
2020: Kondensatorcapacitor
2121: Blockierschaltungblocking circuit
22, 2322, 23: Treiberstufendriver stages
2424: ZwischenkreiskondensatorenDC link capacitors
2525: Blockiersignalblocking signal

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

DE 102006029928 [0003]

Claims

Circuit arrangement for operating a cascode circuit with a normally-on semiconductor switch ( 10 ) and a self-locking semiconductor switch ( 11 ), wherein the circuit arrangement comprises: a driver circuit ( 13 ) for the transmission of control signals via a control line ( 12 ) to a control electrode of the normally-on semiconductor switch ( 10 ); A monitoring circuit ( 14 ) for a supply voltage of the driver circuit, which via a fuse line ( 19 ) with the self-locking semiconductor switch ( 11 ), characterized in that the fuse line ( 19 ) a latch circuit ( 15 ) which is arranged to apply a closing signal only to the normally-off semiconductor switch ( 11 ) if a voltage criterion of a source electrode ( 18 ) of the self-locking semiconductor switch ( 11 ) is satisfied.

Circuit arrangement according to claim 1, characterized in that the voltage criterion is selected such that it is only in the case of a blocking of the normally-on semiconductor switch ( 10 ) is satisfied.

Circuit arrangement according to one of the preceding claims, characterized in that a delay capacitor ( 20 ) parallel to the self-locking semiconductor switch ( 11 ) is attached.

Circuit arrangement according to one of the preceding claims, characterized in that the driver circuit ( 13 ) a blocking circuit ( 21 ), in response to an electrical signal, which is associated with the fulfillment of the voltage criterion, the transmission of drive signals to the normally-on semiconductor switch ( 10 ) is suppressed in favor of a lock signal.

Circuit arrangement according to Claim 4, characterized in that the blocking circuit ( 21 ) into the control line ( 12 ) is integrated.

Circuit arrangement according to Claim 4, characterized in that the driver circuit has a first driver stage ( 22 ) and a second driver stage ( 23 ), and the blocking circuit ( 21 ) between the first driver stage ( 22 ) and the second driver stage ( 23 ) is arranged.

Circuit arrangement according to one of the preceding claims, characterized in that the normally-on semiconductor switch ( 10 ) is a JFET, in particular a silicon carbide JFET.

Circuit arrangement according to one of the preceding claims, characterized in that the self-locking semiconductor switch ( 11 ) is a p-MOSFET.

Inverter with a cascode circuit, which is connected to a circuit arrangement for operating the cascode circuit according to one of the preceding claims for driving.