DE102009056595A1

DE102009056595A1 - Electronic device i.e. electronic switching arrangement such as integrated semiconductor switch, has output stage supplying voltage as band gap reference voltage, where voltage is formed as combination of voltage drops at PN-junction

Info

Publication number: DE102009056595A1
Application number: DE102009056595A
Authority: DE
Inventors: Vadim Valerievich Tucson Ivanov; Johannes Gerber; Ralf Brederlow
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 2009-12-02
Filing date: 2009-12-02
Publication date: 2011-06-09
Anticipated expiration: 2029-12-03
Also published as: DE102009056595B4

Abstract

The device (1) has a stage (2) generating a band gap reference voltage, and a power source implemented such that the source selectively supplies two current with absolute values at two time periods through a PN-junction of a transistor (T) i.e. PNP-bipolar transistor. An output stage supplies a voltage as the band gap reference voltage, where the voltage is formed as combination of two voltage drops at the PN-junction at the time periods. The output stage has a capacitive voltage divider (CS1) that is coupled with the PN-junction. An independent claim is also included for a method for generating a band gap reference voltage.

Description

GEBIET DER ERFINDUNGFIELD OF THE INVENTION

Die Erfindung betrifft eine elektronische Vorrichtung und ein Verfahren zum Bereitstellen einer Spannungsreferenz und insbesondere zum Bereitstellen einer umgekehrten Bandabstandsspannungsreferenz.The invention relates to an electronic device and a method for providing a voltage reference, and more particularly to providing a reverse bandgap voltage reference.

HINTERGRUNDBACKGROUND

Auf dem Gebiet ist bekannt, dass eine temperaturunabhängige Bandabstandsreferenzspannung VBGAP erster Ordnung wie folgt beschrieben werden kann VBGAP = VBE1 + KD·VTln( IC1IS2 / IS1IC2) (1) wobei VBE1, IC1 und IS1 die Basis-Emitter-Spannung, der Kollektorstrom und der Sättigungsstrom eines ersten Bipolartransistors und IC2 und IS2 die entsprechenden Ströme eines zweiten Bipolartransistors sind. Darüber hinaus ist IC1 größer als IC2 (d. h. der Strom oder die Stromdichte des Transistors 1 muss größer sein als der/die des Transistors 2). VT ist die Temperaturspannung, KD ein Auslegungsparameter, der größer ist als 1, und n das Verhältnis zwischen IC1 und IC2. IS1 und IS2 sind gewöhnlich gleich. Gleichung (1) kann auch wie folgt formuliert werden VBGAP = VBE1 + KD·(VBE1 – VBE2) (2) wobei VBE2 die Basis-Emitter-Spannung des zweiten Bipolartransistors ist. Die Bandabstandsspannung VBGAP ist eine technologieabhängige Konstante von etwa 1,2 V.It is known in the art that a temperature independent first order bandgap reference voltage VBGAP can be described as follows VBGAP = VBE1 + KD * VTln (IC1IS2 / IS1IC2) (1) wherein VBE1, IC1 and IS1 are the base-emitter voltage, the collector current and the saturation current of a first bipolar transistor, and IC2 and IS2 are the respective currents of a second bipolar transistor. In addition, IC1 is larger than IC2 (ie, the current or current density of the transistor 1 must be greater than that of the transistor 2 ). VT is the temperature voltage, KD is a design parameter greater than 1, and n is the ratio between IC1 and IC2. IS1 and IS2 are usually the same. Equation (1) can also be formulated as follows VBGAP = VBE1 + KD * (VBE1 - VBE2) (2) where VBE2 is the base-emitter voltage of the second bipolar transistor. The bandgap voltage VBGAP is a technology-dependent constant of about 1.2 V.

Gleichung (2) kann durch KD geteilt und wie folgt umgestellt werden VRBGP = VBGAP / KD = 1 / KD·VBE1 + (VBE1 – VBE2) = VBE1(1 + 1 / KD) – VBE2 (3) Equation (2) can be divided by KD and switched as follows VRBGP = VBGAP / KD = 1 / KD * VBE1 + (VBE1 - VBE2) = VBE1 (1 + 1 / KD) - VBE2 (3)

Die Bandabstandsspannung VBGAP wird dann um den Faktor KD reduziert. Dadurch kann ein umgekehrter Bandabstandsspannungspegel VRBGP von 200 mV bereitgestellt werden.The bandgap voltage VBGAP is then reduced by the factor KD. Thereby, a reverse band gap voltage level VRBGP of 200 mV can be provided.

Gleichung (3) kann auch wie folgt formuliert werden VRBGP = 1 / KD VBE1 + VTln( IC1IS2 / IS1IC2 ).(4)Equation (3) can also be formulated as follows VRBGP = 1 / KD VBE1 + VTln ( IC1IS2 / IS1IC2 ). (4)

Die US 7,411,443 B2 offenbart eine Schaltung mit umgekehrter Bandabstandsspannungsreferenz mit hoher Genauigkeit. Eine Ausführungsform dieser Art Schaltung mit umgekehrter Bandabstandsspannungsreferenz ist in 1 gezeigt. Es gibt einen ersten Widerstand R1 und einen zweiten Widerstand R2, die als Spannungsteiler gekoppelt sind, der zwischen Masse und einem ersten Leiter 17 verbunden ist. Es gibt einen ersten und einen zweiten Transistor Q1, Q2. Die Basis des ersten Transistors Q1 ist an den Spannungsteiler gekoppelt, um eine erste Spannung VBE1 (1 + 1/KD) zwischen dem ersten Leiter 17 und Masse zu erzeugen. KD ist dann das Verhältnis der Widerstandswerte des ersten und zweiten Widerstands. Der zweite Transistor Q2 ist auch über entsprechende Widerstände R4, R5 zwischen dem ersten Leiter 17 und Masse gekoppelt. Die Basis des zweiten Transistors Q2 ist auch an den ersten Leiter 17 gekoppelt. Es gibt auch einen Verstärker 12. Der positive Eingang des Verstärkers ist an den Kollektor des ersten Transistors Q1 und der negative Eingang des Verstärkers an den Kollektor des zweiten Transistors Q2 gekoppelt. Der Ausgang des Verstärkers 12 ist an ein Gate eines MOSFETs M1 gekoppelt. M1 ist zwischen der Versorgungsspannung VDD und dem ersten Leiter 17 gekoppelt. Der Verstärker 12 stellt sicher, dass die Spannung an den Knoten 16A und 16B gleich ist. Die umgekehrte Bandabstandsspannung VRBGP wird am Emitter des zweiten Transistors bereitgestellt. Aufgrund der Kopplung der Transistoren Q1 und Q2 beträgt die Spannung am ersten Leiter 17 VBE1(1 + 1/KD) = VBE2 + VRBGP. Dies sorgt dafür, dass VRBGP = VBE1(1 – 1/KD) – VBE2, wie mit Gleichung (3) gezeigt.The US 7,411,443 B2 discloses a reverse bandgap voltage reference circuit with high accuracy. An embodiment of this type of reverse bandgap voltage reference circuit is shown in FIG 1 shown. There is a first resistor R1 and a second resistor R2 coupled as a voltage divider between ground and a first conductor 17 connected is. There is a first and a second transistor Q1, Q2. The base of the first transistor Q1 is coupled to the voltage divider to provide a first voltage VBE1 (1 + 1 / KD) between the first conductor 17 and produce mass. KD is then the ratio of the resistance values of the first and second resistors. The second transistor Q2 is also connected through respective resistors R4, R5 between the first conductor 17 and mass coupled. The base of the second transistor Q2 is also to the first conductor 17 coupled. There is also an amplifier 12 , The positive input of the amplifier is coupled to the collector of the first transistor Q1 and the negative input of the amplifier is coupled to the collector of the second transistor Q2. The output of the amplifier 12 is coupled to a gate of a MOSFET M1. M1 is between the supply voltage VDD and the first conductor 17 coupled. The amplifier 12 Make sure the tension on the knot 16A and 16B is equal to. The inverse bandgap voltage VRBGP is provided at the emitter of the second transistor. Due to the coupling of the transistors Q1 and Q2, the voltage at the first conductor is 17 VBE1 (1 + 1 / KD) = VBE2 + VRBGP. This ensures that VRBGP = VBE1 (1-1 / KD) - VBE2 as shown by Equation (3).

Die in der US 7,411,443 gezeigten Schaltungen bieten eine außergewöhnliche Genauigkeit und können mit Versorgungsspannungspegeln unter 1 V betrieben werden. Diese Schaltungen sind jedoch relativ komplex und erfordern Bipolartransistoren mit einer hohen Verstärkung (mindestens 40), und ihre Kollektoren können nicht verbindlich mit Masse (Substrattyp) verbunden werden, wie von manchen Techniken gefordert. Insbesondere bieten Standard-CMOS-Technologien nur eine geringe Verstärkung (3 bis 4) und Substrat-Bipolartransistoren.The in the US 7,411,443 The circuits shown provide exceptional accuracy and can operate at supply voltage levels below 1V. However, these circuits are relatively complex and require bipolar transistors with a high gain (at least 40) and their collectors can not be tied to ground (substrate type) as required by some techniques. In particular, standard CMOS technologies offer only low gain (3 to 4) and substrate bipolar transistors.

KURZZUSAMMENFASSUNGSUMMARY

Eine Aufgabe der Erfindung besteht darin, eine elektronische Vorrichtung und ein Verfahren zum Bereitstellen einer Referenzspannung für Technologien mit Bipolartransistoren mit geringer Verstärkung bereitzustellen, die auch weniger komplex und robuster sind als Konzepte aus dem Stand der Technik.It is an object of the invention to provide an electronic device and method for providing reference voltage for low gain bipolar transistor technologies which are also less complex and robust than prior art concepts.

Bei einem Aspekt der Erfindung wird eine elektronische Vorrichtung bereitgestellt, die eine Stufe zur Erzeugung einer Bandabstandsreferenzspannung mit einer Vorrichtung mit einem PN-Übergang aufweist. Die Vorrichtung kann ein Transistor, insbesondere ein Bipolartransistor sein. Es gibt eine Stromquelle, die so ausgeführt ist, dass sie selektiv während einer ersten Zeitperiode einen Strom mit einem ersten Betrag durch den PN-Übergang speist. Ein Strom mit einem zweiten Betrag wird während einer zweiten Zeitperiode durch den PN-Übergang gespeist. Darüber hinaus gibt es eine Ausgangsstufe zum Bereitstellen einer Spannung, die eine Kombination aus einem ersten Spannungsabfall am PN-Übergang während der ersten Zeitperiode und einem zweiten Spannungsabfall am PN-Übergang während der zweiten Zeitperiode ist. Die Kombination aus den Spannungsabfällen am PN-Übergang während unterschiedlicher Zeitperioden kann eine Summe aus einem Bruchteil des ersten Spannungsabfalls am PN-Übergang und der Differenz aus dem ersten Spannungsabfall am PN-Übergang und einem zweiten Spannungsabfall am PN-Übergang sein. Gemäß diesem Aspekt der Erfindung wird der Grundaufbau eines Bandabstandsreferenzspannungsgenerators verändert. Eine temperaturkompensierte umgekehrte Bandabstandsspannung kann jedoch weiterhin erreicht werden. Statt zwei Vorrichtungen (z. B. eines ersten und zweiten Transistors) kann eine einzige Vorrichtung mit einem PN-Übergang (z. B. ein einzelner Transistor) verwendet werden. Es ist somit möglich, den gleichen PN-Übergang zu verwenden, der in zwei verschiedenen Zeitperioden mit zwei unterschiedlichen Strömen (d. h. unterschiedlichen Beträgen des Stroms) gespeist wird. Der zweite Strom ist vorteilhaft so ausgelegt, dass er einen Spannungsabfall am PN-Übergang erzeugt, der einem zweiten Spannungsabfall am PN-Übergang entspricht. Eine Summe aus den aufeinanderfolgenden Spannungsabfällen führt zu einer umgekehrten Bandabstandsspannung, wie mit Gleichung (4) angegeben. Das bedeutet, dass einige Aspekte des Bandabstandsprinzips von der Hardware zum Zeitbereich verschoben werden. Diese Aspekte und die weiteren Aspekte der Erfindung können bei der Verwendung von PNP- und NPN-Bipolartransistoren angewendet werden. Die Verwendung eines einzigen PN-Übergangs kann dann ausreichend sein.In one aspect of the invention, there is provided an electronic device having a step of generating a bandgap reference voltage with a device having a PN junction. The device may be a transistor, in particular a bipolar transistor. There is a current source configured to selectively feed a current at a first magnitude through the PN junction during a first time period. A current with a second amount is during a second time period fed by the PN junction. In addition, there is an output stage for providing a voltage that is a combination of a first voltage drop at the PN junction during the first time period and a second voltage drop at the PN junction during the second time period. The combination of the voltage drops at the PN junction during different time periods may be a sum of a fraction of the first voltage drop at the PN junction and the difference from the first voltage drop at the PN junction and a second voltage drop at the PN junction. According to this aspect of the invention, the basic structure of a bandgap reference voltage generator is changed. However, a temperature compensated inverse bandgap voltage can still be achieved. Instead of two devices (eg, a first and second transistor), a single device with a PN junction (eg, a single transistor) may be used. It is thus possible to use the same PN junction, which is fed in two different time periods with two different currents (ie different amounts of current). The second current is advantageously designed so that it generates a voltage drop at the PN junction, which corresponds to a second voltage drop at the PN junction. A sum of the consecutive voltage drops results in a reverse bandgap voltage as given by equation (4). This means that some aspects of the bandgap principle are shifted from the hardware to the time domain. These aspects and the other aspects of the invention can be applied to the use of PNP and NPN bipolar transistors. The use of a single PN junction may then be sufficient.

Bei einer Ausführungsform kann die Ausgangsstufe einen kapazitiven Spannungsteiler aufweisen, der so ausgeführt und gekoppelt ist, dass er einen Bruchteil des ersten Spannungsabfalls bereitstellt. Der kapazitive Spannungsteiler kann dann so gekoppelt sein, dass er den Bruchteil des ersten Spannungsabfalls um eine Differenz aus dem ersten Spannungsabfall und einem zweiten Spannungsabfall am PN-Übergang während der zweiten Zeitperiode erhöht. Dies kann vorteilhaft dadurch erreicht werden, dass eine Seite des kapazitiven Spannungsteilers während der zweiten Zeitperiode potentialfrei gehalten wird. Die Spannungspegel am kapazitiven Teiler sind dann im Wesentlichen eingefroren. Der kapazitive Spannungsteiler kann dann mit einer Seite (der Seite, die nicht potentialfrei ist) an den PN-Übergang gekoppelt sein. Wenn die zweite Seite potentialfrei gehalten und der Spannungsabfall am PN-Übergang verändert wird, während die andere Seite an den PN-Übergang gekoppelt ist, verändern sich die Spannungspegel an den Knoten des kapazitiven Spannungsteilers durch die Änderung des Spannungspegels am PN-Übergang. Wenn somit der Spannungsabfall am PN-Übergang aufgrund unterschiedlicher Ströme durch den PN-Übergang von einem ersten Spannungsabfall zu einem zweiten Spannungsabfall wechselt, werden die Spannungspegel an der potentialfreien Kapazität oder am potentialfreien kapazitiven Teiler um die Differenz aus dem ersten und dem zweiten Spannungsabfall erhöht. Bei einer Ausführungsform kann der kapazitive Teiler mindestens einen ersten und einen zweiten Kondensator aufweisen. Der erste und der zweite Kondensator können dann in Reihe zueinander geschaltet sein. Der erste Kondensator kann dann an den PN-Übergang gekoppelt sein, und der zweite Kondensator kann so ausgeführt sein, dass er während der zweiten Zeitperiode potentialfrei ist. Nach der ersten Zeitperiode kann der Knoten zwischen dem ersten und dem zweiten Kondensator einen Spannungspegel haben, der einem Bruchteil des ersten Spannungsabfalls am PN-Übergang entspricht. Zwischen der ersten und der zweiten Zeitperiode kann die andere Seite des zweiten Kondensators von einem Versorgungsspannungspegel (oder Referenzspannungspegel) so geschaltet werden, dass sie während der zweiten Zeitperiode potentialfrei ist. Mit anderen Worten kann der kapazitive Spannungsteiler so geladen werden, dass er einen Gesamtspannungsabfall hat, der dem ersten Spannungsabfall entspricht, der während der ersten Zeitperiode am PN-Übergang erzeugt wird. Während der zweiten Zeitperiode kann der kapazitive Teiler an einer Seite entkoppelt werden, um potentialfrei zu sein. Die andere Seite kann dann so gekoppelt werden, dass sie den Spannungsabfall empfängt, der während der zweiten Zeitperiode am PN-Übergang erzeugt wird.In one embodiment, the output stage may include a capacitive voltage divider configured and coupled to provide a fraction of the first voltage drop. The capacitive voltage divider may then be coupled to increase the fraction of the first voltage drop by a difference between the first voltage drop and a second voltage drop at the PN junction during the second time period. This can advantageously be achieved by keeping one side of the capacitive voltage divider potential-free during the second time period. The voltage levels on the capacitive divider are then substantially frozen. The capacitive voltage divider may then be coupled to the PN junction with one side (the side that is not floating). When the second side is held floating and the voltage drop across the PN junction is changed while the other side is coupled to the PN junction, the voltage levels at the nodes of the capacitive voltage divider change due to the change in voltage level at the PN junction. Thus, when the voltage drop across the PN junction changes from a first voltage drop to a second voltage drop due to different currents through the PN junction, the voltage levels on the floating capacitor or on the floating capacitive divider are increased by the difference between the first and second voltage drops. In one embodiment, the capacitive divider may include at least a first and a second capacitor. The first and second capacitors may then be connected in series. The first capacitor may then be coupled to the PN junction, and the second capacitor may be configured to be floating during the second time period. After the first time period, the node between the first and second capacitors may have a voltage level corresponding to a fraction of the first voltage drop at the PN junction. Between the first and second time periods, the other side of the second capacitor may be switched from a supply voltage level (or reference voltage level) to be floating during the second time period. In other words, the capacitive voltage divider may be charged to have a total voltage drop corresponding to the first voltage drop generated during the first time period at the PN junction. During the second time period, the capacitive divider on one side may be decoupled to be floating. The other side may then be coupled to receive the voltage drop generated at the PN junction during the second time period.

Der Anteil des ersten Spannungsabfalls und das Verhältnis aus dem ersten und dem zweiten Betrag des Stroms können dann so ausgelegt sein, dass sie eine negative und eine positive Spannungstemperaturabhängigkeit bereitstellen, die sich gegenseitig kompensieren. Der Anteil des ersten Spannungsabfalls und das Verhältnis aus dem ersten und dem zweiten Betrag der Ströme durch die PN-Übergänge während der ersten bzw. zweiten Zeitperiode können dann so ausgelegt sein, dass sie Temperaturabhängigkeiten bereitstellen, die sich bezüglich der kombinierten Ausgangsspannung gegenseitig kompensieren. Die Ausgangsstufe kann vorteilhaft so ausgeführt sein, dass sie die kombinierte Spannung abtastet, die dann als temperaturkompensierte umgekehrte Bandabstandsspannungsreferenz dient.The proportion of the first voltage drop and the ratio of the first and second amounts of the current may then be designed to provide negative and positive voltage temperature dependencies that compensate each other. The proportion of the first voltage drop and the ratio of the first and second amounts of the currents through the PN junctions during the first and second time periods, respectively, may then be designed to provide temperature dependencies that mutually compensate for the combined output voltage. The output stage may be advantageously designed to sample the combined voltage, which then serves as a temperature compensated inverted bandgap voltage reference.

Die elektronische Vorrichtung kann ferner so ausgeführt sein, dass sie eine Spannung an einem Knoten des kapazitiven Spannungsteilers während der zweiten Zeitperiode abtastet und hält. Das Verhältnis der Ströme während der ersten und der zweiten Zeitperiode kann so gewählt sein, dass eine Spannungsänderung hervorgerufen wird, die einer Differenz aus dem ersten Spannungsabfall und einem zweiten Spannungsabfall am PN-Übergang entspricht. Der kapazitive Teiler kann dann so ausgeführt sein, dass er die Summe aus dem Bruchteil des ersten Spannungsabfalls und der Differenz aus dem ersten und dem zweiten Spannungsabfall bereitstellt. Das bedeutet, dass der Spannungspegel an einem Knoten des kapazitiven Teilers während der zweiten Zeitperiode der umgekehrte Bandabstandsreferenzspannungspegel sein kann.The electronic device may be further configured to sample and hold a voltage at a node of the capacitive voltage divider during the second time period. The ratio of the currents during the first and the second time period may be selected such that a Voltage change is caused, which corresponds to a difference of the first voltage drop and a second voltage drop at the PN junction. The capacitive divider may then be configured to provide the sum of the fraction of the first voltage drop and the difference of the first and second voltage drops. That is, the voltage level at a node of the capacitive divider during the second time period may be the inverse bandgap reference voltage level.

Bei einem weiteren Aspekt der Erfindung kann die Ausgangsstufe einen Verstärker aufweisen. Der Verstärker kann als Verstärkungsstufe ausgeführt sein, um die Spannung aus dem kapazitiven Spannungsteiler zu verstärken. Der Verstärker kann an den kapazitiven Spannungsteiler gekoppelt sein, um eine zwischengespeicherte und/oder verstärkte Ausgangsspannung bereitzustellen, die proportional zum Spannungspegel am Knoten des kapazitiven Spannungsteilers ist. Die Ausgangsspannung kann während der zweiten Zeitperiode bereitgestellt werden.In a further aspect of the invention, the output stage may comprise an amplifier. The amplifier may be implemented as an amplification stage to amplify the voltage from the capacitive voltage divider. The amplifier may be coupled to the capacitive voltage divider to provide a latched and / or amplified output voltage that is proportional to the voltage level at the node of the capacitive voltage divider. The output voltage may be provided during the second time period.

Der Spannungsfolger kann ferner so ausgeführt sein, dass er automatisch offsetkompensiert wird. Die automatische Offsetkompensation kann vorteilhaft während der ersten Zeitperiode durchgeführt werden. Es kann ein Schalter vorgesehen sein, der so gekoppelt ist, dass er den Ausgang des Verstärkers während der ersten Zeitperiode mit dem negativen Eingang verbindet. Ein Kondensator kann an den invertierten Eingang des Verstärkers gekoppelt sein. Zwei weitere Schalter können dann so gekoppelt sein, dass sie die andere Seite des Kondensators und den positiven Eingang des Verstärkers während der ersten Zeitperiode an Masse koppeln. Dies ist ein effizienter Mechanismus zur automatischen Offsetkompensation, der Fehler und Offsets beseitigt.The voltage follower may be further configured to be automatically offset compensated. The automatic offset compensation may advantageously be performed during the first time period. A switch may be provided coupled to connect the output of the amplifier to the negative input during the first time period. A capacitor may be coupled to the inverted input of the amplifier. Two further switches may then be coupled to couple the other side of the capacitor and the positive input of the amplifier to ground during the first time period. This is an efficient mechanism for automatic offset compensation that eliminates errors and offsets.

Die Erfindung stellt auch ein Verfahren zur Erzeugung einer Bandabstandsreferenzspannung bereit. Ein Strom mit einem ersten Betrag kann während einer ersten Zeitperiode zu einem PN-Übergang gespeist werden. Ein Strom mit einem zweiten Betrag kann während einer zweiten Zeitperiode zum PN-Übergang gespeist werden. Es kann dann eine Spannung bereitgestellt werden, die eine Kombination aus einem ersten Spannungsabfall am PN-Übergang während der ersten Zeitperiode und einem zweiten Spannungsabfall am PN-Übergang während der zweiten Zeitperiode ist. Die Kombination kann die Summe aus einem Bruchteil des ersten Spannungsabfalls und der Differenz aus dem ersten Spannungsabfall und einem zweiten Spannungsabfall sein. Dies kann dazu verwendet werden, eine umgekehrte Bandabstandsreferenzspannung zu erzeugen. Dementsprechend wird die Beziehung zwischen dem ersten und dem zweiten Spannungsabfall in Übereinstimmung mit den entsprechenden Strömen im Zeitbereich bestimmt, und die Schaltung kann vereinfacht werden. Darüber hinaus kann der PN-Übergang viel einfacher sein.The invention also provides a method of generating a bandgap reference voltage. A current having a first amount may be fed to a PN junction during a first time period. A second magnitude current may be fed to the PN junction for a second time period. A voltage may then be provided which is a combination of a first voltage drop at the PN junction during the first time period and a second voltage drop at the PN junction during the second time period. The combination may be the sum of a fraction of the first voltage drop and the difference of the first voltage drop and a second voltage drop. This can be used to generate a reverse bandgap reference voltage. Accordingly, the relationship between the first and second voltage drops is determined in accordance with the respective currents in the time domain, and the circuit can be simplified. In addition, the PN junction can be much simpler.

KURZE BESCHREIBUNG DER ZEICHNUNGENBRIEF DESCRIPTION OF THE DRAWINGS

Weitere Aspekte der Erfindung ergeben sich aus der nachfolgenden Beschreibung der Ausführungsformen der Erfindung anhand der beigefügten Zeichnungen. Darin zeigen:Further aspects of the invention will become apparent from the following description of the embodiments of the invention with reference to the accompanying drawings. Show:

1 ein vereinfachtes Schaltbild eines Generators einer umgekehrten Bandabstandsspannungsreferenz gemäß dem Stand der Technik; 1 a simplified circuit diagram of a generator of a reverse bandgap voltage reference according to the prior art;

2 ein vereinfachtes Schaltbild eines Generators einer umgekehrten Bandabstandsspannungsreferenz gemäß einer Ausführungsform der Erfindung; und 2 a simplified circuit diagram of a generator of a reverse bandgap voltage reference according to an embodiment of the invention; and

3 ein vereinfachtes Schaltbild eines Generators einer umgekehrten Bandabstandsspannungsreferenz mit einer Abtaststufe mit automatischer Offsetkompensation. 3 a simplified circuit diagram of a generator of a reverse bandgap voltage reference with a sampling stage with automatic offset compensation.

AUSFÜHRLICHE BESCHREIBUNG BEISPIELHAFTER AUSFÜHRUNGSFORMENDETAILED DESCRIPTION OF EXEMPLARY EMBODIMENTS

2 zeigt ein vereinfachtes Schaltbild einer elektronischen Vorrichtung 1 in Übereinstimmung mit Aspekten der Erfindung. Die elektronische Vorrichtung kann eine elektronische Schaltungsanordnung und insbesondere eine integrierte Halbleiterschaltung sein. Die elektronische Vorrichtung kann auch ein Datenverarbeitungssystem oder eine beliebige andere Vorrichtung mit einem Generator 2 einer umgekehrten Bandabstandsspannungsreferenz gemäß einer Ausführungsform der Erfindung sein. Es gibt einen Transistor T. Der Transistor ist ein PNP-Bipolartransistor. Bei einer weiteren Ausführungsform kann jedoch auch ein NPN-Bipolartransistor verwendet werden. Die Emitter-Basis-Spannung wird als VEB bezeichnet. Für einen NPN-Transistor wäre die Basis-Emitter-Spannung VEB äquivalent. Obwohl die Beschreibung dieser Ausführungsform der Erfindung sich auf PNP-Transistoren und VEB-Spannungen bezieht, kann der Fachmann die Aspekte der Erfindung in gleicher Weise bei NPN-Transistoren anwenden, ohne von der Erfindung abzuweichen. Der Kollektor des Transistors T ist an Masse GND gekoppelt. Dies bedeutet, dass die Erfindung bei Substrat-Bipolartransistoren angewendet werden kann. Die Basis des Transistors T ist auch an Masse GND gekoppelt. Der Emitter ist an den Knoten ND gekoppelt. Zwei Stromquellen CS1 und CS2 sind zwischen der Versorgungsspannung VDD und dem Knoten ND gekoppelt. Ein Schalter S0 ist zwischen dem Ausgang der zweiten Stromquelle CS2 und dem Knoten ND gekoppelt, um selektiv die zweite Stromquelle CS2 an den Knoten ND zu koppeln oder sie von diesem zu entkoppeln. Statt zwei Stromquellen CS1, CS2 kann auch eine einzige Quelle für variablen Strom verwendet werden, solange sie so ausgeführt ist, dass sie mindestens zwei Ströme mit unterschiedlichen Beträgen zum Emitter des Transistors T leitet. Ein Stromspiegel kann als eine der Stromquellen CS1, CS2 verwendet werden. Die erste Stromquelle CS1 ist so ausgeführt, dass sie einen Strom I0 zum Emitter des Transistors T oder genauer gesagt durch den PN-Übergang im Transistor speist. Wenn ein Strom I0 mit einem ersten Betrag durch den Transistor T gespeist wird, wird eine entsprechende Emitter-Basis-Spannung VEB erzeugt. Wenn der Schalter S0 geschlossen ist, wird der Strom von der zweiten Stromquelle CS2 auch an den Knoten ND und somit zum Emitter des Transistors T gespeist. Dies sorgt dafür, dass der Strom durch den PNP-Übergang im Transistor T steigt und der Spannungsabfall zwischen dem Emitter und der Basis des Transistors T sich verändert. Der Emitter-Kollektor-Strom des Transistors T hat während einer ersten Zeitperiode einen ersten Betrag von I0. Die erste Zeitperiode wird mit F1 bezeichnet. Der entsprechende erste Spannungsabfall am Transistor (PN-Übergang im Transistor) wird dann als VEBT1 bezeichnet. Der Emitter-Kollektor-Strom des Transistors T hat während einer zweiten Zeitperiode, die als F2 bezeichnet wird, einen zweiten Betrag von N + 1 mal I0. Der Spannungsabfall am PN-Übergang (Emitter-Basis-Spannung) während der zweiten Zeitperiode wird als VEBT2 bezeichnet. 2 shows a simplified circuit diagram of an electronic device 1 in accordance with aspects of the invention. The electronic device may be an electronic circuit arrangement and in particular a semiconductor integrated circuit. The electronic device may also be a data processing system or any other device having a generator 2 a reverse bandgap voltage reference according to an embodiment of the invention. There is a transistor T. The transistor is a PNP bipolar transistor. However, in another embodiment, an NPN bipolar transistor may also be used. The emitter-base voltage is referred to as VEB. For an NPN transistor, the base-emitter voltage VEB would be equivalent. Although the description of this embodiment of the invention relates to PNP transistors and VEB voltages, those skilled in the art can equally apply the aspects of the invention to NPN transistors without departing from the invention. The collector of the transistor T is coupled to ground GND. This means that the invention can be applied to substrate bipolar transistors. The base of the transistor T is also coupled to ground GND. The emitter is coupled to node ND. Two current sources CS1 and CS2 are coupled between the supply voltage VDD and the node ND. A switch S0 is coupled between the output of the second current source CS2 and the node ND to selectively connect the second current source CS2 to couple to node ND or to decouple from it. Instead of two current sources CS1, CS2, a single source of variable current may be used, as long as it is designed to conduct at least two currents of different amounts to the emitter of the transistor T. A current mirror may be used as one of the current sources CS1, CS2. The first current source CS1 is designed to feed a current I0 to the emitter of the transistor T or, more specifically, through the PN junction in the transistor. When a current I0 of a first magnitude is supplied by the transistor T, a corresponding emitter-base voltage VEB is generated. When the switch S0 is closed, the current from the second current source CS2 is also fed to the node ND and thus to the emitter of the transistor T. This causes the current through the PNP junction in transistor T to increase and the voltage drop between the emitter and the base of transistor T to change. The emitter-collector current of the transistor T has a first amount of I0 during a first time period. The first time period is designated F1. The corresponding first voltage drop across the transistor (PN junction in the transistor) is then referred to as VEBT1. The emitter-collector current of the transistor T has a second amount of N + 1 times I0 during a second period of time, referred to as F2. The voltage drop at the PN junction (emitter-base voltage) during the second time period is referred to as VEBT2.

Ein kapazitiver Teiler C1, C0 ist zwischen dem Knoten ND und Masse GND gekoppelt. Der kapazitive Teiler weist zwei Kondensatoren C0 und C1 auf, die in Reihe geschaltet sind. Der Kondensator C0 ist mit einer Seite an den Knoten ND und mit der anderen Seite an den Kondensator C1 gekoppelt. Der Kondensator C1 ist mit einer Seite an den Kondensator C0 und mit der anderen Seite an den Schalter S1 gekoppelt. Der Schalter S1 ist mit der anderen Seite an Masse GND gekoppelt. Es gibt die Schalter S2 und S3. Der Schalter S2 ist zwischen Masse und dem Knoten VRBGP zwischen C0 und C1 gekoppelt. Der Schalter S3 ist zwischen dem Knoten ND und Masse gekoppelt. Die Bezugszeichen F0, F1 und F2 beziehen sich auf Zeitperioden, in denen die entsprechenden Schalter schaltend sind. F0, F1 und F2 sind vorteilhaft Perioden, in denen sich Taktsignale nicht überlappen. Die nicht überlappenden Taktsignale können periodisch und von einem gemeinsamen periodischen Taktsignal abgeleitet sein (d. h. sie können die gleiche Frequenz haben). F0 kann sich auf eine Anfangsphase beziehen. Der Schalter S0 ist während einer zweiten Zeitperiode (F2) schaltend. Der Schalter S1 ist während einer ersten Zeitperiode (F1) schaltend. Die Schalter S1, S2 und S3 sind während einer dritten oder einer Anfangszeitperiode (F0) schaltend.A capacitive divider C1, C0 is coupled between node ND and ground GND. The capacitive divider has two capacitors C0 and C1 connected in series. The capacitor C0 is coupled to one side to the node ND and to the other side to the capacitor C1. The capacitor C1 is coupled to the capacitor C0 on one side and to the switch S1 on the other side. The switch S1 is coupled to the other side to ground GND. There are switches S2 and S3. Switch S2 is coupled between ground and node VRBGP between C0 and C1. The switch S3 is coupled between the node ND and ground. Reference numerals F0, F1 and F2 relate to time periods in which the respective switches are switching. F0, F1 and F2 are advantageous periods in which clock signals do not overlap. The non-overlapping clock signals may be periodic and derived from a common periodic clock signal (i.e., they may have the same frequency). F0 can refer to an initial phase. The switch S0 is switching during a second time period (F2). The switch S1 is switching during a first time period (F1). The switches S1, S2 and S3 are switching during a third or initial period of time (F0).

Während der ersten Zeitperiode F1 beträgt die Basis-Emitter-Spannung VEBT1. Der Spannungspegel am Knoten ND ist auch VEBT1. Somit beträgt die Spannung am kapazitiven Teiler C0, C1 auch VEBT1. Während der zweiten Zeitperiode (F1) ist nur der Schalter S0 schaltend, und ein Strom, der das N + 1-fache von I0 beträgt, wird zum Transistor T geleitet. Der kapazitive Teiler C0, C1 ist potentialfrei. Die Basis-Emitter-Spannung beträgt dann VEBT2. Der Knoten ND wird während der zweiten Phase F2 um die Spannungsdifferenz aus VEBT2 – VEBT1 angehoben. Die Schaltung, insbesondere das Verhältnis der Beträge des Stroms durch den PN-Übergang während der ersten und der zweiten Phase F1, F2 stellt sicher, dass die Differenz zwischen dem zweiten Spannungsabfall VEBT2 und dem ersten Spannungsabfall VEBT1 zum Anheben der Spannungspegel am potentialfreien Spannungsteiler verwendet wird. Während der zweiten Phase F2 sind die Schalter S1, S2 und S3 entkoppelt. Das bedeutet, dass die Seite des kapazitiven Spannungsteilers C0, C1, die dem Knoten ND gegenüberliegt, potentialfrei ist. Der Spannungspegel am Knoten ND steigt um VEBT2 – VEBT1, doch die Anteile der vorhergehenden Basis-Emitter-Spannung VEBT1 werden am entsprechenden Kondensator C0 und C1 beibehalten. Somit wird während der zweiten Zeitperiode (F2) die folgende umgekehrte Bandabstandsspannung VRBGP erzeugt: VRBGP = VEBT1·( C0 / C0 + C1) + (VEBT2 – VEBT1) = VEBT1·( C0 / C0 + C1) + VTln(N + 1) (5) During the first time period F1, the base-emitter voltage is VEBT1. The voltage level at node ND is also VEBT1. Thus, the voltage at the capacitive divider C0, C1 is also VEBT1. During the second time period (F1), only the switch S0 is switching, and a current N + 1 times I0 is supplied to the transistor T. The capacitive divider C0, C1 is potential-free. The base-emitter voltage is then VEBT2. The node ND is raised during the second phase F2 by the voltage difference from VEBT2 - VEBT1. The circuit, in particular the ratio of the amounts of current through the PN junction during the first and second phases F1, F2, ensures that the difference between the second voltage drop VEBT2 and the first voltage drop VEBT1 is used to raise the voltage levels at the floating voltage divider , During the second phase F2, the switches S1, S2 and S3 are decoupled. This means that the side of the capacitive voltage divider C0, C1, which is opposite to the node ND, is potential-free. The voltage level at node ND increases by VEBT2 - VEBT1, but the components of the previous base-emitter voltage VEBT1 are maintained at the respective capacitor C0 and C1. Thus, during the second time period (F2), the following inverse bandgap voltage VRBGP is generated: VRBGP = VEBT1 * (C0 / C0 + C1) + (VEBT2 - VEBT1) = VEBT1 * (C0 / C0 + C1) + VTIn (N + 1) (5)

Wenn dies mit Gleichung (4) verglichen wird, ist klar, dass der Faktor KD aus Gleichung (4) über die Kondensatoren C0 und C1 wie folgt angepasst werden kann KD = (C0 + C1)/C0 (6) When this is compared with equation (4), it is clear that the factor KD from equation (4) can be adjusted via the capacitors C0 and C1 as follows KD = (C0 + C1) / C0 (6)

Der Parameter N kann über das Verhältnis der Ströme IC1 und IC2, die bei dieser Ausführungsform IC1 = I0 und IC2 = (N + 1)·I0 sein können, eingestellt. IS1 und IS2 aus Gleichung (4) sind inhärent gleich.The parameter N can be set by the ratio of the currents IC1 and IC2, which may be IC1 = I0 and IC2 = (N + 1) * I0 in this embodiment. IS1 and IS2 from equation (4) are inherently the same.

Dies kann anhand der drei Zeitperioden F0, F1 und F2 erläutert werden. Während der dritten oder Anfangszeitperiode F0 sind die Schalter S1, S2 und S3 geschlossen (schaltend). Die Phase F0 dient als Vorbereitungsphase, in der der kapazitive Teiler in einen definierten Anfangszustand gebracht wird. Während der ersten Zeitperiode F1 wird VEBT1 am kapazitiven Spannungsteiler abgetastet, der Schalter S1 ist geschlossen (schaltend), und die Schalter S0, S2 und S3 sind offen (entkoppelt). Zu Beginn der zweiten Zeitperiode F2 ist der kapazitive Spannungsteiler entkoppelt und somit potentialfrei. Die Spannung am Knoten ND steigt auf VEBT2, und die eingefrorenen Spannungspegel am potentialfreien kapazitiven Spannungsteiler C1, C2 werden somit um VEBT2 – VEBT1 (VEBT > VEBT1) erhöht. Schließlich kann die Spannung am Knoten VRBGP abgetastet werden (eine entsprechende Schaltung ist in 3 gezeigt), der Schalter S0 ist geschlossen (schaltend), und die Schalter S1, S2 und S2 sind offen (entkoppelt). Die abgetastete Spannung ist dann die umgekehrte Bandabstandsspannung, die ein Ergebnis der drei Schritte ist.This can be explained on the basis of the three time periods F0, F1 and F2. During the third or initial period F0, the switches S1, S2 and S3 are closed (switching). The phase F0 serves as a preparation phase in which the capacitive divider is brought into a defined initial state. During the first time period F1, VEBT1 is sampled at the capacitive voltage divider, switch S1 is closed (switching), and switches S0, S2 and S3 are open (decoupled). At the beginning of the second time period F2, the capacitive voltage divider is decoupled and thus potential-free. The voltage at node ND rises to VEBT2, and the frozen voltage levels at the floating capacitive voltage divider C1, C2 are thus increased by VEBT2 - VEBT1 (VEBT> VEBT1). Finally, the voltage at node VRBGP can be sampled (a corresponding circuit is shown in FIG 3 shown), the switch S0 is closed (switching), and the switches S1, S2 and S2 are open (decoupled). The sampled voltage is then the inverse bandgap voltage that is a result of the three steps.

N kann so gewählt sein, dass es größer ist als 1. N kann beispielsweise 10, 20 oder 50 oder mehr betragen. Praktische Werte für N können Potenzen von zwei minus eins sein, beispielsweise 7, 15, 31, 63, 127 usw. Bei einer Ausführungsform können C0 und C1 ein Verhältnis zwischen 6 und 7 haben. C0 kann 0,56 pF und C1 3,66 pF betragen. Der Teilungsfaktor KD des kapazitiven Teilers kann dann etwa KD = 4,22/0,56 ≈ 7,54 betragen. Das bedeutet, dass etwa 13,3% von VEB am Strompegel I0 in der ersten Phase F1 am Schaltungsknoten VRBGP (2) erzeugt werden. Das Stromverhältnis bei dieser Ausführung kann 1:64 betragen (also N = 63). Gleichung (5) kann dann wie folgt vervollständigt werden: VRBGP = VEBT1· 1 / KD + VTln(N + 1) ≈ 0.133·530 mV + 26 mV·ln(64) ≈ 180 mV (7) wobei VT = kT/q ≈ 26 mV bei T 25°C (k: Boltzmann-Konstante). Der Betrag von VRBGP kann in einer Verstärkungsstufe auf einen beliebigen Zielwert eingestellt werden. Die Parameter KD (durch das Kondensatorverhältnis C1, C0) und N (durch das Verhältnis der Beträge der Ströme) können dann so ausgelegt sein, dass die negative Temperaturneigung von VEB (–2 mV/K) und die positive Temperaturneigung des Terms VT·ln(N + 1) sich gegenseitig kompensieren. Dies führt zu einer temperaturstabilen Referenzspannung.N may be chosen to be greater than 1. N may be, for example, 10, 20 or 50 or more. Practical values for N may be powers of two minus one, for example, 7, 15, 31, 63, 127, and so on. In one embodiment, C0 and C1 may have a ratio between 6 and 7. C0 can be 0.56 pF and C1 3.66 pF. The division factor KD of the capacitive divider can then be approximately KD = 4.22 / 0.56 ≈ 7.54. This means that about 13.3% of VEB at the current level I0 in the first phase F1 at the circuit node VRBGP ( 2 ) be generated. The current ratio in this embodiment can be 1:64 (ie N = 63). Equation (5) can then be completed as follows: VRBGP = VEBT1 · 1 / KD + VTln (N + 1) ≈ 0.133 · 530 mV + 26 mV · ln (64) ≈ 180 mV (7) where VT = kT / q ≈ 26 mV at T 25 ° C (k: Boltzmann constant). The amount of VRBGP can be set to any target value in an amplification level. The parameters KD (by the capacitor ratio C1, C0) and N (by the ratio of the amounts of the currents) may then be designed so that the negative temperature slope of VEB (-2 mV / K) and the positive temperature slope of the term VT · ln (N + 1) compensate each other. This leads to a temperature-stable reference voltage.

3 ist ein vereinfachtes Schaltbild einer elektronischen Vorrichtung gemäß einer weiteren Ausführungsform der Erfindung. Die linke Seite ist im Wesentlichen zur Ausführungsform der Stufe 2 zur Erzeugung der Bandabstandsreferenzspannung, die in 2 gezeigt ist, ähnlich. Die Stromquellen CS1 und CS2 aus 2 sind jedoch nun durch eine Stromspiegelkonfiguration mit einer Stromquelle CS0 zum Bereitstellen eines Referenzstroms IB ersetzt, welcher dann durch den Stromspiegel mit den Transistoren M1, M2 und M3 gespiegelt und multipliziert wird. Der Transistor M2 stellt einen Strom mit einem ersten Betrag I0 bereit. Der Transistor M3 ist so dimensioniert, dass er einen Strom mit einem zweiten Betrag bereitstellt, der bei dieser Ausführungsform das N-fache von I0 beträgt. N kann viel größer sein als 1 und insbesondere 10, 20, 50 oder 7, 15, 31 oder 63 oder mehr betragen. Die Schaltung wird ähnlich wie die in 2 gezeigte Schaltung betrieben. Diese Ausführungsform weist jedoch einen Verstärker zum Zwischenspeichern und Verstärken der umgekehrten Bandabstandsreferenzspannung VRBGP auf, die in Phase F2 verfügbar ist. 3 is a simplified circuit diagram of an electronic device according to another embodiment of the invention. The left side is essentially the embodiment of the step 2 for generating the bandgap reference voltage, which in 2 shown is similar. The power sources CS1 and CS2 off 2 However, they are now replaced by a current mirror configuration with a current source CS0 for providing a reference current IB, which is then mirrored and multiplied by the current mirror with the transistors M1, M2 and M3. The transistor M2 provides a current having a first magnitude I0. The transistor M3 is dimensioned to provide a current of a second magnitude, which in this embodiment is N times I0. N may be much larger than 1 and more preferably 10, 20, 50 or 7, 15, 31 or 63 or more. The circuit will be similar to the one in 2 operated circuit operated. However, this embodiment has an amplifier for latching and amplifying the inverse bandgap reference voltage VRBGP available in phase F2.

Es ist ein Verstärker A0 vorgesehen (bei diesem Beispiel ein Operationsverstärker), der als Verstärkungsstufe gekoppelt ist. Ein Widerstand R2 ist zwischen dem Ausgang und einer Seite eines Kondensators C2 gekoppelt, der mit der anderen Seite an den negativen Eingang des Verstärkers A0 gekoppelt ist. C2 bezieht sich auf einen Mechanismus zur automatischen Offsetkompensation, der unten ausführlicher beschrieben ist. Ein Widerstand R3 ist zwischen Masse GND und R2, d. h. der gleichen Seite von C2, an die R2 gekoppelt ist (ohne C2 kann es sich um den negativen Eingang INN des Verstärkers A0 handeln), gekoppelt. Die Verstärkung der Stufe kann durch das Verhältnis der Widerstände R2 und R3 eingestellt werden. Die Verstärkung kann auch 1 betragen. Der Verstärker kann dann als Spannungsfolger arbeiten.An amplifier A0 (in this example, an operational amplifier) is provided which is coupled as an amplification stage. A resistor R2 is coupled between the output and one side of a capacitor C2 coupled to the other side of the negative input of the amplifier A0. C2 refers to an automatic offset compensation mechanism, which is described in more detail below. A resistor R3 is between ground GND and R2, d. H. the same side of C2 to which R2 is coupled (without C2 it may be the negative input INN of the amplifier A0) coupled. The gain of the stage can be adjusted by the ratio of the resistors R2 and R3. The gain can also be 1. The amplifier can then work as a voltage follower.

Die Rückkopplungsverbindung zwischen dem Ausgang VOUT des Verstärkers und dem negativen Eingang INN kann während der ersten Zeitperiode F1 durch einen Schalter S10 geschlossen werden. Die Phase F1 bezieht sich auf eine optionale Phase zur automatischen Offsetkompensation, wenn der Verstärker so ausgeführt ist, dass er einen Mechanismus zur automatischen Offsetkompensation aufweist. Während der zweiten Zeitperiode F2 arbeitet der Verstärker wie die oben erwähnte Verstärkungsstufe. Der Kondensator C2 ist über einen Schalter S6 an den Knoten, mit dem die Widerstände R2, R3 verbunden sind, und an den negativen Eingang des Verstärkers A0 gekoppelt. Der Kondensator C2, die Schalter S6, S7, S8, S9, S10 und die Gleichtaktspannungsquelle VCM dienen dazu, den Spannungsfolger automatisch bezüglich seines Offset zu kompensieren. Der Schalter S7 dient dazu, den Knoten VRBGP (umgekehrter Bandabstandsreferenzspannungspegel) an den positiven Eingang INP des Verstärkers A0 zu koppeln und ihn von diesem zu entkoppeln. Der Schalter S8 ist zwischen dem Knoten zwischen S6 und dem Kondensator C2 und dem positiven Anschluss einer Gleichtaktspannungsquelle VCM geschaltet. Der Schalter S9 ist zwischen dem positiven Eingang INP des Verstärkers A0 und dem positiven Anschluss der Gleichtaktspannungsquelle VCM gekoppelt. Die Schalter S10, S8 und S9 sind während der ersten Zeitperiode F1 geschlossen (schaltend). Die Schalter S6 und S7 sind während der zweiten Zeitperiode F2 geschlossen (schaltend). Dies sorgt dafür, dass beide Eingänge INN, INP des Verstärkers während der ersten Zeitperiode F1 grundsätzlich an den gleichen gemeinsamen Spannungspegel (optimalen Gleichtaktspannungspegel) gekoppelt sind. Jede inhärente Offsetspannung, die während der ersten Zeitperiode F1 an VOUT vorhanden ist, wird jedoch bei C2 beibehalten. Die Schalter S8, S9 und S10 sind während der zweiten Zeitperiode F2 offen (entkoppelt), doch die Spannung an C2 wird beibehalten und kompensiert den inhärenten Offset des Verstärkers A0. Während der zweiten Zeitperiode F2 wird die umgekehrte Bandabstandsreferenzspannung VRBGP von dem Referenzspannungsgenerator über den Schalter S7 an den positiven Eingang INP angelegt. Der Schalter S10 ist offen (entkoppelt), und das resistive Netzwerk R2, R3 konfiguriert den Verstärker als nicht invertierende Verstärkungsstufe mit einem Verstärkungsfaktor von (R2 + R3)/R3 (VOUT = VRBGP·(R2 + R3)/R3). Die Ausgangsspannung VOUT kann auch an einem Kondensator abgetastet werden.The feedback connection between the output VOUT of the amplifier and the negative input INN may be closed during the first time period F1 by a switch S10. Phase F1 refers to an optional phase for automatic offset compensation when the amplifier is designed to have an automatic offset compensation mechanism. During the second time period F2, the amplifier operates like the above-mentioned gain stage. The capacitor C2 is coupled via a switch S6 to the node to which the resistors R2, R3 are connected, and to the negative input of the amplifier A0. The capacitor C2, the switches S6, S7, S8, S9, S10 and the common-mode voltage source VCM serve to automatically compensate the voltage follower for its offset. The switch S7 serves to couple the node VRBGP (Reverse Band-Distance Reference Voltage Level) to the positive input INP of the amplifier A0 and to decouple it from the amplifier A0. The switch S8 is connected between the node between S6 and the capacitor C2 and the positive terminal of a common-mode voltage source VCM. The switch S9 is coupled between the positive input INP of the amplifier A0 and the positive terminal of the common-mode voltage source VCM. The switches S10, S8 and S9 are closed (switching) during the first time period F1. The switches S6 and S7 are closed (switching) during the second time period F2. This ensures that both inputs INN, INP of the amplifier are basically coupled to the same common voltage level (optimum common-mode voltage level) during the first time period F1. However, any inherent offset voltage present at VOUT during the first time period F1 is maintained at C2. The switches S8, S9 and S10 are open (decoupled) during the second time period F2, but the voltage on C2 is maintained and compensates for the inherent offset of the amplifier A0. During the second time period F2, the inverse bandgap reference voltage VRBGP from the reference voltage generator is applied via the switch S7 to the positive input INP. The switch S10 is open (decoupled) and the resistive network R2, R3 configures the amplifier as a non-inverting gain stage with a gain of (R2 + R3) / R3 (VOUT = VRBGP * (R2 + R3) / R3). The output voltage VOUT can also be sampled on a capacitor.

Die Erfindung wurde im Vorhergehenden zwar anhand besonderer Ausführungsformen beschrieben, sie ist jedoch nicht auf diese Ausführungsformen beschränkt, und der Fachmann wird zweifellos weitere Alternativen finden, die im Umfang der Erfindung, wie sie beansprucht ist, liegen.Although the invention has been described in the foregoing with reference to particular embodiments, it is not limited to these embodiments, and the skilled person will undoubtedly find other alternatives that are within the scope of the invention as claimed.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

US 7411443 B2 [0006]
US 7411443 [0007]

Claims

An electronic device having a step of generating a bandgap reference voltage, comprising a device having a PN junction, a current source configured to selectively current a first magnitude during a first time period and a current to a second magnitude during a second time period Amount feeds through the PN junction, and has an output stage to provide a voltage as a bandgap reference voltage, which is a combination of a first voltage drop at the PN junction during the first time period and a second voltage drop at the PN junction during the second time period.

The electronic device of claim 1, wherein the output stage comprises a capacitive voltage divider coupled to the PN junction and configured to provide a fraction of the first voltage drop during the first time period.

The electronic device of claim 1 or 2, wherein the capacitive voltage divider is coupled to be floating during the second time period by the fraction of the first voltage drop by the difference between the first and second voltage drops at the PN junction during the second time period to increase.

The electronic device of claim 3, further configured to sample the increased fraction of the first voltage drop at a node of the capacitive voltage divider during the second time period.

The electronic device of claim 4, wherein the output stage comprises an amplifier configured to automatically compensate for its offset during the first time period.

A method of generating a bandgap reference voltage, the method comprising feeding a current having a first magnitude to a PN junction during a first time period, feeding a current having a second magnitude to the PN junction during a second time period, and using a voltage as a bandgap reference voltage which is a combination of a first voltage drop across the PN junction caused by the first current during the first time period and a second voltage drop across the PN junction effected by the second current during the second time period.