DE102009043438A1

DE102009043438A1 - Method for e.g. correcting transient errors in finite state machine for digital computer systems of sonar system in water craft, involves generating machine error signal during determining higher number of bit errors in detected identifiers

Info

Publication number: DE102009043438A1
Application number: DE200910043438
Authority: DE
Inventors: Thomas Hagedorn-Graffstedt
Original assignee: Atlas Elektronik GmbH
Current assignee: Atlas Elektronik GmbH
Priority date: 2009-09-29
Filing date: 2009-09-29
Publication date: 2011-04-07

Abstract

The method involves assigning a binary identifier to a valid state of a finite state machine. A bit error of detected actual and future state identifiers (Z, Z+1) is recognized by a corrector (10) by comparing the detected identifiers with preset valid state identifiers. A defective state identifier is replaced by one valid identifier with less hamming distance. An internal or external error signal (Err) of the machine is generated by the corrector during determining a higher number of bit errors in the detected identifiers as a preset number of correctable bit errors per state identifier. An independent claim is also included for a finite state machine for computer systems, including a configurable logical unit.

Description

Die Erfindung betrifft einen endlichen Zustandsautomaten für Rechnersysteme gemäß dem Oberbegriff des Patentanspruchs 1 und ein Verfahren zur Erkennung und Korrektur transienter Fehler gemäß dem Oberbegriff des Patentanspruchs 6 sowie die Verwendung des Zustandsautomaten und des Verfahrens zur Fehlererkennung und -korrektur für Rechnersysteme von Sonaranlagen.The invention relates to a finite state machine for computer systems according to the preamble of patent claim 1 and a method for detecting and correcting transient errors according to the preamble of claim 6 and the use of the state machine and the method for error detection and correction for computer systems of sonar systems.

Als endlicher Zustandsautomat wird ein Modell des Verhaltens, bestehend aus Zuständen, Zustandsübergängen und Aktionen, beschrieben, welches in digitalen Rechnersystemen benötigt wird, um eine Folge vorherbestimmter Aktionen durchzuführen. Solche endlichen Zustandsautomaten (FSM = Finite State Machine) weisen einen programmierbaren Logikbaustein auf, der mit einem Zustandsregister mittels Verbindungsleitungen verbunden ist. Über eine Zustandsleitung wird der zukünftige Zustand des Zustandsautomaten vom Logikbaustein zum Zustandsregister übertragen. Über eine Zustandsvariablenleitung werden Zustandsvariablen mit Aussage über den jeweils aktuellen Zustand des Zustandsautomaten vom Zustandsregister zum Logikbaustein übertragen. Der Zustandsautomat umfasst weiter einen Eingangsanschluss zur Erfassung von Eingabewerten und einen Ausgangsanschluss für Ausgabewerte. In dem Logikbaustein ist ein Übergangsschaltnetz konfiguriert mit einer Logik zur Bestimmung der zukünftigen Zustandsbezeichnung aus dem Eingabewert und der aktuellen Zustandsbezeichnung. Die Ausgabewerte werden von einem Ausgabeschaltnetz entsprechend einer vorgegebenen Ausgabelogik unter Berücksichtigung der aktuellen Zustandsbezeichnung bestimmt.As a finite state machine, a model of behavior consisting of states, state transitions and actions is described which is needed in digital computer systems to perform a series of predetermined actions. Such finite state machines (FSM) have a programmable logic device which is connected to a status register by means of connection lines. A state line is used to transfer the future state of the state machine from the logic block to the state register. Via a state variable line, state variables are transmitted from the state register to the logic block with information about the current state of the state machine. The state machine further includes an input terminal for detecting input values and an output terminal for output values. In the logic module, a transitional switching network is configured with a logic for determining the future state designation from the input value and the current state designation. The output values are determined by an output switching network according to a given output logic, taking into account the current status designation.

Bei RAM-basierten Logikbausteinen und auch im Zustandsregister können transiente Fehler auftreten, wodurch die Logikbausteine fehlerhafte Ausgabewerte bestimmen. Die transienten Fehler werden durch Umwelteinflüsse verursacht wie Feuchtigkeit, Spannungsschwankungen, Temperatur, Kontaktprobleme oder auch in Folge von Partikeleinschlägen. Aufgrund der geänderten Werte der RAM-Zellen kann die Konfiguration fehlerhaft werden oder auch die State Machine ihren Zustand ändern, so dass es zu Fehlfunktionen kommen kann. Durch die immer weitere Verkleinerung der Strukturbreiten in hochintegrierten Schaltkreisen steigt das Risiko von Bitfehlern aufgrund von Partikeleinschlägen. Es kann zu einer Zerstörung von Daten kommen, wenn hochenergetische Neutronen aus der Erdatmosphäre auf das Gitter einer integrierten Schaltung auftreffen. Dabei kann der Zustand von Flip-Flops oder Speicherelementen verändert werden, ohne dass der Baustein selbst dauerhaft beschädigt wird. Diese Datenbeschädigung wird auch als transienter Fehler bezeichnet.In the case of RAM-based logic modules and also in the status register, transient errors can occur, as a result of which the logic modules determine erroneous output values. The transient errors are caused by environmental influences such as moisture, voltage fluctuations, temperature, contact problems or as a result of particle impacts. Due to the changed values of the RAM cells, the configuration can become faulty or the state machine can also change its state, which can lead to malfunctions. Due to the further reduction of the structure widths in highly integrated circuits, the risk of bit errors due to particle impacts increases. Destruction of data can occur when high-energy neutrons from Earth's atmosphere strike the grid of an integrated circuit. In this case, the state of flip-flops or memory elements can be changed without the block itself being permanently damaged. This data corruption is also called a transient error.

Um einen Ausfall der Baugruppe des Zustandsautomaten oder gar des gesamten Rechnersystem aufgrund transienter Fehler zu vermeiden sind redundante Ausführungen bekannt, wobei im Fall fehlerhaften Verhaltens einer FSM eine baugleiche Baugruppe in Betrieb genommen wird. Redundante Ausführungen führen jedoch zu einem hohen Kostenaufwand um ein sicheres Rechnersystem bereitzustellen. Darüber hinaus lassen sich bei einem verbreiteten Ansatz zur Fehlererkennung bei elektronischen Schaltungen durch Verdopplung und Vergleich lediglich Fehler erkennen, aber nicht korrigieren. Für eine Korrektur von Fehlern im Wege der Redundanz ist mindestens eine Verdreifachung des Systems mit anschließendem Mehrheitsentscheid durch einen sog. Voter erforderlich. Dies führt zu einem erheblichen Aufwand für die Fehlerkorrektur und damit zu hohen Kosten. Darüber hinaus ist oft die Reaktionszeit des Systems nicht zufriedenstellend.To avoid a failure of the assembly of the state machine or even the entire computer system due to transient errors redundant designs are known, in the case of faulty behavior of a FSM a structurally identical module is put into operation. Redundant versions, however, lead to a high cost to provide a secure computer system. Moreover, with a common approach to fault detection in electronic circuits, only errors can be detected by duplication and comparison, but not corrected. For a correction of errors by way of redundancy at least a tripling of the system with subsequent majority decision by a so-called voter is required. This leads to a considerable effort for the error correction and thus to high costs. In addition, the response time of the system is often unsatisfactory.

Des Weiteren ist bekannt, bei einem Fehlverhalten der FSM die fehlerhafte Baugruppe neu zu starten. Zur Überwachung der Baugruppe wird üblicherweise eine Software eingesetzt, welche die Zustände der FSM weiter meldet und bei Fehlverhalten den Neustart in die Wege leitet. Bei dieser Vorgehensweise ist jedoch das Rechnersystem vorübergehend nicht verfügbar. In vielen Anwendungsfällen, bspw. bei einem Einsatz des Rechnersystems in der Sonartechnik, beispielsweise einer Sonaranlage, ist ein Ausfall des Rechnersystems unbedingt zu vermeiden, so dass ein Neustart zur Eliminierung der transienten Fehler nachteilig ist.Furthermore, it is known to restart the faulty module in case of a malfunction of the FSM. To monitor the module usually a software is used, which further reports the states of the FSM and initiates the restart in the event of a malfunction. However, with this approach, the computer system is temporarily unavailable. In many applications, for example, when using the computer system in sonar technology, such as a sonar, a failure of the computer system is essential to avoid, so that a restart to eliminate the transient error is disadvantageous.

DE 10 2006 027 448 B4 offenbart eine Schaltungsanordnung zur Erkennung transienter Fehler im laufenden Betrieb in digitalen Schaltungen, welche eine Vervielfachung der Schaltungen zum Zweck der Korrektur umgehen will. Die Schaltungsanordnung besteht aus einem kombinatorischen Schaltungsteil mit einem verdoppelten Ausgang, wobei die Ausgänge in zwei parallele Register geführt sind. Den Registern ist ein Korrektor nachgeordnet, welcher durch Vergleich der Ausgabewerte der Register weiche Fehler in einem der Register erkennen kann. Unter Berücksichtigung eines Taktsignals kann der Korrektor der bekannten Schaltung die korrekten und die fehlerhaften Werte in den Takthälften separieren und schließlich den korrekten Wert ausgeben. Zur Überwachung des Korrektors ist eine Fehlererkennungsschaltung vorgesehen, welche einen separierbaren Code mit Informationsbits und Kontrollbits verwendet. Zur Fehlererkennung bestimmt ein Prädiktor in Abhängigkeit von den Eingabewerten der Logikschaltung Kontrollbits, die in einem Register der Fehlererkennungsschaltung zwischengespeichert werden. Außerdem bestimmt ein Generator in Abhängigkeit der (korrigierten) Ausgabewerte des Korrektors ebenfalls Kontrollbits. In einem Komparator werden die Kontrollbits des Prädiktors und des Generators auf Gleichheit überprüft. Die Fehlerkennung erfolgt demnach durch Vergleich der aus den Eingabewerten bestimmten Kontrollbits und der aus den korrigierten Ausgabewerten bestimmten Kontrollbits, wobei ein Unterschied einen Fehler anzeigt. DE 10 2006 027 448 B4 discloses a circuit arrangement for detecting transient errors in the current operation in digital circuits, which wants to avoid multiplication of the circuits for the purpose of correction. The circuit arrangement consists of a combinational circuit part with a doubled output, wherein the outputs are guided in two parallel registers. The registers are followed by a corrector, which can detect soft errors in one of the registers by comparing the output values of the registers. Taking into account a clock signal, the corrector of the known circuit can separate the correct and the erroneous values in the clock halves and finally output the correct value. To monitor the corrector an error detection circuit is provided, which uses a separable code with information bits and control bits. For error detection, a predictor determines control bits as a function of the input values of the logic circuit, which bits are temporarily stored in a register of the error detection circuit. In addition, a generator also determines control bits depending on the (corrected) output values of the corrector. In a comparator, the control bits of the predictor and the Generator checked for equality. The error detection is thus performed by comparing the control bits determined from the input values and the control bits determined from the corrected output values, a difference indicating an error.

Die bekannte Schaltungsanordnung kann transiente Fehler in der Logikschaltung lediglich erkennen, nicht aber korrigieren. Darüber hinaus benötigt die bekannte Schaltung eine enorme Rechenleistung der als Prädiktor bzw. Generator eingesetzten Schaltungsteile, um aus den Informationen der Eingabewerte der Logikschaltung und der Ausgabewerte des Korrektors im Wege der Kanalkodierung die erforderlichen Kontrollbits zu berechnen. Darüber hinaus sind bei der bekannten Schaltungsanordnung, die keinen endlichen Zustandsautomaten betrifft, gedoppelte Register vorgesehen, was bei endlichen Zustandsautomaten zu einem erhöhten Aufwand bei der Verknüpfung der Register mit dem Logikbaustein führt.The known circuit arrangement can only detect, but not correct, transient errors in the logic circuit. In addition, the known circuit requires enormous computing power of the circuit parts used as a predictor or generator in order to calculate from the information of the input values of the logic circuit and the output values of the corrector by means of channel coding the necessary control bits. Moreover, doubled registers are provided in the known circuit arrangement, which does not relate to a finite state machine, which leads to increased complexity in the case of finite state machines in the combination of the registers with the logic module.

Der vorliegenden Erfindung liegt nach alledem das Problem zugrunde, einen endlichen Zustandsautomaten für Rechnersysteme und ein Verfahren zur Erkennung und Korrektur transienter Fehler in einem endlichen Zustandsautomaten zu schaffen, welche eine schnellere Reaktionszeit und hohe Verfügbarkeit des Rechnersystems, insbesondere bei Rechnersystemen für die Sonartechnik, beispielsweise von Sonaranlagen, gewährleisten.The present invention is based on the problem of providing a finite state machine for computer systems and a method for detecting and correcting transient errors in a finite state machine, which has a faster response time and high availability of the computer system, especially in computer systems for sonar technology, for example Sonar systems, ensure.

Dieses Problem wird erfindungsgemäß durch ein Verfahren zur Erkennung und Korrektur transienter Fehler in einem endlichen Zustandsautomaten für Rechnersysteme mit den Merkmalen gemäß Patentanspruch 1, durch einen endlichen Zustandsautomaten für Rechnersysteme mit den Merkmalen gemäß Patentanspruch 6 oder durch die Verwendung des Verfahrens zur Erkennung und Korrektur transienter Fehler in einem endlichen Zustandsautomaten bzw. die Verwendung eines endlichen Zustandsautomaten für Rechnersysteme von Sonaranlagen mit den Merkmalen gemäß Patentanspruch 10 gelöst.This problem is solved according to the invention by a method for detecting and correcting transient errors in a finite state machine for computer systems having the features according to claim 1, by a finite state machine for computer systems having the features according to claim 6 or by the use of the method for detecting and correcting transient errors in a finite state machine or the use of a finite state machine for computer systems of sonar systems with the features according to claim 10 solved.

Die Erfindung hat erkannt, dass bei einem endlichen Zustandsautomaten eine endliche Anzahl von Zuständen entsprechend der Konfiguration der digitalen Schaltung gegeben ist und daher durch binäre Bezeichnung der Zustände unter Bildung eines fehlerkorrigierenden Codes ein konsistentes Rechnersystem mit schneller Reaktionszeit gegeben ist. Erfindungsgemäß wird jedem zulässigen Zustand des Zustandsautomaten eine binäre Bezeichnung zugewiesen und ein Korrektor erkennt bei einem Vergleich der erfassten Zustandsbezeichnung mit den vorgegebenen zulässigen Zustandsbezeichnungen Bitfehler der erfassten Zustandsbezeichnung. Für die Bezeichnung der zulässigen Zustände des Zustandsautomaten werden solche binären Codewörter ausgewählt, welche untereinander eine Hamming-Distanz von mindestens drei aufweisen. Die Auswahl erfolgt somit aus der Menge von Codewörtern eines fehlerkorrigierenden Codes, wie bspw. Hamming-Code, Golay-Code oder andere geeignete Codes. Unter Code wird dabei eine Vorschrift verstanden, wie Informationen zur Übersetzung für ein Zielsystem umgewandelt werden. Ein fehlerkorrigierender Code ist im Zusammenhang mit der vorliegenden Erfindung eine solche Codierungsvorschrift, mit der binäre Zustandsbezeichnungen mit der zur Fehlerkorrektur geeigneten Hamming-Distanz von mindestens drei bestimmt werden. Die binären Zustandsbezeichnungen umfassen eine solche Anzahl von Bits, dass den zulässigen Zuständen Codewörter mit der für die Fehlerkorrektur geeigneten Hamming-Distanz gemäß einer fehlerkorrigierenden Codierungsvorschrift zugewiesen werden kann.The invention has recognized that in a finite state machine there is a finite number of states corresponding to the configuration of the digital circuit and therefore a consistent computer system with fast response time is given by binary designation of the states to form an error correcting code. According to the invention, each permissible state of the state machine is assigned a binary designation, and a corrector recognizes bit errors of the detected state designation when comparing the detected state designation with the predefined permissible state designations. For the designation of the permissible states of the state machine, such binary codewords are selected which have a Hamming distance of at least three with one another. The selection thus takes place from the set of code words of an error-correcting code, such as, for example, Hamming code, Golay code or other suitable codes. A code is understood to mean a rule as to how information for the translation is converted for a target system. An error-correcting code in the context of the present invention is such an encoding rule that determines binary state designations with the Hamming distance suitable for error correction of at least three. The binary state designations include such a number of bits that the allowable states can be assigned codewords having the hemming distance suitable for error correction according to an error-correcting coding rule.

Die Auswahl der Zustandsbezeichnungen mit einer Hamming-Distanz von wenigstens drei ermöglicht bei Vorliegen eines transienten Fehlers die eindeutige Zuordnung der fehlerfreien Zustandbezeichnung. Die fehlerfreie Zustandsbezeichnung ist diejenige mit der geringsten Hamming-Distanz zur erfassten, fehlerhaften Zustandbezeichnung. Der Korrektor kann daher transiente Fehler in der erfassten Zustandsbezeichnung korrigieren, indem er die erfasste Bezeichnung durch die bestimmte Zustandbezeichnung mit der geringsten Hamming-Distanz ersetzt.The selection of the state designations with a Hamming distance of at least three enables the clear assignment of the error-free state designation in the presence of a transient error. The error-free state designation is the one with the lowest Hamming distance to the detected, faulty state designation. The corrector can therefore correct for transient errors in the detected state designation by replacing the detected designation with the particular state designation having the lowest Hamming distance.

Um eine Korrektur mehrerer transienter Fehler in der jeweils erfassten Zustandsbezeichnung zu ermöglichen, werden den zulässigen Zuständen des Zustandsautomaten binäre Bezeichnungen mit entsprechend höheren Hamming-Distanzen zugewiesen.In order to allow for a correction of several transient errors in the respectively detected state designation, the permissible states of the state machine are assigned binary designations with correspondingly higher Hamming distances.

Stellt der Korrektor eine höhere Anzahl von transienten Fehlern in der erfassten Zustandsbezeichnung fest, als anhand der gewählten Hamming-Distanz der binären Zustandsbezeichnungen korrigierbar ist, so wird erfindungsgemäß ein Fehlersignal des Zustandsautomaten erzeugt. Das Fehlersignal kann intern vom Logikbaustein oder extern weiterverarbeitet werden und dem Rechnersystem zugeführt werden. Der Generierung des Fehlersignals liegt die Erkenntnis zugrunde, dass innerhalb der gewählten Hamming-Distanz der Zustandsbezeichnungen eine eindeutige Korrektur erfolgen kann, jedoch bei Überschreiten der eindeutig korrigierbaren Anzahl der Bitfehler pro Zustandsbezeichnung der Korrektor immer noch das Vorliegen der Fehler und deren Anzahl erkennen kann. Durch das Erkennen des Fehlers und das Erfassen deren Anzahl kann mit Hilfe dieser Information das Schaltwerk des Zustandsautomaten weiter betrieben werden und ein Ausfall des Systems vermieden werden, so dass die Verfügbarkeit des Rechnersystems erhöht ist.If the corrector determines a higher number of transient errors in the detected state designation than can be corrected based on the selected Hamming distance of the binary state designations, an error signal of the state machine is generated according to the invention. The error signal can be processed internally by the logic module or externally and fed to the computer system. The generation of the error signal is based on the finding that within the selected Hamming distance of the state designations an unambiguous correction can take place, however, if the clearly correctable number of bit errors per state designation is exceeded, the corrector can still detect the presence of the errors and their number. By recognizing the error and detecting its number, the rear derailleur of the state machine can continue to be operated with the aid of this information, and system downtime can be avoided so that the availability of the computer system is increased.

Ein Ausfall des Schaltwerks kann auch bei einer nicht mehr korrigierbaren Fehleranzahl in der Zustandsbezeichnung aufgrund transienter Fehler meistens vermieden werden, wenn das Schaltwerk aufgrund des Fehlersignals im gleichen Takt eine Neubestimmung des Ausgabewertes durchführt. Dabei kann der Umstand genutzt werden, dass aus der endlichen Menge zulässiger Eingangswerte und der ebenfalls endlichen Menge von Zustandbeschreibungen aus der aktuellen Zustandsbezeichnung Rückschlüsse auf früher erfolgte Eingangsbelegungen gezogen werden können. Es ist daher möglich, aufgrund des Fehlersignals den früheren Eingangswert zu rekonstruieren und die Neubestimmung durchzuführen. A failure of the rear derailleur can be avoided even with a no longer correctable number of errors in the state designation due to transient errors when the switching mechanism performs a redetermination of the output value due to the error signal in the same cycle. In this case, it is possible to use the circumstance that conclusions can be drawn from the finite quantity of permissible input values and also the finite amount of state descriptions from the current state designation of input assignments that were made earlier. It is therefore possible to reconstruct the earlier input value based on the error signal and carry out the re-determination.

Die Implementierung der erfindungsgemäßen Erkennung und Korrektur transienter Fehler im Schaltwerk eines endlichen Zustandsautomaten erfordert lediglich einen geringfügigen zusätzlichen Rechenaufwand, so dass eine schnelle Reaktionszeit der digitalen Schaltung des endlichen Zustandsautomaten gegeben ist. Es lassen sich mit einer einfachen Technik wesentlich längere Laufzeiten des Schaltwerks erzielen. Der zusätzliche Rechenaufwand wird im Verhältnis zu einem endlichen Zustandsautomaten ohne die erfindungsgemäße Fehlerkorrektur immer geringer, je höher die Anzahl der charakterisierenden Zustände des endlichen Zustandsautomaten im konkreten Anwendungsfall ist. Bei komplexen Zustandsautomaten bzw. der entsprechenden Realisierung als Schaltwerk ist daher oftmals der zusätzliche Rechenaufwand für die Fehlerkorrektur vernachlässigbar klein. Es ist daher eine schnelle Ansprechzeit bzw. optimales Ansprechverhalten des Schaltwerks gegeben.The implementation of the inventive detection and correction of transient errors in the switching mechanism of a finite state machine requires only a small additional computational effort, so that a fast response time of the digital circuit of the finite state machine is given. It can be achieved with a simple technique significantly longer operating life of the derailleur. The additional computational effort in relation to a finite state machine without the error correction according to the invention becomes ever smaller, the higher the number of characterizing states of the finite state machine in the concrete application case. In the case of complex state machines or the corresponding implementation as a switching mechanism, therefore, the additional computation effort for the error correction is often negligibly small. It is therefore given a fast response time or optimal response of the rear derailleur.

Da transiente Fehler zumeist einzeln oder in geringer Anzahl pro Bitfolge auftreten, können die meisten transienten Fehler erkannt und korrigiert werden, so dass die digitale Schaltung weitgehend mit fehlerfreien Werten arbeiten kann und daher eine hohe Verfügbarkeit des Rechnersystems gegeben ist.Since transient errors usually occur individually or in small numbers per bit sequence, most transient errors can be detected and corrected, so that the digital circuit can work largely with error-free values and therefore high availability of the computer system is given.

Sonaranlagen müssen mit ihren Rechnersystemen oft auf Wasserfahrzeugen und daher auf engstem Raum und mit möglichst geringem Hardwareaufwand realisiert werden und dabei möglichst ausfallfrei verfügbar sein. Mit der erfindungsgemäßen Fehlererkennung und Korrektur transienter Fehler wird eine diesen Anforderungen genügende Schaltung zur Verfügung gestellt.Sonar systems often have to be realized with their computer systems on watercraft and therefore in the smallest of spaces and with the least possible hardware expenditure, and must be available as failure-free as possible. With the inventive error detection and correction of transient errors, a circuit satisfying these requirements is made available.

Der Logikbaustein ist in einer vorteilhaften Ausführungsform ein integrierter Schaltkreis mit einer im Feld programmierbaren Anordnung von Logikgattern (FPGA = Field Progammable Gate Array). In dem FPGA werden die logischen Verknüpfungen des Schaltwerks des endlichen Zustandsautomaten durch eine Konfigurationsdatei festgelegt. Moderne FPGAs erlauben dabei eine Überschreibung im laufenden Betrieb, so dass bei einer umfangreichen Störung der Konfiguration des FPGA durch transiente Fehler im laufenden Betrieb eine Neukonfiguration erfolgen kann. Die Neukonfiguration kann erfindungsgemäß durch das Fehlersignal des Korrektors ausgelöst werden.The logic module is in an advantageous embodiment, an integrated circuit with a field programmable array of logic gates (FPGA = Field Progammable Gate Array). In the FPGA, the logic operations of the finite state machine's circuitry are determined by a configuration file. Modern FPGAs allow an overwriting during operation, so that in case of a major failure of the configuration of the FPGA by transient errors during operation, a reconfiguration can take place. The reconfiguration can be triggered according to the invention by the error signal of the corrector.

Der endliche Zustandsautomat ist technisch realisiert in Schaltwerken, welche aus Schaltnetzen, als den logischen Verknüpfungen, und einem Speicher zusammengesetzt sind. Die Schaltnetze realisieren dabei die Ausgabelogik zur Berechnung der aktuellen Ausgabewerte und die Logik zur Berechnung des Folgezustands des Zustandsautomaten. Zweckmäßig ist der Zustandsautomat als Moore-Schaltwerk realisiert, wobei die Ausgabewerte allein in Abhängigkeit des aktuellen Zustands des Zustandsautomaten geändert werden. Da die Ergebnisse der logischen Verknüpfung zur Berechnung des Folgezustands einer Fehlererkennung und Fehlerkorrektur unterzogen werden, stehen bei der Berechnung der aktuellen Ausgabe grundsätzlich fehlerfreie Werte zur Verfügung. Das Moore-Schaltwerk kann durch die alleinige Berücksichtigung der (ggf. korrigierten) fehlerfreien Zustandsbezeichnungen eine hohe Qualität hinsichtlich fehlerfreier Ausgabewerte sicherstellen. Um eine im Wesentlichen vollständige Fehlerfreiheit zu erreichen, kann eine Anpassung der Ausgabewerte zweckmäßig sein. Die Anpassung der Ausgabewerte als Korrektur von Fehlern in der Funktion zur Berechnung des aktuellen Ausgabewertes kann durch Anwendung von Codierungstechnik erfolgen.The finite state machine is technically realized in switching devices, which are composed of switching networks, as the logic operations, and a memory. The switching networks realize the output logic for the calculation of the current output values and the logic for the calculation of the state of success of the state machine. Suitably, the state machine is implemented as a moore switching mechanism, wherein the output values are changed solely depending on the current state of the state machine. Since the results of the logic operation are subjected to error detection and error correction for the calculation of the following state, fundamentally error-free values are available when calculating the current output. The Moore derailleur can ensure a high quality in terms of error-free output values by considering the (possibly corrected) error-free state designations. In order to achieve a substantially complete freedom from errors, an adaptation of the output values may be expedient. The adaptation of the output values as a correction of errors in the function for calculating the current output value can be done by using coding technology.

Die erfindungsgemäße Fehlererkennung bzw. -korrektur kann als fest konfigurierte bzw. programmierte Logik eingesetzt werden. Die Fehlerkorrektur ist daher selbst unempfindlich gegen transiente Fehler und kann die insoweit für transiente Fehler empfindliche RAM-Logik wirksam schützen bzw. in ihrer Arbeitsweise unterstützen. Dieser Vorteil kommt insbesondere dann zum Tragen, wenn zur Bestimmung der Ausgabewerte in dem Moore-Schaltwerk ein weiterer Logikbaustein vorgesehen ist, welcher mit der Ausgabelogik konfiguriert ist. Dieser Logikbaustein, dem der Ausgangsanschluss des Zustandsautomaten zur Abgabe der Ausgabewerte zugeordnet ist, ist bei fester und dauerhafter Programmierung unempfindlich gegen transiente Fehler.The error detection or correction according to the invention can be used as a permanently configured or programmed logic. The error correction is therefore itself insensitive to transient errors and can effectively protect the so far sensitive to transient error RAM logic or support their operation. This advantage is particularly useful if, for determining the output values in the moore switching mechanism, a further logic module is provided which is configured with the output logic. This logic device, which is assigned the output terminal of the state machine for outputting the output values, is insensitive to transient errors during fixed and permanent programming.

Ist der Korrektor in der Zustandsleitung angeordnet und erfasst somit die zukünftige Zustandsbezeichnung vom Logikbaustein, so werden transiente Fehler in der Programmierung des Logikbausteins unmittelbar erkannt und augenblicklich korrigiert. Im Zustandsregister werden die korrigierten Werte für die weitere Abfolge im Schaltwerk des Zustandsautomaten abgelegt. Die Anordnung des Korrektors in der Zustandsleitung und das damit verbundene Erfassen der zukünftigen Zustandsbezeichnung sind besonders vorteilhaft bei Anwendungen des Schaltwerkes, bei denen es besonders auf die fehlerfreie Funktionsweise des Logikbausteins ankommt. Die Fehlerkorrektur in der zukünftigen Zustandsbezeichnung ist mit einer vergleichsweise kurzen Codewortbreite der Zustandsbezeichnung schon effizient, da sich die Korrektur auf die transienten Fehler des Logikbausteins konzentriert.If the corrector is arranged in the status line and thus detects the future status designation of the logic module, then transient errors in the programming of the logic module are immediately recognized and immediately corrected. In the status register, the corrected values for the further sequence are stored in the rear derailleur of the state machine. The arrangement of the corrector in the State conduction and the associated detection of the future state designation are particularly advantageous in applications of the switching mechanism, in which the error-free operation of the logic module is particularly important. The error correction in the future state designation is already efficient with a comparatively short code word width of the state designation, since the correction concentrates on the transient errors of the logic device.

In einer vorteilhaften Ausführungsform der Erfindung ist der Korrektor in der Zustandsvariablenleitung angeordnet und erfasst die aktuelle Zustandsbezeichnung vom Zustandsregister. Der Korrektor kann dabei transiente Fehler sowohl im Zustandsregister als auch im Logikbaustein erkennen und korrigieren. Unabhängig von der Herkunft des transienten Fehlers gibt der Korrektor die fehlerfreie, aktuelle Zustandsbezeichnung zur Weiterverarbeitung in der logischen Verknüpfung zur Berechnung des Ausgabewertes weiter.In an advantageous embodiment of the invention, the corrector is arranged in the state variable line and detects the current state name from the state register. The corrector can recognize and correct transient errors both in the status register and in the logic module. Regardless of the origin of the transient error, the corrector forwards the error-free, current state designation for further processing in the logical link for calculating the output value.

Zweckmäßig wird unter Berücksichtigung der vom Korrektor erkannten Fehler der Zustandsbezeichnung die Konfiguration des frei programmierbaren Logikbausteins korrigiert. Dabei ist der Korrektor mit Einlesemitteln verbunden, die zwischen einem Konfigurationsspeicher des Logikbausteins und dem Logikbaustein angeordnet sind. Die Neukonfiguration kann bspw. dann erfolgen, wenn der Korrektor eine nicht mehr korrigierbare Anzahl von Bitfehlern feststellt. Die Neukonfiguration des Logikbausteins wird dann durch das Fehlersignal des Korrektors in die Wege geleitet. Der Korrektorbaustein kann dabei so programmiert sein, dass er entweder ein Boot-Image aus dem externen Speicher (oder einem internen Flash) in den Logikbaustein lädt oder aber ein externes Fehlersignal generiert.The configuration of the freely programmable logic module is expediently corrected taking into account the errors of the state designation recognized by the corrector. In this case, the corrector is connected to read-in means which are arranged between a configuration memory of the logic module and the logic module. The reconfiguration can take place, for example, when the corrector detects an incommensurable number of bit errors. The new configuration of the logic module is then initiated by the error signal of the corrector. The corrector module can be programmed so that it either loads a boot image from the external memory (or an internal flash) into the logic module or generates an external error signal.

In einer vorteilhaften Ausführungsform sind zwei oder mehr baugleiche Schaltwerke von Zustandsautomaten vorgesehen, wobei die von den Korrektoren der Schaltwerke abgegebenen Zustandsbezeichnungen einem Selektionsschaltnetz zugeführt werden. Das Selektionsschaltnetz, das vorteilhaft ein Multiplexer sein kann, wird in Abhängigkeit der Fehlersignale der Zustandsautomaten gesteuert. Das Selektionsschaltnetz schaltet genau die binäre Bezeichnung durch, die von einem Korrektor stammt, der im aktuellen Takt kein Fehlersignal generiert und führt sie den einzelnen Schaltwerken zu. Auf diese Weise ist der Einfluss transienter Fehler weiter reduziert. Indem die korrigierte Zustandsbezeichnung eines parallel geschalteten Schaltwerks auch dem von transienten Fehlern betroffenen Schaltwerk zugeführt wird, kann selbst bei Auftreten mehrerer, nicht mehr eindeutig korrigierbarer Fehler in einer Zustandsbezeichnung eine Neukonfiguration vermieden werden.In an advantageous embodiment, two or more identical derailleurs are provided by state machines, wherein the output from the correctors of the derailleurs state designations are fed to a selection switching network. The selection switching network, which may advantageously be a multiplexer, is controlled as a function of the error signals of the state machines. The selection switching network switches exactly through the binary designation, which originates from a corrector, which generates no error signal in the current cycle and feeds it to the individual switching mechanisms. In this way, the influence of transient errors is further reduced. By the corrected state designation of a parallel-connected switching mechanism is also supplied to the affected by transient errors rear derailleur, a reconfiguration can be avoided even when multiple, no longer uniquely correctable errors in a state designation.

Ausführungsbeispiele der Erfindung sind nachstehend anhand der Zeichnung näher erläutert. Es zeigen:Embodiments of the invention are explained below with reference to the drawing. Show it:

1 eine schematische Darstellung eines ersten Ausführungsbeispiels eines Moore-Schaltwerks für einen endlichen Zustandsautomaten, 1 1 a schematic representation of a first exemplary embodiment of a Moore switching mechanism for a finite state machine,

2 eine schematische Darstellung eines zweiten Ausführungsbeispiels eines Schaltwerks für einen endlichen Zustandsautomaten und 2 a schematic representation of a second embodiment of a switching mechanism for a finite state machine and

3 eine schematische Darstellung einer Parallelschaltung mehrerer Schaltwerke. 3 a schematic representation of a parallel circuit of several derailleurs.

1 zeigt eine schematische Darstellung eines Schaltwerks 1 eines Zustandsautomaten eines digitalen Rechnersystems. Ein endlicher Zustandsautomat (Finite State Machine = FSM) ist durch ein 6-Tupel charakterisiert, nämlich die endliche Menge der Eingabewerte E, die endliche Menge der Ausgabewerte A, die endliche Menge der Zustände Z, den Startzustand, die Funktion ω zur Berechnung der aktuellen Ausgabewerte und die Funktion δ zur Berechnung des Folgezustandes. Die beiden Funktionen δ und ω sind dabei logische Verknüpfungen zwischen den drei endlichen Mengen E, A, Z. 1 shows a schematic representation of a derailleur 1 a state machine of a digital computer system. A finite state machine (FSM) is characterized by a 6-tuple, namely the finite set of input values E, the finite set of output values A, the finite set of states Z, the start state, the function ω for calculating the current one Output values and the function δ for calculating the subsequent state. The two functions δ and ω are logical links between the three finite sets E, A, Z.

Das Schaltwerk 1 setzt sich zusammen aus den Schaltnetzen 2, 3 und einem Zustandsregister 4. Ein Übergangsschaltnetz 2 realisiert die δ-Funktion zur Bestimmung der zukünftigen Zustandsbezeichnungen Z + 1 anhand des Eingangswerts E. Ein Ausgabeschaltnetz 3 realisiert die ω-Funktion zur Bestimmung des Ausgabewertes A unter Berücksichtigung des aktuellen Zustands Z des Zustandsautomaten. Das Zustandsregister 4 ermöglicht die Abspeicherung einer binären Zustandsbeschreibung und dessen Rückkopplung auf die Schaltnetze 2 und 3.The rear derailleur 1 is composed of the switching networks 2 . 3 and a status register 4 , A gateway switching network 2 implements the δ function to determine the future state designations Z + 1 on the basis of the input value E. An output switching network 3 realizes the ω function to determine the output value A taking into account the current state Z of the state machine. The status register 4 allows the storage of a binary state description and its feedback to the switching networks 2 and 3 ,

Das Übergangsschaltnetz 2 ist in einem FPGA 5 konfiguriert. Zur Programmierung der Logik δ im FPGA 5 liest das FPGA 5 Konfigurationsdaten aus einem Konfigurationsspeicher 6. Der Konfigurationsspeicher 6 ist im vorliegenden Ausführungsbeispiel ein externer Speicher, welcher über eine Konfigurationsdatenleitung 7 mit dem FPGA 5 verbunden ist.The gateway switching network 2 is in an FPGA 5 configured. For programming the logic δ in the FPGA 5 reads the FPGA 5 Configuration data from a configuration memory 6 , The configuration memory 6 is in the present embodiment, an external memory, which via a configuration data line 7 with the FPGA 5 connected is.

Das FPGA 5 ist über Datenleitungen 8, 9 mit dem Zustandsregister 4 signalübertragend verbunden, wobei über eine Zustandsleitung 8 eine zukünftige Zustandsbezeichnung Z + 1 vom FPGA 5 zum Zustandsregister 4 übertragen wird. Über eine Zustandsvariablenleitung 9 erfasst das FPGA 5 vom Zustandsregister 4 die aktuelle Zustandsbezeichnung Z. In der Zustandsvariablenleitung 9 ist ein Korrektor 10 zur Erkennung und Korrektur transienter Fehler angeordnet, welcher später noch näher beschrieben wird.The FPGA 5 is via data lines 8th . 9 with the status register 4 signal transmitting connected, wherein via a state line 8th a future status designation Z + 1 from the FPGA 5 to the status register 4 is transmitted. Via a state variable line 9 captures the FPGA 5 from the status register 4 the current state name Z. In the state variable line 9 is a proofreader 10 arranged to detect and correct transient errors, which will be described later.

Das FPGA 5 erfasst über seinen Eingangsanschluss 11 externe Eingabewerte E und bestimmt entsprechend der vorgegebenen Logik δ unter Berücksichtigung der aktuellen Zustandsbezeichnung Z die zukünftige Zustandsbezeichnung Z + 1. Das Ausgabeschaltnetz 3 ist in einem weiteren Logikbaustein 12 dauerhaft programmiert. Die Ausgabelogik ω ist somit fest und unempfindlich gegen transiente Fehler konfiguriert. Das Schaltwerk 1 gibt über seinen Ausgangsanschluss 13 Ausgabewerte A ab. The FPGA 5 detected via its input terminal 11 External input values E and determined according to the given logic δ, taking into account the current status designation Z, the future status designation Z + 1. The output switching network 3 is in another logic block 12 permanently programmed. The output logic ω is thus fixed and insensitive to transient errors configured. The rear derailleur 1 gives over its output connection 13 Output values A from.

Sofern transiente Fehler im FPGA 5 oder im Zustandsregister 4 aufgetreten sein sollten, kann alternativ zu einer Korrektur auch eine Anpassung der zugeführten Zustandsbezeichnung erfolgen, beispielsweise durch die in 3 gezeigte und unten beschriebene Schaltung.If transient errors in the FPGA 5 or in the status register 4 should occur, as an alternative to a correction, an adaptation of the supplied state designation, for example by the in 3 shown and described below circuit.

Bei dem dargestellten Schaltwerk 1 entspricht die Eingabemenge der möglichen Eingabewerte E der bestimmten Anzahl m aller Eingangsbelegungen, die Ausgabemenge der möglichen Ausgabewerte A der Anzahl n aller möglichen Belegungen des Ausgangswertes.In the illustrated rear derailleur 1 corresponds to the input quantity of the possible input values E of the specific number m of all input assignments, the output quantity of the possible output values A of the number n of all possible assignments of the output value.

Das Schaltwerk 1 realisiert einen Zustandsautomaten als sequenziell arbeitende Logikschaltung, welche eine Abfolge von Zuständen zyklisch durchläuft. Die Logikschaltung wird dabei durch ein periodisches Taktsignal clk gesteuert. Es existiert eine endliche Anzahl k von zulässigen Zuständen, welche der Zustandsautomat einnehmen kann. Der Zustandsautomat soll sich zu jedem gegebenen Zeitpunkt in einem der zulässigen Zustände befinden. Um sicherzustellen, dass sich der Zustandsautomat in dem jeweils zulässigen Zustand befindet, ist eine unten beschriebene Fehlererkennung und -korrektur vorgesehen.The rear derailleur 1 implements a state machine as a sequential logic circuit that cycles through a sequence of states. The logic circuit is controlled by a periodic clock signal clk. There is a finite number k of allowable states that the state machine can occupy. The state machine should be in one of the allowed states at any given time. To ensure that the state machine is in the respective permissible state, an error detection and correction described below is provided.

Von dem Eingabewert als auch von dem aktuellen Zustand ist abhängig, welchen Zustand der Zustandsautomat als nächstes einnehmen wird. Aus dem am FPGA 5 erfassten Eingabewert E ermittelt das FPGA 5 mit der im Übergangsschaltnetz 2 programmierten δ-Funktion unter Berücksichtigung des aktuellen Zustands den vorgesehenen Folgezustand und legt eine entsprechende Zustandsbezeichnung des zukünftigen Zustands Z + 1 im Zustandsregister 4 ab. Bei Inbetriebnahme der Schaltung, wenn noch keine Zustandsbezeichnung des aktuellen Zustands Z vorliegt, zieht das Übergangsschaltnetz 2 einen Startzustand heran. Dieser Startzustand, der wie eingangs erwähnt Bestandteil des den Zustandsautomaten charakterisierenden 6-Tupels ist, kann durch die Konfigurationsdaten zugeführt werden.From the input value as well as the current state, it depends on which state the state machine will take next. From the FPGA 5 entered input value E determines the FPGA 5 with the in the transitional network 2 programmed δ-function taking into account the current state, the intended subsequent state and sets a corresponding state designation of the future state Z + 1 in the state register 4 from. When the circuit is put into operation, if there is still no status description of the current state Z, the transitional switching network is pulling 2 a start condition. This start state, which as mentioned above is part of the 6-tuple characterizing the state machine, can be supplied by the configuration data.

Aus der aktuellen Zustandsbezeichnung Z bestimmt das Ausgangsschaltnetz 3 mit der darin implementierten ω-Funktion den zum aktuellen Zustand gehörenden Ausgabewert A, welcher über den Ausgangsanschluss 13 das Schaltwerk 1 verlässt.From the current state designation Z determines the output switching network 3 with the ω function implemented therein, the output value A belonging to the current state, which is output via the output terminal 13 the rear derailleur 1 leaves.

Um transiente Fehler zu erkennen und zu korrigieren, wird jedem der k zulässigen Zustände des Zustandsautomaten eine binäre Zustandsbezeichnung zugewiesen, welche von dem Korrektor 10 mit der tatsächlich erfassten Zustandsbezeichnung Z verglichen wird. In dem Korrektor 10 sind Mittel zum Vergleich der erfassten Zustandsbezeichnung Z mit vorgegebenen zulässigen Zustandsbezeichnungen und zum Ersetzen der erfassten Zustandsbezeichnung Z durch die zulässige Zustandsbezeichnung mit der geringsten Hamming-Distanz implementiert. Unterschiede der erfassten Zustandsbezeichnung Z mit der vorgegebenen zulässigen Zustandsbezeichnung indizieren Bitfehler der erfassten Zustandsbezeichnung Z, so dass transiente Fehler erkannt werden.In order to detect and correct transient errors, each of the k allowed states of the state machine is assigned a binary state designation, which is supplied by the corrector 10 is compared with the actually detected state name Z. In the proofreader 10 means for comparing the detected state designation Z with predetermined permissible state designations and for replacing the detected state designation Z by the permissible state designation with the lowest Hamming distance are implemented. Differences of the detected state designation Z with the given permissible state designation indicate bit errors of the detected state designation Z, so that transient errors are recognized.

Um eine Fehlerkorrektur zu ermöglichen, sind den zulässigen Zuständen solche binäre Zustandsbezeichnungen zugewiesen, welche untereinander eine Hamming-Distanz von mindestens drei aufweisen. Die Auswahl der Zustandsbezeichnungen kann nach Maßgabe eines fehlerkorrigierenden Codes – wie bspw. dem Hamming-Code – erfolgen.In order to enable an error correction, the permissible states are assigned such binary state designations which have a Hamming distance of at least three with one another. The selection of the status designations can take place in accordance with an error-correcting code, such as, for example, the Hamming code.

Bei Erkennen eines Fehlers in der erfassten Zustandsbezeichnung Z ersetzt der Korrektor 10 die fehlerhafte Zustandsbezeichnung durch die zulässige Zustandsbezeichnung mit der geringsten Hamming-Distanz zur erfassten Zustandsbezeichnung Z. Durch die Zuweisung von Zustandsbezeichnungen nach Art des fehlerkorrigierenden Codes ergibt sich bei einer Hamming-Distanz von drei und einem einzelnen Bitfehler eine einzige Zustandsbezeichnung mit der geringsten Hamming-Distanz, welche somit die richtige Zustandsbezeichnung ist.Upon detection of an error in the detected state designation Z, the corrector replaces 10 the erroneous state designation by the permissible state designation with the lowest Hamming distance to the detected state designation Z. The assignment of state identifications in the manner of the error-correcting code results in a single state designation with the lowest Hamming distance for a Hamming distance of three and a single bit error which is thus the correct state name.

Die binären Bezeichnungen der zulässigen Zustände mit der gewünschten Hamming-Distanz können durch Zufügung einer entsprechenden Anzahl von Kontrollbits generiert werden. Sofern im jeweiligen Anwendungsbereich des Schaltwerkes eine qualitativ hochwertigere Fehlerkorrektur gewünscht ist, welche auch mehrere transiente Fehler in einer Zustandsbezeichnung korrigieren kann, werden die binären Zustandsbezeichnungen mit mehr Redundanz ausgestattet und den zulässigen Zuständen des Zustandsautomaten binäre Zustandbezeichnungen mit höheren Hamming-Distanzen zugewiesen.The binary designations of allowable states with the desired Hamming distance can be generated by adding a corresponding number of check bits. If a higher-quality error correction is desired in the respective application area of the rear derailleur, which can also correct a plurality of transient errors in a state designation, the binary state designations are provided with more redundancy and binary state designations with higher Hamming distances are assigned to the permissible states of the state machine.

Der Korrektor 10 ist im gezeigten Ausführungsbeispiel in der Zustandsvariablenleitung 9 angeordnet und erfasst die aktuelle Zustandsbezeichnung Z vom Zustandsregister 4, so dass transiente Fehler sowohl im FPGA 5 als auch im Zustandsregister 4 korrigiert werden. Das FPGA 5 erfasst korrigierte Zustandsbezeichnungen, so dass im Ausgabeschaltnetz 3 eine fehlerfreie Grundlage für die Ausgabe eines hochwertigen Ausgabewertes A vorliegt.The proofreader 10 is in the embodiment shown in the state variable line 9 arranged and detects the current state name Z from the state register 4 , so that transient errors in both the FPGA 5 as well as in the state register 4 Getting corrected. The FPGA 5 detects corrected state designations, so that in Output switching power 3 an error-free basis for the output of a high-quality output value A is present.

Das Schaltwerk 1 ist als Moore-Schaltwerk ausgebildet, wobei das FPGA 5 derart konfiguriert ist, dass die Ausgabe allein vom augenblicklichen Zustand Z abhängig ist. Da die Fehlererkennung und Korrektur an die Codierung des Zustandes anknüpft und fehlerfreie Zustandsbezeichnungen liefert, kann das Moore-Schaltwerk auf der Grundlage fehlerfreier Zustandsbezeichnungen hochwertigere Ergebnisse des Ausgabewertes A liefern.The rear derailleur 1 is designed as a moore switching mechanism, wherein the FPGA 5 is configured so that the output depends solely on the current state Z. Since the error detection and correction is linked to the coding of the state and provides error-free state designations, the Moore switching mechanism can deliver higher-quality results of the output value A on the basis of error-free state designations.

Die Anzahl korrigierbarer Bitfehler wird bei der Konfiguration des Korrektors 10 durch die gegebene Hamming-Distanz der gewählten binären Zustandsbezeichnungen der zulässigen Zustände vorgegeben. Der Korrektor 10 ist dabei derartig konfiguriert, dass er bei Feststellen einer höheren Anzahl von Bitfehlern in der erfassten Zustandsbezeichnung Z als einer vorgegebenen Anzahl korrigierbarer Bitfehler ein Fehlersignal Err des Schaltwerks 1 des Zustandsautomaten generiert. Auf diese Weise kann das Schaltwerk 1 auch bei Vorliegen einer höheren Anzahl von Bitfehlern, die durch den fehlerkorrigierenden Code nicht mehr eindeutig korrigierbar sind, den Betrieb des Schaltwerks 1 aufrechterhalten. Das Fehlersignal Err kann extern von dem Rechnersystem weiterverarbeitet werden.The number of correctable bit errors becomes in the configuration of the corrector 10 given by the given Hamming distance of the selected binary state designations of the allowable states. The proofreader 10 is configured in such a way that when a higher number of bit errors in the detected state designation Z is detected than a predetermined number of correctable bit errors, it generates an error signal Err of the derailleur 1 of the state machine. In this way, the rear derailleur 1 even in the presence of a higher number of bit errors, which are no longer clearly correctable by the error correcting code, the operation of the rear derailleur 1 maintained. The error signal Err can be further processed externally by the computer system.

Der Korrektor 10 ist signalübertragend mit einem Auslesemittel 14 verbunden, welches in der Konfigurationsdatenleitung 7 angeordnet ist. Auf diese Weise ist unter Berücksichtigung der erkannten Fehler der aktuellen Zustandsbezeichnung Z eine Korrektur der Konfiguration des Logikbausteins möglich. Insbesondere im Fall der Erkennung von mehreren Bitfehlern in der erfassten Zustandsbezeichnung Z veranlasst der Korrektor 10 eine Neukonfiguration des FPGA 5 durch entsprechende Adressierung des Auslesemittels 14, wobei die Konfigurationsdaten neu aus dem Konfigurationsspeicher 6 in das FPGA 5 eingelesen werden. Das Ansprechen des Auslesemittels 14 kann dabei durch Berücksichtigung des Fehlersignals Err erfolgen, beispielsweise durch die in 3 gezeigte Schaltung.The proofreader 10 is signal transmitting with a read-out means 14 connected in the configuration data line 7 is arranged. In this way, taking into account the detected errors of the current state designation Z, a correction of the configuration of the logic device is possible. In particular, in the case of detection of multiple bit errors in the detected state designation Z causes the corrector 10 a reconfiguration of the FPGA 5 by appropriate addressing of the read-out means 14 , where the configuration data is new from the configuration memory 6 into the FPGA 5 be read. The response of the read-out means 14 can be done by taking into account the error signal Err, for example by the in 3 shown circuit.

2 zeigt eine alternative Ausgestaltung eines Moore-Schaltwerks 1. Für jeweils gleiche Elemente sich die gleichen Bezugszeichen wie in 1 verwendet. Im Unterschied zur Ausgestaltung des Moore-Schaltwerks 1 in 1 ist in dem Schaltwerk nach 2 der Korrektor 10 in der Zustandsleitung 8 angeordnet. Der Korrektor 10 erfasst daher die zukünftigen Zustandsbezeichnungen Z + 1, welche das FPGA 5 mit seinem Übergangsschaltnetz 2 mit der darin implementierten δ-Funktion bereitstellt. Im Übrigen entspricht das Schaltwerk 1 gemäß 2 dem Aufbau zu 1, so dass auf die Beschreibung der 1 verwiesen werden kann. 2 shows an alternative embodiment of a Moore derailleur 1 , For the same elements, the same reference numerals as in 1 used. In contrast to the design of the Moore derailleur 1 in 1 is in the rear derailleur 2 the proofreader 10 in the state line 8th arranged. The proofreader 10 therefore, captures the future state labels Z + 1 representing the FPGA 5 with its gateway switching network 2 with the δ function implemented therein. Incidentally, the rear derailleur corresponds 1 according to 2 to the construction too 1 so on the description of the 1 can be referenced.

Der Korrektor 10 korrigiert aufgrund seiner Anordnung in der Zustandsleitung 8 ausschließlich transiente Fehler im FPGA 5. Bei Anforderungen, bei denen insbesondere der empfindlichen RAM-Speicher des FPGA 5 vor transienten Fehlern geschützt werden soll, ist diese Anordnung besonders effizient, da die Leistungsfähigkeit des Korrektors 10 zur eindeutigen Korrektur anhand des fehlerkorrigierenden Codes ausschließlich auf das FPGA 5 bezogen ist.The proofreader 10 corrected due to its arrangement in the state line 8th only transient errors in the FPGA 5 , For requirements where in particular the sensitive RAM memory of the FPGA 5 To protect against transient errors, this arrangement is particularly efficient because the performance of the proofer 10 for clear correction using the error-correcting code exclusively on the FPGA 5 is related.

3 zeigt eine parallele Anordnung zweier baugleicher Schaltwerke 1, 1' von endlichen Zustandsautomaten, welche jeweils dem Aufbau nach 1 entsprechen. Für gleiche Bauteile sind dabei gleiche Bezugszeichen wie in 1 verwendet. Dargestellt sind die FPGAs 5, 5', die jeweils den Zustandsregistern 4, 4' die jeweils zukünftigen Zustandsbezeichnungen Z + 1, Z' + 1 zuleiten. Die Korrektoren 10, 10' der Schaltwerke 1, 1'sind dabei jeweils in den Zustandsvariablenleitungen 9, 9' angeordnet. Der Korrektur zugeführt werden aufgrund dieser Anordnung die aktuellen Zustandsbezeichnungen Z, Z', wobei die binären Codewörter in oben beschriebener Weise in den Korrektoren 10, 10' einer Fehlerkorrektur unterzogen werden. Bei Auftreten transienter Fehler werden diese Fehler von den Korrektoren 10, 10' erkannt und korrigiert und die fehlerfreien Codewörter Z Korr, Z'Korr weitergeleitet. 3 shows a parallel arrangement of two identical derailleurs 1 . 1' of finite state machines, each according to the structure 1 correspond. For the same components are the same reference numerals as in 1 used. Shown are the FPGAs 5 . 5 ' , each of the status registers 4 . 4 ' to forward the respective future state designations Z + 1, Z '+ 1. The correctors 10 . 10 ' the rear derailleurs 1 . 1' are each in the state variable lines 9 . 9 ' arranged. Due to this arrangement, the correction is supplied with the current state designations Z, Z ', the binary code words being in the correctors as described above 10 . 10 ' be subjected to an error correction. When transient errors occur, these errors are corrected by the correctors 10 . 10 ' recognized and corrected and the error-free code words Z Korr, Z'Korr forwarded.

Sofern die erkannte Fehlerzahl aufgrund der gewählten Hamming-Distanz der Zustandsbezeichnungen nicht mehr eindeutig korrigierbar ist, erzeugt der jeweilige Korrektor 10, 10' ein Fehlersignal Err, Err' und gibt es über seinen Signalausgang 15, 15' ab.If the recognized number of errors can no longer be clearly corrected on the basis of the selected Hamming distance of the state designations, the respective corrector generates 10 . 10 ' an error signal Err, Err 'and is available via its signal output 15 . 15 ' from.

Die Korrektoren 10, 10' der im vorliegenden Ausführungsbeispiel zwei parallelen Schaltwerke 1, 1' sind an einen Multiplexer 16 als Teil eines Selektionsschaltnetzes angeschlossen. Der Multiplexer 16 wird in Abhängigkeit der Fehlersignale Err, Err' von einer Steuerschaltung 17 gesteuert. Für die Durchführung der Steuerung ist die Steuerschaltung 17 mit den Signalausgängen 15, 15' der Korrektoren 10, 10' verbunden. Die Steuerschaltung 17 ist dabei so konfiguriert, dass in dem Multiplexer 16 nur solche Eingangsbelegungen durchgeschaltet werden, dessen zugeordneter Korrektor 10 oder 10' kein Fehlersignal Err bzw. Err' erzeugt. Es ist dadurch sichergestellt, dass ausschließlich korrigierte und damit fehlerfreie Zustandsbezeichnungen durchgeschaltet werden.The correctors 10 . 10 ' in the present embodiment, two parallel switching mechanisms 1 . 1' are connected to a multiplexer 16 connected as part of a selection switching network. The multiplexer 16 is in response to the error signals Err, Err 'from a control circuit 17 controlled. To carry out the control is the control circuit 17 with the signal outputs 15 . 15 ' the correctors 10 . 10 ' connected. The control circuit 17 is configured so that in the multiplexer 16 only such input assignments are switched through, whose associated corrector 10 or 10 ' no error signal Err or Err 'generated. This ensures that only corrected and thus error-free status designations are switched through.

Erst in dem Fall, dass sämtliche an den Multiplexer 16 angeschlossenen Korrektoren 10, 10' Fehlersignale Err, Err' erzeugen und damit fehlerbehaftete Zustandsbezeichnungen anzeigen, veranlasst das Selektionsschaltnetz eine Neukonfiguration des FPGA 5 (1) durch Betätigung der Auslesemittel 14. Um die Wahrscheinlichkeit des Eintritts dieses Falles weiter zu reduzieren, können auch mehr als zwei parallel geschaltete, baugleiche Schaltwerke 1, 1' vorgesehen sein und damit höhere Redundanz gegeben werden.Only in the case that all to the multiplexer 16 connected proofreaders 10 . 10 ' Generate error signals Err, Err 'and thus indicate faulty state designations, the selection switching network causes a reconfiguration of the FPGA 5 ( 1 ) by actuating the read-out means 14 , To further reduce the likelihood of the occurrence of this case, more than two can connected in parallel, identical derailleurs 1 . 1' be provided and thus be given higher redundancy.

Die ausgewählte fehlerfreie Zustandsbezeichnung wird vom Multiplexer 16 durchgeschaltet und allen angeschlossenen Schaltwerken rückgekoppelt. Die rückgekoppelte Zustandsbezeichnung wird in der oben beschriebenen Weise den Schaltnetzen 2, 3 (1) zugeführt.The selected error-free state designation is from the multiplexer 16 switched through and fed back to all connected rear derailleurs. The feedback state designation becomes the switching networks in the manner described above 2 . 3 ( 1 ).

Bei einer parallelen Anordnung baugleicher Schaltwerke 1, 1' mit einer Anordnung der Korrektoren 10, 10' in der Zustandsleitung 8 (2) ist abweichend von der Darstellung in 3 der Multiplexer 16 zwischen den jeweiligen Zustandsregistern 4, 4' und Korrektoren 10, 10' angeordnet. Dabei wird die vom Multiplexer 16 durchgeschaltete Zustandbezeichnung in jedem der Zustandsregister 4, 4' abgelegt.In a parallel arrangement of identical derailleurs 1 . 1' with an arrangement of correctors 10 . 10 ' in the state line 8th ( 2 ) is different from the illustration in 3 the multiplexer 16 between the respective status registers 4 . 4 ' and proofreaders 10 . 10 ' arranged. It will be the multiplexer 16 switched state designation in each of the state registers 4 . 4 ' stored.

Sämtliche in der Figurenbeschreibung, in den Ansprüchen und in der Beschreibungseinleitung genannten Merkmale sind sowohl einzeln als auch in beliebiger Weise miteinander kombiniert einsetzbar. Die Erfindung ist daher nicht auf die beschriebenen bzw. beanspruchten Merkmalskombinationen beschränkt. Vielmehr sind alle Merkmalskombinationen als offenbart zu betrachten.All mentioned in the description of the figures, in the claims and in the introduction of the description can be used both individually and in any combination. The invention is therefore not limited to the described or claimed feature combinations. Rather, all feature combinations are to be regarded as disclosed.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

DE 102006027448 B4 [0006]

Claims

Method for detecting and correcting transient errors in a finite-state machine for computer systems, wherein a configurable logic module ( 5 ) a future status designation (Z + 1) of the state machine to a state register ( 4 ) and the status register ( 4 ) the logic module ( 5 ) informs the current state designation (Z), wherein the logic device ( 5 ) detects external input values (E), from the input values (E) and the current state designation (Z) according to a predetermined logic (δ) determines the future state designation (Z + 1) and wherein according to a predetermined output logic (ω) taking into account the current State designation (Z) output values (A) of the state machine are determined and output, characterized in that each permissible state of the state machine is assigned a binary name, the state designations have a Hamming distance of at least three, and a corrector ( 10 ) by comparing the detected state designation (Z, Z + 1) with the predetermined permissible state designations bit error of the detected state designation (Z, Z + 1) detects and recognizing an error, the faulty state designation (Z, Z + 1) by the permissible state designation with replaced by the lowest Hamming distance to the detected state designation (Z, Z + 1) and where the corrector ( 10 ) upon detection of a higher number of bit errors in the detected state designation (Z, Z + 1) than a predetermined number of correctable bit errors per state designation an internally or externally further processed error signal (Err) of the state machine generates.

Method according to claim 1, characterized in that the corrector ( 10 ) the future status designation (Z + 1) of the logic module ( 5 ) detected.

Method according to claim 1, characterized in that the corrector ( 10 ) the current state designation (Z) from the state register ( 4 ) detected.

Method according to one of the preceding claims, characterized in that, taking into account the detected errors of the state designation (Z, Z + 1), the configuration of the logic device ( 5 ) is corrected.

Method according to claim 4, characterized in that that of the corrector ( 10 ) given state designations (Z, Z + 1) with the output status designations (Z ', Z' + 1) of a proofreader ( 10 ' ) of at least one identical rear derailleur ( 1' ) is supplied to a selection switching network, which in dependence of the error signals (Err, Err ') of the switching mechanisms ( 1 . 1' ) and all parallel switching mechanisms ( 1 . 1' ) a corrected state designation (Z, Z + 1) of a proofreader ( 10 . 10 ' ) which did not generate an error signal (Err, Err ').

Finite state machine for computer systems with a configurable logic device ( 5 ), which is connected to a status register ( 4 ) by means of connecting lines ( 8th . 9 ), wherein via a state line ( 8th ) a future status designation (Z + 1) from the logic module ( 5 ) to the status register ( 4 ) is transferable and via a state variable line ( 9 ) a current state name (Z) of the state machine from the state register ( 4 ) to the logic module ( 5 ) is transferable, with an input terminal ( 11 ) for detecting input values (E) and an output terminal ( 12 ) for output values (A), with one in the logic block ( 5 ) configured switching network ( 2 ), which represents a logic (δ) for determining the future state designation (Z + 1) from the input value (E) and the current state designation (Z), and with an output switching network ( 3 ) for determining the output values (A) in accordance with a given output logic (ω) taking into account the current state designation (Z), characterized in that each permissible state of the state machine is denoted by a binary designation, the state designations having a Hamming distance of at least have three and that a corrector ( 10 ), which are given the permissible state designations, which means for recognizing bit errors by comparing the detected state designation (Z, Z + 1) with the predetermined permissible state designations and for replacing the detected state designation (Z, Z + 1) with the permissible one Having the least Hamming distance state designation and having means for generating an error signal (Err) upon detection of a higher number of bit errors in the detected state designation (Z, Z + 1) than a predetermined number of bit errors per state designation.

State machine according to claim 6, characterized in that at least one further identical state machine ( 1' ) and the correctors ( 10 . 10 ' ) are connected to a selection switching network, which in dependence of the error signals (Err, Err ') is controllable.

State machine according to claim 6 or 7, characterized in that a further logic module is provided to which the output terminal for outputting the output values (A) is assigned and which is configured with the output logic (ω) for determining the output values (A).

State machine according to claim 8, characterized in that the second logic module is permanently programmable.

Use of the method according to one of claims 1 to 5 or the state machine according to one of claims 6 to 9 for computer systems of sonar systems.