DE102009036033A1 - Interlayer connection for semiconductor wafers, has base wafer with connection pad and cover wafer arranged on base wafer, where cover wafer has continuous opening over connection pad - Google Patents

Interlayer connection for semiconductor wafers, has base wafer with connection pad and cover wafer arranged on base wafer, where cover wafer has continuous opening over connection pad Download PDF

Info

Publication number
DE102009036033A1
DE102009036033A1 DE200910036033 DE102009036033A DE102009036033A1 DE 102009036033 A1 DE102009036033 A1 DE 102009036033A1 DE 200910036033 DE200910036033 DE 200910036033 DE 102009036033 A DE102009036033 A DE 102009036033A DE 102009036033 A1 DE102009036033 A1 DE 102009036033A1
Authority
DE
Germany
Prior art keywords
wafer
cover
connection pad
base
cover wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200910036033
Other languages
German (de)
Other versions
DE102009036033B4 (en
DE102009036033A8 (en
Inventor
Karl Rohracher
Franz Schrank
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE200910036033 priority Critical patent/DE102009036033B4/en
Publication of DE102009036033A1 publication Critical patent/DE102009036033A1/en
Publication of DE102009036033A8 publication Critical patent/DE102009036033A8/en
Application granted granted Critical
Publication of DE102009036033B4 publication Critical patent/DE102009036033B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

The interlayer connection has a base wafer (1) with a connection pad (3) and a cover wafer (2) arranged on the base wafer. The cover wafer has a continuous opening (25) over the connection pad. A solder ball (5) is arranged in the opening and is connected with the connection pad in an electrically conductive manner. The solder ball overlaps the cover wafer. An independent claim is also included for a method for manufacturing an interlayer connection for semiconductor wafers.

Description

Die vorliegende Erfindung betrifft eine Durchkontaktierung für Halbleiterwafer, die durch Wafer-Bonding miteinander verbunden werden, und ein zugehöriges Verfahren zur Herstellung einer solchen Durchkontaktierung.The The present invention relates to a via for Semiconductor wafers bonded together by wafer bonding and an associated method for producing such a via.

In der US 2005/009246 A1 ist ein Verfahren zur Verkapselung elektronischer Bauelemente beschrieben, bei dem die Bauelemente auf einem Wafer hergestellt und mit einem abdeckenden Wafer verkapselt werden. Die US 2004/099921 A1 beschreibt ein Verfahren zum Verschließen von Hohlräumen in Halbleiterwafern mittels eines weiteren Wafers. Außerdem ist darin ein Verfahren beschrieben, mit dem eine elektrische Verbindung zu einem metallischen Anschluss-Pad des verkapselten Wafers hergestellt wird. Die WO 2004/008522 beschreibt ein Verfahren, bei dem Anschluss-Pads eines verkapselten Wafers durch Aussägen vorgeätzter Anteile eines abdeckenden Wafers freigelegt werden. Die EP 1 962 325 A1 beschreibt Wafer-Bonding, bei dem an den Rändern eines Wafers eine Rinne hergestellt wird. Nachdem der Wafer mit einem weiteren Wafer verbunden worden ist, können nicht ausreichend verbundene Anteile am Rand außerhalb der Rinne entfernt werden.In the US 2005/009246 A1 A method for encapsulating electronic components is described, in which the components are produced on a wafer and encapsulated with a covering wafer. The US 2004/099921 A1 describes a method for closing cavities in semiconductor wafers by means of another wafer. It also describes a method of making electrical connection to a metal terminal pad of the encapsulated wafer. The WO 2004/008522 describes a method in which terminal pads of an encapsulated wafer are exposed by sawing pre-etched portions of a capping wafer. The EP 1 962 325 A1 describes wafer bonding in which a groove is made at the edges of a wafer. After the wafer has been bonded to another wafer, insufficiently joined portions at the edge outside the groove can be removed.

Aufgabe der vorliegenden Erfindung ist es, eine neuartige Durchkontaktierung für Halbleiterwafer anzugeben. Außerdem soll ein zugehöriges Herstellungsverfahren angegeben werden.task It is the object of the present invention to provide a novel via for semiconductor wafers. In addition, a should associated manufacturing process can be specified.

Diese Aufgabe wird mit der Durchkontaktierung für Halbleiterwafer mit den Merkmalen des Anspruches 1 beziehungsweise mit dem Verfahren mit den Merkmalen des Anspruches 6 gelöst. Ausgestaltungen ergeben sich aus den jeweiligen abhängigen Ansprüchen.These Task is with the via for semiconductor wafers with the features of claim 1 and with the method solved with the features of claim 6. refinements result from the respective dependent claims.

Bei der Durchkontaktierung wird ein Anschluss-Pad eines Basis-Wafers, auf dem ein Abdeck-Wafer angeordnet ist, mit einer Lotkugel (bump) versehen. Hierzu wird in dem Abdeck-Wafer, vor oder nach dem Verbinden mit dem Basis-Wafer, eine durchgehende Öffnung über dem Anschluss-Pad hergestellt, in der die Lotkugel angeordnet und elektrisch leitend mit dem Anschluss-Pad verbunden wird.at the via becomes a terminal pad of a base wafer, on which a cover wafer is arranged, provided with a solder ball (bump). This is done in the cover wafer, before or after the connection with the base wafer, a through opening over made the connection pad, in which the solder ball is arranged and electrically connected to the connection pad.

Der Anschluss-Pad kann als elektrischer Anschluss eines elektronischen Bauelementes oder einer integrierten Schaltung des Basis-Wafers vorgesehen sein. Weitere Ausführungsbeispiele können Seitenwände der durchgehenden Öffnung besitzen, die mit einer Passivierung aus dielektrischem oder elektrisch isolierendem Material versehen sind. Vorzugsweise überragt die Lotkugel den Abdeck-Wafer, so dass auf der von dem Basis-Wafer abgewandten Seite des Abdeck-Wafers ein weiterer Wafer oder zum Beispiel ein PCB (printed circuit board) angeordnet und ein darauf vorhandener Anschlusskontakt elektrisch leitend mit der Lotkugel verbunden werden kann.Of the Connection pad can be used as an electrical connection of an electronic Component or an integrated circuit of the base wafer be provided. Other embodiments may include side walls have the through opening, with a passivation made of dielectric or electrically insulating material are. Preferably, the solder ball protrudes beyond the cover wafer, so that on the side facing away from the base wafer side of the cover wafer another wafer or, for example, a PCB (printed circuit board) arranged and an existing terminal contact electrically can be conductively connected to the solder ball.

Der Abdeck-Wafer kann zum Beispiel ein Siliziumsubstrat sein und braucht insbesondere nicht mit elektrisch leitenden Verbindungen versehen zu sein. Der Abdeck-Wafer kann eine Struktur aufweisen, die für ein oder mehrere elektronische Bauelemente oder für eine integrierte Schaltung vorgesehen ist. Der Abdeck-Wafer kann oberseitig strukturiert sein, so dass insbesondere die dem Basis-Wafer zugewandte Seite mit Aussparungen oder dergleichen versehen sein kann. Auch die dem Abdeck-Wafer zugewandte und von dem Abdeck-Wafer abgedeckte Oberseite des Basis-Wafers kann mit einer Oberflächenstruktur versehen sein. Hiermit ist es insbesondere möglich, in den verbundenen Wafern einen Hohlraum auszubilden, in dem zum Beispiel ein bewegliches Teil eines mikroelektromechanischen Bauelementes angeordnet sein kann.Of the Cover wafer may be, for example, a silicon substrate and needs in particular not provided with electrically conductive connections to be. The cover wafer may have a structure suitable for one or more electronic components or for one integrated circuit is provided. The cover wafer can be on the top side be structured so that in particular those facing the base wafer Side can be provided with recesses or the like. Also the top wafer facing the cap wafer and covered by the cap wafer of the base wafer may be provided with a surface texture be. This makes it possible in particular in the connected Wafern to form a cavity in which, for example, a movable Be part of a microelectromechanical device arranged can.

Eine weitere Ausgestaltung besteht darin, auch ein Anschluss-Pad des Abdeck-Wafers freizulegen und auf der von dem Basis-Wafer abgewandten Seite des Anschluss-Pads des Abdeck-Wafers ebenfalls eine Lotkugel als elektrischen Anschluss anzuordnen und elektrisch leitend mit diesem Anschluss-Pad zu verbinden. Auf diese Weise ist es möglich, elektronische Bauelemente und integrierte Schaltungen beider Wafer auf derselben Seite des Abdeck-Wafers elektrisch anzuschließen.A Another embodiment is also a connection pad of the Cover wafers exposed and on the side facing away from the base wafer side the connection pad of the cover wafer also a solder ball as to arrange electrical connection and electrically conductive with this Connection pad to connect. In this way it is possible electronic components and integrated circuits of both wafers electrically connect on the same side of the cover wafer.

Die in dem Abdeck-Wafer vorgesehene durchgehende Öffnung oberhalb des Anschluss-Pads des Basis-Wafers kann durch ein an sich bekanntes Ätzverfahren unter Verwendung einer ebenfalls an sich bekannten Maskentechnik hergestellt werden. Es können auf diese Weise auch mehrere Öffnungen für mehrere Lotkugeln in dem Abdeck-Wafer vorgesehen werden. Da die Positionen dieser Öffnungen durch die Öffnungen einer geeignet strukturierten Maske festgelegt werden, ist es mit diesem Verfahren möglich, eine im Prinzip beliebige Anordnung von Anschluss-Pads des Basis-Wafers mit Lotkugeln als externen elektrischen Anschlüssen zu versehen.The in the cover wafer provided through opening above The connection pad of the base wafer can by a known per se etching using a well-known mask technique getting produced. It can in this way also several openings for a plurality of solder balls in the cover wafer. Because the positions of these openings through the openings a suitably structured mask, it is with this method possible, in principle, any arrangement from connection pads of the base wafer with solder balls as external electrical To provide connections.

Es folgt eine genauere Beschreibung von Beispielen der Durchkontaktierung und des Herstellungsverfahrens anhand der beigefügten 1 bis 12.The following is a more detailed description of examples of the via and the manufacturing method with reference to the attached 1 to 12 ,

Die 1 zeigt eine Anordnung von Halbleiterwafern mit Durchkontaktierung im Querschnitt.The 1 shows an array of semiconductor wafers with via in cross-section.

Die 2 zeigt einen Querschnitt eines Basis-Wafers vor der Strukturierung der Oberseite.The 2 shows a cross section of a base wafer before the structuring of the top.

Die 3 zeigt einen Querschnitt des Basis-Wafers gemäß 2 nach dem Strukturieren der Oberseite.The 3 shows a cross section of the base wafer according to 2 after structuring the top.

Die 4 zeigt einen Querschnitt eines Abdeck-Wafers.The 4 shows a cross section of a cover wafer.

Die 5 zeigt einen Querschnitt der verbundenen Wafer.The 5 shows a cross section of the connected wafers.

Die 6A und 6B zeigen Querschnitte der verbundenen Wafer nach einem Dünnen des Abdeck-Wafers für alternative Ausführungsformen des Herstellungsverfahrens.The 6A and 6B show cross-sections of the bonded wafers after thinning the capping wafer for alternative embodiments of the manufacturing process.

Die 7A und 7B zeigen Querschnitte gemäß den 6A und 6B nach dem Aufbringen einer Passivierungsschicht und einer Lackmaske.The 7A and 7B show cross sections according to the 6A and 6B after applying a passivation layer and a resist mask.

Die 8 zeigt einen Querschnitt gemäß der 7A nach dem Ätzen einer Öffnung und dem Aufbringen einer weiteren Passivierungsschicht.The 8th shows a cross section according to the 7A after etching an opening and applying another passivation layer.

Die 9A und 9B zeigen Querschnitte gemäß den 8 und 7B nach dem Aufbringen der Lotkugel.The 9A and 9B show cross sections according to the 8th and 7B after applying the solder ball.

Die 10 zeigt einen Randbereich eines Abdeck-Wafers im Querschnitt.The 10 shows an edge region of a cover wafer in cross section.

Die 11 zeigt den Randbereich der Wafer im Querschnitt nach dem VerbindenThe 11 shows the edge region of the wafer in cross-section after bonding

Die 12 zeigt eine weitere Anordnung der Durchkontaktierung in einem Querschnitt gemäß der 1.The 12 shows a further arrangement of the via in a cross section according to the 1 ,

Die 1 zeigt einen Querschnitt einer Anordnung aus einem Basis-Wafer 1 und einem Abdeck-Wafer 2 mit einer Durchkontaktierung. In dem Basis-Wafer 1 kann ein elektronisches Bauelement oder eine integrierte Schaltung ausgebildet sein. Zu diesem Zweck ist eine Schichtstruktur 10 vorhanden, von der in dem Querschnitt der 1 schematisch eine Anordnung verschiedener Metallisierungsebenen 6 mit Zwischenmetalldielektrikum 7 dargestellt ist. Dabei kann es sich zum Beispiel um die Verdrahtung einer integrierten Schaltung handeln. Weitere Bauelementstrukturen, zum Beispiel eine CMOS-Schaltung oder ein mikroelektromechanisches Bauelement (MEMS), können in dem Halbleitermaterial des Basis-Wafers 1 in beliebiger Weise ausgebildet sein und sind nicht näher dargestellt. Der Querschnitt der 1 zeigt als Ausführungsbeispiel ein mikroelektromechanisches Bauelement mit einem Biegebalken 23 in einem Hohlraum 9/11. Das Bauelement befindet sich auf dem Basis-Wafer 1 und ist mit dem Abdeck-Wafer 2 abgedeckt und verkapselt.The 1 shows a cross section of an arrangement of a base wafer 1 and a cover wafer 2 with a via. In the base wafer 1 may be formed an electronic component or an integrated circuit. For this purpose is a layer structure 10 present, of which in the cross section of 1 schematically an arrangement of different metallization levels 6 with intermetal dielectric 7 is shown. This may be, for example, the wiring of an integrated circuit. Further component structures, for example a CMOS circuit or a microelectromechanical component (MEMS), may be present in the semiconductor material of the base wafer 1 be formed in any way and are not shown in detail. The cross section of the 1 shows an exemplary embodiment of a microelectromechanical component with a bending beam 23 in a cavity 9 / 11 , The device is located on the base wafer 1 and is with the cover wafer 2 covered and encapsulated.

Die Verbindung zwischen dem Basis-Wafer 1 und dem Abdeck-Wafer 2 kann mit einem der an sich bekannten Wafer-Bonding-Verfahren hergestellt werden. Dazu kann zwischen dem Basis-Wafer 1 und dem Abdeck-Wafer 2 eine dünne Verbindungsschicht 17, zum Beispiel eine Oxidschicht, vorgesehen werden, die eine dauerhafte Verbindung des Abdeck-Wafers 2 mit dem Basis-Wafer 1 herstellt. Die Durchkontaktierung ist für ein Anschluss-Pad 3 vorgesehen, das zum Beispiel als Anteil einer der Metallisierungsebenen 6 ausgebildet sein kann oder auch, wie in dem Ausführungsbeispiel der 1, eine dünne Metallschicht auf einer der Metallisierungsebenen 6 sein kann.The connection between the base wafer 1 and the cover wafer 2 can be prepared by one of the known wafer bonding methods. This can be done between the base wafer 1 and the cover wafer 2 a thin bonding layer 17 , For example, an oxide layer can be provided, which is a permanent connection of the cover wafer 2 with the base wafer 1 manufactures. The via is for a connection pad 3 provided, for example, as a proportion of one of the metallization levels 6 may be formed or also, as in the embodiment of 1 , a thin metal layer on one of the metallization planes 6 can be.

Auf dem Anschluss-Pad 3 kann eine elektrisch leitende Unterlotmetallisierung 4 vorgesehen sein (UBM, under-bump metalization).On the connection pad 3 can be an electrically conductive Unterlotmetallisierung 4 be provided (UBM, under-bump metalization).

Eine Lotkugel 5 (bump) ist über die Unterlotmetallisierung 4 mit dem Anschluss-Pad 3 elektrisch leitend verbunden. Die Lotkugel 5 kann statt dessen in elektrisch leitendem Kontakt direkt auf dem Anschluss-Pad 3 aufgebracht sein. Die Lotkugel 5 befindet sich in einer durchgehenden Öffnung 25 des Abdeck-Wafers 2, was bedeutet, dass diese Öffnung 25 die durch den Abdeck-Wafer 2 gebildete Halbleiterschicht vollständig durchbricht. Damit wird erreicht, dass die Oberseite des Basis-Wafers 1 über dem Anschluss-Pad 3 nicht von dem Abdeck-Wafer 2 überdeckt wird. Die als Durchkontaktierung vorgesehene Lotkugel 5 kann daher direkt auf den Basis-Wafer 1 aufgebracht werden, ohne dass elektrische Leiter als Verbindungen zwischen dem Anschluss-Pad 3 des Basis-Wafers 1 und der von dem Basis-Wafer 1 abgewandten Seite des Abdeck-Wafers 2 erforderlich sind.A solder ball 5 (bump) is about the sub-solder metallization 4 with the connection pad 3 electrically connected. The solder ball 5 can instead be in electrically conductive contact directly on the connection pad 3 be upset. The solder ball 5 is located in a through opening 25 the cover wafer 2 which means that this opening 25 through the cover wafer 2 completely breaks up the semiconductor layer formed. This will ensure that the top of the base wafer 1 above the connection pad 3 not from the cover wafer 2 is covered. The provided as a via solder ball 5 can therefore be directly on the base wafer 1 be applied without electrical conductors as connections between the terminal pad 3 of the base wafer 1 and that of the base wafer 1 opposite side of the cover wafer 2 required are.

Auf der von dem Basis-Wafer 1 abgewandten Seite des Abdeck-Wafers 2 kann ein weiterer Wafer angeordnet sein oder auch, wie in dem Beispiel der 1, ein PCB (printed circuit board), das seinerseits mit einem Anschluss-Pad 19 für externen elektrischen Anschluss versehen ist. Dieses Anschluss-Pad 19 ist mit Leiterbahnen des PCB oder weiteren elektronischen Komponenten elektrisch leitend verbunden, was in der 1 nicht im Einzelnen dargestellt ist. Die nicht mit dem Basis-Wafer 1 verbundene Oberseite des Abdeck-Wafers 2 kann mit einer Passivierungsschicht 3 abgedeckt sein, die insbesondere auch die Seitenwände der durchgehenden Öffnung 25 bedecken kann.On the from the base wafer 1 opposite side of the cover wafer 2 may be arranged another wafer or else, as in the example of 1 , a PCB (printed circuit board), in turn, with a connection pad 19 provided for external electrical connection. This connection pad 19 is electrically connected to tracks of the PCB or other electronic components, which in the 1 is not shown in detail. Not with the base wafer 1 Connected top of the cover wafer 2 can with a passivation layer 3 be covered, in particular, the side walls of the through hole 25 can cover.

Im Folgenden werden Ausführungsbeispiele für die Herstellung einer solchen Durchkontaktierung für Halbleiterwafer anhand der 2 bis 9 beschrieben. Die 2 zeigt einen Querschnitt durch einen Basis-Wafer 1, in dem elektronische Bauelemente oder Komponenten einer integrierten Schaltung ausgebildet sein können. In der schematischen Darstellung der 2 ist auf der Oberseite nur die Schicht des Zwischenmetalldielektrikums 7 eingezeichnet, in der Metallisierungsebenen einer Verdrahtung angeordnet sein können. Auf einem strukturierten Bereich einer solchen Metallisierungsebene 6 befindet sich ein metallisches Anschluss-Pad 3, das als Basis für die Durchkontaktierung vorgesehen ist. In dem Beispiel der 2, das für die Herstellung einer Anordnung gemäß der 1 geeignet ist, ist die Oberseite des Basis-Wafers 1 mit einer Aussparung strukturiert, in die eine Opferschicht 8 eingebracht worden ist. Die Opferschicht 8 ermöglicht es, die Oberseite für den nachfolgenden Wafer-Bonding-Prozess sehr glatt einzuebnen. Die Oberseite des Basis-Wafers kann nach Bedarf glatt geschliffen und poliert werden. Während die für die Bauelemente vorgesehenen Oberflächenstrukturen vertikale Abmessungen im Bereich von Mikrometern aufweisen können, ist die Rauhigkeit der polierten Oberfläche in den für die Verbindung der Wafer vorgesehenen Bereichen geringer als 1 nm. Es können die an sich bekannten Wafer-Bonding-Verfahren angewendet werden.In the following, exemplary embodiments for the production of such a via for semiconductor wafers will be described with reference to FIGS 2 to 9 described. The 2 shows a cross section through a base wafer 1 in which electronic components or components of an integrated circuit can be formed. In the schematic representation development of 2 is on the top only the layer of intermetal dielectric 7 located in the metallization levels of a wiring can be arranged. On a structured area of such a metallization level 6 there is a metallic connection pad 3 which is provided as a basis for the via. In the example of 2 for the manufacture of an assembly according to the 1 is suitable, is the top of the base wafer 1 structured with a recess into which a sacrificial layer 8th has been introduced. The sacrificial layer 8th makes it possible to smooth the top very smoothly for the subsequent wafer bonding process. The top of the base wafer can be smoothed and polished as needed. While the surface structures provided for the devices may have vertical dimensions in the micrometer range, the roughness of the polished surface in the areas provided for bonding the wafers is less than 1 nm. The per se known wafer bonding techniques may be used.

Die 3 zeigt einen Querschnitt gemäß der 2 nach dem Entfernen der Opferschicht 8 und dem Freilegen der Aussparung 9 und des Anschluss-Pads 3.The 3 shows a cross section according to the 2 after removing the sacrificial layer 8th and exposing the recess 9 and the connection pad 3 ,

Die 4 zeigt einen Abdeck-Wafer 2 im Querschnitt nach dem Polieren der Oberseite und dem Herstellen einer für das dargestellte Ausführungsbeispiel vorgesehenen Aussparung 11.The 4 shows a cover wafer 2 in cross-section after polishing the top and producing a provided for the illustrated embodiment recess 11 ,

Die mit der Aussparung 11 versehene Hauptseite des Abdeck-Wafers 2 wird anschließend mit der Oberseite des Basis-Wafers 1 verbunden. In dem Querschnitt der 4 ist gestrichelt eine Kontur 24 einer Aussparung dargestellt, die bei einer Variante des Herstellungsverfahrens vor dem Verbinden der Wafer in dem Abdeck-Wafer 2 hergestellt werden kann. Diese Aussparung ist für die Herstellung der durchgehenden Öffnung in dem Abdeck-Wafer 2 vorgesehen und wird zum Beispiel bis in eine Tiefe von typisch 50 μm bis 250 μm ausgeätzt.The one with the recess 11 provided home page of cover wafer 2 is then with the top of the base wafer 1 connected. In the cross section of 4 dashed is a contour 24 a recess shown in a variant of the manufacturing process prior to joining the wafer in the cover wafer 2 can be produced. This recess is for the production of the through opening in the cover wafer 2 provided and etched, for example, to a depth of typically 50 microns to 250 microns.

Die 5 zeigt einen Querschnitt durch die Anordnung des Basis-Wafers 1 und des damit verbundenen Abdeck-Wafers 2. Die mit der Aussparung 9 beziehungsweise mit der Aussparung 11 versehenen Oberseiten der Wafer sind einander zugewandt, so dass die Aussparungen einen gemeinsamen Hohlraum 9/11 bilden. Zwischen der zuvor freigelegten Oberfläche des Anschluss-Pads 3 und dem Abdeck-Wafer 2 kann, wie in der 5 angedeutet, gegebenenfalls ein dünner Hohlraum vorhanden sein. In dem Querschnitt der 5 ist an der Lage der gestrichelt eingezeichneten Kontur 24 auch erkennbar, dass sich bei der Ausführungsvariante, bei der dort eine Aussparung in dem Abdeck-Wafer 2 hergestellt worden ist, diese Aussparung oberhalb des Anschluss-Pads 3 angeordnet ist. Die waagrechte gestrichelte Linie, die quer durch den Abdeck-Wafer 2 verlaufend eingezeichnet ist, markiert eine Position einer ebenen Fläche, die durch ein Rückschleifen des Abdeck-Wafers 2 als neue Oberseite der Anordnung hergestellt wird. Nach dem Rückschleifen kann die Oberfläche zum Beispiel mittels CMP (chemical mechanical polishing) poliert werden.The 5 shows a cross section through the arrangement of the base wafer 1 and the associated cover wafer 2 , The one with the recess 9 or with the recess 11 provided tops of the wafers face each other, so that the recesses have a common cavity 9 / 11 form. Between the previously exposed surface of the connection pad 3 and the cover wafer 2 can, as in the 5 indicated, possibly a thin cavity may be present. In the cross section of 5 is at the location of the dashed contour 24 It can also be seen that in the embodiment variant, where there is a recess in the cover wafer 2 has been made, this recess above the connection pad 3 is arranged. The horizontal dashed line across the cover wafer 2 is drawn in progress, marks a position of a flat surface caused by a back grinding of the cover wafer 2 is created as a new top of the assembly. After regrinding, the surface can be polished, for example, by CMP (chemical mechanical polishing).

Die 6A und 6B zeigen Querschnitte gemäß der 5 für zwei alternative Varianten des Herstellungsverfahrens. Die 6A zeigt eine Variante ohne die Aussparung gemäß der Kontur 24 im Abdeck-Wafer 2. Der Abdeck-Wafer 2 ist auf die gewünschte Dicke von typisch etwa 30 μm bis 200 μm gedünnt. Das mikroelektromechanische Bauelement ist in dem Hohlraum 9/11 verkapselt. Es wird dann, vorzugsweise durch Ätzen, eine Öffnung über dem Anschluss-Pad 3 hergestellt.The 6A and 6B show cross sections according to the 5 for two alternative variants of the manufacturing process. The 6A shows a variant without the recess according to the contour 24 in the cover wafer 2 , The cover wafer 2 is thinned to the desired thickness of typically about 30 microns to 200 microns. The microelectromechanical device is in the cavity 9 / 11 encapsulated. It is then, preferably by etching, an opening over the terminal pad 3 produced.

Die 6B zeigt eine Variante, bei der der Abdeck-Wafer 2 mit einer Aussparung entsprechend der gestrichelten Kontur 24 in 5 versehen wurde. Wie in der 5 auch erkennbar ist, erfolgt das Rückschleifen des Abdeck-Wafers 2 bis auf ein Niveau, das sich im Bereich dieser Aussparung befindet, so dass entsprechend dem Querschnitt der 6B nach dem Rückschleifen des Abdeck-Wafers 2 eine Öffnung über dem Anschluss-Pad 3 des Basis-Wafers 1 vorhanden ist.The 6B shows a variant in which the cover wafer 2 with a recess corresponding to the dashed contour 24 in 5 was provided. Like in the 5 can also be seen, the back grinding of the cover wafer 2 to a level that is in the area of this recess, so that according to the cross section of 6B after sanding back the cover wafer 2 an opening over the connection pad 3 of the base wafer 1 is available.

Die 7A und 7B zeigen Querschnitte gemäß den 6A und 6B nach dem Aufbringen einer Passivierungsschicht 13 und einer Lackmaske 14. Die Passivierungsschicht 13 kann in beiden Varianten zum Beispiel Siliziumdioxid oder eine Verbindung aus SiO2 und Si3N4 sein und eine typische Dicke von 1 μm bis 3 μm besitzen.The 7A and 7B show cross sections according to the 6A and 6B after applying a passivation layer 13 and a paint mask 14 , The passivation layer 13 For example, in both variants, it may be silicon dioxide or a compound of SiO 2 and Si 3 N 4 and may have a typical thickness of 1 μm to 3 μm.

In der ersten Variante gemäß 7A bildet die Passivierungsschicht 13 eine ebene Schicht. Die Lackmaske 14 wird mit einer Öffnung oberhalb des Anschluss-Pads 3 versehen. Die lateralen Abmessungen der Öffnung der Lackmaske 14 können typisch im Bereich von 100 μm bis 400 μm liegen, entsprechend den Abmessungen des Anschluss-Pads 3.In the first variant according to 7A forms the passivation layer 13 a flat layer. The paint mask 14 comes with an opening above the connection pad 3 Mistake. The lateral dimensions of the opening of the paint mask 14 may typically be in the range of 100 microns to 400 microns, according to the dimensions of the connection pad 3 ,

Bei der Variante gemäß der 7B wird die Passivierungsschicht 13 auf den Seitenwänden der Öffnung und auf dem Anschluss-Pad 3 aufgebracht. Die Lackmaske 14 bedeckt die Seitenwände der Öffnung und wird mit einer Öffnung über dem Anschluss-Pad 3 versehen, damit die Passivierungsschicht 13 innerhalb der Öffnung der Lackmaske entfernt werden kann.In the variant according to the 7B becomes the passivation layer 13 on the side walls of the opening and on the connection pad 3 applied. The paint mask 14 covers the side walls of the opening and comes with an opening over the connection pad 3 provided so that the passivation layer 13 can be removed within the opening of the resist mask.

Die 8 zeigt einen Querschnitt gemäß der 7A nach dem Herstellen einer Öffnung in dem Abdeck-Wafer 2 über dem Anschluss-Pad 3. Zur Herstellung der Öffnung wird zunächst die Passivierungsschicht 13 innerhalb der Öffnung der Lackmaske entfernt. Danach wird das Material des Abdeck-Wafers 2, das zum Beispiel Silizium sein kann, durch Ätzen entfernt, wozu insbesondere DRIE (deep reactive ion etching) geeignet ist. Dieses Ätzverfahren wird durchgeführt, bis die Oberseite des Anschluss-Pads 3 freigelegt ist. Vorzugsweise wird bei dieser Variante eine weitere Passivierungsschicht 15 aufgebracht, was insbesondere im Hinblick auf die später herzustellende Unterlotmetallisierung 4 geschieht. Die weitere Passivierungsschicht 15 kann zum Beispiel Siliziumdioxid sein. Die Anordnung der Passivierungsschicht 13 und der weiteren Passivierungsschicht 15 ist vergleichbar mit der Anordnung der Passivierungsschicht 13 in der zweiten Variante des Verfahrens gemäß dem Querschnitt der 7B.The 8th shows a cross section according to the 7A after making an opening in the cover wafer 2 above the connection pad 3 , To Her The initial position of the opening is the passivation layer 13 removed within the opening of the resist mask. Thereafter, the material of the cover wafer 2 , which may be silicon, for example, removed by etching, for which in particular DRIE (deep reactive ion etching) is suitable. This etching process is performed until the top of the connection pad 3 is exposed. Preferably, in this variant, a further passivation layer 15 applied, which in particular with regard to the later to be produced Unterlotmetallisierung 4 happens. The further passivation layer 15 For example, it may be silicon dioxide. The arrangement of the passivation layer 13 and the further passivation layer 15 is comparable to the arrangement of the passivation layer 13 in the second variant of the method according to the cross section of 7B ,

In einem weiteren Verfahrensschritt, zum Beispiel einem Trockenätzschritt ohne Verwendung einer Maske, wird die weitere Passivierungsschicht 15 von dem Anschluss-Pad 3 entfernt. Auf der Hauptseite des Abdeck-Wafers 2 bleibt zumindest die zuerst aufgebrachte Passivierungsschicht 13 stehen. Die Seitenwände der Öffnung bleiben mit Anteilen der weiteren Passivierungsschicht 15 bedeckt, was mit der Herstellung von Seitenwandspacern durch anisotropes Ätzen einer konformen Schicht vergleichbar ist. In diesem Prozessablauf bleibt der Abdeck-Wafer 2 im Wesentlichen mit einer Passivierung bedeckt, und nur der Anschluss-Pad 3 ist freigelegt.In a further method step, for example a dry etching step without using a mask, the further passivation layer is formed 15 from the connection pad 3 away. On the main page of the cover wafer 2 remains at least the first applied passivation layer 13 stand. The side walls of the opening remain with portions of the further passivation layer 15 which is comparable to the production of sidewall spacers by anisotropic etching of a conformal layer. In this process, the cover wafer remains 2 essentially covered with a passivation, and only the connection pad 3 is exposed.

In beiden Herstellungsvarianten kann dann, vorzugsweise in einem stromlosen Verfahren, eine Metallschicht als Unterlotmetallisierung 4 auf dem Anschluss-Pad 3 hergestellt werden. Ein solcher stromloser Galvanisierungsprozess ist in der Halbleitertechnologie an sich bekannt.In both production variants, it is then possible, preferably in an electroless process, to use a metal layer as a sub-solder metallization 4 on the connection pad 3 getting produced. Such an electroless plating process is known per se in semiconductor technology.

Die 9A und 9B zeigen Querschnitte gemäß den 8 beziehungsweise 7B nach weiteren Schritten der betreffenden Varianten des Herstellungsverfahrens. Die Lotkugel 5, die die eigentliche Durchkontaktierung darstellt, wurde auf der Unterlotmetallisierung 4 aufgebracht. Die Lotkugel 5 kann so angeordnet werden, dass sie die durchgehende Öffnung 25 in dem Abdeck-Wafer 2 nicht vollständig auffüllt und dass ein gewisser Abstand zwischen der Lotkugel 5 und den Seitenwänden der durchgehenden Öffnung 25 des Abdeck-Wafers 2 verbleibt. Die Varianten des Herstellungsverfahrens sind in den 9A und 9B an den etwas unterschiedlichen Ausgestaltungen der Passivierungsschichten erkennbar.The 9A and 9B show cross sections according to the 8th respectively 7B after further steps of the relevant variants of the manufacturing process. The solder ball 5 , which represents the actual via, was on the sub-solder metallization 4 applied. The solder ball 5 can be arranged so that it has the through opening 25 in the cover wafer 2 not completely filling and that some distance between the solder ball 5 and the side walls of the through opening 25 the cover wafer 2 remains. The variants of the manufacturing process are in the 9A and 9B recognizable by the somewhat different embodiments of the passivation layers.

Auf der Lotkugel 5 kann ein externer elektrischer Anschluss angebracht werden. Zu diesem Zweck ist es vorteilhaft, wenn die Lotkugel 5 die Oberseite des Abdeck-Wafers 2 etwas überragt. Während die Dicke des Abdeck-Wafers 2 nach dem Bonding und Rückschleifen vorzugsweise im Bereich von 30 μm bis 200 μm liegt und zum Beispiel typisch 100 μm betragen kann, ragt die Lotkugel 5 typisch zum Beispiel etwa 50 μm über die Ebene der Passivierungsschicht 13 hinaus.On the solder ball 5 An external electrical connection can be installed. For this purpose, it is advantageous if the solder ball 5 the top of the cover wafer 2 towering over something. While the thickness of the cover wafer 2 after bonding and back grinding preferably in the range of 30 microns to 200 microns and can be typically 100 microns, for example, the solder ball protrudes 5 typically, for example, about 50 μm across the plane of the passivation layer 13 out.

Die Lotkugel 5 kann als externer elektrischer Anschluss des in der Wafer-Anordnung verkapselten Bauelementes dienen. Zur weiteren Verwendung der Durchkontaktierung, insbesondere zur Anordnung auf einem PCB gemäß dem Querschnitt der 1, können entsprechende weitere Verfahrensschritte erfolgen.The solder ball 5 can serve as an external electrical connection of the encapsulated in the wafer assembly component. For further use of the via, in particular for placement on a PCB according to the cross section of 1 , corresponding further process steps can take place.

Die 10 zeigt einen Querschnitt des Randbereiches des Abdeck-Wafers 2. Der Randbereich ist kritisch für die Verbindung der Wafer, weil die miteinander zu verbindenden Oberflächen dort oftmals nicht ausreichend eben und glatt sind. Die Verbindung der Wafer ist daher im Randbereich oftmals ungenügend. Das kann dazu führen, dass Halbleitermaterial im Randbereich der Wafer ausbricht und die Wafer-Anordnung beschädigt wird. Es wird daher angestrebt, eine einwandfreie Verbindung der beiden Wafer in einem definierten Bereich zu garantieren. Das kann dadurch geschehen, dass die Oberseite des Abdeck-Wafers 2 in dem Randbereich entsprechend der in der 10 gestrichelt eingezeichneten Kontur ausgeätzt wird. Mittels DRIE erhält man in diesem Verfahrensschritt eine besonders glatte Seitenwand des Abdeck-Wafers 2, so dass das Risiko einer Beschädigung des geätzten Bereiches gering ist.The 10 shows a cross section of the edge region of the cover wafer 2 , The edge region is critical for the connection of the wafers, because the surfaces to be joined together are often not sufficiently flat and smooth there. The connection of the wafers is therefore often insufficient in the edge region. This can lead to semiconductor material breaking out in the edge region of the wafer and damaging the wafer arrangement. It is therefore desirable to guarantee a perfect connection of the two wafers in a defined range. This can be done by placing the top of the cover wafer 2 in the border area corresponding to that in the 10 Dashed line contour is etched. By means of DRIE is obtained in this process step, a particularly smooth side wall of the cover wafer 2 so that the risk of damage to the etched area is low.

Die 11 zeigt die Anordnung eines Basis-Wafers 1 und des Abdeck-Wafers 2, der mit der geätzten Randstruktur versehen wurde, nach dem Bonding. Die Verbindungsschicht 17 kann zum Beispiel ein Oxid des Siliziums sein. Die waagrecht eingezeichnete gestrichelte Linie gibt wie in der 5 die Position der äußeren Oberseite des Abdeck-Wafers 2 nach dem Rückschleifen an. Es ist in der 11 erkennbar, dass der Abdeck-Wafer 2 nach dem Rückschleifen nur noch einen Anteil besitzt, der den Randbereich des Basis-Wafers 1 nicht abdeckt und vollständig mit dem Basis-Wafer 1 verbunden ist.The 11 shows the arrangement of a base wafer 1 and the cover wafer 2 that was provided with the etched edge structure after bonding. The connection layer 17 For example, it may be an oxide of silicon. The horizontally drawn dashed line is as in the 5 the position of the outer top of the cover wafer 2 after regrinding. It is in the 11 recognizable that the cover wafer 2 after regrinding only has a portion of the edge region of the base wafer 1 does not cover and completely with the base wafer 1 connected is.

Dieses Verfahren ist besonders geeignet in Verbindung mit der zweiten Herstellungsvariante für die Durchkontaktierung. Die Aussparung für die spätere durchgehende Öffnung 25 über dem Anschluss-Pad 3, gemäß der in 4 gestrichelt eingezeichneten Kontur 24, und die Aussparung im Randbereich des Abdeck-Wafers 2, gemäß der in 10 gestrichelt eingezeichneten Kontur können zusammen ausgeätzt werden.This method is particularly suitable in connection with the second production variant for the via. The recess for the later through opening 25 above the connection pad 3 , according to the in 4 dashed outline 24 , and the recess in the edge region of the cover wafer 2 , according to the in 10 dashed lines drawn contour can be etched together.

Die 12 zeigt einen Querschnitt eines weiteren Ausführungsbeispiels der Durchkontaktierung. Der Abdeck-Wafer 2 enthält hier ebenfalls ein elektronisches Bauelement oder eine integrierte Schaltung. In diesem Ausführungsbeispiel können der Basis-Wafer 1 und/oder der Abdeck-Wafer 2 zum Beispiel ein ASIC (application-specific integrated circuit) sein. Auch der Abdeck-Wafer 2 besitzt eine Schichtstruktur 20, wobei die Schichtstruktur 10 des Basis-Wafers 1 und die Schichtstruktur 20 des Abdeck-Wafers 2 einander zugewandt sind. In der schematischen Darstellung der 12 sind diese Schichtstrukturen durch Metallisierungsebenen von Verdrahtungen dargestellt. Auf einem Anschluss-Pad 3, das mit einer Unterlotmetallisierung 4 versehen sein kann, befindet sich die Lotkugel 5 in einer durchgehenden Öffnung 25 des Abdeck-Wafers 2. Ein Anschluss-Pad 21 des Abdeck-Wafers 2 wurde ebenfalls auf der von dem Basis-Wafer 1 abgewandten Seite freigelegt und kann gegebenenfalls mit einer Unterlotmetallisierung versehen sein. Auf dem Anschluss-Pad 21 des Abdeck-Wafers 2 ist eine weitere Lotkugel 22 angeordnet und elektrisch leitend mit dem Anschluss-Pad 21 verbunden. Beide Lotkugeln 5, 22 überragen die Oberseite des Abdeck-Wafers 2. Ein in dem Querschnitt der 12 erkennbarer geringfügiger Höhenunterschied der beiden Lotkugeln 5, 22 ist für eine externe Kontaktierung, zum Beispiel auf einem PCB, unschädlich. Gegebenenfalls kann durch unterschiedliche Wahl der Größe der Lotkugeln dieser Höhenunterschied ausgeglichen werden.The 12 shows a cross section of another embodiment of the via. The cover wafer 2 contains here also an electronic component or an integrated Circuit. In this embodiment, the base wafer may be used 1 and / or the cover wafer 2 for example, an application-specific integrated circuit (ASIC). Also the cover wafer 2 has a layer structure 20 , wherein the layer structure 10 of the base wafer 1 and the layer structure 20 the cover wafer 2 facing each other. In the schematic representation of 12 These layer structures are represented by metallization levels of wirings. On a connection pad 3 that with a sublot metallization 4 can be provided, is the solder ball 5 in a continuous opening 25 the cover wafer 2 , A connection pad 21 the cover wafer 2 was also on the base of the wafer 1 uncovered side exposed and may optionally be provided with a Unterlotmetallisierung. On the connection pad 21 the cover wafer 2 is another solder ball 22 arranged and electrically conductive with the connection pad 21 connected. Both solder balls 5 . 22 overhang the top of the cover wafer 2 , One in the cross section of the 12 recognizable slight height difference of the two solder balls 5 . 22 is harmless for external contacting, for example on a PCB. Optionally, this difference in height can be compensated for by different choice of the size of the solder balls.

Es ist ein Vorteil der Durchkontaktierung und des zugehörigen Herstellungsverfahrens, dass hiermit eine grundsätzlich beliebige Anordnung solcher Durchkontaktierungen realisiert werden kann. Durchgehende Öffnungen können mittels einer geeigneten Maske an beliebigen Stellen des Abdeck-Wafers 2 hergestellt werden, sodass die Positionen der für externen elektrischen Anschluss vorgesehenen Anschluss-Pads des Basis-Wafers 1 beliebig gewählt werden können. Die Herstellung der Durchkontaktierungen ist vergleichsweise einfach, da die Lotkugeln direkt auf den Anschluss-Pads des Basis-Wafers 1 aufgebracht werden können, ohne dass für die Durchkontaktierung eigens vorgesehene Verdrahtungen oder Leiterstrukturen in dem Abdeck-Wafer hergestellt werden müssten. Ein weiterer Vorteil besteht in der Möglichkeit, die Durchkontaktierung so anzubringen, dass die Öffnung in dem Abdeck-Wafer nicht vollständig aufgefüllt wird. Es ist insbesondere keine Seitenwandmetallisierung erforderlich.It is an advantage of the plated-through hole and the associated production method that a fundamentally arbitrary arrangement of such plated-through holes can hereby be realized. Through openings can be made at any location of the cover wafer by means of a suitable mask 2 be prepared so that the positions of the provided for external electrical connection connection pads of the base wafer 1 can be chosen arbitrarily. The production of the plated-through holes is relatively simple, since the solder balls directly on the connection pads of the base wafer 1 can be applied without specifically provided for the interconnection wiring or conductor structures in the cover wafer would have to be made. Another advantage is the ability to attach the via so that the opening in the cover wafer is not completely filled. In particular, no sidewall metallization is required.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

11
Basis-WaferBase wafer
22
Abdeck-WaferCap wafer
33
Anschluss-PadConnection pad
44
UnterlotmetallisierungUnterlotmetallisierung
55
Lotkugelsolder ball
66
Metallisierungsebenemetallization
77
Zwischenmetalldielektrikumintermetal
88th
Opferschichtsacrificial layer
99
Aussparungrecess
1010
Schichtstruktur des Basis-Waferslayer structure of the base wafer
1111
Aussparungrecess
1212
Öffnungopening
1313
Passivierungsschichtpassivation
1414
Lackmaskeresist mask
1515
weitere PassivierungsschichtFurther passivation
1616
Lackmaskeresist mask
1717
Verbindungsschichtlink layer
1818
PCBPCB
1919
Anschluss-PadConnection pad
2020
Schichtstruktur des Abdeck-Waferslayer structure the cover wafer
2121
Anschluss-Pad des Abdeck-WafersConnection pad the cover wafer
2222
weitere LotkugelFurther solder ball
2323
Biegebalkenbending beam
2424
Kontur einer Öffnungcontour an opening
2525
durchgehende Öffnungthrough opening

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • - US 2005/009246 A1 [0002] US 2005/009246 A1 [0002]
  • - US 2004/099921 A1 [0002] - US 2004/099921 A1 [0002]
  • - WO 2004/008522 [0002] WO 2004/008522 [0002]
  • - EP 1962325 A1 [0002] EP 1962325 A1 [0002]

Claims (15)

Durchkontaktierung für Halbleiterwafer, bei der – ein Basis-Wafer (1) mit einem Anschluss-Pad (3) versehen ist, – ein Abdeck-Wafer (2) auf dem Basis-Wafer (1) angeordnet ist, – der Abdeck-Wafer (2) über dem Anschluss-Pad (3) eine durchgehende Öffnung (25) aufweist und – eine Lotkugel (5), die mit dem Anschluss-Pad (3) elektrisch leitend verbunden ist, in der Öffnung (25) angeordnet ist.Through-hole for semiconductor wafers, in which - a base wafer ( 1 ) with a connection pad ( 3 ), - a cover wafer ( 2 ) on the base wafer ( 1 ), - the cover wafer ( 2 ) above the connection pad ( 3 ) a through opening ( 25 ) and - a solder ball ( 5 ) with the connection pad ( 3 ) is electrically connected, in the opening ( 25 ) is arranged. Durchkontaktierung nach Anspruch 1, bei der die Lotkugel (5) den Abdeck-Wafer (2) überragt.A via according to claim 1, wherein the solder ball ( 5 ) the cover wafer ( 2 ) surmounted. Durchkontaktierung nach Anspruch 1 oder 2, bei der – der Basis-Wafer (1) eine Schichtstruktur (10) aufweist, die für ein elektronisches Bauelement oder eine integrierte Schaltung vorgesehen ist, – der Abdeck-Wafer (2) das elektronische Bauelement oder die integrierte Schaltung abdeckt und – der Anschluss-Pad (3) als elektrischer Anschluss des Bauelementes oder der Schaltung vorgesehen ist.A via as claimed in claim 1 or 2, wherein - the base wafer ( 1 ) a layer structure ( 10 ) provided for an electronic component or an integrated circuit, the cover wafer ( 2 ) covers the electronic component or the integrated circuit and - the connection pad ( 3 ) is provided as an electrical connection of the component or the circuit. Durchkontaktierung nach einem der Ansprüche 1 bis 3, bei der die Lotkugel (5) die Öffnung (25) in dem Abdeck-Wafer (2) nicht auffüllt.A via according to any one of claims 1 to 3, wherein the solder ball ( 5 ) the opening ( 25 ) in the cover wafer ( 2 ) does not fill up. Durchkontaktierung nach einem der Ansprüche 1 bis 4, bei der – der Abdeck-Wafer (2) eine Schichtstruktur (20) aufweist, die für ein elektronisches Bauelement oder eine integrierte Schaltung vorgesehen ist, – die Schichtstruktur (20) des Abdeck-Wafers auf einer dem Basis-Wafer (1) zugewandten Seite des Abdeck-Wafers angeordnet ist, – eine weitere Lotkugel (22) elektrisch leitend mit einem Anschluss-Pad (21) des Abdeck-Wafers verbunden ist und – der Anschluss-Pad des Abdeck-Wafers als elektrischer Anschluss des Bauelementes oder der Schaltung vorgesehen ist.A via according to any one of claims 1 to 4, wherein - the capping wafer ( 2 ) a layer structure ( 20 ), which is provided for an electronic component or an integrated circuit, - the layer structure ( 20 ) of the capping wafer on a base wafer ( 1 ) facing side of the cover wafer is arranged - another solder ball ( 22 ) electrically conductive with a connection pad ( 21 ) of the cover wafer, and - the connection pad of the cover wafer is provided as an electrical connection of the component or the circuit. Verfahren zur Herstellung einer Durchkontaktierung für Halbleiterwafer, bei dem – ein Basis-Wafer (1) mit einem Anschluss-Pad (3) versehen wird, – ein Abdeck-Wafer (2) auf dem Basis-Wafer angeordnet und dauerhaft mit dem Basis-Wafer verbunden wird, – in dem Abdeck-Wafer eine durchgehende Öffnung (25) hergestellt wird, in der der Anschluss-Pad freiliegt, und – eine Lotkugel (5) in die durchgehende Öffnung eingebracht und elektrisch leitend mit dem Anschluss-Pad verbunden wird.Method for producing a via for semiconductor wafers, in which - a base wafer ( 1 ) with a connection pad ( 3 ), - a cover wafer ( 2 ) is arranged on the base wafer and permanently connected to the base wafer, - in the cover wafer has a through opening ( 25 ), in which the terminal pad is exposed, and - a solder ball ( 5 ) is introduced into the through hole and electrically connected to the connection pad. Verfahren nach Anspruch 6, bei dem die durchgehende Öffnung (25) hergestellt wird, indem nach dem Verbinden des Abdeck-Wafers (2) mit dem Basis-Wafer (1) eine Lackmaske (14) mit einer Öffnung über dem Anschluss-Pad (3) auf einer von dem Basis-Wafer abgewandten Oberseite des Abdeck-Wafers angeordnet wird und die durchgehende Öffnung durch die Öffnung der Lackmaske hindurch geätzt wird.Method according to Claim 6, in which the through opening ( 25 ) by connecting the cover wafer (after 2 ) with the base wafer ( 1 ) a resist mask ( 14 ) with an opening above the connection pad ( 3 ) is disposed on an upper side of the cover wafer remote from the base wafer, and the through opening is etched through the opening of the resist mask. Verfahren nach Anspruch 6, bei dem die durchgehende Öffnung (25) hergestellt wird, indem vor dem Verbinden des Abdeck-Wafers (2) mit dem Basis-Wafer (1) eine Aussparung in dem Abdeck-Wafer hergestellt wird und nach dem Verbinden des Abdeck-Wafers mit dem Basis-Wafer der Abdeck-Wafer gedünnt wird, so dass die Aussparung die durchgehende Öffnung des Abdeck-Wafers bildet.Method according to Claim 6, in which the through opening ( 25 ) is made by (before connecting the cover wafer ( 2 ) with the base wafer ( 1 ), a recess is made in the capping wafer and after bonding the capping wafer to the base wafer, the capping wafer is thinned so that the recess forms the through hole of the capping wafer. Verfahren nach einem der Ansprüche 6 bis 8, bei dem eine Oberseite des Basis-Wafers (1) oder eine Oberseite des Abdeck-Wafers (2) strukturiert wird oder eine Oberseite des Basis-Wafers und eine Oberseite des Abdeck-Wafers strukturiert werden und die strukturierte Oberseite eines Wafers mit dem anderen Wafer verbunden wird.Method according to one of claims 6 to 8, wherein an upper side of the base wafer ( 1 ) or an upper surface of the cover wafer ( 2 ) or patterning an upper surface of the base wafer and an upper surface of the capping wafer, and bonding the structured upper surface of one wafer to the other wafer. Verfahren nach Anspruch 9, bei dem vor dem Verbinden des Abdeck-Wafers (2) mit dem Basis-Wafer (1) eine Aussparung (9) in einer Oberseite des Basis-Wafers und/oder eine Aussparung (11) in einer Oberseite des Abdeck-Wafers hergestellt wird.Method according to Claim 9, in which prior to joining the cover wafer ( 2 ) with the base wafer ( 1 ) a recess ( 9 ) in an upper side of the base wafer and / or a recess ( 11 ) is produced in an upper surface of the cover wafer. Verfahren nach Anspruch 10, bei dem eine Aussparung (9) in der Oberseite des Basis-Wafers (1) und eine Aussparung (11) in der Oberseite des Abdeck-Wafers (2) hergestellt wird und die Aussparungen (9, 11) so angeordnet werden, dass die Aussparungen nach dem Verbinden des Abdeck-Wafers mit dem Basis-Wafer einen Hohlraum (9/11) bilden.Method according to claim 10, wherein a recess ( 9 ) in the top of the base wafer ( 1 ) and a recess ( 11 ) in the top of the cover wafer ( 2 ) and the recesses ( 9 . 11 ) are arranged so that the recesses after connecting the cover wafer with the base wafer a cavity ( 9 / 11 ) form. Verfahren nach einem der Ansprüche 6 bis 11, bei dem die Lotkugel (5) so ausgebildet wird, dass sie den Abdeck-Wafer (2) überragt, und die Lotkugel (5) mit einem Anschluss-Pad (19) eines weiteren Wafers oder eines PCB (18) elektrisch leitend verbunden wird.Method according to one of claims 6 to 11, wherein the solder ball ( 5 ) is formed so that it covers the cover wafer ( 2 ) and the solder ball ( 5 ) with a connection pad ( 19 ) of another wafer or of a PCB ( 18 ) is electrically connected. Verfahren nach einem der Ansprüche 6 bis 12, bei dem ein Anschluss-Pad (21) in dem Abdeck-Wafer (2) hergestellt wird und nach dem Verbinden des Abdeck-Wafers mit dem Basis-Wafer (1) eine weitere Lotkugel (22) auf der von dem Basis-Wafer abgewandten Seite des Anschluss-Pads des Abdeck-Wafers angeordnet und elektrisch leitend mit dem Anschluss-Pad des Abdeck-Wafers verbunden wird.Method according to one of Claims 6 to 12, in which a connection pad ( 21 ) in the cover wafer ( 2 ) and after bonding the cover wafer to the base wafer ( 1 ) another solder ball ( 22 ) on the side facing away from the base wafer side of the on arranged closing pads of the cover wafer and electrically conductively connected to the connection pad of the cover wafer. Verfahren nach Anspruch 13, bei dem in dem Basis-Wafer (1) und in dem Abdeck-Wafer (2) elektronische Bauelemente oder integrierte Schaltungen hergestellt werden, die Lotkugel (5) als elektrischer Anschluss des Bauelementes oder der Schaltung des Basis-Wafers vorgesehen wird und die weitere Lotkugel (22) als elektrischer Anschluss des Bauelementes oder der Schaltung des Abdeck-Wafers vorgesehen wird.The method of claim 13, wherein in the base wafer ( 1 ) and in the cover wafer ( 2 ) electronic components or integrated circuits are manufactured, the solder ball ( 5 ) is provided as the electrical connection of the component or the circuit of the base wafer and the further solder ball ( 22 ) is provided as an electrical connection of the device or the circuit of the cover wafer. Verfahren nach einem der Ansprüche 6 bis 14, bei dem eine Passivierungsschicht (13, 15) hergestellt wird, mit der Seitenwände der durchgehenden Öffnung (25) des Abdeck-Wafers (2) bedeckt werden, und die Lotkugel (5) im Abstand zu der Passivierungsschicht angeordnet wird.Method according to one of Claims 6 to 14, in which a passivation layer ( 13 . 15 ), with the side walls of the through opening ( 25 ) of the cover wafer ( 2 ) and the solder ball ( 5 ) is arranged at a distance from the passivation layer.
DE200910036033 2009-08-04 2009-08-04 Through-hole for semiconductor wafers and manufacturing process Expired - Fee Related DE102009036033B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200910036033 DE102009036033B4 (en) 2009-08-04 2009-08-04 Through-hole for semiconductor wafers and manufacturing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200910036033 DE102009036033B4 (en) 2009-08-04 2009-08-04 Through-hole for semiconductor wafers and manufacturing process

Publications (3)

Publication Number Publication Date
DE102009036033A1 true DE102009036033A1 (en) 2011-02-17
DE102009036033A8 DE102009036033A8 (en) 2011-06-01
DE102009036033B4 DE102009036033B4 (en) 2012-11-15

Family

ID=43448133

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200910036033 Expired - Fee Related DE102009036033B4 (en) 2009-08-04 2009-08-04 Through-hole for semiconductor wafers and manufacturing process

Country Status (1)

Country Link
DE (1) DE102009036033B4 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011116409B3 (en) * 2011-10-19 2013-03-07 Austriamicrosystems Ag Method for producing thin semiconductor components
US11764543B2 (en) 2020-04-23 2023-09-19 Mellanox Technologies, Ltd. Integration of modulator and laser in a single chip

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429511B2 (en) * 1999-07-23 2002-08-06 Agilent Technologies, Inc. Microcap wafer-level package
WO2004008522A2 (en) 2002-07-16 2004-01-22 Austriamicrosystems Ag Method for producing a component having submerged connecting areas
US20040099921A1 (en) 2002-01-25 2004-05-27 Sony Corporation MEMS package
US6777263B1 (en) * 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias
US20050009246A1 (en) 2002-09-25 2005-01-13 Ziptronix, Inc. Wafer bonding hermetic encapsulation
US20050212132A1 (en) * 2004-03-25 2005-09-29 Min-Chih Hsuan Chip package and process thereof
WO2006061792A2 (en) * 2004-12-10 2006-06-15 Koninklijke Philips Electronics N.V. Hermetically sealed integrated circuit package
EP1962325A1 (en) 2005-12-16 2008-08-27 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded substrate
US20080277771A1 (en) * 2005-01-28 2008-11-13 Matsushita Electric Industrial Co., Ltd. Electronic Device Package Manufacturing Method and Electronic Device Package

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429511B2 (en) * 1999-07-23 2002-08-06 Agilent Technologies, Inc. Microcap wafer-level package
US20040099921A1 (en) 2002-01-25 2004-05-27 Sony Corporation MEMS package
WO2004008522A2 (en) 2002-07-16 2004-01-22 Austriamicrosystems Ag Method for producing a component having submerged connecting areas
US20050009246A1 (en) 2002-09-25 2005-01-13 Ziptronix, Inc. Wafer bonding hermetic encapsulation
US6777263B1 (en) * 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias
US20050212132A1 (en) * 2004-03-25 2005-09-29 Min-Chih Hsuan Chip package and process thereof
WO2006061792A2 (en) * 2004-12-10 2006-06-15 Koninklijke Philips Electronics N.V. Hermetically sealed integrated circuit package
US20080277771A1 (en) * 2005-01-28 2008-11-13 Matsushita Electric Industrial Co., Ltd. Electronic Device Package Manufacturing Method and Electronic Device Package
EP1962325A1 (en) 2005-12-16 2008-08-27 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011116409B3 (en) * 2011-10-19 2013-03-07 Austriamicrosystems Ag Method for producing thin semiconductor components
WO2013056936A1 (en) 2011-10-19 2013-04-25 Ams Ag Method for producing thin semiconductor components
US9105645B2 (en) 2011-10-19 2015-08-11 Ams Ag Method for producing thin semiconductor components
US11764543B2 (en) 2020-04-23 2023-09-19 Mellanox Technologies, Ltd. Integration of modulator and laser in a single chip

Also Published As

Publication number Publication date
DE102009036033B4 (en) 2012-11-15
DE102009036033A8 (en) 2011-06-01

Similar Documents

Publication Publication Date Title
DE102011053161B4 (en) METHOD AND SYSTEM FOR GUIDING ELECTRICAL CONNECTIONS FROM SEMICONDUCTOR CHIPS
DE102008039388B4 (en) Stacked semiconductor chips and manufacturing processes
EP0698288B1 (en) Process for producing vertically connected semiconductor components
DE102008033395B3 (en) Method for producing a semiconductor component and semiconductor component
DE10253938B4 (en) A method for simultaneously producing a bonding pad structure and a stacked capacitor in a semiconductor device
DE10205026C1 (en) Semiconductor substrate used for vertical integration of integrated circuits comprises a first conductor strip on its front side, and a region formed by insulating trenches and electrically insulated from the substrate
DE10120408B4 (en) Electronic component with a semiconductor chip, electronic assembly of stacked semiconductor chips and method for their production
WO2003015165A2 (en) Electronic component with a plastic housing and method for production thereof
EP2576429B1 (en) Component with a via and method for producing it
DE102009041463A1 (en) Semiconductor device with a plurality of semiconductor substrates and method for their production
DE102004039906A1 (en) Electronic component with a number of integrated members, is formed by producing members with a surface that contains a circuit, and connecting components using bond wires
WO2010081603A1 (en) Semiconductor circuit having interlayer connections and method for producing vertically integrated circuits
DE102010045055B4 (en) Method for producing a semiconductor component with a plated through hole
WO2009150087A2 (en) System support for electronic components and method for production thereof
DE102008058001A1 (en) Method for producing a semiconductor component and semiconductor component
DE102010000892A1 (en) Method for providing and connecting two contact regions of a semiconductor component or a substrate, and a substrate having two such connected contact regions
EP1198002A2 (en) Electric or Electronic Component and Method of Manufacturing the Same
DE102009036033B4 (en) Through-hole for semiconductor wafers and manufacturing process
WO2010083922A1 (en) Semiconductor component having interlayer connection and method for the production thereof
DE102011010362A1 (en) Semiconductor device has planar conductor that is formed on insulation layer in opposite side of substrate, where lateral edge of conductor is contacted and covered with metal film
DE102013211562B4 (en) Method for producing a metal structure in a semiconductor substrate
DE102021200073A1 (en) Manufacturing method for a micromechanical component and corresponding micromechanical component
DE19846662A1 (en) Electronic module used in the production of high density interconnects and quad flat pack packages has the assembly side of the wiring adhered to a hermetic housing
DE102010000448A1 (en) Semiconductor arrangement with a conductive element
WO2019192797A1 (en) Bond structures on mems element and asic element

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8196 Reprint of faulty title page (publication) german patentblatt: part 1a6
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130216

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee