DE102009023301A1

DE102009023301A1 - Control device with a recognition circuit for the damage of a serial data signal

Info

Publication number: DE102009023301A1
Application number: DE102009023301A
Authority: DE
Inventors: Kazunari Aoyama; Kunitaka Komaki; Masahiro Miura
Original assignee: Fanuc Corp
Current assignee: Fanuc Corp
Priority date: 2008-06-18
Filing date: 2009-05-29
Publication date: 2009-12-24
Anticipated expiration: 2029-05-30
Also published as: JP2010004144A; JP4616370B2; DE102009023301B4

Abstract

Die Schädigung bzw. der Güteabfall eines optischen Signals wird vor dem Auftreten eines Fehlers in dem empfangenen optischen Signal erkannt. Eine Steuervorrichtung, die mit einer beschriebenen seriellen Datenübertragungseinrichtung ausgestattet ist, umfasst: eine Phasenerkennungsschaltung, die eine Phasendifferenz zwischen der Phase eines Bezugstaktgebers und der Phase einer Flanke serieller Daten erkennt, die von der seriellen Datenübertragungseinrichtung empfangen werden, und die Phasendifferenz in Form eines Phasenwerts ausgibt, und eine Phasenentscheidungsschaltung, die eine Entscheidung darüber trifft, ob der von der Phasenerkennungsschaltung ausgegebene Phasenwert aus einem vorgegebenen Bereich herausfällt, und die, wenn die Entscheidung das Herausfallen des Phasenwerts aus dem vorgegebenen Bereich ergeben hat, eine Warnung abgibt.The degradation of an optical signal is detected before the occurrence of an error in the received optical signal. A control device equipped with a serial communication device described includes: a phase detection circuit that detects a phase difference between the phase of a reference clock and the phase of a serial data edge received from the serial communication device and outputs the phase difference in the form of a phase value , and a phase decision circuit that makes a decision as to whether the phase value output from the phase detection circuit falls outside a predetermined range and, if the decision has resulted in dropping the phase value out of the predetermined range, issues a warning.

Description

Hintergrund der ErfindungBackground of the invention

1. Gebiet der Erfindung1. Field of the invention

Die vorliegende Erfindung bezieht sich auf eine Steuervorrichtung mit einer Schaltung zur Erkennung der Schädigung eines empfangenen seriellen Datensignals.The The present invention relates to a control device a circuit for detecting the damage of a received serial data signal.

2. Beschreibung des Standes der Technik2. Description of the state of the technique

10 ist ein Blockschaltbild, das die Art und Weise zeigt, wie eine numerische Steuereinheit oder eine Robotersteuerung mit einem Servoverstärker über ein Glasfaserkabel zur Datenübertragung bzw. -kommunikation verbunden ist. Bei einem Motorsteuersystem, das unter Verbindung einer numerischen Steuereinheit 110 mit einem Servoverstärker 130 oder durch Verbindung von Servoverstärkern miteinander über einen seriellen Bus, ausgestaltet als ein Faserkabel, aufgebaut ist, kann aufgrund eines Bruchs und dergleichen im Glasfaserkabel eine Schädigung bzw. ein Güteabfall eines optischen Signals auftreten, was zur Folge hat, dass eine Schädigung oder Verzerrung in die als optisches Signal empfangenen seriellen Daten bzw. Datensignale eingeprägt werden kann. Trotz des Vorhandenseins eines gewissen Ausmaßes einer solchen Schädigung können die Daten korrekt empfangen werden, wenn die Störung in einen gewissen Erfassungsbereich der Wiedergewinnung der Taktgebersignale (Taktrückgewinnung) (CDR, offenbart in JP 2003-168973 A , usw.) fallen, die zur Wandlung der empfangenen seriellen Daten in parallele Daten eingesetzt wird. Wenn die Schädigung jedoch so groß ist, dass sie aus dem Erfassungsbereich der Taktrückgewinnung (CDR, clock data recovery) herausfällt, kann ein Datenfehler auftreten. Vom Standpunkt einer vorsorgenden Überwachung her ist es daher erwünscht, einen Wirkmechanismus zur Verfügung zu stellen, der Schädigungen in einem optischen Signal erkennt und eine Warnung abgibt, bevor ein Fehler tatsächlich auftritt. 10 Fig. 10 is a block diagram showing the manner in which a numerical control unit or a robot controller is connected to a servo amplifier via a fiber-optic cable for data communication. In an engine control system connected by a numerical control unit 110 with a servo amplifier 130 or by connecting servo amplifiers to each other via a serial bus configured as a fiber cable, damage or deterioration of an optical signal may occur due to breakage and the like in the optical fiber cable, resulting in damage or distortion in the optical fiber can be impressed as an optical signal received serial data or data signals. Despite the existence of some degree of such damage, the data can be correctly received when the disturbance falls within a certain detection range of clock signal recovery (clock recovery) (CDR disclosed in US Pat JP 2003-168973 A , etc.) that is used to convert the received serial data into parallel data. However, if the damage is so large that it falls outside the clock data recovery (CDR) range, a data error may occur. From the standpoint of precautionary monitoring, therefore, it is desirable to provide a mechanism of action that detects damage in an optical signal and issues a warning before an error actually occurs.

Im Stand der Technik, JP 8-79315 A , wird für diesen Fall eine optische Kommunikationstechnologie offenbart, die sich auf eine Vorrichtung zur Erkennung der Schädigung eines empfangenen optischen Signals bezieht. Die in diesem genannten Dokument beschriebene Erfindung hat zum Ziel, den Schädigungszustand eines optischen Signals zu erkennen. Im Einzelnen wird das aus einem übertragenen Taktgebersignal, das aus einem optisch-zu-elektrisch konvertierten Signal gebildet wird, gewonnen Signal in einer Phasenvergleichsschaltung mit einem Bezugstaktgeber verglichen und wenn der Betrag der Veränderung der Phasenverschiebung zwischen dem aus dem übertragenen Zeitgebersignal gewonnenen Signal und dem Bezugstaktgebersignal größer als ein vorgegebener Bezugswert ist, wird festgestellt, dass eine Schädigung in dem optischen Signal vorhanden ist. In dem genannten Dokument ist das, was erkannt wird, nicht das otpisch-zu-elektrisch konvertierte Signal selbst, sondern das aus diesem extrahierte Taktsignal. Die hierin beschriebene Phasenvergleichsschaltung wertet die Phasendifferenz nicht unmittelbar aus, sondern erkennt Ausfälle des Taktsignals und Frequenzschwankungen in dem extrahierten Taktsignal. Folglich kann die in dem genannten Dokument beschriebene Erfindung eine Schädigung des optischen Signals nur nach dem Auftreten eines Fehlers (Ausfall des Taktsignals oder Frequenzschwankungen) in dem extrahierten übertragenen Taktsignal erkennen. Mit anderen Worten, der Stand der Technik hat das Problem, dass es unmöglich ist zu wissen, ob die Güte des optischen Signals abgefallen ist oder nicht, bis ein Fehler in dem aus den empfangenen optischen Signalen gewonnenen Daten aufgetreten ist.In the prior art, JP 8-79315 A , In this case, an optical communication technology relating to a device for detecting the damage of a received optical signal is disclosed. The aim of the invention described in this document is to detect the damage state of an optical signal. Specifically, the signal obtained from a transmitted clock signal constituted by an optical-to-electrical converted signal is compared in a phase comparing circuit with a reference clock and when the amount of change in phase shift between the signal obtained from the transmitted clock signal and the reference clock signal is greater than a predetermined reference value, it is determined that there is damage in the optical signal. In the cited document, what is recognized is not the otpic-to-electrically converted signal itself, but the clock signal extracted therefrom. The phase comparison circuit described herein does not directly evaluate the phase difference, but detects failures of the clock signal and frequency variations in the extracted clock signal. Consequently, the invention described in said document can detect damage to the optical signal only after the occurrence of an error (failure of the clock signal or frequency fluctuations) in the extracted transmitted clock signal. In other words, the prior art has the problem that it is impossible to know whether the quality of the optical signal has dropped or not until an error has occurred in the data obtained from the received optical signals.

Zusammenfassung der ErfindungSummary of the invention

Die vorliegende Erfindung wurde im Gegensatz hierzu geschaffen, um das Problem zu lösen, dass es bis nach dem Auftreten eines Fehlers in den aus dem empfangenen optischen Signal gewonnenen Daten unmöglich ist zu wissen, ob die Güte des optischen Signals abgefallen bzw. eine Schädigung eingetreten ist oder nicht. Es ist somit ein Ziel der Erfindung, eine Steuervorrichtung zu schaffen, die eine vorausschauende Überwachung durch direkte Auswertung der Phase des optisch-zu-elektrisch konvertierten Signals erzielt und die dadurch eine Schädigung bzw. einen Güteabfall des optischen Signals vor Auftreten eines Fehlers erkennt, z. B. in dem Taktsignal, das von der Taktrückgewinnung (CDR) abgegeben wird.The on the contrary, the present invention has been made to provide the Problem to solve it until after the occurrence of a Error in the data obtained from the received optical signal impossible to know if the goodness of the optical Signal fallen or damage has occurred or not. It is thus an object of the invention to provide a control device to create a forward-looking supervision through direct evaluation of the phase of the optically-to-electrically converted Signal achieved and thereby damage or a Drop in the quality of the optical signal before an error occurs recognizes, for. B. in the clock signal from the clock recovery (CDR) is delivered.

Insbesondere ist es ein Ziel der Erfindung, eine Schädigung des optischen Signals vor Auftreten eines Fehlers in dem empfangenen optischen Signal zu erkennen.Especially it is an object of the invention to damage the optical Signal before occurrence of an error in the received optical Signal to recognize.

Eine Steuervorrichtung gemäß der vorliegenden Erfindung, die das oben angegebene Ziel erreicht, ist mit einer Einrichtung zur seriellen Datenübertragung bzw. Kommunikation ausgestattet und umfasst eine Phasenerkennungsschaltung, die eine Phasendifferenz zwischen der Phase eines Bezugstaktgebers und der Phase einer Flanke serieller Daten erkennt, die von der seriellen Datenübertragungseinrichtung empfangen werden, und die Phasendifferenz in Form eines Phasenwerts ausgibt, und eine Phasenentscheidungsschaltung, die eine Entscheidung darüber trifft, ob der von der Phasenerkennungsschaltung ausgegebene Phasenwert aus einem vorgegebenen Bereich herausfällt, und die, wenn die Entscheidung das Herausfallen des Phasenwerts aus dem vorgegebenen Bereich ergeben hat, eine Warnung abgibt.A control apparatus according to the present invention which achieves the above-mentioned object is provided with a serial communication device and comprises a phase detection circuit which detects a phase difference between the phase of a reference clock and the phase of a serial data edge received from the serial data transmission means, and outputs the phase difference in the form of a phase value, and a phase decision circuit which makes a decision as to whether the phase value output from the phase detection circuit falls outside a predetermined range, and which if the decision falls outside the pha result from the predetermined range, gives a warning.

In der Steuervorrichtung ist der Bezugstaktgeber ein Taktgeber, dessen Phase derart geregelt wird, dass sie der Phase der Flanke der seriellen Daten nachfolgt.In the control device, the reference clock is a clock whose Phase is regulated so that it is the phase of the edge of the serial Data follows.

Ferner hat bei der Steuervorrichtung der Bezugstaktgeber eine Frequenz, die mit der Übertragungsrate der seriellen Daten übereinstimmt.Further In the control device, the reference clock has a frequency, which matches the transmission rate of the serial data.

Die Steuervorrichtung umfasst ferner eine Einstellschaltung, die die Differenz zwischen dem Phasenwert und einem gleitenden Durchschnittswert der Phasenwerte errechnet und diese Differenz als korrigierten Phasenwert ausgibt, und bei der die Phasenentscheidungsschaltung eine Warnung ausgibt, wenn der korrigierte Phasenwert aus dem vorgegebenen Bereich herausfällt.The Control device further comprises a setting circuit, which the Difference between the phase value and a moving average of the Phase values are calculated and this difference as a corrected phase value and the phase decision circuit issues a warning outputs when the corrected phase value is out of the predetermined range fall out.

Die Steuervorrichtung umfasst ferner eine Einstellschaltung, die die Summe der Quadrate oder der Absolutwerte der über eine vorgegebene Zeitspanne erfassten Phasenwerte errechnet und diese Summe als korrigierten Phasenwert ausgibt, und bei der die Phasenentscheidungsschaltung eine Warnung abgibt, wenn dieser korrigierte Phasenwert aus dem vorgegebenen Bereich herausfällt.The Control device further comprises a setting circuit, which the Sum of the squares or the absolute values of the over one predetermined period of time calculated phase values and this sum as the corrected phase value, and in which the phase decision circuit gives a warning if this corrected phase value is out of specified area falls out.

Aufgrund der oben angegebenen Konfiguration kann durch direkte Beobachtung der Schwankungen in der Lage der Datenflanke des optisch-zu-elektrisch konvertierten Signals eine Schädigung des optischen Signals vor Auftreten in den regenerierten Daten oder dem von der Taktrückgewinnung (CDR) ausgegeben regenerierten Taktsignal erkannt werden.by virtue of The above configuration can be by direct observation the fluctuations in the position of the data edge of the optical-to-electric converted signal damage to the optical signal before occurring in the regenerated data or from the clock recovery (CDR) output regenerated clock signal can be detected.

Kurzbeschreibung der ZeichnungenBrief description of the drawings

1 zeigt ein Blockschaltbild einer Ausführungsform einer Phasenerkennungsschaltung für die Schädigung eines optischen Signals gemäß der vorliegenden Erfindung. 1 shows a block diagram of an embodiment of a phase detection circuit for the damage of an optical signal according to the present invention.

2 ist ein Schaubild, das ein Beispiel zeigt, bei dem in der Phasenerkennungsschaltung der 1 ein Bezugstaktgebersignal, dessen Phase identisch mit der Phase der schädigungsfreien seriellen Daten ist, verwendet ist. 2 FIG. 12 is a diagram showing an example in which in the phase detection circuit of FIG 1 a reference clock signal whose phase is identical to the phase of the damage-free serial data is used.

3 ist ein Schaubild, das ein Beispiel zeigt, bei dem in der Phasenerkennungsschaltung nach 1 ein Bezugstaktgebersignal, dessen Frequenz perfekt mit der Datenübertragungsrate der seriellen Daten übereinstimmt, verwendet ist. 3 Fig. 12 is a diagram showing an example in which in the phase detection circuit 1 a reference clock signal whose frequency perfectly matches the data transmission rate of the serial data is used.

4 ist ein Schaubild, das ein Beispiel zeigt, bei dem in der Phasenerkennungsschaltung nach 1 ein Bezugstaktgebersignal, der eine von der Datenübertragungsrate abweichende Frequenz hat, verwendet ist. 4 Fig. 12 is a diagram showing an example in which in the phase detection circuit 1 a reference clock signal having a frequency other than the data transmission rate is used.

5 ist ein Blockschaltbild, das im Einzelnen die Teile der Phasenerkennungsschaltung für die Schädigung des optischen Signals nach 1 zeigt. 5 is a block diagram which details the parts of the phase detection circuit for the damage of the optical signal 1 shows.

6 ist ein Blockschaltbild, das die Einzelheiten der Einstellschaltung 52 in 5 zeigt. 6 is a block diagram showing the details of the adjustment circuit 52 in 5 shows.

7 ist ein Schaubild, das ein erstes spezielles Beispiel zeigt, das die Betriebsweise der Einstellschaltung 52 in 5 verdeutlicht. 7 Fig. 12 is a diagram showing a first specific example illustrating the operation of the adjusting circuit 52 in 5 clarified.

8 ist ein Schaubild, das ein zweites spezielles Beispiel zeigt, das die Betriebsweise der Einstellschaltung 52 der 5 verdeutlicht. 8th Fig. 12 is a diagram showing a second specific example illustrating the operation of the adjusting circuit 52 of the 5 clarified.

9 ist ein Schaubild, das ein drittes spezielles Beispiel zeigt, das die Betriebsweise der Einstellschaltung 52 in 5 veranschaulicht. 9 Fig. 12 is a diagram showing a third specific example illustrating the operation of the adjusting circuit 52 in 5 illustrated.

10 ist ein Blockschaltbild, das die Art der Verbindung einer numerischen Steuervorrichtung mit einem Servoverstärker für die Datenübertragung über ein Glasfaserkabel zeigt. 10 Fig. 10 is a block diagram showing the manner of connecting a numerical control device to a servo amplifier for data transmission via a fiber optic cable.

Beschreibung bevorzugter AusführungsformenDescription of preferred embodiments

1 ist ein Blockschaltbild, das eine Ausführungsform der Erkennungsschaltung für die Schädigung eines optischen Signals gemäß der vorliegenden Erfindung zeigt. In der Schaltung 1 zur Erkennung der Schädigung bzw. des Güteabfalls, deren vollständiger Aufbau in 1 dargestellt ist, werden serielle Daten eines optischen Signals durch optische Datenübertragung empfangen und werden zunächst in einer optisch-zu-elektrischen Konvertierungsschaltung 31 in serielle Daten des elektrischen Signals gewandelt und dann an eine Phasenerkennungsschaltung 12 geleitet. In der Phasenerkennungsschaltung 12 werden die seriellen Daten dann in eine Phasenvergleichsschaltung 121 zum Phasenvergleich mit dem Bezugstakt eines Bezugstaktgebers 120 eingegeben und wird die Phasendifferenz zwischen der Phase der ansteigenden bzw. abfallenden Flanke der seriellen Daten und der Phase des Bezugstaktgebersignals als Phasenwerte ausgegeben. Die Erzeugung des Bezugstaktgebersignals (Bezugstakts) wird noch an späterer Stelle im Einzelnen beschrieben. 1 Fig. 10 is a block diagram showing an embodiment of the optical signal damage detecting circuit according to the present invention. In the circuit 1 for the detection of the injury or the deterioration in quality, the complete construction of which in 1 is shown, serial data of an optical signal received by optical data transmission and are first in an optical-to-electrical conversion circuit 31 converted into serial data of the electrical signal and then to a phase detection circuit 12 directed. In the phase detection circuit 12 The serial data is then placed in a phase comparison circuit 121 for phase comparison with the reference clock of a reference clock 120 is input and the phase difference between the phase of the rising or falling edge of the serial data and the phase of the reference clock signal is output as phase values. The generation of the reference clock signal (reference clock) will be described later in detail.

Bei Verwendung eines Zähltakts mit z. B. einer Frequenz, die ein Vielfaches der Frequenz des Bezugstaktgebers 120 ist, zählt die Phasenvergleichsschaltung 121 die Anzahl der Zähltaktzyklen, die zwischen dem Anstieg bzw. Abfall der seriellen Daten und dem Anstieg des Bezugstakts auftreten. Wenn die seriellen Daten gegenüber dem Bezugstaktgeber 120 in der Phase vorauseilen, wird ein positiver Zählwert als Phasewert (Phasendifferenzwert) ausgegeben, während, wenn dieser verzögert wird, ein negativer Zählwert ausgegeben wird.When using a counting clock with z. B. a frequency which is a multiple of the frequency of the reference clock 120 is, counts the phase comparison circuit 121 the number of count clock cycles that occur between the rise or fall of the serial data and the rise of the reference clock. If the serial data compared to the reference staktgeber 120 leading in phase, a positive count value is output as the phase value (phase difference value), while if delayed, a negative count value is output.

Wenn die Phase des eingesetzten Bezugstaktgebers hier mit der Phase der ansteigenden bzw. fallenden Flanke der schädigungsfreien idealen seriellen Daten zusammenfällt, gibt das Ausgangssignal der Phasenvergleichsschaltung 121 für den Phasenwert die Phasendifferenz gegenüber dem idealen Wert der Phase des optischen Signals wieder, die ein Maß für die Schädigung des optischen Signals ist.If the phase of the reference clock used here coincides with the phase of the rising or falling edge of the damage-free ideal serial data, the output signal of the phase comparison circuit 121 for the phase value, the phase difference from the ideal value of the phase of the optical signal, which is a measure of the damage of the optical signal.

2 ist ein Schaubild, das den Fall wiedergibt, bei dem die Phase des eingesetzten Bezugstaktgebers in der Erkennungsschaltung für die Signalschädigung der 1 mit der Phase der ansteigenden bzw. abfallenden Flanke des schädigungsfreien idealen seriellen Werts übereinstimmt. Zur Vereinfachung der Darstellung wechseln die seriellen Daten, die in 2 dargestellt sind, regelmäßig zwischen dem Wert 1 und dem Wert 0, auch wenn sie sich tatsächlich entsprechend den übermittelten Daten verändern. Das Ausgangssignal für den Phasenwert der in 1 dargestellten Phasenerkennungsschaltung 12 wird einer Phasenentscheidungsschaltung 13 zugeführt. 2 FIG. 12 is a diagram showing the case where the phase of the reference clock used in the signal damage detection circuit of FIG 1 coincides with the phase of the rising or falling edge of the damage-free ideal serial value. To simplify the presentation, the serial data changed in 2 are regularly between the value 1 and the value 0, even if they actually change according to the transmitted data. The output signal for the phase value of in 1 shown phase detection circuit 12 becomes a phase decision circuit 13 fed.

Die Phasenentscheidungsschaltung 13 entscheidet, dass die Phase verschoben ist, wenn der Absolutwert bzw. Betrag des Phasenwerts, der normalerweise ”0” ist, gleich oder größer einem vorbestimmten Wert ist – in dem in 2 dargestellten Beispiel ”10” – und gibt eine Warnung ab.The phase decision circuit 13 decides that the phase is shifted when the absolute value of the phase value, which is normally "0", is equal to or greater than a predetermined value - in the 2 Example "10" - and gives a warning.

Selbst wenn die Phase des Bezugstakts, die am empfangenden Ende nicht der Phase der idealen seriellen Daten bzw. dem idealen seriellen Datenwert zusammenfällt und wenn die Frequenz des Bezugstakts mit der Übertragungsrate des optischen Signals perfekt übereinstimmt, gibt die Phasenerkennungsschaltung 12 gleichfalls einen Phasenwert aus, der Informationen über die Schädigung des optischen Signals mitführt, obwohl er einen endlichen Wert für die Verschiebung enthält, wie dies in 3 dargestellt ist. Das Ausgangssignal der Phasenerkennungsschaltung 12 für den Phasenwert wird an die Phasenentscheidungsschaltung 13 geleitet. Berücksichtigt man diese Verschiebung, trifft die Phasenentscheidungsschaltung 13 eine Entscheidung, indem sie den Schwellwert an der ansteigenden Flanke auf den Wert ”–1” und an der abfallenden Flanke auf den Wert ”+17” anpasst und eine Warnung abgibt.Even if the phase of the reference clock which does not coincide at the receiving end with the phase of the ideal serial data and the ideal serial data value and the frequency of the reference clock with the transmission rate of the optical signal perfectly matches, the phase detection circuit outputs 12 also carries a phase value that carries information about the damage to the optical signal, even though it contains a finite value for the displacement, as shown in FIG 3 is shown. The output of the phase detection circuit 12 for the phase value is applied to the phase decision circuit 13 directed. Considering this shift, the phase decision circuit will hit 13 a decision by adjusting the threshold on the rising edge to the value "-1" and on the falling edge to the value "+17" and gives a warning.

Selbst wenn jedoch, wie in der Wirklichkeit, das Bezugstaktgebersignal lokal erzeugt wird und wenn dessen Frequenz mit der nominalen Übertragungsrate in Übereinstimmung gebracht wird, ist ein endlicher Betrag der Frequenzabweichung, wenn auch nur gering, unausweichlich.Even if, however, as in reality, the reference clock signal is generated locally and if its frequency with the nominal transmission rate is a finite amount the frequency deviation, albeit small, inevitable.

4 ist ein Schaubild, das die Phasen des Bezugstaktgebersignals und der seriellen Datensignale zeigt, wenn es eine Frequenzabweichung zwischen der Übertragungsrate und dem Bezugstakt in der Erkennungsschaltung für die Signalschädigung der 1 gibt. Nach der Darstellung in 4 ändert sich der Phasenwert wegen der Frequenzabweichung mit der Zeit, wenn das optische Signal nicht gestört ist. Dies führt zu dem Problem, dass feste Schwellwerte nicht in der Phasenentscheidungsschaltung 13 eingestellt werden können. 4 FIG. 12 is a diagram showing the phases of the reference clock signal and the serial data signals when there is a frequency deviation between the transmission rate and the reference clock in the signal damage detection circuit of FIG 1 gives. After the presentation in 4 Due to the frequency deviation, the phase value changes with time if the optical signal is not disturbed. This leads to the problem that fixed thresholds are not in the phase decision circuit 13 can be adjusted.

Es gibt grundsätzlich zwei unterschiedliche Verfahren, um dieses Problem anzugehen. Das eine besteht in der Verwendung, wie dem Bezugstaktgeber, eines Zeitgebers der so geregelt wird, dass seine Phase der Phase der seriellen Daten nachfolgt.It There are basically two different ways to to tackle this problem. One is in use, like the reference clock, a timer that is regulated so that its phase follows the phase of the serial data.

Das regenerierte Taktsignal, das auf die Phasenvergleichsschaltung in der Taktrückgewinnung (CDR), die das Taktsignal aus den seriellen Daten (siehe 11 in dem vorgenannten Dokument JP 2003-168973 A ) erzeugt, angewandt wird, wird veranlasst, die seriellen Daten durch derartige Steuerung zu erfassen, dass die Phase der ansteigenden Flanke mit der Phase der ansteigenden bzw. abfallenden Flanke der seriellen Daten identisch wird, und die Erfassungscharakteristik wird so eingestellt, dass die Phase aus der verrasteten Bedingung herausgeworfen wird durch eine zeitweilig auftretende Wellenformstörung, die z. B. aufgrund einer Schädigung des optischen Signals auftreten kann, was bedeutet, dass das Taktsignal leichten Phasenänderungen aber nicht vereinzelt bzw. unregelmäßig auftretenden Phasenänderungen folgt. Wenn dieses regeneriert Taktsignal als Bezugstaktsignal in 1 eingesetzt wird, wird es möglich, eine Situation zu verhindern, in der, wie dies in 4 dargestellt ist, aufgrund von Frequenzschwankungen die Phasendifferenz zwischen dem Bezugstaktgebersignal und den seriellen Daten ansteigt.The regenerated clock signal applied to the Phase Matching Circuit in Clock Recovery (CDR), which extracts the clock signal from the serial data (see FIG 11 in the aforementioned document JP 2003-168973 A ), is caused to detect the serial data by such control that the rising edge phase becomes identical with the rising edge of the serial data, and the detection characteristic is set so that the phase turns off the latched condition is thrown out by a temporarily occurring waveform disturbance, the z. B. may occur due to damage to the optical signal, which means that the clock signal light phase changes but not isolated or irregularly occurring phase changes follows. When this regenerates clock signal as the reference clock signal in 1 is used, it becomes possible to prevent a situation in which, as in 4 is shown due to frequency fluctuations, the phase difference between the reference clock signal and the serial data increases.

Fernerhin folgt dieser Bezugstakt nicht sporadischen Phasenänderungen, wie sie zuvor beschrieben wurden. Selbst wenn eine Verzerrung der Wellenform aufgrund einer Schädigung des optischen Signals, wie dies in 2 dargestellt ist, auftritt, besteht folglich nahezu keine Möglichkeit, dass der Phasenwert, den die Phasenerkennungsschaltung ausgibt, wegen der Nachfolgesteuerung des regenerierten Taktsignals, verloren geht. Wenn eine Verzerrung der Wellenform, wenigstens die, die den nachfolgbaren Bereich des Bezugstakts übertrifft, in den seriellen Daten auftritt, kann die Verzerrung beobachtet werden. Auf diese Weise kann, obwohl das zuvor erläuterte regenerierte Taktsignal kein perfektes ist, es anstelle eines idealen Bezugstakts des optischen Signals verwendet werden.Furthermore, this reference clock does not follow sporadic phase changes as previously described. Even if a distortion of the waveform due to damage to the optical signal, as shown in 2 Therefore, there is almost no possibility that the phase value output by the phase detection circuit is lost due to the follow-up control of the regenerated clock signal. If a distortion of the waveform, at least that which exceeds the traceable range of the reference clock, occurs in the serial data, the distortion can be observed. In this way, although the above-explained regenerated clock signal no perfek That is, it can be used instead of an ideal reference clock of the optical signal.

Das andere Verfahren besteht darin, einen Bezugstakt lokal zu erzeugen, dessen Übertragungsrate mit der des optischen Signals übereinstimmt und die Frequenzschwankungen des Bezugstakts durch Verwendung einer Anpassungsschaltung zu unterdrücken, die einen gleitenden Durchschnittswert der Phasenwerte von der Phasenerkennungsschaltung gewinnt und ihn von dem Phasenwert subtrahiert.The other method is to generate a reference clock locally, whose transmission rate coincides with that of the optical signal and the frequency fluctuation of the reference clock by using a To suppress matching circuitry that has a sliding Average value of the phase values from the phase detection circuit wins and subtracts it from the phase value.

5 ist ein Blockschaltbild, das im Detail einen Teil der Phasenerkennungsschaltung für das optische Signal der 1 für den letzteren Fall zeigt. Wie in 5 dargestellt, ist die Erkennungsschaltung 50 für die Signalschädigung der seriellen Daten so aufgebaut, dass sie vor der Phasenentscheidungsschaltung 53 eine Einstellschaltung 52 zur Unterdrückung der Frequenzschwankungen des Bezugstaktgebers aufweist. Der von der Phasenerkennungsschaltung 51 ausgegebene Phasenwert wird der Einstellschaltung 52 zugeführt und die Einstellschaltung 52 gibt den korrigierten Phasenwert nach Unterdrücken bzw. Auslöschen der Frequenzschwankungen des Taktsignals aus und führt den korrigierten Phasenwert der Phasenentscheidungsschaltung 53 zu. Wenn sich der korrigierte Phasenwert außerhalb eines vorgegebenen Schwellwertbereichs befindet, gibt die Phasenentscheidungsschaltung 53 eine Warnung ab. 5 FIG. 12 is a block diagram showing in detail a part of the phase detection circuit for the optical signal of FIG 1 for the latter case shows. As in 5 is the detection circuit 50 for the signal damage of the serial data constructed so that they are before the phase decision circuit 53 a setting circuit 52 for suppressing the frequency fluctuations of the reference clock. That of the phase detection circuit 51 output phase value is the setting circuit 52 supplied and the setting circuit 52 outputs the corrected phase value after suppressing the frequency fluctuation of the clock signal, and supplies the corrected phase value of the phase decision circuit 53 to. When the corrected phase value is outside a predetermined threshold range, the phase decision circuit outputs 53 a warning.

6 ist ein Blockschaltbild, das Einzelheiten der Einstellschaltung 52 in 5 zeigt. In der Einstellschaltung 52 errechnet eine Schaltung 61 für einen gleitenden Durchschnittswert aus den eingegebenen Phasenwerten den gleitenden Durchschnittswert des Phasenwerts und eine Differenzschaltung 62 gibt die Differenz zwischen dem Phasenwert und dem gleitenden Durchschnittswert als den korrigierten Phasenwert aus. 6 is a block diagram showing the details of the setting circuit 52 in 5 shows. In the setting circuit 52 calculates a circuit 61 for a moving average of the input phase values, the moving average of the phase value and a differential circuit 62 outputs the difference between the phase value and the moving average value as the corrected phase value.

7 ist ein Schaubild, das ein erstes spezielles Beispiel zeigt, das die Betriebsweise der Einstellschaltung 52 in 5 veranschaulicht. Hier wird der gleitende Durchschnittswert aus dem Durchschnittswert aus den letzten sechs Proben des Phasenwerts errechnet. Der korrigierte Phasenwert ergibt sich durch Subtraktion des gleitenden Durchschnittswerts vom Phasenwert. Der korrigierte Phasenwert enthält eine Schwankung, die während der Korrektur auftrat. Diese Schwankung fällt aber in einen vorgegebenen Bereich (z. B. ±3). 7 Fig. 12 is a diagram showing a first specific example illustrating the operation of the adjusting circuit 52 in 5 illustrated. Here, the moving average is calculated from the average value from the last six samples of the phase value. The corrected phase value is obtained by subtracting the moving average from the phase value. The corrected phase value contains a variation which occurred during the correction. However, this fluctuation falls within a predetermined range (eg ± 3).

8 ist ein Schaubild, das ein zweites spezielles Beispiel zeigt, das die Wirkungsweise der Einstellschaltung 52 in 5 für den Fall veranschaulicht, das das optische Signal in 7 geschädigt bzw. verzerrt ist. Wie dargestellt, kann die Schädigung des optischen Signals unter Verwendung eines vorgegebenen Schwellwerts, z. B. ”10”, zahlenmäßig bestimmt werden. 8th Fig. 12 is a diagram showing a second specific example illustrating the operation of the adjusting circuit 52 in 5 illustrates in the case that the optical signal in 7 damaged or distorted. As illustrated, damage to the optical signal may be achieved using a predetermined threshold, e.g. As "10", to be determined numerically.

Aufgrund der zuvor beschriebenen speziellen Beispiele kann die Phasenverschiebung aufgrund von Verzerrungen der Wellenform durch Verwendung der Phasenerkennungsschaltung, die die Phasendifferenz zwischen der Phase der ansteigenden oder abfallenden Flanke (Vorderflanke oder Hinterflanke) der seriellen Daten und der Phase des Bezugstakts als der Phasenwert ermittelt, erkannt werden. Wenn sich jedoch die Phasenverschiebung aufgrund einer Verzerrung der Wellenform langsam in kleinen Schritten und nicht eines abrupten Anstiegs auf einen höheren Wert ändert, kann unter Umständen eine Warnung nicht abgegeben werden, wenn lediglich die Größe der Phasendifferenz als der Schwellwert genommen wird.by virtue of Of the specific examples described above, the phase shift due to distortion of the waveform by using the phase detection circuit, which is the phase difference between the phase of rising or falling Edge (leading edge or trailing edge) of the serial data and the phase of the reference clock determined as the phase value recognized become. However, if the phase shift due to distortion the waveform slowly in small steps and not an abrupt one Rise to a higher value changes can be Circumstances, a warning will not be given, if only the size of the phase difference as the threshold is taken.

9 ist ein Schaubild, das ein drittes spezielles Beispiel zeigt, das die Betriebsweise der Einstellschaltung 52 in 5 für den Fall zeigt, dass der korrigierte Phasenwert durch Aufsummieren der Absolutwerte bzw. der Beträge des Phasenwerts für jeweils vier Proben des Phasenwerts berechnet wird. 9 Fig. 12 is a diagram showing a third specific example illustrating the operation of the adjusting circuit 52 in 5 for the case shows that the corrected phase value is calculated by summing up the absolute values or the values of the phase value for every four samples of the phase value.

Wenn die Phasenverschiebung aufgrund einer Verzerrung der Wellenform langsam in kleinen Schritten schwankt statt abrupt auf einen großen Wert anzusteigen, wie dies in 8 dargestellt ist, dann wird es, wenn Vorkehrungen zur Berechnung des Phasenwerts durch Aufsummieren der Quadrate oder Absolutwerte der Phasendifferenzen über einen vorgegebenen Zeitraum und zur Ausgabe des so errechneten Phasenwerts als korrigierter Phasenwert an die Phasenentscheidungsschaltung 53 in 5, getroffen werden, für die Phasenentscheidungsschaltung möglich, eine War nung abzugeben. Das bedeutet, dass die Phasenentscheidungsschaltung 53 selbst dann, wenn die Einstellschaltung 52 in 5 so ausgebildet ist, dass sie den Phasenwert durch Aufsummieren der Quadrate oder Absolutwerte errechnet und den so errechneten Phasenwert als den korrigierten Phasenwert ausgibt und die Phasenverschiebung aufgrund einer Verzerrung der Wellenform langsam in kleinen Schritten schwankt, eine Warnung ausgibt, wenn die Summe der Absolutwerte des Phasenwerts den Schwellwert ”10” übersteigt.If the phase shift fluctuates slowly in small increments rather than abruptly increasing to a large value due to distortion of the waveform, as shown in FIG 8th is illustrated, then, when arrangements for calculating the phase value are made by summing up the squares or absolute values of the phase differences over a predetermined period of time and outputting the thus calculated phase value as a corrected phase value to the phase decision circuit 53 in 5 , are made possible for the phase decision circuit to issue a warning. This means that the phase decision circuit 53 even if the adjustment circuit 52 in 5 is adapted to calculate the phase value by summing the squares or absolute values and output the thus calculated phase value as the corrected phase value and the phase shift due to distortion of the waveform slowly varies in small steps, gives a warning when the sum of the absolute values of the phase value exceeds the threshold "10".

Die zuvor unter Bezugnahme auf die 1 bis 9 veranschaulichte Ausführungsform wurde anhand eines Beispiels eines Systems beschrieben, das eine numerische Steuereinheit oder eine Robotersteuerung und einen Servoverstärker aufweist. Es versteht sich, dass der Servoverstärker jedoch durch eine Anzeigeeinheit der numerischen Steuereinheit oder die Robotersteuerung oder eine Eingabe-Ausgabe-Einheit oder eine Sensoreingabeeinheit ersetzt werden kann.The previously referring to the 1 to 9 The illustrated embodiment has been described by way of example of a system including a numerical control unit or a robot controller and a servo amplifier. However, it is understood that the servo amplifier can be replaced by a display unit of the numerical control unit or the robot controller or an input-output unit or a sensor input unit.

Wenn die Warnung abgegeben wird, kann die Warnung auf dem Bildschirm der numerischen Steuereinheit oder der Robotersteuerung oder auf dem Bildschirm eines Host-Computers angezeigt werden, wenn die numerische Steuereinheit oder die Robotersteuerung mit einem LAN (Local Area Network) verbunden ist. Es ist natürlich möglich, die Ausgabe der Warnung des Servoverstärkers an die numerische Steuereinheit oder die Robotersteuerung über einen seriellen Bus zu übertragen und sie auf dem Bildschirm der numerischen Steuereinheit oder der Robotersteuerung oder auf dem Bildschirm des Host-Computers anzuzeigen.If the warning is issued, the warning may appear on the screen the numerical control unit or the robot control or on the Screen of a host computer will be displayed when the numeric Control unit or the robot controller with a LAN (Local Area Network) is connected. It is of course possible the output of the servo amplifier warning to the numeric Control unit or the robot control via a serial Transfer the bus and display it on the numeric screen Control unit or the robot control or on the screen of the host computer.

Wenn es möglich ist, dass ein Computer mit dem Servoverstärker verbunden wird, kann die Warnung auf dem Bildschirm des Computers angezeigt werden.If it is possible for a computer to use the servo amplifier The warning may appear on the screen of the computer are displayed.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

- JP 2003-168973 A [0002, 0031]
- JP 8-79315 A [0003]

Claims

Control device equipped with a serial data transmission device and comprising: a phase detection circuit ( 12 ), which has a phase difference between the phase of a reference clock ( 120 ) and the phase of an edge of serial data received from the serial communication device and outputting the phase difference in the form of a phase value, and a phase decision circuit ( 13 ) which makes a decision as to whether the phase value output from the phase detection circuit falls outside a predetermined range, and if the decision has resulted in dropping the phase value out of the predetermined range, gives a warning.

Control device according to claim 1, wherein the reference clock a clock whose phase is controlled so that it is the Phase of the edge of the serial data follows.

Control device according to claim 1, wherein the reference clock has a frequency that matches the transmission rate of the serial Data matches.

Control device according to claim 1, further comprising a setting circuit ( 52 ) which calculates the difference between the phase value and a moving average value of the phase values and outputs this difference as a corrected phase value, and at which the phase decision circuit outputs a warning when the corrected phase value falls outside the predetermined range.

Control device according to claim 1, further comprising a Setting circuit includes the sum of squares or absolute values the phase values acquired over a predetermined period of time calculated and outputs this sum as a corrected phase value, and in which the phase decision circuit gives a warning when this corrected phase value falls outside the given range.