DE102009013085A1 - Method for arranging and connecting electronic component on substrate, involves producing electrical contact of electronic component following from front end of substrate on front-side metallization or openings - Google Patents

Method for arranging and connecting electronic component on substrate, involves producing electrical contact of electronic component following from front end of substrate on front-side metallization or openings Download PDF

Info

Publication number
DE102009013085A1
DE102009013085A1 DE102009013085A DE102009013085A DE102009013085A1 DE 102009013085 A1 DE102009013085 A1 DE 102009013085A1 DE 102009013085 A DE102009013085 A DE 102009013085A DE 102009013085 A DE102009013085 A DE 102009013085A DE 102009013085 A1 DE102009013085 A1 DE 102009013085A1
Authority
DE
Germany
Prior art keywords
substrate
substrate wafer
metallizations
metallized
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102009013085A
Other languages
German (de)
Inventor
Gerald Dr. Eckstein
Alexander Frey
Markus Schieber
Daniel Sickert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102009013085A priority Critical patent/DE102009013085A1/en
Publication of DE102009013085A1 publication Critical patent/DE102009013085A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01093—Neptunium [Np]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

The method involves producing electrical contact of an electronic component (1) following from the front end of the substrate on front-side metallization (11b) or openings (9). The doped substrate wafer (3), particularly silicon wafer is applied as a substrate. The diode is integrated in the substrate wafer. The metallized openings are produced by anisotropic wet-chemical corrosion, particularly potassium hydroxide corrosion. An independent claim is also included for a device comprises an electronic component on a substrate.

Description

Die vorliegende Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Hauptanspruchs und eine Vorrichtung gemäß dem Oberbegriff des Nebenanspruches und eine Verwendung gemäß einem weiteren Nebenanspruch.The The present invention relates to a method according to the preamble of the main claim and a device according to the preamble the additional claim and a use according to another additional claim.

In der Aufbau- und Verbindungstechnik von elektronischen Bauelementen, insbesondere von LED-Bauelementen, werden herkömmlicherweise Substrate hybrid mit dem elektronischen Bauelement und einer Schutzdiode über Flip-Chip- oder Drahtbondtechnik auf Keramiksubstraten montiert. Diese Modulbauart erfordert eine große Fläche, weist ein befriedigendes Entwärmungsverhalten auf und erfordert aber einen weiteren Prozessschritt durch die Montage einer Schutzdiode.In the assembly and connection technology of electronic components, In particular of LED components, substrates are conventionally hybrid with the electronic component and a protective diode via flip-chip or wire bonding technique mounted on ceramic substrates. This modular design requires a big one Area, has a satisfactory cooling behavior but requires a further process step through the assembly a protection diode.

Herkömmlicherweise werden Leuchtdioden drahtgebondet oder per Flip-Chip-Technologie auf Keramiksubstraten montiert. Ein Ausführungsbeispiel gemäß dem Stand der Technik zeigt 1. Die Montage erfolgt auf Keramiksubstraten unter Verwendung von Schutzdioden. Eine Miniaturisierung war bisher nicht erforderlich, diese wird jedoch zunehmend aufgrund von Licht-technik-Applikationen mit Leuchtdioden gefordert. Neue Licht-technik-Applikationen können beispielsweise PKW-Scheinwerfer oder eine Innenraumbeleuchtung sein.Conventionally, LEDs are wire bonded or mounted on ceramic substrates by flip-chip technology. An embodiment according to the prior art shows 1 , The mounting takes place on ceramic substrates using protective diodes. Miniaturization was previously not required, but this is increasingly required due to light-emitting applications with LEDs. New lighting technology applications can be, for example, car headlights or interior lighting.

Es ist Aufgabe der vorliegenden Erfindung die Aufbau- und Verbindungstechnik von elektronischen Bauelementen, insbesondere Leuchtdioden, mit Dioden, insbesondere Schutzdioden, auf Substraten derart zu verbessern, dass der Flächenbedarf und die Anzahl der Prozessschritte für die Bauelemente-Montage verringert werden sowie insbesondere eine wirksame Entwärmung im Betrieb bereitgestellt ist.It The object of the present invention is the construction and connection technology of electronic components, in particular light-emitting diodes, with Diodes, in particular protection diodes, to improve on substrates such that the space requirement and the number of process steps for the component mounting can be reduced and in particular a effective heat dissipation is provided during operation.

Die Aufgabe wird durch ein Verfahren gemäß dem Hauptanspruch, eine Vorrichtung gemäß dem Nebenanspruch und eine Verwendung gemäß dem weiteren Nebenanspruch gelöst.The The object is achieved by a method according to the main claim, a device according to the secondary claim and a use according to the others Side claim solved.

Gemäß einem ersten Aspekt wird ein Verfahren zum Aufbauen und Verbinden mindestens eines elektronischen Bauelements auf einem Substrat mit mindestens einer mit dem Bauelement elektrisch verschalteten Diode beansprucht. Es erfolgt ein Erzeugen von durch das Substrat hindurch geschaffenen metallisierten Durchführungen von Rückseitenmetallisierungen durch das Substrat hindurch zu Vorderseitenmetallisierungen. Die Rückseitenmetallisierungen sind auf einer Rückseite und die Vorderseitenmetallisierungen sind auf einer Vorderseite des Substrats ausgebildete Oberflächenmetallisierungen. Mit anderen Worten erfolgt ein Erzeugen von auf dem Substrat ausgebildeten metallischen Rückseitenkontakten und metallisierten Durchkontaktierungen von den Rückseitenkontakten durch das Substrat hindurch insbesondere zu dem Bauelement. Es erfolgt ein elektrisches Kontaktieren des elektronischen Bauelements an Vorderseitenmetallisierungen und/oder Durchführungen des Substrats. Die Erfindung zeichnet sich dadurch aus, dass als Substrat ein dotierter Substratwafer verwendet wird, die metallisierten Durchführungen und die Oberflächenmetallisierungen teilweise mittels einer Isolation zum Substratwafer elektrisch isoliert erzeugt werden und die Diode in den Substratwafer integriert ist.According to one The first aspect is a method of building and connecting at least an electronic device on a substrate with at least a claimed electrically connected to the device diode claimed. There is produced a metallized created by the substrate bushings of backside metallizations through the substrate to front side metallizations. The rear-side are on a back and the front side metallizations are on a front side surface metallizations formed on the substrate. With others Words are generated by forming on the substrate metallic Back contacts and metallized vias from the backside contacts through the substrate, in particular to the device. It takes place electrically contacting the electronic component to front side metallizations and / or bushings of the substrate. The invention is characterized in that as Substrate, a doped substrate wafer is used, the metallized bushings and the surface metallizations partially electrically isolated by means of an insulation to the substrate wafer are generated and the diode is integrated into the substrate wafer.

Gemäß einem zweiten Aspekt wird eine Vorrichtung mit mindestens einem elektronischen Bauelement auf einem Substrat mit mindestens einer mit dem Bauelement elektrisch verschalteten Diode beansprucht. Die Erfindung zeichnet sich dadurch aus, dass durch das Substrat hindurch geschaffene metallisierte Durchführungen von Rückseitenmetallisierungen durch das Substrat hindurch zu Vorderseitenmetallisierungen erzeugt sind, wobei die Rückseitenmetallisierungen auf einer Rückseite und die Vorderseitenmetallisierungen auf einer Vorderseite des Substrats ausgebildete Oberflächenmetallisierungen sind und dass das elektronische Bauelement an Vorderseitenmetallisie rungen und/oder Durchführungen elektrisch angeschlossen ist. Die Erfindung zeichnet sich dadurch aus, dass das Substrat ein dotierter Substratwafer ist, die metallisierten Durchführungen und die Oberflächenmetallisierungen teilweise mittels einer Isolation zum Substratwafer elektrisch isoliert erzeugt sind und die Diode in den Substratwafer integriert ist.According to one second aspect is a device with at least one electronic Device on a substrate with at least one with the device claimed electrically connected diode. The invention draws characterized in that provided by the substrate through metallized bushings of backside metallizations produced through the substrate to Vorderseitenmetallisierungen are, with the backside metallizations on a back and the front side metallizations on a front side of the substrate trained surface metallizations are and that the electronic device to Vorderseitenmetallisie ments and / or feedthroughs electrically connected. The invention is characterized in that the substrate is a doped substrate wafer that metallized Performances and the surface metallizations partially electrically isolated by means of an insulation to the substrate wafer are generated and the diode is integrated into the substrate wafer.

Gemäß einem dritten Aspekt erfolgt eine Verwendung einer erfindungsgemäßen Vorrichtung als Fahrzeugscheinwerfer oder zur Innenraumbeleuchtung, wobei das elektronische Bauelement eine Leuchtdiode ist.According to one The third aspect is a use of a device according to the invention as a vehicle headlight or interior lighting, the electronic component is a light emitting diode.

Das Aufbau und Verbindungstechnikkonzept wird weiter miniaturisiert, der Flächenbedarf, insbesondere für die Leuchtdioden-Montage, wird weiter reduziert und insbesondere die Entwärmungsmöglichkeiten verbessert. Gemäß der vorliegenden Erfindung wird ein Aufbau- und Verbindungstechnik-Konzept weiter monolithisch miniaturisiert.The Construction and connection technology concept is further miniaturized, the area required, especially for The light-emitting diode assembly, is further reduced and in particular the cooling possibilities improved. According to the present Invention will continue a construction and connection technology concept miniaturized monolithic.

Es ist ein wesentliches Merkmal eine Integration einer Diode, insbesondere einer Schutzdiode, in einen Substratwafer auszuführen. Der Flächenbedarf, beispielsweise für ein Leuchtdioden-Modul, wird um etwa 20% reduziert, wobei die Substratkosten sich um einen Faktor 4 verringern.It an essential feature is an integration of a diode, in particular a protection diode to perform in a substrate wafer. The area required, for example a light-emitting diode module, is reduced by about 20%, with the substrate costs themselves reduce by a factor of 4.

Weitere vorteilhafte Ausgestaltungen werden in Verbindung mit den Unteransprüchen beansprucht.Further advantageous embodiments are claimed in conjunction with the subclaims.

Gemäß einer vorteilhaften Ausgestaltung können folgende Schritte ausgeführt werden: Ein Dotieren des Substratwafers. Dabei kann der Substratwafer bereits ursprünglich vollständig einheitlich dotiert erzeugt worden sein. Dabei kann der Substratwafer n- oder p-dotiert sein. Es folgt ein Erzeugen zweier integrierter Schottky-Dioden mittels zweier Übergänge von Oberflächenmetallisierungen und/oder metallisierten Durchführungen zum dotierten Substratwafer. Eine Oberflächenmetallisierung kann auf einer Vorderseite des Substratwafers auf der Seite des elektronischen Bauelements als Vordersei tenmetallisierung erzeugt sein. Die Flächen beider Übergänge sind unterschiedlich groß. Die beiden Schottky-Dioden können ein Schutz für das elektronische Bauelement sein.According to one advantageous embodiment can following steps are performed Be: doping the substrate wafer. In this case, the substrate wafer already originally Completely have been generated uniformly doped. In this case, the substrate wafer be n- or p-doped. It follows a generation of two integrated Schottky diodes by means of two transitions from Surface metallization and / or metallized feedthroughs to the doped substrate wafer. A surface metallization may occur a front side of the substrate wafer on the side of the electronic Component be produced as Vordersei tenmetallisierung. The surfaces of both transitions are different sized. The two Schottky diodes can a protection for be the electronic component.

Gemäß einer weiteren vorteilhaften Ausgestaltung kann das Verfahren folgende Schritte ausführen: Dotieren des Substratwafers. Dabei kann der Substratwafer bereits ursprünglich vollständig einheitlich dotiert erzeugt worden sein. Der Substratwafer kann entweder n-leitend oder p-leitend bereitgestellt sein. Es erfolgt ein Erzeugen mindestens eines Bereichs einer zusätzlichen zur gesamten einheitlichen Dotierung des Substratwafers entgegen gesetzten lokalen Dotierung auf mindestens einer Seite des Substratwafers. Ist die Dotierung des Substratwafers beispielsweise p-leitend, so ist die lokale Dotierung n-leitend. Die lokale Dotierung kann beispielsweise als n-Topf, oder „n-well”, bereitgestellt sein. Es erfolgt ein Erzeugen einer integrierten Diode mittels eines Übergangs des Bereiches zum dotierten Substratwafer.According to one Further advantageous embodiment, the method can be the following Perform steps: Doping the substrate wafer. In this case, the substrate wafer already originally Completely have been generated uniformly doped. The substrate wafer can be provided either n-type or p-type. It takes place generating at least a portion of an additional to the overall uniform Doping the substrate wafer opposite local doping on at least one side of the substrate wafer. Is the doping of the substrate wafer, for example p-type, then the local doping n-type. The local doping may be, for example, as an n-pot, or "n-well". An integrated diode is generated by means of a transition of the region to the doped substrate wafer.

Gemäß einer weiteren vorteilhaften Ausgestaltung kann die lokale Dotierung mittels Innenimplantation und/oder mittels Diffusionsprozesse erzeugt werden. Ein Übergang des Bereichs zum dotierten Substratwafer kann entweder ein pn-Übergang oder ein np-Übergang sein. Die integrierte Diode kann eine Schutzdiode sein.According to one Another advantageous embodiment, the local doping means Internal implantation and / or generated by diffusion processes. A transition of the doped substrate wafer region may be either a pn junction or a np transition be. The integrated diode can be a protection diode.

Gemäß einer weiteren vorteilhaften Ausgestaltung kann ein Erzeugen von elektrischen Kontaktierungen der integrierten Diode mittels einer auf dem Bereich ausgebildeten Oberflächenmetallisierung und einer weiteren Oberflächenmetallisierung und/oder einer metallisierten Durchführung erfolgen.According to one Another advantageous embodiment, a generation of electrical Contacts of the integrated diode by means of one on the area trained surface metallization and another surface metallization and / or a metallized execution respectively.

Gemäß einer weiteren vorteilhaften Ausgestaltung kann das elektronische Bauelement eine Leuchtdiode sein. Es kann die integrierte Diode als Schutzdiode bereitgestellt sein.According to one Further advantageous embodiment, the electronic component be a light emitting diode. It can be the integrated diode as a protective diode be provided.

Gemäß einer weiteren vorteilhaften Ausgestaltung kann der Substratwafer ein Siliziumwafer sein.According to one Further advantageous embodiment, the substrate wafer Be silicon wafer.

Gemäß einer weiteren vorteilhaften Ausgestaltung kann das Bauelement auf dem Substratwafer mittels Flip-Chip-Kontaktierung kontaktiert werden.According to one Another advantageous embodiment, the device on the Substrate wafer by means of flip-chip contacting be contacted.

Gemäß einer weiteren vorteilhaften Ausgestaltung können Durchgänge, die ebenso als Via-Strukturen bezeichnet werden können, für die metallisierten Durchführungen mittels anisotropen nasschemischen Ätzungen, insbesondere Kaliumhydroxiod-Ätzungen, erzeugt werden.According to one Further advantageous embodiment can passages, as well as via structures can be designated for the metallized ones bushings by means of anisotropic wet-chemical etching, in particular potassium hydroxide etches, be generated.

Gemäß einer weiteren vorteilhaften Ausgestaltung können KOH-Ätzungen mit einem Ätzwinkel im Bereich von 50° bis 60° erzeugt, insbesondere 54°, ausgeführt werden.According to one Further advantageous embodiment can KOH etchings with an etching angle in the Range from 50 ° to Generated 60 °, in particular 54 °, accomplished become.

Gemäß einer weiteren vorteilhaften Ausgestaltung können Via-Strukturen für die metallisierten Durchführungen mittels Plasmaätzungen und/oder Laserstrukturierung erzeugt werden. Der Ätzwinkel kann im Bereich von 50 bis 90° bereitgestellt sein.According to one Another advantageous embodiment can via structures for the metallized feedthroughs by plasma etching and / or laser structuring. The etching angle can ranging from 50 to 90 ° be.

Gemäß einer weiteren vorteilhaften Ausgestaltung können die Rückseitenmetallisierungen und/oder der Substratwafer an ein weiteres Substrat elektrisch ankontaktiert werden. Damit kann der Substratwafer als ein sogenannter Interposerwafer bezeichnet werden. Das weitere Substrat kann ebenso Oberflächenmetallisierungen und/oder metallisierte Durchführungen aufweisen.According to one Another advantageous embodiment, the back side metallizations and / or the substrate wafer is electrically contacted to another substrate become. Thus, the substrate wafer as a so-called Interposerwafer be designated. The further substrate may also have surface metallizations and / or metallized feedthroughs exhibit.

Die Erfindung wird anhand von Ausführungsbeispielen in Verbindung mit den Figuren näher beschrieben. Es zeigen:The Invention is based on embodiments closer in connection with the figures described. Show it:

1 ein Ausführungsbeispiel einer herkömmlich erzeugten Leuchtdiode mit Schutzdiode; 1 an embodiment of a conventionally generated light-emitting diode with a protective diode;

2 ein erstes Ausführungsbeispiel einer erfindungsgemäßen Vorrichtung; 2 a first embodiment of a device according to the invention;

3 ein elektronisches Ersatzschaltbild des Ausführungsbeispiels gemäß 2; 3 an electronic equivalent circuit diagram of the embodiment according to 2 ;

4 ein zweites Ausführungsbeispiel einer erfindungsgemäßen Vorrichtung; 4 a second embodiment of a device according to the invention;

5 ein drittes Ausführungsbeispiel einer erfindungsgemäßen Vorrichtung; 5 a third embodiment of a device according to the invention;

6 ein Ausführungsbeispiel für ein erfindungsgemäßes Verfahren. 6 an embodiment of a method according to the invention.

1 zeigt ein Ausführungsbeispiel einer herkömmlichen Vorrichtung. Dabei ist eine Leuchtdiode mittels Flip-Chip-Technologie auf einem Keramiksubstrat montiert. Eine Montage erfolgt unter Verwendung von Schutzdioden. 1 shows an embodiment of a conventional device. In this case, a light-emitting diode is mounted on a ceramic substrate by means of flip-chip technology. Mounting takes place using protective diodes.

2 ein erstes erfindungsgemäßes Ausführungsbeispiel mit zwei integrierten Schottky-Dioden 5a. Dabei zeigt 2 ein Aufbaukonzept mit Schottky-Dioden 5a. Die obere Darstellung der 2 ist im Maßstab 1:1. Die Dimensionen der beispielsweise mittels KOH-Ätzungen erzeugten Durchgänge oder Durchbrüche kann 400 μm unten (Rückseite des Substrats) und 45 μm oben (Vorderseite des Substrats) sein. Eine Metallüberlappung bei einem Durchgang oder Durchbruch kann etwa 20 μm sein. Es werden ebenso Blinddurchgänge erzeugt. Die wesentlichen Verfahrensschritte sind folgende: Erzeugen der Durchgänge beziehungsweise Via-Strukturen mittels Kaliumhydroxid (KOH-)Ätzungen. Es folgt eine Passivierung mittels Low Pressure Chemical Vapor Deposition (LPCVD). Es schließt sich ein Erzeugen einer Keimschicht mittels Physical Vapor Deposition (PVD) an. Dem folgt ein Galvanisieren der Via-Strukturen und von rückseitigen Neuverteilungsschichten RDL (Re-Distribution Lagers). Abschließend werden vorderseitige Neuverteilungsschichten RDL (Re-Distribution Lagers) strukturiert. Oberflächenmetallisierungen 11 können Rückseitenmetallisierungen 11a und/oder Vorderseitenmetallisierungen 11b sein. Oberflächenmetallisierungen 11 sind Metallschichten. Es ist offensicht lich, dass Oberflächenmetallisierungen 11 und metallisierte Durchführungen 9 beziehungsweise Durchkontaktierungen zum Substratwafer 3 hin mit elektrischen Isolierungen 15 elektrisch isoliert sind, falls dies die Art der elektrischen Verschaltung erfordert. 2 a first inventive Aus Example with two integrated Schottky diodes 5a , It shows 2 a design concept with Schottky diodes 5a , The upper illustration of the 2 is in scale 1: 1. The dimensions of the passages or apertures produced, for example, by means of KOH etchings may be 400 .mu.m at the bottom (back of the substrate) and 45 .mu.m at the top (front of the substrate). A metal overlap in one pass or breakthrough may be about 20 μm. Blind passages are also created. The essential process steps are as follows: generating the passages or via structures by means of potassium hydroxide (KOH) etchings. This is followed by passivation by means of low pressure chemical vapor deposition (LPCVD). This is followed by generating a seed layer by means of physical vapor deposition (PVD). This is followed by plating the via structures and rear redistribution layers RDL (Re-Distribution Warehouse). Finally, front-side redistribution layers RDL (Re-Distribution Warehouse) are structured. surface metallizations 11 can backside metallizations 11a and / or front side metallizations 11b be. surface metallizations 11 are metal layers. It is obvious that surface metallizations 11 and metallized feedthroughs 9 or vias to the substrate wafer 3 out with electrical insulation 15 are electrically isolated, if this requires the type of electrical wiring.

2 zeigt die Verwendung von Silizium, Metall und von elektrischen Isolationen 15. Es werden zwei integrierte Schottky-Dioden 5a erzeugt und beispielsweise mit einer Leuchtdiode (LED) als elektronisches Bauelement 1 elektrisch verschaltet. Anstelle von Leuchtdioden können bei allen Ausführungsformen der vorliegenden Erfindung beliebige elektronische Bauelemente 1 wie beispielsweise, Kondensatoren, Transistoren, Dioden oder integrierte Schaltungen verwendet und durch integrierte Dioden 5a, 5b geschützt werden. Die zwei integrierten Schottky-Dioden 5a sind mittels eines Übergangs eines metallischen Oberflächenkontaktes 11 und eines Übergangs einer metallisierten Durchführung 9 zum dotierten Substratwafer 3 ausgebildet. Als metallischer Oberflächenkontakt 11 ist eine Vorderseitenmetallisierung 11b besonders vorteilhaft, da diese gleichzeitig einfach mit dem elektronischen Bauelement 1 elektrisch verbunden sein kann, so dass auf diese Weise ein elektrisches Verschalten von der oberen Schottky-Diode 5a mit dem elektronischen Bauelement geschaffen werden kann. Die linke metallisierte Durchführung 9 ist ebenso mit einem zweiten elektrischen Anschluss des elektronischen Bauelements 1 elektrisch verbunden. Auf diese Weise ist die linke Schottky-Diode 5a mit dem elektronischen Bauelement 1 elektrisch verschaltet. Die elektrische Verschaltung kann beispielsweise eine Parallelschaltung von elektronischem Bauelement 1 zu den Schottky-Dioden 5a sein. Beide Schottky-Dioden 5a sind elektrisch in Serie zueinander verschaltet. Grundsätzlich sind andere elektrische Verschaltungen von elektronischem Bauelement 1 und Schottky-Dioden 5a ebenso möglich. Der Übergang der Oberflächenmetallisierung 11 und der Übergang der metallisierten Durchführung 9 zum dotierten Substratwafer 3 weisen unterschiedlich große Flächen A2 und A1 auf. Eine metallisierte Durchführung 9 kann in Bereiche von Oberflächenmetallisierungen 11, und zwar Rückseitenmetallisierungen 11a und/oder Vorderseitenmetallisierungen 11b übergehen. Die Übergangsfläche A1 wird beispielsweise durch den Übergang von einer metallisierten Durchführung 9, einer Vorderseitenmetallisierung 11b und einer Rückseitenmetallisierung 11a zum Substratwafer 3 erzeugt. Die Übergangsfläche A2 wird beispielsweise durch den Übergang von einer Oberflächenmetallisierung 11 zum Substratwafer 3 erzeugt und ist kleiner als die Übergangsfläche A1. Besonders vorteilhaft ist eine Oberflächenmetallisierung 11 einer der beiden Schottky-Dioden 5a eine Vorderseitenmetallisierung 11b, da diese bereits auf der Seite des elektronischen Bauelements 1 positioniert ist und besonders einfach mit dem elektronischen Bauelement 1 elektrisch verbunden werden kann. In 2 ist beispielweise die elektrische Verbindung von der Oberflächenmetallisierung 11, die eine Vorderseitenmetallisierung 11b ist und die obere Schottky-Diode 5a direkt miterzeugt, über eine rechte metallisierte Durchführung 9 zu einer Rückseitenmetallisierung 11b auf der dem elektronischen Bauelement 1 abgewandten Rückseite des Substratwafers 3 durch eine Isolation 15 zum Substratwafer 3 hin elektrisch isoliert. Damit ist eine Durchkontaktierung von einem Anschluss der integrierten oberen Schottky-Diode 5a auf der Vorderseite zur Rückseite erzeugt. Der andere Anschluss der linken integrierten Schottky-Diode 5a ist durch die linke metallisierte Durchführung 9 auf die Rückseite durchkontaktiert. Gleichzeitig ist durch dieselben elektrischen Verbindungen das elektronische Bauelement 1, das hier eine Leuchtdiode LED ist, von der Vorderseite auf die Rückseite zu Rückseitenmetallisierungen 11a durchkontaktiert. 2 shows the use of silicon, metal and electrical insulation 15 , There are two integrated Schottky diodes 5a generated and, for example, with a light emitting diode (LED) as an electronic component 1 electrically interconnected. Instead of LEDs, in all embodiments of the present invention, any electronic components 1 such as, capacitors, transistors, diodes or integrated circuits, and integrated diodes 5a . 5b to be protected. The two integrated Schottky diodes 5a are by means of a transition of a metallic surface contact 11 and a transition of a metallized feedthrough 9 to the doped substrate wafer 3 educated. As a metallic surface contact 11 is a front side metallization 11b particularly advantageous, since this at the same time easy with the electronic component 1 can be electrically connected, so that in this way an electrical interconnection of the upper Schottky diode 5a can be created with the electronic component. The left metallized passage 9 is also with a second electrical connection of the electronic component 1 electrically connected. In this way, the left Schottky diode 5a with the electronic component 1 electrically interconnected. The electrical connection can, for example, a parallel connection of electronic component 1 to the Schottky diodes 5a be. Both Schottky diodes 5a are electrically interconnected in series. Basically, other electrical interconnections of electronic component 1 and Schottky diodes 5a equally possible. The transition of surface metallization 11 and the transition of the metallized passage 9 to the doped substrate wafer 3 have different sized areas A 2 and A 1 . A metallised execution 9 may be in areas of surface metallizations 11 , and backside metallizations 11a and / or front side metallizations 11b pass. The transition area A 1 , for example, by the transition from a metallized passage 9 , a front side metallization 11b and a backside metallization 11a to the substrate wafer 3 generated. The transition area A 2 , for example, by the transition from a surface metallization 11 to the substrate wafer 3 is generated and is smaller than the transition area A 1 . Particularly advantageous is a surface metallization 11 one of the two Schottky diodes 5a a front side metallization 11b as these are already on the side of the electronic component 1 is positioned and particularly easy with the electronic component 1 can be electrically connected. In 2 is, for example, the electrical connection of the surface metallization 11 that a front side metallization 11b is and the upper Schottky diode 5a directly generated, via a right metallized passage 9 to a backside metallization 11b on the electronic component 1 remote from the rear side of the substrate wafer 3 through an isolation 15 to the substrate wafer 3 electrically isolated. This is a via from one terminal of the integrated upper Schottky diode 5a generated on the front to the back. The other connection of the left integrated Schottky diode 5a is through the left metallized passage 9 through-plated on the back. At the same time, the electronic component is the same by the same electrical connections 1 Here is a LED LED, from the front to the back to back side metallizations 11a plated through.

3 zeigt ein elektronisches Ersatzschaltbild einer erfindungsgemäßen Vorrichtung gemäß 2. Dabei ergibt sich bei dem Ausführungsbeispiel folgende Abschätzung der Größenordnung des Verhältnisses der Flächen A1/A2:
A1 ist ungefähr 3 × 400 μm2 = 48000 μm2
A2 ist ungefähr 6 × 8 μm2 = 48 μm2. 3 shows an electronic equivalent circuit diagram of a device according to the invention 2 , The following estimation of the order of magnitude of the ratio of the areas A 1 / A 2 results in the exemplary embodiment:
A 1 is approximately 3 × 400 μm 2 = 48000 μm 2
A 2 is about 6 × 8 μm 2 = 48 μm 2 .

Daraus folgt, dass das Verhältnis der Flächen A1/A2 ungefähr 1000 ist. Der Übergang der Oberflächenmetallisierung 11 und der Übergang des Bereichs der metallisierten Durchführung 9 zum dotierten Substratwafer 3 weisen damit unterschiedlich große Flächen auf. Auf diese Weise fließen je nach Polung der an den beiden Schottky-Dioden 5a angelegten Spannung entweder ein großer oder ein kleiner Strom durch die Schottky-Dioden 5a. Das zu schützende Bauelement 1 kann eine Leuchtdiode (LED) sein. Diese leuchtet bei einer Spannung in Vorwärtsrichtung der LED, wobei ein kleiner Strom durch die Schottky-Dioden 5a fließt. Durch Spannungen in Sperrrichtung oder Rückwärtsrichtung der LED erzeugte Ströme fließen durch die Schottky-Dioden 5a ab, die damit als Schutzdioden wirken. Derartige Ströme können beispielsweise durch elektrostatische Entladungen erzeugt sein. In Vorwärtsrichtung der Leuchtdiode fließt also ein kleinerer Strom über den Substratwafer 3 beziehungsweise die Schottky-Dioden 5a, als in Rückwärtsrichtung der Leuchtdiode. Anstelle der Leuchtdiode kann ein beliebiges elektronisches Bauelement 1 durch die Schottky-Dioden 5a geschützt werden.It follows that the ratio of the areas A 1 / A 2 is about 1000. The transition of surface metallization 11 and the transition of the area of metallized passage 9 to the doped substrate wafer 3 thus have different sized surfaces. In this way, depending on the polarity of the two Schottky diodes flow 5a is Voltage applied either a large or a small current through the Schottky diodes 5a , The component to be protected 1 can be a light emitting diode (LED). This lights at a voltage in the forward direction of the LED, with a small current through the Schottky diodes 5a flows. Currents generated by reverse or reverse voltages of the LED flow through the Schottky diodes 5a that act as protection diodes. Such currents can be generated for example by electrostatic discharges. In the forward direction of the LED thus flows a smaller current across the substrate wafer 3 or the Schottky diodes 5a , as in the reverse direction of the LED. Instead of the light emitting diode may be any electronic component 1 through the Schottky diodes 5a to be protected.

4 zeigt ein zweites Ausführungsbeispiel einer erfindungsgemäßen Vorrichtung. Dabei wurde die Vorrichtung derart erzeugt, dass Durchgänge oder Via-Strukturen Kaliumhydroxidgeätzt wurden. 4 zeigt einen Siliziumwafer als Substratwafer 3, der p-dotiert erzeugt wurde. Auf dem Substratwafer 3 sind Rückseitenmetallisierungen 11a ausgebildet, sowie metallisierte Durchführungen 9 von den Rückseitenmetallisierungen 11a durch den Substratwafer 3 hindurch zu der Seite des Bauelements 1, der Vorderseite. Auf der Seite des Bauelements 1 können auf dem Substratwafer 3 Vorderseitenmetallisierungen 11b als Oberflächenmetallisierungen 11 erzeugt sein. Das elektronische Bauelement 1 ist hier eine Leuchtdiode LED. Zwischen Oberflächenkontakten 11, Rückseitenmetallisierungen 11a, Vorderseitenmetallisierungen 11b und den metallisierten Durchführungen 9 einerseits und dem Substratwa fer 3 andererseits ist, falls dies die elektrische Verschaltung erfordert, eine elektrische Isolation 15, sind beispielsweise Isolationsschichten, erzeugt. Der Substratwafer 3 kann ein Siliziumwafer sein. Ein Substratwafer 3 kann bereits bei seiner Herstellung vollständig n- oder p-leitend erzeugt sein. In einem p-dotierten Siliziumwafer wurde ein Bereich 13 einer zusätzlichen zur ursprünglichen Dotierung des Substratwafers 3 entgegengesetzten lokalen Dotierung auf einer Seite des Substratwafers 3 erzeugt. Dieser Bereich 13 kann beispielsweise als ein n-Topf bereitgestellt sein. Diese lokale n-Dotierung kann beispielsweise mittels Innenimplantation oder Diffusionsprozesse erzeugt sein. Alternativ kann das gesamte Siliziumsubstrat ursprünglich n-dotiert sein und der Bereich 13 ein p-Topf sein. Eine integrierte Diode 5b wird mittels eines Übergangs des Bereichs 13 zum dotierten Substratwafer 3 erzeugt. Diese integrierte Diode 5b weist eine auf dem Bereich 13 ausgebildete Oberflächenmetallisierung 11 als direkten metallischen Oberflächenkontakt auf. Der zweite elektrische Kontakt ist durch die metallisierte Durchführung 9 auf der linken Seite erzeugt. Andere elektrische Kontaktierungen sind ebenso möglich. Die metallisierte Durchführung 9 geht an Substratvorder- und Rückseite in Oberflächenmetallisierungen 11, 11a, 11b über. Das elektronische Bauelement 1 ist ebenso an die direkt auf dem Bereich 13 ausgebildete Oberflächenmetallisierung 11 und an die linke metallisierte Durchführung 9 elektrisch angeschlossen. Die elektrische Verschaltung kann beispielsweise eine Parallelschaltung von elektronischem Bauelement 1 zu der Diode 5b sein. In 4 ist beispielweise die elektrische Verbindung von der Oberflächenmetallisierung 11, die eine Vorderseitenmetallisierung 11b ist und den Bereich 13 direkt elektrisch kontaktiert, über eine rechte metallisierte Durchführung 9 zu einer Rückseitenmetallisierung 11b auf der dem elektronischen Bauelement 1 abgewandten Rückseite des Substratwafers 3 durch eine Isolation 15 zum Substratwafer 3 hin elektrisch isoliert. Damit ist eine Durchkontaktierung von einem Anschluss der integrierten Diode 5b auf der Vorderseite zur Rückseite erzeugt. Der andere Anschluss der integrierten Diode 5b ist durch die linke metallisierte Durchführung 9 auf die Rückseite durchkontaktiert. Gleichzeitig ist durch dieselben elektrischen Verbindungen das elektronische Bauelement 1, das hier eine Leuchtdiode LED ist, von der Vorderseite auf die Rückseite zu Rückseitenmetallisierungen 11a durchkontaktiert. Die Durchgänge der metallisierten Durchführungen 9 können mit Lot aufgefüllt sein. Des Weiteren sind Schichten von Lötstopplack erzeugt. Die integrierte Diode 5b ist hier elektrisch parallel zur Leuchtdiode LED geschaltet. Die integrierte Diode 5b schützt die Leuchtdiode, insbesondere vor elektrostatischen Aufladungen. Besonders vorteilhaft ist eine Oberflächenmetallisierung 11 der Halbleiter-Diode 5b eine Vorderseitenmetallisierung 11b, da diese bereits auf der Seite des elektronischen Bauelements 1 positioniert ist und besonders einfach mit dem elektronischen Bauelement 1 elektrisch verbunden werden kann. Es ist vorteilhaft den Bereich 13 der zusätzlichen entgegen gesetzten lokalen Dotierung auf der Seite des elektronischen Bauelements 1, also auf der Vorderseite des Substrats auszubilden. 4 shows a second embodiment of a device according to the invention. In this case, the device was produced in such a way that passages or via structures were etched with potassium hydroxide. 4 shows a silicon wafer as substrate wafer 3 which was generated p-doped. On the substrate wafer 3 are backside metallizations 11a trained, as well as metallized feedthroughs 9 from the backside metallizations 11a through the substrate wafer 3 through to the side of the device 1 , the front side. On the side of the device 1 can on the substrate wafer 3 Vorderseitenmetallisierungen 11b as surface metallizations 11 be generated. The electronic component 1 Here is a light emitting diode LED. Between surface contacts 11 , Backside metallizations 11a , Front side metallizations 11b and the metallized feedthroughs 9 on the one hand and the Substratwa fer 3 On the other hand, if this requires the electrical interconnection, an electrical insulation 15 , For example, insulation layers are generated. The substrate wafer 3 may be a silicon wafer. A substrate wafer 3 can already be produced completely n- or p-conducting during its production. In a p-type silicon wafer, an area became 13 an additional to the original doping of the substrate wafer 3 opposite local doping on one side of the substrate wafer 3 generated. This area 13 may be provided as an n-pot, for example. This local n-doping can be produced, for example, by means of internal implantation or diffusion processes. Alternatively, the entire silicon substrate may be originally n-doped and the region 13 to be a p-pot. An integrated diode 5b becomes by means of a transition of the area 13 to the doped substrate wafer 3 generated. This integrated diode 5b has one on the area 13 trained surface metallization 11 as a direct metallic surface contact. The second electrical contact is through the metallized feedthrough 9 generated on the left side. Other electrical contacts are also possible. The metallized execution 9 goes to Substratvorder- and back in surface metallizations 11 . 11a . 11b above. The electronic component 1 is also at the right on the area 13 trained surface metallization 11 and to the left metallized passage 9 electrically connected. The electrical connection can, for example, a parallel connection of electronic component 1 to the diode 5b be. In 4 is, for example, the electrical connection of the surface metallization 11 that a front side metallization 11b is and the area 13 directly electrically contacted, via a right metallized passage 9 to a backside metallization 11b on the electronic component 1 remote from the rear side of the substrate wafer 3 through an isolation 15 to the substrate wafer 3 electrically isolated. This is a via from one terminal of the integrated diode 5b generated on the front to the back. The other connection of the integrated diode 5b is through the left metallized passage 9 through-plated on the back. At the same time, the electronic component is the same by the same electrical connections 1 Here is a LED LED, from the front to the back to back side metallizations 11a plated through. The passages of metallized feedthroughs 9 can be filled with solder. Furthermore, layers of solder mask are produced. The integrated diode 5b is here electrically connected in parallel to the LED LED. The integrated diode 5b protects the light emitting diode, especially against electrostatic charges. Particularly advantageous is a surface metallization 11 the semiconductor diode 5b a front side metallization 11b as these are already on the side of the electronic component 1 is positioned and particularly easy with the electronic component 1 can be electrically connected. It is beneficial to the area 13 the additional opposite local doping on the side of the electronic component 1 So form on the front of the substrate.

5 zeigt ein drittes Ausführungsbeispiel einer erfindungsgemäßen Vorrichtung. Dabei wurde im Unterschied zu 4 die Vorrichtung mittels plasmageätzten Viastrukturen, das sind die Durchgänge für die metallisierten Durchführungen 9, erzeugt. Im Unterschied zu 4 weisen die Durchgänge oder Via-Strukturen elektroplattiertes Metall bzw. galvanisiertes Metall auf. Dies kann beispielsweise Kupfer sein. Des Weiteren sind die Durchführungen 9 mittels Unter-Bump-Metallisierungen (UBM) beschichtet, die beispielsweise Nickel und/oder Gold aufweisen. Es sind Lötstopplackschichten aufgebracht. Diese können beispielsweise ein Polyimid aufweisen. 5 shows a third embodiment of a device according to the invention. In contrast to 4 the device by means of plasma etched vias, these are the passages for the metallized feedthroughs 9 , generated. In contrast to 4 For example, the vias or via structures have electroplated metal or galvanized metal. This can be, for example, copper. Furthermore, the bushings 9 coated by means of sub-bump metallizations (UBM), which comprise, for example, nickel and / or gold. Lötstopplackschichten are applied. These may for example comprise a polyimide.

Gemäß 4 und 5 leuchtet die LED bei angelegter Spannung in Vorwärtsrichtung der LED. Die integrierte Diode 5b, die als Schutzdiode wirken soll, sperrt. Bei angelegter Spannung in Rückwärtsrichtung der LED, beispielsweise bei elektrostatischen Entladungen, wird die Leuchtdiode dadurch ge schützt, dass die integrierte Diode 5b den Strom an der LED vorbei leitet.According to 4 and 5 the LED lights up when the voltage is applied in the forward direction of the LED. The integrated diode 5b acting as a protective diode should act, locks. When applied voltage in the reverse direction of the LED, for example, in electrostatic discharges, the LED is characterized ge protects that the integrated diode 5b conducts the current past the LED.

Die Anordnungen gemäß 2, 4 und 5 können vereinzelt oder zugeschnitten werden. Ebenso können diese Anordnungen auf einem weiteren Substrat elektrisch kontaktiert und mechanisch befestigt werden. Auf diese Weise ist der erste Substratwafer 3 ein sogenannter Interposerwafer. Die elektrische Kontaktierung kann mittels der Rückseitenmetallisierungen 11a oder direkt mit dem Substratwafer 3 ausgeführt werden.The arrangements according to 2 . 4 and 5 can be isolated or cropped. Likewise, these arrangements can be electrically contacted on a further substrate and mechanically fastened. In this way, the first substrate wafer 3 a so-called interposer wafer. The electrical contact can be made by means of the backside metallizations 11a or directly with the substrate wafer 3 be executed.

6 zeigt ein Ausführungsbeispiel für ein erfindungsgemäßes Verfahren. Mit einem ersten Schritt S1 erfolgt ein Erzeugen eines dotierten Substratwafers 3. Dem folgt mit einem zweiten Schritt S2 ein Erzeugen mindestens eines Bereiches 13 einer zusätzlichen, entgegen gesetzten lokalen Dotierung auf mindestens einer Seite des Substratwafers 3. Damit wird eine integrierte Diode 5b mittels eines Übergangs des Bereiches 13 zum dotierten Substratwafer 3 erzeugt. Die lokale Dotierung kann mittels Innenimplantation und/oder Diffusionsprozesse erzeugt werden. Mit einem dritten Schritt S3 erfolgt ein Erzeugen von elektrischen Kontaktierungen der integrierten Diode 5b mittels einer auf dem Bereich ausgebildeten Oberflächenmetallisierung 11, 11a, 11b und einer weiteren Oberflächenmetallisierung 11, 11a, 11b und/oder einer metallisierten Durchführung 9. Die Oberflächenmetallisierungen 11, 11a, 11b können zum Substratwafer 3 in Abschnitten, wo dies die elektrische Verschaltung es erfordert, elektrisch isoliert erzeugt worden sein. Mit dem dritten Schritt S3 können ebenso weitere auf dem Substratwafer 3 ausgebildete Oberflächenmetallisierungen 11, 11a, 11b und metallisierten Durchführungen 9 von Rückseitenmetallisierungen 11a durch den Substratwafer 3 hindurch zu Vorderseitenmetallisierungen 11b erzeugt sein. Dabei stellen die metallisierten Durchführungen 9 elektrische Durchkontaktierungen von der Vorderseite des Substratwafers 3 zu dessen Rückseite bereit. Mit den Rückseitenmetallisierungen 11b kann der Substratwafer 3 als sogenannter Interposerwafer verwendet werden, der auf ein weiteres Substrat elekt risch kontaktierbar ist. Mit einem vierten Schritt S4 wird das elektronische Bauelement 1 an Vorderseitenmetallisierungen 11b und/oder Durchführungen 9 des Substratwafers elektrisch kontaktiert. Mit einem fünften Schritt S5 kann der Interposerwafer auf einem weiteren Substrat aufgesetzt und elektrisch kontaktiert werden. Bei dem Schritt S3 können Durchgänge oder Via-Strukturen für metallisierte Durchführungen 9 durch den Substratwafer 3 beispielsweise mittels KOH-Ätzen oder Plasma-Ätzen erzeugt sein. Dazu ergeben sich unterschiedliche Unterschritte zu diesen Verfahren. Grundsätzlich sind alternative Verfahren zur Erzeugung von Via-Strukturen ebenso möglich. 6 shows an embodiment of a method according to the invention. With a first step S1, a doped substrate wafer is produced 3 , This is followed by a second step S2 generating at least one area 13 an additional, opposite local doping on at least one side of the substrate wafer 3 , This will be an integrated diode 5b by means of a transition of the area 13 to the doped substrate wafer 3 generated. The local doping can be generated by means of internal implantation and / or diffusion processes. A third step S3 is used to generate electrical contacts of the integrated diode 5b by means of a surface metallization formed on the area 11 . 11a . 11b and another surface metallization 11 . 11a . 11b and / or a metallized implementation 9 , The surface metallizations 11 . 11a . 11b can become the substrate wafer 3 in sections where required by the electrical circuitry, have been produced electrically isolated. With the third step S3, more can also be applied to the substrate wafer 3 trained surface metallizations 11 . 11a . 11b and metallized feedthroughs 9 of backside metallizations 11a through the substrate wafer 3 through to front side metallizations 11b be generated. Here are the metallized bushings 9 electrical vias from the front of the substrate wafer 3 ready for the back. With the backside metallizations 11b may be the substrate wafer 3 be used as so-called Interposerwafer, which is electrically contactable to another substrate. With a fourth step S4, the electronic component 1 at front side metallizations 11b and / or bushings 9 the substrate wafer electrically contacted. In a fifth step S5, the interposer wafer can be placed on another substrate and electrically contacted. At step S3, vias or via structures may be provided for metallized feedthroughs 9 through the substrate wafer 3 be generated for example by means of KOH etching or plasma etching. This results in different sub-steps to these procedures. In principle, alternative methods for generating via structures are also possible.

Claims (21)

Verfahren zum Aufbauen und Verbinden mindestens eines elektronischen Bauelementes (1) auf einem Substrat mit mindestens einer mit dem Bauelement (1) elektrisch verschalteten Diode (5); mit den Schritten – Erzeugen von durch das Substrat hindurch geschaffenen metallisierten Durchführungen (9) von Rückseitenmetallisierungen (11a) durch das Substrat hindurch zu Vorderseitenmetallisierungen (11b), wobei die Rückseitenmetallisierungen (11a) auf einer Rückseite und die Vorderseitenmetallisierungen (11b) auf einer Vorderseite des Substrats ausgebildete Oberflächenmetallisierungen (11, 11a, 11b) sind; – von der Vorderseite des Substrats erfolgendes elektrisches Kontaktieren des elektronischen Bauelements (1) an Vorderseitenmetallisierungen (11b) und/oder Durchführungen (9), – dadurch gekennzeichnet, dass – als Substrat ein dotierter Substratwafer (3) verwendet wird, – die metallisierten Durchführungen (9) und die Oberflächenmetallisierungen (11, 11a, 11b) zum Substratwafer (3) mittels Isolation (15) teilweise elektrisch isoliert erzeugt werden, und – die Diode (5) in den Substratwafer (3) integriert ist.Method for constructing and connecting at least one electronic component ( 1 ) on a substrate with at least one with the component ( 1 ) electrically connected diode ( 5 ); with the steps of producing metallized feedthroughs created through the substrate ( 9 ) of backside metallizations ( 11a ) through the substrate to front side metallizations ( 11b ), the backside metallizations ( 11a ) on a back side and the front side metallizations ( 11b ) formed on a front side of the substrate surface metallizations ( 11 . 11a . 11b ) are; From the front of the substrate, electrical contacting of the electronic component ( 1 ) on front side metallizations ( 11b ) and / or bushings ( 9 ), - characterized in that - as a substrate a doped substrate wafer ( 3 ), - the metallized feedthroughs ( 9 ) and the surface metallizations ( 11 . 11a . 11b ) to the substrate wafer ( 3 ) by means of isolation ( 15 ) are generated partially electrically isolated, and - the diode ( 5 ) in the substrate wafer ( 3 ) is integrated. Verfahren nach Anspruch 1, gekennzeichnet durch – Erzeugen zweier integrierter Schottky-Dioden (5a) mittels zweier Flächen aufweisender Übergänge von Oberflächenmetallisierungen (11, 11a, 11b) und/oder metallisierten Durchführungen (9) zum dotierten Substratwafer (3), wobei die Flächen beider Übergänge unterschiedlich groß sind.Method according to Claim 1, characterized by generating two integrated Schottky diodes ( 5a ) by means of two surface transitions of surface metallizations ( 11 . 11a . 11b ) and / or metallized feedthroughs ( 9 ) to the doped substrate wafer ( 3 ), wherein the areas of both transitions are of different sizes. Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch – Erzeugen mindestens eines Bereiches (13) einer zusätzlichen, zur Dotierung des Substratwafers (3) entgegen gesetzten lokalen Dotierung auf mindestens einer Seite des Substratwafers (3); – Erzeugen einer integrierten Diode (5b) mittels eines Übergangs des Bereiches (13) zum dotierten Substratwafer (3).Method according to claim 1 or 2, characterized by - generating at least one area ( 13 ) an additional, for doping the substrate wafer ( 3 ) opposite local doping on at least one side of the substrate wafer ( 3 ); - generating an integrated diode ( 5b ) by means of a transition of the region ( 13 ) to the doped substrate wafer ( 3 ). Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die lokale Dotierung mittels Innenimplantation und/oder Diffusionsprozesse erzeugt wird.Method according to claim 3, characterized that the local doping by means of internal implantation and / or diffusion processes is produced. Verfahren nach Anspruch 3 oder 4, gekennzeichnet durch Erzeugen von elektrischen Kontaktierungen der integrierten Diode (5b) mittels einer direkt auf dem Bereich ausgebildeten Oberflächenmetallisierung (11, 11a, 11b) und einer weiteren direkt auf dem Substratwafer (3) ausgebildeten Oberflächenmetallisierung (11, 11a, 11b) und/oder metallisierten Durchführung (9).Method according to Claim 3 or 4, characterized by generating electrical contacts of the integrated diode ( 5b ) by means of a surface metallization formed directly on the region ( 11 . 11a . 11b ) and another directly on the substrate wafer ( 3 ) surface metallization ( 11 . 11a . 11b ) and / or metallized implementation ( 9 ). Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das elektronische Bauelement (1) eine Leuchtdiode ist.Method according to one of the preceding claims, characterized in that the electronic component ( 1 ) is a light emitting diode. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Substratwafer (3) ein Siliziumwafer ist.Method according to one of the preceding claims, characterized in that the substrate wafer ( 3 ) is a silicon wafer. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Bauelement (1) auf dem Substratwafer (3) mittels Flip-Chip-Kontaktierung kontaktiert wird.Method according to one of the preceding claims, characterized in that the component ( 1 ) on the substrate wafer ( 3 ) is contacted by means of flip-chip contacting. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass Durchgänge für die metallisierten Durchführungen (9) mittels anisotropen nasschemischen Ätzungen, insbesondere KOH-Ätzungen, erzeugt werden.Method according to one of the preceding claims, characterized in that passages for the metallized feedthroughs ( 9 ) are produced by means of anisotropic wet-chemical etching, in particular KOH etchings. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die anisotropen nasschemischen Ätzungen mit einem Ätzwinkel im Bereich von 50° bis 60° erzeugt werden.Method according to claim 7, characterized in that that the anisotropic wet-chemical etching with an etching angle generated in the range of 50 ° to 60 ° become. Verfahren nach einem der vorangehende Ansprüche, dadurch gekennzeichnet, dass Durchgänge für die metallisierten Durchführungen (9) mittels Plasmaätzungen und/oder Laserstrukturierung erzeugt werden.Method according to one of the preceding claims, characterized in that passages for the metallized feedthroughs ( 9 ) are generated by plasma etching and / or laser structuring. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Rückseitenmetallisierungen (11a) und/oder der Substratwafer (3) mit einem weiteren Substrat elektrisch kontaktiert werden.Method according to one of the preceding claims, characterized in that the backside metallizations ( 11a ) and / or the substrate wafer ( 3 ) are electrically contacted with another substrate. Vorrichtung mit mindestens einem elektronischen Bauelement (1) auf einem Substrat mit mindestens einer mit dem Bauelement (1) elektrisch verschalteten Diode (5), wobei durch das Substrat hindurch geschaffene metallisierte Durchführungen (9) von Rückseitenmetallisierungen (11a) durch das Substrat hindurch zu Vorderseitenmetallisierungen (11b) erzeugt sind, wobei die Rückseitenmetallisierungen (11a) auf einer Rückseite und die Vorderseitenmetallisierungen (11b) auf einer Vorderseite des Substrats ausgebildete Oberflächenmetallisierungen (11, 11a, 11b) sind und wobei das elektronische Bauelement (1) an Vorderseitenmetallisierungen (11b) und/oder Durchführungen (9) von der Vorderseite des Substrats elektrisch kontaktiert ist, dadurch gekennzeichnet, dass das Substrat ein Substratwafer (3) ist, die metallisierten Durchführungen (9) und die Oberflächenmetallisierungen (11, 11a, 11b) teilweise mittels Isolation (15) zum Substratwafer (3) elektrisch isoliert erzeugt sind und die Diode (5) in den Substratwafer (3) integriert ist.Device having at least one electronic component ( 1 ) on a substrate with at least one with the component ( 1 ) electrically connected diode ( 5 ), wherein through the substrate created through metallized feedthroughs ( 9 ) of backside metallizations ( 11a ) through the substrate to front side metallizations ( 11b ), wherein the backside metallizations ( 11a ) on a back side and the front side metallizations ( 11b ) formed on a front side of the substrate surface metallizations ( 11 . 11a . 11b ) and wherein the electronic component ( 1 ) on front side metallizations ( 11b ) and / or bushings ( 9 ) is electrically contacted from the front side of the substrate, characterized in that the substrate is a substrate wafer ( 3 ), the metallized feedthroughs ( 9 ) and the surface metallizations ( 11 . 11a . 11b ) partly by means of isolation ( 15 ) to the substrate wafer ( 3 ) are generated electrically isolated and the diode ( 5 ) in the substrate wafer ( 3 ) is integrated. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass der Substratwafer (3) dotiert wurde; zwei integrierte Schottky-Dioden (5a) mittels zweier Übergänge von Oberflächenmetallisierungen (11, 11a, 11b) und/oder metallisierten Durchführungen (9) zum dotierten Substratwafer (3) ausgebildet sind.Device according to claim 13, characterized in that the substrate wafer ( 3 ) was doped; two integrated Schottky diodes ( 5a ) by means of two transitions of surface metallizations ( 11 . 11a . 11b ) and / or metallized feedthroughs ( 9 ) to the doped substrate wafer ( 3 ) are formed. Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, dass die zwei Übergänge unterschiedlich große Flächen (A1, A2) aufweisen.Apparatus according to claim 14, characterized in that the two transitions have different sized surfaces (A 1 , A 2 ). Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass der Substratwafer (3) dotiert wurde; mindestens ein Bereich (13) einer zusätzlichen, zur Dotierung des Substratwafers (3) entgegen gesetzten lokalen Dotierung auf mindestens einer Seite des Substratwafers (3) ausgebildet ist; eine integrierte Diode (5b) mittels eines Übergangs des Bereiches (13) zum dotierten Substratwafer (3) erzeugt ist.Device according to claim 13, characterized in that the substrate wafer ( 3 ) was doped; at least one area ( 13 ) an additional, for doping the substrate wafer ( 3 ) opposite local doping on at least one side of the substrate wafer ( 3 ) is trained; an integrated diode ( 5b ) by means of a transition of the region ( 13 ) to the doped substrate wafer ( 3 ) is generated. Vorrichtung nach Anspruch 16, gekennzeichnet durch elektrische Kontaktierungen der integrierten Diode (5b) mittels einer direkt auf dem Bereich (13) ausgebildeten Oberflächenmetallisierung (11) und einer weiteren direkt auf dem Substratwafer (3) ausgebildeten Oberflächenmetallisierung (11) und/oder metallisierten Durchführung (9).Device according to Claim 16, characterized by electrical contacts of the integrated diode ( 5b ) by means of a directly on the area ( 13 ) surface metallization ( 11 ) and another directly on the substrate wafer ( 3 ) surface metallization ( 11 ) and / or metallized implementation ( 9 ). Vorrichtung nach einem der vorangehenden Ansprüche 13 bis 17, dadurch gekennzeichnet, dass das elektronische Bauelement (1) eine Leuchtdiode ist.Device according to one of the preceding claims 13 to 17, characterized in that the electronic component ( 1 ) is a light emitting diode. Vorrichtung nach einem der vorangehenden Ansprüche 13 bis 18, dadurch gekennzeichnet, dass der Substratwafer (3) ein Siliziumwafer ist.Device according to one of the preceding claims 13 to 18, characterized in that the substrate wafer ( 3 ) is a silicon wafer. Vorrichtung nach einem der vorangehenden Ansprüche 13, bis 19, dadurch gekennzeichnet, dass die Rückseitenmetallisierungen (11a) und/oder der Substratwafer (3) mit einem weiteren Substrat elektrisch kontaktiert sind.Device according to one of the preceding claims 13, to 19, characterized in that the backside metallizations ( 11a ) and / or the substrate wafer ( 3 ) are electrically contacted with another substrate. Verwendung einer Vorrichtung nach Anspruch 18 als Fahrzeugscheinwerfer oder zur Innenraumbeleuchtung.Use of a device according to claim 18 as Vehicle headlight or interior lighting.
DE102009013085A 2009-03-13 2009-03-13 Method for arranging and connecting electronic component on substrate, involves producing electrical contact of electronic component following from front end of substrate on front-side metallization or openings Ceased DE102009013085A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102009013085A DE102009013085A1 (en) 2009-03-13 2009-03-13 Method for arranging and connecting electronic component on substrate, involves producing electrical contact of electronic component following from front end of substrate on front-side metallization or openings

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009013085A DE102009013085A1 (en) 2009-03-13 2009-03-13 Method for arranging and connecting electronic component on substrate, involves producing electrical contact of electronic component following from front end of substrate on front-side metallization or openings

Publications (1)

Publication Number Publication Date
DE102009013085A1 true DE102009013085A1 (en) 2010-09-16

Family

ID=42557969

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009013085A Ceased DE102009013085A1 (en) 2009-03-13 2009-03-13 Method for arranging and connecting electronic component on substrate, involves producing electrical contact of electronic component following from front end of substrate on front-side metallization or openings

Country Status (1)

Country Link
DE (1) DE102009013085A1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010027679A1 (en) * 2010-07-20 2012-01-26 Osram Opto Semiconductors Gmbh Optoelectronic component
WO2012110365A1 (en) * 2011-02-16 2012-08-23 Osram Opto Semiconductors Gmbh Carrier substrate and method for producing semiconductor chips
US8482026B2 (en) 2009-07-09 2013-07-09 Osram Opto Semiconductors Gmbh Optoelectronic component
WO2015154956A1 (en) * 2014-04-11 2015-10-15 Osram Opto Semiconductors Gmbh Semiconductor chip, optoelectronic component with a semiconductor chip, and method for producing a semiconductor chip
EP3035385A1 (en) * 2014-12-16 2016-06-22 IMEC vzw Semiconductor interposer comprising a schottky diode and a method for fabricating the interposer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876008B2 (en) * 2003-07-31 2005-04-05 Lumileds Lighting U.S., Llc Mount for semiconductor light emitting device
US20080290535A1 (en) * 2007-05-24 2008-11-27 Molock Jr Frank F Reduction of excess polymeric flash ring

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876008B2 (en) * 2003-07-31 2005-04-05 Lumileds Lighting U.S., Llc Mount for semiconductor light emitting device
US20080290535A1 (en) * 2007-05-24 2008-11-27 Molock Jr Frank F Reduction of excess polymeric flash ring

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482026B2 (en) 2009-07-09 2013-07-09 Osram Opto Semiconductors Gmbh Optoelectronic component
US9000476B2 (en) 2010-07-20 2015-04-07 Osram Opto Semiconductors Gmbh Optoelectronic component
DE102010027679A1 (en) * 2010-07-20 2012-01-26 Osram Opto Semiconductors Gmbh Optoelectronic component
US9704945B2 (en) 2011-02-16 2017-07-11 Osram Opto Semiconductors Gmbh Carrier substrate and method for producing semiconductor chips
US10224393B2 (en) 2011-02-16 2019-03-05 Osram Opto Semiconductors Gmbh Method of producing semiconductor chips that efficiently dissipate heat
TWI491084B (en) * 2011-02-16 2015-07-01 Osram Opto Semiconductors Gmbh Carrier substrate and method for producing semiconductor chip
CN103370779B (en) * 2011-02-16 2015-09-16 奥斯兰姆奥普托半导体有限责任公司 Support substrate and the method for the manufacture of semiconductor chip
CN103370779A (en) * 2011-02-16 2013-10-23 奥斯兰姆奥普托半导体有限责任公司 Carrier substrate and method for producing semiconductor chips
WO2012110365A1 (en) * 2011-02-16 2012-08-23 Osram Opto Semiconductors Gmbh Carrier substrate and method for producing semiconductor chips
WO2015154956A1 (en) * 2014-04-11 2015-10-15 Osram Opto Semiconductors Gmbh Semiconductor chip, optoelectronic component with a semiconductor chip, and method for producing a semiconductor chip
DE102014105188A1 (en) * 2014-04-11 2015-10-15 Osram Opto Semiconductors Gmbh Semiconductor chip, optoelectronic component with semiconductor chip and method for producing a semiconductor chip
DE112015001786B4 (en) 2014-04-11 2022-02-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Semiconductor chip and optoelectronic component with semiconductor chip
CN106170860A (en) * 2014-04-11 2016-11-30 欧司朗光电半导体有限公司 Semiconductor chip, has the opto-electronic device of semiconductor chip and for the method manufacturing semiconductor chip
US10424565B2 (en) 2014-04-11 2019-09-24 Osram Opto Semiconductor Gmbh Semiconductor chip for protecting against electrostatic discharges
CN106170860B (en) * 2014-04-11 2018-12-14 欧司朗光电半导体有限公司 Semiconductor chip, the opto-electronic device with semiconductor chip and the method for manufacturing semiconductor chip
CN105702667A (en) * 2014-12-16 2016-06-22 台湾积体电路制造股份有限公司 Interposer and method for fabricating the interposer, electronic device and production device
CN105702667B (en) * 2014-12-16 2018-08-21 台湾积体电路制造股份有限公司 Intermediary layer and its manufacturing method, electronic device and protective device
EP3035385A1 (en) * 2014-12-16 2016-06-22 IMEC vzw Semiconductor interposer comprising a schottky diode and a method for fabricating the interposer

Similar Documents

Publication Publication Date Title
WO2011003907A1 (en) Optoelectronic component
WO2010006916A1 (en) Method for producing a semiconductor component, and semiconductor component
DE102006036798B4 (en) Electronic component and method for manufacturing
EP2223336B1 (en) Led chip with discharge protection
DE102013208818A1 (en) Reliable area joints for power semiconductors
DE102006033319A1 (en) Semiconductor chip semiconductor device with a semiconductor chip and method for producing the same
DE102006052018A1 (en) Solar cell and solar cell module with improved backside electrodes as well as process and fabrication
DE102019210821B4 (en) Semiconductor device and power conversion device
DE102009013085A1 (en) Method for arranging and connecting electronic component on substrate, involves producing electrical contact of electronic component following from front end of substrate on front-side metallization or openings
DE102013103140A1 (en) Integrated 3-D circuits and methods for their formation
WO2010136326A1 (en) Surface-mountable optoelectronic semiconductor chip and method for producing a surface-mountable optoelectronic semiconductor chip
DE102005046737A1 (en) Component with chip through contacts
DE10314172B4 (en) A method of operating an assembly of an electrical component on a substrate and method of making the assembly
DE102016107031A1 (en) Laminate package from chip to carrier and in cavity
WO2020074351A1 (en) Optoelectronic semiconductor component
DE102016103585B4 (en) Process for manufacturing a package with solderable electrical contact
DE102007031490B4 (en) Method for producing a semiconductor module
DE112012001078B4 (en) Carrier for an optoelectronic structure and optoelectronic semiconductor chip with such a carrier
DE102013112636B4 (en) Integrated circuit, semiconductor bare chip arrangement and method for producing an integrated circuit
WO2016087360A1 (en) Method for producing optoelectronic modules and arrangement having a module of this type
DE102006054311A1 (en) Semiconductor device and method for producing such
DE102007002807B4 (en) chip system
DE102010032813A1 (en) Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
DE10146854B4 (en) Electronic component with at least one semiconductor chip and method for producing an electronic component with at least one semiconductor chip
DE102013206368A1 (en) Semiconductor chip and method for its production

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20110806