Die
vorliegende Erfindung betrifft eine Schaltungsanordnung und ein
Verfahren zum Bereitstellen eines aufbereiteten Messsignals. Ein
Sensor gibt üblicherweise ein Messsignal ab, das zuerst
weiterzuverarbeiten ist, ehe mit Hilfe eines aufbereiteten Messsignals
eine Aktion ausgelöst oder eine Information gespeichert
werden kann. Umfasst beispielsweise der Sensor ein Hall-Element,
so stellt das Hall-Element eine Hall-Spannung bereit, die eine Offsetkomponente
aufweisen kann, deren Einfluss zu reduzieren ist.The
The present invention relates to a circuit arrangement and a
Method for providing a processed measurement signal. One
Sensor usually outputs a measurement signal first
is to be further processed, before using a processed measuring signal
an action is triggered or information is stored
can be. For example, does the sensor include a Hall element,
Thus, the Hall element provides a Hall voltage, which is an offset component
may have, whose influence is to be reduced.
Dokument DE 10 2006 059 421
A1 beschreibt ein Verfahren zur Verarbeitung von Offset-behafteten
Sensorsignalen. Dabei wird ein Sensor in aufeinander folgenden Phasen
unterschiedlich angesteuert. Der Sensor kann ein Hall-Sensor sein.document DE 10 2006 059 421 A1 describes a method for processing offset-related sensor signals. In this case, a sensor is controlled differently in successive phases. The sensor can be a Hall sensor.
In
Dokument US 2008/0094055
A1 ist ein getakteter Hall-Sensor angegeben. Dabei moduliert
ein Schaltkreis eine Hall-Offsetkomponente oder eine magnetische
Signalkomponente.In document US 2008/0094055 A1 a clocked Hall sensor is specified. In this case, a circuit modulates a Hall offset component or a magnetic signal component.
Aufgabe
der vorliegenden Erfindung ist es, eine Schaltungsanordnung und
ein Verfahren zum Bereitstellen eines aufbereiteten Messsignals
anzugeben, mit dem ein Einfluss einer Störgröße
in einem Messsignal verringert werden kann.task
It is the object of the present invention to provide a circuit arrangement and
a method for providing a conditioned measurement signal
specify with which an influence of a disturbance variable
can be reduced in a measurement signal.
Diese
Aufgabe wird mit dem Gegenstand des Patentanspruchs 1 und dem Verfahren
gemäß Patentanspruch 14 gelöst. Weiterbildungen
und Ausgestaltungen sind jeweils Gegenstand der abhängigen
Ansprüche.These
The object is with the subject of claim 1 and the method
solved according to claim 14. further developments
and embodiments are each subject of the dependent
Claims.
In
einer Ausführungsform umfasst eine Schaltungsanordnung
einen Signaleingang, eine Summierschaltung, eine Steuereinheit und
einen Digital/Analog-Wandler. Der Signaleingang ist zum Zuführen
eines Messsignals, das ein an den Signaleingang ankoppelbarer Sensor
bereitstellt, realisiert. Die Summierschaltung weist einen ersten,
einen zweiten Eingang und einen Ausgang auf. Der erste Eingang der
Summierschaltung ist mit dem Signaleingang gekoppelt. Eine Steuereinheit
umfasst einen Eingang sowie einen ersten und einen zweiten Ausgang.
Der Eingang ist mit dem Ausgang der Summierschaltung gekoppelt.
An dem ersten Ausgang ist ein aufbereitetes Messsignal abgreifbar.
Der Digital/Analog-Wandler ist eingangsseitig mit dem zweiten Ausgang
der Steuereinheit und ausgangsseitig mit dem zweiten Eingang der
Summierschaltung gekoppelt.In
An embodiment comprises a circuit arrangement
a signal input, a summing circuit, a control unit and
a digital / analog converter. The signal input is for feeding
a measurement signal, which can be coupled to the signal input sensor
provides, realizes. The summation circuit has a first,
a second input and an output. The first entrance of the
Summing circuit is coupled to the signal input. A control unit
includes an input and a first and a second output.
The input is coupled to the output of the summing circuit.
At the first output a processed measurement signal can be tapped.
The digital / analogue converter is on the input side with the second output
the control unit and the output side with the second input of the
Summing circuit coupled.
Mit
Vorteil kann die Steuereinheit ein Analogsignal mittels des Digital/Analog-Wandlers
der Summierschaltung zuleiten, so dass eine Störgröße
im Messsignal verringert werden kann.With
Advantage, the control unit an analog signal by means of the digital / analog converter
to the summing circuit, so that a disturbance
can be reduced in the measurement signal.
In
einer Ausführungsform gibt die Summierschaltung an ihrem
Ausgang ein Summensignal ab. Die Steuereinheit kann an ihrem zweiten
Ausgang ein Digitalsignal bereitstellen. Die Steuereinheit kann als
digitale Signalverarbeitungseinrichtung, abgekürzt DSP,
realisiert sein. Die Steuereinheit kann einen Mikrocontroller umfassen.In
In one embodiment, the summation circuit is at its
Output a sum signal. The control unit can be at its second
Output provide a digital signal. The control unit can as
digital signal processing device, abbreviated DSP,
be realized. The control unit may comprise a microcontroller.
In
einer Weiterbildung umfasst die Steuereinheit einen dritten Ausgang,
der mit dem Sensor koppelbar ist. Der dritte Ausgang ist zum Versetzen
des Sensors in einen ersten und in einen zweiten Betriebszustand
vorgesehen. Der erste Betriebszustand des Sensors unterscheidet
sich vom zweiten Betriebszustand des Sensors.In
In a further development, the control unit comprises a third output,
which can be coupled to the sensor. The third exit is for relocation
of the sensor in a first and in a second operating state
intended. The first operating state of the sensor differs
from the second operating state of the sensor.
In
einer Ausführungsform weist das Messsignal einen ersten
Wert im ersten Betriebszustand und einen zweiten Wert in einen zweiten
Betriebszustand auf. Der erste Wert kann vom zweiten Wert verschieden
sein. Beispielsweise kann der erste Wert eine Signalkomponente,
die von der mittels des Sensors zu bestimmenden Größe
abhängt, und eine Offsetkomponente aufweisen. Weiter kann
beispielsweise der zweite Wert ausschließlich die Offsetkomponente
aufweisen. Somit kann mittels der Steuereinheit die Offsetkomponente
bestimmt werden und über den Digital/Analog-Wandler ein
Analogsignal an den zweiten Eingang der Summierschaltung abgegeben
werden, mit dem die Offsetkomponente korrigiert werden kann. Die
Korrektur kann derart erfolgen, dass das Summensignal am Ausgang
der Summierschaltung im ersten und im zweiten Betriebszustand unabhängig
von einem Offset im Messsignal ist. Eine Drift der Offsetkomponente
kann von der Steuereinheit erfasst werden, so dass über
den Digital/Analog-Wandler ein verändertes Analogsignal
dem zweiten Eingang der Summierschaltung bereitgestellt wird.In
According to one embodiment, the measuring signal has a first one
Value in the first operating state and a second value in a second
Operating state on. The first value may be different from the second value
be. For example, the first value may be a signal component,
that of the size to be determined by means of the sensor
depends, and have an offset component. Next can
For example, the second value excluding the offset component
exhibit. Thus, by means of the control unit, the offset component
be determined and via the digital / analog converter
Analog signal delivered to the second input of the summing circuit
with which the offset component can be corrected. The
Correction can be made such that the sum signal at the output
the summing in the first and in the second operating state independently
from an offset in the measurement signal. A drift of the offset component
can be detected by the control unit, so over
the digital / analog converter, a modified analog signal
is provided to the second input of the summing circuit.
In
einer Ausführungsform umfasst die Schaltungsanordnung einen
Analog/Digital-Wandler. Der Analog/Digital-Wandler ist an einem
Eingang mit dem Ausgang der Summierschaltung verbunden. Der Analog/Digital-Wandler
ist an einem Ausgang an den Eingang der Steuereinheit angeschlossen.
Somit kann das am Ausgang der Summierschaltung bereitgestellte Summensignal
mittels des Analog/Digital-Wandlers digitalisiert werden und das
digitalisierte Summensignal der Steuereinheit zugeleitet werden. Durch
die Verringerung des Offseteinfluss auf das Summensignal ist es
nicht mehr erforderlich, einen großen Bereich für
zulässige Eingangsspannungen des Analog/Digital-Wandlers
zu spezifizieren. Der Aufwand für die Realisierung des
Analog/Digital-Wandlers kann somit gering gehalten werden.In
According to one embodiment, the circuit arrangement comprises a
Analog / digital converter. The analog / digital converter is connected to one
Input connected to the output of the summing circuit. The analog / digital converter
is connected at an output to the input of the control unit.
Thus, the sum signal provided at the output of the summing circuit
be digitized by means of the analog / digital converter and the
digitized sum signal to be fed to the control unit. By
it is the reduction of the offset influence on the sum signal
no longer required, a large area for
permissible input voltages of the analog / digital converter
to specify. The effort for the realization of the
Analog / digital converter can thus be kept low.
In
einer Ausführungsform kann die Steuereinheit das Digitalsignal
derart erzeugen, dass die Offsetkomponente des Messsignals kompensiert wird,
welche im ersten und im zweiten Betriebszustand vorhanden ist. In
einem Ausführungsbeispiel ist die Offsetkomponente näherungsweise
konstant und unabhängig von den Betriebszuständen
des Sensors, so dass das Digitalsignal näherungsweise konstant
ist. Das Digitalsignal kann sich jedoch im Fall einer Drift des
Offsetsignals ändern.In one embodiment, the control unit may generate the digital signal such that the offset component of the measurement signal compensates which is present in the first and in the second operating state. In one embodiment, the offset component is approximately constant and independent of the operating conditions of the sensor, such that the digital signal is approximately constant. However, the digital signal may change in case of drift of the offset signal.
In
einer Ausführungsform umfasst die Schaltungsanordnung einen
Komparator. Der Komparator ist an einem Eingang mit dem Ausgang
der Summierschaltung gekoppelt. An einem Ausgang ist der Komparator
an den Eingang der Steuereinheit angeschlossen. Der Komparator stellt
an seinem Ausgang das digitalisierte Summensignal bereit. Mit Vorteil kann
mittels eines Komparators eine aufwandsarme Bewertung des Summensignals
durchgeführt werden.In
According to one embodiment, the circuit arrangement comprises a
Comparator. The comparator is at an input to the output
coupled to the summing circuit. At one exit is the comparator
connected to the input of the control unit. The comparator presents
ready at its output the digitized sum signal. With advantage can
by means of a comparator a low-cost evaluation of the sum signal
be performed.
In
einer Ausführungsform stellt die Steuereinheit das Digitalsignal
derart bereit, dass das Messsignal im ersten und im zweiten Betriebszustand nachgebildet
wird. Die Steuereinheit erzeugt ein derartiges Digitalsignals, das
vom Digital/Analog-Wandler in ein Analogsignal umgewandelt wird,
dass das Summensignal null wird. Zur Bewertung des Summensignals
ist somit ein einfacher Komparator ausreichend. Ein Schwellwert
des Komparators kann beispielsweise den Wert null Volt oder null
Mikroampere aufweisen.In
In one embodiment, the control unit provides the digital signal
so ready that the measurement signal in the first and in the second operating state simulated
becomes. The control unit generates such a digital signal that
is converted by the digital / analog converter into an analog signal,
that the sum signal becomes zero. To evaluate the sum signal
Thus, a simple comparator is sufficient. A threshold
For example, the comparator may be zero volts or zero
Have microampere.
In
einer alternativen Ausführungsform umfasst die Schaltungsanordnung
einen weiteren Komparator. Der Komparator weist ei nen ersten Schwellwert
und der zweite Komparator einen weiteren Schwellwert auf. Der Schwellwert
und der weitere Schwellwert sind voneinander verschieden. Der Schwellwert
kann größer als der weitere Schwellwert sein.
Somit kann mittels des Komparators und des weiteren Komparators
bestimmt werden, ob das Summensignal einen Wert, der größer
als der Schwellwert des Komparators ist, oder einen Wert, der kleiner
als der weitere Schwellwert des weiteren Komparators ist, oder einen
Wert zwischen dem weiteren Schwellwert und dem Schwellwert aufweist. Der
Komparator und der weitere Komparator bilden somit eine Fensterkomparatoranordnung.
Mit Vorteil kann mittels der zwei Komparatoren festgestellt werden,
ob das Summensignal konstant ist oder zu größeren
oder zu kleineren Werten hin driftet. Der Schwellwert kann einen
positiven Wert und der weitere Schwellwert einen negativen Wert
aufweisen. Ein Betrag des Schwellwertes kann gleich einem Betrag
des weiteren Schwellwertes sein. Beispielsweise kann der Schwellwert
0,1 Volt und der weitere Schwellwert –0,1 Volt betragen.In
An alternative embodiment comprises the circuit arrangement
another comparator. The comparator has a first threshold
and the second comparator has another threshold. The threshold
and the further threshold are different from each other. The threshold
can be greater than the further threshold.
Thus, by means of the comparator and the further comparator
determine whether the sum signal has a value greater
as the threshold of the comparator, or a value that is smaller
as the further threshold of the further comparator is, or one
Value between the further threshold and the threshold. Of the
Comparator and the other comparator thus form a window comparator arrangement.
Advantageously, it can be determined by means of the two comparators
whether the sum signal is constant or larger
or drifting to smaller values. The threshold can be one
positive value and the further threshold a negative value
exhibit. An amount of the threshold may be equal to an amount
be the further threshold. For example, the threshold
0.1 volts and the further threshold value is -0.1 volts.
In
einer alternativen Ausführungsform ist anstelle des Komparators
ein Nullpunktdetektor vorgesehen. Der Nullpunktdetektor kann ein
Signal ausgangsseitig bereitstellen, welches angibt, ob das Summensignal
näherungsweise null beträgt oder von null abweicht.
In einer Ausführungsform stellt der Nullpunktdetektor ausgangsseitig
ein Signal bereit, das angibt, ob das Summensignal aus einem Bereich zwischen
einem ersten und einem zweiten Schwellwert ist oder ob das Summensignal
größer als der erste beziehungsweise kleiner als
der zweite Schwellwert ist. Der erste Schwellwert kann größer als
der zweite Schwellwert sein. Der erste Schwellwert kann einen positiven
Wert und der zweite Schwellwert einen negativen Wert aufweisen.
Ein Betrag des ersten Schwellwertes kann gleich einem Betrag des
zweiten Schwellwertes sein. Beispielsweise kann der erste Schwellwert
0,1 Volt und der zweite Schwellwert –0,1 Volt betragen.In
an alternative embodiment is in place of the comparator
provided a zero point detector. The zero point detector can be
Provide signal on the output side, which indicates whether the sum signal
is approximately zero or deviates from zero.
In one embodiment, the zero point detector provides output
provide a signal indicating whether the sum signal is from a range between
a first and a second threshold or whether the sum signal
greater than the first or less than
the second threshold is. The first threshold can be greater than
be the second threshold. The first threshold can be a positive one
Value and the second threshold value have a negative value.
An amount of the first threshold may be equal to an amount of
second threshold. For example, the first threshold
0.1 volts and the second threshold is -0.1 volts.
In
einer Ausführungsform umfasst die Schaltungsanordnung einen
Verstärker, der zwischen den Signaleingang und den ersten
Eingang der Summierschaltung geschaltet ist. Der Verstärker
konvertiert das Messsignal in ein verstärktes Messsignal.
Der Verstärker kann als Zerhacker-Verstärker,
englisch chopper amplifier, realisiert sein. Der Verstärker
ist auf geringes Rauschen ausgelegt. Der Verstärker kann
als analoge Verstärkerkette ausgebildet sein. Mit Vorteil
kann mittels des Verstärkers die Erzeugung des Messsignals
von der Verarbeitung des Messsignals entkoppelt werden.In
According to one embodiment, the circuit arrangement comprises a
Amplifier between the signal input and the first
Input of the summing circuit is connected. The amplifier
converts the measurement signal into an amplified measurement signal.
The amplifier can be used as a chopper amplifier,
English chopper amplifier, be realized. The amplifier
is designed for low noise. The amplifier can
be designed as an analog amplifier chain. With advantage
can by means of the amplifier, the generation of the measuring signal
be decoupled from the processing of the measurement signal.
In
einer Weiterbildung umfasst die Summierschaltung ein Filter. Das
Filter kann als Tiefpass implementiert sein. Das Filter kann als
Anti-Aliasing Filter realisiert sein.In
In a further development, the summation circuit comprises a filter. The
Filter can be implemented as a low-pass filter. The filter can as
Realized anti-aliasing filter.
In
einer Ausführungsform ist die Summierschaltung ausgebildet,
Stromsignale zu addieren. Der Digital/Analog-Wandler kann ausgangsseitig
das Analogsignal als Stromsignal bereitstellen. Der Verstärker
kann als Transkonduktanzverstärker, englisch Operational
Transconductance Amplifier, abgekürzt OTA, implementiert
sein.In
According to one embodiment, the summing circuit is designed
To add current signals. The digital / analog converter can output side
provide the analog signal as a current signal. The amplifier
can be used as a transconductance amplifier, English Operational
Transconductance Amplifier, abbreviated OTA, implemented
be.
In
einer alternativen Ausführungsform ist die Summierschaltung
ausgebildet, Spannungssignale zu addieren. Der Digital/Analog-Wandler
kann ausgebildet sein, ausgangsseitig das Analogsignal als Spannungssignal
bereitzustellen. Der Verstärker kann als Operationsverstärker,
englisch Operational Amplifier, abgekürzt OP, realisiert
sein.In
an alternative embodiment is the summing circuit
designed to add voltage signals. The digital / analog converter
can be formed on the output side, the analog signal as a voltage signal
provide. The amplifier can be used as an operational amplifier,
English Operational Amplifier, abbreviated to OP, realized
be.
In
einer Ausführungsform umfasst die Schaltungsanordnung den
Sensor. Der Sensor gibt das Messsignal ab. Der Sensor ist ausgangsseitig
mit dem Signaleingang verbunden.In
According to one embodiment, the circuit arrangement comprises
Sensor. The sensor outputs the measurement signal. The sensor is on the output side
connected to the signal input.
Der
Sensor kann ein lichtempfindliches Element, insbesondere eine Photodiode,
aufweisen. Die Offsetkomponente im Messsignal kann durch eine Hintergrundbeleuchtung
verursacht sein. Hingegen kann die vom lichtempfindlichen Element
zu messende Größe das Licht einer Leuchtquelle
sein, die in einem ersten Betriebszustand angeschaltet und in einem
zweiten Betriebszustand ausgeschaltet ist.The sensor may comprise a photosensitive element, in particular a photodiode. The offset component in the measurement signal can be caused by a backlight. On the other hand For example, the quantity to be measured by the photosensitive element may be the light of a luminous source which is switched on in a first operating state and switched off in a second operating state.
Der
Sensor kann ein Druck-, ein Beschleunigungs-, ein Rotations- oder
ein Kraftsensorelement umfassen.Of the
Sensor can be a pressure, an acceleration, a rotation or
comprise a force sensor element.
Alternativ
kann der Sensor einen Magnetfeldsensor aufweisen. Der Sensor kann
ein Hall-Element umfassen. Alternativ kann der Sensor mehrere Hall-Elemente
umfassen. Das Hall-Element kann vier Anschlüsse aufweisen.
In einer Weiterbildung kombiniert die Schaltungsanordnung somit
ein oder mehrere Hall-Elemente, einen Verstärker und eine
Steuereinheit.alternative
the sensor may have a magnetic field sensor. The sensor can
include a Hall element. Alternatively, the sensor can have several Hall elements
include. The Hall element can have four connections.
In a further development, the circuit arrangement thus combines
one or more Hall elements, an amplifier and a
Control unit.
In
einer Ausführungsform kann im Hall-Element periodisch die
Stromrichtung geändert werden. Im Englischen wird dies
als Current Spinning bezeichnet.In
In an embodiment, in the Hall element periodically
Current direction to be changed. In English, this is
referred to as current spinning.
In
einer Ausführungsform kann in einem ersten Betriebszustand
die Hall-Spannung zwischen einem ersten und einem zweiten Anschluss
des Hall-Elements abgegriffen werden und als Messsignal am Signaleingang
bereitgestellt werden. Im ersten Betriebszustand kann zwischen einem
dritten und einem vierten Anschluss eine Betriebsspannung an das
Hall-Element angelegt werden. Alternativ kann im ersten Betriebszustand über
den dritten Anschluss ein Versorgungsstrom dem Hall-Element zugeleitet
werden, der über den vierten Anschluss des Hall-Elements
abgeführt wird.In
an embodiment may in a first operating state
the Hall voltage between a first and a second terminal
of the Hall element are tapped and as a measurement signal at the signal input
to be provided. In the first operating state can be between a
third and a fourth terminal an operating voltage to the
Hall element to be created. Alternatively, in the first operating state via
supplying the third terminal with a supply current to the Hall element
be that over the fourth port of the reverb element
is dissipated.
Im
zweiten Betriebszustand kann zwischen dem dritten und dem vierten
Anschluss die Hall-Spannung abgegriffen werden und als Messsignal
am Signaleingang bereitgestellt werden. Dabei kann im zweiten Betriebszustand
zwischen dem ersten und dem zweiten Anschluss die Betriebsspannung
angelegt werden. Alternativ kann im zweiten Betriebszustand über
den ersten Anschluss der Versorgungsstrom zugeleitet werden, der über
den vierten Anschluss abgeleitet wird.in the
second operating state can between the third and the fourth
Connection the Hall voltage can be tapped and used as a measurement signal
be provided at the signal input. It can in the second operating state
between the first and the second terminal, the operating voltage
be created. Alternatively, in the second operating state via
the first terminal to be supplied with the supply current via
the fourth connection is derived.
In
einer alternativen Ausführungsform wird zwischen dem dritten
und dem vierten Anschluss des Hall-Elements eine Betriebsspannung
angelegt. Alternativ kann über den dritten Anschluss ein
Versorgungsstrom zum Betrieb des Hall-Elements zugeführt
werden, der über den vierten Anschluss abgeleitet wird.
Die Betriebsspannung beziehungsweise der Versorgungsstrom sind konstant
und ändern sich nicht in Abhängigkeit vom ersten
und zweiten Betriebszustand. Eine Hall-Spannung wird zwischen dem
ersten und dem zweiten Anschluss des Hall-Elements abgegriffen.
Der Sensor gibt als Messsignal im ersten Betriebszustand die Hall-Spannung
und im zweiten Betriebszustand eine invertierte Hall-Spannung ab.
Die invertierte Hall-Spannung wird durch Umpolen der Verbindungen
zwischen dem ersten und dem zweiten Anschluss einerseits und dem
Signaleingang andererseits erzeugt. Durch das Umpolen kann sich
die Polarität des Messsignals bei einem Wechsel vom ersten
zum zweiten Betriebszustand beziehungsweise vom zweiten zum ersten
Betriebszustand ändern.In
an alternative embodiment is between the third
and the fourth terminal of the Hall element, an operating voltage
created. Alternatively, via the third port a
Supply current supplied to operate the Hall element
which is derived via the fourth connection.
The operating voltage or the supply current are constant
and do not change depending on the first one
and second operating state. A Hall voltage is between the
tapped first and the second terminal of the Hall element.
The sensor outputs the Hall voltage as a measuring signal in the first operating state
and in the second operating state, an inverted Hall voltage.
The inverted Hall voltage is achieved by reversing the connections
between the first and the second connection on the one hand and the
On the other hand, signal input is generated. By the Umpolen can itself
the polarity of the measuring signal when changing from the first one
to the second operating state or from the second to the first
Change operating state.
In
einer Ausführungsform umfasst die Schaltungsanordnung einen
weiteren Signaleingang. Der Verstärker kann einen weiteren
Eingang aufweisen. Die Hall-Spannung und damit das Messsignal liegen im
Allgemeinen als differentielles Signal vor. Der Verstärker
kann das differentielle Signal, das zwischen seinem Eingang und
seinem weiteren Eingang anliegt, in ein verstärktes Messsignal
konvertieren. Das verstärkte Messsignal kann ein auf ein
Bezugspotential bezogenes Spannungssignal sein.In
According to one embodiment, the circuit arrangement comprises a
further signal input. The amplifier can be another
Entrance have. The Hall voltage and thus the measurement signal are in
Generally as a differential signal. The amplifier
can be the differential signal between its input and
its further input is applied, in an amplified measurement signal
convert. The amplified measuring signal can be switched on
Be reference potential related voltage signal.
Die
Schaltungsanordnung kann für einen Joystick, eine Winkeldetektion
oder für eine Detektion einer Position auf einem linearen
Maßstab, englisch Linear Encoder, verwendet werden. Mit
der Schaltungsanordnung kann die Position eines Magneten bestimmt
werden.The
Circuitry can be for a joystick, an angle detection
or for a detection of a position on a linear
Scale, English Linear Encoder, can be used. With
the circuit arrangement can determine the position of a magnet
become.
In
einer Ausführungsform umfasst ein Verfahren zum Bereitstellen
eines aufbereiteten Messsignals ein Zuführen eines Messsignals.
Ein Analogsignal und das Messsignal oder alternativ ein vom Messsignal
abgeleitetes Signal werden zu einem Summensignal summiert und das
Summensignal abgegeben. Das aufbereitete Messsignal und ein Digitalsignal
werden in Abhängigkeit des Summensignals bereitgestellt.
Das Digitalsignal wird in das Analogsignal gewandelt.In
An embodiment comprises a method for providing
a conditioned measuring signal, supplying a measuring signal.
An analog signal and the measurement signal or alternatively one from the measurement signal
derived signal are summed to a sum signal and the
Sum signal delivered. The prepared measurement signal and a digital signal
are provided in response to the sum signal.
The digital signal is converted to the analog signal.
In
einer Ausführungsform sind mehrere Sensoren mit der Summierschaltung
verbunden. Mehrere Sensoren arbeiten auf den Summierknoten.In
In one embodiment, multiple sensors are included with the summing circuit
connected. Several sensors work on the summing node.
In
einer Ausführungsform wird das Messsignal verstärkt
und als vom Messsignal abgeleitetes Signal ein verstärktes
Messsignal eingesetzt.In
In one embodiment, the measurement signal is amplified
and an amplified signal derived from the measurement signal
Measuring signal used.
In
einer Ausführungsform kombiniert das Verfahren eine Offsetkompensation
mit einer Analog/Digitalwandlung. Aufgrund der Kombination der Offsetverringerung
und der Analog/Digitalwandlung kann die Schaltungsanordnung auf
einer kleinen Fläche auf einem Halbleiterkörper
realisiert werden.In
In one embodiment, the method combines offset compensation
with an analog / digital conversion. Due to the combination of offset reduction
and the analog / digital conversion, the circuit arrangement on
a small area on a semiconductor body
will be realized.
Die
Erfindung wird nachfolgend an mehreren Ausführungsbeispielen
anhand der Figuren näher erläutert. Funktions-
beziehungsweise wirkungsgleiche Bauelemente und Schaltungselemente
tragen gleiche Bezugszeichen. Insoweit sich Schaltungsteile oder
Bauelemente in ihrer Funktion entsprechen, wird deren Beschreibung
nicht in jeder der folgenden Figuren wiederholt.The invention will be explained in more detail below with reference to several embodiments with reference to FIGS. Functionally or functionally identical components and circuit elements bear the same reference numerals. Insofar as circuit parts or components correspond in their function, the description thereof is not repeated in each of the following figures.
Es
zeigen:It
demonstrate:
1A bis 1C beispielhafte
Ausführungsformen einer Schaltungsanordnung nach dem vorgeschlagenen
Prinzip, 1A to 1C exemplary embodiments of a circuit arrangement according to the proposed principle,
2A bis 2D beispielhafte
Signalverläufe in einer Schaltungsanordnung nach dem vorgeschlagenen
Prinzip, 2A to 2D exemplary signal curves in a circuit arrangement according to the proposed principle,
3 eine
beispielhafte Ausführungsform eines Sensors nach dem vorgeschlagenen
Prinzip und 3 an exemplary embodiment of a sensor according to the proposed principle and
4A bis 4C beispielhafte
Ausführungsformen einer Summierschaltung. 4A to 4C exemplary embodiments of a summing circuit.
1A zeigt
eine beispielhafte Schaltungsanordnung nach dem vorgeschlagenen
Prinzip. Die Schaltungsanordnung 10 umfasst einen Signaleingang 11,
eine Summierschaltung 12, eine Steuereinheit 16,
und einen Digital/Analog-Wandler 20, abgekürzt
DAC. Die Summierschaltung 12 umfasst einen ersten und einen
zweiten Eingang 13, 14 sowie einen Ausgang 15.
Der Signaleingang 11 ist mit dem ersten Eingang 13 der
Summierschaltung 12 gekoppelt. Der Ausgang 15 der
Summierschaltung 12 ist mit einem Eingang 17 der
Steuereinheit 16 gekoppelt. Die Steuereinheit weist einen
ersten und einen zweiten Ausgang 18, 19 auf. Der
zweite Ausgang 19 der Steuereinheit 16 ist am
Eingang 21 des Digital/Analog-Wandlers 20 angeschlossen.
Ein Ausgang 22 des Digital/Analog-Wandlers 20 ist
mit dem zweiten Eingang 14 der Summierschaltung 12 verbunden. Ein
weiterer Ausgang 22' des Digital/Analog-Wandlers 20 ist
mit einem weiteren zweiten Eingang 14' der Summierschaltung 12 verbunden.
Darüber hinaus umfasst die Schaltungsanordnung 10 einen
Analog/Digital-Wandler 23, abgekürzt ADC. Der
Ausgang 15 der Summierschaltung 12 ist mit einem
Eingang 24 des Analog/Digital-Wandlers 23 verbunden.
Ein Ausgang 25 des Analog/Digital-Wandlers 23 ist
an den Eingang 17 der Steuereinheit 16 angeschlossen. 1A shows an exemplary circuit arrangement according to the proposed principle. The circuit arrangement 10 includes a signal input 11 , a summing circuit 12 , a control unit 16 , and a digital / analog converter 20 , abbreviated DAC. The summation circuit 12 includes a first and a second entrance 13 . 14 as well as an exit 15 , The signal input 11 is with the first entrance 13 the summing circuit 12 coupled. The exit 15 the summing circuit 12 is with an entrance 17 the control unit 16 coupled. The control unit has a first and a second output 18 . 19 on. The second exit 19 the control unit 16 is at the entrance 21 of the digital / analog converter 20 connected. An exit 22 of the digital / analog converter 20 is with the second entrance 14 the summing circuit 12 connected. Another exit 22 ' of the digital / analog converter 20 is with another second entrance 14 ' the summing circuit 12 connected. In addition, the circuitry includes 10 an analog / digital converter 23 , abbreviated ADC. The exit 15 the summing circuit 12 is with an entrance 24 of the analog / digital converter 23 connected. An exit 25 of the analog / digital converter 23 is at the entrance 17 the control unit 16 connected.
Weiter
umfasst die Schaltungsanordnung 10 einen Verstärker 26.
Der Signaleingang 11 ist mit einem Eingang 27 des
Verstärkers 26 verbunden. Ein Ausgang 28 des
Verstärkers 26 ist mit dem ersten Eingang 13 der
Summierschaltung 12 verbunden. Ein weiterer Ausgang 28' des
Verstärkers 26 ist an einen weiteren ersten Eingang 13' der
Summierschaltung 12 angeschlossen. Der weitere erste Eingang 13' und
der weitere zweite Eingang 14' der Summierschaltung 12 sind
mit einem Bezugspotentialanschluss 32 verbunden. Der erste
und der zweite Eingang 13, 14 der Summierschaltung 12 sind
an einen Knoten 33 der Summierschaltung 12 angeschlossen. Der
Knoten 33 ist ebenfalls an den Ausgang 15 der Summierschaltung 12 angeschlossen.
Der Knoten 33 ist über ein Filter 29 mit
dem Be zugspotentialanschluss 32 verbunden. Das Filter 29 umfasst
einen Kondensator 31 und einen Widerstand 30.
Der Kondensator 31 und der Widerstand 30 sind
parallel zueinander geschaltet. Somit sind der Kondensator 31 und
der Widerstand 30 jeweils zwischen den Knoten 33 und
den Bezugspotentialanschluss 32 geschaltet.Furthermore, the circuit arrangement comprises 10 an amplifier 26 , The signal input 11 is with an entrance 27 of the amplifier 26 connected. An exit 28 of the amplifier 26 is with the first entrance 13 the summing circuit 12 connected. Another exit 28 ' of the amplifier 26 is at another first entrance 13 ' the summing circuit 12 connected. The further first entrance 13 ' and the second input 14 ' the summing circuit 12 are with a reference potential connection 32 connected. The first and the second entrance 13 . 14 the summing circuit 12 are at a node 33 the summing circuit 12 connected. The knot 33 is also at the exit 15 the summing circuit 12 connected. The knot 33 is over a filter 29 with the reference potential connection 32 connected. The filter 29 includes a capacitor 31 and a resistance 30 , The capacitor 31 and the resistance 30 are connected in parallel. Thus, the capacitor 31 and the resistance 30 each between the nodes 33 and the reference potential terminal 32 connected.
Ein
Sensor 40 ist ausgangsseitig an den Signaleingang 11 angeschlossen.
Der Sensor 40 umfasst ein Hall-Element 41. Das
Hall-Element 41 ist ausgangsseitig mit dem Signaleingang 11 verbunden.
Weiter umfasst der Sensor 40 einen Modulator 42 und
eine Hall-Versorgungsquelle 43. Die Hall-Versorgungsquelle 43 ist über
den Modulator 42 mit dem Hall-Element 41 verbunden.
Die Hall-Versorgungsquelle 43 ist als Stromquelle ausgebildet.
Ein Anschluss der Hall-Versorgungsquelle 43 ist an den
Bezugspotentialanschluss 32 angeschlossen. Ein weiterer
Anschluss der Hall-Versorgungsquelle 43 ist über
den Modulator 42 mit dem Hall-Element 41 verbunden.
Ein Steuerausgang 44 der Steuereinheit 16 ist
mit einem Steuereingang des Modulators 42 verbunden. Die
Steuereinheit 16 umfasst einen Speicher 37.A sensor 40 is the output side to the signal input 11 connected. The sensor 40 includes a Hall element 41 , The Hall element 41 is the output side with the signal input 11 connected. Next includes the sensor 40 a modulator 42 and a Hall supply source 43 , The Hall supply source 43 is over the modulator 42 with the Hall element 41 connected. The Hall supply source 43 is designed as a power source. One connection of the Hall supply source 43 is connected to the reference potential connection 32 connected. Another connection to the Hall supply source 43 is over the modulator 42 with the Hall element 41 connected. A control output 44 the control unit 16 is with a control input of the modulator 42 connected. The control unit 16 includes a memory 37 ,
Der
Sensor 40 stellt ausgangsseitig ein Messsignal VH bereit.
Das Messsignal VH wird dem Signaleingang 11 zugeleitet.
Der Verstärker 26 wandelt das Messsignal VH in
ein verstärktes Messsignal SH. Der Verstärker 26 ist
als Transkonduktanzverstärker ausgebildet. Während
das Messsignal VH als Spannungssignal vorliegt, liegt das verstärkte
Messsignal SH als Stromsignal vor. Das verstärkte Messsignal
SH wird über den ersten Eingang 13 der Summierschaltung 12 zugeführt.
Am Ausgang der Summierschaltung 12 liegt ein Summensignal
VS bereit. Das Summensignal VS wird dem Eingang 24 des Analog/Digital-Wandlers 23 zugeleitet.
Der Analog/Digital-Wandler 23 generiert aus dem Summensignal
VS ein digitalisiertes Summensignal DS. Das digitalisierte Summensignal
DS wird vom Analog/Digital-Wandler 23 dem Eingang 17 der
Steuereinheit 16 zugeführt. Die Steuereinheit 16 erzeugt
aus dem digitalisierten Summensignal DS ein aufbereitetes Messsignal
AM, das am ersten Ausgang 18 bereitgestellt wird. Weiter
stellt die Steuereinheit 16 am zweiten Ausgang 19 ein
Digitalsignal SD bereit. Das Digitalsignal SD wird dem Eingang 21 des
Digital/Analog-Wandlers 20 zugeführt. Der Digital/Analog-Wandler 20 generiert
aus dem Digitalsignal SD ein Analogsignal SAN. Das Analogsignal
SAN wird dem zweiten Eingang 14 der Summierschaltung 12 zugeleitet.
Die Summierschaltung 12 bildet am Knoten 33 eine
Summe aus dem verstärkten Messsignal SH und dem Analogsignal
SAN. Die Summe der beiden Ströme nämlich aus dem
verstärkten Messsignal SH und dem Analogsignal SAN fließt über
das Filter 29 zum Bezugspotentialanschluss 32 und
erzeugt dabei das Summensignal VS. Das Summensignal VS ist der Spannungsabfall,
der von den Strömen SH und SAN am Filter 29 erzeugt
wird.The sensor 40 provides a measurement signal VH on the output side. The measuring signal VH becomes the signal input 11 fed. The amplifier 26 converts the measurement signal VH into an amplified measurement signal SH. The amplifier 26 is designed as a transconductance amplifier. While the measurement signal VH is present as a voltage signal, the amplified measurement signal SH is present as a current signal. The amplified measurement signal SH is via the first input 13 the summing circuit 12 fed. At the output of the summing circuit 12 is a sum signal VS ready. The sum signal VS becomes the input 24 of the analog / digital converter 23 fed. The analog / digital converter 23 generates from the sum signal VS a digitized sum signal DS. The digitized sum signal DS is from the analog / digital converter 23 the entrance 17 the control unit 16 fed. The control unit 16 generates from the digitized sum signal DS a processed measurement signal AM, which at the first output 18 provided. Next represents the control unit 16 at the second exit 19 a digital signal SD ready. The digital signal SD becomes the input 21 of the digital / analog converter 20 fed. The digital / analog converter 20 generates from the digital signal SD an analog signal SAN. The analog signal SAN becomes the second input 14 the summing circuit 12 fed. The summation circuit 12 forms at the node 33 a sum of the amplified measurement signal SH and the analog signal SAN. Namely, the sum of the two currents from the amplified measurement signal SH and the analog signal SAN flows through the filter 29 to the reference potential connection 32 and thereby generates the sum signal VS. The sum signal VS is the voltage drop of the currents SH and SAN at the filter 29 is produced.
Die
Steuereinheit 16 stellt am Steuerausgang 44 ein
Taktsignal CL bereit, das dem Steuereingang des Modulators 42 zugeleitet
wird. Die Steuereinheit 16 bildet mit Hilfe des digitalisierten
Summensignals DS jeweils aktuelle Werte des aufbereiteten Messsignals
AM sowie aktuelle Werte des Digitalsignals SD, welches dem Digital/Analog-Wandler 20 zugeleitet
wird. Der Sensor 40 wird so entsprechend dem Taktsignal
CL in einer ersten Taktphase A in einen ersten Betriebszustand AA
und in einer zweiten Taktphase B in einem zweiten Betriebszustand
BB eingestellt. Die erste und die zweite Taktphase A, B wechseln
sich periodisch ab. Das Digitalsignal SD ist näherungsweise
konstant. Das Digitalsignal SD ändert sich nicht notwendigerweise
mit dem Wechsel von der ersten zur zweiten Taktphase oder von der zweiten
zur ersten Taktphase. Das Digitalsignal SD ist unabhängig
davon, ob sich der Sensor 40 im ersten oder im zweiten
Betriebszustand AA, BB befindet. Das Digitalsignal SD ändert
sich, wenn die Steuereinheit 16 mit Hilfe des Speichers 34 und
des digitalisierten Summensignals DS einen neuen Wert für
die Offsetkomponente des verstärkten Messsignals SH berechnet.
Die Hall-Versorgungsquelle 43 ist als Stromquelle realisiert
und gibt einen Strom I ab.The control unit 16 puts at the control output 44 a clock signal CL ready to the control input of the modulator 42 is forwarded. The control unit 16 forms with the help of the digitized sum signal DS respectively current values of the processed measurement signal AM and current values of the digital signal SD, which the digital / analog converter 20 is forwarded. The sensor 40 is set according to the clock signal CL in a first clock phase A in a first operating state AA and in a second clock phase B in a second operating state BB. The first and the second clock phase A, B alternate periodically. The digital signal SD is approximately constant. The digital signal SD does not necessarily change with the change from the first to the second clock phase or from the second to the first clock phase. The digital signal SD is independent of whether the sensor 40 in the first or in the second operating state AA, BB is located. The digital signal SD changes when the control unit 16 with the help of the memory 34 and the digitized sum signal DS calculates a new value for the offset component of the amplified measurement signal SH. The Hall supply source 43 is realized as a current source and outputs a current I.
Das
Magnetfeld wird mittels des Sensors 40 unter Verwendung
einer Zweiphasenstromumkehrtechnik, englisch Two Phase Current Spinning
Technique, detektiert. Das Messsignal VH ergibt sich somit gemäß folgender
Gleichung: VH = VOffset ± VSignal,wobei
VOffset die Offsetkomponente der Hall-Spannung VHall und VSignal
des Signalkomponente der Hall-Spannung VHall sind. Das Pluszeichen
gilt in der ersten Taktphase A und das Minuszeichen in der zweiten
Taktphase B. Der Verstärker 26 ist als Operational
Transconductance Amplifier realisiert. Mittels des Verstärkers 26 wird
eine Spannungs-/Stromwandlung durchgeführt. Der Verstärker 26 ist
für geringes Rauschen ausgelegt. Das verstärkte
Messsignal SH ergibt sich somit gemäß folgender
Gleichung: SH = gm·VH,wobei gm
die Steilheit des Verstärkers 26 ist. Der Offset
der analogen Kette wird mittels des Digital/Analog-Wandlers 20 kompensiert.
Die Kompensation erfolgt auf der Stromebene. Der durch das Filter 29 fließende
Strom ergibt sich somit aus der Addition des verstärkten
Messsignals SH und des Analogsignals SAN. Da das Analogsignal SAN
negative Werte annimmt, ist der Betrag des durch das Filter 29 fließenden
Stromes kleiner als der Betrag des verstärkten Messsignals
SH. Das Summensignal VS ergibt sich gemäß folgender
Gleichung: VS = Z·(SH + SAN)beziehungsweise VS = Z·(SH – |SAN|),wobei
Z die Impedanz des Filters 12 ist. Im eingeschwungenen
Zustand ergibt sich das Summensignal VS gemäß folgender
Gleichung: VS = R·(SH + SAN)beziehungsweise VS = R·(SH – |SAN|),wobei
R der Widerstandswert des Widerstand 30 ist.The magnetic field is detected by the sensor 40 using a two-phase current reversal technique, English Two Phase Current Spinning Technique detected. The measurement signal VH thus results according to the following equation: VH = VOffset ± VSignal, where VOffset is the offset component of the Hall voltage VHall and VSignal of the signal component of the Hall voltage VHall. The plus sign applies in the first clock phase A and the minus sign in the second clock phase B. The amplifier 26 is realized as Operational Transconductance Amplifier. By means of the amplifier 26 a voltage / current conversion is performed. The amplifier 26 is designed for low noise. The amplified measurement signal SH thus results according to the following equation: SH = gm * VH, where gm is the steepness of the amplifier 26 is. The offset of the analogue chain is made by means of the digital / analogue converter 20 compensated. The compensation takes place at the current level. The through the filter 29 flowing current thus results from the addition of the amplified measurement signal SH and the analog signal SAN. Since the analog signal SAN takes negative values, the amount of the filter is through 29 flowing current smaller than the magnitude of the amplified measurement signal SH. The sum signal VS results according to the following equation: VS = Z · (SH + SAN) respectively VS = Z · (SH - | SAN |), where Z is the impedance of the filter 12 is. In the steady state, the sum signal VS results according to the following equation: VS = R · (SH + SAN) respectively VS = R · (SH - | SAN |), where R is the resistance of the resistor 30 is.
Der
Analog/Digital-Wandler 23 führt die Analog/Digital-Wandlung
des Summensignals VS durch. Die Steuereinheit 16 führt
eine digitale Signalverarbeitung durch, um die Signalkomponente
VSignal und die Offsetkomponente VOffset der Hall-Spannung VHall
aus dem Wert des digitalen Signals DS in der ersten Betriebsphase
AA und in der zweiten Betriebsphase BB zu bestimmen. Dabei berechnet
die Steuereinheit 16 die Bewegung des Magneten und kompensiert
den Offset.The analog / digital converter 23 performs the analog / digital conversion of the sum signal VS. The control unit 16 performs digital signal processing to determine the signal component VSignal and the offset component VOffset of the Hall voltage VHall from the value of the digital signal DS in the first operating phase AA and in the second operating phase BB. The control unit calculates 16 the movement of the magnet and compensates for the offset.
Mit
Vorteil kann mittels des Digital/Analog-Wandlers 20 ein
Analogsignal SAN bereitgestellt werden, mit dem bereits im analogen
Teil der Schaltungsanordnung 10 die Offsetkomponente, welche sich
im verstärkten Messsignal SH befindet, korrigiert werden
kann. Somit ist ein möglicher Spannungsbereich des Summensignals
VS kleiner verglichen mit einem Fall ohne Offsetkompensation. Der
Analog/Digital-Wandler 23 kann somit für einen
kleineren Spannungsbereich für eine Spannung am Eingang 24,
nämlich die Summenspannung VS, spezifiziert werden. Dadurch
sinkt mit Vorteil der Aufwand für die Realisierung der
Schaltungsanordnung 10 verglichen mit einer Anordnung ohne
Offsetkompensation.Advantageously, by means of the digital / analog converter 20 an analog signal SAN be provided, with which already in the analog part of the circuitry 10 the offset component, which is in the amplified measurement signal SH, can be corrected. Thus, a possible voltage range of the sum signal VS is smaller compared with a case without offset compensation. The analog / digital converter 23 thus allows for a smaller voltage range for a voltage at the input 24 , namely, the sum voltage VS, are specified. As a result, the effort for the realization of the circuit arrangement decreases with advantage 10 compared with an arrangement without offset compensation.
Die
Anordnung, umfassend die Summierschaltung 12, den Analog/Digital-Wandler 23,
die Steuereinheit 16 und den Digital/Analog-Wandler 20, bildet
einen Regelkreis.The arrangement comprising the summing circuit 12 , the analog / digital converter 23 , the control unit 16 and the digital / analog converter 20 , forms a control loop.
Mit
der Schaltungsanordnung 10 kann auch ein großes
Offset des Sensors 40 von dem Nutzsignal getrennt werden.
Der Digital/Analog-Wandler 20 dient der Offsetkompensation.
Vom verstärkten Messsignal SH wird die Offsetkomponente
abgezogen. Die Summenspannung VS ist ein offsetfreies Signal. Ein
dynamischer Eingangsbereich des Analog/Digital-Wandlers 23 kann
mit Vorteil effizient eingesetzt werden. Das digitalisierte Summensignal
DS wird von der Steuereinheit 16 verwendet, um die Magnetposition
und die Offsetkomponente im verstärkten Messsignal SH zu
bestimmen. Das Digitalsignal SD, welches einen digitalen Kompensationscode darstellt,
wird von der Offsetkomponente des verstärkten Messsignals
SH berechnet und zum Digital/Analog-Wandler 20 zurückgekoppelt.With the circuit arrangement 10 can also have a large offset of the sensor 40 be separated from the useful signal. The digital / analog converter 20 is used for offset compensation. The amplified measurement signal SH subtracts the offset component. The sum voltage VS is an offset-free signal. A dynamic entrance area of the Ana log / digital converter 23 can be used efficiently with advantage. The digitized sum signal DS is from the control unit 16 used to determine the magnetic position and the offset component in the amplified measurement signal SH. The digital signal SD, which represents a digital compensation code, is calculated by the offset component of the amplified measurement signal SH and the digital / analog converter 20 fed back.
In
einer alternativen, nicht gezeigten Ausführungsform kann
zwischen der Summierschaltung 12 und dem Analog/Digital-Wandler 23 ein
Abtast- und Halteglied vorgesehen sein.In an alternative embodiment, not shown, between the summation circuit 12 and the analog-to-digital converter 23 a sample and hold member may be provided.
1B zeigt
eine weitere beispielhafte Ausführungsform einer Schaltungsanordnung
nach dem vorgeschlagenen Prinzip. Die Schaltungsanordnung 10' umfasst
den Signaleingang 11, die Summierschaltung 12,
die Steuereinheit 16 und den Digital/ Analog-Wandler 20.
Weiter umfasst die Schaltungsanordnung 10' einen Komparator 34,
welcher zwischen die Summierschaltung 12 und die Steuereinheit 16 geschaltet
ist. Der Ausgang 15 der Summierschaltung 12 ist
mit einem Eingang 35 des Komparators 34 verbunden.
Ein Ausgang 36 des Komparators 34 ist an den Eingang 17 der
Steuereinheit 16 angeschlossen. 1B shows a further exemplary embodiment of a circuit arrangement according to the proposed principle. The circuit arrangement 10 ' includes the signal input 11 , the summation circuit 12 , the control unit 16 and the digital / analog converter 20 , Furthermore, the circuit arrangement comprises 10 ' a comparator 34 which is between the summation circuit 12 and the control unit 16 is switched. The exit 15 the summing circuit 12 is with an entrance 35 of the comparator 34 connected. An exit 36 of the comparator 34 is at the entrance 17 the control unit 16 connected.
Der
Verstärker 26 ist als Operationsverstärker
ausgebildet. Der Verstärker 26 gibt an seinem Ausgang 28 das
verstärkte Messsignal SH als Spannungssignal ab. Ebenfalls
gibt der Digital/Analog-Wandler 20 das Analogsignal SAN
am Ausgang 22 als Spannungssignal ab. Die Summierschaltung 12 ist
dazu ausgelegt, das verstärkte Messsignal SH und das Analogsignal
SAN zu addieren. Dabei erhält einer der beiden Summanden
ein negatives Vorzeichen. Das am Ausgang 15 der Summierschaltung 12 abgreifbare
Summensignal VS gibt sich somit aus folgender Gleichung: VS = SH – SAN,wobei SH das verstärkte
Messsignal und SAN das Analogsignal sind. Das verstärkte
Messsignal SH, das Analogsignal SAN und das Summensignal VS sind
Spannungssignale, die auf ein am Bezugspotentialanschluss 32 anliegendes
Bezugspotential bezogen sind. Der Komparator 34 vergleicht
das Summensignal VS mit einem Komparatorschwellwert. Der Komparatorschwellwert
ist auf 0 Volt eingestellt. Ist der Wert des verstärkten
Messsignals SH größer als das Analogsignal SAN,
so gibt der Komparator 34 als digitalisiertes Summensignal
DS den Wert 1 ab. Ist hingegen der Wert des verstärkten
Messsignals SH kleiner oder gleich dem Wert des Analogsignals SAN,
so gibt der Komparator 34 den Wert –1 oder alternativ
den Wert O als digitalisiertes Summensignal DS ab.The amplifier 26 is designed as an operational amplifier. The amplifier 26 gives at his exit 28 the amplified measurement signal SH as a voltage signal. Also gives the digital / analog converter 20 the analog signal SAN at the output 22 as voltage signal. The summation circuit 12 is designed to add the amplified measurement signal SH and the analog signal SAN. One of the two summands receives a negative sign. That at the exit 15 the summing circuit 12 can be tapped sum signal VS thus follows from the equation: VS = SH - SAN, where SH is the amplified measurement signal and SAN is the analog signal. The amplified measurement signal SH, the analog signal SAN and the sum signal VS are voltage signals which are at one at the reference potential terminal 32 applied reference potential. The comparator 34 compares the sum signal VS with a comparator threshold. The comparator threshold is set to 0 volts. If the value of the amplified measurement signal SH is greater than the analog signal SAN, then the comparator is 34 as digitized sum signal DS from the value 1. If, on the other hand, the value of the amplified measurement signal SH is less than or equal to the value of the analog signal SAN, then the comparator outputs 34 the value -1 or alternatively the value O as digitized sum signal DS.
Der
Sensor 40' umfasst das Hall-Element 41, den Modulator 42,
die Hall-Versorgungsquelle 43 und einen weiteren Modulator 45.
Der weitere Modulator 45 ist zwischen das Hall-Element 41 und
den Signaleingang 11 geschaltet. Das Hall-Element 41 stellt eine
Hall-Spannung VHall zwischen zwei Anschlüssen des Hall-Elements 41 bereit.
Die Hall-Spannung teilt sich gemäß folgender Gleichung
auf die Signalkomponenten VSignal und die Offsetkomponente VOffset
auf: VHall = VSignal + VOffset The sensor 40 ' includes the Hall element 41 , the modulator 42 , the Hall supply source 43 and another modulator 45 , The further modulator 45 is between the Hall element 41 and the signal input 11 connected. The Hall element 41 represents a Hall voltage VHall between two terminals of the Hall element 41 ready. The Hall voltage is divided according to the following equation to the signal components VSignal and the offset component VOffset: VHall = VSignal + VOffset
Somit
ist das Messsignal VH keine auf das Bezugspotential bezogene Spannung.
Der weitere Modulator 45 weist zwei Eingänge und
zwei Ausgänge auf. Die Schaltungsanordnung 10' umfasst
einen weiteren Signaleingang 11'. Die Messspannung VH liegt
zwischen dem Signaleingang 11 und dem weiteren Signaleingang 11' an.
Der weitere Modulator 45 stellt somit in Abhängigkeit
der zwischen zwei Anschlüssen des Hall-Elements 41 abgreifbaren Hall-Spannung
VHall das Messsignal VH ausgangsseitig bereit. Der Signaleingang 11 ist
mit dem Eingang 27 des Verstärkers 26 verbunden.
Der weitere Signaleingang 11' ist hingegen mit einem weiteren Eingang 27' des
Verstärkers 26 verbunden. Der Eingang 27 ist
als nicht-invertierender Eingang und der weitere Eingang 27' als
invertierender Eingang des Verstärkers 26 ausgebildet.
Der Verstärker 26 gibt das verstärkte
Messsignal SH als Spannung ab, die auf den Bezugspotentialanschluss 32 bezogen
ist.Thus, the measurement signal VH is not related to the reference potential voltage. The further modulator 45 has two inputs and two outputs. The circuit arrangement 10 ' includes another signal input 11 ' , The measuring voltage VH lies between the signal input 11 and the further signal input 11 ' at. The further modulator 45 thus represents depending on the between two terminals of the Hall element 41 tapped Hall voltage VHall the measurement signal VH output side ready. The signal input 11 is with the entrance 27 of the amplifier 26 connected. The further signal input 11 ' is, however, with another entrance 27 ' of the amplifier 26 connected. The entrance 27 is as non-inverting input and the further input 27 ' as the inverting input of the amplifier 26 educated. The amplifier 26 outputs the amplified measurement signal SH as voltage, which is applied to the reference potential terminal 32 is related.
Die
Steuereinheit 16 stellt das Digitalsignal SD in Abhängigkeit
des Taktsignals CL bereit. Das heißt, dass das Digitalsignal
SD einen ersten Wert in der ersten Taktphase A und einen zweiten
Wert in der zweiten Taktphase B des Taktsignals CL aufweist. Die
Steuereinheit 16 generiert das Digitalsignal SD derart,
dass das Analogsignal SAN dem zu erwartenden verstärkten
Messsignal SH entspricht. Das Digitalsignal SD hat somit im ersten
Betriebszustand AA den ersten Wert und im zweiten Betriebszustand
BB den zweiten Wert. Die Steuereinheit 16 verwendet zur
Bestimmung des Digitalsignals SD einen Aufwärts-/Abwärtszähler.
Ein weiteres Taktsignal CL wird wie bei 1A dem
Steuereingang des weiteren Modulators 45 zugeleitet. Mit
dem Komparator 34 wird überprüft, inwieweit
das Analogsignal SAN von dem verstärkten Messsignal SH
abweicht. Entsprechend dem digitalisierten Summensignal DS erhöht oder
verringert der Aufwärts-/Abwärtszähler
das Digitalsignal SD. Die Anordnung, umfassend die Summierschaltung 12,
den Komparator 34, die Steuereinheit 16 und den
Digital/Analog-Wandler 20, bildet einen Regelkreis.The control unit 16 provides the digital signal SD in response to the clock signal CL. That is, the digital signal SD has a first value in the first clock phase A and a second value in the second clock phase B of the clock signal CL. The control unit 16 generates the digital signal SD such that the analog signal SAN corresponds to the expected amplified measurement signal SH. The digital signal SD thus has the first value in the first operating state AA and the second value in the second operating state BB. The control unit 16 uses an up / down counter to determine the digital signal SD. Another clock CL is as in 1A the control input of the other modulator 45 fed. With the comparator 34 It is checked to what extent the analog signal SAN deviates from the amplified measurement signal SH. According to the digitized sum signal DS, the up / down counter increases or decreases the digital signal SD. The arrangement comprising the summing circuit 12 , the comparator 34 , the control unit 16 and the digital / analog converter 20 , forms a control loop.
Mit
Vorteil ist ein einfacher Komparator 34 ausreichend, um
das Summensignal VS zu bewerten. Verglichen mit der Schaltungsanordnung 10 gemäß 1A kann
die Schaltungsanordnung 10' gemäß 1B mit
noch geringerem Aufwand realisiert werden. In der Schaltungsanordnung 10' gemäß 1B ist
ein zusätzlicher Analog/Digital-Wandler nicht erforderlich.
Die Schaltungsanordnung 10' benötigt nur eine
geringe Fläche auf einem Halbleiterkörper. Die
Schaltungsanordnung 10' ist für niedrige Spannungen
geeignet. Die Schaltungsanordnung 10' setzt den Digital/Analog-Wandler 20 in
der Rückkopplungsschleife dazu ein, um vom verstärkten Messsignal
SH ein synthetisiertes Signal, nämlich das Analogsignal
SAN, abzuziehen. Das Analogsignal SAN ist ein synthetisiertes Rückkopplungssignal. Die
Schaltungsanordnung 10' ist ausgelegt dazu, ein Gleichgewicht
zwischen dem verstärkten Messsignal SH und dem Analogsignal
SAN zu ermittelten. Im Gleichgewichtsfall ist das Analogsignal SAN
eine genaue Wiedergabe des Messsignals SH. Der Komparator 34 kann
in Verbindung mit dem Digi tal/Analog-Wandler 20 einen separaten
Analog/Digital-Wandler ersetzen.An advantage is a simple comparator 34 sufficient to evaluate the sum signal VS. Compared with the circuit arrangement 10 ge Mäss 1A can the circuitry 10 ' according to 1B be realized with even less effort. In the circuit arrangement 10 ' according to 1B An additional analog / digital converter is not required. The circuit arrangement 10 ' requires only a small area on a semiconductor body. The circuit arrangement 10 ' is suitable for low voltages. The circuit arrangement 10 ' sets the digital / analog converter 20 in the feedback loop for subtracting from the amplified measurement signal SH a synthesized signal, namely the analog signal SAN. The analog signal SAN is a synthesized feedback signal. The circuit arrangement 10 ' is designed to determine a balance between the amplified measurement signal SH and the analog signal SAN. In the case of equilibrium, the analog signal SAN is an exact reproduction of the measurement signal SH. The comparator 34 Can in conjunction with the Digi tal / analog converter 20 replace a separate analogue to digital converter.
In
einer nicht gezeigten, alternativen Ausführungsform ist
der Verstärker 26 als Transkonduktanzverstärker
realisiert. Der Digital/Analog-Wandler 20 gibt ausgangsseitig
das Analogsignal SAN als Stromsignal ab. Somit sind das Analogsignal
SAN sowie das verstärkte Messsignal SH als Stromsignale
realisiert. Die Summierschaltung 12 ist dazu ausgelegt, Stromwerte
zu addieren. Am Ausgang 15 stellt die Summierschaltung 12 das
Summensignal VS als Spannungssignal bereit, wie in 1A gezeigt.In an alternative embodiment, not shown, is the amplifier 26 implemented as a transconductance amplifier. The digital / analog converter 20 On the output side, the analog signal SAN is output as a current signal. Thus, the analog signal SAN and the amplified measurement signal SH are realized as current signals. The summation circuit 12 is designed to add current values. At the exit 15 sets the summing circuit 12 the sum signal VS as a voltage signal ready, as in 1A shown.
In
einer alternativen, nicht gezeigten Ausführungsform ist
zwischen der Summierschaltung 12 und dem Komparator 34 ein
Filter vorgesehen. Das Filter kann als Tiefpass realisiert sein.In an alternative, not shown embodiment is between the summing circuit 12 and the comparator 34 a filter provided. The filter can be realized as a low pass.
In
alternativen Ausführungsformen verwendet die Steuereinheit 16 zur
Bestimmung des Digitalsignals SD anstelle des Aufwärts-/Abwärtszählers
einen Algorithmus zur sukzessiven Annäherung, englisch
successive approximation algorithm, oder einen Sigma/Delta-Ansatz.In alternative embodiments, the control unit uses 16 for determining the digital signal SD instead of the up / down counter, a successive approximation algorithm, or a sigma / delta approach.
In
einer alternativen Ausführungsform ist der Komparator 34 als
Fensterkomparator ausgebildet.In an alternative embodiment, the comparator is 34 designed as a window comparator.
1C zeigt
eine weitere beispielhafte Ausführungsform einer Schaltungsanordnung
nach dem vorgeschlagenen Prinzip. Die Schaltungsanordnung 10'' umfasst
den Signaleingang 11, die Summierschaltung 12,
die Steuereinheit 16 und den Digital/Analog-Wandler 20.
Der Komparator 34 koppelt den Ausgang 15 der Summierschaltung 12 mit
dem Eingang 17 der Steuerein heit 16. Ferner umfasst
die Schaltungsanordnung 10'' den Verstärker 26.
Der Signaleingang 11 ist an den Eingang 27 des
Verstärkers 26 angeschlossen. Weiter umfasst die
Schaltungsanordnung 10'' eine Abtast- und Halteschaltung 48.
Der Ausgang 28 des Verstärkers 26 ist
an einen Eingang der Abtast- und Halteschaltung 48 angeschlossen.
Darüber hinaus umfasst die Schaltungsanordnung 10'' eine
Versorgungsquelle 49. Die Versorgungsquelle 49 ist
zwischen einem Versorgungsspannungsanschluss 50 und dem
ersten Eingang 13 der Summierschaltung 12 geschaltet.
Ein Ausgang der Abtast- und Halteschaltung 48 ist mit einem
Steuereingang der Versorgungsquelle 49 verbunden. Ein weiterer
Ausgang 51 des Digital/Analog-Wandlers 20 ist
mit einem weiteren Eingang der Abtast- und Halteschaltung 48 verbunden.
Die Steuereinheit 16 ist an einem dritten Ausgang 52 mit
einem Steuereingang der Hall-Versorgungsquelle 43 verbunden.
Der Steuerausgang 44 der Steuereinheit 16 ist
an einen Steueranschluss der Abtast- und Halteschaltung 48 angeschlossen. 1C shows a further exemplary embodiment of a circuit arrangement according to the proposed principle. The circuit arrangement 10 '' includes the signal input 11 , the summation circuit 12 , the control unit 16 and the digital / analog converter 20 , The comparator 34 couples the output 15 the summing circuit 12 with the entrance 17 the Steuerein unit 16 , Furthermore, the circuit arrangement comprises 10 '' the amplifier 26 , The signal input 11 is at the entrance 27 of the amplifier 26 connected. Furthermore, the circuit arrangement comprises 10 '' a sample and hold circuit 48 , The exit 28 of the amplifier 26 is to an input of the sample and hold circuit 48 connected. In addition, the circuitry includes 10 '' a supply source 49 , The supply source 49 is between a supply voltage connection 50 and the first entrance 13 the summing circuit 12 connected. An output of the sample and hold circuit 48 is with a control input of the supply source 49 connected. Another exit 51 of the digital / analog converter 20 is connected to another input of the sample and hold circuit 48 connected. The control unit 16 is at a third exit 52 with a control input of the Hall supply source 43 connected. The control output 44 the control unit 16 is to a control terminal of the sample and hold circuit 48 connected.
Die
Steuereinheit 16 stellt an ihrem dritten Ausgang 52 ein
Steuersignal SI bereit, das dem Steuereingang der Hall-Versorgungsquelle 43 zugeleitet
wird. Die Hall-Versorgungsquelle 43 ist als Stromquelle
ausgebildet. Somit kann mittels des Steuersignals SI ein Wert des
durch die Hall-Versorgungsquelle 43 fließenden
Stromes I eingestellt werden. Das vom Sensor 40 abgegebene
Messsignal VH wird über den Signaleingang 11 dem
Verstärker 26 zugeführt. Die Größe
des Messsignals VH wird somit vom Steuersignal gesteuert. Der Verstärker 26 stellt
ausgangsseitig das verstärkte Messsignal SH bereit. Die
Abtast- und Halteschaltung 48 tastet das verstärkte
Messsignal SH ab und stellt ein abgetastetes Signal ST am Ausgang
bereit. In der ersten und in der zweiten Taktphase A, B wird jeweils
mindestens eine Abtastung durchgeführt. Das abgetas tete Signal
ST wird dem Steuereingang der Versorgungsquelle 49 zugeführt.
Die Versorgungsquelle 49 stellt ein erstes Signal SC bereit,
das dem ersten Eingang 13 der Summierschaltung 12 zugeleitet
wird. Die Versorgungsquelle 49 ist als Stromquelle realisiert.
Das erste Signal SC ist als Stromsignal implementiert. Das Analogsignal
SAN liegt ebenfalls als Stromsignal vor. Die Summierschaltung 12 ist
dazu ausgelegt, vom ersten Signal SC am ersten Eingang 13 das Analogsignal
SAN am zweiten Eingang 14 zu subtrahieren. Als Ergebnis
der Addition stellt die Summierschaltung 12 das Summensignal
VS bereit. Das Summensignal VS ist als Spannungssignal ausgebildet.
Somit wird im Unterschied zu 1A und 1B nicht
ein aktueller Wert des Messsignals der Summierschaltung 12 zugeführt,
sondern ein während der jeweiligen Taktphase konstanter
Wert.The control unit 16 puts at her third exit 52 a control signal SI ready to the control input of the Hall supply source 43 is forwarded. The Hall supply source 43 is designed as a power source. Thus, by means of the control signal SI a value of the through the Hall supply source 43 flowing current I can be adjusted. That of the sensor 40 output measuring signal VH is via the signal input 11 the amplifier 26 fed. The size of the measurement signal VH is thus controlled by the control signal. The amplifier 26 on the output side provides the amplified measurement signal SH. The sample and hold circuit 48 samples the amplified measurement signal SH and provides a sampled signal ST at the output. In the first and in the second clock phase A, B at least one scan is performed in each case. The scanned signal ST becomes the control input of the supply source 49 fed. The supply source 49 provides a first signal SC, which is the first input 13 the summing circuit 12 is forwarded. The supply source 49 is realized as a power source. The first signal SC is implemented as a current signal. The analog signal SAN is also present as a current signal. The summation circuit 12 is designed to be from the first signal SC at the first input 13 the analog signal SAN at the second input 14 to subtract. As a result of the addition, the summation circuit 12 the sum signal VS ready. The sum signal VS is designed as a voltage signal. Thus, unlike 1A and 1B not a current value of the measuring signal of the summing circuit 12 but a constant during the respective clock phase value.
Am
weiteren Ausgang 51 stellt der Digital/Analog-Wandler 20 ein
weiteres Analogsignal SO bereit. Das weitere Analogsignal SO entspricht
einem Offsetwert des verstärkten Messsignals SH. Das weitere
Analogsignal SO wird zur Kompensation dem weiteren Eingang der Abtast-
und Halteschaltung 48 und einem weiteren Eingang des Verstärkers 26 zugeleitet.
Die Abtast- und Halteschaltung 48 ist dazu ausgelegt, vom
verstärkten Messsignal SH den weiteren Analogwert SO zu
subtrahieren. Das abgetastete Signal ST ergibt sich aus folgender
Gleichung: ST = SH – SO,wobei SH
der Wert des verstärkten Messsignals zum Zeitpunkt der
Abtastung und SO der Wert des weiteren Analogsignals zum Zeitpunkt
der Abtastung ist. Da das abgetastete Signal ST um den Wert des
Offsets verringert ist, ist somit der Wertebereich für
das von der Versorgungsquelle 49 bereitgestellte erste Signal
SC verringert. Die Versorgungsquelle 49 kann somit für
einen kleineren Spannungs- oder Strombereich spezifiziert werden
und aufwandsarm realisiert werden.At the further exit 51 represents the digital / analog converter 20 another analog signal SO ready. The further analog signal SO corresponds to an offset value of the amplified measurement signal SH. The further analog signal SO is to compensate the further input of the sample and hold circuit 48 and another input of the amplifier 26 to directed. The sample and hold circuit 48 is designed to subtract from the amplified measurement signal SH the further analog value SO. The sampled signal ST is given by the following equation: ST = SH - SO, where SH is the value of the amplified measurement signal at the time of sampling and SO is the value of the further analog signal at the time of sampling. Since the sampled signal ST is reduced by the value of the offset, the value range for that of the supply source is thus 49 provided first signal SC is reduced. The supply source 49 can thus be specified for a smaller voltage or current range and realized with little effort.
Die 2A bis 2D zeigen
beispielhafte Signalverläufe einer Schaltungsanordnung
nach dem vorgeschlagenen Prinzip. Es werden Signalverläufe der
in 1B gezeigten Schaltungsanordnung gezeigt. 2A zeigt
eine Signalkomponente VSignal und eine Offsetkomponente VOffset
der Hall-Spannung VHall, die unmittelbar an den beiden Anschlüssen
des Hall-Elements 41 abgegriffen werden kann. Dabei sind
die Verbindungen im Modulator 42 konstant. 2B zeigt
das verstärkte Messsignal SH und das Analogsignal SAN. 2C zeigt
das Summensignal VS, das von der Summierschaltung 12 bereitgestellt
wird. 2D zeigt das digitalisierte
Summensignal DS. Das digitalisierte Summensignal DS wird vom Komparator 34 abgegeben.
Das digitale Summensignals DS nimmt einen Wert von +1 an, wenn das
Summensignal VS größer 0 ist. Hingegen nimmt das
digitalisierte Summensignal DS den Wert –1 an, wenn das
Summensignal VS kleiner oder gleich 0 ist. In den 2A bis 2D sind
acht Perioden gezeigt. Die Perioden umfassen jeweils eine erste
Taktphase A und eine zweite Taktphase B. Im Beispiel gemäß den 2A bis 2D weisen
sowohl die Signalkomponente VSignal der Hall-Spannung VHall wie
auch die Offsetkomponente VOffset der Hall-Spannung VHall jeweils
einen konstanten Wert auf, wie es in 2A gezeigt
ist.The 2A to 2D show exemplary signal waveforms of a circuit arrangement according to the proposed principle. There are signal curves of in 1B shown circuit arrangement shown. 2A shows a signal component VSignal and an offset component VOffset of the Hall voltage VHall, which are applied directly to the two terminals of the Hall element 41 can be tapped. The connections are in the modulator 42 constant. 2 B shows the amplified measurement signal SH and the analog signal SAN. 2C shows the sum signal VS, that of the summing circuit 12 provided. 2D shows the digitized sum signal DS. The digitized sum signal DS is from the comparator 34 issued. The digital sum signal DS assumes a value of +1 when the sum signal VS is greater than 0. On the other hand, the digitized sum signal DS assumes the value -1 when the sum signal VS is less than or equal to zero. In the 2A to 2D are shown eight periods. The periods each comprise a first clock phase A and a second clock phase B. In the example according to FIGS 2A to 2D Both the signal component VSignal of the Hall voltage VHall and the offset component VOffset of the Hall voltage VHall each have a constant value, as shown in FIG 2A is shown.
Das
verstärkte Messsignal SH kann in der ersten Taktphase A
und in der zweiten Taktphase B gemäß den folgenden
Gleichungen berechnet werden: Taktphase A: SH
= a·VH = a·(VOffset + VSignal), Taktphase
B: SH = a·VH = a·(VOffset – VSignal), wobei
a der Verstärkungsfaktor des Verstärkers 26 ist.
Das verstärkte Messsignal SH wiederholt sich somit in den
acht in 2B gezeigten Perioden. Das Analogsignal
SAN nimmt zwischen einem ersten Zeitpunkt t1 und einem zweiten Zeitpunkt
t2 den Wert null an. Das Summensignal VS entspricht somit im Zeitraum
zwischen dem ersten Zeitpunkt t1 und dem zweiten Zeitpunkt t2 dem
verstärkten Messsignal SH. Das digitalisierte Summensignal
DS nimmt somit zwischen dem ersten Zeitpunkt t1 und dem zweiten
Zeitpunkt t2 in der ersten Taktphase A den Wert –1 und in
der zweiten Taktphase B den Wert +1 an. Entsprechend den Werten
des digitalisierten Summensignals DS zwischen dem ersten Zeitpunkt
t1 und dem zweiten Zeitpunkt t2 wird das Analogsignal SAN zwischen dem
zweiten Zeitpunkt t2 und einem dritten Zeitpunkt t3 in der ersten
Taktphase A auf einen negativen Wert und in der zweiten Taktphase
B auf einen positiven Wert gesetzt, wie in 2B gezeigt.The amplified measurement signal SH can be calculated in the first clock phase A and in the second clock phase B according to the following equations: Clock phase A: SH = a * VH = a * (VOffset + VSignal), Clock phase B: SH = a * VH = a * (VOffset - VSignal), where a is the gain of the amplifier 26 is. The amplified measurement signal SH is thus repeated in the eight in 2 B shown periods. The analog signal SAN assumes the value zero between a first time t1 and a second time t2. The sum signal VS thus corresponds to the amplified measurement signal SH in the period between the first time t1 and the second time t2. The digitized sum signal DS thus assumes the value -1 between the first time t1 and the second time t2 in the first clock phase A and the value +1 in the second clock phase B. In accordance with the values of the digitized sum signal DS between the first time t1 and the second time t2, the analog signal SAN becomes a negative value between the second time t2 and a third time t3 in the first clock phase A and to a positive value in the second clock phase B set as in 2 B shown.
Im
Zeitraum zwischen dem zweiten Zeitpunkt t2 und dem dritten Zeitpunkt
t3, im Zeitraum zwischen dem dritten Zeitpunkt t3 und einem vierten Zeitpunkt
t4 und im Zeitraum zwischen dem vierten Zeitpunkt t4 und einem fünften
Zeitpunkt t5 ist das Summensignal VS jeweils in der ersten Taktphase
A negativ und in der zweiten Taktphase B positiv, so dass das digitalisierte
Summensignal DS in der ersten Taktphase A jeweils den Wert –1
und in der zweiten Taktphase B jeweils den Wert +1 annimmt. Das Analogsignal
SAN nimmt daher in den ersten Taktphasen A betragsmäßig
ansteigende negative Werte und in der zweiten Taktphase B ansteigende
positive Werte an. Im Zeitraum zwischen dem fünften Zeitpunkt
t5 und einem sechsten Zeitpunkt t6 wird erstmalig in der ersten
Taktphase A das Summensignal VS positiv. Somit weist das digitalisierte
Summensignal DS den Wert +1 auf. In den folgenden Zeiträumen nimmt
das digitalisierte Summensignal DS abwechselnd den Wert +1 und den
Wert –1 an, so dass das Analogsignal SAN um das verstärkte
Messsignal SH herum pendelt. In einem Zeitraum zwischen einem siebten
Zeitpunkt t7 und einem achten Zeitpunkt t8 wird in der zweiten Taktphase
B das Analogsignal SAN erstmalig größer als das
verstärkte Messsignal SH. Somit bewegt sich das Analogsignal
SAN ab dem siebten Zeitpunkt t7 ebenfalls um das verstärkte Messsignal
SH herum. Das analoge Signal SAN bildet das verstärkte
Messsignal SH nach. Das Analogsignal SAN synthetisiert somit das
verstärkte Messsignal SH. Die Steuereinheit 16 ist
somit ausgebildet, die Signalkomponente VSignal der Hall-Spannung VHall
von der Offsetkomponente VOffset der Hall-Spannung VHall zu trennen
und daher ein aufbereitetes Messsignal AM bereitzustellen, das ausschließlich
die Signalkomponente VSignal der Hall-Spannung VHall wiedergibt.In the period between the second time t2 and the third time t3, in the period between the third time t3 and a fourth time t4 and in the period between the fourth time t4 and a fifth time t5, the sum signal VS in the first clock phase A is negative and in the second clock phase B positive, so that the digitized sum signal DS in the first clock phase A in each case the value -1 and in the second clock phase B in each case the value +1. The analog signal SAN therefore assumes negative values which increase in magnitude in the first clock phases A and positive values which increase in the second clock phase B. In the period between the fifth time t5 and a sixth time t6, the sum signal VS becomes positive for the first time in the first clock phase A. Thus, the digitized sum signal DS has the value +1. In the following periods, the digitized sum signal DS alternately takes the value +1 and the value -1, so that the analog signal SAN oscillates around the amplified measurement signal SH. In a period between a seventh time t7 and an eighth time t8, in the second clock phase B, the analog signal SAN for the first time becomes larger than the amplified measurement signal SH. Thus, the analog signal SAN also moves around the amplified measurement signal SH from the seventh time t7. The analog signal SAN simulates the amplified measurement signal SH. The analog signal SAN thus synthesizes the amplified measurement signal SH. The control unit 16 is thus designed to separate the signal component VSignal of the Hall voltage VHall from the offset component VOffset of the Hall voltage VHall and therefore to provide a conditioned measurement signal AM which exclusively reproduces the signal component VSignal of the Hall voltage VHall.
Gemäß 2 erzeugt die Schaltungsanordnung 10' eine
synthetisierte Wellenform, nämlich das Analogsignal SAN,
welches dem Messsignal VH oder dem verstärkten Messsignal
SH, folgt. Das Messsignal VH, das eine Signalkomponente und eine
Offsetkomponente, welche das Offset der gesamten Kette repräsentiert,
umfasst, wird dem Verstärker 26 zugeleitet, der
das verstärkte Messsignal SH bereitstellt. In der Summierschaltung 12,
die als Subtrahierer realisiert ist, wird vom verstärkten
Messsignal SH das synthetisierte Signal nämlich die Analogspannung
SAN abgezogen. Der Komparator 34 ermittelt, ob das Summensignal
VS größer null oder kleiner null ist. Die Steuereinheit 16 ist
als digitale Einheit ausgebildet. Die Steuereinheit 16 steuert
den Digital/Analog-Wandler 20. Der Digital/Analog-Wandler 20 erzeugt
die synthetisierte Wellenform, das Analogsignal SAN. Die in den 2A bis 2D gezeigten
Signale treten auf, wenn die Steuereinheit 16 einen Aufwärts-/Abwärtszähler
zur Ermittlung des Digitalsignals SD aufweist. Ein Vorteil der Schaltungsanordnung 10' ist
die Kombination der Offsetkompensation mit der Analog/Digital-Wandlung
in einem Schaltungsblock.According to 2 generates the circuit arrangement 10 ' a synthesized waveform, namely the analog signal SAN, which follows the measurement signal VH or the amplified measurement signal SH. The measurement signal VH, which comprises a signal component and an offset component representing the offset of the entire chain, is given to the Ver stronger 26 supplied, which provides the amplified measurement signal SH. In the summation circuit 12 , which is implemented as a subtractor, the synthesized signal, namely the analog voltage SAN, is subtracted from the amplified measurement signal SH. The comparator 34 determines whether the sum signal VS is greater than zero or less than zero. The control unit 16 is designed as a digital unit. The control unit 16 controls the digital / analog converter 20 , The digital / analog converter 20 generates the synthesized waveform, the analog signal SAN. The in the 2A to 2D Signals shown occur when the control unit 16 has an up / down counter for detecting the digital signal SD. An advantage of the circuit arrangement 10 ' is the combination of offset compensation with analog-to-digital conversion in a circuit block.
Der
Einsatz der Schaltungsanordnung 10, 10', 10'' und
des Verfahrens ist für jedes Signal möglich, bei
dem eine Offsetkomponente von einer Signalkomponente getrennt werden
kann.The use of the circuit arrangement 10 . 10 ' . 10 '' and the method is possible for any signal in which an offset component can be separated from a signal component.
In
einer nicht gezeigten alternativen Ausführungsform kann
das Analogsignal SAN feinere Abstufungen annehmen, so dass das verstärkte
Messsignal SH genauer als in 2B gezeigt
nachgebildet werden kann.In an alternative embodiment not shown, the analog signal SAN may assume finer gradations, so that the amplified measurement signal SH more accurate than in 2 B can be reproduced shown.
3 zeigt
eine beispielhafte Ausführungsform des Sensors nach dem
vorgeschlagenen Prinzip. Der Sensor 40''' umfasst das Hall-Element 41, den
Modulator 42' und den weiteren Modulator 45. Der
Modulator 42' weist einen dritten und einen vierten Umschalter 65, 66 auf.
Der dritte Umschalter 65 ist an seinem Eingang mit dem
Versorgungsspannungsanschluss 50 verbunden. An einem ersten Ausgang
ist der dritte Umschalter 65 mit dem vierten Anschluss 61 des
Hall-Elements 41 verbunden. Hingegen ist der dritte Umschalter 65 an
seinem zweiten Ausgang mit dem dritten Anschluss 60 des
Hall-Elements 41 gekoppelt. Der Eingang des vierten Umschalters 66 ist
mit der Hall-Versorgungsquelle 43 verbunden. Die Hall-Versorgungsquelle 43 ist
somit zwischen den Eingang des vierten Umschalters 66 und
den Bezugspotentialanschluss 32 geschaltet. Ein erster
Ausgang des vierten Umschalters 66 ist mit dem dritten
Anschluss 60 und ein zweiter Ausgang des vierten Umschalters 66 ist
mit dem vierten Anschluss 61 des Hall-Elements 41 verbunden.
Der weitere Modulator 45 umfasst einen fünften
und einen sechsten Umschalter 67, 68. Ein Eingang
des fünften Umschalters 67 ist mit dem ersten
Anschluss 58 und ein Eingang des sechsten Umschalters 58 ist mit
dem zweiten Anschluss 59 des Hall-Elements 41 verbunden.
Ein erster Ausgang des fünften Umschalters 67 ist
mit dem Signaleingang 11 und ein zweiter Ausgang des fünften
Umschalters 67 ist mit dem weiteren Signaleingang 11' verbunden.
Ein erster Ausgang des sechsten Umschalters 68 ist mit
dem weiteren Signaleingang 11' und ein zweiter Ausgang
des sechsten Umschalters 68 ist mit dem Signaleingang 11 verbunden. 3 shows an exemplary embodiment of the sensor according to the proposed principle. The sensor 40 ''' includes the Hall element 41 , the modulator 42 ' and the other modulator 45 , The modulator 42 ' has a third and a fourth switch 65 . 66 on. The third switch 65 is at its input with the supply voltage connection 50 connected. At a first output is the third switch 65 with the fourth connection 61 of the Hall element 41 connected. On the other hand, the third switch 65 at its second outlet with the third port 60 of the Hall element 41 coupled. The entrance of the fourth switch 66 is with the Hall supply source 43 connected. The Hall supply source 43 is thus between the input of the fourth switch 66 and the reference potential terminal 32 connected. A first output of the fourth switch 66 is with the third connection 60 and a second output of the fourth switch 66 is with the fourth connection 61 of the Hall element 41 connected. The further modulator 45 includes a fifth and a sixth switch 67 . 68 , An input of the fifth changeover switch 67 is with the first connection 58 and an input of the sixth switch 58 is with the second connection 59 of the Hall element 41 connected. A first output of the fifth switch 67 is with the signal input 11 and a second output of the fifth switch 67 is with the further signal input 11 ' connected. A first output of the sixth switch 68 is with the further signal input 11 ' and a second output of the sixth switch 68 is with the signal input 11 connected.
Dem
dritten und dem vierten Umschalter 65, 66 wird
das Taktsignal CL zugeleitet. Hingegen wird den Steueranschlüssen
des fünften und des sechsten Umschalters 67, 68 ein
weiteres Taktsignal CL' zugeleitet. Entsprechend dem Taktsignal
CL kann die Richtung des Stromflusses zwischen dem dritten und dem
vierten Anschluss 60, 61 gewechselt werden. Mit
Hilfe des weiteren Modulators 45 kann die zwischen dem
ersten und dem zweiten Anschluss 58, 59 anliegende
Hall-Spannung VHall entsprechend dem weiteren Taktsignal CL' direkt
oder invertiert dem Signaleingang 11 und dem weiteren Signaleingang 11' zugeleitet
werden. In einem Fall entspricht das Messsignal VH der Hall-Spannung
VHall und im anderen Fall entspricht das Messsignal VH der invertierten Hall-Spannung,
also –VHall. Die beiden Modulatoren 42, 45 bieten
vier Möglichkeiten zur Einstellung. Bei einem konstanten
Wert des Taktsignals CL und einem konstanten Wert des weiteren Taktsignal
CL' steht ein konstantes Messsignal VH bereit. Mit dem Modulator 42 kann
die Stromrichtung im Hall-Element 41 gedreht werden. Mit
dem weiteren Modulator 45 kann die am Hall-Element 41 abgreifbare Hall-Spannung
VHall direkt oder in invertierter Form ausgangsseitig bereitgestellt
werden. Je nach Anwendung ist es somit möglich, das Messsignal
VH mit zwei, drei oder vier Taktphasen oder als Signal ohne Taktphasen
bereitzustellen.The third and the fourth switch 65 . 66 the clock signal CL is supplied. On the other hand, the control terminals of the fifth and the sixth switch 67 . 68 a further clock signal CL 'forwarded. According to the clock signal CL, the direction of current flow between the third and fourth terminals 60 . 61 change. With the help of the further modulator 45 can be between the first and the second connection 58 . 59 adjacent Hall voltage VHall corresponding to the further clock signal CL 'directly or inverted the signal input 11 and the further signal input 11 ' be forwarded. In one case, the measurement signal VH corresponds to the Hall voltage VHall and in the other case the measurement signal VH corresponds to the inverted Hall voltage, ie -VHall. The two modulators 42 . 45 offer four ways to adjust. With a constant value of the clock signal CL and a constant value of the further clock signal CL ', a constant measurement signal VH is available. With the modulator 42 can the current direction in the Hall element 41 to be turned around. With the further modulator 45 can the at the Hall element 41 tapped Hall voltage VHall be provided directly or in an inverted form on the output side. Depending on the application, it is thus possible to provide the measurement signal VH with two, three or four clock phases or as a signal without clock phases.
4A zeigt
eine beispielhafte Ausführungsform einer Summierschaltung 12',
wie sie beispielsweise in der Schaltungsanordnung 10' gemäß 1B eingesetzt
werden kann. Die Summierschaltung 12' umfasst drei Widerstände 70, 71, 72 und
einen Verstärker 73. Der erste Eingang 13 der
Summierschaltung 12' ist über einen ersten Widerstand 70 mit
einem ersten Eingang des Verstärkers 73 verbunden.
Der zweite Eingang 14 der Summierschaltung 12' ist über
einen zweiten Widerstand 71 mit dem ersten Eingang des
Verstärkers 73 verbunden. Der erste Eingang des
Verstärkers 73 ist über einen dritten
Widerstand 72 mit einem Ausgang des Verstärkers 73 verbunden.
Der Ausgang des Verstärkers 73 ist mit dem Ausgang 15 der
Summierschaltung 12' gekoppelt. Die Kopplung kann ein Filter
umfassen. Ein zweiter Eingang des Verstärkers 73 ist
mit dem Bezugspotentialanschluss 32 verbunden. Der erste Eingang
des Verstärkers 73 ist als invertierender Eingang
und der zweite Eingang des Verstärkers 73 als nicht-invertierender
Eingang ausgebildet. 4A shows an exemplary embodiment of a summing circuit 12 ' as used in the circuit arrangement, for example 10 ' according to 1B can be used. The summation circuit 12 ' includes three resistors 70 . 71 . 72 and an amplifier 73 , The first entrance 13 the summing circuit 12 ' is over a first resistance 70 with a first input of the amplifier 73 connected. The second entrance 14 the summing circuit 12 ' is over a second resistance 71 with the first input of the amplifier 73 connected. The first input of the amplifier 73 is about a third resistance 72 with an output of the amplifier 73 connected. The output of the amplifier 73 is with the exit 15 the summing circuit 12 ' coupled. The coupling may include a filter. A second input of the amplifier 73 is connected to the reference potential connection 32 connected. The first input of the amplifier 73 is as an inverting input and the second input of the amplifier 73 designed as a non-inverting input.
Der
erste, der zweite und der dritte Widerstand 70, 71, 71 weisen
einen ersten, zweiten beziehungsweise dritten Widerstandswert R1,
R2, R3 auf. Das am Ausgang 15 abgreifbare Summensignal
VS ergibt sich gemäß folgender Gleichung aus dem
am ersten Eingang 13 anliegenden verstärkten Messsignal
SH und dem am zweiten Eingang 14 anliegenden Analogsignal
SAN: VS = –R3R1 ·SAN – R3R2 ·SH The first, the second and the third resistance 70 . 71 . 71 have a first, second and third resistance R1, R2, R3, respectively. That at the exit 15 tapped sum signal VS results according to the following equation from the am first entrance 13 adjacent amplified measurement signal SH and the second input 14 applied analog signal SAN: VS = - R3 R1 · SAN - R3 R2 · SH
In 4A ist
somit ein Umkehraddierer gezeigt. Werden gleiche Widerstandswerte
für die drei Widerstände 70 bis 72 gewählt,
so vereinfacht sich die Gleichung folgendermaßen: VS = –SAN – SH In 4A Thus, a reverse adder is shown. Be the same resistance values for the three resistors 70 to 72 chosen, the equation is simplified as follows: VS = -SAN - SH
4B zeigt
eine weitere beispielhafte Ausführungsform einer Summierschaltung 12'',
wie sie beispielsweise in 1B eingesetzt
werden kann. Die Summierschaltung 12'' weist einen Verstärker 75 sowie
vier Widerstände 76 bis 79 auf. Ein erster
Eingang des Verstärkers 75 ist über einen
ersten Widerstand 76 mit dem zweiten Eingang 14 der
Summierschaltung 12'' verbunden. Der erste Eingang des Verstärkers 75 ist
darüber hinaus über einen zweiten Widerstand 77 mit
dem Ausgang des Verstärkers 75 verbunden. Der
Ausgang des Verstärkers 75 ist mit dem Ausgang 15 der
Summierschaltung 12'' gekoppelt. Die Kopplung kann ein
Filter umfassen. Ein zweiter Eingang des Verstärkers 75 ist über
einen dritten Widerstand 78 mit dem ersten Eingang 13 der Summierschaltung 12'' verbunden.
Der zweite Eingang des Verstärkers 75 ist über
einen vierten Widerstand 79 mit dem Bezugspotentialanschluss 32 verbunden.
Die vier Widerstände 76 bis 79 weisen
den gleichen Widerstandswert auf. Der erste Eingang des Verstärkers 75 ist
als invertierender Eingang und der zweite Eingang des Verstärkers 75 als
nicht-invertierender Eingang ausgebildet. Ein Wert der Summenspannung
VS lässt sich daher gemäß folgender Gleichung
berechnen: VS = SH – SAN,wobei
SAN ein Wert des Analogsignals und SH ein Wert des verstärkten
Messsignals sind. Die Summierschaltung 12'' ist somit als
Subtrahierer ausgebildet. Die Summierschaltung 12'' dient
somit zur Subtraktion zweier Spannungen, nämlich des verstärkten
Messsignals SH und des Analogsignals SAN. 4B shows a further exemplary embodiment of a summing circuit 12 '' as they are for example in 1B can be used. The summation circuit 12 '' has an amplifier 75 as well as four resistors 76 to 79 on. A first input of the amplifier 75 is over a first resistance 76 with the second entrance 14 the summing circuit 12 '' connected. The first input of the amplifier 75 is beyond a second resistance 77 with the output of the amplifier 75 connected. The output of the amplifier 75 is with the exit 15 the summing circuit 12 '' coupled. The coupling may include a filter. A second input of the amplifier 75 is about a third resistance 78 with the first entrance 13 the summing circuit 12 '' connected. The second input of the amplifier 75 is about a fourth resistance 79 with the reference potential connection 32 connected. The four resistors 76 to 79 have the same resistance value. The first input of the amplifier 75 is as an inverting input and the second input of the amplifier 75 designed as a non-inverting input. A value of the sum voltage VS can therefore be calculated according to the following equation: VS = SH - SAN, where SAN is a value of the analog signal and SH is a value of the amplified measurement signal. The summation circuit 12 '' is thus designed as a subtractor. The summation circuit 12 '' thus serves to subtract two voltages, namely the amplified measurement signal SH and the analog signal SAN.
Eine
weitere Ausführungsform der Summierschaltung ist in 4C gezeigt.
Die resistive Rückführung des Verstärkers 73 ist
mit zwei dazu parallel geschalteten, antiparallelen Dioden ergänzt,
denen ein Komparator 80 nachgeschaltet ist. Mit diesem Nullpunktsdetektor
wird das Ausgangssignal bereitgestellt.Another embodiment of the summation circuit is in 4C shown. The resistive feedback of the amplifier 73 is supplemented with two parallel-connected, antiparallel diodes, which a comparator 80 is downstream. This zero point detector provides the output signal.
-
10,
10'10
10 '
-
Schaltungsanordnungcircuitry
-
1111
-
Signaleingangsignal input
-
11'11 '
-
weiterer
SignaleingangAnother
signal input
-
12,
12', 12''12
12 ', 12' '
-
Summierschaltungsumming
-
1313
-
erster
Eingangfirst
entrance
-
13'13 '
-
weiterer
erster EingangAnother
first entrance
-
1414
-
zweiter
Eingangsecond
entrance
-
14'14 '
-
weiterer
zweiter EingangAnother
second entrance
-
1515
-
Ausgangoutput
-
1616
-
Steuereinheitcontrol unit
-
1717
-
Eingangentrance
-
1818
-
erster
Ausgangfirst
output
-
1919
-
zweiter
Ausgangsecond
output
-
2020
-
Digital/Analog-WandlerDigital / analog converter
-
2121
-
Eingangentrance
-
2222
-
Ausgangoutput
-
22'22 '
-
weiterer
AusgangAnother
output
-
2323
-
Analog/Digital-WandlerAnalog / digital converter
-
2424
-
Eingangentrance
-
2525
-
Ausgangoutput
-
2626
-
Verstärkeramplifier
-
2727
-
Eingangentrance
-
27'27 '
-
weiterer
EingangAnother
entrance
-
2828
-
Ausgangoutput
-
28'28 '
-
weiterer
AusgangAnother
output
-
2929
-
Filterfilter
-
3030
-
Widerstandresistance
-
3131
-
Kondensatorcapacitor
-
3232
-
BezugspotentialanschlussReference potential terminal
-
3333
-
Knotennode
-
3434
-
Komparatorcomparator
-
3535
-
Eingangentrance
-
3636
-
Ausgangoutput
-
3737
-
SpeicherStorage
-
40,
40', 40'', 40'''40
40 ', 40' ', 40' ''
-
Sensorsensor
-
4141
-
Hall-ElementHall element
-
4242
-
Modulatormodulator
-
4343
-
Hall-VersorgungsquelleHall source
-
4444
-
Steuerausgangcontrol output
-
4545
-
weiterer
ModulatorAnother
modulator
-
4848
-
Abtasthalteschaltungsample-hold circuit
-
4949
-
Versorgungsquellesource
-
5050
-
VersorgungsspannungsanschlussSupply voltage connection
-
5151
-
weiterer
AusgangAnother
output
-
5252
-
dritter
Ausgangthird
output
-
5858
-
erster
Anschlussfirst
connection
-
5959
-
zweiter
Anschlusssecond
connection
-
6060
-
dritter
Anschlussthird
connection
-
6161
-
vierter
Anschlussfourth
connection
-
6363
-
erster
Umschalterfirst
switch
-
6464
-
zweiter
Umschaltersecond
switch
-
6565
-
dritter
Umschalterthird
switch
-
6666
-
vierter
Umschalterfourth
switch
-
6767
-
fünfter
Umschalterfifth
switch
-
6868
-
sechster
Umschaltersixth
switch
-
7070
-
erster
Widerstandfirst
resistance
-
7171
-
zweiter
Widerstandsecond
resistance
-
7272
-
dritter
Widerstandthird
resistance
-
7373
-
Verstärkeramplifier
-
7575
-
Verstärkeramplifier
-
7676
-
erster
Widerstandfirst
resistance
-
7777
-
zweiter
Widerstandsecond
resistance
-
7878
-
dritter
Widerstandthird
resistance
-
7979
-
vierter
Widerstandfourth
resistance
-
8080
-
Komparatorcomparator
-
AA
-
erste
Taktphasefirst
clock phase
-
AAAA
-
erster
Betriebszustandfirst
operating condition
-
BB
-
zweite
Taktphasesecond
clock phase
-
BBBB
-
zweiter
Betriebszustandsecond
operating condition
-
AMAT THE
-
aufbereitetes
Messsignalrecycled
measuring signal
-
CLCL
-
Taktsignalclock signal
-
CLCL
-
weiteres
Taktsignaladditional
clock signal
-
DSDS
-
digitalisiertes
Summensignaldigitized
sum signal
-
I I
-
Stromelectricity
-
SANSAN
-
Analogsignalanalog signal
-
SCSC
-
erstes
Signalfirst
signal
-
SDSD
-
DigitalsignalDigital signal
-
SHSH
-
verstärktes
Messsignalreinforced
measuring signal
-
SISI
-
Steuersignalcontrol signal
-
SOSO
-
weiteres
Analogsignaladditional
analog signal
-
STST
-
abgetastetes
Signalsampled
signal
-
VDDVDD
-
Versorgungsspannungsupply voltage
-
VHVH
-
Messsignalmeasuring signal
-
VHallVHall
-
Hall-SpannungHall voltage
-
VOffsetVOffset
-
Offsetkomponenteoffset component
-
VSVS
-
Summensignalsum signal
-
VSignalVsignal
-
Signalkomponentesignal component
ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION
Diese Liste
der vom Anmelder aufgeführten Dokumente wurde automatisiert
erzeugt und ist ausschließlich zur besseren Information
des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen
Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt
keinerlei Haftung für etwaige Fehler oder Auslassungen.This list
The documents listed by the applicant have been automated
generated and is solely for better information
recorded by the reader. The list is not part of the German
Patent or utility model application. The DPMA takes over
no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
-
- DE 102006059421
A1 [0002] DE 102006059421 A1 [0002]
-
- US 2008/0094055 A1 [0003] US 2008/0094055 A1 [0003]