DE102009002550A1

DE102009002550A1 - Method for preparing alternate circuit diagram for analyzing electromagnetic compatibility, involves determining impedance matrix on basis of simulation

Info

Publication number: DE102009002550A1
Application number: DE102009002550A
Authority: DE
Inventors: Ghislain Mouil Sil; Jan Hansen; Christoph Keller
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2009-04-22
Filing date: 2009-04-22
Publication date: 2010-10-28

Abstract

The method involves determining (13) an impedance matrix on basis of a simulation on the basis of circuit diagram or measurement of values of an alternate circuit diagram. Another impedance matrix is determined (23) on the basis of the alternate circuit diagram. An identity of the former impedance matrix is estimated (4) with the latter impedance matrix. Independent claims are also included for the following: (1) a computer program with program coding unit; and (2) a computer program product with program coding unit that is stored on a computer readable data carrier.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Erstellung eines zur Analyse der elektromagnetischen Verträglichkeit geeigneten Ersatzschaltbildes, ein entsprechendes Computerprogramm sowie ein entsprechendes Computerprogrammprodukt.The The present invention relates to a method for producing a suitable for analysis of electromagnetic compatibility Equivalent circuit diagram, a corresponding computer program and a corresponding computer program product.

Stand der TechnikState of the art

Die Beurteilung der elektromagnetischen Verträglichkeit (EMV) hat zum Ziel, Funktionsstörungen elektrischer oder elektronischer Betriebsmittel bzw. Bauteile aufgrund beispielsweise elektrischer oder elektromagnetischer Felder zu minimieren.The Assessment of electromagnetic compatibility (EMC) The goal is to eliminate malfunctioning electrical or electronic Equipment or components due to, for example, electrical or electromagnetic fields.

Das hierzu üblicherweise verwendete Störkopplungsmodell beschreibt die wechselseitige Beeinflussung von Bauelementen anhand der Begriffe Störquelle, Kopplungspfad und Störsenke. Mit Störquelle wird das die Störung erzeugende Betriebsmittel bezeichnet, das hierdurch beeinflusste Betriebsmittel stellt entsprechend die Störsenke dar.The this usually used Störkopplungsmodell describes the mutual influence of components based on the terms interference source, coupling path and Störseke. With a source of interference, the disturbance generating Operating equipment refers to the equipment affected thereby accordingly represents the Störseke.

Damit es zu einer Beeinflussung der Senke durch die Quelle kommt, muss die Störung zur Senke gelangen, um dort als Störgröße wirksam zu sein. Diese Beeinflussung erfolgt über eine sogenannte Kopplung oder einen Kopplungspfad. Ein wesentliches Kriterium der Güte einer Signalübertragung ist in der EMV der sogenannte Störabstand. Zur Beschreibung von entsprechenden EMV-relevanten Größen in Ersatzschaltbildern können diese durch sogenannte parasitäre diskrete Elemente dargestellt werden.In order to it comes to an influence of the sink by the source must get the disturbance to the sink to there as a disturbance to be effective. This influence takes place via a so-called coupling or a coupling path. An essential criterion The quality of a signal transmission is in the EMC the so-called signal to noise ratio. For description of appropriate EMC-relevant variables in equivalent circuit diagrams can these are represented by so-called parasitic discrete elements become.

Ein zentrales Erfordernis zur Sicherstellung der elektromagnetisch verträglichen Funktion von Bauteilen ist deren sachgerechter Aufbau, d. h. die sachgerechte Anordnung der Bauteile zueinander sowie die entsprechende Gestaltung von Schaltungen oder Layouts.One central requirement for ensuring the electromagnetically acceptable Function of components is their proper construction, d. H. the proper arrangement of the components to each other and the corresponding Design of circuits or layouts.

Die Ermittlung des Ortes von parasitären Elementen und ihrer jeweiligen Kenngrößen wird herkömmlicherweise durch einen EMV-Ingenieur durchgeführt und stützt sich im Wesentlichen auf dessen Erfahrung in Verbindung mit Messungen und Optimierungsarbeiten. Die Exaktheit der Bestimmung ist in großem Maß von der Einschätzung durch den EMV-Ingenieur abhängig. Die Unsicherheit entsprechender Ergebnisse ist daher hoch und ihre Validierung zeitaufwendig.The Determining the location of parasitic elements and theirs respective characteristics is conventionally performed and supported by an EMC engineer essentially based on its experience in connection with measurements and optimization work. The exactness of the provision is in great Measure of the assessment by the EMC engineer dependent. The uncertainty of corresponding results is therefore, high and their validation time consuming.

Eine Unterstützung der Tätigkeit des EMV-Ingenieurs kann durch sogenannte 3D-Feldsimulationen stattfinden, durch welche sich die Ausbreitung von entsprechenden Feldern im Raum beschreiben lässt. Jedoch lassen sich durch derartige Simulationen in der Praxis die physikalischen Ursachen einer Kopplung nicht unmittelbar erkennen, es kann daher zunächst kein Zusammenhang zu den in den Schaltungen verwendeten diskreten Elementen hergestellt werden.A Support of the activity of the EMC engineer can take place by so-called 3D field simulations, by which describe the propagation of corresponding fields in space leaves. However, such simulations are possible in practice the physical causes of a coupling are not immediate recognize, it can therefore initially no connection to the produced in the circuits used discrete elements.

Eine weitere Möglichkeit zur Bestimmung des Charakters von Störpfaden (z. B. induktive oder kapazitive Störung) lässt sich durch sogenannte quasistatische Löser vornehmen. Diese sind aber in der Realität in Steuergeräten aufgrund der geometrischen Komplexität nur dann einsetzbar, wenn sich ein entsprechend vereinfachtes Modell entwickeln lässt. Eine an den Löser angepasste, geeignete Vereinfachung eines derartigen Modells ist wiederum zeitintensiv und fehleranfällig.A further possibility for determining the nature of Störpfaden (eg inductive or capacitive fault) to undertake so-called quasistatic solvers. These but are due in reality in control devices of geometric complexity can only be used if a correspondingly simplified model can be developed. An adapted to the solver, a suitable simplification of a such model is again time consuming and prone to error.

Es ist bekannt, wie aus entsprechenden Feldsimulationen oder aus Messungen ein Ersatzschaltbild (also ein Schaltbild, das zusätzlich zu den realen, für die Funktion erforderlichen Bauteilen mit den die Störungen beschreibenden parasitären Elementen versehen ist) zu extrahieren ist.It is known, as from corresponding field simulations or from measurements an equivalent circuit diagram (ie a circuit diagram, the additional to the real components required for the function with the parasitics describing the disturbances Elements is provided) is to extract.

Entsprechende Verfahren sind beispielsweise in den Veröffentlichungen von Wittg, ”Zur Reduzierung der Modellordnung in elektromagnetischen Feldsimulationen”, Cuvillier Verlag Göttingen, 2004 ; Bracken et al., ”S-Domgin Methods for Simultaneous Time and Frequency Characterization of Electromagnetic Devi ces”, IEEE Trans. Microwave Theory Tech. 1998, 46, 1277 und Gustavsen & Semlyen, ”Rational Approximation of Frequency Domain Responses by Vector Fitting”, IEEE Trans. Power Deliv. 1999, 14, 1052 offenbart.Corresponding methods are described, for example, in the publications by Wittg, "To reduce the model order in electromagnetic field simulations", Cuvillier Verlag Göttingen, 2004 ; Bracken et al., "S-Domine Methods for Simultaneous Time and Frequency Characterization of Electromagnetic Devices", IEEE Trans. Microwave Theory Tech. 1998, 46, 1277 and Gustavsen & Semlyen, "Rational Approximation of Frequency Domain Responses by Vector Fitting", IEEE Trans. Power Deliv. 1999, 14, 1052 disclosed.

Diese Ersatzschaltbilder sind jedoch in der Praxis nicht direkt interpretierbar und in eine reale Schaltung umsetzbar, weil sie meist aus sehr vielen Elementen bestehen und/oder kein direktes Abbild der physikalischen Realität darstellen. Durch die entsprechenden Verfahren lassen sich lediglich Impedanzkurven zwischen vorgegebenen Ports in einem vorgegebenen Frequenzintervall erzeugen.These However, equivalent circuit diagrams are not directly interpretable in practice and in a real circuit feasible, because they are usually very many Elements exist and / or no direct image of the physical Represent reality. By the appropriate procedures can only impedance curves between predetermined ports generate in a given frequency interval.

Es besteht daher ein Bedarf nach Verfahren, die es ermöglichen, die Lokalisierung, die Art, und die Kenngrößen von Störpfaden in Schaltplänen besser und einfacher zu charakterisieren.It There is therefore a need for methods which make it possible to the localization, the type, and the characteristics of fault paths in schematics better and easier to characterize.

Offenbarung der ErfindungDisclosure of the invention

Diese Aufgabe wird durch ein Verfahren zur Erstellung eines zur Analyse der elektromagnetischen Verträglichkeit geeigneten Ersatzschaltbildes, ein entsprechendes Computerprogramm sowie ein entsprechendes Computerprogrammprodukt mit den Merkmalen der unabhängigen Patentansprüche gelöst.These Task is through a procedure for creating a for analysis the electromagnetic compatibility suitable equivalent circuit diagram, a corresponding computer program and a corresponding computer program product with the features of the independent claims solved.

Bevorzugte Ausgestaltungen sind in den abhängigen Patentansprüchen angegeben sowie Gegenstand der nachfolgenden Beschreibung.preferred Embodiments are in the dependent claims and subject matter of the following description.

Entsprechend einem erfindungsgemäßen Verfahren zur Erstellung eines zur Analyse der elektromagnetischen Verträglichkeit geeigneten Ersatzschaltbildes wird zunächst eine erste Impedanzmatrix auf Grundlage einer Simulation (SMV-Simulation) auf Basis des zu beurteilenden Schaltplans oder einer Messung (EMV-Messung) von Werten einer aus dem zu beurteilenden Schaltplan erstellten Schaltung vorgenommen.Corresponding a method according to the invention for the creation one for analysis of electromagnetic compatibility suitable equivalent circuit diagram is first a first Impedance matrix based on a simulation (SMV simulation) on Basis of the circuit diagram to be assessed or a measurement (EMC measurement) of values from a circuit diagram to be evaluated Circuit made.

Ferner wird, vorzugsweise parallel zur Erstellung der ersten Impedanzmatrix, wenigstens eine weitere Impedanzmatrix auf Grundlage wenigstens eines aus dem zu beurteilenden Schaltplan abgeleiteten Schaltplans bestimmt und eine Übereinstimmung der oder wenigstens einer ersten Impedanzmatrix mit wenigstens einer weiteren Impedanzmatrix bewertet.Further is, preferably parallel to the creation of the first impedance matrix, at least one further impedance matrix based at least a derived from the circuit diagram to be evaluated circuit diagram determined and a match of or at least one first impedance matrix with at least one further impedance matrix rated.

Im Rahmen der vorliegenden Anmeldung sei unter einem abgeleiteten Schaltplan insbesondere ein Schaltplan mit eingefügten diskreten parasitären Elementen verstanden. Vorteilhafterweise kann ein derartiger abgeleiteter Schaltplan basierend auf Erfahrungswerten des Fachmanns erzeugt werden. Die Erfindung eröffnet die Möglichkeit, aus unterschiedlichen abgeleiteten Schaltplänen jene auszuwählen, die die Realität am besten beschreiben.in the The scope of the present application is under a derived circuit diagram in particular a circuit diagram with inserted discrete parasitics Understood elements. Advantageously, such a derived Schematic generated based on experience of the expert become. The invention opens up the possibility select from different derived schematics those that describe the reality best.

Vorteile der ErfindungAdvantages of the invention

Entsprechend der erfindungsgemäßen Lehre wird also eine auf Grundlage einer Simulation oder Messung erhaltene Impedanzmatrix mit einer Reihe weiterer Impedanzmatrizen, die auf Grundlage von abgeleiteten Schaltplänen erhalten wurden, verglichen. Durch diese Maßnahmen ist es möglich, Feldkopplungen zwischen komplexen geometrischen Strukturen zu einzelnen physikalisch aussagekräftigen Elementen zusammenzufassen. Die Erfindung ermöglicht dabei die automatische oder halbautomatische Erzeugung eines Ersatzschaltbildes bzw. Ersatzschaltplans auf Grundlage von Informationen über Ort und Kenngrößen der in der Schaltung vorkommenden bzw. enthaltenen parasitären Elemente. Diese Informationen erleichtern es, die physikalischen Prinzipien der festzustellenden Störeinkopplungen zu verstehen und zielgerichtet angepasste Gegenmaßnahmen zu treffen.Corresponding The teaching of the invention is therefore an on Basis of a simulation or measurement obtained impedance matrix with a number of other impedance matrices based on derived schematics. These measures make field couplings possible between complex geometric structures to single physical meaningful elements. The invention allows automatic or semi-automatic Generation of an equivalent circuit diagram or equivalent circuit diagram based on of information about location and parameters the parasitic occurring or contained in the circuit Elements. This information makes it easier to understand the physical Understand the principles of the detected interference couplings and to take targeted countermeasures.

Mit besonderem Vorteil wird auf Grundlage der Bewertung einer der abgeleiteten Schaltpläne ausgewählt. Auf Grundlage der vorgenommenen Bewertung kann davon ausgegangen werden, dass dieser abgeleitete, ausgewählte Schaltplan die physikalischen Gegebenheiten und die vorhandenen parasitären Elemente am besten beschreibt.With particular advantage is based on the rating of one of the derived Schematics selected. Based on the made Evaluation can be considered that this derived, selected circuit diagram the physical conditions and best describes the parasitic elements present.

Mit besonderem Vorteil erfolgt die Bereitstellung des aus dem zu beurteilenden Schaltplan abgeleiteten Schaltplans durch Einfügen eines vermuteten parasitären Elements in den zu beurteilenden Schaltplan. Dieses Verfahren ermöglicht es in besonders vorteilhafter Weise, das vorhandene Wissen des Fachmanns zu nutzen und damit das erfindungsgemäße Verfahren besonders effektiv weiterzubilden.With particular advantage is the provision of the judged from the Wiring diagram derived wiring diagram by inserting a suspected parasitic element in the judged Circuit diagram. This procedure makes it possible in particular Advantageously, to use the existing knowledge of the skilled person and thus the inventive method especially educate effectively.

Vorteilhafterweise wird wenigstens ein parasitäres Element als Widerstand, Induktivität und/oder Kapazität eingefügt.advantageously, is at least one parasitic element as resistance, Inductance and / or capacity inserted.

Mit besonderem Vorteil lässt sich der Wert für einen Widerstand, eine Induktivität und/oder eine Kapazität des wenigstens einen parasitären Elements auf Grundlage der ersten Impedanzmatrix bestimmen. Hierdurch kann also nicht nur der Ort bzw. die Lokalisierung eines entsprechenden Elements bestimmt werden, sondern, falls dies erfolgt ist, sich auch der Wert dieses Elements angegeben werden.With particular advantage can be the value for a Resistance, inductance and / or capacity of the at least one parasitic element based on determine the first impedance matrix. As a result, not only the location or location of a corresponding element is determined but, if that has happened, the value of that as well Elements can be specified.

In Ausgestaltung lässt sich die erste Impedanzmatrix auf Grundlage der zu beurteilenden Schaltung durch eine 3D-Feldsimulation bestimmen. Entsprechende Feldsimulationen sind bekannt und in besonderer Weise geeignet, die räumliche Anordnung entsprechender Störfelder zu beschreiben. In diesem Zusammenhang sei beispielsweise auf die in der Beschreibungseinleitung zitierten Veröffentlichungen verwiesen.In an embodiment, the first impedance matrix can be determined on the basis of the circuit to be evaluated by a 3D field simulation. Corresponding field simulations are known and in particular Way suitable to describe the spatial arrangement of corresponding interference fields. In this connection, reference is made, for example, to the publications cited in the introduction to the description.

Die Einträge der ersten, hierdurch bestimmten Impedanzmatrix stellen rationale Funktionen dar, die aus simulierten und/oder gemessenen Werten in einem vorbestimmten Frequenzbereich bestimmt werden können. Die Einträge der Impedanzmatrix können als rationale Funktionen durch Pol- und Nullstellen charakterisiert werden. In dem vorgegebenen Frequenzbereich können diese rationalen Funktionen durch eine minimale Anzahl von Koeffizienten beschrieben werden, die die Nenner- und Zählerpolynome der rationalen Funktionen definieren. Die entsprechenden Gleichungen können hierbei in vorteilhafter Weise aus einem entsprechenden Fitting bzw. einer Kurvenanpassung erhalten oder direkt aus den Feldgleichungen abgeleitet werden, wie auch in den oben genannten Veröffentlichungen angegeben.The Entries of the first, thereby determined impedance matrix represent rational functions that consist of simulated and / or measured Values in a predetermined frequency range can be determined. The entries of the impedance matrix can be considered rational Functions are characterized by poles and zeros. In the given frequency range can be rational Functions described by a minimum number of coefficients which are the denominator and numerator polynomials of the rational Defining functions. The corresponding equations can this advantageously from a corresponding fitting or a curve fit or directly from the field equations derived as well as in the above publications specified.

Vorteilhafterweise wird wenigstens eine weitere Impedanzmatrix auf Grundlage wenigstens eines aus dem zu beurteilenden Schaltplan abgeleiteten Schaltplans durch Knotenanalyse (Nodalanalyse, Node Analysis) bestimmt. Auch die Knotenanalyse führt zu frequenzabhängigen Werten bzw. Funktionen. Diese Funktionen lassen sich vergleichbar zu den vorgenannten Funktionen aus den simulierten Frequenzgängen darstellen. Die Knotenanalyse ist beispielsweise in Chua & Lin, ”Computer-Aided Analysis of Electronic Circuits”, Prentice Hall, 1975 diskutiert.Advantageously, at least one further impedance matrix is determined on the basis of at least one circuit diagram derived from the circuit diagram to be evaluated by node analysis (nodal analysis, node analysis). The node analysis also leads to frequency-dependent values or functions. These functions can be compared to the aforementioned functions from the simulated frequency responses represent. The node analysis is for example in Chua & Lin, Computer-Aided Analysis of Electronic Circuits, Prentice Hall, 1975 discussed.

In besonders vorteilhafter Weise können zur Bewertung der Übereinstimmung der ersten Impedanzmatrix mit der wenigstens einen weiteren Impedanzmatrix Werte wenigstens eines Eintrags einer weiteren Impedanzmatrix in Einträge der ersten Impedanzmatrix eingesetzt werden. Hierdurch können direkt die über die erste Impedanzmatrix beschriebenen simulierten Frequenzgänge mit den aus den mit vermuteten parasitäre Elemente ergänzten Schaltplänen erhaltenen Funktionen verglichen werden.In particularly advantageous manner can be used to assess the match the first impedance matrix with the at least one further impedance matrix Values of at least one entry of a further impedance matrix in Entries of the first impedance matrix are used. hereby can directly over the first impedance matrix described simulated frequency responses with those from the schematics supplemented with suspected parasitic elements obtained functions are compared.

Durch das genannte Einsetzen der Werte wenigstens eines Eintrags einer weiteren Impedanzmatrix in Einträge der ersten Impedanzmatrix kann eine lösbare Gleichung erhalten werden, die dann zur Bestätigung der hinsichtlich des Vorliegens eines parasitären Elements getroffenen Vermutung herangezogen werden kann. Wird keine lösbare Gleichung erhalten, kann die Vermutung entsprechend verworfen werden. Im Falle des Vorliegens einer lösbaren Gleichung ist es möglich, direkt aus einem entsprechenden Matrixeintrag die Kenngrößen des parasitären Elements zu berechnen.By said substituting the values of at least one entry of a another impedance matrix in entries of the first impedance matrix a solvable equation can be obtained, which then becomes Confirmation of the presence of a parasitic Elements taken guess can be used. Will not get solvable equation, the guess can be appropriate be discarded. In the case of the presence of a detachable Equation, it is possible directly from a corresponding one Matrix entry the characteristics of the parasitic To calculate elements.

Die Erfindung betrifft zudem ein Computerprogramm mit Programmcodemitteln, die geeignet sind, ein erfindungsgemäßes Verfahren auszuführen, wenn das Computerprogramm auf einem Computer oder einer Recheneinheit ausgeführt wird.The Invention also relates to a computer program with program code means, which are suitable, a method according to the invention execute when the computer program on a computer or a computing unit is executed.

Ein erfindungsgemäß vorgesehenes Computerprogrammprodukt umfasst auf einem computerlesbaren Datenträger gespeicherte Programmcodemittel, die geeignet sind, ein erfindungsgemäßes Verfahren auszuführen, wenn das Computerprogramm auf einem Computer oder einer Recheneinheit ausgeführt wird. Geeignete Datenträger sind insbesondere Disketten, Festplatten, Flash-Speicher, EEPROMs, CD-ROMs, DVDs u. a. m. Auch ein Download eines Programms über Computernetze (Internet, Intranet usw.) ist möglich.One Computer program product provided according to the invention includes stored on a computer-readable medium Program code means which are suitable, an inventive Execute procedure when the computer program on a Computer or a computing unit is running. suitable Data carriers are in particular floppy disks, hard disks, flash memories, EEPROMs, CD-ROMs, DVDs and more a. m. Also a download of a program about Computer networks (Internet, Intranet, etc.) is possible.

Weitere Vorteile und Ausgestaltungen der Erfindung ergeben sich aus der Beschreibung und der beiliegenden Zeichnung.Further Advantages and embodiments of the invention will become apparent from the Description and attached drawing.

Es versteht sich, dass die vorstehend genannten und die nachfolgend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.It It is understood that the above and the following yet to be explained features not only in each case specified combination but also in other combinations or can be used in isolation, without the scope of the present To leave invention.

Die Erfindung ist anhand eines Ausführungsbeispiels in der Zeichnung schematisch dargestellt und wird im Folgenden unter Bezugnahme auf die Zeichnung ausführlich beschrieben.The Invention is based on an embodiment in the Drawing schematically illustrated and will be referred to below described in detail on the drawing.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

1 zeigt einen Ablaufplan eines Verfahrens gemäß einer besonders bevorzugten Ausführungsform der Erfindung. 1 shows a flowchart of a method according to a particularly preferred embodiment of the invention.

2 zeigt eine Impedanz in Abhängigkeit von einer Frequenz und hieraus ermittelte Funktionen gemäß einer besonders bevorzugten Ausführungsform der Erfindung. 2 shows an impedance as a function of a frequency and functions determined therefrom according to a particularly preferred embodiment of the invention.

3 zeigt einen Schaltplan mit parasitären Elementen, der im Rahmen einer besonders bevorzugten Ausführungsform der Erfindung überprüft wird. 3 shows a circuit diagram with parasitic elements, which is checked in a particularly preferred embodiment of the invention.

Ausführungsform(en) der ErfindungEmbodiment (s) of the invention

1 zeigt einen schematischen Ablaufplan eines Verfahrens gemäß einer besonders bevorzugten Ausführungsform der Erfindung. Der Ablaufplan ist insgesamt mit 100 bezeichnet. Die Verfahrensschritte 1 und 6 bezeichnen den Beginn und das Ende des Verfahrens. 1 shows a schematic flowchart of a method according to a particularly preferred embodiment of the invention. The schedule is total with 100 designated. The process steps 1 and 6 indicate the beginning and the end of the procedure.

In Verfahrensschritt 2 wird ein zu beurteilender Schaltplan bereitgestellt. Dieser zu beurteilende Schaltplan wird nachfolgend in den parallel bzw. unabhängig voneinander vorgesehenen Teilverfahren 10 und 20 abgearbeitet.In process step 2 a circuit diagram to be assessed is provided. This circuit diagram to be evaluated is subsequently in the parallel or independently provided sub-procedure 10 and 20 processed.

Es wird zunächst Teilverfahren 10 näher erläutert. in Schritt 11 wird der zu beurteilende Schaltplan beispielsweise in eine entsprechende Simulationseinrichtung eingelesen, die vorzugsweise eine 3D-Feldsimulation oder ein anderes geeignetes Simulationsverfahren zur Ermittlung der auftretenden Felder auf Grundlage des Schaltplans vornehmen kann. Alternativ kann in Schritt 11 eine auf Basis des zu beurteilenden Schaltplans erstellte Schaltung bereitgestellt werden, welche dann einer EMV-Messung unterzogen wird (siehe unten).It will be partial procedure first 10 explained in more detail. in step 11 For example, the circuit diagram to be assessed is read into a corresponding simulation device, which can preferably perform a 3D field simulation or another suitable simulation method for determining the occurring fields on the basis of the circuit diagram. Alternatively, in step 11 a circuit created on the basis of the circuit diagram to be assessed, which is then subjected to an EMC measurement (see below).

In Schritt 12 erfolgt eine Simulation auf Grundlage des zu beurteilenden Schaltplans oder eine Messung von realen Kenngrößen bzw. Parametern anhand einer aus dem Schaltplan erstellten Schaltung.In step 12 a simulation based on the circuit diagram to be assessed or a measurement of real parameters or parameters based on a circuit created from the circuit diagram.

In Schritt 13 wird aus den in Schritt 12 ermittelten Simulations- bzw. Messergebnissen eine Impedanzmatrix erstellt. Die Impedanzmatrix weist rationale Funktionen als Einträge auf, deren Koeffizienten von den in der Schaltung verwendeten Elementen und von den vorhandenen Störungen abhängen. Die Bestimmung der Impedanzmatrix bzw. der Matrizeneinträge kann, wie weiter unten in Zusammenhang mit 2 erläutert, beispielsweise aus einem Kurvenfitting der entsprechenden Transferfunktionen und einer nachfolgenden Bestimmung der zugehörigen Polgnome erfolgen.In step 13 will be out of step in 12 determined simulation or measurement results created an impedance matrix. The impedance matrix has rational functions as entries whose coefficients depend on the elements used in the circuit and the interference present. The determination of the impedance matrix or the matrix entries can, as described below in connection with 2 explained, for example, from a curve fitting of the corresponding transfer functions and a subsequent determination of the associated Polgnome done.

In Schritt 14 wird beispielsweise ein Eintrag der Impedanzmatrix erhalten und für die nachfolgenden Schritte zur Verfügung gestellt. Hierdurch endet das Teilverfahren 10 mit der Ausgabe wenigstens eines Impedanzmatrixeintrages.In step 14 For example, an entry of the impedance matrix is obtained and provided for the subsequent steps. This ends the sub-procedure 10 with the output of at least one impedance matrix entry.

Es versteht sich, dass im Rahmens des Teilverfahren 10 nicht notwendigerweise nur ein Impedanzmatrixeintrag bereitgestellt wird, vielmehr kann hier eine Reihe derartiger Einträge erhalten werden, die dann für die weiteren Verfahrensschritte zur Verfügung stehen.It is understood that under the sub-procedure 10 not necessarily only an impedance matrix entry is provided, but rather a number of such entries can be obtained here, which are then available for the further method steps.

Im Folgenden wird Teilverfahren 20 näher erläutert. Im Verfahrensschritt 21 wird der Schaltplan für die nachfolgenden Modifikationen zur Verfügung gestellt.The following is a sub-procedure 20 explained in more detail. In the process step 21 the circuit diagram for the following modifications is provided.

Im Verfahrenschritt 22 wird der Schaltplan mit einem oder mit mehreren vermuteten parasitären Elementen ausgestattet. Das Hinzufügen dieses parasitären Elements bzw. dieser parasitären Elemente erfolgt vorteilhafterweise unter Ausnutzung der Erfahrung eines Fachmanns auf dem Gebiet der EMV, ferner können quasistatische Loser eingesetzt werden. Hierdurch wird ein aus dem zu beurteilenden Schaltplan abgeleiteter Schaltplan erhalten.In the process step 22 the circuit diagram is equipped with one or more suspected parasitic elements. The addition of this parasitic element or these parasitic elements is advantageously carried out using the experience of a person skilled in the field of EMC, also quasi-static Loser can be used. As a result, a derived from the circuit diagram to be evaluated circuit diagram is obtained.

In Verfahrenschritt 23 wird aus dem im Schritt 22 erhaltenen abgeleiteten Schaltplan beispielsweise durch Knoten- oder Maschenanalyse eine Impedanzmatrix bestimmt. Diese Impedanzmatrix weist als Einträge rationale Funktionen mit unbekannten Koeffizienten auf, die die entsprechenden Elemente und die zugehörigen Störungen wiedergeben. Die Matrizeneinträge sind weiter unten in Zusammenhang mit 3 näher erläutert. Auch im Teilverfahren 20 wird in Schritt 24 wenigstens ein Matrizeneintrag für die weiteren Verfahrenschritte bereitgestellt. Es sei betont, dass in Ausgestaltung das Teilverfahren 20 mehrmals parallel durchführbar ist, wobei mehrere abgeleitete Schaltpläne mit entsprechenden Impedanzmatrizen bzw. -matrizeneinträgen erhalten werden.In process step 23 will be out of the step 22 obtained derived circuit diagram, for example, by node or mesh analysis determines an impedance matrix. This impedance matrix has as entries rational functions with unknown coefficients which represent the corresponding elements and the associated disturbances. The template entries are related below 3 explained in more detail. Also in the partial procedure 20 will be in step 24 at least one template entry is provided for the further method steps. It should be emphasized that in design the sub-procedure 20 be performed several times in parallel, wherein a plurality of derived circuit diagrams are obtained with corresponding impedance matrices or -matrizeneinträge.

In Verfahrenschritt 3 werden die aus dem Teilverfahren 10 und 20 bereitstehenden Ergebnisse einer Bewertung zugeführt. Diese Bewertung kann dabei in Form eines Vergleichs auf Grundlage der jeweiligen in Teilverfahren 10 und 20 erhaltenen Matrizeneinträge vorgenommen werden. In Verfahrensschritt 4, der unten noch näher erläutert wird, erfolgt durch eine Beurteilung, ob eine Übereinstimmung der ersten Impedanzmatrix mit der zweiten Impedanzmatrix vorliegt. Es sei betont, dass Vergleichsschritt 3 insbesondere auch mehrere Matrizen aus Teilverfahren 10 und mehrere Matrizen aus Teilverfahren 20 umfassen kann.In process step 3 will be from the sub-procedure 10 and 20 the results of the evaluation. This evaluation may take the form of a comparison based on the respective sub-procedure 10 and 20 received template entries are made. In process step 4 , which will be explained in more detail below, is made by judging whether there is a match of the first impedance matrix with the second impedance matrix. It should be emphasized that comparison step 3 especially several Matrices from partial process 10 and multiple matrices from sub-procedures 20 may include.

Wird aufgrund der in Schritt 4 vorgenommenen Beurteilung festgestellt, dass eine Übereinstimmung der Matrizeneinträge nicht vorliegt, ist die Vermutung hinsichtlich des Vorhandenseins und/oder der Lokalisierung des bzw. der in Schritt 22 zur Erhaltung des abgeleiteten Schaltplans eingefügten parasitären Elemente als falsch anzusehen. In diesem Fall kann beispielsweise über Ablaufpfeil 42 erneut ein Teilverfahren 20 ausgeführt werden, wobei dann andere parasitäre Elemente eingesetzt und beurteilt werden.Is due to in step 4 If it has been determined that there is no match of the template entries, the presumption of presence and / or location in step (s) is established 22 consider parasitic elements inserted to preserve the derived schematic as false. In this case, for example, via the expiration arrow 42 again a sub-procedure 20 are executed, in which case other parasitic elements are used and assessed.

Wird eine hinreichende Übereinstimmung der ersten Impedanzmatrix mit wenigstens einer weiteren Impedanzmatrix (bzw. eine entsprechende Übereinstimmung der Matrizeneinträge) festgestellt, läuft das Verfahren weiter zu Verfahrensschritt 5, in dem durch eine Lösung der in den Matrizeneinträgen vorliegenden Gleichungen eine Bestimmung der Kenngrößen der parasitären Elemente vorgenommen werden kann. Das Verfahren gelangt damit entweder zum Ende oder wird gemäß Ablaufpfeil 51 fortgeführt, wobei beispielsweise ein neues EMV- Problem oder eine neue Schaltung bzw. ein neuer Schaltplan entsprechend dem Ablaufplan abgearbeitet werden kann.If a sufficient match of the first impedance matrix with at least one further impedance matrix (or a corresponding match of the matrix entries) is established, the method continues to the method step 5 in which a determination of the characteristics of the parasitic elements can be made by a solution of the equations present in the matrix entries. The procedure either ends or is executed according to the flow arrow 51 continued, for example, a new EMC problem or a new circuit or a new circuit diagram can be processed according to the schedule.

In 2 ist eine frequenzabhängige Impedanz (Frequenzgang) dargestellt, die aus einer Simulation einer Schaltung eines elektronischen Steuergeräts bestimmt wurde. Es versteht sich, dass auch eine Messung als Grundlage eines entsprechenden Verfahrens verwendet werden kann. Es werden die drei Portgrößen Z₁₁, Z₁₂ und Z₂₂ verwendet. Der reale Verlauf ist hierbei mit 201 bezeichnet. Im Rahmen der nachfolgenden Beurteilung wird lediglich ein Frequenzbereich betrachtet, beispielsweise der Bereich von 1 × 10⁶ bis 2 × 10⁸ Hz, bzw. eine Resonanz wird ausgewählt (im Beispiel bei ca. 10⁸ Hz). Oberhalb dieser Frequenz hat das Ersatzschaltbild keine Gültigkeit. Es wird ein Polynom angefittet, das den Verlauf der Kurven 201 bis zur maximalen Frequenz 2 × 10⁸ Hz beschreibt. Die Linien 203 stellen die Portgrößen des erhaltenen Ersatzschaltbildes dar.In 2 is a frequency-dependent impedance (frequency response) shown, which was determined from a simulation of a circuit of an electronic control unit. It is understood that a measurement can also be used as the basis of a corresponding method. The three port sizes Z ₁₁ , Z ₁₂ and Z ₂₂ are used. The real process is here with 201 designated. In the context of the subsequent assessment, only one frequency range is considered, for example the range from 1 × 10 ⁶ to 2 × 10 ⁸ Hz, or a resonance is selected (in the example at approximately 10 ⁸ Hz). Above this frequency, the equivalent circuit has no validity. A polynomial is fitted to the course of the curves 201 to the maximum frequency 2 × 10 ⁸ Hz describes. The lines 203 represent the port sizes of the resulting equivalent circuit diagram.

Durch entsprechende Messung und/oder Simulation werden zugehörige Impedanzmatrizen erhalten. Unter den üblichen Voraussetzungen kann die Impedanzmatrix eines Zweitors wie folgt angegeben werden:

By appropriate measurement and / or simulation associated impedance matrices are obtained. Under the usual conditions, the impedance matrix of a two-port can be specified as follows:

Für ein N-Tor ergibt sich entsprechend die folgende Form:

For an N-gate the following form results:

Die Impedanzmatrizen weisen als Matrizeneinträge Z jeweils rationale Funktionen in Form der nachstehend angegebenen Gleichung (3) auf, welche zur Beurteilung der Übereinstimmung verwendet werden.The Impedance matrices have as template entries Z respectively rational functions in the form of the equation given below (3) which is used to judge compliance become.

In 3 ist zur Veranschaulichung ein Schaltplan 300 dargestellt, der die Induktivitäten L1 bis L4, die Kapazitäten C1 bis C3 und den Widerstand R2 aufweist.In 3 is a circuit diagram for illustrative purposes 300 which has the inductors L1 to L4, the capacitances C1 to C3 and the resistor R2.

Der Schaltpan 300 gibt eine Anordnung mit einer Platine 301, einem Messtisch 302 und einem Kabel 303 wieder. P1 und P2 bezeichnen Ports, auf die sich die nachfolgend aufgestellte Impedanzmatrix bezieht. Ferner sind entsprechende Kenngrößen der Elemente angegeben. Die Induktivitäten L1, L2 und L4 sowie die Kapazität C1 lassen sich direkt aus den realen physikalischen Gegebenheiten herleiten. So bezeichnen die Elemente L4 und C1 Induktivität und Kapazität einer Leiterbahn der Platine 301, die Elemente L1 und L2 repräsentieren Induktivitäten, die sich von der Länge des Kabels 303 herleiten.The switching chip 300 gives an arrangement with a circuit board 301 , a measuring table 302 and a cable 303 again. P1 and P2 indicate ports to which the following impedance matrix refers. Furthermore, corresponding characteristics of the elements are given. The inductances L1, L2 and L4 as well as the capacitance C1 can be derived directly from the real physical conditions. Thus, the elements L4 and C1 denote inductance and capacitance of a printed circuit board of the board 301 , the elements L1 and L2 represent inductances that differ from the length of the cable 303 derived.

L3, C2 und C3 stellen im Gegensatz dazu parasitäre Elemente dar, wobei L3 die Gegeninduktivität im Messtisch 302 und C2 sowie C3 Kapazitäten gegenüber dem Tisch 302 angeben. Zumindest das Vorhandensein von C3 war im zu untersuchenden Fall nicht vorhersehbar.In contrast, L3, C2 and C3 are parasitic elements, L3 being the mutual inductance in the measuring stage 302 and C2 as well as C3 capacities opposite the table 302 specify. At least the presence The presence of C3 was unpredictable in the case under study.

Der dargestellte Schaltplan kann daher in einen funktionalen Teil mit L1, L2, L4, R2 und C1 und in einen nichtfunktionalen Teil mit den parasitären Elementen L3, C2 und C3 unterteilt werden.Of the shown circuit diagram can therefore be in a functional part with L1, L2, L4, R2 and C1 and into a non-functional part with the parasitic elements L3, C2 and C3 are divided.

Entsprechend einer Ausführungsform der Erfindung kann auf Grundlage des Schaltplans eine Knotenanalyse vorgenommen werden, auf deren Grundlage eine Impedanzmatrix erstellt werden kann, wobei ein Eintrag der Impedanzmatrix beispielsweise die in Gleichung (4) aufgeführte Form aufweist.Corresponding An embodiment of the invention may be based on the circuit diagram, a node analysis are made on the Based on an impedance matrix can be created using an entry the impedance matrix, for example, that listed in equation (4) Form has.

Durch Einsetzen der Koeffizienten der Gleichung (4) in die über eine Simulation und/oder Messung ermittelten Funktionen entsprechend Gleichung (3) können in vorliegendem Fall beispielsweise folgende Beziehungen in Form eines Satzes algebraischer Gleichungen angegeben werden: a0 = 1 a2 = C1L1 + C1L2 b1 = C1 + C2 b3 = C1C2L1 + C1C2L2 a1 = b0 = b2 = 0 By substituting the coefficients of equation (4) into the functions determined by simulation and / or measurement according to equation (3), in the present case, for example, the following relationships can be given in the form of a set of algebraic equations: a 0 = 1 a 2 = C 1 L 1 + C 1 L 2 b 1 = C 1 + C 2 b 3 = C 1 C 2 L 1 + C 1 C 2 L 2 a 1 = b 0 = b 2 = 0

Entspricht die Lösung der Eingabe, kann in diesem Fall die Vermutung hinsichtlich der Präsenz der parasitären Elemente bestätigt werden und eine direkte Berechnung von entsprechenden Kenngrößen erfolgen. Falls eine Lösung nicht möglich ist, ist der abgeleitete Schaltplan zu verwerfen.Complies the solution of the input, in this case, the guess regarding the presence of the parasitic elements be confirmed and a direct calculation of appropriate Characteristics take place. If a solution is not possible, the derived wiring diagram must be rejected.

Die Zeichnungen, die Beschreibung und die Ansprüche enthalten zahlreiche Markmale in Kombination. Der Fachmann wird die Merkmale zweckmäßigerweise auch einzeln betrachten und zu sinnvollen weiteren Kombinationen zusammenfassen. Es versteht sich, dass in den dargestellten Figuren nur beispielhafte Ausführungsformen der Erfindung dargestellt sind. Daneben ist jede andere Ausführungsform denkbar, ohne den Rahmen der Erfindung zu verlassen.The Drawings containing the description and the claims numerous marks in combination. The skilled person will become the characteristics expediently also consider individually and to summarize meaningful further combinations. It understands itself, that in the illustrated figures only exemplary embodiments the invention are shown. Next to this is every other embodiment conceivable, without departing from the scope of the invention.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte Nicht-PatentliteraturCited non-patent literature

- "To reduce the model order in electromagnetic field simulations", Cuvillier Verlag Göttingen, 2004 [0010]
Bracken et al., "S-Domine Methods for Simultaneous Time and Frequency Characterization of Electromagnetic Devices", IEEE Trans. Microwave Theory Tech. 1998, 46, 1277 and Gustavsen & Semlyen, "Rational Approximation of Frequency Domain Responses by Vector Fitting", IEEE Trans. Power Deliv. 1999, 14, 1052 [0010]
Chua & Lin, "Computer-Aided Analysis of Electronic Circuits", Prentice Hall, 1975 [0025]

Claims

Method for producing an equivalent circuit diagram suitable for the analysis of electromagnetic compatibility, having the following steps: a) determining ( 13 ) of a first impedance matrix based on a simulation ( 12 ) based on the circuit diagram to be assessed and / or a measurement ( 12 ) of values of an equivalent circuit diagram created from the circuit diagram to be assessed, b) determining ( 23 ) of at least one further impedance matrix on the basis of at least one equivalent circuit diagram derived from the circuit diagram to be evaluated ( 300 ), and c) Rate ( 4 ) a match of the first impedance matrix with the at least one further impedance matrix.

Method according to Claim 1, in which one of the derived circuit diagrams ( 300 ) based on the evaluation ( 4 ) is selected.

Method according to Claim 1 or 2, in which at least one derived circuit diagram ( 300 ) by inserting ( 22 ) at least one parasitic element (C2, C3, L3) is obtained in the circuit diagram to be evaluated.

The method of claim 3, wherein at least one parasitic element as resistance, inductance (L3) and / or capacitance (C2, C3) is inserted.

Method according to Claim 4, in which the value for a resistance, an inductance and / or a capacitance of the at least one parasitic element (C2, C3, L3) is determined on the basis of the first impedance matrix ( 5 ) becomes.

Method according to one of the preceding claims, in which the first impedance matrix is based on a 3D field simulation ( 12 ) is determined on the basis of the circuit diagram to be evaluated.

Method according to one of the preceding claims, in which the entries of the first impedance matrix represent rational functions consisting of simulated and / or measured values ( 201 ) are determined in a predetermined frequency range.

Method according to one of the preceding claims, in which the at least one further impedance matrix is based on at least one circuit diagram derived from the circuit diagram to be evaluated ( 300 ) is determined by nodal analysis.

Method according to one of the preceding claims, in which to evaluate the match of the first impedance matrix with the at least one further impedance matrix values at least an entry of another impedance matrix in entries the first impedance matrix are used.

Method according to Claim 9, in which, if a solvable equation is obtained by inserting values of at least one entry of a further impedance matrix into entries of the first impedance matrix, a corresponding derived circuit diagram ( 300 ) and the values of the at least one parasitic element (C2, C3, L3) are calculated.

Computer program with program code means for execution A method according to any one of the preceding claims, if the computer program is on a computer or a computing unit is performed.

Computer program product with program code means, stored on a computer-readable medium are to complete all steps of a procedure according to one of the claims 1 to 10, if the computer program on a Computer or a computing unit is running.