DE102008035901A1 - Process for the production of optoelectronic components and optoelectronic component - Google Patents
Process for the production of optoelectronic components and optoelectronic component Download PDFInfo
- Publication number
- DE102008035901A1 DE102008035901A1 DE200810035901 DE102008035901A DE102008035901A1 DE 102008035901 A1 DE102008035901 A1 DE 102008035901A1 DE 200810035901 DE200810035901 DE 200810035901 DE 102008035901 A DE102008035901 A DE 102008035901A DE 102008035901 A1 DE102008035901 A1 DE 102008035901A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- electrically conductive
- substrate wafer
- optoelectronic
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 238000005538 encapsulation Methods 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 13
- 239000007769 metal material Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 7
- 229920001296 polysiloxane Polymers 0.000 claims description 7
- 238000007650 screen-printing Methods 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 238000001721 transfer moulding Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 239000008393 encapsulating agent Substances 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 49
- 238000002161 passivation Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 7
- 241000219739 Lens Species 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 240000004322 Lens culinaris Species 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 210000001654 germ layer Anatomy 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
Abstract
Verfahren zur waferbasierten Herstellung einer Mehrzahl von optoelektronischen Bauelementen mit jeweils mindestens einem Halbleiterkörper und einem Bauelementgehäuse, bei dem eine Mehrzahl von optoelektronischen Halbleiterkörpern mit jeweils einem ersten elektrischen Kontakt und einem zweiten elektrischen Kontakt und ein Substratwafer (10) mit einer ersten Hauptfläche (12) und einer zweiten Hauptfläche (12') bereitgestellt werden, mindestens zwei einen Abstand voneinander aufweisende Vertiefungen im Substrat (10) von der ersten Hauptfläche (12) her ausgebildet werden, elektrisch leitfähiges Material in die Vertiefungen eingebracht wird, der Substratwafer derart gedünnt wird, dass das elektrisch leitfähige Material im Bereich der Vertiefungen elektrisch leitende Durchführungen durch das Substrat (10) bildet, die optoelektronischen Halbleiterkörper (30) auf der ersten Hauptfläche des Substratwafers aufgebracht werden, elektrich leitende Verbindungen zwischen den elektrischen Kontakten der Halbleiterkörper und jeweils diesen zugeordneten Durchführungen ausgebildet werden, eine Mehrzahl von jeweils mindestens einen Halbleiterkörper umhüllenden Verkapselungen auf den Substratwafer aufgebracht werden und der Substratwafer zwischen den Verkapselungen derart zerteilt wird, dass voneinander getrennte optoelektronische Bauelemente entstehen. Es wird ein derart hergestelltes Bauelement angegeben.A method for wafer-based production of a plurality of optoelectronic components, each having at least one semiconductor body and a component housing, in which a plurality of optoelectronic semiconductor bodies each having a first electrical contact and a second electrical contact and a substrate wafer (10) having a first main surface (12) and a second main surface (12 ') are provided, at least two spaced recesses in the substrate (10) from the first main surface (12) are formed forth, electrically conductive material is introduced into the recesses, the substrate wafer is thinned such that the electrically conductive material in the region of the recesses forms electrically conductive feedthroughs through the substrate (10), the optoelectronic semiconductor bodies (30) are applied to the first main surface of the substrate wafer, electrically conductive connections between the electrical ones Contacts of the semiconductor body and each of these associated feedthroughs are formed, a plurality of at least one semiconductor body enclosing encapsulants are applied to the substrate wafer and the substrate wafer is divided between the encapsulations such that separate optoelectronic devices arise. It is specified such a manufactured device.
Description
Die vorliegende Erfindung betrifft ein Verfahren zur waferbasierten Herstellung einer Mehrzahl von optoelektronischen Bauelementen und ein optoelektronisches Bauelement.The The present invention relates to a method for wafer-based Production of a plurality of optoelectronic components and an optoelectronic component.
Optoelektronische Bauelemente verdrängen zunehmend aufgrund ihres hohen Wirkungsgrades, ihrer langen Lebensdauer und ihrer Robustheit in zahlreichen Anwendungsgebieten klassische Glüh- und Entladungslampen. Dabei spielen oberflächenmontierbare Ausführungen eine bedeutende Rolle. Sie können auf einfache Weise in verschiedenste Anwendungen integriert werden.Optoelectronic Due to their high efficiency, components are increasingly displacing theirs long life and its robustness in numerous applications classic incandescent and discharge lamps. It play surface mountable Executions a significant role. You can be easily integrated into a wide variety of applications.
Eine
neuere Technologie zur Herstellung von hellen oberflächenmontierbaren
Leuchtdioden ist in
Sogenannte High Brightness LEDs erfordern einen Gehäuseaufbau, der eine gute Wärmeableitung vom LED-Chip gewährleistet. Zudem sollen weitere optische Komponenten, wie z. B. Linsen, auf einfache Weise in einen solchen Gehäuseaufbau integrierbar sein.So-called High Brightness LEDs require a housing construction that ensures good heat dissipation from the LED chip. In addition, other optical components such. As lenses, on easy way into such a housing structure integrable be.
Eine Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Herstellen eines optoelektronischen Bauelements anzugeben, das waferbasiert ist und wenige, möglichst einfache Prozess-Schritte umfasst. Weiterhin soll ein optoelektronisches Bauelement bereitgestellt werden, das auf einfache Weise waferbasiert herstellbar ist.A The object of the present invention is a method for producing of an optoelectronic component which is wafer-based is and includes few, simple process steps. Furthermore, an optoelectronic component is to be provided be produced in a simple manner based on wafers.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruches 1 bzw. durch ein Bauelement mit den Merkmalen des Patentanspruches 11 gelöst. Vorteilhafte Weiterbildungen des Verfahrens und des Bauelements sind in den Unteransprüchen 2 bis 10 bzw. 12 bis 15 angegeben.These The object is achieved by a method having the features of the claim 1 or by a component having the features of claim 11 solved. Advantageous developments of the method and the component are in the subclaims 2 to 10 or 12 to 15 indicated.
Ein Verfahren nach der Erfindung umfasst vorzugsweise folgende Schritte:
- – Bereitstellen eines Substratwafers mit einer ersten und einer der ersten gegenüberliegenden zweiten Hauptfläche,
- – Aufbringen einer mit Öffnungen versehenen Maskenschicht auf die erste Hauptfläche,
- – Bilden von Gräben in dem Substrat im Bereich der Maskenöffnungen,
- – Entfernen der Maskenschicht
- – Ausbilden einer Passivierungsschicht, die die Gräben auskleidet,
- – Zumindest teilweises Füllen der Gräben mit metallischem Material,
- – Entfernen von Substratmaterial von der zweiten Hauptfläche her, derart, dass das metallische Material auf der von der ersten Hauptfläche abgewandten Seite des Substratwafers freigelegt wird und dadurch metallische Durchführungen durch den Substratwafer gebildet werden,
- – Aufbringen eines optoelektronischen Halbleiterkörpers auf eine der metallischen Durchführungen,
- – elektrisches Verbinden von elektrischen Kontakten des Halbleiterkörpers mit metallischen Durchführung des Substratwafers, und
- – Ausbilden einer den Halbleiterkörper umhüllenden Linse mittels eines Spritzpressverfahrens.
- Providing a substrate wafer having a first and one of the first opposing second major surfaces,
- Applying an apertured mask layer to the first major surface,
- Forming trenches in the substrate in the region of the mask openings,
- - Remove the mask layer
- Forming a passivation layer lining the trenches,
- At least partially filling the trenches with metallic material,
- Removal of substrate material from the second major surface, such that the metallic material is exposed on the side of the substrate wafer remote from the first main surface, thereby forming metallic feedthroughs through the substrate wafer,
- Applying an optoelectronic semiconductor body to one of the metal bushings,
- - electrically connecting electrical contacts of the semiconductor body with metallic passage of the substrate wafer, and
- - Forming a semiconductor body enveloping the lens by means of a transfer molding process.
Es werden metallische Durchführungen in einem Substratwafer gebildet, die sowohl auf der dessen Vorderseite, d. h. dessen erster Hauptfläche, als auch auf dessen Rückseite, d. h. dessen zweiter Hauptfläche, frei gelegt sind. Zur Strukturierung der Gräben kann ein nasschemisches Ätzverfahren oder ein Trockenätzverfahren oder eine Kombination solcher Verfahren eingesetzt werden. Auf diese Weise können Durchführungen mit großer Querschnittsfläche hergestellt werden, die im Betrieb des optoelektronischen Bauelements eine gute Wärmeableitung vom Halbleiterkörper aus dem Bauelementgehäuse heraus ermöglichen.It become metallic feedthroughs in a substrate wafer formed on both the front, d. H. its first Main surface, as well as on its back, d. H. whose second main surface is exposed. For structuring The trenches can be a wet-chemical etching process or a dry etching process or a combination thereof Procedures are used. In this way, bushings can be made with a large cross-sectional area, in the operation of the optoelectronic device good heat dissipation from Semiconductor body out of the component housing enable.
In einer vorteilhaften Ausführungsform besteht der Substratwafer aus einem elektrisch leitfähigen Material, bevorzugt aus Silizium oder aus einem auf Silizium basierenden Material, und werden die Innenflächen der Vertiefungen vor dem Einbringen des elektrisch leitfähigen Materials mit einer elektrisch isolierenden Schicht versehen.In According to an advantageous embodiment, the substrate wafer made of an electrically conductive material, preferably made of Silicon or from a silicon-based material, and become the inner surfaces of the recesses before introducing the electric conductive material with an electrically insulating Layer provided.
Die Verkapselung wird vorzugsweise mittels eines Spritzpressverfahrens auf den Substratwafer aufgebracht und besteht bevorzugt aus einem Silikonmaterial. Die Verkapselung kann auf diese Weise technisch sehr einfach als Linse ausgebildet werden.The Encapsulation is preferably by means of a transfer molding process applied to the substrate wafer and preferably consists of a Silicone material. The encapsulation can be technical in this way very easy to be formed as a lens.
Das Verfahren erlaubt die Herstellung einer flachen Bauform mit einer sehr stabilen Verbindung zwischen Chipträger und Linse. Ein Siliziumsubstrat bietet eine sehr gute Oberfläche für ein nachfolgendes Aufbringen einer Silikonlinse mittels Spritzpressen an. Es sind nur wenige Prozessschritte nötig, was eine kostengünstige Produktion ermöglicht.The Method allows the production of a flat design with a very stable connection between chip carrier and lens. A silicon substrate provides a very good surface for a subsequent application of a silicone lens by means of transfer molding at. There are only a few process steps needed, what a low cost production possible.
Die Vertiefungen werden vorteilhafterweise mittels Aufbringen einer Maske auf die erste Hauptfläche des Substratwafers und nachfolgendem Ätzen des Substratmaterials hergestellt.The Wells are advantageously by applying a Mask on the first major surface of the substrate wafer and following etching of the substrate material.
Bei einer vorteilhaften Ausführungsform werden die Innenflächen der Vertiefungen zunächst mit einer Metallschicht versehen und nachfolgend die Vertiefungen zumindest teilweise mit metallischem Material gefüllt, beispielsweise mittels aus der Dünnfilmtechnologie grundsätzlich bekannter chemischer oder physikalischer Gasphasenabscheidung (CVD, PVD, PECVD).In an advantageous embodiment, the inner surfaces of the recesses are first with provided a metal layer and subsequently the wells at least partially filled with metallic material, for example by means of the generally known from thin-film technology chemical or physical vapor deposition (CVD, PVD, PECVD).
Bei einer vorteilhaften Ausführungsform erfolgt das Füllen der Vertiefungen mit metallischem Material mittels Siebdruck einer Metallpaste und nachfolgendem Sintern der Metallpaste. Insbesondere bei Durchführungen mit größerem Durchmesser ist die Strukturauflösung eines Siebdruckverfahrens ausreichend. Diese Ausführungsform weist eine geringe Komplexität in der Prozessführung auf. Sie erfordert keine nachträgliche beispielsweise lithographische Strukturierung einer Metallschicht auf dem Substrat, so dass auf diese Weise eine einfache und kostengünstige Herstellung des optoelektronischen Bauelements möglich ist.at In an advantageous embodiment, the filling takes place the recesses with metallic material by screen printing a Metal paste and subsequent sintering of the metal paste. Especially for bushings with a larger diameter the structure resolution of a screen printing process is sufficient. This embodiment has a low complexity in the litigation. It requires no additional for example, lithographic structuring of a metal layer on the substrate, making this a simple and inexpensive Production of the optoelectronic component possible is.
Bei einer anderen vorteilhaften Ausführungsform wird mittels eines galvanischen Abscheideverfahrens metallisches Material in die Vertiefungen eingebracht. Das metallische Material wird dazu beispielsweise vermittels einer lithographisch hergestellten Maske nur in den Vertiefungen abgeschieden.at Another advantageous embodiment is by means of of a galvanic deposition method metallic material in introduced the wells. The metallic material is added for example by means of a lithographically produced mask deposited only in the wells.
Bei einer vorteilhaften Variante wird das metallische Material auf der Seite der Vertiefungen konform, das heißt ganzflächig auf den Substratwafer abgeschieden und nachfolgend außerhalb der Vertiefungen wieder vom Substratwafer entfernt. Letzteres wird beispielsweise wiederum vermittels einer lithographisch hergestellten Maske und eines Ätzprozesses oder mittels eines chemisch-mechanischen Polierschrittes bewerkstelligt.at an advantageous variant, the metallic material on the Side of the wells compliant, that is, the entire surface deposited on the substrate wafer and subsequently outside the wells again removed from the substrate wafer. The latter will for example, again by means of a lithographically produced Mask and an etching process or by means of a chemical-mechanical Polishing step accomplished.
Bei Verwendung eines Siliziumsubstratwafers wird die Maske vorzugsweise mittels Ausbilden einer Maskenschicht auf dem Substratwafer und nachfolgendem lithographischen Strukturieren der Maskenschicht, derart, dass an Stellen, an denen die Vertiefungen vorgesehen sind, in der Maskenschicht Fenster ausgebildet werden, hergestellt. Eine Maskenschicht aus Siliziumoxid kann dabei beispielsweise mittels thermischer Oxidation der Oberfläche des Siliziumsubstratwafers oder mittels CVD (Chemical Vapor Deposition) ausgebildet werden. Nach dem lithographischen Strukturieren der Maskenschicht – solche Strukturierungsverfahren sind aus der Siliziumtechnologie grundsätzliche bekannt und werden von daher an dieser Stelle nicht näher erläutert – werden dann nachfolgend in den Fenstern der Maske die Vertiefungen in den Siliziumsubstratwafer geätzt, beispielsweise mittels KOH oder eines ähnlichen Ätzmittels oder mittels eines aus der Siliziumtechnologie grundsätzlich bekannten Trockenätzverfahrens. Ebenso ist es möglich, die Vertiefungen in dem Siliziumsubstratwafer mittels eines Laserstrahls zu bilden. Nachfolgend werden die Innenflächen der Vertiefungen mit einer elektrisch isolierenden Schicht versehen, beispielsweise mittels thermischer oder CVD-Passivierung, gefolgt vom Aufbringen einer Keimschicht für das metallische Material zum Füllen der Vertiefungen. Auf die Keimschicht wird eine weitere Maskenschicht aufgebracht und nachfolgend lithographisch strukturiert, derart, dass sich über den Vertiefungen Fenster befinden, durch die dann das metallische Material zum Füllen der Vertiefungen eingebracht wird. Bei einer alternativen Methode wird mittels Siebdruck eine Metallpaste in die Vertiefungen gedrückt und nachfolgend gesintert, bevor diese dann zur Verstärkung mit einer Metallschicht plattiert wird.at Using a silicon substrate wafer, the mask is preferred by forming a mask layer on the substrate wafer and following lithographic patterning of the mask layer such that Places where the recesses are provided, in the mask layer windows be formed, produced. A mask layer of silicon oxide can, for example, by means of thermal oxidation of the surface of the silicon substrate wafer or by CVD (Chemical Vapor Deposition) be formed. After lithographic structuring of the Mask layer - such patterning methods are out The silicon technology fundamentally known and used by therefore not explained in detail at this point - be then below in the windows of the mask the wells in the Etched silicon substrate wafer, for example by means of KOH or a similar etchant or by means of a basically known dry etching process from silicon technology. As well For example, it is possible to have the depressions in the silicon substrate wafer to form by means of a laser beam. The following are the inner surfaces the recesses provided with an electrically insulating layer, for example, by means of thermal or CVD passivation followed from the application of a seed layer for the metallic material to fill the wells. On the germ layer becomes a applied further mask layer and subsequently lithographically structured, such that over the wells window through which then the metallic material for filling the wells is introduced. In an alternative method a metal paste is pressed into the recesses by screen printing and subsequently sintered, before then reinforcing is plated with a metal layer.
Photolithographie ist eine Standardtechnik der Halbleiterherstellung und ermöglicht vorteilhafterweise eine hohe Ausbeute bei bereits etablierten Prozessführungen.photolithography is a standard technique of semiconductor manufacturing and enables advantageously a high yield in already established process control.
Metalle werden beispielsweise mittels eines Sputterverfahrens mit hoher Effizienz auf die Oberfläche eines Halbleiterwafers aufgebracht. Die dadurch entstehende konforme Bedeckung des Halbleiterwafers kann mittels geeigneter Resistmasken strukturiert werden, um das/die Metall/e außerhalb der Vertiefungen zu entfernen. Da das Muster der Vertiefungen zu dem der Maske für die Vertiefungen komplementär ist, kann vorzugsweise dieselbe Photomaske eingesetzt werden, was zu einer Reduzierung der Produktionskosten führt.metals For example, by means of a sputtering process with high Efficiency applied to the surface of a semiconductor wafer. The resulting conformal coverage of the semiconductor wafer can be patterned by means of suitable resist masks to the / Remove metal / s outside the wells. Since that Pattern of the pits to that of the mask for the pits is complementary, preferably the same photomask can be used which leads to a reduction in production costs.
Vorliegend geeignete Metalle sind beispielsweise Gold, Kupfer, Palladium oder jede andere Kombination von galvanisch oder anderweitig abscheidbaren Metallen mit hinreichend hoher thermischer und/oder elektrischer Leitfähigkeit.present suitable metals are, for example, gold, copper, palladium or any other combination of galvanic or otherwise depositable Metals with sufficiently high thermal and / or electrical Conductivity.
Das Freilegen der Durchführungen an der zweiten Hauptfläche, sprich an der Rückseite des Substratwafers erfolgt bei einer vorteilhaften Ausführungsform des Verfahrens mittels einer chemisch-mechanischen Poliermethode.The Exposing the bushings to the second major surface, That is, at the back of the substrate wafer takes place at an advantageous embodiment of the method by means a chemical-mechanical polishing method.
Nachfolgend werden optoelektronische Halbleiterkörper auf den Substratwafer aufgebracht, vorzugsweise jeweils auf eine der elektrischen Durchführungen, und die elektrischen Kontakte des Halbleiterkörpers mit jeweils einer elektrischen Durchführung verbunden, bevor dann die Verkapselungen auf die Halbleiterkörper aufgebracht werden und schließlich der Substratwafer zwischen den Verkapselungen durchtrennt wird.following become opto-electronic semiconductor bodies on the substrate wafer applied, preferably in each case to one of the electrical feedthroughs, and the electrical contacts of the semiconductor body with each connected to an electrical feedthrough before then the encapsulants applied to the semiconductor body and finally the substrate wafer between the encapsulations is severed.
Bei einer besonders vorteilhaften Ausführungsform des Verfahrens wird eine Kombination aus einem Siliziumsubstrat mit einer Silikonlinse als Verkapselung für den Halbleiterkörper verwendet. Silizium und Silikon haften gut aneinander und bilden daher eine Grenzfläche mit hoher Dichtigkeit.In a particularly advantageous embodiment of the method, a combination of a silicon substrate with a silicone lens is used as the encapsulation for the semiconductor body. Silizi and silicone adhere well to each other and therefore form an interface with high density.
Ein optoelektronisches Bauelement gemäß der Erfindung umfasst ein Chipträgersubstrat mit einer ersten Hauptfläche, wobei im Chipträgersubstrat wenigstens zwei elektrisch voneinander getrennte, elektrisch leitende Durchführungen vorgesehen sind. Auf das Chipträgersubstrat ist ein optoelektronischer Halbleiterkörper mit wenigstens zwei elektrischen Kontakten aufgebracht und die elektrischen Kontakte sind jeweils mit einer der Durchführungen elektrisch verbunden. Das Chipträgersubstrat ist schließlich mit einer den Halbleiterkörper umgebenden Verkapselung, die bevorzugt als Linse geformt ist, versehen.One Optoelectronic component according to the invention includes a chip carrier substrate having a first major surface, wherein in the chip carrier substrate at least two electrically separate, electrically conductive bushings are provided. On the chip carrier substrate is an optoelectronic semiconductor body applied with at least two electrical contacts and the electrical Contacts are each electrically connected to one of the bushings. The chip carrier substrate is finally with a the encapsulation surrounding the semiconductor body, which is preferred is formed as a lens provided.
Bei einer vorteilhaften Ausführungsform überlappt einer der elektrischen Kontakte mit einer der Durchführungen zumindest teilweise, vorzugsweise vollständig. Dadurch ist im Betrieb des Bauelements über diese Durchführung eine gute Wärmeableitung vom Halbleiterchip zur Rückseite des Bauelements hin gewährleistet.at overlaps an advantageous embodiment one of the electrical contacts with one of the bushings at least partially, preferably completely. Thereby is in the operation of the device on this implementation a good heat dissipation from the semiconductor chip to the back ensured the device out.
Das Chipträgersubstrat besteht vorzugsweise aus Silizium oder aus einem auf Silizium basierenden Material, was eine kostengünstige waferbasierte Produktion von erfindungsgemäßen optoelektronischen Bauelementen erlaubt.The Chip carrier substrate is preferably made of silicon or made of a silicon-based material, which is a cost-effective wafer-based production of inventive optoelectronic devices allowed.
Weitere
Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen
der Erfindung ergeben sich aus den nachfolgend in Verbindung mit
den
Es zeigen:It demonstrate:
Das
optoelektronische Bauelement
Andere dem Fachmann bekannte Materialien, wie beispielsweise Galliumarsenid oder Germanium, sind jedoch nicht ausgeschlossen.Other materials known to those skilled in the art, such as gallium arsenide or germanium, but are not excluded.
Das
Chipträgersubstrat
Ein
optoelektronischer Halbleiterkörper
Auf
der ersten Hauptfläche
Beim
vorstehend beschriebenen optoelektronischen Bauelement
Unter
Bezugnahme auf die
In
Auf
der Vorderseite
Nachfolgend
werden, wie ebenfalls in
Nach
dem Ätzen der Gräben
Auf
der Vorderseite
In
einer ersten Variante des Verfahrens werden die Gräben
Das
Entfernen der Metallschicht außerhalb der Gräben
Alternativ
wird beispielsweise zunächst eine so genannte metallische
Keimschicht
Das
Entfernen der metallischen Keimschicht
In
einer weiteren Variante des Verfahrens werden die Durchführungen
Geeignete Metalle für die Durchführungen sind beispielsweise Gold, Kupfer und Palladium und jede andere Kombination von galvanisch oder anderweitig abscheidbaren Metallen mit hinreichend hoher thermischer und/oder elektrischer Leitfähigkeit. Andere dem Fachmann als geeignet bekannte Metalle oder Legierungen von Metallen sind selbstverständlich nicht ausgeschlossen.suitable Metals for the bushings are for example Gold, copper and palladium and every other combination of galvanic or otherwise depositable metals with a sufficiently high thermal and / or electrical conductivity. Others the expert are metals or alloys of metals which are known to be suitable Of course not excluded.
In
einem weiteren Schritt erfolgt nun das Freilegen der Durchführungen
Jeweils
auf eine Durchführung
Nachfolgend
wird eine Mehrzahl von Linsen
Zum Vereinzeln des Substratwafers mit den darauf aufgebrachten Halbleiterkörpern und Verkapselungen in voneinander getrennte optoelektronische Bauelemente wird der Substratwafer zwischen den Verkapselungen beispielsweise mittels Sägen durchtrennt.To the Separating the substrate wafer with the semiconductor bodies applied thereon and encapsulations in separate optoelectronic devices For example, the substrate wafer is sandwiched between the encapsulations severed by sawing.
Bei einem Verfahren gemäß der Erfindung werden elektrische und/oder thermische Durchführungen in einem Substratwafer gebildet, die auf beiden Seiten des Substratwafers freigelegt werden. Zum Herstellen der Durchführungen werden Vertiefungen im Substratwafer ausgebildet, in die nachfolgend elektrisch und/oder thermisch leitendes Material gefüllt wird. Die Vertiefungen werden beispielsweise mittels eines nass- und/oder trockenchemischen Ätzverfahrens hergestellt. Denkbar ist auch die Verwendung eines mechanischen Verfahrens, wie zum Beispiel Fräsen. Des Weiteren ist es möglich, die Vertiefungen in dem Substratwafer mittels eines Laserstrahls zu bilden. Eine Kombination oben genannter Verfahren ist ebenso denkbar. So kann beispielsweise mittels eines Laserstrahls eine Vertiefung gebildet werden, die nachfolgend mit einem Ätzverfahren geweitet wird.at A method according to the invention are electrical and / or thermal feedthroughs in a substrate wafer formed, which are exposed on both sides of the substrate wafer. To the Making the feedthroughs are recesses in the substrate wafer formed, in the following electrically and / or thermally conductive Material is filled. The depressions become, for example by means of a wet and / or dry chemical etching process produced. It is also conceivable to use a mechanical Process, such as milling. Furthermore it is possible, the recesses in the substrate wafer by means to form a laser beam. A combination of the above methods is also conceivable. For example, by means of a laser beam a recess are formed, which subsequently with an etching process is widened.
Mit dem Verfahren können auf technisch einfache Weise Durchführungen mit hinreichend großer Querschnittsfläche für eine gute Wärmeableitung vom Halbleiterkörper realisiert werden.With The method can be carried out in a technically simple manner with a sufficiently large cross-sectional area for a good heat dissipation from the semiconductor body will be realized.
Ein solches Verfahren ermöglicht vorteilhafterweise die Herstellung sehr flacher Bauformen für optoelektronische Bauelemente, insbesondere LEDs.One such method advantageously enables the manufacture very flat designs for optoelectronic components, especially LEDs.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.The The invention is not by the description based on the embodiments limited. Rather, the invention includes every new feature as well any combination of features, especially any combination includes features in the claims, also if this feature or combination itself is not explicit specified in the patent claims or exemplary embodiments is.
ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.
Zitierte Nicht-PatentliteraturCited non-patent literature
- - T. Murphy und J. Kuhmann, „Silicon wafer packaging for HB-LEDs”, Technology White Paper, Hymite GmbH, September 2007 [0003] - T. Murphy and J. Kuhmann, "Silicon wafer packaging for HB-LEDs", Technology White Paper, Hymite GmbH, September 2007 [0003]
Claims (15)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200810035901 DE102008035901A1 (en) | 2008-07-31 | 2008-07-31 | Process for the production of optoelectronic components and optoelectronic component |
PCT/DE2009/000941 WO2010012257A1 (en) | 2008-07-31 | 2009-07-02 | Method for producing optoelectronic components and optoelectronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200810035901 DE102008035901A1 (en) | 2008-07-31 | 2008-07-31 | Process for the production of optoelectronic components and optoelectronic component |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102008035901A1 true DE102008035901A1 (en) | 2010-02-18 |
Family
ID=41226424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200810035901 Withdrawn DE102008035901A1 (en) | 2008-07-31 | 2008-07-31 | Process for the production of optoelectronic components and optoelectronic component |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102008035901A1 (en) |
WO (1) | WO2010012257A1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6599768B1 (en) * | 2002-08-20 | 2003-07-29 | United Epitaxy Co., Ltd. | Surface mounting method for high power light emitting diode |
DE60216119T2 (en) * | 2001-06-29 | 2007-09-06 | Xanoptix, Inc. | INTEGRATED ARRAYS OF MODULATORS AND LASERS ON ELECTRONIC SWITCHING |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6593644B2 (en) * | 2001-04-19 | 2003-07-15 | International Business Machines Corporation | System of a package fabricated on a semiconductor or dielectric wafer with wiring on one face, vias extending through the wafer, and external connections on the opposing face |
US6531328B1 (en) * | 2001-10-11 | 2003-03-11 | Solidlite Corporation | Packaging of light-emitting diode |
JP4057399B2 (en) * | 2002-11-07 | 2008-03-05 | 株式会社フジクラ | Method for filling metal into fine holes |
JP2006086176A (en) * | 2004-09-14 | 2006-03-30 | Hitachi Kyowa Engineering Co Ltd | Sub-mount for led and its manufacturing method |
US7329942B2 (en) * | 2005-05-18 | 2008-02-12 | Ching-Fu Tsou | Array-type modularized light-emitting diode structure and a method for packaging the structure |
US7719099B2 (en) * | 2005-10-21 | 2010-05-18 | Advanced Optoelectronic Technology Inc. | Package structure for solid-state lighting devices and method of fabricating the same |
JP2007288050A (en) * | 2006-04-19 | 2007-11-01 | Shinko Electric Ind Co Ltd | Semiconductor device, and method for manufacturing same |
TWI328293B (en) * | 2006-10-31 | 2010-08-01 | Epileds Tech Inc | Light emitting diode and wafer level package method, wafer level bonding method thereof and circuit structure for wafer level package |
-
2008
- 2008-07-31 DE DE200810035901 patent/DE102008035901A1/en not_active Withdrawn
-
2009
- 2009-07-02 WO PCT/DE2009/000941 patent/WO2010012257A1/en active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60216119T2 (en) * | 2001-06-29 | 2007-09-06 | Xanoptix, Inc. | INTEGRATED ARRAYS OF MODULATORS AND LASERS ON ELECTRONIC SWITCHING |
US6599768B1 (en) * | 2002-08-20 | 2003-07-29 | United Epitaxy Co., Ltd. | Surface mounting method for high power light emitting diode |
Non-Patent Citations (1)
Title |
---|
T. Murphy und J. Kuhmann, "Silicon wafer packaging for HB-LEDs", Technology White Paper, Hymite GmbH, September 2007 |
Also Published As
Publication number | Publication date |
---|---|
WO2010012257A1 (en) | 2010-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005004160B4 (en) | CSP semiconductor device, semiconductor circuitry, and method of fabricating the CSP semiconductor device | |
WO2015121062A1 (en) | Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component | |
DE112016000533T5 (en) | Method for producing a semiconductor component and semiconductor component | |
DE102015111492B4 (en) | Components and methods for manufacturing components | |
DE102016116499B4 (en) | Process for forming semiconductor devices and semiconductor devices | |
DE102013112797B4 (en) | ARRANGEMENT WITH SEMICONDUCTOR DEVICE INCLUDING CHIP CARRIER, SEMICONDUCTOR WAFER AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE | |
DE102011112046A1 (en) | A process for producing a conductive electrode structure and a process for producing a solar cell by such a process, and a solar cell produced according to the process | |
DE102012210480A1 (en) | A method of manufacturing a device having an electrical via | |
DE102011103412A1 (en) | Method for producing an optoelectronic semiconductor component and such a semiconductor component | |
WO2006066690A1 (en) | Component with a semiconductor junction and method for the production thereof | |
DE102015214222A1 (en) | Method for producing a component and a component | |
DE102008039790A1 (en) | Optoelectronic component i.e. LED, for use as headlight in motor vehicle, has connecting terminals provided for supplying charge carriers to partial layers of layer sequence, where terminals are arranged at main side of layer sequence | |
DE102015214228A1 (en) | Method for producing a component and a component | |
DE102015109755A1 (en) | Component and method for manufacturing a device | |
DE102007043183A1 (en) | Optoelectronic component producing method, involves providing assembly of semiconductor body to generate electromagnetic radiation, and forming frame circumstantially formed at assembly region on carrier by photo-structure | |
DE102017107201A1 (en) | Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component | |
WO2017158046A1 (en) | Light-emitting semiconductor chip and method for producing a light-emitting semiconductor chip | |
DE102012111245A1 (en) | Method for producing a connection region of an optoelectronic semiconductor chip | |
DE102008038852A1 (en) | Method for manufacturing of LED utilized as projection light source in e.g. automotive area, involves joining metallic layers so that extensive covalent or metallic bond is formed between layers, and removing developing substrate | |
DE10244077B4 (en) | Process for the production of semiconductor devices with plated through-hole | |
DE102018103169A1 (en) | Method for producing a semiconductor component and semiconductor component | |
DE102015112280A1 (en) | Component with a metallic carrier and method for the production of components | |
DE102008035901A1 (en) | Process for the production of optoelectronic components and optoelectronic component | |
DE102008006757A1 (en) | Surface-mountable component e.g. thin film LED, for being assembled on mother board i.e. printed circuit board, has semiconductor chip with rear side contact connected with contact structure that is arranged on surface of substrate | |
DE112015001786B4 (en) | Semiconductor chip and optoelectronic component with semiconductor chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
R012 | Request for examination validly filed | ||
R012 | Request for examination validly filed |
Effective date: 20150427 |
|
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0033620000 Ipc: H01L0033000000 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |