DE102007046216A1

DE102007046216A1 - Digital signal processing system e.g. application specific integrated circuit, verifying device, has comparing unit performing bit-by-bit comparison of calculated reference output data words with output data words of processing system

Info

Publication number: DE102007046216A1
Application number: DE102007046216A
Authority: DE
Inventors: Hansjerg GÖLZ
Original assignee: ADC Automotive Distance Control Systems GmbH
Current assignee: ADC Automotive Distance Control Systems GmbH
Priority date: 2007-09-27
Filing date: 2007-09-27
Publication date: 2009-04-02
Anticipated expiration: 2027-09-28
Also published as: DE102007046216B4

Abstract

The device has a data source (3) for providing digital input data words. A digital reference system (4) has a reference random-number generator (13) producing reference random numbers. A reference calculating unit (14) calculates reference output data words. A digital initialization unit (15) is formed such that the generator is initializable with an initialization data word. A comparing unit (5) performs bit-by-bit comparison of the reference words with output data words of a digital signal processing system (2) e.g. application specific integrated circuit. An independent claim is also included for a method for verifying a digital signal processing system.

Description

Die Erfindung betrifft eine Vorrichtung zur Verifikation eines digitalen Signalverarbeitungssystems. Ferner betrifft die Erfindung ein Verfahren zur Verifikation eines digitalen Signalverarbeitungssystems.The The invention relates to a device for verifying a digital Signal processing system. Furthermore, the invention relates to a method for verifying a digital signal processing system.

Digitale Signalverarbeitungssysteme sind in vielen Bereichen der Technik weit verbreitet. Derartige Signalverarbeitungssysteme sind beispielsweise als programmierte Logikbausteine (FPGA-Field Programmable Gate Arrays) oder als anwendungsspezifische integrierte Schaltungen (ASIC-Application Specific Integrated Circuit) ausgebildet. Die von den digitalen Signalverarbeitungssystemen realisierte Funktionalität ist in der Regel sehr komplex, so dass derartige Signalverarbeitungssysteme vor ihrer bestimmungsgemäßen Verwendung verifiziert werden müssen, um eine korrekte Funktionsweise zu gewährleisten.digital Signal processing systems are in many areas of technology widespread. Such signal processing systems are for example as Programmable Logic Devices (FPGA Field Programmable Gate Arrays) or as application specific integrated circuits (ASIC Application Specific Integrated Circuit) is formed. Those of the digital signal processing systems realized functionality is usually very complex, so that such signal processing systems before their intended use need to be verified to ensure proper functioning.

Bei bestimmten Anwendungen umfasst die Funktionalität von digitalen Signalverarbeitungssystemen die Erzeugung und Verarbeitung von Zufallszahlen. Die Verarbeitung von Zufallszahlen erschwert jedoch die Verifikation von digitalen Signalverarbeitungssystemen erheblich. Um die Ausgangsdatenworte eines zu verifizierenden digitalen Signalverarbeitungssystems bitweise mit Referenzausgangsdatenworten eines Referenzsystems vergleichen zu können, müssen die verarbeiteten Zufallszahlen über entsprechende Schnittstellen dem Referenzsystem übermittelt werden, was bei komplexen Signalverarbeitungssystemen häufig zu einer Überschreitung der zur Verfügung stehenden Übertragungskapazität führt.at certain applications includes the functionality of digital signal processing systems the generation and processing of random numbers. The processing However, random numbers make it difficult to verify digital Significant signal processing systems. To the output data words a digital signal processing system to be verified bit by bit Compare with reference output data words of a reference system to be able to have to the processed random numbers over appropriate interfaces are transmitted to the reference system, which at complex signal processing systems often to an excess the available stationary transmission capacity leads.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Vorrichtung und ein Verfahren zur Verifikation eines digitalen Signalverarbeitungssystems bereitzustellen, die eine einfache Verifikation von Zufallszahlen verarbeitenden digitalen Signalverarbeitungssystemen ermöglichen.Of the Invention is therefore based on the object, a device and to provide a method for verifying a digital signal processing system, which is a simple verification of random numbers processing enable digital signal processing systems.

Diese Aufgabe wird durch eine Vorrichtung und ein Verfahren mit den Merkmalen der Ansprüche 1 und 8 gelöst. Erfindungsgemäß wurde erkannt, dass die von Zufallszahlengeneratoren erzeugten Folgen von Zufallszahlen im strengen Sinne nicht stochastisch sind, sondern periodische und somit deterministische Eigenschaften aufweisen. Durch das Initialisieren der Referenzzufallszahlengeneratoren mit einem jeweiligen Initialisierungsdatenwort können dementsprechend die erzeugten Folgen von Referenzzufallszahlen aller Referenzzufallszahlengeneratoren bestimmt werden. Die Initialisierungsdatenworte werden zu Beginn der Verifikation von dem digitalen Signalverarbeitungssystem bereitgestellt, wobei jedes Initialisierungsdatenwort den Anfangszustand eines Zufallszahlengenerators des digitalen Signalverarbeitungssystems beschreibt. Das Referenzsystem und das zu verifizierende digitale Signalverarbeitungssystem weisen somit zu Beginn der Verifikation einen identischen Anfangszustand auf, so dass die während der Verifikation erzeugten Referenzausgangsdatenworte mit den Ausgangsdatenworten des digitalen Signalverarbeitungssystems bitgenau vergleichbar sind. Dadurch, dass lediglich zu Beginn der Verifikation die Initialisierungsdatenworte übertragen werden müssen, können auch sehr komplex aufgebaute digitale Signalverarbeitungssysteme mit vielen Zufallszahlengeneratoren einfach und bitgenau verifiziert werden.These The object is achieved by a device and a method with the features of claims 1 and 8 solved. According to the invention was recognized that the consequences generated by random number generators of random numbers in the strict sense are not stochastic, but have periodic and thus deterministic properties. By initializing the reference random number generators with a respective Initialisierungsdatenwort can accordingly the generated Consequences of reference random numbers of all reference random number generators be determined. The initialization data words are at the beginning the verification provided by the digital signal processing system, wherein each initialization data word the initial state of a random number generator of the digital signal processing system. The reference system and the digital signal processing system to be verified thus at the beginning of the verification an identical initial state on, so that during the verification generated Referenzausgangsdatenworte with the output data words of the digital signal processing system are exactly comparable. By transmitting the initialization data words only at the beginning of the verification Need to become, can also very complex digital signal processing systems with many random number generators verified easily and bit accurate become.

Ein Synchronisationsmittel nach Anspruch 1 stellt eine eindeutige Zuordnung der Referenzausgangsdatenworte und der Ausgangsdatenworte sicher.One Synchronization means according to claim 1 provides a unique association the reference output data words and the output data words sure.

Ein Referenzzufallszahlengenerator nach Anspruch 3 ist einfach aufgebaut.One Reference random number generator according to claim 3 is simple.

Ein Initialisierungsmittel nach Anspruch 4 ermöglicht ein einfaches Initialisieren der Referenzzufallszahlengeneratoren.One Initialization means according to claim 4 allows easy initialization the reference random number generators.

Eine Verbindung der Multiplexer mit einer Initialisierungssteuerleitung ermöglicht nach dem Initialisieren ein einfaches Umschalten der Referenzzufallszahlengeneratoren auf das Erzeugen von Referenzzufallszahlen.A Connection of the multiplexer with an initialization control line allows after initializing, simply switching the reference random number generators on generating reference random numbers.

Eine Synchronisationsleitung nach Anspruch 6 ermöglicht ein einfaches Synchronisieren der Flip-Flops beim Erzeugen von Referenzzufallszahlen.A Synchronization line according to claim 6 allows easy synchronization the flip-flops when generating reference random numbers.

Ein ODER-Glied nach Anspruch 7 ermöglicht ein einfaches Synchronisieren der Flip-Flops beim Initialisieren und beim Erzeugen von Referenzzufallszahlen.One OR gate according to claim 7 allows a simple synchronization of the flip-flops during initialization and when generating reference random numbers.

Die Vorteile des erfindungsgemäßen Verfahrens nach Anspruch 8 und 9 entsprechen den Vorteilen, die im Zusammenhang mit der erfindungsgemäßen Vorrichtung beschrieben wurden.The Advantages of the method according to the invention according to claim 8 and 9 correspond to the advantages associated with with the device according to the invention have been described.

Zusätzliche Merkmale und Einzelheiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispiels anhand der Zeichnung. Es zeigen:additional Features and details of the invention will become apparent from the description an embodiment based on the drawing. Show it:

1 eine schematische Darstellung einer Vorrichtung zur Verifikation eines digitalen Signalverarbeitungssystems, und 1 a schematic representation of an apparatus for verification of a digital signal processing system, and

2 einen schematischen Aufbau eines Referenzzufallszahlengenerators eines Referenzsystems der Vorrichtung gemäß 1. 2 a schematic structure of a reference random number generator of a reference system of the device according to 1 ,

Eine Vorrichtung 1 zur Verifikation eines digitalen Signalverarbeitungssystems 2 umfasst eine Datenquelle 3, ein digitales Referenzsystems 4 und eine Vergleichseinheit 5.A device 1 for verifying a digital signal processing system 2 includes a data source 3 , a digital reference system 4 and a comparison unit 5 ,

Das zu verifizierende Signalverarbeitungssystem 2 ist beispielsweise als programmierte Logikschaltung (FPGA) oder als anwendungsspezifische integrierte Schaltung (ASIC) ausgebildet und umfasst mehrere Zufallszahlengeneratoren 6 zur Erzeugung von Zufallszahlen Z. Die Zufallszahlen Z dienen zur Realisierung einer gewünschten Funktionalität des Signalverarbeitungssystems 2. Das Signalverarbeitungssystem 2 umfasst ferner Berechnungsmittel 7, die zur Berechnung von Ausgangsdatenworten DA dienen, wobei die Berechnung der Ausgangsdatenworte DA in Abhängigkeit der Zufallszahlen Z erfolgt.The signal processing system to be verified 2 is designed for example as a programmed logic circuit (FPGA) or as an application-specific integrated circuit (ASIC) and comprises a plurality of random number generators 6 for the generation of random numbers Z. The random numbers Z serve to realize a desired functionality of the signal processing system 2 , The signal processing system 2 further comprises calculation means 7 , which are used for the calculation of output data words DA, wherein the calculation of the output data words DA takes place as a function of the random numbers Z.

Die Datenquelle 3 dient zum Bereitstellen von digitalen Eingangsdatenworten D_I. Zum Einlesen der Eingangsdatenworte D_I in das Signalverarbeitungssystem 2 und das Referenzsystem 4 ist die Datenquelle 3 über eine erste Datenleitung 8 mit dem Signalverarbeitungssystem 2 und über eine zweite Datenleitung 9 mit dem Referenzsystem 4 verbunden. Die Datenleitungen 8, 9 können zumindest teilweise als Datenbus ausgebildet sein. Zur Synchronisation des Signalverarbeitungssystems 2 und des Referenzsystems 4 weist die Vorrichtung 1 Synchronisationsmittel 10 auf. Die Synchronisationsmittel 10 umfassen eine erste Synchronisationsleitung 11, die die Datenquelle 3 mit dem Signalverarbeitungssystem 2 verbindet, und eine zweite Synchronisationsleitung 12, die die Datenquelle 3 mit dem Refe renzsystem 4 verbindet. Die Synchronisationsleitungen 11, 12 dienen zum Übertragen eines Eingangssteuersignals S_I, das dem Signalverarbeitungssystem 2 und dem Referenzsystem 4 das Vorliegen eines gültigen Eingangsdatenwortes D_I anzeigt.The data source 3 serves to provide digital input data words D _I. For reading the input data words D _I into the signal processing system 2 and the reference system 4 is the data source 3 via a first data line 8th with the signal processing system 2 and via a second data line 9 with the reference system 4 connected. The data lines 8th . 9 can be at least partially designed as a data bus. For synchronization of the signal processing system 2 and the reference system 4 has the device 1 synchronization means 10 on. The synchronization means 10 comprise a first synchronization line 11 that the data source 3 with the signal processing system 2 connects, and a second synchronization line 12 that the data source 3 with the reference system 4 combines. The synchronization lines 11 . 12 are used to transmit an input control signal S _I , the signal processing system 2 and the reference system 4 indicates the presence of a valid input data word D _I.

Das Referenzsystem 4 dient zum Nachbilden einer zu verifizierenden Funktionalität des Signalverarbeitungssystems 2. Das Referenzsystem 4 umfasst eine der Anzahl der Zufallszahlengeneratoren 6 entsprechende Anzahl an Referenzzufallszahlengeneratoren 13. Die Referenzzufallszahlengeneratoren 13 dienen zur Erzeugung von Referenzzufallszahlen Z_R. Weiterhin weist das Referenzsystem 4 zur Berechnung von Referenzausgangsdatenworten D_R Referenzberechnungsmittel 14 auf, wobei die Berechnung der Referenzausgangsdatenworte D_R in Abhängigkeit der Referenzzufallszahlen Z_R erfolgt. Das Referenzsystem 4 weist ferner digitale Initialisierungsmittel 15 auf, die derart ausgebildet sind, dass die Referenzzufallszahlengeneratoren 13 mit Initialisierungsdatenworten M initialisierbar sind.The reference system 4 serves to emulate a functionality of the signal processing system to be verified 2 , The reference system 4 includes one of the number of random number generators 6 corresponding number of reference random number generators 13 , The reference random number generators 13 serve to generate reference random numbers Z _R. Furthermore, the reference system 4 for calculating reference output data words D _R reference calculation means 14 on, where the calculation of the reference output data words D _R is carried out in dependence of the reference random numbers Z _R. The reference system 4 also has digital initialization means 15 which are designed such that the reference random number generators 13 with initialization data words M can be initialized.

Die Vergleichseinheit 5 dient zum bitgenauen Vergleichen der berechneten Referenzausgangsdatenworte D_R mit den berechneten Ausgangsdatenworten D_A des Signalverarbeitungssystems 2. Zur Datenübertragung ist das Signalverarbeitungssystem 2 über eine dritte Datenleitung 16 und das Referenzsystem 4 über eine vierte Datenleitung 17 mit der Vergleichseinheit 5 verbunden. Die Datenleitungen 16, 17 können zumindest teilweise als Datenbus ausgebildet sein. Das Signalverarbeitungssystem 2 ist ferner über eine erste Ausgangssteuerleitung 18 mit der Vergleichseinheit 5 verbunden. In entsprechender Weise ist das Referenzsystem 4 über eine zweite Ausgangssteuerleitung 19 mit der Vergleichseinheit 5 verbunden. Die Ausgangssteuerleitungen 18, 19 dienen zur Übertragung von Ausgangssteuersignalen S_A an die Vergleichseinheit 5, wobei die Ausgangssteuersignale S_A der Vergleichseinheit 5 das Anliegen eines gültigen Ausgangsdatenwortes D_A und das Anliegen eines gültigen Referenzausgangsdatenwortes D_R anzeigen.The comparison unit 5 serves for bit-accurate comparison of the calculated reference output data words D _R with the calculated output data words D _{A of} the signal processing system 2 , For data transmission is the signal processing system 2 via a third data line 16 and the reference system 4 via a fourth data line 17 with the comparison unit 5 connected. The data lines 16 . 17 can be at least partially designed as a data bus. The signal processing system 2 is also via a first output control line 18 with the comparison unit 5 connected. In a similar way is the reference system 4 via a second output control line 19 with the comparison unit 5 connected. The output control lines 18 . 19 serve to transmit output control signals S _A to the comparison unit 5 , wherein the output control signals S _{A of} the comparison unit 5 indicate the presence of a valid output data word D _A and the presence of a valid reference output data word D _R.

2 zeigt den Aufbau eines Referenzzufallszahlengenerators 13. Die weiteren Referenzzufallszahlengeneratoren 13 des Referenzsystems 4 sind entsprechend aufgebaut, so dass die nachfolgenden Ausführungen entsprechend gelten. Der Referenzzufallszahlengenerator 13 ist als rückgekoppeltes Schieberegister ausgebildet. Der Referenzzufallszahlengenerator 13 umfasst n in Reihe geschaltete Flip-Flops 20, die jeweils einen Eingang 21, einen Synchronisationseingang 22 und einen Ausgang 23 aufweisen. Die Initialisierungsmittel 15 dienen zum Initialisieren der Flip-Flops 20. 2 shows the structure of a reference random number generator 13 , The other reference random number generators 13 of the reference system 4 are constructed accordingly, so that the following explanations apply accordingly. The reference random number generator 13 is designed as a feedback shift register. The reference random number generator 13 includes n series-connected flip-flops 20 , each with an entrance 21 , a synchronization input 22 and an exit 23 exhibit. The initialization means 15 serve to initialize the flip-flops 20 ,

Die Initialisierungsmittel 15 umfassen mehrere Multiplexer 24, eine Initialisierungsleitung 25 und eine Initialisierungssteuerleitung 26. Die Multiplexer 24 weisen jeweils einen ersten Multiplexereingang 27, einen zweiten Multiplexereingang 28, einen Multiplexersteuereingang 29 und einen Multiplexerausgang 30 auf.The initialization means 15 include multiple multiplexers 24 , an initialization line 25 and an initialization control line 26 , The multiplexers 24 each have a first multiplexer input 27 , a second multiplexer input 28 , a multiplexer control input 29 and a multiplexer output 30 on.

Jedem Flip-Flop 20 ist ein Multiplexer 24 vorgeordnet. Der Multiplexerausgang 30 jedes Multiplexers 24 ist mit dem Eingang 21 des zugehörigen Flip-Flops 20 verbunden. Die Initialisierungsleitung 25 ist mit den ersten Multiplexereingängen 27 aller Multiplexer 24 verbunden. Weiterhin ist die Initialisierungssteuerleitung 26 mit den Multiplexersteuereingängen 29 aller Multiplexer 24 verbunden. Die zweiten Multiplexereingänge 28 des zweiten bis n-ten Multiplexers 24 sind mit dem jeweiligen Ausgang 23 des vorgeordneten Flip-Flops 20 verbunden. Der zweite Multiplexereingang 28 des dem ersten Flip-Flop 20 zugeordneten Multiplexers 24 ist mit dem Ausgang eines XNOR-Gliedes 31 verbunden. Ein erster Eingang des XNOR-Gliedes 31 ist über eine erste Rückkopplungsleitung 32 mit dem Ausgang 23 des n-ten Flip-Flops 20 verbunden. Ein zweiter Eingang des XNOR-Glieds 31 ist über eine zweite Rückkopplungsleitung 33 mit dem Ausgang 23 des x-ten Flip-Flops 20 verbunden, wobei für x = 1, ..., n + 1 gilt. Die Initialisierungssteuerleitung 26 dient zur Übertragung eines Initialisierungssteuersignals M_S, wobei das Initialisierungssteuersignal M_S dem Referenzzufallszahlengenerator 13 anzeigt, dass ein gültiges Initialisierungsdatenwort M anliegt.Every flip-flop 20 is a multiplexer 24 upstream. The multiplexer output 30 each multiplexer 24 is with the entrance 21 the associated flip-flop 20 connected. The initialization line 25 is with the first multiplexer inputs 27 all multiplexers 24 connected. Furthermore, the initialization control line 26 with the multiplexer control inputs 29 all multiplexers 24 connected. The second multiplexer inputs 28 of the second to nth multiplexers 24 are with the respective output 23 the upstream flip-flop 20 connected. The second multiplexer input 28 of the first flip-flop 20 assigned multiplexer 24 is with the output of an XNOR gate 31 connected. A first input of the XNOR gate 31 is via a first feedback line 32 with the exit 23 of the nth flip-flop 20 connected. A second input of the XNOR gate 31 is via a second feedback line 33 with the exit 23 the umpteenth flip-flop 20 connected, where for x = 1, ..., n + 1 applies. The initialization control line 26 serves to transmit an initialization control signal M _S , wherein the initialization control signal M _S the reference random number generator 13 indicates that a valid initialization data word M is present.

Die Synchronisationsmittel 10 umfassen ein ODER-Glied 34, dessen erster Eingang mit der zweiten Synchronisationsleitung 12 verbunden ist. Ein zweiter Eingang des ODER-Glieds 34 ist mit der Initialisierungssteuerleitung 26 verbunden. Von einem Ausgang des ODER-Glieds 34 ist die zweite Synchronisationsleitung 12 zu den Synchronisationseingängen 22 aller Flip-Flops 20 geführt. Die Synchronisationsmittel 10 dienen zum taktgenauen Synchronisieren der Flip-Flops 20, denen durch ein Synchronisationssignal S angezeigt wird, dass an den jeweiligen Eingängen 21 gültige Signale anliegen.The synchronization means 10 comprise an OR gate 34 , whose first input to the second synchronization line 12 connected is. A second input of the OR gate 34 is with the initialization control line 26 connected. From an output of the OR gate 34 is the second synchronization line 12 to the synchronization inputs 22 all flip-flops 20 guided. The synchronization means 10 are used for synchronizing the clock of the flip-flops 20 , which is indicated by a synchronization signal S, that at the respective inputs 21 present valid signals.

Die Initialisierungsleitung 25 und die Initialisierungssteuerleitung 26 sind mit dem Signalverarbeitungssystem 2 verbunden. Die Initialisierungsleitung 25 ist derart mit einem dem Referenzzufallszahlengenerator 13 entsprechenden Zufallszahlengenerator 6 verbunden, dass die Zustände aller den Flip-Flops 20 entsprechenden Flip-Flops des Zufallszahlengenerators 6 auslesbar sind.The initialization line 25 and the initialization control line 26 are with the signal processing system 2 connected. The initialization line 25 is such with a reference random number generator 13 corresponding random number generator 6 connected to the states of all the flip-flops 20 corresponding flip-flops of the random number generator 6 are readable.

Prinzipiell gibt es zu jedem Zufallszahlengenerator 6 einen entsprechenden Referenzzufallszahlengenerator 13, wobei deren Aufbau identisch ist. Zu jedem Referenzzufallszahlengenerator 13 gibt es eine Initialisierungslei tung 25 und eine Initialisierungssteuerleitung 26, wobei diese als Initialisierungsdatenbus ausgebildet sein können.In principle, there is every random number generator 6 a corresponding reference random number generator 13 whose structure is identical. To every reference random number generator 13 is there an initialization line 25 and an initialization control line 26 , which may be formed as Initialisierungsdatenbus.

Nachfolgend ist die Funktionsweise der Vorrichtung 1 genauer beschrieben. Zu Beginn der Verifikation des Signalverarbeitungssystems 2 wird für jeden Zufallszahlengenerator 6 ein Initialisierungsdatenwort M gebildet. Jedes Initialisierungsdatenwort M wird aus den Zuständen der Flip-Flops der jeweiligen Zufallszahlengeneratoren 6 erstellt. Die Initialisierungsdatenworte M werden über zugehörige Initialisierungsleitungen 25 zu dem Referenzsystem 4 übertragen. Die zugehörigen Initialisierungssteuerleitungen 26 zeigen dabei an, dass gültige Initialisierungsdatenworte M vorliegen.The following is the operation of the device 1 described in more detail. At the beginning of the verification of the signal processing system 2 becomes for each random number generator 6 an initialization data M formed. Each initialization data word M becomes the states of the flip-flops of the respective random number generators 6 created. The initialization data words M are transmitted via associated initialization lines 25 to the reference system 4 transfer. The associated initialization control lines 26 indicate that valid initialization data words M are present.

Nachfolgend wird das Initialisieren am Beispiel eines Referenzzufallszahlengenerators 13 genauer erläutert. Entsprechendes gilt für die weiteren Referenzzufallszahlengeneratoren 13. Beim Initialisieren liegt an dem ODER-Glied 34 das Initialisierungssteuersignal M_S an, so dass an den Synchronisationseingängen 22 der Flip-Flops 20 ein Synchronisationssignal S anliegt. Das Initialisierungssteuersignal M_S liegt ferner an den Multiplexersteuereingängen 29 der Multiplexer 24 an, so dass jeweils der erste Multiplexereingang 27 auf den zugehörigen Multiplexerausgang 30 durchgeschaltet ist. Die einzelnen Bits des Initialisierungsdatenwortes M liegen somit an den zugehörigen Eingängen 21 der Flip-Flops 20 an, so dass diese entsprechend den Zuständen der Flip-Flops des entsprechenden Zufallszahlengenerators 6 initialisiert werden. Nach erfolgter Initialisierung weisen der Zufallszahlengenerator 6 und der entsprechende Referenzzufallszahlengenerator 13 somit identische Anfangszustände auf. Nach dem Initialisieren verschwindet das Initialisierungssteuersignal M_S, so dass jeweils der zweite Multiplexereingang 28 auf den zugehörigen zweite Multiplexereingang 28 auf den zugehörigen Multiplexerausgang 30 durchgeschaltet ist.The initialization is based on the example of a reference random number generator 13 explained in more detail. The same applies to the other reference random number generators 13 , During initialization, there is an OR element 34 the initialization control signal M _S on, so that at the synchronization inputs 22 the flip-flops 20 a synchronization signal S is present. The initialization control signal M _S is also at the multiplexer control inputs 29 the multiplexer 24 on, so that in each case the first multiplexer input 27 to the associated multiplexer output 30 is turned on. The individual bits of the initialization data word M are thus at the associated inputs 21 the flip-flops 20 so that these correspond to the states of the flip-flops of the corresponding random number generator 6 be initialized. After initialization point the random number generator 6 and the corresponding reference random number generator 13 thus identical initial states. After initialization, the initialization control signal M _S disappears, so that in each case the second multiplexer input 28 to the associated second multiplexer input 28 to the associated multiplexer output 30 is turned on.

Die Datenquelle 3 erzeugt taktweise Eingangsdatenworte D_I, die über die erste und zweite Datenleitung 8, 9 dem Signalverarbeitungssystem 2 und dem Referenzsystem 4 zugeführt werden. Bei jedem Einlesen eines Eingangsdatenwortes D_I wird dem Signalverarbeitungssystem 2 und dem Referenzsystem 4 über ein zugehöriges Eingangssteuersignal S_I angezeigt, dass ein gültiges Eingangsdatenwort D_I anliegt. Das Eingangssteuersignal S_I wird über die erste und zweite Synchronisationsleitung 11, 12 zu dem Signalverarbeitungssystem 2 und dem Referenzsystem 4 übertragen.The data source 3 generates intermittently input data words D _I , which are transmitted via the first and second data lines 8th . 9 the signal processing system 2 and the reference system 4 be supplied. Each time an input data word D _I is read in, the signal processing system is informed 2 and the reference system 4 via an associated input control signal S _I indicates that a valid input data word D _I is present. The input control signal S _I is via the first and second synchronization line 11 . 12 to the signal processing system 2 and the reference system 4 transfer.

Das Signalverarbeitungssystem 2 berechnet mittels des Berechnungsmittels 7 zu jedem Eingangsdatenwort D_I ein Ausgangsdatenwort D_A, wobei die Berechnung des Ausgangsdatenwortes D_A in Abhängigkeit des Eingangsdatenwortes D_I und in den Zufallszahlengeneratoren 6 erzeugter Zufallszahlen Z erfolgt. Um das berechnete Ausgangsdatenwort D_A zu verifizieren und somit die Funktionalität des Signalverarbeitungssystems 2 zu verifizieren, wird ein entsprechendes Referenzausgangsdatenwort D_R des Referenzsystems 4 benötigt, wobei das Referenzsystem 4 die gewünschte Funktionalität des Signalverarbeitungssystems 2 korrekt nachbildet. Das Referenzsystem 4 kann als Software, als programmierte Logikschaltung oder als Hardware ausgebildet sein.The signal processing system 2 calculated by means of the calculation means 7 for each input data word D _I an output data word D _A , wherein the calculation of the output data word D _A as a function of the input data word D _I and in the random number generators 6 generated random numbers Z takes place. To verify the calculated output data word D _A and thus the functionality of the signal processing system 2 to verify, a corresponding reference output data word D _{R of} the reference system 4 needed, with the reference system 4 the desired functionality of the signal processing system 2 imitates correctly. The reference system 4 can be designed as software, as programmed logic circuit or as hardware.

Zu jedem Eingangsdatenwort D_I wird in dem Referenzsystem 4 somit ein Referenzdatenwort D_R berechnet, wobei die Berechnung des Referenzdatenwortes D_R in Abhängigkeit des Eingangsdatenwortes D_I und der von den Referenzzufallszahlengeneratoren 13 erzeugten Referenzzufallszahlen Z_R erfolgt. Dadurch, dass die Referenzzufallszahlengeneratoren 13 und die entsprechenden Zufallszahlengeneratoren 6 einen identischen Aufbau und identische Anfangszustände aufweisen, sind die Referenzzufallszahlen Z_R identisch zu den Zufallszahlen Z.To each input data word D _I is in the reference system 4 Thus, a reference data word D _R calculated, the calculation of the reference data word D _R in response to the input data word D _I and the reference random number generators 13 generated reference random numbers Z _R occurs. In that the reference random number generators 13 and the corresponding random number generators 6 have identical structure and identical initial states, the reference random numbers Z _{R are} identical to the random numbers Z.

Zur datensynchronen Berechnung der Referenzzufallszahlen Z_R wird jedem Referenzzufallszahlengenerator 13 das Eingangssteuersignal S_I übertragen. Das Eingangssteuersignal S_I liegt an dem ODER-Glied 34 an, so dass ein Synchronisationssignal S an den Synchronisationseingängen 22 der Flip-Flops 20 jedes Referenzzufallszahlengenerators 13 anliegt. Das zweite bis n-te Flip-Flop 20 übernimmt taktweise den Zustand des vorgeordneten Flip-Flops 20, wobei das erste Flip-Flop 20 das Ausgangssignal des XNOR-Gliedes 31 übernimmt.For data-synchronous calculation of the reference random numbers Z _R each reference random number generator 13 the input control signal S _I via wear. The input control signal S _I is at the OR gate 34 on, so that a synchronization signal S at the synchronization inputs 22 the flip-flops 20 each reference random number generator 13 is applied. The second to nth flip flop 20 cyclically takes over the state of the upstream flip-flop 20 where the first flip-flop 20 the output signal of the XNOR gate 31 takes over.

Die berechneten Referenzausgangsdatenworte D_R werden mit den zugehörigen Ausgangsdatenworten D_A bitweise in der Vergleichseinheit 5 verglichen. Dadurch, dass die Referenzzufallszahlen Z_R identisch zu den Zufallszahlen Z sind, können Unterschiede zwischen den Referenzausgangsdatenworten D_R und den zugehörigen Ausgangsdatenworten D_A eindeutig auf eine fehlerhafte Funktionalität des Signalverarbeitungssystems 2 zurückgeführt werden.The calculated reference output data words D _R are bitwise in the comparison unit with the associated output data words D _A 5 compared. Due to the fact that the reference random numbers Z _{R are} identical to the random numbers Z, differences between the reference output data words D _R and the associated output data words D _A can clearly indicate a faulty functionality of the signal processing system 2 to be led back.

Dadurch, dass lediglich die Initialisierungsdatenworte M zu Beginn der Verifikation übertragen werden müssen, ist die bitweise Verifikation trotz der Verarbeitung von Zufallszahlen Z eindeutig und in einfacher Weise möglich.Thereby, that only the initialization data words M are transmitted at the beginning of the verification have to, is the bitwise verification despite the processing of random numbers Z clearly and easily possible.

Claims

Apparatus for verifying a digital signal processing system, comprising a. a data source ( 3 ) for providing digital input data words (D _I ), b. a digital reference system ( 4 ) for simulating a functionality to be verified of a digital signal processing system ( 2 ), the reference system ( 4 i. at least one reference random number generator ( 13 ) for generating reference random numbers (Z _R ), ii. at least one reference calculation means ( 14 ) for calculating reference output data words (D _R ) as a function of the input data words (D _I ) and the reference random numbers (Z _R ), and iii. at least one digital initialization means ( 15 ), which is designed such that the at least one reference random number generator ( 13 ) can be initialized with an initialization data word (M), and c. a comparison unit ( 5 ) for bitwise comparison of the calculated reference output data words (D _R ) with output data words (D _A ) of the digital signal processing system ( 2 ).

Apparatus according to claim 1, characterized in that at least one synchronization means ( 10 ) is provided, which is designed such that the at least one reference random number generator ( 13 ) with the digital signal processing system ( 2 ) is synchronizable.

Apparatus according to claim 1 or 2, characterized in that the at least one reference random number generator ( 13 ) as a feedback shift register with series-connected flip-flops ( 20 ) is trained.

Device according to one of claims 1 to 3, characterized in that the at least one initialization means ( 15 ) multiple multiplexers ( 24 ).

Device according to claim 4, characterized in that each multiplexer ( 24 ) with an initialization line ( 25 ) for reading in the initialization data word (M) and with an initialization control line ( 26 ) is connected to read in an initialization control signal (M _S ).

Device according to one of claims 3 to 5, characterized in that the synchronization means ( 10 ) a synchronization line ( 12 ), which are provided with a synchronization input ( 22 ) each flip-flop ( 20 ) connected is.

Device according to claim 6, characterized in that the synchronization means ( 10 ) an OR gate ( 34 ) connected to the synchronization line ( 12 ) and the initialization control line ( 26 ) connected is.

A method of verifying a digital signal processing system, comprising the steps of: a. Providing a digital signal processing system ( 2 ) and a digital reference system ( 4 ), the reference system ( 4 ) a verifiable functionality of the signal processing system ( 2 ), b. Initialize at least one reference random number generator ( 13 ) of the reference system ( 4 ) with a digital initialization data word (M), wherein the initialization data word (M) from the signal processing system (M) 2 ), c. Reading a digital input data word (D _I ) into the signal processing system ( 2 ) and the reference system ( 4 ), d. Calculating a digital reference output data word (D _R ) of the reference system ( 4 ) in dependence of the input data word (D _I ) and one by means of the reference random number generator ( 13 ) generated random number (Z _R ), e. Calculating a digital output data word (D _A ) of the signal processing system ( 2 ) as a function of the input data word (D _I ), and f. Compare the individual bits of the reference output data word (D _R ) and the output data word (D _A ).

Method according to claim 8, characterized in that the signal processing system ( 2 ) and the reference system ( 4 ) are synchronized.