DE102007037061A1

DE102007037061A1 - Method for synchronizing delta sigma transducer scanning rate, involves synchronizing scanning rate by tunable frequency generator on basic frequency of input signal

Info

Publication number: DE102007037061A1
Application number: DE200710037061
Authority: DE
Inventors: Andreas Dipl.-Ing. Danner; Thomas Dipl.-Ing. Fleischmann
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 2007-08-03
Filing date: 2007-08-03
Publication date: 2009-02-05

Abstract

The method involves synchronizing a scanning rate (T) by a tunable frequency generator (DDS) on a basic frequency (fg) of an input signal (ES). A delta sigma transducer (DSW) comprises a basic frequency of another input signal same as the former input signal.

Description

Die Erfindung betrifft ein Verfahren zur Synchronisierung der Abtastrate/Abtastfrequenz eines Delta-Sigma-Wandlers mit der Grundfrequenz eines analogen Eingangssignals.The The invention relates to a method for synchronizing the sampling rate / sampling frequency a delta-sigma converter with the fundamental frequency of an analogue Input signal.

Delta-Sigma-Wandler sind häufig eingesetzte preiswerte Analog-Digital-Wandler, die eine schnelle Digitalisierung eines analogen Eingangssignals mit hoher Auflösung (beispielsweise 24 Bit) bieten. Alternativen sind Successiv-Approximation-Wandler, die teuer und in der Genauigkeit eingeschränkt sind, sich aber leicht auf die Grundfrequenz eines analogen Eingangssignals einsynchronisieren lassen.Delta-sigma converters are common used inexpensive analog-to-digital converters that provide a fast Digitizing a high-resolution analog input signal (for example 24 bits). Alternatives are successive approximation converters that are expensive and limited in accuracy are, but slightly on the fundamental frequency of an analog input signal synchronize.

Der von einem Delta-Sigma-Wandler erzeugte Bitstrom wird mit einem von außen angelegten Takt geliefert, der üblicherweise von dem Wandlersystem fest vorgegeben ist. Dieser Takt liegt um den Oversamplingfaktor höher als die höchst aufzulösende Eingangsfrequenz. Soll also ein Signal mit einer Frequenz von 100 kHz aufgelöst werden, ist bei einem Oversamplingfaktor von 256 eine Taktfrequenz von 2,56 MHz vorgesehen. Mit dieser Taktfrequenz wird der Bitstrom des Wandlers erzeugt und dann weiter verarbeitet.Of the bitstream generated by a delta-sigma converter is clocked with one of Outside applied clock, usually is fixed by the transducer system. This clock is around the Oversampling factor higher as the highest be resolved Input frequency. So should a signal with a frequency of 100 kHz resolved are at an oversampling factor of 256 is a clock frequency of 2.56 MHz. With this clock frequency, the bitstream of the converter and then processed further.

Eine Weiterverarbeitung eines periodischen digitalen Signals erfordert häufig, dass eine feste Anzahl der Abtastpunkte pro Periode gegeben ist. Eine Fast-Fourier-Transformation (FFT) setzt z. B. eine feste Anzahl von 2ⁿ Abtastpunkten pro Periode voraus.Further processing of a periodic digital signal often requires a fixed number of sampling points per period. A Fast Fourier Transform (FFT) sets z. B. a fixed number of 2 ⁿ sample points per period ahead.

Der Hauptnachteil von Delta-Sigma-Wandlern ist, dass sie sich nicht durch das Eingangssignal selbst triggern lassen, sondern durch den einmal angelegten Takt der kontinuierliche Bitstrom des Ausgangssignals erzeugt wird. Bei der Weiterverarbeitung ist dann eine Interpolation vorzunehmen, um auf die gewünschte Anzahl von festen Abtastpunkten pro Periode zu kommen. Dies muss durch einen aufwendigen Signalprozessor vorgenommen werden, da es sehr rechenintensiv ist.Of the The main disadvantage of delta sigma converters is that they are not triggered by the input signal itself, but by the once applied clock the continuous bit stream of the output signal is produced. In the further processing is then an interpolation make to the desired Number of fixed sample points per period. This must be be made by a sophisticated signal processor, as it is very is computationally intensive.

Es ist Aufgabe der Erfindung, ein Verfahren anzugeben, bei dem die Taktfrequenz eines Delta-Sigma-Wandlers mit der Grundfrequenz des Eingangssignals synchronisiert wird.It Object of the invention to provide a method in which the Clock frequency of a delta-sigma converter with the fundamental frequency of Input signal is synchronized.

Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst.These The object is solved by the features of claim 1.

Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben.embodiments The invention are specified in the subclaims.

Die Taktfrequenz des Delta-Sigma-Wandlers wird von einem abstimmbaren Frequenzgenerator abgeleitet, so dass diese ein Vielfaches der Grundfrequenz des Eingangssignals ist. Dadurch ergeben sich bei einem periodischen Eingangssignal feste Abtastpunkte innerhalb der Periode des Eingangssignals. Der so von dem Delta-Sigma-Wandler gelieferte Bitstrom ist damit geeignet, in nachfolgenden Prozessschritten verarbeitet zu werden, etwa durch eine Fast-Fourier-Transformation (FFT), mit der ein Signalspektrum ermittelt wird.The Clock frequency of the delta-sigma converter is a tunable Derived frequency generator so that these are a multiple of the fundamental frequency of the input signal. This results in a periodic Input signal fixed sampling points within the period of the input signal. The bitstream thus supplied by the delta-sigma converter is thus suitable to be processed in subsequent process steps, as by a Fast Fourier Transform (FFT), which uses a signal spectrum is determined.

Eine Ausführungsform des Verfahrens sieht vor, in dem abstimmbaren Frequenzgenerator eine direkte digitale Synthese (DDS) des Taktsignals zu nutzen. Mit der DDS-Technik kann ein Taktsignal in einem sehr großen Frequenzbereich mit sehr hoher Genauigkeit erzeugt werden.A embodiment of the method provides in the tunable frequency generator to use a direct digital synthesis (DDS) of the clock signal. With the DDS technique can be a clock signal in a very large frequency range be generated with very high accuracy.

DDS-Generatoren, die mit 75 MHz arbeiten und ein 28 Bit Einstellregister haben, können ein Taktsignal erzeugen, das in einem Bereich von > 0 bis < 75/2 MHz liegt und eine Genauigkeit von 75 MHz/2²⁸, das sind ca. 0,279 Hz, besitzen.DDS generators operating at 75 MHz and having a 28-bit set register can generate a clock signal ranging from> 0 to <75/2 MHz and an accuracy of 75 MHz / 2 ²⁸ , which is approximately 0.279 Hz, own.

Dabei kann die Taktfrequenz um einen hohen Oversamplingfaktor größer als die höchste zu verarbeitende Frequenz des Eingangssignals gewählt werden.there The clock frequency can be greater than a high oversampling factor the highest to be processed frequency of the input signal can be selected.

Bei einer höchsten zu verarbeitenden Frequenz des Eingangssignals von 100 kHz und einem Oversamplingfaktor von 256 wird eine Taktfrequenz von 2,56 MHz erzeugt. Die werden, wie oben beschrieben, mit einer Genauigkeit von 0,279 Hz eingestellt.at one highest to be processed frequency of the input signal of 100 kHz and an oversampling factor of 256, a clock frequency of 2.56 MHz is generated. They will, as described above, with an accuracy of 0.279 Hz.

Die Grundfrequenz des Eingangssignals kann durch einfache Signalanalyse in einem Signalprozessor ermittelt werden. Sie kann aber auch extern detektiert werden.The Fundamental frequency of the input signal can be through simple signal analysis be determined in a signal processor. It can also be external be detected.

In einer anderen Ausführungsform des Verfahrens wird ein Generator mit Phasenregelkreis (PLL) eingesetzt, um die Taktfrequenz mit dem Eingangssignal zu synchronisieren.In another embodiment of the method, a phase locked loop (PLL) generator is used, to synchronize the clock frequency with the input signal.

Die Erfindung wird nachfolgend in einem Ausführungsbeispiel anhand der zugehörigen Zeichnung, die schematisch eine Anordnung zur Ausführung des Verfahrens zeigt, näher erläutert.The The invention will be described below in an embodiment with reference to the accompanying drawing, in which schematically showing an arrangement for carrying out the method, explained in more detail.

Die einzige Figur zeigt schematisch eine Anordnung zur Ausführung des Verfahrens mit einem DDS-Generator.The single figure shows schematically an arrangement for the implementation of Procedure with a DDS generator.

In der Figur ist dargestellt, dass ein analoges Eingangssignal ES zu einem Delta-Sigma-Wandler DSW gelangt und dort in den Ausgangsbitstrom BS gewandelt wird. Das Eingangssignal ES wird auch von dem Frequenzdetektor FD ausgewertet und ein Signal für die Grundfrequenz fg des Eingangssignal generiert. Im einfachsten Fall kann dieser Frequenzdetektor ein Schmitt-Trigger sein. Dieses Signal fg wird von dem Signalprozessor DSP zugeführt, der daraus die Einstellung des Taktgenerators DDS ableitet.The figure shows that an analogue input signal ES reaches a delta-sigma converter DSW and is converted there into the output bitstream BS. The input signal ES is also evaluated by the frequency detector FD and a signal for the fundamental frequency fg of the input signal generated. In the simplest case, this frequency detector can be a Schmitt trigger. This signal fg is supplied by the signal processor DSP, which derives therefrom the setting of the clock generator DDS.

Die Taktfrequenz T für den Ausgangsbitstrom wird von dem Direct-Digital-Synthese-Generator DDS generiert. Über sein Einstellregister kann die Taktfrequenz in einem weiten Frequenzbereich mit hoher Genauigkeit eingestellt werden.The Clock frequency T for the output bitstream is from the Direct Digital Synthesis Generator DDS generated. about its setting register can set the clock frequency in a wide frequency range be set with high accuracy.

Dieses Taktsignal wird dem Delta-Sigma-Wandler DSW als Takt für seinen Ausgangsbitstrom BS zur Verfügung gestellt. Damit ist der Ausgangsbitstrom BS mit dem Eingangssignal ES synchronisiert.This Clock signal is the delta-sigma converter DSW as the clock for his Output bitstream BS available posed. Thus, the output bitstream BS is the input signal ES synchronized.

Der Ausgangsbitstrom wird in dem Signalprozessor DSP weiter verarbeit und als Ergebnis als Signal OUT bereitgestellt.Of the Output bitstream is processed further in the signal processor DSP and provided as a result as a signal OUT.

Auf diese Weise der Synchronisation ist der Signalprozessor DSP nicht damit belastet, für seine Verarbeitungsfunktionen zunächst eine Interpolation der Wandlerwerte durchzuführen.On this way of synchronization is not the signal processor DSP burdened with it, for his processing functions first an interpolation of Perform transducer values.

Claims

Method for synchronizing the sampling rate / sampling frequency of a delta-sigma converter (DSW) with the fundamental frequency of an analog input signal, characterized in that the sampling rate / sampling frequency (T) is adjusted to the fundamental frequency (fg) of the input signal (DDS) by means of a tunable frequency generator (DDS). ES) is synchronized.

Method according to claim 1, characterized in that that the tunable frequency generator according to the method of direct digital synthesis (DDS) works.

Method according to claim 1, characterized in that that the clock signal (T) of the frequency generator by the oversampling factor of the delta-sigma converter (DSW) higher is considered the highest Frequency of the input signal (ES).

Method according to claim 1, characterized in that that the fundamental frequency (fg) of the input signal (ES) by signal analysis is determined in a signal processor.

Method according to claim 2, characterized in that that the fundamental frequency (fg) of the input signal (ES) by a Phase control circuit (PLL) is determined.