DE102007035857A1 - Fabricating an integrated circuit with a resistance change memory device, comprises forming a second conducting layer on or above a first conducting layer of a compound structure, and structuring the second conducting layer - Google Patents
Fabricating an integrated circuit with a resistance change memory device, comprises forming a second conducting layer on or above a first conducting layer of a compound structure, and structuring the second conducting layer Download PDFInfo
- Publication number
- DE102007035857A1 DE102007035857A1 DE102007035857A DE102007035857A DE102007035857A1 DE 102007035857 A1 DE102007035857 A1 DE 102007035857A1 DE 102007035857 A DE102007035857 A DE 102007035857A DE 102007035857 A DE102007035857 A DE 102007035857A DE 102007035857 A1 DE102007035857 A1 DE 102007035857A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- structured
- mask
- conductive
- resistance change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000008859 change Effects 0.000 title claims abstract description 78
- 150000001875 compounds Chemical group 0.000 title abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 91
- 230000008569 process Effects 0.000 claims abstract description 56
- 239000000463 material Substances 0.000 claims abstract description 27
- 239000011810 insulating material Substances 0.000 claims abstract description 16
- 238000001459 lithography Methods 0.000 claims abstract description 16
- 238000007517 polishing process Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 322
- 239000002131 composite material Substances 0.000 claims description 54
- 238000003860 storage Methods 0.000 claims description 46
- 238000004519 manufacturing process Methods 0.000 claims description 41
- 238000009413 insulation Methods 0.000 claims description 32
- 239000003792 electrolyte Substances 0.000 claims description 31
- 239000007787 solid Substances 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 25
- 150000004770 chalcogenides Chemical class 0.000 claims description 18
- 229910052721 tungsten Inorganic materials 0.000 claims description 18
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 16
- 239000010937 tungsten Substances 0.000 claims description 16
- 229910052709 silver Inorganic materials 0.000 claims description 13
- 239000004332 silver Substances 0.000 claims description 13
- 239000012790 adhesive layer Substances 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 230000009467 reduction Effects 0.000 claims description 2
- 238000005019 vapor deposition process Methods 0.000 abstract 1
- 210000004027 cell Anatomy 0.000 description 78
- 239000007784 solid electrolyte Substances 0.000 description 46
- 239000012782 phase change material Substances 0.000 description 33
- 229910052799 carbon Inorganic materials 0.000 description 25
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 23
- 238000002425 crystallisation Methods 0.000 description 19
- 230000008025 crystallization Effects 0.000 description 19
- 239000004020 conductor Substances 0.000 description 17
- 230000008021 deposition Effects 0.000 description 13
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 12
- 238000005240 physical vapour deposition Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 9
- 229910003481 amorphous carbon Inorganic materials 0.000 description 7
- 210000000352 storage cell Anatomy 0.000 description 7
- 230000032798 delamination Effects 0.000 description 6
- 239000000956 alloy Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000010416 ion conductor Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052717 sulfur Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 239000002194 amorphous carbon material Substances 0.000 description 2
- 239000003575 carbonaceous material Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- OMZSGWSJDCOLKM-UHFFFAOYSA-N copper(II) sulfide Chemical compound [S-2].[Cu+2] OMZSGWSJDCOLKM-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000006479 redox reaction Methods 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000010561 standard procedure Methods 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- UKUVVAMSXXBMRX-UHFFFAOYSA-N 2,4,5-trithia-1,3-diarsabicyclo[1.1.1]pentane Chemical compound S1[As]2S[As]1S2 UKUVVAMSXXBMRX-UHFFFAOYSA-N 0.000 description 1
- QIHHYQWNYKOHEV-UHFFFAOYSA-N 4-tert-butyl-3-nitrobenzoic acid Chemical compound CC(C)(C)C1=CC=C(C(O)=O)C=C1[N+]([O-])=O QIHHYQWNYKOHEV-UHFFFAOYSA-N 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910005872 GeSb Inorganic materials 0.000 description 1
- 229910005866 GeSe Inorganic materials 0.000 description 1
- 229910005900 GeTe Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910018321 SbTe Inorganic materials 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229940052288 arsenic trisulfide Drugs 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- VDNSGQQAZRMTCI-UHFFFAOYSA-N sulfanylidenegermanium Chemical compound [Ge]=S VDNSGQQAZRMTCI-UHFFFAOYSA-N 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
- H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8822—Sulfides, e.g. CuS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
- H10N70/8845—Carbon or carbides
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Die Erfindung betrifft ein Verfahren zum Herstellen einer Speichervorrichtung, eine Speichervorrichtung, eine Zelle, eine integrierte Schaltung, ein Speichermodul sowie ein Computersystem.The The invention relates to a method for producing a memory device, a memory device, a cell, an integrated circuit, a memory module and a computer system.
Der Erfindung zur Grunde liegende Aufgabe ist, ein Verfahren zum Herstellen einer integrierten Schaltung mit einer Widerstandsänderungsspeichervorrichtung anzugeben, das es ermöglicht, integrierte Schaltungen mit erhöhter Zuverlässigkeit herzustellen.Of the Invention underlying task is a method for manufacturing an integrated circuit having a resistance change memory device indicate that it allows integrated circuits with increased reliability manufacture.
Zur Lösung dieser Aufgabe stellt die Erfindung ein Verfahren zur Herstellung einer integrierten Schaltung gemäß Patentanspruch 1 bereit. Weiterhin stellt die Erfindung ein Verfahren zum Herstellen einer integrieren Schaltung gemäß Patentanspruch 14 bereit. Weiterhin stellt die Erfindung eine integrierte Schaltung gemäß Patentanspruch 19 sowie eine Zelle gemäß Patentanspruch 29 bereit. Schließlich stellt die Erfindung ein Speichermodul gemäß Patentanspruch 30 sowie ein Computersystem gemäß Patentanspruch 32 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.to solution To this end, the invention provides a method for the production an integrated circuit according to claim 1 ready. Furthermore, the invention provides a method for manufacturing an integrated circuit according to claim 14 ready. Furthermore, the invention provides an integrated circuit according to claim 19 and a cell according to claim 29 ready. After all the invention provides a memory module according to claim 30 and a Computer system according to claim 32 ready. Advantageous embodiments or further developments of The idea of the invention can be found in the subclaims.
Der Einfachheit halber sei im Folgenden angenommen, dass die Widerstandsänderungsspeichervorrichtung eine Festkörperelektrolytspeichervorrichtung, und die Widerstandänderungsschicht eine Festkörperelektrolytschicht ist. Jedoch ist die Erfindung auch auf andere Widerstandsänderungsspeichervorrichtungen sowie Widerstandsänderungsschichten anwendbar.Of the For the sake of simplicity, it is assumed below that the resistance change memory device a solid state electrolyte storage device, and the resistance change layer a Solid electrolyte layer is. However, the invention is also applicable to other resistance change memory devices and resistance change layers applicable.
Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer Festkörperelektrolytspeichervorrichtung bereitgestellt, wobei das Verfahren aufweist: Bereitstellen einer Verbundsstruktur mit einer Festkörperelektrolytschicht und einer ersten Leitungsschicht, die auf oder oberhalb der Festkörperelektrolytschicht vorgesehen ist; Ausbilden einer zweiten Leitungsschicht auf oder oberhalb der ersten Leitungsschicht; und Strukturieren der zweiten Leitungsschicht derart, dass zumindest ein Teil der strukturierten zweiten Leitungsschicht als Via zum Kontaktieren der ersten Leitungsschicht verwendbar ist.According to one embodiment The invention relates to a method for producing a solid state electrolyte storage device provided, the method comprising: providing a Composite structure with a solid electrolyte layer and a first conductive layer disposed on or above the solid electrolyte layer is provided; Forming a second conductive layer on or above the first conductive layer; and structuring the second conductive layer such that at least a part of the structured second conductive layer is usable as a via for contacting the first conductive layer.
Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer integrieren Schaltung mit einer Festkörperelektrolytspeichervorrichtung bereitgestellt, wobei das Verfahren aufweist: Bereitstellen einer Verbundsstruktur mit einer Festkörperelektrolytschicht und einer ersten Leitungsschicht, die auf oder oberhalb der Festkörperelektrolytschicht vorgesehen ist; Ausbilden einer zweiten Leitungsschicht auf oder oberhalb der ersten Leitungsschicht; und Strukturieren der zweiten Leitungsschicht derart, dass zumindest ein Teil der strukturierten zweiten Leitungsschicht als Via zum Kontaktieren der ersten Leitungsschicht verwendbar ist.According to one embodiment The invention will integrate a method for producing a Circuit with a solid state electrolyte storage device provided, the method comprising: providing a Composite structure with a solid electrolyte layer and a first conductive layer disposed on or above the solid electrolyte layer is provided; Forming a second conductive layer on or above the first conductive layer; and structuring the second Conductive layer such that at least a part of the structured second conductive layer as a via for contacting the first conductive layer is usable.
Gemäß dieser Ausführungsform werden Vias zum Kontaktieren der ersten Leitungsschicht ausgebildet, indem die zweite Leitungsschicht, die auf der ersten Leitungsschicht aufgebracht wurde, strukturiert wird. Dann können Gebiete zwischen den verbleibenden Teilen der zweiten Leitungsschicht mit isolierendem Material gefüllt werden. Verglichen mit Standardverfahren zum Erzeugen von Vias (gemäß den Standardverfahren wird eine Isolationsschicht auf der ersten Leitungsschicht abgeschieden; dann werden innerhalb der Isolationsschicht Trenches erzeugt; schließlich werden die Trenches mit leitendem Material gefüllt, wobei die gefüllten Trenches die Vias darstellen), hat das Verfahren zum Erzeugen der Vias gemäß dieser Ausführungsform den Effekt, dass eine Delaminierung der Festkörperelektrolytschicht aufgrund der Erzeugung der Vias weniger wahrscheinlich ist. Damit können die Qualität und die Reproduzierbarkeit der Festkörperelektrolytspeichervorrichtungen, die gemäß dem Verfahren dieser Ausführungsform hergestellt werden, verbessert werden.According to this embodiment vias are formed for contacting the first conductor layer, by placing the second conductor layer on top of the first conductor layer was applied, is structured. Then areas between the remaining Parts of the second conductive layer are filled with insulating material. Compared with standard methods for creating vias (according to standard methods an insulating layer is deposited on the first conductive layer; then trenches are generated within the isolation layer; finally become the trenches filled with conductive material, with the filled trenches representing the vias) has the method of generating the vias according to this embodiment the effect that delamination of the solid electrolyte layer due the generation of vias is less likely. So that can quality and the reproducibility of solid state electrolyte storage devices, the according to the procedure this embodiment can be improved.
Gemäß einer Ausführungsform der Erfindung wird eine Isolationsschicht auf der strukturierten zweiten Leitungsschicht bereitstellt. Die Dicke der Isolationsschicht wird reduziert, bis das vertikale Niveau der Oberseite der zweiten Isolationsschicht unterhalb des vertikalen Niveaus der Oberseite der strukturierten zweiten Leitungsschicht fällt oder damit übereinstimmt.According to one embodiment The invention provides an insulating layer on the structured second Provides conductive layer. The thickness of the insulation layer is reduces until the vertical level of the top of the second insulation layer below the vertical level of the top of the textured second conductive layer falls or matches.
Gemäß einer Ausführungsform der Erfindung wird die Verbundsstruktur nach Strukturieren der zweiten Leitungsschicht strukturiert. Auf diese Art und Weise kann die Gefahr einer Delaminierung der Festkörperelektrolytschicht weiter verringert werden.According to one embodiment of the invention, the composite structure after structuring the second Structured conductor layer. In this way the danger can be a delamination of the solid electrolyte layer be further reduced.
Gemäß einer Ausführungsform der Erfindung weist die zweite Leitungsschicht Wolfram (W) auf bzw. besteht hieraus.According to one embodiment the invention, the second conductive layer tungsten (W) on or consists of this.
Gemäß einer Ausführungsform der Erfindung wird die zweite Leitungsschicht abgeschieden unter Verwendung eines PVD (physikalische Dampfabscheidung)-Prozesses. Jedoch können auch andere Abscheidverfahren wie CVD (chemische Dampfabscheidung) zum Einsatz kommen.According to one embodiment According to the invention, the second conductive layer is deposited under Using a PVD (Physical Vapor Deposition) process. However, you can also other deposition methods such as CVD (chemical vapor deposition) be used.
Gemäß einer Ausführungsform der Erfindung wird der PVD-Prozess bei Temperaturen unterhalb von 300°C ausgeführt.According to one embodiment The invention is the PVD process carried out at temperatures below 300 ° C.
Gemäß einer Ausführungsform der Erfindung weist die Festkörperelektrolytschicht Chalcogenid auf bzw. besteht hieraus.According to one embodiment The invention has the solid electrolyte layer Chalcogenide on or consists of this.
Gemäß einer Ausführungsform der Erfindung wird die Dicke der Isolationsschicht verringert unter Verwendung eines chemisch-mechanischen Polierprozesses (CMP).According to one embodiment The invention reduces the thickness of the insulating layer Use of a chemical-mechanical polishing process (CMP).
Gemäß einer Ausführungsform der Erfindung weist das Material der zweiten Maskenschicht isolierendes Material auf bzw. besteht hieraus, beispielsweise Oxid.According to one embodiment According to the invention, the material of the second mask layer is insulating Material on or consists of, for example, oxide.
Gemäß einer Ausführungsform der Erfindung weist das Material der zweiten Maskenschicht das gleiche Material auf wie das der Isolationsschicht bzw. besteht hieraus.According to one embodiment According to the invention, the material of the second mask layer is the same Material on like that of the insulation layer or consists of it.
Gemäß einer Ausführungsform der Erfindung wird die Isolationsschicht auf der strukturierten zweiten Maskenschicht ausgebildet.According to one embodiment the invention, the insulating layer on the structured second Mask layer formed.
Gemäß einer Ausführungsform der Erfindung wird das Strukturieren der zweiten Leitungsschicht ausgeführt, indem eine erste Maskenschicht auf der zweiten Leitungsschicht ausgebildet wird, die erste Maskenschicht unter Verwendung eines Lithographieprozesses strukturiert wird, und die zweite Leitungsschicht strukturiert wird, wobei die strukturierte erste Maskenschicht als Maske zum Strukturieren der zweiten Leitungsschicht dient.According to one embodiment The invention is the structuring of the second conductive layer executed by forming a first mask layer on the second conductor layer is the first mask layer using a lithography process is structured, and the second conductive layer is structured, wherein the structured first mask layer as a mask for structuring the second conductive layer is used.
Gemäß einer Ausführungsform der Erfindung wird das Strukturieren der Verbundsstruktur ausgeführt, indem eine zweite Maskenschicht auf der Verbundsstruktur abgeschieden wird, die zweite Maskenschicht strukturiert wird unter Verwendung eines Lithographieprozesses, und die Verbundsstruktur strukturiert wird, wobei die strukturierte zweite Maskenschicht als Maske zum Strukturieren der Verbundsstruktur dient.According to one embodiment According to the invention, the structuring of the composite structure is carried out by a second mask layer is deposited on the composite structure The second mask layer is patterned using a lithography process, and the composite structure structured with the structured second mask layer as mask for Structuring the composite structure is used.
Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer Festkörperelektrolytspeicherzelle bereitgestellt, das aufweist: Bereitstellen einer Verbundsstruktur mit einer Festkörperelektrolytschicht und einer ersten Leitungsschicht, die auf oder oberhalb der Festkörperelektrolytschicht angeordnet ist; Ausbilden einer zweiten Leitungsschicht auf oder oberhalb der ersten Leitungsschicht; Abscheiden einer ersten Maskenschicht auf oder oberhalb der zweiten Maskenschicht; Strukturieren der ersten Maskenschicht (z. B. unter Verwendung eines Lithographieprozesses); Strukturieren der zweiten Leitungsschicht derart, dass zumindest ein Teil der strukturierten zweiten Leitungsschicht als Via zum Kontaktieren der ersten Leitungsschicht verwendbar ist, wobei die strukturierte erste Maskenschicht als Maske zum Strukturieren der zweiten Leitungsschicht dient; Entfernen der strukturierten ersten Maskenschicht, Abscheiden einer zweiten Maskenschicht auf oder oberhalb der Verbundsstruktur, Strukturieren der zweiten Maskenschicht (unter Verwendung beispielsweise eines Lithographieprozesses); Strukturieren der Verbundsstruktur, wobei die strukturierte zweite Maskenschicht als Maske zum Strukturieren der Verbundsstruktur dient; Abscheiden einer Isolationsschicht auf oder oberhalb der strukturierten Verbundsstruktur; und Reduzieren der Dicke der Isolationsschicht, bis das vertikale Niveau der Oberseite der zweiten Isolationsschicht gleich oder niedriger ist als das vertikale Niveau der Oberseite der strukturierten zweiten Leitungsschicht.According to one embodiment The invention relates to a method for producing a solid electrolyte memory cell provided comprising: providing a composite structure with a solid electrolyte layer and a first conductive layer disposed on or above the solid electrolyte layer is arranged; Forming a second conductive layer on or above the first conductive layer; Depositing a first mask layer on or above the second mask layer; Structuring the first Masking layer (eg, using a lithography process); Structure the second conductive layer such that at least a part of structured second conductive layer as a via for contacting the first conductive layer is usable, wherein the structured first mask layer as a mask for patterning the second conductive layer is used; Removing the patterned first mask layer, depositing a second mask layer on or above the composite structure, Patterning the second mask layer (using, for example, a lithography process); Structuring the composite structure, wherein the structured second mask layer as a mask for structuring the composite structure is used; Depositing an insulation layer on or above the structured composite structure; and reduce the Thickness of the insulation layer until the vertical level of the top the second insulating layer is equal to or lower than that vertical level of the top of the structured second conductive layer.
Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer integrierten Schaltung bereitgestellt, die eine Festkörperelektrolytspeicherzelle beinhaltet. Das Verfahren weist auf: Bereitstellen einer Verbundsstruktur mit einer Festkörperelektrolytschicht und einer ersten Leitungsschicht, die auf oder oberhalb der Festkörperelektrolytschicht angeordnet ist; Ausbilden einer zweiten Leitungsschicht auf oder oberhalb der ersten Leitungsschicht; Abscheiden einer ersten Maskenschicht auf oder oberhalb der zweiten Maskenschicht; Strukturieren der ersten Maskenschicht (z. B. unter Verwendung eines Lithographieprozesses); Strukturieren der zweiten Leitungsschicht derart, dass zumindest ein Teil der strukturierten zweiten Leitungsschicht als Via zum Kontaktieren der ersten Leitungsschicht verwendbar ist, wobei die strukturierte erste Maskenschicht als Maske zum Strukturieren der zweiten Leitungsschicht dient; Entfernen der strukturierten ersten Maskenschicht, Abscheiden einer zweiten Maskenschicht auf oder oberhalb der Verbundsstruktur, Strukturieren der zweiten Maskenschicht (unter Verwendung beispielsweise eines Lithographieprozesses); Strukturieren der Verbundsstruktur, wobei die strukturierte zweite Maskenschicht als Maske zum Strukturieren der Verbundsstruktur dient; Abscheiden einer Isolationsschicht auf oder oberhalb der strukturierten Verbundsstruktur; und Reduzieren der Dicke der Isolationsschicht, bis das vertikale Niveau der Oberseite der zweiten Isolationsschicht gleich oder niedriger ist als das vertikale Niveau der Oberseite der strukturierten zweiten Leitungsschicht.According to one embodiment The invention relates to a method for producing an integrated Circuitry provided, which is a solid state electrolyte storage cell includes. The method comprises: providing a composite structure with a solid electrolyte layer and a first conductive layer disposed on or above the solid electrolyte layer is arranged; Forming a second conductive layer on or above the first conductive layer; Depositing a first mask layer on or above the second mask layer; Structuring the first Masking layer (eg, using a lithography process); Structure the second conductive layer such that at least a part of structured second conductive layer as a via for contacting the first conductive layer is usable, wherein the structured first mask layer as a mask for patterning the second conductive layer is used; Removing the patterned first mask layer, depositing a second mask layer on or above the composite structure, Patterning the second mask layer (using, for example, a lithography process); Structuring the composite structure, wherein the structured second mask layer as a mask for structuring the composite structure is used; Depositing an insulation layer on or above the structured composite structure; and reduce the Thickness of the insulation layer until the vertical level of the top the second insulating layer is equal to or lower than that vertical level of the top of the structured second conductive layer.
Gemäß einer Ausführungsform der Erfindung wird die Dickenreduzierung ausgeführt unter Verwendung eines chemisch-mechanischen Polierprozesses (CMP).According to one embodiment According to the invention, the thickness reduction is carried out using a chemical mechanical Polishing process (CMP).
Gemäß einer Ausführungsform der Erfindung weist die zweite Leitungsschicht Wolfram auf bzw. besteht hieraus.According to one embodiment the invention, the second conductive layer tungsten on or consists of this.
Gemäß einer Ausführungsform der Erfindung wird die zweite Leitungsschicht abgeschieden unter Verwendung eines PVD-Prozesses.According to one embodiment According to the invention, the second conductive layer is deposited under Using a PVD process.
Gemäß einer Ausführungsform der Erfindung wird der PVD-Prozess ausgeführt bei Temperaturen unterhalb von 300°C.According to an embodiment of the invention The PVD process is carried out at temperatures below 300 ° C.
Gemäß einer Ausführungsform der Erfindung wird eine Festkörperelektrolytspeichervorrichtung bereitgestellt, die aufweist: eine Verbundsstruktur mit einer Festkörperelektrolytschicht und einer Elektrodenschicht, die auf oder oberhalb der Festkörperelektrolytschicht angeordnet ist; und wenigstens einem leitenden Via, das oberhalb der Elektrodenschicht angeordnet ist, wobei das wenigstens eine leitende Via die Elektrodenschicht direkt kontaktiert.According to one embodiment The invention is a solid state electrolyte storage device provided comprising: a composite structure having a solid electrolyte layer and an electrode layer on or above the solid electrolyte layer is arranged; and at least one conductive via, above the electrode layer is arranged, wherein the at least one conductive Directly contacted via the electrode layer.
Der Ausdruck "direkt" bedeutet, dass keine Zwischenschicht leitenden Materials zwischen dem wenigstens einen Via und der Elektrodenschicht und/oder zwischen dem wenigstens einen Via und Isoliermaterial, das wenigstens eine Via umgibt, vorgesehen ist. Beispielsweise ist gemäß einer Ausführungsform der Erfindung keine Haftschicht zwischen dem wenigstens einen Via und der Elektrodenschicht vorgesehen: Normalerweise, wie bereits angedeutet wurde, wird eine Isolationsschicht auf der Elektrodenschicht vorgesehen. Dann wird die Isolationsschicht strukturiert, um eine Trenchstruktur innerhalb der Isolationsstruktur zu erzeugen. Die Trenchstruktur wird mit leitendem Material gefüllt, womit die Vias ausgebildet werden. Um eine ausreichende Haftkraft zwischen den Vias und der Elektrodenschicht und/oder dem Isolationsmaterial, das die Vias umgibt, herzustellen, wird eine Haftschicht auf der Isolationsschicht ausgebildet, nachdem die Trenchstruktur ausgebildet wurde, wodurch die gesamte Oberfläche der Trenchstruktur oder zumindest ein Teil hiervon bedeckt wird. Gemäß dieser Ausführungsform kann eine derartige Haftschicht weggelassen werden. Konsequenterweise vereinfacht sich dadurch der Herstellungsprozess der Festkörperelektrolytspeichervorrichtung. Eine Zwischenschicht kann weggelassen werden, da eine Zwischenschicht wie beispielsweise eine Haftschicht oder Samenschicht nicht notwendigerweise benötigt wird, um die Verfahren zum Erzeugen von Vias gemäß den Ausführungsformen der Erfindung auszuführen.Of the Expression "direct" means that no interlayer conductive material between the at least one via and the electrode layer and / or between the at least one via and insulating material, at least a via is provided. For example, according to a embodiment the invention no adhesive layer between the at least one via and the electrode layer provided: normally, as already has been indicated, an insulating layer on the electrode layer intended. Then, the insulation layer is patterned to a Trench structure to create within the isolation structure. The Trench structure is filled with conductive material, thus forming the vias become. To ensure adequate adhesion between the vias and the Electrode layer and / or the insulating material that the vias surrounds, produces, an adhesive layer on the insulating layer formed after the trench structure has been formed, thereby the entire surface the trench structure or at least a part thereof is covered. According to this Embodiment can such an adhesive layer is omitted. Consequently, thereby simplifies the manufacturing process of the solid state electrolyte storage device. An intermediate layer can be omitted, as an intermediate layer such as an adhesive layer or seed layer, not necessarily needed The methods for generating vias according to embodiments of the invention perform.
Gemäß einer Ausführungsform der Erfindung beinhaltet das wenigstens eine Via Wolfram bzw. besteht hieraus.According to one embodiment of the invention includes the at least one via tungsten thereof.
Gemäß einer Ausführungsform der Erfindung ist das wenigstens eine Via in eine Schicht isolierenden Materials eingebettet, wobei das vertikale Niveau der Oberseite der Schicht isolierenden Materials gleich bzw. niedriger ist als das vertikale Niveau der Oberseite des wenigstens einen Vias.According to one embodiment According to the invention, the at least one via is insulating in a layer Embedded material, with the vertical level of the top the layer of insulating material is equal to or lower than the vertical level of the top of the at least one vias.
Gemäß einer Ausführungsform der Erfindung weist die Elektrodenschicht einen unteren Teil und einen oberen Teil auf, die aus jeweils unterschiedlichen Materialien bestehen.According to one embodiment According to the invention, the electrode layer has a lower part and an upper part made up of different materials consist.
Gemäß einer Ausführungsform der Erfindung weist der untere Teil Silber auf bzw. besteht hieraus, und der obere Teil weist Tantalnitrid oder Kupfer auf bzw. besteht hieraus.According to one embodiment invention, the lower part comprises silver or consists of and the upper part comprises tantalum nitride or copper thereof.
Gemäß einer Ausführungsform der Erfindung beträgt die Dicke des oberen Teils zwischen 50 nm bis 150 nm.According to one embodiment of the invention the thickness of the upper part between 50 nm to 150 nm.
Gemäß einer Ausführungsform der Erfindung beträgt die Dicke des wenigstens einen Vias zwischen 250 nm und 400 nm.According to one embodiment of the invention the thickness of the at least one vias between 250 nm and 400 nm.
Gemäß einer Ausführungsform der Erfindung wird eine Zelle bereitgestellt, die aufweist: eine Verbundstruktur mit einer Festkörperelektrolytschicht und einer Elektrodenschicht, die auf oder oberhalb der Festkörperelektrolytschicht vorgesehen ist; und wenigstens einem leitenden Via, das oberhalb der Elektrodenschicht vorgesehen ist, wobei das wenigstens eine leitende Via die Elektrodenschicht direkt kontaktiert. Die Zelle kann beispielsweise eine Speicherzelle sein. Jedoch ist die Erfindung nicht hierauf beschränkt. Die Zelle kann beispielsweise auch als einstellbare Widerstandseinheit in einer beliebigen elektrischen Vorrichtung wie beispielsweise einem einstellbaren elektrischen Widerstand zum Einsatz kommen.According to one embodiment The invention provides a cell comprising: a composite structure with a solid electrolyte layer and an electrode layer on or above the solid electrolyte layer is provided; and at least one conductive via, above the electrode layer is provided, wherein the at least one conductive via the electrode layer directly contacted. The cell may for example be a memory cell. However, the invention is not limited to this. For example, the cell can also be used as an adjustable resistance unit in any electrical device such as an adjustable electrical resistance are used.
Gemäß einer Ausführungsform der Erfindung wird ein Speichermodul bereitgestellt, das zumindest eine integrierte Schaltung, eine Speichervorrichtung oder eine Speicherzelle gemäß einer Ausführungsform der Erfindung aufweist. Gemäß einer Ausführungsform der Erfindung ist das Speichermodul stapelbar.According to one embodiment The invention provides a memory module which, at least an integrated circuit, a memory device or a memory cell according to a embodiment of the invention. According to one embodiment According to the invention, the memory module is stackable.
Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren beispielsweise Ausführungsformen näher erläutert.The Invention will be described below with reference to the figures, for example embodiments explained in more detail.
Es zeigenIt demonstrate
In den Figuren können identische bzw. einander entsprechende Bereiche, Bauteile sowie Bauteilgruppen mit getrennten Bezugsziffern gekennzeichnet sein. Des Weiteren ist anzumerken, dass die Figuren nicht maßstabsgetreu zu sein brauchen.In the characters can identical or corresponding areas, components and Component groups should be marked with separate reference numbers. It should also be noted that the figures are not to scale need to be.
Da
die erfindungsgemäßen Ausführungsformen
auf programmierbare Metallisierungszellen (PMC's = "programmable
metallization cells")
wie beispielsweise CBRAM-Vorrichtungen ("conductive bridging random access memory"-Vorrichtungen) anwendbar
sind, soll in der folgenden Beschreibung unter Bezugnahme auf
Eine
CBRAM-Zelle weist eine erste Elektrode
Gemäß einer
Ausführungsform
der Erfindung ist unter Chalkogenid-Material (allgemeiner: das Material
des Ionenleiterblocks
Wenn
eine Spannung über
dem Festkörperelektrolytblock
Um
den momentanen Speicherzustand der CBRAM-Zelle festzustellen, wird
ein Messstrom durch die CBRAM-Zelle geleitet. Der Messstrom erfährt einen
hohen Widerstand, wenn in der CBRAM-Zelle keine leitende Brücke
In
der folgenden Beschreibung sollte Bezugnahme auf die
In
einem ersten Prozessstadium (
In
der folgenden Beschreibung soll unter Bezugnahme auf
Die
leitenden Elemente
Die
erste Leitungsschicht
In einem ersten Prozess P1 wird eine Verbundsstruktur bereitgestellt, die eine Festkörperelektrolytschicht und eine erste Leitungsschicht, die auf der Festkörperelektrolytschicht angeordnet ist, aufweist. In einem zweiten Prozess P2 wird eine zweite Leitungsschicht auf der ersten Leitungsschicht ausgebildet. In einem dritten Prozess P3 wird die zweite Leitungsschicht so strukturiert, dass zumindest ein Teil der strukturierten zweiten Leitungsschicht als Via zum Kontaktieren der ersten Leitungsschicht verwendbar ist.In a first process P1, a composite structure is provided, a solid electrolyte layer and a first conductive layer disposed on the solid electrolyte layer is arranged. In a second process P2 becomes a second Conductive layer formed on the first conductive layer. In one third process P3, the second conductive layer is structured so that at least a part of the structured second conductive layer is usable as a via for contacting the first conductive layer.
Gemäß einer
Ausführungsform
der Erfindung können
integrierte Schaltungen/Speichervorrichtungen, die vorangehend beschrieben
wurden, in einer Vielzahl von Applikationen oder Systemen zum Einsatz
kommen, wie beispielsweise in dem in
Die
Drahtloskommunikationseinrichtung
Wie
in
Wie
in
Gemäß einer Ausführungsform der Erfindung können die Widerstandsänderungsspeicherzellen einer Widerstandsänderungsspeichervorrichtung Phasenänderungsspeicherzellen sein, die Phasenänderungsmaterial aufweisen. Das Phasenänderungsmaterial kann zwischen wenigstens zwei Kristallisierungszuständen geschaltet werden (d. h. das Phasenänderungsmaterial kann wenigstens zwei Kristallisierungsgrade annehmen), wobei jeder Kristallisierungszustand einen Speicherzustand repräsentiert. Wenn die Anzahl möglicher Kristallisierungszustände zwei beträgt, wird der Kristallisierungszustand, der einen hohen Kristallisierungsgrad aufweist, auch als „kristalliner Zustand" bezeichnet, wohin gegen der Kristallisierungszustand, der einen niedrigen Kristallisierungsgrad aufweist, auch als „amorpher Zustand" bezeichnet wird. Unterschiedliche Kristallisierungszustände können durch entsprechende unterschiedliche elektrische Eigenschaften voneinander unterschieden werden, insbesondere durch unterschiedliche Widerstände, die hierdurch impliziert werden. Beispielsweise hat ein Kristallisierungszustand, der einen hohen Kristallisierungsgrad (geordnete atomare Struktur) aufweist, im Allgemeinen einen niedrigeren Widerstand als ein Kristallisierungszustand, der einen niedrigen Kristallisierungsgrad aufweist (ungeordnete atomare Struktur). Der Einfachheit halber soll im Folgenden angenommen werden, dass das Phasenänderungsmaterial zwei Kristallisierungszustände annehmen kann (einen „amorphen Zustand" und einen „kristallinen Zustand"). Jedoch sei erwähnt, dass auch zusätzliche Zwischenzustände verwendet werden können.According to one embodiment of the invention the resistance change memory cells a resistance change memory device phase change memory cells be, the phase change material exhibit. The phase change material can be switched between at least two crystallization states (i.e., the phase change material may assume at least two degrees of crystallization), each one Crystallization state represents a memory state. If the number of possible crystallization states is two, becomes the crystallization state having a high degree of crystallization Also referred to as "crystalline state", where against the crystallization state, which has a low degree of crystallization also known as "amorphous State " becomes. Different crystallization states can be differentiated by corresponding different electrical properties are distinguished from each other, in particular by different resistances, which are implied by this. For example, a crystallization state, a high degree of crystallization (ordered atomic structure) generally has a lower resistance than a crystallization state, which has a low degree of crystallization (disordered atomic structure). For the sake of simplicity, it shall be assumed below that that the phase change material two crystallization states can accept (an "amorphous State "and a" crystalline State "). However be mentioned that also uses additional intermediate states can be.
Phasenänderungsspeicherzellen können vom amorphen Zustand in den kristallinen Zustand (und umgekehrt) überwechseln, wenn Temperaturschwankungen innerhalb des Phasenänderungsmaterials autreten. Derartige Temperaturänderungen können auf unterschiedliche Art und Weisen hervorgerufen werden. Beispielsweise kann ein Strom durch das Phasenänderungsmaterial geleitet werden (oder eine Spannung kann an das Phasenänderungsmaterial angelegt werden). Alternativ hierzu kann einem Widerstandsheizelement, das neben dem Phasenänderungsmaterial vorgesehen ist, ein Strom oder eine Spannung zugeführt werden. Um den Speicherzustand einer Widerstandsänderungsspeicherzelle festzulegen, kann ein Messstrom durch das Phasenänderungsmaterial geleitet werden (oder eine Messspannung kann an das Phasenänderungsmaterial angelegt werden), womit der Widerstand der Widerstandsänderungsspeicherzelle, der den Speicherzustand der Speicherzelle repräsentiert, gemessen wird.Phase change memory cells may transition from the amorphous state to the crystalline state (and vice versa) when temperature variations within the phase change material occur. Such temperature changes can come in different ways be called. For example, a current may be passed through the phase change material (or a voltage may be applied to the phase change material). Alternatively, a current or voltage may be supplied to a resistance heating element provided adjacent to the phase change material. In order to set the memory state of a resistance change memory cell, a sense current may be passed through the phase change material (or a sense voltage may be applied to the phase change material), thereby measuring the resistance of the resistance change memory cell representing the memory state of the memory cell.
Das
Phasenänderungsmaterial
Gemäß einer
Ausführungsform
der Erfindung weist zumindest eine der ersten Elektrode
Wie
bereits angedeutet wurde, kann das Phasenänderungsmaterial der Phasenänderungsspeicherzellen
Um
hohe Speicherdichten zu erzielen, können die Phasenänderungsspeicherzellen
Die
in
Ein weiterer Typ von Widerstandsänderungsspeicherzellen, der zum Einsatz kommen kann, besteht darin, Kohlenstoff als Widerstandsänderungsmaterial einzusetzen. Im Allgemeinem hat amorpher Kohlenstoff, der reich an sp3-hybridisiertem Kohlenstoff ist (d. h. tetraedisch gebundener Kohlenstoff) einen hohen Widerstand, wohin gegen amorpher Kohlenstoff, der reich an sp2-hybridisiertem Kohlenstoff ist (das heißt trigonal gebundener Kohlenstoff), einen niedrigen Widerstand. Dieser Widerstandsunterschied kann in Widerstandsänderungsspeicherzellen ausgenutzt werden.Another type of resistance change memory cell that can be used is to use carbon as a resistance change material. In general, amorphous carbon rich in sp 3 -hybridized carbon (ie, tetrahedral bonded carbon) has high resistance, whereas amorphous carbon rich in sp 2 -hybridized carbon (i.e., trigonal-bonded carbon) has low resistance , This resistance difference can be utilized in resistance change memory cells.
Gemäß einer Ausführungsform der Erfindung wird eine Kohlenstoffspeicherzelle auf ähnliche Art und Weise ausgebildet, wie oben im Zusammenhang mit den Phasenänderungsspeicherzellen beschrieben wurde. Eine temperaturinduzierte Änderung zwischen einem sp3-reichen Zustand und einem sp2-reichen Zustand kann dazu genutzt werden, den Widerstand von amorphem Kohlenstoffmaterial zu ändern. Diese variierenden Widerstände können genutzt werden, um unterschiedliche Speicherzustände zu darzustellen. Beispielsweise kann ein sp3-reicher Zustand (Hochwiderstandszustand) "Null" repräsentieren, und ein sp2-reicher Zustand (Niedrigwiderstandszustand) "Eins" repräsentieren. Zwischenwiderstandszustände können dazu genutzt werden, mehrere Bits darzustellen, wie oben beschrieben wurde.According to one embodiment of the invention, a carbon memory cell is formed in a similar manner as described above in connection with the phase change memory cells. A temperature-induced change between an sp 3 -rich state and an sp 2 -rich state can be used to change the resistance of amorphous carbon material. These varying resistances can be used to represent different memory conditions. For example, an sp 3 rich state (high resistance state) may represent "zero", and an sp 2 rich state (low resistance state) may represent "one". Intermediate resistance states can be used to represent multiple bits as described above.
Bei diesem Kohlenstoffspeicherzellentyp verursacht die Anwendung einer ersten Temperatur im Allgemeinem einen Übergang, der sp3-reichen amorphen Kohlenstoff in sp2-reichen amorphen Kohlenstoff überführt. Dieser Übergang kann durch die Anwendung einer zweiten Temperatur, die typischerweise höher ist als die erste Temperatur, rückgängig gemacht werden. Wie oben erwähnt wurde, können diese Temperaturen beispielsweise durch Beaufschlagen des Kohlenstoffmaterials mit einem Strompuls und/oder einem Spannungspuls erzeugt werden. Alternativ können die Temperaturen unter Einsatz eines Widerstandsheizelements, das neben dem Kohlenstoffmaterial vorgesehen ist, erzeugt werden.In this type of carbon storage cell, the use of a first temperature generally causes a transition that converts sp 3 -rich amorphous carbon into sp 2 -rich amorphous carbon. This transition can be reversed by the application of a second temperature, which is typically higher than the first temperature. As mentioned above, these temperatures may be generated by, for example, charging the carbon material with a current pulse and / or a voltage pulse. Alternatively, the temperatures may be generated using a resistance heating element provided adjacent to the carbon material.
Eine
weitere Möglichkeit,
Widerstandsänderungen
in amorphem Kohlenstoff zum Speichern von Information zu nutzen,
ist das Feldstärken-induzierte Ausbilden
eines leitenden Pfades in einem isolierenden amorphen Kohlenstofffilm.
Beispielsweise kann das Anwenden eines Spannungspulses oder Strompulses
das Ausbilden eines leitenden sp2-Filaments in
isolierendem, sp3-reichem amorphem Kohlenstoff bewirken.
Die Funktionsweise dieses Widerstandskohlenstoffspeichertyps ist
in den
Die
Widerstandsänderungsspeicherzellen wie
beispielsweise die Phasenänderungsspeicherzellen
und die Kohlenstoffspeicherzellen, die vorangehend beschrieben wurden,
können
mit einem Transistor, einer Diode oder einem anderen aktiven Element
zum Auswählen
der Speicherzelle versehen sein.
Wenn
in die Speicherzelle
Die
Speicherzelle
Gemäß einer Ausführungsform der Erfindung werden Speichervorrichtungen erhöhter Qualität und erhöhter Reproduzierbarkeit bereitgestellt.According to one embodiment The invention provides storage devices of increased quality and increased reproducibility.
In der folgenden Erfindung sollen weitere beispielhafte Ausführungsformen der Erfindung erläutert werden.In The following invention is intended to further exemplary embodiments of the invention explained become.
Gemäß einer Ausführungsform der Erfindung wird eine Delaminierung von Chalcogenid während der VC-Via-Ausbildung vermieden.According to one embodiment The invention relates to a delamination of chalcogenide during the VC via education avoided.
In Standardherstellungsverfahren wird der Top-BEOL-Kontakt zur CBRAM-Chalcogenidplatte ausgebildet, nachdem der PL-Strukturierprozess (Strukturierprozess der Verbundsstruktur, die eine Festkörperelektrolytschicht und eine Elektrodenschicht, die auf der Festkörperelektrolytschicht angeordnet ist, aufweist) ausgeführt wurde. Wenn nach dem VC-Ätzen die Standard-Wolfram-Abscheidung zum Einsatz kommt, kann eine Delaminierung des strukturierten Chalcogenids auftreten.In Standard manufacturing process, the top BEOL contact is made to the CBRAM chalcogenide plate, after the PL structuring process (structuring process the composite structure comprising a solid electrolyte layer and a Electrode layer disposed on the solid electrolyte layer is, has) executed has been. If after VC etching the Standard tungsten deposition is used, can cause delamination of the structured chalcogenide.
Gemäß einer Ausführungsform der Erfindung wird der VC-Wolfram-Plug erzeugt werden, bevor das Chalcogenid strukturiert wird, und die Wolfram-Abscheidung kann ausgeführt werden unter Verwendung eines PVD-Prozesses bei niedriger Temperatur (weniger als 300°C). Ohne das Strukturieren des Chalcogenids und unter Verwendung einer Wolfram-Niedrigtemperaturabscheidung kann die Delamination vermieden werden.According to one embodiment The invention is the VC tungsten plug be generated before the chalcogenide is structured, and the Tungsten deposition can be performed are using a PVD process at low temperature (less than 300 ° C). Without structuring chalcogenide and using a Tungsten low temperature deposition can avoid delamination become.
Gemäß einer Ausführungsform der Erfindung kann der VC-Kontakt ausgeführt werden, bevor das PL strukturiert wird unter Verwendung einer PVD-Wolfram-Abscheidung. Das VC- Strukturieren kann ausgeführt werden mittels Ätzens von Wolfram und einer nachfolgenden Oxidabscheidung. Das abgeschiedene Oxid wird als Hartmaske während des PL-Ätzprozesses eingesetzt. Nach dem PL-Ätzprozess wird eine neue Oxidabscheidung ausgeführt und ein Planarisierungsprozess (beispielsweise ein CMP-Prozess) ausgeführt, womit der VC-Plug „geöffnet" wird.According to one embodiment According to the invention, the VC contact can be performed before the PL structures is using a PVD tungsten deposition. The VC structuring can accomplished be by etching of tungsten and a subsequent oxide deposition. The secluded Oxide is used as a hard mask during of the PL etching process used. After the PL etching process a new oxide deposition is performed and a planarization process (for example, a CMP process), which "opens" the VC plug.
Gemäß einer Ausführungsform der Erfindung erfolgt zuerst PL-Ätzen, dann VC-Ätzen und einen Auffüllprozess von Wolfram bei einer Abscheidetemperatur von 350°C.According to one embodiment of the invention, first PL etching, then VC etching and ei a filling process of tungsten at a deposition temperature of 350 ° C.
Gemäß einer
Ausführungsform
der Erfindung ist das Integrationsschema wie folgt:
Chalcogenid-Abscheidung
und Silberabscheidung
TaN-Abscheidung (Heizprozess kann ausgeführt werden,
wenn notwendig)
PVD-Wolfram-Abscheidung
Lithographie-Ätz-Strukturierung
(VC-Level)
Oxidabscheidung (Hartmaske)
Lithographie-Ätz-Strukturierung
(PL-Level)
Oxidabscheidung (VC-ILD)
Oxid-CMP-Planarisierung
(Beenden auf W)According to one embodiment of the invention, the integration scheme is as follows:
Chalcogenide deposition and silver deposition
TaN deposition (heating process can be performed if necessary)
PVD tungsten deposition
Lithography etching structuring (VC level)
Oxide deposition (hard mask)
Lithography Etching Structuring (PL Level)
Oxide deposition (VC-ILD)
Oxide CMP Planarization (Exit to W)
Im Rahmen der Erfindung bedeuten die Begriffe "Verbinden" und "Koppeln" sowohl direktes als auch indirektes Verbinden und Koppeln.in the In the context of the invention, the terms "connecting" and "coupling" mean both direct and indirect Connect and couple.
- 100100
- CBRAM-ZelleCBRAM cell
- 101101
- erste Elektrodefirst electrode
- 102102
- zweite Elektrodesecond electrode
- 103103
- IonenleiterblockIon conductor block
- 104104
- erste Oberflächefirst surface
- 105105
- zweite Oberflächesecond surface
- 106106
- Isolationsstrukturisolation structure
- 107107
- leitender Pfadsenior path
- 108 108
- Clustercluster
- 200 200
- Verfahrenmethod
- 201201
- Verbundsstrukturcomposite structure
- 202202
- FestkörperelektrolytschichtSolid electrolyte layer
- 203203
- erste Leitungsschichtfirst conductive layer
- 204204
- zweite Leitungsschichtsecond conductive layer
- 205 205
- Teilpart
- 206206
- Trench/Spalte/GebietTrench / column / field
- 300 300
- Verfahrenmethod
- 301301
- Strukturstructure
- 313313
- BottomelektrodenschichtBottom electrode layer
- 314314
- Bottomelektrodebottom electrode
- 318318
- Isolationsschichtinsulation layer
- 331331
- Haftschichtadhesive layer
- 333333
- Isolationsschichtinsulation layer
- 334 334
- Substratsubstratum
- 335 335
- Gebietarea
- 336 336
- Bitleitungbit
- 337337
- Wortleitungwordline
- 338338
- Leitungskontaktline contact
- 339339
- Leitungselementline element
- 340340
- Isolationsschichtinsulation layer
- 341341
- Isolationsgebietisolation region
- 342342
- leitender Pfadsenior path
- 302302
- Elektrodenschichtelectrode layer
- 303303
- Leitungsschichtconductive layer
- 304304
- Isolationsschichtinsulation layer
- 305305
- Verbundsstrukturcomposite structure
- 600600
- FestkörperelektrolytspeichervorrichtungSolid electrolyte memory device
- 601 601
- ViaVia
- 602602
- Isoliermaterialinsulating material
- 700700
- Computersystemcomputer system
- 702702
- WiderstandsänderungsspeichervorrichtungResistance change memory device
- 704704
- Verarbeitungseinrichtungprocessing device
- 706706
- Tastaturkeyboard
- 708 708
- Anzeigedisplay
- 710710
- Kommunikationseinrichtungcommunicator
- 712 712
- Busbus
- 800800
- Speichermodulmemory module
- 802802
- Substratsubstratum
- 804804
- Speichervorrichtung/Speicherzelle/integrierte SchaltungStorage device / memory cell / integrated circuit
- 806806
- elektronische Vorrichtungelectronic contraption
- 808808
- elektrische Verbindungelectrical connection
- 850 850
- Stapelstack
- 852852
- Speichermodulmemory module
- 854854
- Substratsubstratum
- 856856
- Speichervorrichtungstorage device
- 858858
- elektronische Vorrichtungelectronic contraption
- 860860
- elektrische Verbindungelectrical connection
- 900900
- PhasenänderungsspeicherzellePhase change memory cell
- 902902
- erste Elektrodefirst electrode
- 904904
- PhasenänderungsmaterialPhase change material
- 906906
- zweite Elektrodesecond electrode
- 908908
- Isoliermaterialinsulating material
- 10001000
- Speichervorrichtungstorage device
- 10021002
- SchreibpulserzeugerWrite pulse generator
- 10041004
- Verteilungsschaltungdistribution circuit
- 10061006
- PhasenänderungsspeicherzellePhase change memory cell
- 11001100
- KohlenstoffspeicherzelleCarbon memory cell
- 11021102
- Topkontakttop contact
- 11041104
- KohlenstoffspeicherschichtCarbon storage layer
- 1106 1106
- Bottomkontaktbottom Contact
- 11501150
- Filamentfilament
- 1200 1200
- Speicherzellememory cell
- 1202 1202
- Auswahltransistorselection transistor
- 12041204
- WiderstandsänderungsspeicherelementResistance change memory element
- 1206 1206
- Sourcesource
- 1208 1208
- Bitleitungbit
- 1210 1210
- Draindrain
- 1212 1212
- Gategate
- 1214 1214
- Wortleitungwordline
- 1216 1216
- gemeinsame Leitungcommon management
- 1250 1250
- Speicherzellememory cell
- 1252 1252
- Auswahltransistorselection transistor
- 12541254
- WiderstandsänderungsspeicherelementResistance change memory element
- 1256 1256
- Sourcesource
- 1258 1258
- Bitleitungbit
- 1260 1260
- Draindrain
- 1262 1262
- Gategate
- 1264 1264
- Wortleitungwordline
- 1266 1266
- gemeinsame Leitungcommon management
Claims (33)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007035857A DE102007035857A1 (en) | 2007-07-31 | 2007-07-31 | Fabricating an integrated circuit with a resistance change memory device, comprises forming a second conducting layer on or above a first conducting layer of a compound structure, and structuring the second conducting layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007035857A DE102007035857A1 (en) | 2007-07-31 | 2007-07-31 | Fabricating an integrated circuit with a resistance change memory device, comprises forming a second conducting layer on or above a first conducting layer of a compound structure, and structuring the second conducting layer |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102007035857A1 true DE102007035857A1 (en) | 2009-02-05 |
Family
ID=40175724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007035857A Ceased DE102007035857A1 (en) | 2007-07-31 | 2007-07-31 | Fabricating an integrated circuit with a resistance change memory device, comprises forming a second conducting layer on or above a first conducting layer of a compound structure, and structuring the second conducting layer |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102007035857A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110165223A (en) * | 2018-02-13 | 2019-08-23 | 宁德时代新能源科技股份有限公司 | Current collector, pole piece, battery and current collector manufacturing method |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19728473A1 (en) * | 1997-07-03 | 1999-01-07 | Siemens Ag | Layer structuring by dry etching process |
US20020146851A1 (en) * | 2001-04-06 | 2002-10-10 | Takeshi Okazawa | Method of forming magnetic memory |
US20040043526A1 (en) * | 2002-08-29 | 2004-03-04 | Applied Materials, Inc. | Method of patterning a layer of magnetic material |
EP1463110A2 (en) * | 2003-03-24 | 2004-09-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device comprising magneto resistive element and its manufacturing method |
EP1748488A1 (en) * | 2004-05-14 | 2007-01-31 | Renesas Technology Corp. | Semiconductor memory |
DE102006028971A1 (en) * | 2005-06-20 | 2007-02-15 | Samsung Electronics Co., Ltd., Suwon | Integrated circuit device and phase change memory cell with a vertical diode and manufacturing method |
US20070045606A1 (en) * | 2005-08-30 | 2007-03-01 | Michele Magistretti | Shaping a phase change layer in a phase change memory cell |
-
2007
- 2007-07-31 DE DE102007035857A patent/DE102007035857A1/en not_active Ceased
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19728473A1 (en) * | 1997-07-03 | 1999-01-07 | Siemens Ag | Layer structuring by dry etching process |
US20020146851A1 (en) * | 2001-04-06 | 2002-10-10 | Takeshi Okazawa | Method of forming magnetic memory |
US20040043526A1 (en) * | 2002-08-29 | 2004-03-04 | Applied Materials, Inc. | Method of patterning a layer of magnetic material |
EP1463110A2 (en) * | 2003-03-24 | 2004-09-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device comprising magneto resistive element and its manufacturing method |
EP1748488A1 (en) * | 2004-05-14 | 2007-01-31 | Renesas Technology Corp. | Semiconductor memory |
DE102006028971A1 (en) * | 2005-06-20 | 2007-02-15 | Samsung Electronics Co., Ltd., Suwon | Integrated circuit device and phase change memory cell with a vertical diode and manufacturing method |
US20070045606A1 (en) * | 2005-08-30 | 2007-03-01 | Michele Magistretti | Shaping a phase change layer in a phase change memory cell |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110165223A (en) * | 2018-02-13 | 2019-08-23 | 宁德时代新能源科技股份有限公司 | Current collector, pole piece, battery and current collector manufacturing method |
CN110165223B (en) * | 2018-02-13 | 2024-06-07 | 宁德时代新能源科技股份有限公司 | Current collector, pole piece, battery and current collector manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007040826B9 (en) | Integrated circuit having a cell with a layer of variable resistivity and method of manufacture | |
EP1685569B1 (en) | Phase change memory, phase change memory assembly, phase change memory cell, 2d phase change memory cell array, 3d phase change memory cell array and electronic component | |
DE102007035611A1 (en) | Method of manufacturing an integrated circuit, integrated circuit and memory module | |
EP1708292B1 (en) | Connection electrode for phase change material, corresponding phase change memory element and production method thereof | |
DE102007036246B4 (en) | A method of manufacturing an integrated circuit with a resistive memory element, an integrated circuit, use in a method of storing information, and a memory module | |
DE102008033129B4 (en) | Integrated circuit, method for operating an integrated circuit, and memory module | |
DE102004059428A1 (en) | Manufacturing method for a microelectronic electrode structure, in particular for a PCM memory element, and corresponding microelectronic electrode structure | |
DE102006028971A1 (en) | Integrated circuit device and phase change memory cell with a vertical diode and manufacturing method | |
DE102008026889A1 (en) | Phase change-memory device i.e. phase change RAM, manufacturing method, involves heating phase change-material to temperature sufficient to fuse material in opening, and structuring material to define phase change-element in opening | |
DE102008026432A1 (en) | Integrated circuit for use in e.g. magnetoresistive RAM module, has set of resistance change memory elements, and set of memory element selection devices that are floating-body-selection devices such as FETs or thyristors | |
DE102007049786A1 (en) | Integrated circuit has multiple resistance change memory cells, where each memory cell has top electrode, bottom electrode and resistance changing material provided between top electrode and bottom electrode | |
DE102007037245A1 (en) | Integrated circuit, resistance change memory device, memory module and method for producing an integrated circuit | |
DE102007037117B4 (en) | Temperature sensor, integrated circuit, memory module and method for collecting temperature treatment data | |
DE102008027012A1 (en) | Integrated circuit with logic part and memory part | |
DE102006048384A1 (en) | Sandwich structure e.g. memory cell such as conductive bridging RAM-cell, has layer isolated from another layer and containing silver and tantalum, which reduces mobility of silver atoms and silver ions | |
DE102007019825B4 (en) | Integrated circuit | |
DE102007034164A1 (en) | Integrated circuit, method for operating an integrated circuit, method for producing an integrated circuit, active element, memory module and computer system | |
DE102004037450A1 (en) | Switching or amplifier component, in particular transistor | |
DE102007036047A1 (en) | Integrated circuit, resistance change memory device, memory module and method for producing an integrated circuit | |
DE112021005509T5 (en) | Resistive switching memory cell | |
DE102007035857A1 (en) | Fabricating an integrated circuit with a resistance change memory device, comprises forming a second conducting layer on or above a first conducting layer of a compound structure, and structuring the second conducting layer | |
DE102007022532A1 (en) | Integrated circuit, memory cell array, memory cell module and method for operating an integrated circuit | |
DE602005005676T2 (en) | Microelectronic device with memory elements and method for its production | |
DE102007032784A1 (en) | Integrated circuit, memory module, method of operating an integrated circuit, method of manufacturing an integrated circuit, and computer program | |
DE102008013559B4 (en) | Method for manufacturing an integrated circuit, memory module and integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |